JP2020165949A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020165949A
JP2020165949A JP2020010560A JP2020010560A JP2020165949A JP 2020165949 A JP2020165949 A JP 2020165949A JP 2020010560 A JP2020010560 A JP 2020010560A JP 2020010560 A JP2020010560 A JP 2020010560A JP 2020165949 A JP2020165949 A JP 2020165949A
Authority
JP
Japan
Prior art keywords
wiring
sub
wiring portions
portions
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020010560A
Other languages
English (en)
Other versions
JP7378303B2 (ja
Inventor
洋平 小川
Yohei Ogawa
洋平 小川
紘崇 上村
Hirotaka Uemura
紘崇 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to US16/825,008 priority Critical patent/US11165014B2/en
Priority to CN202010227927.4A priority patent/CN111755596A/zh
Priority to EP20166395.2A priority patent/EP3734312A1/en
Publication of JP2020165949A publication Critical patent/JP2020165949A/ja
Priority to JP2023134907A priority patent/JP2023164859A/ja
Application granted granted Critical
Publication of JP7378303B2 publication Critical patent/JP7378303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】感磁部に印加される較正磁場の強度を高めつつ、磁場強度のばらつきおよび周辺回路の熱による特性変動を抑制する半導体装置を提供する。【解決手段】半導体装置1Aは、半導体基板2と、感磁部3aを含み、半導体基板2に設けられる縦型ホール素子3と、半導体基板2の表面側に、感磁部3aから離間して設けられた励磁配線4と、を備え、励磁配線4は、複数回周回してなる単一の配線からなり、励磁配線4は、半導体基板2の表面に直交する方向から平面視して感磁部3aと重なる重畳領域に互いに離間して並列に配置される複数の主配線部4Aと、複数の主配線部4Aの各々を互いに直列に接続する副配線部4Bと、を有する。【選択図】図1

Description

本発明は、半導体装置に関する。
例えば、磁気センサとしてホール素子を用いた半導体装置がある。ホール素子は、非接触で位置や角度を検出可能な磁気センサとして様々な用途に用いられている。また、ホール素子には、縦型ホール素子と横型ホール素子とがある。このうち、横型ホール素子は、素子表面に対して垂直な磁場成分を検出する磁気センサである。一方、縦型ホール素子は、素子表面に対して平行な磁場成分を検出する磁気センサである。さらに、横型ホール素子と縦型ホール素子とを組み合わせて、2次元的又は3次元的に磁場を検出する磁気センサも提案されている。
ところで、上述した縦型ホール素子は、横型ホール素子に比べて製造ばらつきによる影響を受け易く、感度やオフセット電圧特性について、横型ホール素子よりもばらつきが大きくなり易い。
このような特性のばらつきを較正するため、縦型ホール素子の近傍に励磁配線を配置し、この励磁配線に一定の電流を流すことによって、所定の強度を有する磁場(以下、「較正磁場」とする)を縦型ホール素子の感磁部に印加し、この感磁部における感度を推定する方法が提案されている(例えば、特許文献1を参照)。すなわち、特許文献1に記載の発明においては、較正磁場の強度を変化させ、縦型ホール素子から出力されるホール電圧の変化を測定することによって、感磁部における実際の感度を推定している。
また、特許文献1に記載の発明においては、縦型ホール素子における感磁部の中心に対して励磁配線の中心を水平方向にずらすこと、すなわち励磁配線の中心と感磁部の中心との水平方向の距離を離すことが行われている。これにより、半導体装置の製造中におけるプロセス変動による励磁配線の幅等のばらつきによって、励磁配線が発生する較正磁場の強度のばらつきを抑制している。
米国特許第9116192号明細書
しかしながら、上述した特許文献1に記載の発明においては、励磁配線と感磁部とが、水平方向に離隔されて配置されているため、以下のような問題が発生する。励磁配線に流れる電流により発生する較正磁場の強度は、励磁配線からの距離に反比例するため、感磁部と励磁配線との距離が大きくなるほど、感磁部に印加される較正磁場の強度が低くなる。
感磁部に印加される較正磁場の強度が低くなると、縦型ホール素子から出力されるホール電圧の変化が小さくなる。したがって、特許文献1に記載の発明においては、感磁部に印加される較正磁場の強度のばらつきは抑制できたとしても、較正磁場の強度が低くなるため、感磁部における実際の感度を推定する精度が低下してしまう。
この対策として、励磁配線に流す電流を増加し、感磁部に印加される較正磁場の強度を高めることが考えられる。しかしながら、励磁配線の物性や接続される電源の容量等の制約から必ずしも所望の較正磁場の強度を得るのに十分な大きさまで励磁配線に流す電流を増加させることができない場合も起こり得る。また、励磁配線に流す電流を増加させると、励磁配線の発熱量が増大する。
また、特許文献1に記載の発明においては、励磁配線の中心を感磁部の中心から水平方向に大きくずらしているため、感磁部の周辺に配置された周辺回路と励磁配線との距離が近くなる。この場合、周辺回路は、近接する励磁配線から熱の影響を受ける。具体的には、励磁配線の発熱によって、周辺回路に非対称な温度分布が生じ、この周辺回路の特性が変動する。したがって、励磁配線に流す電流を増加させた場合も、感磁部における実際の感度を推定する精度が低下してしまう。
なお、励磁配線と周辺回路との距離を大きくすれば、周辺回路の特性が変動することを抑制することは可能であるが、半導体装置の所要面積を増大させ、コストの増加を招くため現実的ではない。
本発明は、上述した事情に鑑みてなされたものであり、感磁部に印加される較正磁場の強度を高めつつ、磁場強度のばらつきおよび周辺回路の熱による特性変動を抑制する半導体装置を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置は、半導体基板と、感磁部を含み、半導体基板に設けられる縦型ホール素子と、半導体基板の表面側に、感磁部から離間して設けられた励磁配線と、を備え、励磁配線は、複数回周回してなる単一の配線からなり、励磁配線は、半導体基板の表面に直交する方向から平面視して感磁部と重なる重畳領域に互いに離間して並列に配置される複数の主配線部と、複数の主配線部の各々を互いに直列に接続する副配線部と、を有する。
本発明に係る半導体装置によれば、励磁配線が、半導体基板の表面に互いに離間して並列に配置されている複数の主配線部を有し、これらがそれぞれ直列に接続されて単一の配線を成すことで、感磁部に印加される較正磁場の強度を高めつつ、磁場強度のばらつきおよび周辺回路の熱による特性変動を抑制することが可能である。
本発明の第1の実施形態に係る半導体装置の構成を示す平面図である。 第1の実施形態に係る半導体装置のII−II線断面図である。 本発明の第2の実施形態に係る半導体装置の構成を示す平面図である。 第2の実施形態に係る半導体装置のIV−IV線断面図である。 本発明の第3の実施形態に係る半導体装置の構成を示す平面図である。 第3の実施形態に係る半導体装置のVI−VI線断面図である。 本発明の第4の実施形態に係る半導体装置の構成を示す平面図である。 第4の実施形態に係る半導体装置のVIII−VIII線断面図である。 本発明の第5の実施形態に係る半導体装置の構成を示す平面図である。 第5の実施形態に係る半導体装置のX−X線断面図である。 本発明の第6の実施形態に係る半導体装置の構成を示す平面図である。 第6の実施形態に係る半導体装置のXII−XII線断面図である。 本発明の第7の実施形態に係る半導体装置の構成を示す平面図である。 第7の実施形態に係る半導体装置のXIV−XIV線断面図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、後述する説明で用いる、左、右、上および下等の方向は、図示された状態に基づく方向である。
(第1の実施形態)
図1は、本発明の第1の実施形態の構成を示す平面図である。図2は、半導体装置1Aの図1中に示す切断線II−II線に沿う断面図(II−II線断面図)である。なお、図1においては、説明の便宜上、後述する絶縁層6a、6bが省略された状態を示している。
半導体装置1Aは、図1および図2に示すように、半導体基板2と、感磁部3aを含み、半導体基板2に設けられた縦型ホール素子3と、半導体基板2の表面S側に、感磁部3aから離間して設けられた励磁配線4と、を備えている。半導体基板2は、P型およびN型の一方である第1の導電型(例えばP型)を有している。半導体基板2には、縦型ホール素子3と、拡散層8と、が設けられている。ここで、半導体基板2の表面Sと直交する方向を深さ方向と称する。深さ方向は、xyz三次元直交座標系におけるz方向と平行な方向である。
縦型ホール素子3は、磁場成分を検出する感磁部3aと、感磁部3aの上部に配置される、複数(例えば、本実施形態においては5つ)の電極3bとを有している。電極3bは、幅方向に所定の長さ(幅)をもち、奥行方向に並んで配置されている。ここで、幅方向は、深さ方向に対して垂直な方向であり、x方向に対して平行な方向である。また、奥行方向は、深さ方向および幅方向の双方向に対して垂直な方向であり、y方向に対して平行な方向である。
感磁部3aは、例えば、P型とN型との何れか一方である第1の導電型(例えばP型)を有する半導体基板2に、P型とN型との何れか他方である第2の導電型(例えばN型)の不純物を注入することによって設けられる半導体層(ウェル)である。感磁部3aは、所定の奥行、幅および深さをもって立体的に形成される。ここで、図1に例示される、感磁部3aの短手方向および長手方向を、それぞれ、幅方向および奥行方向と称する。幅方向は、xyz三次元直交座標系におけるy方向と平行な方向であり、奥行方向はx方向と平行な方向である。感磁部3aは、幅方向の磁場成分を検出する機能を有している。感磁部3aの上には、各々幅方向に所定の長さをもつ電極3bが、所定の間隔で、奥行方向に、並んで配置されている。縦型ホール素子3は、幅方向の磁場成分が感磁部3aに印加されたとき、その磁場成分に応じたホール電圧を電極3bの間で出力する。
縦型ホール素子3は、感磁部3aの周囲を囲むように設けられた拡散層8によって、半導体基板2の他の領域とは電気的に分離されている。半導体基板2の他の領域には、周辺回路として、縦型ホール素子3からの出力信号を処理する回路や、縦型ホール素子3へと電流を供給する回路、縦型ホール素子3の特性を較正磁場によって補償する回路などが設けられている。
半導体基板2の表面Sには、絶縁層6a、6bが積層されている。絶縁層6aは、半導体基板2の表面Sを覆うように設けられている。励磁配線4は、この絶縁層6aの上に設けられている。絶縁層6bは、絶縁層6aの上に励磁配線4を覆うように設けられている。
絶縁層6a、6bは、他部材と電気的に分離する機能を有している。この電気的な分離機能によって、絶縁層6aは、下に隣接する半導体基板2および上に隣接する絶縁層6bと電気的に分離されている。また、絶縁層6bは、下に隣接する絶縁層6aと電気的に分離されている。励磁配線4は、絶縁層6b、6aによって、縦型ホール素子3と電気的に分離されている。また、励磁配線4は、半導体基板2の表面S側に、感磁部3aから離間して設けられている。
励磁配線4は、端部E1、E2を有し、端部E1から端部E2まで延びる単一の配線として構成されている。端部E1、E2は、図示しない電源に接続される。
励磁配線4は、複数の主配線部4Aと複数の副配線部4Bとを有する。複数の主配線部4Aは、励磁配線4のうち、半導体基板2の表面Sに直交する方向から平面視して、感磁部3aに重なる部分である。すなわち、複数の主配線部4Aは、表面Sと直交する方向(+zから−zへの向き)からの平面視で、感磁部3aと重なるように配置されている。
ここで、表面Sに直交する方向から平面視して感磁部3aと重なる領域を重畳領域と呼称する。また、半導体基板2の表面Sに直交する方向から平面視して感磁部3aと外れた領域、すなわち、半導体基板2の表面Sに直交する方向から平面視した平面のうち、重畳領域でない領域を非重畳領域と呼称する。
複数の主配線部4Aは、端部E1に近い側から主配線部4Aa、4Ab、4Ac、4Adおよび4Aeを有する。主配線部4Aa、4Ab、4Ac、4Ad、4Aeは、同一の励磁配線4の異なる部分であり、それぞれ奥行方向に延在している。主配線部4Aa、4Ab、4Ac、4Ad、4Aeは、それぞれ、感磁部3aにおける幅方向に沿って、互いに離間して並列に配置されている。主配線部4Aa、4Ab、4Ac、4Ad、4Aeは、励磁配線4に電力が供給された際に、それぞれ、同じ方向の電流が流れるように、複数の副配線部4Bと電気的に直列に接続されている。各主配線部4Aa、4Ab、4Ac、4Ad、4Aeは、何れも励磁配線4の一部を形成する、同じ導体である。
以下、主配線部4Aa、4Ab、4Ac、4Ad、4Aeを総称して複数の主配線部4Aと呼称する。以下、特に言及のない限り、複数の主配線部4Aの特徴として記載する構成は、主配線部4Aa、4Ab、4Ac、4Ad、4Aeのそれぞれが有する構成である。
複数の主配線部4Aは、感磁部3aのある深さにおける幅方向の中心を通る平面(yz平面)と、ある深さを表す平面(xy平面)との交線(以下、「幅方向中心線」とする。)CLに対して対称に配置されていることが好ましい。具体的には、図1に例示される主配線部4Aの場合、半導体基板2の表面Sと直交する方向からの平面視において、主配線部4Acは、幅方向中心線CLと重畳する位置に配置されている。この主配線部4Acに対して、主配線部4Abおよび主配線部4Adと、主配線部4Aaおよび主配線部4Aeとは、それぞれ、主配線部4Acからの距離が等しくなるように配置されていることが好ましい。
複数の主配線部4Aは、隣接する主配線部との間隔が等間隔になるように配置されていることが好ましい。例えば、感磁部3aを幅方向に6等分し、6等分した感磁部3aの領域をxの小から大(左から右)に向かって順に、第1領域、第2領域、第3領域、第4領域、第5領域および第6領域とした場合を考える。半導体基板2の表面Sに直交する方向から平面視して、主配線部4Aaの幅方向における中心は、第1領域に重なるように配置されていることが好ましい。主配線部4Abの幅方向における中心は、第2領域に重なるように配置されていることが好ましい。主配線部4Acは、第3領域および第4領域に跨るように配置されていることが好ましい。主配線部4Adの幅方向における中心は、第5領域に重なるように配置されていることが好ましい。主配線部4Aeの幅方向における中心は、第6領域に重なるように配置されていることが好ましい。
複数の主配線部4Aは、感磁部3aに対して、その幅方向に均一な較正磁場を印加する観点から、半導体基板2の表面Sからの距離を適宜設定すればよい。複数の主配線部4Aは、それぞれが半導体基板2の表面Sからの距離が等しくなるように配置されていることが好ましい。
複数の主配線部4Aの幅は、感磁部3aに対してその幅方向に均一な較正磁場を印加する観点から、感磁部3aの表面からの距離や感磁部3aの幅を考慮して適宜設定すればよい。例えば、図1に示す半導体装置1Aにおいては、複数の主配線部4Aの幅の総和は、感磁部3aの幅に対して略半分に設定されている。
また、複数の主配線部4Aの幅の総和は、感磁部3aの幅に対して1/2以上であることが好ましい。複数の主配線部4Aの幅の総和を感磁部3aの幅に対して1/2以上とすることで、感磁部3aの表面からの距離に因らずに、感磁部3aに対してその幅方向に均一な較正磁場を印加することができる。
複数の副配線部4Bは、励磁配線4のうち、非重畳領域に配置される部分である。すなわち、複数の副配線部4Bは、励磁配線4のうち、複数の主配線部4A以外の部分である。
複数の副配線部4Bは、励磁配線4の端部E1に近い側から副配線部4Ba、4Bb、4Bcおよび4Bdを有する。副配線部4Baは、主配線部4Aaと主配線部4Abと接続している。副配線部4Bbは、主配線部4Abと主配線部4Acと接続している。副配線部4Bcは、主配線部4Acと主配線部4Adと接続している。副配線部4Bdは、主配線部4Adと主配線部4Aeと接続している。
副配線部4Ba、4Bb、4Bc、4Bdは、何れも主配線部4Aa、4Ab、4Ac、4Ad、4Aeと同じ導体であり、主配線部4Aa、4Ab、4Ac、4Ad、4Aeと共に単一の励磁配線4を形成している。主配線部4Aa、4Ab、4Ac、4Ad、4Aeと副配線部4Ba、4Bb、4Bc、4Bdとによって形成される励磁配線4は、半導体基板2の表面Sに直交する方向から平面視して、励磁配線4が複数回周回してなるように配置されている。
以下、副配線部4Ba、4Bb、4Bc、4Bdを総称して複数の副配線部4Bと呼称する。以下、特に言及のない限り、複数の副配線部4Bの特徴として記載する構成は、副配線部4Ba、4Bb、4Bc、4Bdのそれぞれが有する構成である。
複数の副配線部4Bは、半導体基板2の表面Sに直交する方向から平面視して、複数の主配線部4Aと平行な部分を有する。
副配線部4Baのうち、複数の主配線部4Aと平行な部分は平行副配線部4Bapである。副配線部4Bbのうち、複数の主配線部4Aと平行な部分は平行副配線部4Bbpである。副配線部4Bcのうち、複数の主配線部4Aと平行な部分は平行副配線部4Bcpである。副配線部4Bdのうち、複数の主配線部4Aと平行な部分は平行副配線部4Bdpである。
以下、平行副配線部4Bap、4Bbp、4Bcp、4Bdpを総称して複数の平行副配線部4Bpと呼称する。以下、特に言及のない限り、複数の平行副配線部4Bpの特徴として記載する構成は、平行副配線部4Bap、4Bbp、4Bcp、4Bdpのそれぞれが有する構成である。
複数の平行副配線部4Bpは、励磁配線4に電力が供給された際に、複数の主配線部4Aと逆方向に電流が流れるように配置されている。励磁配線4の周囲に励起する較正磁場の向きは、励磁配線4を流れる電流の向きに依存する。複数の主配線部4Aにより発生する較正磁場と複数の平行副配線部4Bpにより発生する較正磁場とは、磁場の向きが逆方向である。半導体装置1Aにおいて、感磁部3aには、複数の主配線部4Aにより発生する較正磁場のみが印加されることが好ましい。そのため、複数の平行副配線部4Bpは、半導体基板2の表面Sに直交する方向からの平面視において、複数の主配線部4Aとの距離が大きくなるように配置されていることが好ましい。具体的には、複数の主配線部4Aと複数の平行副配線部とにおけるそれぞれの距離の中で最近接の距離Dが、15μm以上であることが好ましく、45μm以上であることがより好ましい。図1においては、複数の主配線部4Aと複数の平行副配線部4Bpのうち、最近接な組み合わせは、主配線部4Aaと平行副配線部4Bapとであり、距離Dは、主配線部4Aaと平行副配線部4Bapとの距離に対応する。
半導体基板2の表面Sと直交する方向から平面視して、複数の平行副配線部4Bpは、形状が小さくなるように配置されていることが好ましい。例えば、主配線部4Aaと副配線部4Ba、主配線部4Abと副配線部4Bb、主配線部4Acと副配線部4Bc、主配線部4Adと副配線部4Bdが、それぞれ大きさの異なる同心長方形の一部となるように配置されると、平行副配線部4Bap、4Bbp、4Bcp、4Bdpが小さい構成となる。
複数の副配線部4Bの形状は、複数の主配線部4Aと同じであっても異なっていても良い。
複数の副配線部4Bは、任意の間隔で配置することができる。例えば、複数の副配線部4Bは、半導体基板2の表面Sに直交する方向からの平面視において互いに平行に配置されていてもよく、交差するように配置されていてもよい。
励磁配線4のうち、端部E1と主配線部4Aaとの間の領域および端部E2と主配線部4Aeとの間の領域は、副配線部4Bの一部である。端部E1と主配線部4Aaとの間の領域および端部E2と主配線部4Aeとの間の領域は、電流が流された際に、複数の主配線部4Aと逆方向の電流が流れないように配置されていることが好ましい。
以上のような構成を有する半導体装置1Aにおいては、励磁配線4に一定の電流を流すことによって、励磁配線4の周囲に励起された較正磁場が感磁部3aに対して印加される。較正磁場は、主配線部4Aa、4Ab、4Ac、4Adおよび4Aeの周囲で励起される。また、磁場は副配線部4Ba、4Bb、4Bcおよび4Bdと、端部E1と主配線部4Aaとの間の領域および端部E2と主配線部4Aeとの間の領域のそれぞれの周囲でも励起される。
図2に符号Bで示した破線の楕円は、複数の主配線部4Aの周囲により発生する較正磁場の合成磁場を模式的に示したものである。また、図2に符号B1で示した破線の楕円は、主配線部4Aeにより発生する較正磁場を模式的に示したものである。
複数の主配線部4Aは、電気的に直列に接続されている。そのため、複数の主配線部4Aが同一の構成である場合、主配線部4Aa、4Ab、4Ac、4Adおよび4Aeのそれぞれにより発生する較正磁場は、同じ向きであり、同じ強度分布を示す。主配線部4Aeによって発生する較正磁場B1のうち、主配線部4Aeよりも感磁部3a側に発生する磁場は、感磁部3aの幅方向における主配線部4Aeからの距離が大きくなるにしたがって、感磁部3aの幅方向における強度が小さくなる。
較正磁場Bは、複数の主配線部4Aの合成磁場であるため、半導体装置1Aは、感磁部3aの幅方向において均一な強度の較正磁場を感磁部3aに印加することができる。
また、複数の主配線部4Aは単一の配線の一部であるため、主配線部4Aa、4Ab、4Ac、4Adおよび4Aeには同じ電流値の電流が流れ、感磁部3aに合成磁場を印加する。従って、複数の副配線部4Bを省略して励磁配線4を個別の配線として構成した場合と比べて、同じ大きさの電流を流した際に磁場強度の強い較正磁場を印加することができる。換言すると、同じ大きさの較正磁場を印加するために必要な電流の大きさが小さい。
励磁配線として複数の配線を配置して用いた場合、それぞれの配線に対して電流を流す必要があり、与える電流の合計が配線の数に依存して大きくなる。一方、励磁配線として複数の主配線部4Aを有する励磁配線4を用いた場合、励磁配線4は単一の配線なので、励磁配線4に与えた電流がすべての主配線部4Aに流れる。そのため、励磁配線4における主配線部4Aの数が増えたとしても、主配線部4Aの数に応じて与える電流の合計は変化しない。
以上より、半導体装置1Aは、限られた大きさの電流しか使用できない場合であっても、感磁部3aに対して強度の強い較正磁場を印加することができる。
また、半導体装置1Aは、半導体基板2の表面Sに直交する方向からの平面視して、複数の主配線部4Aが重畳領域に配置されているため、感磁部3aに印加される較正磁場の強度のばらつきを抑制することができる。
さらに、従って、半導体装置1Aにおいては、励磁配線4が、複数の主配線部4Aと複数の副配線部4Bとを有する、単一の配線として構成されているので、主配線部4Aに相当する励磁配線を複数有する構成と比べて、同じ磁場強度を得るために、励磁配線4に供給する電力を小さく抑えることができる。
(第2の実施形態)
図3は、本発明の第2の実施形態の構成を示す平面図である。図4は、半導体装置1Bの図3中に示す切断線IV−IVに沿う断面図(IV−IV線断面図)である。図3においては、説明の便宜上、後述する絶縁層6a〜6dが省略された状態を示している。
半導体装置1Bは、半導体装置1Aに対して、励磁配線4の代わりに励磁配線14を備える点で相違するが、その他の点については実質的に相違しない。以下の説明においては、半導体装置1Aと同等の部位については、同じ符号を付して、重複する説明を省略する。
半導体装置1Bは、半導体基板2と、縦型ホール素子3と、複数回周回してなる単一の配線からなる励磁配線14と、を備えている。励磁配線14は、上記半導体装置1Aの励磁配線4と同様に、重畳領域に配置される複数の主配線部14Aと、非重畳領域に配置される複数の副配線部14Bと、を有している。上記半導体装置1Aの励磁配線4との関係において、主配線部14Aは、主配線部4Aに相当し、副配線部14Bは、副配線部4Bに相当する。
励磁配線14は、励磁配線4に対して、複数の副配線部14Bの配置の点で相違している。具体的に説明すれば、複数の副配線部14Bのうち複数の主配線部14Aに平行な部分、すなわち後述する平行副配線部14Bap、14Bbp、14Bcpおよび14Bdpが、複数の主配線部14Aが設けられている絶縁層6dとは異なる絶縁層6bに配置されている点で相違している。励磁配線14は、複数の副配線部14Bの配置以外の点について、励磁配線4と同様である。
以下、主配線部14Aa、14Ab、14Ac、14Ad、14Aeを総称して複数の主配線部14Aと呼称する。また、副配線部14Ba、14Bb、14Bc、14Bdを総称して複数の副配線部14Bと呼称する。
副配線部14Baのうち、複数の主配線部14Aと平行な部分は平行副配線部14Bapである。副配線部14Bbのうち、複数の主配線部14Aと平行な部分は平行副配線部14Bbpである。副配線部14Bcのうち、複数の主配線部14Aと平行な部分は平行副配線部14Bcpである。副配線部14Bdのうち、複数の主配線部14Aと平行な部分は平行副配線部14Bdpである。
半導体装置1Bは、複数の副配線部14Bの少なくとも一部が複数の主配線部14Aよりも半導体基板2の表面Sに近接して配置されている。
図4においては、複数の平行副配線部14Bpが複数の主配線部14Aよりも半導体基板2の表面Sに近接して配置されている。好ましくは、複数の平行副配線部14Bp全体が、複数の主配線部14Aよりも半導体基板2の表面Sに近接して配置されている。より好ましくは、複数の副配線部14Bの全体が、複数の主配線部14Aよりも半導体基板2の表面Sに近接して配置されている。
半導体基板2の表面Sには、絶縁層6a〜6dが積層されている。図4に例示される半導体装置1Bにおいて、絶縁層6aは、半導体基板2の表面Sを覆うように設けられている。平行副配線部14Bbpは、この絶縁層6aの上に設けられている。絶縁層6bは、絶縁層6aの上に平行副配線部14Bbpを覆うように設けられている。絶縁層6cは、絶縁層6bの上に設けられている。複数の主配線部14Aは、絶縁層6cの上に設けられている。絶縁層6dは、絶縁層6cの上に複数の主配線部14Aを覆うように設けられている。
複数の副配線部14Bの少なくとも一部が複数の主配線部14Aよりも半導体基板2の表面Sに近接して配置されている構成は、例えば、絶縁層6bおよび絶縁層6cを貫通する貫通電極を介して異なる絶縁層上に副配線部14Bを接続する構成を適用することによって実現される。
半導体装置1Bにおいては、感磁部3aに印加される較正磁場の強度を上記半導体装置1Aに比べ、より高めることができる。
半導体装置1Bにおいては、複数の副配線部14Bの少なくとも一部が複数の主配線部14Aよりも半導体基板2の表面Sに近接して配置されていることで、副配線部14Bにより発生する磁場のうち、感磁部3aに印加される磁場は、半導体基板2の表面Sに垂直な成分の比率が高まる。そのため、感磁部3aに印加される磁場の感磁部3aの幅方向成分を抑制するので、感磁部3aに印加される磁場のうち、複数の主配線部14Aにより発生する較正磁場以外の磁場を抑制することができ、感磁部3aに較正磁場が印加される効率を向上させることができる。すなわち、縦型ホール素子3の実際の感度を推定する精度を向上することができる。
(第3の実施形態)
図5は、本発明の第3の実施形態の構成を示す平面図である。図6は、半導体装置1Cの図5中に示す切断線VI−VIに沿う断面図(VI−VI線断面図)である。なお、図5においては、説明の便宜上、絶縁層6a、6bが省略された状態を示している。
半導体装置1Cは、半導体装置1Aに対して、励磁配線4の代わりに励磁配線24を備える点で相違するが、その他の点については実質的に相違しない。以下の説明においては、半導体装置1Aと同等の部位については、同じ符号を付して、重複する説明を省略する。
半導体装置1Cは、半導体基板2と、縦型ホール素子3と、複数回周回してなる単一の配線からなる励磁配線24と、を備えている。励磁配線24は、絶縁層6bの表面に設けられた重畳領域に配置される複数の主配線部4Aと、同じく絶縁層6bの表面に設けられた非重畳領域に配置される複数の副配線部24Bとを有する。励磁配線24は、励磁配線4と同様に、単一の配線を形成している。励磁配線24は、励磁配線4に対して、複数の副配線部4Bの代わりに複数の副配線部24Bを有する点で相違している。
複数の副配線部24Bは、複数の主配線部4Aと平行な部分である平行副配線部24BpLおよび24BpRを有している。平行副配線部24BpLは、平行副配線部24Bapおよび24Bbpを含んでおり、幅方向中心線CL(図5において図示省略)に対して左側に配置されている。平行副配線部24BpRは、平行副配線部24Bcpおよび24Bdpを含んでおり、幅方向中心線CLに対して右側に配置されている。副配線部24Ba、24Bb、24Bcおよび24Bdは、励磁配線24の端部E1に最も近い側から、副配線部24Ba、24Bb、24Bcおよび24Bdの順に配置されている。
励磁配線24のうち複数の副配線部24Bは、励磁配線4との関係において、副配線部4Bに相当する。副配線部24Bと副配線部4Bとの違いは、平行副配線部24Bap、24Bbp、24Bcpおよび24Bdpが、半導体基板2の表面Sに直交する方向から平面視して、複数の主配線部4Aを挟んだ両側に配置されている点である。ここで、副配線部24Baのうち複数の主配線部4Aと平行な部分を平行副配線部24Bapと呼称する。同様に、副配線部24Bb、24Bcおよび24Bdのうち複数の主配線部4Aと平行な部分を、それぞれ、平行副配線部24Bbp、24Bcpおよび24Bdpと呼称する。励磁配線24は、平行副配線部24Bap、24Bbp、24Bcpおよび24Bdpの配置以外の点について、励磁配線4と同様である。以下、副配線部24Ba、24Bb、24Bc、24Bdを総称して複数の副配線部24Bと呼称する。
半導体装置1Cにおいて、平行副配線部24BpRおよび24BpLには、複数の主配線部4Aと逆方向に電流が流れる。また、複数の主配線部4Aと平行副配線部24BpLとにおける最近接の距離および複数の主配線部4Aと平行副配線部24BpRとにおける最近接の距離は、いずれも距離Dである。図5においては、複数の主配線部4Aと平行副配線部24BpLのうち、最近接な組み合わせは、主配線部4Aaと平行副配線部24Bapとである。また、複数の主配線部4Aと平行副配線部24BpRのうち、最近接な組み合わせは、主配線部4Aeと平行副配線部24Bdpとである。
半導体装置1Cにおいては、上記半導体装置1Aと同様に、感磁部3aに印加される較正磁場の強度を高められると共に、複数の副配線部24Bが、感磁部3aに対して非重畳領域に対称的に配置されるので、より均一な強度を有する較正磁場を感磁部3aに対して印加することが可能である。
半導体装置1Cにおいては、半導体基板2の表面Sに直交する方向から平面視して、平行副配線部24BpRおよび24BpLが感磁部3aを挟むように配置されていることで、複数の副配線部24Bにより発生する磁場は、感磁部3aの幅方向において半導体装置1Aよりも均等に印加される。従って、感磁部3aに印加される磁場のうち、複数の主配線部4Aにより発生する較正磁場以外の磁場の影響を感磁部3aの幅方向において均等にすることができる。従って、縦型ホール素子3の実際の感度を推定する精度を向上することができる。
また、半導体装置1Cにおいては、平行副配線部24BpRおよび24BpLが感磁部3aを挟むように配置されている。すなわち、複数の副配線部24Bが分散して配置されている。従って、複数の副配線部24Bの熱による周辺回路への影響を抑制することができる。
尚、上述した半導体装置1Cにおいては、平行副配線部24BpRおよび24BpLの有する平行副配線部の数が等しいが、この例に限定されない。例えば、平行副配線部24BpRの有する平行副配線部の数が多くてもよいし、平行副配線部24BpLの有する平行副配線部の数が多くてもよい。また、上述した半導体装置1Cにおいては、複数の主配線部4Aと平行副配線部24BpLとにおける最近接の距離および複数の主配線部4Aと平行副配線部24BpRとにおける最近接の距離が同じであるが、異なっていても良い。
(第4の実施形態)
図7は、本発明の第4の実施形態の構成を示す平面図である。図8は、半導体装置1Dの図7中に示す切断線VIII−VIIIに沿う断面図(VIII−VIII線断面図)である。なお、図7においては、説明の便宜上、後述する絶縁層6a〜6fが省略された状態を示している。
半導体装置1Dは、半導体装置1Aに対して、励磁配線4の代わりに励磁配線34を備える点で相違するが、その他の点については実質的に相違しない。以下の説明においては、半導体装置1Aと同等の部位については、同じ符号を付して、重複する説明を省略する。
半導体装置1Dは、半導体基板2と、縦型ホール素子3と、複数回周回してなる単一の配線からなる励磁配線34と、を備えている。励磁配線34は、励磁配線4と同様に、重畳領域に配置される複数の主配線部34Aと、非重畳領域に配置される複数の副配線部34Bと、を有している。励磁配線4との関係において、主配線部34Aは、主配線部4Aに相当し、副配線部34Bは、副配線部4Bに相当する。
励磁配線34は、励磁配線4に対して、複数の主配線部34A、すなわち後述する主配線部34Aa、34Ab、および34Acが、それぞれ異なる絶縁層の表面に配置されることで、半導体基板2の表面Sに直交する方向に沿って配置される点で相違している。また、複数の主配線部34Aの配置が複数の主配線部4Aの配置と相違するに伴い、複数の副配線部34Bの配置が相違している。
複数の副配線部34Bは、半導体基板2の表面Sに直交する方向から平面視して、複数の主配線部34Aと平行な部分を有する。複数の副配線部34Bのうち、複数の主配線部34Aと平行な部分は、複数の平行副配線部34Bp、すなわち平行副配線部34Bapおよび平行副配線部34Bbpである。
以下、主配線部34Aa、34Abおよび34Acを総称して複数の主配線部34Aと呼称する。複数の主配線部34Aのすべての主配線部は、半導体基板の表面Sに直交する方向に並んでいる。
複数の副配線部34Bは、励磁配線4の端部E1に近い側から副配線部34Baおよび34Bbを有する。以下、副配線部34Baおよび34Bbを総称して複数の副配線部34Bと呼称する。
半導体基板2の表面Sには、絶縁層6a〜6fが積層されている。図8に例示される半導体装置1Dにおいて、絶縁層6aは、半導体基板2の表面Sを覆うように設けられている。平行副配線部34Bapおよび34Bbpと主配線部34Aaとは、この絶縁層6aの上に設けられている。絶縁層6bは、絶縁層6aの上に平行副配線部34Bapおよび34Bbpと主配線部34Aaとを覆うように設けられている。絶縁層6cは、この絶縁層6bの上に設けられている。主配線部34Abは、絶縁層6cの上に設けられている。絶縁層6dは、絶縁層6cの上に主配線部34Abを覆うように設けられている。絶縁層6eは、この絶縁層6dの上に設けられている。主配線部34Acは、絶縁層6eの上に設けられている。絶縁層6fは、主配線部34Acを覆うように設けられている。
複数の主配線部34Aのすべての主配線部が半導体基板2の表面Sに直交する方向に並んでいる構成は、例えば、絶縁層を貫通する貫通電極を介して副配線部が接続される構成を適用することによって実現される。
半導体装置1Dにおいては、主配線部34Aa、34Ab、34Acが、それぞれ、異なる絶縁層6b、6d、6fに配置されている。従って、主配線部34Aa、34Ab、34Acを、上記半導体装置1Aの主配線部4Aa〜4Aeよりも、感磁部3aの幅方向により太く(幅広に)形成することも可能であり、上記半導体装置1Aと同様、あるいはそれ以上に、感磁部3aに印加される較正磁場の強度を高めることが可能である。
半導体装置1Dにおいては、主配線部34Aa、34Ab、34Acが幅広に形成されることによって、その抵抗値は相対的に小さくなり、発熱量が減る。従って、この態様の半導体装置1Dによれば、周辺回路の熱による特性変動を緩和することが可能となる。なお、複数の副配線部34Bも幅広に形成することが可能であれば、主配線部34Aおよび複数の副配線部34Bにより大きな電流を流すことが可能となり、より大きな較正磁場を得ることができる。
尚、半導体装置1Dにおいては、複数の主配線部34Aは、半導体基板2の表面Sに直交する方向から平面視して、重なるように配置されている。しかしながら、半導体装置1Dは、この例に限定されず、半導体基板2の表面Sに直交する方向から平面視して複数の主配線部34Aは重なっていなくてもよい。
(第5の実施形態)
図9は、本発明の第5の実施形態の構成を示す平面図である。図10は、半導体装置1Eの図9中に示す切断線X−Xに沿う断面図(X−X線断面図)である。なお、図9においては、図7と同様に、絶縁層6a〜6fが省略された状態を示している。
半導体装置1Eは、半導体装置1Dに対して、励磁配線34の代わりに励磁配線44を備える点が相違するが、その他の点については実質的に相違しない。以下の説明においては、半導体装置1Dと同等の部位については、同じ符号を付して、重複する説明を省略する。
半導体装置1Eは、半導体基板2と、縦型ホール素子3と、複数回周回してなる単一の配線からなる励磁配線44と、を備えている。励磁配線44は、重畳領域に配置される複数の主配線部34Aと、非重畳領域に配置される複数の副配線部44Bとを有する。励磁配線44は、励磁配線23と同様に単一の配線を形成している。励磁配線44は、励磁配線34に対して、複数の副配線部34Bの代わりに複数の副配線部44Bを有する点で相違している。
複数の副配線部44Bは、複数の主配線部34Aと平行な部分である平行副配線部44Bapおよび44Bbpを有している。平行副配線部44Bapは、幅方向中心線CL(図9において図示省略)に対して左側に配置されている。平行副配線部44Bbpは、幅方向中心線CLに対して右側に配置されている。副配線部44Baおよび44Bbは、励磁配線44の端部E1に最も近い側から、副配線部44Ba、44Bbの順に配置されている。
励磁配線44のうち複数の副配線部44Bは、励磁配線34との関係において、副配線部34Bに相当する。副配線部44Bと副配線部34Bとの違いは、平行副配線部44Bapおよび44Bbpが、半導体基板2の表面Sに直交する方向から平面視して、複数の主配線部34Aを挟んだ両側に配置されている点である。
半導体装置1Eにおいては、上記半導体装置1Dと同様に、感磁部3aに印加される較正磁場の強度を高めることが可能である。また、上記半導体装置1Cと同様に、複数の副配線部44Bが、感磁部3aに対して非重畳領域に対称的に配置されるので、より均一な強度を有する較正磁場を感磁部3aに対して印加することが可能である。さらに、複数の副配線部44Bの発熱による周辺回路への影響を抑制することができる。
尚、上述した半導体装置1Eは、複数の主配線部4Aと平行副配線部44Bapとの距離および複数の主配線部4Aと平行副配線部44Bbpとの距離が同じ場合の構成例であるが、半導体装置1Eは、この構成例に限定されない。半導体装置1Eは、複数の主配線部4Aと平行副配線部44Bapとの距離および複数の主配線部4Aと平行副配線部44Bbpとの距離が異なっていても良い。
(第6の実施形態)
図11は、本発明の第6の実施形態の構成を示す平面図である。図12は、半導体装置1Fの図11中に示す切断線XII−XIIに沿う断面図(XII−XII線断面図)である。なお、図11においては、図7と同様に、絶縁層6a〜6fが省略された状態を示している。
半導体装置1Fは、半導体装置1Dに対して励磁配線34の代わりに励磁配線54を備える点で相違するが、その他の点については実質的に相違しない。以下の説明においては、半導体装置1Dと同等の部位については、同じ符号を付して、重複する説明を省略する。
半導体装置1Fは、半導体基板2と、縦型ホール素子3と、複数回周回してなる単一の配線からなる励磁配線54と、を備えている。励磁配線54は、重畳領域に配置される複数の主配線部34Aと、非重畳領域に配置される複数の副配線部54Bとを有する。励磁配線54は、励磁配線4と同様に、単一の配線を形成している。励磁配線54は、励磁配線34に対して、複数の副配線部34Bの代わりに複数の副配線部54Bを有する点で相違している。
複数の副配線部54Bは、複数の主配線部34Aと平行な部分である平行副配線部54Bapおよび54Bbpを有している。平行副配線部54Bapおよび54Bbpは、端部E1に近い側から、平行副配線部54Bap、54Bbpの順に配置されている。
励磁配線54のうち複数の副配線部54Bは、励磁配線34との関係において、副配線部34Bに相当する。副配線部54Bと副配線部34Bとの違いは、平行副配線部54Bapおよび54Bbpが、半導体基板2の表面Sに直交する方向において異なる位置に配置される点である。より具体的には、平行副配線部54Bapおよび54Bbpの少なくとも一部は、絶縁層を介して絶縁されている点である。ここで、副配線部54Baおよび54Bbのうち複数の主配線部34Aと平行な部分を、それぞれ、平行副配線部54Bapおよび54Bbpと呼称する。励磁配線54は、副配線部54Baおよび54Bbの配置以外の点について、励磁配線34と同様である。以下、副配線部54Baおよび54Bbを総称して複数の副配線部54Bと呼称する。
半導体基板2の表面Sには、絶縁層6a〜6fが積層されている。図12に例示される半導体装置1Fにおいて、絶縁層6aは、半導体基板2の表面Sを覆うように設けられている。主配線部34Aaは、この絶縁層6aの上に設けられている。絶縁層6bは、絶縁層6aの上に主配線部34Abを覆うように設けられている。絶縁層6cは、絶縁層6bの上に設けられている。主配線部34Abおよび平行副配線部54Bapは、この絶縁層6cの上に設けられている。絶縁層6dは、この絶縁層6cの上に主配線部34Abおよび平行副配線部54Bapを覆うように設けられている。絶縁層6eは、絶縁層6dの上に設けられている。主配線部34Acおよび平行副配線部54Bbpは、絶縁層6dの上に設けられている。絶縁層6fは、この絶縁層6eの上に主配線部34Acおよび平行副配線部54Bbpを覆うように設けられている。
半導体装置1Fにおいては、上記半導体装置1Dと同様に、励磁配線54を幅広に形成することにより、より大きな電流を流すことができるので、感磁部3aに印加される較正磁場の強度を高めることが可能である。励磁配線54を幅広として、従来と同じ電流を流すようにすれば、抵抗が小さくなる分、発熱量が減り、周辺回路への発熱の影響を小さくすることが可能である。
また、半導体装置1Fにおいては、副配線部54Bが異なる絶縁層の上に形成されるので、深さ方向の平面視において、重ねて配置することが可能となり、副配線部54Bが占める面積を小さくすることが可能である。
尚、上述した半導体装置1Fにおいては、図12に示す断面図において平行副配線部54Bapが平行副配線部54Bbpよりも絶縁層の深さ方向において感磁部3aに近接し、幅方向において離間して配置されている。しかしながら、半導体装置1Fは、この例に限定されず、平行副配線部54Bapおよび54Bbpは、任意に配置することができる。
(第7の実施形態)
図13は、本発明の第7の実施形態の構成を示す平面図である。図14は、半導体装置1Gの図13中に示す切断線XIV−XIVに沿って切断した断面図(XIV−XIV線断面図)である。なお、図13においては、説明の便宜上、絶縁層6a〜6fを省略した状態を示している。
半導体装置1Gは、半導体装置1Aに対して、励磁配線64および74をさらに備える点で相違するが、その他の点については実質的に相違しない。以下の説明においては、半導体装置1Aと同等の部位については、同じ符号を付して、重複する説明を省略する。
半導体装置1Gは、半導体基板2と、縦型ホール素子3と、複数回周回してなる単一の配線からなる励磁配線である励磁配線64および励磁配線74を備えている。励磁配線64は、励磁配線4と同様に、重畳領域に配置される複数の主配線部64Aと、非重畳領域に配置される複数の副配線部64Bと、を有している。励磁配線4との関係において、主配線部64Aは、主配線部4Aに相当し、副配線部64Bは、副配線部4Bに相当する。
励磁配線64は、励磁配線4に対して、絶縁層の深さ方向に離間して配置されている点で相違している。励磁配線64は、絶縁層の深さ方向における配置以外の点について、励磁配線4と同様である。
励磁配線74は、励磁配線4と同様に、重畳領域に配置される複数の主配線部74Aと、非重畳領域に配置される複数の副配線部74Bと、を有している。励磁配線4との関係において、主配線部74Aは、主配線部4Aに相当し、副配線部74Bは、副配線部4Bに相当する。
励磁配線74は、励磁配線4に対して、絶縁層の深さ方向に離間して配置されている点で相違している。励磁配線74は、絶縁層の深さ方向における配置以外の点について、励磁配線4と同様である。
複数の主配線部64Aは、端部E1に近い側から主配線部64Aa、64Ab、64Ac、64Adおよび64Aeを有する。以下、主配線部64Aa、64Ab、64Ac、64Ad、64Aeを総称して複数の主配線部64Aと呼称する。
複数の主配線部74Aは、感磁部3aの奥行方向に延在する。複数の主配線部74Aは、端部E1に近い側から主配線部74Aa、74Ab、74Ac、74Adおよび74Aeを有する。以下、主配線部74Aa、74Ab、74Ac、74Ad、74Aeを総称して複数の主配線部74Aと呼称する。
複数の副配線部64Bは、励磁配線64の端部E1に近い側から副配線部64Ba、64Bb、64Bcおよび64Bdを有する。以下、副配線部64Ba、64Bb、64Bc、64Bdを総称して複数の副配線部64Bと呼称する。
複数の副配線部74Bは、励磁配線74の端部E1に近い側から副配線部74Ba、74Bb、74Bcおよび74Bdを有する。以下、副配線部74Ba、74Bb、74Bc、74Bdを総称して複数の副配線部74Bと呼称する。
副配線部64Baのうち、複数の主配線部64Aと平行な部分は平行副配線部64Bapである。副配線部64Bbのうち、複数の主配線部64Aと平行な部分は平行副配線部64Bbpである。副配線部64Bcのうち、複数の主配線部64Aと平行な部分は平行副配線部64Bcpである。副配線部64Bdのうち、複数の主配線部64Aと平行な部分は平行副配線部64Bdpである。
副配線部74Baのうち、複数の主配線部74Aと平行な部分は平行副配線部74Bapである。副配線部74Bbのうち、複数の主配線部74Aと平行な部分は平行副配線部74Bbpである。副配線部74Bcのうち、複数の主配線部74Aと平行な部分は平行副配線部74Bcpである。副配線部74Bdのうち、複数の主配線部74Aと平行な部分は平行副配線部74Bdpである。
半導体基板2の表面Sには、絶縁層6a〜6fが積層されている。図12に例示される半導体装置1Fにおいて、絶縁層6aは、半導体基板2の表面Sを覆うように設けられている。励磁配線4は、この絶縁層6aの上に設けられている。絶縁層6bは、絶縁層6aの上に励磁配線4を覆うように設けられている。絶縁層6cは、絶縁層6bの上に設けられている。励磁配線64は、この絶縁層6cの上に設けられている。絶縁層6dは、この絶縁層6cの上に励磁配線64を覆うように設けられている。絶縁層6eは、絶縁層6dの上に設けられている。励磁配線74は、絶縁層6dの上に設けられている。絶縁層6fは、この絶縁層6eの上に励磁配線74を覆うように設けられている。
半導体装置1Gにおいては、上記半導体装置1Aが奏する効果をさらに高めることが可能である。即ち、半導体装置1Gにおいては、複数の励磁配線を有することで、より磁場強度の強い較正磁場を感磁部3aに印加することができる。従って、縦型ホール素子3の実際の感度を推定する精度を向上することができる。
尚、上述した半導体装置1Gは、励磁配線を3本有する構成であるがこの例に限定されない。半導体装置1Gは、表面Sに対して垂直方向に並列に配設された複数の励磁配線を有することができる。
また、上述した半導体装置1Gは、3本の独立した励磁配線4、64,74を備えている構成例であるが、励磁配線4、64、74は必ずしもそれぞれ独立していなくてもよい。励磁配線4、64、74の少なくとも一部が直列に接続されていてもよい。半導体装置1Gは、例えば、励磁配線4、64、74の全てが直列に接続された単一の励磁配線を備えていてもよいし、励磁配線4と64とが直列に接続された励磁配線と励磁配線74との2本の独立した励磁配線を備えていてもよい。
尚、上述した半導体装置1Gにおいては、半導体基板2の表面Sに直交する方向から平面視して、複数の平行副配線部4Bp、64Bpおよび74Bpがいずれも感磁部3aに対して同じ方向に配置されていたがこの例に限定されない。半導体基板2の表面Sに直交する方向から平面視して、平行副配線部が感磁部3aを挟むように配置されていてもよい。
以上、本発明の好ましい実施形態について図1から図14を用いて詳述したが、本発明は特定の実施の形態に限定されるものではない。例えば、上述した説明において示される材質、寸法等は、一例であって、それらに限定されるものではない。また、上述した実施形態は、様々な形態で実施可能であり、発明の要旨を逸脱しない範囲において、省略、置換等、種々の変更が可能である。
上述した実施形態において、単一の配線からなる励磁配線4、14、24、34、44、54、64、74を例に説明したが、励磁配線は電気的に直列に接続されていれば、異なる材料を適宜組み合わせて構成されていてもよい。
上述した実施形態において、複数の主配線部4A、14A、64A、74Aは、それぞれ、同一の絶縁層の表面に配置され、半導体基板2の表面Sからの距離が等間隔である構成を図示して説明したが、半導体装置1A、1B、1C、1Gは、この例に限定されない。半導体装置1A、1B、1C、1Gにおいて、複数の主配線部4A、14A、64A、74Aの主配線部は、それぞれ、同一の絶縁層の表面に配置され、半導体基板2の表面からの距離が等間隔であってもよいし、異なる絶縁層の表面に配置され、異なっていてもよい。
上述した実施形態においては、絶縁層の厚さが同じである構成を図示して説明したが、半導体装置1A、1B、1C、1D、1E、1F、1Gは、この例に限定されない。半導体装置1A、1B、1C、1D、1E、1F、1Gの絶縁層の厚さは、層間で絶縁性が維持される限り、全て同じであっても良いし、層ごとに異なっていても良い。
上述した実施形態において、半導体装置1A、1B、1C、1D、1E、1Gにおいては、平行副配線部4Bp、14Bp、24Bp、34Bp、44Bp、74Bpのそれぞれは、絶縁層の深さ方向において同じ位置である構成を図示して説明したが、半導体装置1A、1B、1C、1D、1E、1Gはこの例に限定されない。平行副配線部4Bp、14Bp、24Bp、34Bp、44Bp、74Bpのそれぞれは、平行副配線部54Bpと同様に、同一の励磁配線の平行副配線部が、異なる絶縁層の表面に配置されることで、絶縁層の深さ方向において異なる位置に配置されている構成であってもよい。
上述した実施形態において、半導体装置1A、1B、1C、1D、1Gにおいては、励磁配線4、14、24、34、64、74のそれぞれが、平行副配線部と主配線部の少なくとも一部が絶縁層の深さ方向において同じ位置になる構成を図示して説明したが、この例に限定されない。半導体装置1A、1B、1C、1D、1Gにおいては、複数の主配線部と複数の副配線部の平行副配線部が、異なる絶縁層の表面に配置されることで、絶縁層の深さ方向において異なる位置に配置される構成であってもよい。
これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1A、1B、1C、1D、1E、1F、1G…半導体装置、
2…半導体基板、3…縦型ホール素子、3a…感磁部、
4、14、24、34、44、54、64、74…励磁配線
4A、14A、34A、64A、74A…複数の主配線部
4B、14B、24B、34B、44B、54B、64B、74B…複数の副配線部
6a、6b、16a、16b、16c、16d、36a、36b、36c、36d、36e、36f、66a、66b、76a、76b:絶縁層、7:電極、8:拡散層

Claims (7)

  1. 半導体基板と、
    感磁部を含み、前記半導体基板に設けられる縦型ホール素子と、
    前記半導体基板の表面側に、前記感磁部から離間して設けられた励磁配線と、を備え、
    前記励磁配線は、複数回周回してなる単一の配線からなり、
    前記励磁配線は、前記半導体基板の表面に直交する方向から平面視して前記感磁部と重なる重畳領域に互いに離間して並列に配置される複数の主配線部と、前記複数の主配線部の各々を互いに直列に接続する副配線部と、を有することを特徴とする半導体装置。
  2. 前記単一の配線を構成する複数の主配線部は、それぞれ、前記半導体基板の表面と平行な方向に沿って配置される、請求項1に記載の半導体装置。
  3. 前記単一の配線を構成する複数の主配線部は、それぞれ、前記半導体基板の表面に直交する方向に沿って配置される、請求項1に記載の半導体装置。
  4. 前記単一の配線を構成する前記副配線部の少なくとも一部は、前記単一の配線を構成する前記複数の主配線部のうち最も前記半導体基板の表面に近接して配置される主配線部に対して、前記半導体基板の表面により近接して配置される、請求項1から3のいずれか一項に記載の半導体装置。
  5. 前記単一の配線を構成する前記副配線部は、前記半導体基板の表面に直交する方向から平面視して前記感磁部から外れた非重畳領域に配置される、請求項1から4のいずれか一項に記載の半導体装置。
  6. 前記副配線部のうち、前記半導体基板の表面に直交する方向から平面視して、前記主配線部に平行な部分が前記感磁部を挟むように配置される、請求項5に記載の半導体装置。
  7. 前記励磁配線は、前記単一の配線を、複数有する、請求項1から6のいずれか一項に記載の半導体装置。
JP2020010560A 2019-03-29 2020-01-27 半導体装置 Active JP7378303B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/825,008 US11165014B2 (en) 2019-03-29 2020-03-20 Semiconductor device
CN202010227927.4A CN111755596A (zh) 2019-03-29 2020-03-27 半导体装置
EP20166395.2A EP3734312A1 (en) 2019-03-29 2020-03-27 Semiconductor device
JP2023134907A JP2023164859A (ja) 2019-03-29 2023-08-22 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019065217 2019-03-29
JP2019065217 2019-03-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023134907A Division JP2023164859A (ja) 2019-03-29 2023-08-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2020165949A true JP2020165949A (ja) 2020-10-08
JP7378303B2 JP7378303B2 (ja) 2023-11-13

Family

ID=72714406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020010560A Active JP7378303B2 (ja) 2019-03-29 2020-01-27 半導体装置

Country Status (1)

Country Link
JP (1) JP7378303B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006267120A (ja) * 2001-10-29 2006-10-05 Yamaha Corp 磁気センサ
JP2009145327A (ja) * 2007-11-21 2009-07-02 Fujikura Ltd 磁界検出素子
JP2013539195A (ja) * 2010-04-29 2013-10-17 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ 磁界センサから励磁コンダクタ間隔を決定するための方法、磁界センサを校正するための方法、校正可能な磁界センサ、および励磁コンダクタ間隔を決定するための励磁コンダクタ構造の使用法
JP2018021925A (ja) * 2012-05-10 2018-02-08 アレグロ・マイクロシステムズ・エルエルシー 集積されたコイルを有する磁場センサのための方法及び装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006267120A (ja) * 2001-10-29 2006-10-05 Yamaha Corp 磁気センサ
JP2009145327A (ja) * 2007-11-21 2009-07-02 Fujikura Ltd 磁界検出素子
JP2013539195A (ja) * 2010-04-29 2013-10-17 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ 磁界センサから励磁コンダクタ間隔を決定するための方法、磁界センサを校正するための方法、校正可能な磁界センサ、および励磁コンダクタ間隔を決定するための励磁コンダクタ構造の使用法
JP2018021925A (ja) * 2012-05-10 2018-02-08 アレグロ・マイクロシステムズ・エルエルシー 集積されたコイルを有する磁場センサのための方法及び装置

Also Published As

Publication number Publication date
JP7378303B2 (ja) 2023-11-13

Similar Documents

Publication Publication Date Title
JP6149885B2 (ja) 電流センサ
EP3467529B1 (en) Magnetic sensor
US9016135B2 (en) Stress sensor for measuring mechanical stresses in a semiconductor chip and stress compensated hall sensor
CN104981704A (zh) 用于导体内原位电流测量的装置和方法
CA2932566C (en) Bus bar module
JP6403086B2 (ja) 電流検出構造
JP2009020092A (ja) 磁気センサ及びその製造方法
JP2015137892A (ja) 電流検出構造
JP2009175120A (ja) 磁気センサ及び磁気センサモジュール
JP2016200436A (ja) 電流センサ
JP2005283451A (ja) 電流測定装置および電流測定方法
JP2007147460A (ja) 磁気平衡式電流センサ
JP2018197661A (ja) 磁気センサ
JP6267613B2 (ja) 磁気センサおよびその磁気センサを備えた電流センサ
JP2020165949A (ja) 半導体装置
US10295571B2 (en) Bus bar module
JP2023164859A (ja) 半導体装置
KR102642649B1 (ko) 반도체 장치
JP2016161304A (ja) 抵抗器
JP6516058B1 (ja) 電流センサ及びこれに用いるバスバーの製造方法
WO2020262065A1 (ja) 電流センサ
JP2020165939A (ja) 半導体装置
JP6673077B2 (ja) 電流センサ
JP2020165942A (ja) 半導体装置
US10113923B2 (en) Force detection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231031

R150 Certificate of patent or registration of utility model

Ref document number: 7378303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150