JP2020161586A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2020161586A
JP2020161586A JP2019057956A JP2019057956A JP2020161586A JP 2020161586 A JP2020161586 A JP 2020161586A JP 2019057956 A JP2019057956 A JP 2019057956A JP 2019057956 A JP2019057956 A JP 2019057956A JP 2020161586 A JP2020161586 A JP 2020161586A
Authority
JP
Japan
Prior art keywords
metal layer
sealing
sealing material
semiconductor device
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019057956A
Other languages
Japanese (ja)
Inventor
達也 風間
Tatsuya Kazama
達也 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2019057956A priority Critical patent/JP2020161586A/en
Publication of JP2020161586A publication Critical patent/JP2020161586A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

To provide a semiconductor device excellent in an electromagnetic wave shield function and in adhesion between a sealing material and a shield material.SOLUTION: A semiconductor device 100 includes a semiconductor element 20, a sealing material 50 sealing the semiconductor element 20 so as to cover a surface of the semiconductor element 20 and curing a resin composition for sealing, and a metal layer 70 provided on a surface of the sealing material 50 from a side surface of the sealing material 50 to an upper surface. The resin composition for sealing includes an epoxy resin, a phenol resin hardening, and an inorganic filler. The metal layer 70 includes a first metal layer 72 provided in contact with the sealing material 50, and a second metal layer 74 provided in contact with an upper part of the first metal layer 72 and composed of a material having a different permeability from the first metal layer 72.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the same.

半導体装置に電磁波のシールド機能を付与しようとする技術として、特許文献１および２に記載のものがある。 There are those described in Patent Documents 1 and 2 as a technique for imparting an electromagnetic wave shielding function to a semiconductor device.

特許文献１（特開２０１５−１１５５４９号公報）には、不要電磁波の漏洩の低減を図ることが可能な半導体装置、および、半導体装置の製造方法を提供するための技術として、接地配線を含む配線層を有し、パッド電極が設けられた基板に搭載された半導体チップおよびボンディングワイヤを封止する封止樹脂層の上面、封止樹脂層の側面及び基板の側面を覆う導電性のシールド層を備え、配線層の切断面のうちの接地配線の切断面は、シールド層と電気的に接続され、接地配線の前記切断面の面積は、前記接地配線の切断面に平行な接地配線の断面の面積よりも大きい、半導体装置について記載されている。 In Patent Document 1 (Japanese Unexamined Patent Publication No. 2015-115549), wiring including ground wiring is provided as a technique for providing a semiconductor device capable of reducing leakage of unnecessary electromagnetic waves and a method for manufacturing the semiconductor device. A conductive shield layer covering the upper surface of the sealing resin layer for sealing the semiconductor chip and the bonding wire mounted on the substrate having the layer and the pad electrode, the side surface of the sealing resin layer, and the side surface of the substrate. The cut surface of the ground wiring among the cut surfaces of the wiring layer is electrically connected to the shield layer, and the area of the cut surface of the ground wiring is the cross section of the ground wiring parallel to the cut surface of the ground wiring. Describes semiconductor devices that are larger than the area.

特許文献２（特開２０１７−１４７３４１号公報）には、第１面、第２面及び内部に配線パターンを有する基板と、基板の第１面上に搭載された半導体素子と、半導体素子を封止する封止樹脂と、基板の第２面上に形成された複数の外部接続電極と、封止樹脂の上面及び封止樹脂と基板の側面に形成された電磁波をシールドする電磁波シールド膜と、電磁波シールド膜に電気的に接続され、基板に形成されたアース配線と、を具備した、半導体パッケージについて記載されている。そして、同文献によれば、半導体パッケージの樹脂封止された上面及び基板を含む側面に金属膜からなる電磁波シールド膜を被覆し、更に半導体パッケージがマザーボードに実装された際、電磁波シールド膜が接地される構造をとることにより、板金シールドを用いる事なく無線システムに悪影響を及ぼさない半導体パッケージを提供することができるとされている。 In Patent Document 2 (Japanese Unexamined Patent Publication No. 2017-147341), a substrate having a wiring pattern on the first surface, the second surface and the inside, a semiconductor element mounted on the first surface of the substrate, and a semiconductor element are sealed. A sealing resin to be stopped, a plurality of external connection electrodes formed on the second surface of the substrate, an electromagnetic wave shielding film for shielding electromagnetic waves formed on the upper surface of the sealing resin and the sealing resin and the side surface of the substrate, Described is a semiconductor package comprising a ground wire electrically connected to an electromagnetic wave shielding film and formed on a substrate. Then, according to the same document, an electromagnetic wave shield film made of a metal film is coated on the resin-sealed upper surface of the semiconductor package and the side surface including the substrate, and when the semiconductor package is mounted on the motherboard, the electromagnetic wave shield film is grounded. It is said that it is possible to provide a semiconductor package that does not adversely affect the wireless system without using a sheet metal shield by adopting the structure.

特開２０１５−１１５５４９号公報Japanese Unexamined Patent Publication No. 2015-115549 特開２０１７−１４７３４１号公報Japanese Unexamined Patent Publication No. 2017-147341

ここで、上述した各特許文献に記載の技術について本発明者が検討した結果、電磁波のシールド機能に優れるともに、封止材とシールド材との密着性に優れる半導体装置を得るという点で改善の余地があった。 Here, as a result of the present inventor examining the techniques described in the above-mentioned patent documents, improvements have been made in obtaining a semiconductor device having excellent electromagnetic wave shielding function and excellent adhesion between the sealing material and the shielding material. There was room.

本発明によれば、
半導体素子と、
前記半導体素子の表面を覆うように前記半導体素子を封止しており、封止用樹脂組成物を硬化してなる封止材と、
前記封止材の側面から上面にわたり前記封止材の表面に設けられた金属層と、
を含み、
前記封止用樹脂組成物が、
エポキシ樹脂と、
フェノール樹脂硬化剤と、
無機充填材と、
を含み、
前記金属層が、
前記封止材に接して設けられた第１の金属層と、
前記第１の金属層の上部に接して設けられ、前記第１の金属層と透磁率が異なる材料により構成される第２の金属層と、
を含む、半導体装置が提供される。 According to the present invention
With semiconductor elements
A sealing material obtained by sealing the semiconductor element so as to cover the surface of the semiconductor element and curing the sealing resin composition.
A metal layer provided on the surface of the sealing material from the side surface to the upper surface of the sealing material,
Including
The sealing resin composition
Epoxy resin and
Phenolic resin hardener and
Inorganic filler and
Including
The metal layer
A first metal layer provided in contact with the sealing material and
A second metal layer provided in contact with the upper part of the first metal layer and made of a material having a magnetic permeability different from that of the first metal layer.
Semiconductor devices are provided, including.

また、本発明によれば、
半導体素子の表面を覆うように前記半導体素子を封止用樹脂組成物の硬化物により封止して封止材を形成する工程と、
前記封止材の側面から上面にわたり前記封止材の表面に金属層を形成する工程と、
を含み、
前記封止用樹脂組成物が、
エポキシ樹脂と、
フェノール樹脂硬化剤と、
無機充填材と、
を含み、
金属層を形成する前記工程が、
前記封止材に接する第１の金属層を形成する工程と、
前記第１の金属層の上部に接するように、前記第１の金属層と透磁率が異なる材料により構成される第２の金属層を形成する工程と、
を含む、半導体装置の製造方法が提供される。 Further, according to the present invention,
A step of sealing the semiconductor element with a cured product of a sealing resin composition so as to cover the surface of the semiconductor element to form a sealing material.
A step of forming a metal layer on the surface of the sealing material from the side surface to the upper surface of the sealing material, and
Including
The sealing resin composition
Epoxy resin and
Phenolic resin hardener and
Inorganic filler and
Including
The step of forming the metal layer is
The step of forming the first metal layer in contact with the sealing material and
A step of forming a second metal layer made of a material having a magnetic permeability different from that of the first metal layer so as to be in contact with the upper part of the first metal layer.
A method for manufacturing a semiconductor device including the above is provided.

本発明によれば、電磁波のシールド機能に優れるともに、封止材とシールド材との密着性に優れる半導体装置を得ることができる。 According to the present invention, it is possible to obtain a semiconductor device having excellent electromagnetic wave shielding function and excellent adhesion between the sealing material and the shielding material.

本実施形態における半導体装置の構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device in this embodiment.

以下、実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には共通の符号を付し、適宜説明を省略する。また、図は概略図であり、実際の寸法比率とは必ずしも一致していない。また、本実施形態において、組成物は、各成分を単独でまたは２種以上を組み合わせて含むことができる。 Hereinafter, embodiments will be described with reference to the drawings. In all drawings, similar components are designated by a common reference numeral, and description thereof will be omitted as appropriate. In addition, the figure is a schematic view and does not necessarily match the actual dimensional ratio. Further, in the present embodiment, the composition may contain each component alone or in combination of two or more.

図１は、本実施形態における半導体装置の構成の一例を示す断面図である。図１に示した半導体装置１００は、基板３０に搭載されている半導体素子２０と、半導体素子２０の表面を覆うように半導体素子２０を封止しており、封止用樹脂組成物を硬化してなる封止材５０と、封止材５０の側面から上面にわたり封止材５０の表面に設けられた金属層７０と、を含む。金属層７０は、封止材５０に接して設けられた第１の金属層７２と、第１の金属層７２の上部に接して設けられ、第１の金属層７２と透磁率が異なる材料により構成される第２の金属層７４とを含む。また、封止用樹脂組成物は、エポキシ樹脂と、フェノール樹脂硬化剤と、無機充填材と、を含む。 FIG. 1 is a cross-sectional view showing an example of the configuration of the semiconductor device according to the present embodiment. In the semiconductor device 100 shown in FIG. 1, the semiconductor element 20 mounted on the substrate 30 and the semiconductor element 20 are sealed so as to cover the surface of the semiconductor element 20, and the sealing resin composition is cured. The sealing material 50 includes a metal layer 70 provided on the surface of the sealing material 50 from the side surface to the upper surface of the sealing material 50. The metal layer 70 is provided in contact with the first metal layer 72 provided in contact with the sealing material 50 and the upper portion of the first metal layer 72, and is made of a material having a magnetic permeability different from that of the first metal layer 72. It includes a second metal layer 74 that is configured. The sealing resin composition also contains an epoxy resin, a phenol resin curing agent, and an inorganic filler.

半導体装置１００としては、たとえば、ＭＡＰ（Mold Array Package）、ＱＦＰ（Quad Flat Package）、ＳＯＰ（Small Outline Package）、ＣＳＰ（Chip Size Package）、ＱＦＮ（Quad Flat Non-leaded Package）、ＳＯＮ（Small Outline Non-leaded Package）、ＢＧＡ（Ball Grid Array）、ＬＦ−ＢＧＡ（Lead Flame BGA）、ＦＣＢＧＡ（Flip Chip BGA）、ＭＡＰＢＧＡ（Molded Array Process BGA）、ｅＷＬＢ（Embedded Wafer-Level BGA）、Ｆａｎ−Ｉｎ型ｅＷＬＢ、Ｆａｎ−Ｏｕｔ型ｅＷＬＢなどの種類が挙げられる。 Examples of the semiconductor device 100 include MAP (Mold Array Package), QFP (Quad Flat Package), SOP (Small Outline Package), CSP (Chip Size Package), QFN (Quad Flat Non-leaded Package), and SON (Small Outline). Non-leaded Package), BGA (Ball Grid Array), LF-BGA (Lead Flame BGA), FCBGA (Flip Chip BGA), MAPBGA (Molded Array Process BGA), eWLB (Embedded Wafer-Level BGA), Fan-In type Types such as eWLB and Fan-Out type eWLB can be mentioned.

基板３０は、たとえば、インターポーザ等の配線基板、またはリードフレームである。また、半導体素子２０は、ワイヤボンディングまたはフリップチップ接続等により、基板３０に電気的に接続される。図１においては、基板３０が回路基板であり、基板３０の所定の位置に配線３２が設けられている。また、基板３０には接地配線が設けられている。基板３０の素子搭載面の裏面には、たとえば複数の半田ボール６０が形成される。半導体素子２０は、基板３０上に搭載され、かつワイヤ４０を介して基板３０と電気的に接続される。ここで、ワイヤ４０としては、たとえば、Ａｕ線、Ａｌ線、Ｃｕ線、Ａｇ線が挙げられ、ワイヤ４０は好ましくは銅で構成される。 The substrate 30 is, for example, a wiring board such as an interposer, or a lead frame. Further, the semiconductor element 20 is electrically connected to the substrate 30 by wire bonding, flip chip connection, or the like. In FIG. 1, the substrate 30 is a circuit board, and wiring 32 is provided at a predetermined position on the substrate 30. Further, the substrate 30 is provided with a ground wiring. For example, a plurality of solder balls 60 are formed on the back surface of the element mounting surface of the substrate 30. The semiconductor element 20 is mounted on the substrate 30 and is electrically connected to the substrate 30 via the wire 40. Here, examples of the wire 40 include Au wire, Al wire, Cu wire, and Ag wire, and the wire 40 is preferably made of copper.

半導体素子２０の具体例としては、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、固体撮像素子等が挙げられる。半導体素子２０は、好ましくは、受光素子および発光素子（発光ダイオード等）等の光半導体素子を除く、いわゆる、光の入出を伴わない素子である。 Specific examples of the semiconductor element 20 include integrated circuits, large-scale integrated circuits, transistors, thyristors, diodes, solid-state image sensors, and the like. The semiconductor element 20 is preferably a so-called element that does not allow light to enter or exit, excluding optical semiconductor elements such as a light receiving element and a light emitting element (light emitting diode or the like).

また、図１に示した例では、基板３０に、他に素子２２、素子２４、素子２６および素子２８が搭載されている。これらの素子は、たとえば半導体素子２０について前述したものとすることができるし、その他の素子とすることもできる。 Further, in the example shown in FIG. 1, the element 22, the element 24, the element 26, and the element 28 are also mounted on the substrate 30. These elements can be, for example, the semiconductor element 20 described above, or can be other elements.

封止材５０は、基板３０の上部において半導体素子２０全体を封止するように設けられ、たとえば半導体素子２０のうちの基板３０との対向面とは反対側の面を覆うように半導体素子２０を封止する。図１では、半導体素子２０の上記反対側の面と側面とを覆うように封止材５０が形成されている。
封止材５０は、封止用樹脂組成物の硬化物により構成される。以下、封止用樹脂組成物に含まれる成分について説明する。 The sealing material 50 is provided so as to seal the entire semiconductor element 20 on the upper part of the substrate 30, and for example, the semiconductor element 20 covers the surface of the semiconductor element 20 opposite to the surface facing the substrate 30. To seal. In FIG. 1, the sealing material 50 is formed so as to cover the opposite surface and the side surface of the semiconductor element 20.
The sealing material 50 is composed of a cured product of a sealing resin composition. Hereinafter, the components contained in the sealing resin composition will be described.

（封止用樹脂組成物）
封止用樹脂組成物は、エポキシ樹脂、フェノール樹脂硬化剤および無機充填材を含む。以下、各成分の具体例を挙げる。 (Resin composition for sealing)
The sealing resin composition contains an epoxy resin, a phenolic resin curing agent and an inorganic filler. Specific examples of each component will be given below.

（エポキシ樹脂）
エポキシ樹脂としては、１分子内にエポキシ基を２個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量、分子構造を限定するものではない。
エポキシ樹脂としては、たとえば、ビフェニル型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂等の２官能性または結晶性エポキシ樹脂；クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂；フェニレン骨格含有フェノールアラルキル型エポキシ樹脂、ビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂、フェニレン骨格含有ナフトールアラルキル型エポキシ樹脂等のフェノールアラルキル型エポキシ樹脂；トリフェノールメタン型エポキシ樹脂およびアルキル変性トリフェノールメタン型エポキシ樹脂等の３官能型エポキシ樹脂；ジシクロペンタジエン変性フェノール型エポキシ樹脂、テルペン変性フェノール型エポキシ樹脂等の変性フェノール型エポキシ樹脂；トリアジン核含有エポキシ樹脂等の複素環含有エポキシ樹脂等が挙げられる。
封止材５０の低弾性化による金属層との応力緩和の観点から、エポキシ樹脂は、好ましくはビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂およびビフェニル型エポキシ樹脂から選択される１種以上を含む。 (Epoxy resin)
Epoxy resins are all monomers, oligomers, and polymers having two or more epoxy groups in one molecule, and the molecular weight and molecular structure thereof are not limited.
Examples of the epoxy resin include bifunctional or crystalline epoxy resins such as biphenyl type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, stilben type epoxy resin, and hydroquinone type epoxy resin; cresol novolac type epoxy resin, Novolak type epoxy resin such as phenol novolac type epoxy resin, naphthol novolac type epoxy resin; phenol aralkyl type epoxy resin containing phenylene skeleton, phenol aralkyl type epoxy resin containing biphenylene skeleton, phenol aralkyl type epoxy resin such as phenylene skeleton containing naphthol aralkyl type epoxy resin Resin: Trifunctional epoxy resin such as triphenol methane type epoxy resin and alkyl modified triphenol methane type epoxy resin; Modified phenol type epoxy resin such as dicyclopentadiene modified phenol type epoxy resin and terpen modified phenol type epoxy resin; Triazine nucleus Examples thereof include a heterocycle-containing epoxy resin such as a containing epoxy resin.
From the viewpoint of stress relaxation with the metal layer due to the low elasticity of the sealing material 50, the epoxy resin preferably contains one or more selected from a biphenylene skeleton-containing phenol aralkyl type epoxy resin and a biphenyl type epoxy resin.

封止用樹脂組成物中のエポキシ樹脂の含有量は、封止用樹脂組成物の流動性を向上させ、成形性を向上する観点から、封止用樹脂組成物の全固形分に対して、８質量％以上であることが好ましく、１０質量％以上であることがより好ましく、１２質量％以上とすることがさらに好ましい。
また、エポキシ樹脂の含有量は、半導体装置１００の耐湿信頼性や耐リフロー性、耐温度サイクル性を向上する観点から、封止用樹脂組成物の全固形分に対して、３０質量％以下であることが好ましく、２０質量％以下であることがより好ましい。 The content of the epoxy resin in the sealing resin composition is based on the total solid content of the sealing resin composition from the viewpoint of improving the fluidity of the sealing resin composition and improving the moldability. It is preferably 8% by mass or more, more preferably 10% by mass or more, and further preferably 12% by mass or more.
The content of the epoxy resin is 30% by mass or less with respect to the total solid content of the sealing resin composition from the viewpoint of improving the moisture resistance reliability, reflow resistance, and temperature cycle resistance of the semiconductor device 100. It is preferably 20% by mass or less, and more preferably 20% by mass or less.

本実施形態において、封止用樹脂組成物の全固形分とは、封止用樹脂組成物中における不揮発分を指し、水や溶媒等の揮発成分を除いた残部を指す。また、本実施形態において、封止用樹脂組成物全体に対する含有量とは、溶媒を含む場合には、樹脂組成物のうちの溶媒を除く固形分全体に対する含有量を指す。 In the present embodiment, the total solid content of the sealing resin composition refers to the non-volatile content in the sealing resin composition, and refers to the balance excluding volatile components such as water and solvent. Further, in the present embodiment, the content of the sealing resin composition with respect to the whole refers to the content of the resin composition with respect to the whole solid content excluding the solvent when the solvent is contained.

（フェノール樹脂硬化剤）
フェノール樹脂系硬化剤としては、たとえばエポキシ樹脂組成物に一般に使用されているものが挙げられる。フェノール樹脂系硬化剤の具体例として、フェノールノボラック樹脂、クレゾールノボラック樹脂をはじめとするフェノール、クレゾール、レゾルシン、カテコール、ビスフェノールＡ、ビスフェノールＦ、フェニルフェノール、アミノフェノール、α−ナフトール、β−ナフトール、ジヒドロキシナフタレン等のフェノール類とホルムアルデヒドやケトン類とを酸性触媒下で縮合または共縮合させて得られるノボラック樹脂、上述したフェノール類とジメトキシパラキシレンまたはビス（メトキシメチル）ビフェニルから合成されるフェニレン骨格を有するフェノールアラルキル樹脂、ビフェニレン骨格を有するフェノールアラルキル樹脂などのフェノールアラルキル樹脂、トリスフェニルメタン骨格を有するフェノール樹脂が挙げられる。 (Phenolic resin hardener)
Examples of the phenolic resin-based curing agent include those generally used in epoxy resin compositions. Specific examples of phenolic resin-based curing agents include phenol novolac resin, cresol novolac resin and other phenols, cresol, resorcin, catechol, bisphenol A, bisphenol F, phenylphenol, aminophenol, α-naphthol, β-naphthol, and dihydroxy. It has a novolak resin obtained by condensing or cocondensing phenols such as naphthalene with formaldehyde or ketones under an acidic catalyst, and a phenylene skeleton synthesized from the above-mentioned phenols and dimethoxyparaxylene or bis (methoxymethyl) biphenyl. Examples thereof include a phenol aralkyl resin, a phenol aralkyl resin having a biphenylene skeleton, and a phenol resin having a trisphenylmethane skeleton.

フェノール樹脂系硬化剤の配合量については、エポキシ樹脂とフェノール硬化剤との当量比、すなわち、エポキシ樹脂中のエポキシ基モル数／フェノール樹脂系硬化剤中のフェノール性水酸基モル数の比が、成形性と信頼性に優れるエポキシ樹脂組成物を得るために、たとえば０．５以上２以下の範囲が好ましく、０．６以上１．８以下の範囲がより好ましく、０．８以上１．５以下の範囲がさらに好ましい。 Regarding the blending amount of the phenol resin-based curing agent, the equivalent ratio of the epoxy resin and the phenol curing agent, that is, the ratio of the number of moles of epoxy groups in the epoxy resin / the number of moles of phenolic hydroxyl groups in the phenol resin-based curing agent is the molding. In order to obtain an epoxy resin composition having excellent properties and reliability, for example, the range of 0.5 or more and 2 or less is preferable, the range of 0.6 or more and 1.8 or less is more preferable, and 0.8 or more and 1.5 or less. The range is even more preferred.

（無機充填材）
無機充填材としては、たとえば、溶融破砕シリカおよび溶融球状シリカ等の溶融シリカ、結晶シリカ等のシリカ、アルミナ、水酸化アルミニウム、窒化珪素、および窒化アルミ等が挙げられる。この中でも、好ましくは、溶融破砕シリカ、溶融球状シリカ、結晶シリカ等のシリカであり、より好ましくは溶融球状シリカを使用することができる。 (Inorganic filler)
Examples of the inorganic filler include fused silica such as molten crushed silica and fused spherical silica, silica such as crystalline silica, alumina, aluminum hydroxide, silicon nitride, and aluminum nitride. Among these, silica such as molten crushed silica, molten spherical silica, and crystalline silica is preferable, and fused spherical silica can be more preferably used.

無機充填材の平均粒径（ｄ50）は、封止用樹脂組成物の流動性を良好なものとし、成形性をより効果的に向上させる観点から、たとえば０．０１μｍ以上でもよく、１μｍ以上でもよく、５μｍ以上でもよい。また、充填性を向上する観点から、無機充填材の平均粒径（ｄ50）は、たとえば５０μｍ以下であり、好ましくは４０μｍ以下である。また、無機充填材は、平均粒径（ｄ50）が１μｍ以上５０μｍ以下の無機充填材を少なくとも含むことができる。これにより、流動性をより優れたものとすることができる。 The average particle size (d 50 ) of the inorganic filler may be, for example, 0.01 μm or more, or 1 μm or more, from the viewpoint of improving the fluidity of the sealing resin composition and improving the moldability more effectively. It may be 5 μm or more. Further, from the viewpoint of improving the filling property, the average particle size (d 50 ) of the inorganic filler is, for example, 50 μm or less, preferably 40 μm or less. Further, the inorganic filler may contain at least an inorganic filler having an average particle size (d 50 ) of 1 μm or more and 50 μm or less. Thereby, the fluidity can be made more excellent.

ここで、無機充填材の平均粒径（ｄ50）は、市販のレーザー回折式粒度分布測定装置（たとえば、島津製作所社製、ＳＡＬＤ−７０００）を用いて粒子の粒度分布を体積基準で測定し、そのメディアン径（ｄ50）を平均粒径とすることができる。 Here, the average particle size (d 50 ) of the inorganic filler is measured by measuring the particle size distribution of the particles on a volume basis using a commercially available laser diffraction type particle size distribution measuring device (for example, SALD-7000 manufactured by Shimadzu Corporation). , The median diameter (d 50 ) can be the average particle size.

上記無機充填材の含有量は、半導体装置１００の耐温度サイクル性や耐リフロー性をより効果的に向上させる観点から、封止用樹脂組成物の全固形分に対して、７０質量％以上であることが好ましく、７３質量％以上であることがより好ましく、７５質量％以上であることがさらに好ましい。
また、封止用樹脂組成物の成形時における流動性や充填性をより効果的に向上させるから、無機充填材の含有量は、封止用樹脂組成物の全固形分に対して、９５質量％以下であることが好ましく、９３質量％以下であることがより好ましく、９０質量％以下であることがさらに好ましい。 The content of the inorganic filler is 70% by mass or more with respect to the total solid content of the sealing resin composition from the viewpoint of more effectively improving the temperature cycle resistance and reflow resistance of the semiconductor device 100. It is preferably 73% by mass or more, and further preferably 75% by mass or more.
In addition, since the fluidity and filling property of the sealing resin composition during molding are more effectively improved, the content of the inorganic filler is 95% by mass with respect to the total solid content of the sealing resin composition. % Or less, more preferably 93% by mass or less, and even more preferably 90% by mass or less.

封止用樹脂組成物は、上述した成分以外の成分をさらに含んでもよい。
たとえば、封止用樹脂組成物は、上述したフェノール樹脂硬化剤以外の硬化剤；
１，８−ジアザビシクロ（５，４，０）ウンデセン−７等のジアザビシクロアルケンおよびその誘導体、トリフェニルホスフィン、メチルジフェニルホスフィン等の有機ホスフィン類、２−メチルイミダゾール等のイミダゾール化合物（イミダゾール系硬化促進剤）、テトラフェニルホスホニウム・テトラフェニルボレート等のテトラ置換ホスホニウム・テトラ置換ボレート等の硬化促進剤；
エポキシシラン、メルカプトシラン、アミノシラン、アルキルシラン、ウレイドシラン、ビニルシラン、メタクリルシラン等の各種シラン系化合物、チタン系化合物、アルミニウムキレート類、アルミニウム／ジルコニウム系化合物等のカップリング剤；
ハイドロタルサイト、アルミニウム−マグネシウム系無機イオン交換体等のイオン捕捉剤；
カーボンブラック、ベンガラ等の着色剤；
カルナバワックス等の天然ワックス、モンタン酸エステルワックス、ジエタノールアミン・ジモンタン酸エステル、トリレンジイソシアネート変性酸化ワックス等の合成ワックス、ステアリン酸亜鉛等の高級脂肪酸およびその金属塩類もしくはパラフィン等の離型剤；
水酸化アルミニウム、水酸化マグネシウム、ホウ酸亜鉛、モリブデン酸亜鉛、ホスファゼン等の難燃剤；
酸化防止剤等の各種添加剤を適宜含んでもよい。
封止用樹脂組成物中のこれら各成分の量は、封止用樹脂組成物の全固形分に対して、それぞれ、０．０１〜３質量％程度の量とすることができる。 The sealing resin composition may further contain components other than those described above.
For example, the sealing resin composition is a curing agent other than the above-mentioned phenol resin curing agent;
Diazabicycloalkenes such as 1,8-diazabicyclo (5,4,0) undecene-7 and their derivatives, organic phosphines such as triphenylphosphine and methyldiphenylphosphine, and imidazole compounds such as 2-methylimidazole (imidazole-based curing). Accelerator), cure accelerator such as tetra-substituted phosphonium / tetra-substituted borate such as tetraphenylphosphonium / tetraphenylborate;
Coupling agents for various silane compounds such as epoxysilane, mercaptosilane, aminosilane, alkylsilane, ureidosilane, vinylsilane, and methacrylsilane, titanium compounds, aluminum chelate, and aluminum / zirconium compounds;
Ion scavengers such as hydrotalcite and aluminum-magnesium inorganic ion exchangers;
Colorants such as carbon black and red iron oxide;
Natural waxes such as carnauba wax, montanic acid ester waxes, diethanolamine / dimontanic acid esters, synthetic waxes such as tolylene diisocyanate-modified oxide wax, higher fatty acids such as zinc stearate and their metal salts or release agents such as paraffin;
Flame retardants such as aluminum hydroxide, magnesium hydroxide, zinc borate, zinc molybdate, phosphazene;
Various additives such as antioxidants may be appropriately contained.
The amount of each of these components in the sealing resin composition can be about 0.01 to 3% by mass with respect to the total solid content of the sealing resin composition.

封止材５０は、封止用樹脂組成物をトランスファー成形法、圧縮成形法等の公知の方法を用いて封止成形することにより形成することができる。 The sealing material 50 can be formed by sealing and molding the sealing resin composition by using a known method such as a transfer molding method or a compression molding method.

（金属層）
次に、金属層７０の構成について説明する。
金属層７０は、封止材５０の側から半導体装置１００の外側に向かって、第１の金属層７２および第２の金属層７４がこの順に積層されてなる。図１においては、基板３０に設けられたパッド電極８０に金属層７０が接続している。
金属層７０は、電磁波のシールド効果を高める観点から、好ましくは基板３０の上部において封止材５０の全面を覆うように設けられている。また、同様の観点から、封止材５０には、基板３０の上部において金属層７０からの露出部が設けられていないことが好ましい。 (Metal layer)
Next, the configuration of the metal layer 70 will be described.
The metal layer 70 is formed by laminating a first metal layer 72 and a second metal layer 74 in this order from the side of the sealing material 50 toward the outside of the semiconductor device 100. In FIG. 1, the metal layer 70 is connected to the pad electrode 80 provided on the substrate 30.
The metal layer 70 is preferably provided so as to cover the entire surface of the sealing material 50 at the upper part of the substrate 30 from the viewpoint of enhancing the shielding effect of electromagnetic waves. From the same viewpoint, it is preferable that the sealing material 50 is not provided with an exposed portion from the metal layer 70 on the upper portion of the substrate 30.

第１の金属層７２および第２の金属層７４は、互いに透磁率が異なる材料により構成されている。このような構成の具体例として、第１の金属層７２と第２の金属層７４とが互いに異なる成分を含む構成が挙げられる。このとき、第１の金属層７２および第２の金属層７４が共通の成分を含んでいてもよい。
たとえば、第１の金属層７２および第２の金属層７４の材料は、独立して、銅、ニッケル、アルミニウム、クロム、チタン、銀、金、白金、ステンレス鉱からなる群から選択される１または２以上を含む。 The first metal layer 72 and the second metal layer 74 are made of materials having different magnetic permeability from each other. As a specific example of such a configuration, a configuration in which the first metal layer 72 and the second metal layer 74 contain components different from each other can be mentioned. At this time, the first metal layer 72 and the second metal layer 74 may contain a common component.
For example, the material of the first metal layer 72 and the second metal layer 74 is independently selected from the group consisting of copper, nickel, aluminum, chromium, titanium, silver, gold, platinum and stainless ore. Includes 2 or more.

電磁波のシールド効果を高める観点から、好ましくは第１の金属層７２および第２の金属層７４の一方が、Ｃｕ層である。 From the viewpoint of enhancing the shielding effect of electromagnetic waves, one of the first metal layer 72 and the second metal layer 74 is preferably a Cu layer.

また、第１の金属層７２および第２の金属層７４は、電磁波のシールド効果と封止材５０との密着性の向上効果とのバランスを高める観点から、線膨張係数が異なる材料により構成された層であることが好ましい。 Further, the first metal layer 72 and the second metal layer 74 are made of materials having different linear expansion coefficients from the viewpoint of enhancing the balance between the effect of shielding electromagnetic waves and the effect of improving the adhesion with the sealing material 50. It is preferably a layer.

第１の金属層７２の厚さは、電磁波のシールドを高める観点から、たとえば５ｎｍ以上とすることができ、好ましくは０．０１μｍ以上であり、より好ましくは０．１μｍ以上、さらに好ましくは１μｍ以上である。
また、半導体装置１００全体の小型化、軽量化の観点から、第１の金属層７２の厚さは、たとえば１００μｍ未満とすることができ、好ましくは５０μｍ以下であり、より好ましくは１０μｍ以下、さらに好ましくは５μｍ以下である。 The thickness of the first metal layer 72 can be, for example, 5 nm or more, preferably 0.01 μm or more, more preferably 0.1 μm or more, still more preferably 1 μm or more, from the viewpoint of enhancing the shield of electromagnetic waves. Is.
Further, from the viewpoint of miniaturization and weight reduction of the entire semiconductor device 100, the thickness of the first metal layer 72 can be, for example, less than 100 μm, preferably 50 μm or less, more preferably 10 μm or less, and further. It is preferably 5 μm or less.

第２の金属層７４の厚さは、電磁波のシールド効果を高める観点から、たとえば５ｎｍ以上とすることができ、好ましくは０．０１μｍ以上であり、より好ましくは０．１μｍ以上、さらに好ましくは１μｍ以上である。
また、半導体装置１００全体の小型化、軽量化の観点から、第２の金属層７４の厚さは、たとえば１００μｍ未満とすることができ、好ましくは５０μｍ以下であり、より好ましくは１０μｍ以下、さらに好ましくは５μｍ以下である。 The thickness of the second metal layer 74 can be, for example, 5 nm or more, preferably 0.01 μm or more, more preferably 0.1 μm or more, still more preferably 1 μm, from the viewpoint of enhancing the shielding effect of electromagnetic waves. That is all.
Further, from the viewpoint of miniaturization and weight reduction of the entire semiconductor device 100, the thickness of the second metal layer 74 can be, for example, less than 100 μm, preferably 50 μm or less, more preferably 10 μm or less, and further. It is preferably 5 μm or less.

また、金属層７０全体の厚さについては、電磁波のシールド効果を高める観点から、金属層７０の厚さは好ましくは０．０１μｍ以上であり、より好ましくは０．２μｍ以上、さらに好ましくは２μｍ以上である。
また、半導体装置１００全体の小型化、軽量化の観点から、金属層７０の厚さは、好ましくは１００μｍ以下であり、より好ましくは２０μｍ以下、さらに好ましくは１０μｍ以下である。 Regarding the thickness of the entire metal layer 70, from the viewpoint of enhancing the shielding effect of electromagnetic waves, the thickness of the metal layer 70 is preferably 0.01 μm or more, more preferably 0.2 μm or more, still more preferably 2 μm or more. Is.
Further, from the viewpoint of miniaturization and weight reduction of the entire semiconductor device 100, the thickness of the metal layer 70 is preferably 100 μm or less, more preferably 20 μm or less, and further preferably 10 μm or less.

また、第１の金属層７２および第２の金属層７４は、製造安定性の観点から、好ましくはスパッタ膜であり、より好ましくは放電ガスとしてＡｒを用いて形成されたＡｒプラズマスパッタ膜である。 Further, the first metal layer 72 and the second metal layer 74 are preferably sputtered films from the viewpoint of production stability, and more preferably Ar plasma sputtered films formed by using Ar as a discharge gas. ..

また、半導体装置１００においては、電磁波のシールド効果および封止材５０と金属層７０との密着性向上のバランスを高める観点から、封止材５０の４０〜８０℃における線膨張係数をα１（ｐｐｍ／℃）、第１の金属層７２の２５℃における線膨張係数をα２（ｐｐｍ／℃）、封止材５０の２５℃における貯蔵弾性率をＥ１（ＧＰａ）としたとき、以下の式（１）を満たすことが好ましい。
（α１−α２）×Ｅ１≦１１７ （１） Further, in the semiconductor device 100, the coefficient of linear expansion of the sealing material 50 at 40 to 80 ° C. is set to α1 (ppm) from the viewpoint of enhancing the balance between the shielding effect of electromagnetic waves and the improvement of the adhesion between the sealing material 50 and the metal layer 70. / ° C.), the coefficient of linear expansion of the first metal layer 72 at 25 ° C. is α2 (ppm / ° C.), and the storage elastic modulus of the encapsulant 50 at 25 ° C. is E1 (GPa). ) Is preferably satisfied.
(Α1-α2) × E1 ≦ 117 (1)

ここで、α１（ｐｐｍ／℃）、α２（ｐｐｍ／℃）、Ｅ１（ＧＰａ）は以下の方法で測定される。
封止材５０のα１（ｐｐｍ／℃）については、ＴＭＡを用いて、封止用樹脂組成物の硬化物に、圧縮荷重１０ｇをかけ、昇温速度５℃／分として、２５℃から２６０℃の温度範囲で計測を行ない、ガラス転移点Ｔｇを測定する。また、同測定により、４０〜８０℃における線膨張係数をα１（ｐｐｍ／℃）での線膨張係数α１を取得する。
第１の金属層７２のα２（ｐｐｍ／℃）については、ＪＩＳ Ｚ ２２８５に準拠して測定することができる。
また、封止材５０の弾性率Ｅ１（ＧＰａ）は、動的粘弾性測定装置を用い、３点曲げモード、周波数１０Ｈｚ、昇温速度５℃／分として、測定温度３０〜３００℃で測定できる。 Here, α1 (ppm / ° C.), α2 (ppm / ° C.), and E1 (GPa) are measured by the following methods.
Regarding α1 (ppm / ° C.) of the sealing material 50, a compressive load of 10 g was applied to the cured product of the sealing resin composition using TMA, and the temperature rising rate was 5 ° C./min, and the temperature was 25 ° C. to 260 ° C. The glass transition point Tg is measured by measuring in the temperature range of. Further, by the same measurement, the linear expansion coefficient α1 at α1 (ppm / ° C) is obtained as the linear expansion coefficient at 40 to 80 ° C.
The α2 (ppm / ° C.) of the first metal layer 72 can be measured in accordance with JIS Z 2285.
The elastic modulus E1 (GPa) of the sealing material 50 can be measured at a measurement temperature of 30 to 300 ° C. using a dynamic viscoelasticity measuring device in a three-point bending mode, a frequency of 10 Hz, and a heating rate of 5 ° C./min. ..

次に、半導体装置１００の製造方法を説明する。
半導体装置１００の製造方法は、たとえば、半導体素子２０の表面を覆うように半導体素子２０を前述した封止用樹脂組成物の硬化物により封止して封止材５０を形成する工程；および
封止材５０の側面から上面にわたり封止材５０の表面に金属層７０を形成する工程
を含む。
そして、金属層７０を形成する工程は、封止材５０に接する第１の金属層７２を形成する工程と、第１の金属層７２の上部に接するように、第１の金属層７２と透磁率が異なる材料により構成される第２の金属層７４を形成する工程と、を含む。 Next, a method of manufacturing the semiconductor device 100 will be described.
The manufacturing method of the semiconductor device 100 is, for example, a step of sealing the semiconductor element 20 with the cured product of the sealing resin composition described above so as to cover the surface of the semiconductor element 20 to form the sealing material 50; and sealing. The step of forming a metal layer 70 on the surface of the sealing material 50 from the side surface to the upper surface of the stopping material 50 is included.
The steps of forming the metal layer 70 include the step of forming the first metal layer 72 in contact with the sealing material 50 and the step of forming the first metal layer 72 and the transparent metal layer 72 so as to be in contact with the upper part of the first metal layer 72. It includes a step of forming a second metal layer 74 composed of materials having different magnetic factors.

さらに具体的には、まず、基板３０上に半導体素子２０を搭載し、これらをワイヤ４０により互いに接続する。次いで、半導体素子２０およびワイヤ４０を、封止用樹脂組成物の硬化物により封止して封止材５０を形成する。
そして、封止材５０の表面全面に、たとえば放電ガスとしてＡｒを用いるスパッタ法により、第１の金属層７２および第２の金属層７４を順次形成して金属層７０を得る。このとき、電磁波のシールド効果を高める観点から、第１の金属層７２および第２の金属層７４が、いずれも、封止材５０の表面全体を被覆するように、各金属膜を形成することが好ましい。
その後、基板３０の素子搭載面の裏面の所定の位置に半田ボール６０を形成する。 More specifically, first, the semiconductor elements 20 are mounted on the substrate 30, and these are connected to each other by wires 40. Next, the semiconductor element 20 and the wire 40 are sealed with a cured product of the sealing resin composition to form the sealing material 50.
Then, the first metal layer 72 and the second metal layer 74 are sequentially formed on the entire surface of the sealing material 50 by, for example, a sputtering method using Ar as the discharge gas to obtain the metal layer 70. At this time, from the viewpoint of enhancing the shielding effect of electromagnetic waves, each metal film is formed so that the first metal layer 72 and the second metal layer 74 both cover the entire surface of the sealing material 50. Is preferable.
After that, the solder balls 60 are formed at predetermined positions on the back surface of the element mounting surface of the substrate 30.

本実施形態において得られる半導体装置１００においては、封止材５０が所定の材料により構成されているとともに、封止材５０の側面から上面にわたり封止材５０の表面に金属層７０が設けられており、金属層７０が透磁率の異なる第１の金属層７２および第２の金属層７４を有する。このため、半導体装置１００は、電磁波のシールド効果に優れるとともに、金属層７０と封止材５０との密着性にも優れている。 In the semiconductor device 100 obtained in the present embodiment, the sealing material 50 is made of a predetermined material, and a metal layer 70 is provided on the surface of the sealing material 50 from the side surface to the upper surface of the sealing material 50. The metal layer 70 has a first metal layer 72 and a second metal layer 74 having different magnetic permeability. Therefore, the semiconductor device 100 is excellent in the electromagnetic wave shielding effect and also in the adhesion between the metal layer 70 and the sealing material 50.

以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 Although the embodiments of the present invention have been described above, these are examples of the present invention, and various configurations other than the above can be adopted.

たとえば、図１においては、金属層７０が第１の金属層７２および第２の金属層７４から構成される例を示したが、金属層７０が３つ以上の積層体であってもよい。具体的には、半導体装置１００は、第２の金属層７４の上部に接して設けられた第３の金属層をさらに含んでもよい。このとき、第３の金属層の材料として、第１の金属層７２および第２の金属層７４と独立して、銅、ニッケル、アルミニウム、クロム、チタン、銀、金、白金、ステンレス鉱からなる群から選択される１または２以上を含んでもよい。また、このとき、第３の金属層が、第１の金属層７２と同じ材料で構成されるとともに、第２の金属層７４と異なる材料から構成されてもよい。 For example, in FIG. 1, an example in which the metal layer 70 is composed of the first metal layer 72 and the second metal layer 74 is shown, but the metal layer 70 may be a laminate of three or more. Specifically, the semiconductor device 100 may further include a third metal layer provided in contact with the upper portion of the second metal layer 74. At this time, the material of the third metal layer is composed of copper, nickel, aluminum, chromium, titanium, silver, gold, platinum, and stainless ore independently of the first metal layer 72 and the second metal layer 74. It may include one or more selected from the group. Further, at this time, the third metal layer may be made of the same material as the first metal layer 72 and may be made of a material different from that of the second metal layer 74.

また、図１においては、半導体素子２０がワイヤボンディングにより基板３０に電気的に接続される例を示したが、たとえば、半導体素子２０は、基板３０に対してフリップチップ実装されていてもよい。 Further, although FIG. 1 shows an example in which the semiconductor element 20 is electrically connected to the substrate 30 by wire bonding, for example, the semiconductor element 20 may be flip-chip mounted on the substrate 30.

２０ 半導体素子
２２ 素子
２４ 素子
２６ 素子
２８ 素子
３０ 基板
３２ 配線
４０ ワイヤ
５０ 封止材
６０ 半田ボール
７０ 金属層
７２ 第１の金属層
７４ 第２の金属層
８０ パッド電極
１００ 半導体装置 20 Semiconductor element 22 Element 24 Element 26 Element 28 Element 30 Substrate 32 Wiring 40 Wire 50 Encapsulant 60 Solder ball 70 Metal layer 72 First metal layer 74 Second metal layer 80 Pad electrode 100 Semiconductor device

Claims (5)

半導体素子と、
前記半導体素子の表面を覆うように前記半導体素子を封止しており、封止用樹脂組成物を硬化してなる封止材と、
前記封止材の側面から上面にわたり前記封止材の表面に設けられた金属層と、
を含み、
前記封止用樹脂組成物が、
エポキシ樹脂と、
フェノール樹脂硬化剤と、
無機充填材と、
を含み、
前記金属層が、
前記封止材に接して設けられた第１の金属層と、
前記第１の金属層の上部に接して設けられ、前記第１の金属層と透磁率が異なる材料により構成される第２の金属層と、
を含む、半導体装置。 With semiconductor elements
A sealing material obtained by sealing the semiconductor element so as to cover the surface of the semiconductor element and curing the sealing resin composition.
A metal layer provided on the surface of the sealing material from the side surface to the upper surface of the sealing material,
Including
The sealing resin composition
Epoxy resin and
Phenolic resin hardener and
Inorganic filler and
Including
The metal layer
A first metal layer provided in contact with the sealing material and
A second metal layer provided in contact with the upper part of the first metal layer and made of a material having a magnetic permeability different from that of the first metal layer.
Including semiconductor devices. 前記第１および第２の金属層の材料が、独立して、銅、ニッケル、アルミニウム、クロム、チタン、銀、金、白金、ステンレス鉱からなる群から選択される１または２以上を含む、請求項１に記載の半導体装置。 Claimed that the material of the first and second metal layers independently comprises one or more selected from the group consisting of copper, nickel, aluminum, chromium, titanium, silver, gold, platinum and stainless ore. Item 1. The semiconductor device according to Item 1. 前記金属層の厚さが０．０１μｍ以上１００μｍ以下である、請求項１または２に記載の半導体装置。 The semiconductor device according to claim 1 or 2, wherein the thickness of the metal layer is 0.01 μm or more and 100 μm or less. 前記封止材の４０〜８０℃における線膨張係数をα１（ｐｐｍ／℃）、前記第１の金属層の２５℃における線膨張係数をα２（ｐｐｍ／℃）、前記封止材の２５℃における貯蔵弾性率をＥ１（ＧＰａ）としたとき、以下の式（１）を満たす、請求項１乃至３いずれか１項に記載の半導体装置。
（α１−α２）×Ｅ１≦１１７ （１） The linear expansion coefficient of the encapsulant at 40 to 80 ° C. is α1 (ppm / ° C.), the linear expansion coefficient of the first metal layer at 25 ° C. is α2 (ppm / ° C.), and the encapsulant is 25 ° C. The semiconductor device according to any one of claims 1 to 3, which satisfies the following formula (1) when the storage elastic modulus is E1 (GPa).
(Α1-α2) × E1 ≦ 117 (1) 半導体素子の表面を覆うように前記半導体素子を封止用樹脂組成物の硬化物により封止して封止材を形成する工程と、
前記封止材の側面から上面にわたり前記封止材の表面に金属層を形成する工程と、
を含み、
前記封止用樹脂組成物が、
エポキシ樹脂と、
フェノール樹脂硬化剤と、
無機充填材と、
を含み、
金属層を形成する前記工程が、
前記封止材に接する第１の金属層を形成する工程と、
前記第１の金属層の上部に接するように、前記第１の金属層と透磁率が異なる材料により構成される第２の金属層を形成する工程と、
を含む、半導体装置の製造方法。 A step of sealing the semiconductor element with a cured product of a sealing resin composition so as to cover the surface of the semiconductor element to form a sealing material.
A step of forming a metal layer on the surface of the sealing material from the side surface to the upper surface of the sealing material, and
Including
The sealing resin composition
Epoxy resin and
Phenolic resin hardener and
Inorganic filler and
Including
The step of forming the metal layer is
The step of forming the first metal layer in contact with the sealing material and
A step of forming a second metal layer made of a material having a magnetic permeability different from that of the first metal layer so as to be in contact with the upper part of the first metal layer.
A method for manufacturing a semiconductor device, including.
JP2019057956A 2019-03-26 2019-03-26 Semiconductor device and method for manufacturing the same Withdrawn JP2020161586A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019057956A JP2020161586A (en) 2019-03-26 2019-03-26 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019057956A JP2020161586A (en) 2019-03-26 2019-03-26 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2020161586A true JP2020161586A (en) 2020-10-01

Family

ID=72643673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019057956A Withdrawn JP2020161586A (en) 2019-03-26 2019-03-26 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2020161586A (en)

Similar Documents

Publication Publication Date Title
JP6202114B2 (en) Resin composition for sealing and electronic component device
JP6424819B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4946440B2 (en) Semiconductor sealing resin composition and semiconductor device
JP5028756B2 (en) Semiconductor sealing resin composition and semiconductor device
CN101516993A (en) Epoxy resin composition for semiconductor encapsulation and semiconductor device
KR20120101413A (en) Resin composition for semiconductor encapsulation and semiconductor device using the resin composition
KR101522436B1 (en) Semiconductor-encapsulating resin composition and semiconductor device using thereof
JP5617495B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4569137B2 (en) Semiconductor sealing resin composition and semiconductor device
JP5332094B2 (en) Semiconductor sealing resin composition and semiconductor device
JP4973322B2 (en) Epoxy resin composition and semiconductor device
JP2020152844A (en) Sealing resin composition and electronic device
JP2021019031A (en) Packaging structure
JP2006233016A (en) Epoxy resin composition and semiconductor device
JP2006152185A (en) Epoxy resin composition and semiconductor device
JP2005029641A (en) Epoxy resin molding material for sealing and electronic part apparatus
KR20170039063A (en) Semiconductor package and method for manufacturing the same
JP2020161586A (en) Semiconductor device and method for manufacturing the same
JP5407767B2 (en) Epoxy resin composition and semiconductor device
JP5029133B2 (en) Epoxy resin composition for semiconductor encapsulation and semiconductor device
JP4759994B2 (en) Epoxy resin composition and semiconductor device
JP2013234305A (en) Epoxy resin composition for sealing semiconductor and semiconductor device
JP2009256475A (en) Epoxy resin composition for sealing semiconductor and semiconductor device using the same
JP2023007647A (en) Method for estimating target characteristics of semiconductor package, method for manufacturing encapsulating resin composition, and method for manufacturing semiconductor package
JP4645147B2 (en) Epoxy resin composition and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220225

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20221213