JP2020155700A - セラミックチップ部品の処理方法 - Google Patents

セラミックチップ部品の処理方法 Download PDF

Info

Publication number
JP2020155700A
JP2020155700A JP2019054717A JP2019054717A JP2020155700A JP 2020155700 A JP2020155700 A JP 2020155700A JP 2019054717 A JP2019054717 A JP 2019054717A JP 2019054717 A JP2019054717 A JP 2019054717A JP 2020155700 A JP2020155700 A JP 2020155700A
Authority
JP
Japan
Prior art keywords
chip component
ceramic chip
ceramic
posture
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019054717A
Other languages
English (en)
Other versions
JP7307570B2 (ja
Inventor
秀謙 若柳
Hidekane Wakayanagi
秀謙 若柳
翔太 田中
Shota Tanaka
翔太 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019054717A priority Critical patent/JP7307570B2/ja
Publication of JP2020155700A publication Critical patent/JP2020155700A/ja
Application granted granted Critical
Publication of JP7307570B2 publication Critical patent/JP7307570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】整列処理後の作業効率を高めることが可能なセラミックチップ部品の処理方法を提供する。
【解決手段】本発明の一形態に係るセラミックチップ部品の処理方法は、第1方向に形成された複数の凹部を有する治具の表面に沿って磁石を移動させることで、内部電極が露出した側面を有し上記治具の各凹部内にそれぞれ配置された複数のセラミックチップ部品を整列させる工程を含む。整列後に、上記複数のセラミックチップ部品のうち、上記凹部内に収容され上記第1方向に上記側面が向いた整列姿勢のセラミック部品よりも、上記凹部の開口から上記第1方向に突出した不良姿勢のセラミックチップ部品が除去される。
【選択図】図15

Description

本発明は、積層セラミックコンデンサ等の製造過程におけるセラミックチップ部品の処理方法に関する。
従来より、積層セラミックコンデンサの製造過程において、外部電極形成前のチップ部品の内部電極を一定の向きに揃える技術が知られていた。
例えば、特許文献1には、チップ部品の平面寸法より大きな凹状のポケットにチップ部品を収容し、当該ポケットを備えた非磁性体のパレットの外側から磁石を移動することにより、内部電極の向きをポケットの底面と直交向きに整列する、チップ部品の向き整列方法が記載されている。この整列方法では、チップ部品の幅方向端部に露出する内部電極の引出し電極に磁力を作用させ、チップ部品をポケットの内部で吸引横転することで、チップ部品を整列させる。
特開2003−7574号公報
特許文献1に記載の方法では、整列工程において、チップ部品がポケットの縁に乗り上げたり、ポケットから飛び出したりすることがあった。このような姿勢のチップ部品は、整列後の工程の妨げとなることがあり、作業効率を低下させる原因となっていた。
以上のような事情に鑑み、本発明の目的は、整列処理後の作業効率を高めることが可能なセラミックチップ部品の処理方法を提供することにある。
上記目的を達成するため、本発明の一形態に係るセラミックチップ部品の処理方法は、第1方向に形成された複数の凹部を有する治具の表面に沿って磁石を移動させることで、内部電極が露出した側面を有し上記治具の各凹部内にそれぞれ配置された複数のセラミックチップ部品を整列させる工程を含む。
整列後に、上記複数のセラミックチップ部品のうち、上記凹部内に収容され上記第1方向に上記側面が向いた整列姿勢のセラミック部品よりも、上記凹部の開口から上記第1方向に突出した不良姿勢のセラミックチップ部品が除去される。
この処理方法では、整列後に不良姿勢となったセラミックチップ部品が除去でき、当該不良姿勢のセラミックチップ部品が整列処理後の工程に影響を及ぼすことを防止できる。したがって、整列処理後の作業効率を高めることができる。
例えば、上記セラミックチップ部品を付着させることが可能な付着部材を、上記開口から上記第1方向に、上記不良姿勢の上記セラミックチップ部品は付着させ、かつ上記整列姿勢の上記セラミックチップ部品は付着させない距離をあけて対向させることで、上記不良姿勢の上記セラミックチップ部品を除去してもよい。
これにより、付着部材によって不良姿勢のセラミックチップ部品を除去する作業を自動化することができ、除去工程の作業効率を高めることができる。
この場合、上記複数の凹部は、上記第1方向と直交する第2方向に列をなして上記治具上に配置され、
上記セラミックチップ部品を除去する工程では、上記付着部材を、上記治具に対して上記第2方向に沿って相対的に移動させてもよい。
これにより、複数の凹部内のセラミックチップ部品に対して連続的に除去を行うことができ、除去工程における作業効率をより高めることができる。
また、上記セラミックチップ部品を除去する工程の後に、上記付着部材に付着した上記セラミックチップ部品を回収してもよい。
これにより、治具から除去された不良姿勢のセラミックチップ部品が回収され、廃棄等の処理を行うことができる。
具体的には、上記付着部材は、上記セラミックチップ部品を粘着させることが可能な粘着面を有し、
上記粘着面を上記開口と上記第1方向に対向させて上記不良姿勢の上記セラミックチップ部品を除去してもよい。
あるいは、上記付着部材は、上記セラミックチップ部品を吸着させることが可能な吸着面を有し、
上記吸着面を上記開口と上記第1方向に対向させて上記不良姿勢の上記セラミックチップ部品を除去してもよい。
この場合に、上記吸着面は、磁力によって上記不良姿勢の上記セラミックチップ部品を吸着させてもよい。
また、上記整列後であって上記セラミックチップ部品を除去する工程の前に、上記不良姿勢のセラミックチップ部品を検出し、
検出された上記不良姿勢の上記セラミックチップ部品を上記治具から除去してもよい。
これにより、予め不良姿勢のセラミックチップ部品を検出し、必要に応じて除去を行うことができ、作業の効率化を図ることができる。
また、上記セラミックチップ部品を除去する工程の後に、上記不良姿勢の上記セラミックチップ部品が上記治具から除去されたか否か確認してもよい。
これにより、不良姿勢のセラミックチップ部品を治具から確実に除去することができ、したがって、整列処理後の作業効率をより確実に高めることができる。
さらに、前記凹部は、前記整列姿勢の前記セラミックチップ部品の前記第1方向における寸法よりも、前記第1方向に大きい寸法の深さを有していてもよい。
これにより、整列姿勢のセラミックチップ部品は凹部の開口から突出せず、不良姿勢のセラミックチップ部品のみが凹部の開口から突出することになる。したがって、開口から突出しているセラミックチップ部品を不良姿勢として扱えばよく、不良姿勢のみを選択的に除去する作業が容易になる。
以上のように、本発明によれば、整列処理後の作業効率を高めることが可能なセラミックチップ部品の処理方法を提供することができる。
本発明の第1実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のA−A'線に沿った断面図である。 上記積層セラミックコンデンサの図1のB−B'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程に係る整列処理方法を示すフローチャートである。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す側面図である。 上記積層セラミックコンデンサの整列処理過程を示す側面図である。 上記積層セラミックコンデンサの整列処理過程を示す側面図である。 本発明の第2実施形態に係る積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 本発明の第3実施形態に係る積層セラミックコンデンサの整列処理過程を示す断面図である。 本発明の第3実施形態の変形例に係る積層セラミックコンデンサの整列処理過程を示す断面図である。 本発明の第4実施形態に係る積層セラミックコンデンサの整列処理過程を示す断面図である。 本発明の第5実施形態に係る積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 上記積層セラミックコンデンサの整列処理方法の一例を示すフローチャートである。 本発明の第6実施形態に係る積層セラミックコンデンサを示す斜視図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの整列処理過程を示す断面図である。 本発明の他の実施形態に係る積層セラミックコンデンサの整列処理方法を示すフローチャートである。 本発明のさらに他の実施形態に係る積層セラミックコンデンサの整列処理方法を示すフローチャートである。 本発明のさらに他の実施形態に係る積層セラミックコンデンサの整列処理方法を示すフローチャートである。 本発明のさらに他の実施形態に係る積層セラミックコンデンサの整列処理過程を示す断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
[積層セラミックコンデンサ10の構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
なお、図には、適宜相互に直交するx軸、y軸、及びz軸が示されている。これらの3軸は、積層セラミックコンデンサ10及び後述するセラミック積層チップ116の姿勢を示す座標軸である。
積層セラミックコンデンサ10は、セラミック素体11と、2つの外部電極14と、を備える。セラミック素体11は、典型的には、x軸方向を向いた2つの端面と、y軸方向を向いた2つの側面と、z軸方向を向いた2つの主面と、を有する。なお、セラミック素体11の各面を接続する稜部は丸みを帯びていてもよい。
外部電極14は、セラミック素体11の端面を覆い、セラミック素体11を挟んでx軸方向に対向している。外部電極14は、セラミック素体11の端面から主面及び側面に延出している。なお、外部電極14の形状は、図1に示すものに限定されない。
外部電極14は、電気の良導体により形成されている。外部電極14を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
セラミック素体11は、セラミック積層体(積層体)16と、サイドマージン部17と、を有する。積層体16には、x軸方向を向いた2つの端面16aと、y軸方向を向いた2つの側面16bと、z軸方向を向いた2つの主面16cと、が形成されている。サイドマージン部17は、積層体16の2つの側面16bをそれぞれ被覆している。
積層体16は、容量形成部18と、容量形成部18のz軸方向両側にそれぞれ設けられたカバー部19と、を有する。容量形成部18は、z軸方向にセラミック層を介して積層された内部電極12,13を有する。
第1内部電極12及び第2内部電極13は、それぞれ、x−y平面に沿って延びるシート状に構成される。第1内部電極12は、一方の端面16aまでx軸方向に延び、一方の外部電極14に接続される。第2内部電極13は、他方の端面16aまでx軸方向に延び、他方の外部電極14に接続される。これにより、2つの外部電極14の間に電圧が印加されると、第1内部電極12と第2内部電極13との間のセラミック層に電圧が加わり、容量形成部18に当該電圧に応じた電荷が蓄えられる。
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
なお、セラミック層は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで構成してもよい。
カバー部19及びサイドマージン部17は、絶縁性セラミックスで形成されるが、例えばセラミック素体11で用いられた誘電体セラミックスを含んでいてもよい。これにより、カバー部19と容量形成部18との間に発生し得る内部応力が抑制される。
なお、本実施形態に係る積層セラミックコンデンサ10の構成は、図1〜3に示す構成に限定されない。例えば、内部電極12,13の枚数は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5〜7は積層セラミックコンデンサ10の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5〜7を適宜参照しながら説明する。
(ステップS11:セラミック積層チップの作製)
ステップS11では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を積層し、切断することで、未焼成のセラミック積層チップ(積層チップ)116を作製する。
図5に示すセラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。第1セラミックシート101には、第1内部電極12に対応する未焼成の第1内部電極112が形成される。第2セラミックシート102には、第2内部電極13に対応する未焼成の第2内部電極113が形成される。第3セラミックシート103には、内部電極が形成されていない。
各内部電極112,113は、x軸方向に平行な切断線Lxを横切り、かつy軸方向に平行な切断線Lyに沿って延びる複数の帯状の電極パターンを有する。これらの内部電極112,113は、印刷法等により、導電性ペーストをセラミックシート101,102に塗布することで形成される。
セラミックシート101,102は、図5に示すように、z軸方向に交互に積層される。セラミックシート101,102の積層体は、容量形成部18に対応する。セラミックシート103は、セラミックシート101,102の積層体のz軸方向上下面に積層される。セラミックシート103の積層体は、カバー部19に対応する。
なお、セラミックシート101,102,103の積層枚数等は、適宜調整可能である。
続いて、セラミックシート101,102,103の積層体をz軸方向から圧着し、切断線Lx,Lyに沿って切断する。これにより、図6に示す積層チップ116が作製される。
積層チップ116は、未焼成の内部電極112,113が露出しy軸方向に向いた側面116bと、x軸方向に向いた端面116aと、を有する。
(ステップS12:整列処理)
ステップS12では、側面116bが一定方向(例えば鉛直方向)を向くように、積層チップ116を整列させる。さらに、本ステップでは、整列後に姿勢が不良である状態の積層チップ116が除去され、一定の姿勢の積層チップ116のみが残される。本ステップの詳細な説明は、後述する。
(ステップS13:サイドマージン部形成)
ステップS13では、一定の方向を向いた積層チップ116の側面116bに未焼成のサイドマージン部117を形成する。
本ステップでは、図7Aに示すように、例えば鉛直方向上方を向いた積層チップ116の側面116bが、テープ等の支持部材Cによって支持される。これにより、他方の側面116bが開放された状態となる。
そして、図7Bに示すように、開放された側面116bに未焼成のサイドマージン部117が形成される。サイドマージン部117は、例えば、セラミックグリーンシートの側面116bへの貼り付けや、側面116bにおけるセラミックペーストの塗布等によって形成される。
他方の側面116bに対しても、同様にサイドマージン部117を形成することができる。これにより、未焼成のセラミック素体11が作製される。
(ステップS14:焼成)
ステップS14では、ステップS13で得られた未焼成のセラミック素体11を焼成することにより、図1〜3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。ステップS14における焼成温度は、未焼成のセラミック素体11の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(ステップS15:外部電極形成)
ステップS15では、ステップS14で得られたセラミック素体11のx軸方向両端部に外部電極14を形成する。一例として、まず、導電性ペーストをセラミック素体11のx軸方向両端部に塗布し、この導電性ペーストを焼き付けて下地膜を形成する。次に、下地膜が形成されたセラミック素体11をメッキ液に浸漬させて電解メッキを行うことで、1又は複数のメッキ膜を形成する。
これにより、図1〜3に示すような積層セラミックコンデンサ10が形成される。
なお、上記のステップS15における処理の一部を、ステップS14の前に行ってもよい。例えば、ステップS14の前に未焼成のセラミック素体11のx軸方向両端面に未焼成の電極材料を塗布し、ステップS14において、未焼成のセラミック素体11を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極14の下地層を形成してもよい。また、脱バインダ処理したセラミック素体11に未焼成の電極材料を塗布して、これらを同時に焼成してもよい。
以下、ステップS12の整列処理について詳細を説明する。なお、積層チップ116は、本実施形態のセラミックチップ部品として構成される。本発明のセラミックチップ部品は、平板状の内部電極とセラミック層とがz軸方向に交互に積層されているものと定義される。
[セラミック積層チップの整列処理方法]
図8は、積層チップ116の整列処理方法を示すフローチャートである。図9〜20は積層チップ116の整列処理過程を模式的に示す断面図である。
なお、以下の図には、適宜、相互に直交するX軸、Y軸、及びZ軸が示されている。X軸方向及びY軸方向は後述する治具100の平面方向、Z軸方向は治具100の厚さ方向を示す。さらに、以下の図には、必要に応じて積層チップ116の姿勢を示すx軸、y軸及びz軸も示している。
(ステップS21:セラミックチップ部品の治具への配置)
ステップS21では、積層チップ116を、複数の凹部110を有する治具100の各凹部110内に配置する。
まず、図9に示すように、積層チップ116を収容することが可能な凹部110を有する治具100を準備する。治具100は、例えば金属又は非金属の非磁性体で構成される。
治具100は、Z軸方向に向いた外面100a及び上面100bを有し、全体としてX−Y平面に延びる平板状に構成される。典型的には、治具100は、Z軸方向が鉛直方向を向くように配置される。外面100aは、治具100のZ軸下方に向いた外側底面として構成される。
治具100は、Z軸方向にそれぞれ形成された複数の凹部110を有する。複数の凹部110は、例えばX軸方向に列をなして配置されるが、さらにY軸方向にも列をなして配置されていてもよい。治具100における凹部110の数は図示の例に限定されない。
図10は、図9の部分拡大図である。図10に示すように、各凹部110は、上面100bに開口110aが形成され、各積層チップ116を配置することが可能なポケットとして構成される。凹部110は、凹部110に配置された積層チップ116が回転できるサイズで構成される。
凹部110は、積層チップ116のy軸方向における幅寸法wよりも、Z軸方向に大きい深さ寸法d1を有する。幅寸法wは、積層チップ116のy軸方向に沿った寸法のうち、最も大きい部分の寸法である。この構成では、側面116bをZ軸方向に向けた姿勢に整列された場合、積層チップ116の全体が上面100bよりもZ軸方向下方に配置され、積層チップ116が凹部110内に完全に収容される。
凹部110の深さ寸法d1は、凹部110の周囲を取り囲む上面100bから、凹部110の底面までのZ軸方向に沿った寸法とする。上面100bが曲面である場合の深さ寸法d1は、凹部110周囲の上面100bのうち、Z軸方向に最も高い位置における上記寸法とする。
図9に示すように、積層チップ116は、治具100上にランダムに振り込まれ、凹部110内に1個ずつ配置される。
(ステップS22:整列)
ステップS22では、積層チップ116に対して磁場を作用させることで、積層チップ116を整列させる。
図11に示すように、本ステップでは、治具100内の複数の未焼成の積層チップ116を、磁石120を用いて側面116bがZ軸方向を向くように整列させる。例えば、治具100の外面100aに沿って磁石120を一定の方向(例えばX軸方向)に移動させる。これにより、各積層チップ116の内部電極112,113に磁場が作用し、内部電極112,113が磁化される。そして、内部電極112,113に磁力が作用し、内部電極112,113が露出した側面116bが磁石120に向かって回転する向きのモーメントを受ける。なお、整列前より側面116bがZ軸方向を向いていた積層チップ116は、そのままの姿勢が維持される。
図12に示すように、本ステップ後において、多くの積層チップ116は、凹部110に収容され、Z軸方向に側面116bが向いた姿勢で整列される。この姿勢を、「整列姿勢」と称する。整列姿勢では、積層チップ116の長手方向であるx軸方向が水平方向(X−Y平面)と平行になっており、y軸方向がZ軸方向と平行になる。
図10も参照し、整列姿勢の積層チップ116の幅寸法wは、Z軸方向における積層チップ116の寸法となり、凹部110の深さ寸法d1よりも小さくなる。このため、整列姿勢は、本実施形態において、開口110aから積層チップ116が突出しない姿勢となる。
一方で、一部の積層チップ116は、本ステップ後に整列姿勢以外の姿勢を採ることがある。例えば、図12の紙面向かって左から3番目の積層チップ116は、y軸方向がX−Y平面と鋭角をなす斜めの姿勢である。また、図12の紙面向かって右から2番目の積層チップ116は、端面116aがZ軸方向に向き、長手方向であるx軸方向がZ軸方向と平行になる姿勢である。さらに、図12に図示はしないが、上面100b上に積層チップ116全体が乗り上げる可能性もある。
このような、積層チップ116の整列姿勢以外の姿勢を、「不良姿勢」と称する。不良姿勢の積層チップ116は、開口110aからZ軸方向に突出した姿勢となる。
治具100上に不良姿勢の積層チップ116があった場合、ステップS13のサイドマージン部形成工程で、積層チップ116を治具100から支持部材Cに移し替える作業の効率が低下する。また、仮に不良姿勢の積層チップ116を支持部材Cに移し替えた場合でも、側面116bが一定の方向を向いていないため、サイドマージン部117を一括して形成する作業が困難となる。
そこで、本実施形態では、以下の工程を行うことで、不良姿勢となった積層チップ116を除去する。
(ステップS23:不良姿勢のセラミックチップ部品の検出)
ステップS23では、不良姿勢の積層チップ116を検出する。本実施形態では、不良姿勢を検出可能な検出装置Dを用いて、不良姿勢の積層チップ116を検出する。
図13に示すように、検出装置Dは、例えば、画像を撮像可能な撮像装置D11と、撮像装置D11に接続された情報処理装置D12と、を有していてもよい。撮像装置D11は、積層チップ116が配置された凹部110の画像を撮像する。情報処理装置D12は、撮像した画像を解析し、開口110aから突出した姿勢の積層チップ116を検出する。
撮像装置D11の撮像方法は限定されず、例えばZ軸方向から画像を撮像してもよいし、その他の方向から画像を撮像してもよい。情報処理装置D12による画像の解析方法も限定されず、例えば積層チップ116の形状に基づいて不良姿勢を判定してもよいし、所定の照明下で撮像した画像中の積層チップ116の影の形状に基づいて不良姿勢を判定してもよい。
あるいは、図14に示すように、検出装置Dは、電磁波の照射及び受光に基づいて不良姿勢の積層チップ116を検出可能なセンサ装置D2として構成されてもよい。一例として、センサ装置D2は、レーザ光Lを照射及び受光可能な反射型のレーザセンサ装置D2である。
例えば、レーザセンサ装置D2は、治具100の上面100bに対してZ軸方向にわずかに離間した位置から、X−Y平面と平行な方向にレーザ光Lを照射する。積層チップ116が開口110aからZ軸方向に突出している場合、レーザ光Lが積層チップ116の突出した部分に反射し、レーザセンサ装置D2は反射光を受光する。一方、積層チップ116が開口110aよりも突出していない場合、レーザセンサ装置D2は反射光を受光しない。このように、レーザセンサ装置D2では、反射光の受光の有無等に基づいて、不良姿勢の積層チップ116を容易に検出することができる。
レーザセンサ装置D2は、反射型に限定されず、照射部と受光部とを有する透過型のレーザセンサ装置D2でもよい。あるいは、センサ装置D2は、不良姿勢の積層チップ116を検出可能な赤外線センサや超音波センサでもよい。
検出装置Dは、治具100内の全ての凹部110に対して不良姿勢の積層チップ116を検出することが可能に構成される。この場合、検出装置Dは、治具100に対して相対的に移動可能に構成されてもよい。例えば、治具100が、X−Y平面内で移動可能な駆動テーブル上に配置されていてもよい。あるいは、検出装置Dが、駆動装置によって移動可能に構成されてもよい。また、検出装置Dが、異なる位置に配置された複数の撮像装置D11又はセンサ装置D2を有し、これらによって治具100内の全ての凹部110に対して検出処理を行うことが可能に構成されてもよい。
本ステップにおいて、不良姿勢の積層チップ116が検出された場合、次のステップS24により、その不良姿勢の積層チップ116を除去することができる。
(ステップS24:不良姿勢のセラミック積層チップの除去)
ステップS24では、不良姿勢の積層チップ116を除去する。本実施形態では、積層チップ116を付着させることが可能な付着部材Eを、開口110aとZ軸方向に対向させることにより、積層チップ116を除去する。
図15に示すように、付着部材Eは、本実施形態において、粘着面E11と、ローラ本体E12と、図示しない駆動部と、を有する、粘着ローラE1として構成される。粘着面E11は、例えば、粘着性材料を含む粘着層の表面である。ローラ本体E12は、例えばZ軸方向と直交する方向(例えばY軸方向)に回転軸を有する。駆動部は、ローラ本体E12を回転軸まわりに回転させる。
本ステップでは、例えば図15に示すように、粘着ローラE1の粘着面E11が、開口110aからZ軸方向に距離d2をあけて対向する。距離d2は、上面100bの最も突出している部分と粘着面E11との間のZ軸方向における距離であり、不良姿勢の積層チップ116は付着部材Eに付着させ、整列姿勢の積層チップ116は付着部材Eに付着させない距離とする。具体的に、距離d2は、0.0mmより大きく、不良姿勢の場合に想定される突出量以下とすることができ、例えば0.05mm以上とすることができる。
図15に示すように、ローラ本体E12は、治具100に対して相対的にX軸方向に移動することが可能に構成される。ローラ本体E22は、駆動部により、X軸方向に移動可能に構成されてもよい。あるいは、治具100がX−Y平面内で移動可能な駆動テーブル上に配置されていてもよい。
粘着ローラE1は、例えばY軸まわりに回転しつつ、粘着面E11と開口110aとの距離d2を維持しながら、X軸方向に沿って移動する。整列姿勢の積層チップ116は、側面116bが開口110aよりもZ軸方向下方に位置しているため、粘着面E11とは接触しない。このため、粘着ローラE1は、整列姿勢の積層チップ116を付着させることはない。
粘着ローラE1は、不良姿勢の積層チップ116が検出された開口110a上までX軸方向に移動する。不良姿勢の積層チップ116は、開口110aからZ軸方向に突出しているため、積層チップ116と粘着面E11とが接触し、積層チップ116が粘着面E11に付着する。
これにより、図16に示すように、粘着面E11に付着した積層チップ116が治具100上から除去される。
図17に示すように、粘着ローラE1は、引き続きY軸まわりに回転しながらX軸方向に沿って移動し、不良姿勢の積層チップ116があった場合は、粘着面E11に付着させて除去する。このように、本実施形態では、治具100上の複数の凹部110に対して連続的に除去処理を行うことができ、除去工程の作業効率を高めることができる。
また、ローラ本体E12が回転しながら移動することで、凹部110毎に粘着面E11の異なる部分が対向する。これにより、複数の凹部110に対して、粘着面E11が粘着性を維持した状態で除去処理を行うことができ、作業効率をさらに高めることができる。
(ステップS25:不良姿勢のセラミック積層チップの回収)
ステップS25では、積層チップ116が付着した粘着面E11から積層チップ116を回収する。
本実施形態では、粘着面E11に付着した積層チップ116を、より粘着性の高い粘着テープFに付着させる。これにより、粘着面E11上の積層チップ116を回収できる。
図18に示すように、粘着テープFは、例えば、ローラ装置Gによって供給及びガイドされる。ローラ装置Gは、粘着テープFを供給する供給ローラG1と、供給された粘着テープFをガイドするガイドローラG2と、粘着テープFを巻き取る巻取ローラG3と、これらのローラを回転させる図示しない駆動部と、を有する。ガイドローラG2は、粘着ローラE1と、積層チップ116のy軸方向における幅寸法w以下の隙間をあけた状態で対向する。
図19に示すように、粘着ローラE1が回転軸まわりに回転し、粘着面E11上に積層チップ116がローラ装置G上の粘着テープFと対向する。これにより、より粘着性の高い粘着テープFは、粘着ローラE1上の積層チップ116を付着させ、図20に示すように、粘着ローラE1から積層チップ116を除去することが可能となる。
このように、不良姿勢の積層チップ116が粘着テープFによって回収される。粘着テープFに付着した積層チップ116は、粘着テープFとともに容易に廃棄することができる。
本ステップは、ステップS24の除去工程が終了してから行われてもよいし、除去工程を行っている粘着ローラE1に対して行われてもよい。除去工程を行っている粘着ローラE1に対して回収工程が行われることで、整列処理全体における作業時間を短縮することができ、整列処理の効率を高めることができる。
(ステップS26:不良姿勢のセラミックチップ部品の除去確認)
ステップS26では、ステップS24の除去工程後、不良姿勢の積層チップ116が治具100から除去されたか否か確認する。本実施形態では、ステップS23と同様に、不良姿勢の積層チップ116を検出する処理を行うことで、不良姿勢の積層チップ116の除去を確認する。
本ステップの確認には、ステップS23の検出工程において用いられた検出装置Dを用いることができる。検出装置Dとしては、撮像装置D1でもよいし、センサ装置D2でもよい。検出装置Dによる検出処理は、ステップS23の検出処理と同様に行うことができる。
なお、本ステップで不良姿勢の積層チップ116が検出された場合は、ステップS24の除去工程に戻り、検出された不良姿勢の積層チップ116を除去する。これにより、治具100から不良姿勢の積層チップ116を確実に除去することができる。
以上の各工程により、整列後に不良姿勢の積層チップ116が治具100から除去される。これにより、不良姿勢の積層チップ116がステップS13のサイドマージン部形成工程に影響を及ぼすことを防止できる。したがって、整列後のサイドマージン部形成工程における作業効率を向上させることができる。
また、本実施形態では、粘着ローラE1等の付着部材Eを用いて、自動的に不良姿勢の積層チップ116の除去処理を行うことができる。これにより、作業時間を短縮でき、除去工程の作業効率を高めることができる。
より具体的に、本実施形態では、粘着ローラE1等の付着部材Eを開口110aに接近させることで、開口110aからZ軸方向に突出した不良姿勢の積層チップ116を除去する。これにより、治具100や整列姿勢の積層チップ116に損傷を与えることなく、不良姿勢の積層チップ116のみを選択的に除去することが容易になる。したがって、整列姿勢の積層チップ116の損傷や誤まった除去による歩留まりの低下を防止することができる。
さらに、粘着ローラE1が凹部110の配列方向に沿って移動可能に構成されることで、複数の凹部110に対して連続的に除去作業を行うことができる。これにより、ステップS24の除去工程の作業時間をさらに短縮でき、作業効率を高めることができる。
また、本実施形態では、治具100内の不良姿勢の積層チップ116のみ除去し、同一の治具100内の整列姿勢の積層チップ116を後の工程に用いることができる。これにより、一部に姿勢の不良が検出された治具100内の全体の積層チップ116を廃棄することを防止でき、歩留まりの低下を防止することができる。
<第2実施形態>
ステップS24の除去工程では、付着部材Eとして、粘着ローラE1に替えて、板状の粘着プレートE2を用いてもよい。
以下の各実施形態において、主に上述の実施形態と異なる部分について説明し、同様の構成については同一の符号を付して説明を省略する。
本実施形態のステップS24では、不良姿勢の積層チップ116を除去する。
図21に示すように、粘着プレートE2は、粘着面E21を有する粘着層E20と、プレート本体E22と、図示しない駆動部と、を有する。粘着面E21は、例えば、粘着性材料を含む粘着層E20の表面として構成される。プレート本体E22は、例えばX−Y平面に延びる平板状のプレートとして構成される。
粘着プレートE2は、図示しない駆動部によってZ軸方向下方に移動する。この結果、図22に示すように、粘着プレートE2は、粘着面E21がZ軸方向に直交し、かつ開口110aとZ軸方向に距離d2だけ離間した状態で配置される。これにより、開口110aから突出した不良姿勢の積層チップ116が、粘着面E21に付着する。
粘着面E21は、複数の凹部110の開口110aを覆うサイズで構成され、例えば治具100内の全ての凹部110の開口110aを覆うサイズで構成される。これにより、治具100内の複数の不良姿勢の積層チップ116を一括して除去することができる。
続いて図23に示すように、粘着プレートE2は、不良姿勢の積層チップ116を付着させた状態で、Z軸方向上方に移動する。これにより、治具100から不良姿勢の積層チップ116が選択的に除去される。
さらに図24に示すように、ステップS25の回収工程では、スクレーパHによって粘着面E21から積層チップ116をかき取ることにより、粘着面E21から積層チップ116を回収することができる。スクレーパHは、粘着面E21に沿ってX−Y平面内で移動する。これにより、図25に示すように、スクレーパHによって粘着面E21から積層チップ116が離間し、積層チップ116が粘着面E21から剥がれ落ちる。
本ステップでは、粘着面E21と対向して、容器Jを配置してもよい。これにより、粘着面E21から剥がれ落ちた積層チップ116が容器J内に収容され、容易に廃棄することができる。
本実施形態によれば、複数の不良姿勢の積層チップ116を短時間で除去することができ、ステップS24の除去工程における作業効率を高めることができる。また、ステップS25の回収工程も簡易な設備で行うことができ、低コスト化を実現できる。
<第3実施形態>
ステップS24に板状の付着装置Eを用いる場合、例えば吸着面を有する吸着プレートE3を用いてもよい。
図26に示すように、吸着プレートE3は、吸着面E31を有する磁石E30と、プレート本体E32と、図示しない駆動部と、を有する。吸着面E31は、磁石E30の表面として構成され、磁石E30の磁力によって積層チップ116を付着させることが可能に構成される。プレート本体E32は、例えばX−Y平面に延びる平板状のプレートとして構成される。
吸着プレートE3は、粘着プレートE2と同様に、Z軸方向下方に移動し、吸着面E31がZ軸方向に直交し、かつ開口110aとZ軸方向に距離d3だけ離間した状態で配置される。距離d3は、不良姿勢の積層チップ116が磁力によって吸着面E31に付着し、かつ、整列姿勢の積層チップ116が吸着面E31に付着しない距離に設定される。
これにより、不良姿勢の積層チップ116が選択的に吸着面E31に付着し、治具100から除去される。したがって、ステップS24の除去工程における作業効率を高めることができる。
また、本実施形態でも、第2実施形態のステップS25と同様に、スクレーパHを用いて吸着面E21から積層チップ116を回収することができる。これにより、回収工程を簡易な設備で行うことができ、低コスト化を実現できる。
なお、吸着プレートE3の変形例としては、図27に示すように、磁石E30がプレート本体E32の内部に配置されており、吸着面E31を介して磁石E30からの磁力が外部に及ぶように構成されてもよい。このような構成によっても、不良姿勢の積層チップ116を吸着面E31に選択的に付着させることができる。
<第4実施形態>
ステップS24に用いられる吸着プレートは、例えば負圧を発生させることで積層チップ116を吸着させる構成でもよい。
例えば図28に示すように、吸着プレートE4は、複数の吸着孔E40を有する吸着面E41と、X−Y平面に延びる平板状のプレート本体E42と、図示しない吸引機構と、を有する。吸引機構は、例えば真空ポンプ等に接続され、吸着孔E40に連通するプレート本体E42内の空間E410を所定の真空度に調整することが可能に構成される。これにより、吸着プレートE4が、吸着孔E40において負圧を発生させることができる。
吸着プレートE4は、粘着プレートE2と同様に、Z軸方向下方に移動し、吸着面E41がZ軸方向に直交し、かつ開口110aとZ軸方向に距離d4だけ離間した状態で配置される。距離d4は、不良姿勢の積層チップ116が負圧によって吸着面E41に付着し、かつ、整列姿勢の積層チップ116は吸着面E41に付着しない距離に設定される。
これによっても、不良姿勢の積層チップ116が選択的に吸着面E41に付着し、治具100から除去される。したがって、ステップS24の除去工程における作業効率を高めることができる。
また、ステップS25の回収工程では、吸引機構による吸引を解除することで、吸着面E41における吸着力を低下させ、吸着面E41から離間した積層チップ116を回収する。これにより、ステップS25の回収工程を容易に、かつ短時間で行うことができ、整列処理における作業効率を高めることができる。
さらに、本実施形態の変形例として、吸着プレートE4に替えて吸着パッドや吸着ノズルを用いてもよい。この場合でも同様に、吸着面において負圧が発生し、吸着面に所定の距離以下接近した不良姿勢の積層チップ116を当該吸着面において吸着させることができる。
<第5実施形態>
ステップS24では、粘着面を有する長尺の粘着テープによって不良姿勢の積層チップ116を除去してもよい。
図29に示すように、付着部材Eとしての粘着テープE5は、粘着面E51と、樹脂や紙等により構成された図示しない基材と、を有する。粘着面E51は、基材上に形成された粘着層の表面として構成される。粘着テープE5は、ローラ装置Kによって支持されている。
図29に示すように、ローラ装置Kは、粘着テープE5を供給する供給ローラK1と、供給された粘着テープE5をガイドするガイドローラK2と、粘着テープE5を巻き取る巻取ローラK3と、これらのローラを回転させる図示しない駆動部と、を有する。
本実施形態のステップS24では、ガイドローラK2により、粘着テープE5の粘着面E51が、開口110aとZ軸方向に距離d2だけ離間した状態で配置される。本実施形態の距離d2は、第1実施形態の距離d2と同様に設定することができる。
そして、図30に示すように、ガイドローラK2によりガイドされた粘着テープE5が、治具100に対して相対的にX軸方向に移動する。本実施形態では、例えば、治具100が駆動テーブル等によってX−Y平面内で移動することが可能に構成される。
巻取ローラK3は、粘着テープE5の相対移動に同期して粘着テープE5を巻き取る。これにより、ガイドローラK2上に粘着テープE5が供給され、常に粘着テープE5の新たな部分が治具100と対向する。
図30に示すように、粘着テープE5は、X軸方向に移動しながら不良姿勢の積層チップ116を選択的に付着させる。これにより、図31に示すように、治具100から不良姿勢の積層チップ116が除去される。
本実施形態では、粘着テープE5が長尺に構成されるため、粘着テープE5の交換頻度を低減させることができ、作業効率を高めることができる。また、ローラ装置Kによって凹部110毎に粘着面E11の新たな部分を供給でき、粘着面E11の粘着性を維持した状態で除去処理を行うことができる。したがって、複数の不良姿勢の積層チップ116を連続的に、かつ確実に除去することができる。
さらに、積層チップ116が付着した粘着テープE5を廃棄することで、不良姿勢の積層チップ116を廃棄することが可能となる。したがって、図32に示すように、本実施形態の整列処理では、ステップS25の粘着テープE5から積層チップ116を回収する工程を省略することが可能となる。これにより、整列処理の工程数を削減でき、積層セラミックコンデンサ10の製造効率を高めることができる。
<第6実施形態>
本発明のセラミックチップ部品は、積層チップ116に限定されない。例えば、3端子型の積層セラミックコンデンサにおけるセラミック素体に対しても、本発明を適用することができる。
[積層セラミックコンデンサの構成]
図33は、本発明の第6実施形態に係る積層セラミックコンデンサ20を示す斜視図である。積層セラミックコンデンサ20は、3端子型の積層セラミックコンデンサとして構成される。
積層セラミックコンデンサ20は、セラミック素体21と、2つの端面外部電極24と、2つの側面外部電極25と、を具備する3端子型の積層セラミックコンデンサである。
セラミック素体21は、X軸方向に向いた2つの端面21aと、Y軸方向に向いた2つの側面21bと、Z軸方向に向いた2つの主面21cと、を有する。セラミック素体21は、例えばX軸方向に長手を有している。セラミック素体21の各面を接続する稜部は面取りされているが、これに限定されない。なお、図33では外部電極24,25に覆われたセラミック素体21の構成を破線で示している。
端面外部電極24は、X軸方向に相互に対向し、セラミック素体21の端面21aを覆うように形成される。側面外部電極25は、Y軸方向に相互に対向し、セラミック素体21の側面21bにそれぞれ設けられる。積層セラミックコンデンサ20では、例えば、端面外部電極24がスルー電極として構成され、側面外部電極25がグランド電極として構成される。
セラミック素体21は、端面外部電極24に接続された第1内部電極22と、側面外部電極25に接続された第2内部電極23と、を有する。内部電極22,23は、Z軸方向にセラミック層を挟んで交互に積層される。
[積層セラミックコンデンサの製造方法]
図34は、積層セラミックコンデンサ20の製造方法を示すフローチャートである。図35及び36は積層セラミックコンデンサ20の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ20の製造方法について、図34に沿って、図35及び36を適宜参照しながら説明する。
(ステップS31:セラミック素体の作製)
ステップS31では、未焼成の内部電極122,123が形成された第1セラミックシート201及び第2セラミックシート202と、内部電極が形成されていない第3セラミックシート203と、を積層することで、未焼成のセラミック素体121を作製する。さらに、未焼成のセラミック素体121を焼成することで、セラミック素体21を作製する。
図35に示すように、未焼成の第1内部電極122は、第1セラミックシート201のx軸方向全長にわたって延びるように構成される。未焼成の第2内部電極123は、第2セラミックシート202の中央部に形成され、かつ、一部がy軸方向に引き出される。
第1セラミックシート201と第2セラミックシート202は、z軸方向に交互に積層され、そのz軸方向両側に、第3セラミックシート203の積層体が配置される。これにより、未焼成のセラミック素体121が作製される。
なお、図35には、1個のセラミック素体121に対応する斜視図を示しているが、実際には第1実施形態と同様に、大判の積層シートが作製され、所定の切断線に沿って切断されることで、セラミック素体121が個片化される。
そして、個片化された未焼成のセラミック素体121が焼成される。これにより、図33に示すセラミック素体21が作製される。
(ステップS32:セラミック素体の整列処理)
ステップS32では、第1実施形態におけるステップS12の積層チップ116の整列処理と同様に、セラミック素体21の整列処理が行われる。これにより、側面21bが一定方向を向いた状態で整列し、後の工程において側面21bに側面外部電極25を形成することが容易になる。
本実施形態のセラミック素体21の整列処理は、例えば、第1実施形態と同様のステップS21〜S26を含んでいる。すなわち、ステップS21では、セラミック素体21を、複数の凹部110を有する治具100の各凹部110内に配置する。ステップS22では、セラミック素体21に対して磁場を作用させることで、セラミック素体21を整列させる。ステップS23では、不良姿勢のセラミック素体21を検出する。ステップS24では、不良姿勢のセラミック素体21を治具100から除去する。ステップS25では、除去された不良姿勢のセラミック素体21を回収する。ステップS26では、治具100から不良姿勢のセラミック素体21が除去されたか否か確認する。
図36は、本実施形態のステップS24において、付着部材Eとして粘着ローラE1を用いて不良姿勢のセラミック素体21を除去する態様を示す模式的な断面図である。本実施形態においても、凹部110内に収容され、側面21bがZ軸方向に向いたセラミック素体21の姿勢を、「整列姿勢」とする。また、整列姿勢以外の姿勢、すなわち、開口110aよりもZ軸方向に突出した姿勢のセラミック素体21の姿勢を、「不良姿勢」とする。付着部材Eと治具100の開口110aとの距離d2は、第1実施形態と同様に、0.0mmより大きく、不良姿勢の場合に想定される突出量以下とすることができる。
上記各ステップにより、側面21bがZ軸方向を向いていない、あるいは治具100の上面100bに乗り上げている不良姿勢のセラミック素体21が治具100から除去される。
(ステップS33:側面外部電極の形成)
ステップS33では、整列処理後のセラミック素体21の側面21bに側面外部電極25を形成する。側面外部電極25は、例えば側面21bに導電性ペーストを塗布し、当該導電性ペーストを焼き付けることにより形成される。導電性ペーストの塗布は、例えば印刷法等により行われる。導電性ペーストの焼き付けは、例えば、還元雰囲気、又は低酸素分圧雰囲気で行うことができる。
本ステップは、例えば、治具100によって整列したセラミック素体21を、整列後の姿勢を維持したまま他の治具やテープ等に移し替えて行われる。ここで、仮に不良姿勢のセラミック素体21があった場合、整列姿勢のセラミック素体21の支持を前提として構成された治具やテープに不良姿勢のセラミック素体21を移し替えることは難しく、作業効率が低下する。また、仮に移し替えることができたとしても、整列姿勢のセラミック素体21と同一の処理により、設計位置に導電性ペーストを塗布することが難しくなり、やはり生産効率の低下につながる。
本実施形態では、不良姿勢のセラミック素体21が予め治具100から除去されているため、整列姿勢のセラミック素体21のみが治具やテープに移し替えられ、側面外部電極25の形成工程を効率よく行うことができる。
(ステップS34:端面外部電極の形成)
ステップS34では、セラミック素体21の端面21aに端面外部電極24を形成する。端面外部電極24は、例えば端面21aに導電性ペーストを塗布し、当該導電性ペーストを焼き付けることにより形成される。導電性ペーストの塗布は、例えばディップ法、印刷法等により行われる。導電性ペーストの焼き付けは、例えば、還元雰囲気、又は低酸素分圧雰囲気で行うことができる。
以上により、図33に示す積層セラミックコンデンサ20が製造される。
本実施形態では、セラミック素体21の整列処理において、不良姿勢のセラミック素体21が除去され、ステップS33の側面外部電極の形成工程の作業効率を高めることができる。さらに、付着部材Eを用いて不良姿勢のセラミック素体21を除去することで、除去処理を自動的かつ効率的に行うことができる。
さらに、本実施形態におけるステップS32の整列処理には、第2〜第5実施形態で説明した処理を適用してもよい。これによっても、不良姿勢のセラミック素体21を除去することができ、ステップS34の側面外部電極25の形成処理の作業効率を高めることができる。
なお、整列処理対象である「セラミックチップ部品」は、焼成後のセラミック素体21に限定されず、未焼成のセラミック素体121でもよい。この場合、未焼成のセラミック素体121が形成された後にステップS33の整列処理を行い、外部電極24,25形成用の導電性ペーストが塗布された後、セラミック素体121の焼成と外部電極24,25の焼き付けを同時に行う。これによっても、ステップS33の整列処理によって未焼成のセラミック素体121が側面21bをZ軸方向に向けて整列されるため、側面外部電極25の形成用の導電性ペーストを塗布する工程の作業効率を高めることができる。
[他の実施形態]
以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、図37に示すように、ステップS23の不良姿勢のセラミックチップ部品の検出工程を行わずに、ステップS22の整列工程後、ステップS24の不良姿勢のセラミックチップ部品の除去工程を行ってもよい。これによっても、治具100内の凹部110に対して網羅的に除去処理を行うことで、治具100における不良姿勢のセラミックチップ部品を除去することができる。
また、図38に示すように、ステップS26のセラミックチップ部品の除去確認工程は行われなくてもよい。さらに、図39に示すように、ステップS23の検出工程と、ステップS26の除去確認工程の双方が省略されてもよい。さらに、可能であれば、ステップS23の検出工程と、ステップS26の除去確認工程と、ステップS25の回収工程と、が省略されてもよい。
以上の実施形態では、セラミックチップ部品の側面が凹部110内で整列姿勢を採った場合、側面が上面100bから突出しない構成について説明したが、これに限定されない。例えば、図40に示すように、凹部110が、整列姿勢のセラミックチップ部品の幅寸法wよりも、Z軸方向に小さい寸法の深さd1を有していてもよい。整列姿勢の積層チップ116は、例えば開口110aからZ軸方向に突出量d5だけ突出している。この場合の不良姿勢の積層チップ116は、整列姿勢の突出量d5よりも開口110aから大きく突出しているものをいうものとする。
上記構成において、除去工程に用いられる付着部材Eは、開口110aからZ軸方向に、整列姿勢における突出量d5より大きく、かつ不良姿勢の場合に想定される突出量よりも小さい距離をあけて対向することで、不良姿勢の積層チップ116を付着させる。これにより、付着部材Eによって、不良姿勢の積層チップ116のみを選択的に付着させることができる。
また、治具100の形状も図示の例に限定されず、例えば治具100が凹部110を閉塞する蓋部材を有し、セラミックチップ部品が閉空間に収容されて整列するように構成されてもよい。
例えば、以上の実施形態では2端子型及び3端子型の積層セラミックコンデンサに係るセラミックチップ部品について説明したが、本発明は、側面に複数の外部電極が形成される多端子型の積層セラミックコンデンサに対しても適用することができる。
10,20…積層セラミックコンデンサ
11,21…セラミック素体(セラミックチップ部品)
21b…セラミック素体の側面
12,13,112,113,122,123…内部電極
116…未焼成の積層チップ(セラミックチップ部品)
116b…未焼成の積層チップの側面
100…治具
110…凹部
110a…開口
120…磁石
E…付着部材

Claims (10)

  1. 第1方向に形成された複数の凹部を有する冶具の表面に沿って磁石を移動させることで、内部電極が露出した側面を有し前記治具の各凹部内にそれぞれ配置された複数のセラミックチップ部品を整列させ、
    整列後に、前記複数のセラミックチップ部品のうち、前記凹部内に収容され前記第1方向に前記側面が向いた整列姿勢のセラミック部品よりも、前記凹部の開口から前記第1方向に突出した不良姿勢のセラミックチップ部品を除去する
    セラミックチップ部品の処理方法。
  2. 請求項1に記載のセラミックチップ部品の処理方法であって、
    前記セラミックチップ部品を付着させることが可能な付着部材を、前記開口から前記第1方向に、前記不良姿勢の前記セラミックチップ部品は付着させ、かつ前記整列姿勢の前記セラミックチップ部品は付着させない距離をあけて対向させることで、前記不良姿勢の前記セラミックチップ部品を除去する
    セラミックチップ部品の処理方法。
  3. 請求項2に記載のセラミックチップ部品の処理方法であって、
    前記複数の凹部は、前記第1方向と直交する第2方向に列をなして前記冶具上に配置され、
    前記セラミックチップ部品を除去する工程では、前記付着部材を、前記治具に対して前記第2方向に沿って相対的に移動させる
    セラミックチップ部品の処理方法。
  4. 請求項2又は3に記載のセラミックチップ部品の処理方法であって、
    前記セラミックチップ部品を除去する工程の後に、前記付着部材に付着した前記セラミックチップ部品を回収する
    セラミックチップ部品の処理方法。
  5. 請求項2から4のいずか一項に記載のセラミックチップ部品の処理方法であって、
    前記付着部材は、前記セラミックチップ部品を粘着させることが可能な粘着面を有し、
    前記粘着面を前記開口と前記第1方向に対向させて前記不良姿勢の前記セラミックチップ部品を除去する
    セラミックチップ部品の処理方法。
  6. 請求項2から4のいずか一項に記載のセラミックチップ部品の処理方法であって、
    前記付着部材は、前記セラミックチップ部品を吸着させることが可能な吸着面を有し、
    前記吸着面を前記開口と前記第1方向に対向させて前記不良姿勢の前記セラミックチップ部品を除去する
    セラミックチップ部品の処理方法。
  7. 請求項6に記載のセラミックチップ部品の処理方法であって、
    前記吸着面は、磁力によって前記不良姿勢の前記セラミックチップ部品を吸着させる
    セラミックチップ部品の処理方法。
  8. 請求項1から7のいずか一項に記載のセラミックチップ部品の処理方法であって、
    前記整列後であって前記セラミックチップ部品を除去する工程の前に、前記不良姿勢のセラミックチップ部品を検出し、
    検出された前記不良姿勢の前記セラミックチップ部品を前記冶具から除去する
    セラミックチップ部品の処理方法。
  9. 請求項1から8のいずか一項に記載のセラミックチップ部品の処理方法であって、
    前記セラミックチップ部品を除去する工程の後に、前記不良姿勢の前記セラミックチップ部品が前記治具から除去されたか否か確認する
    セラミックチップ部品の処理方法。
  10. 請求項1から9のいずか一項に記載のセラミックチップ部品の処理方法であって、
    前記凹部は、前記整列姿勢の前記セラミックチップ部品の前記第1方向における寸法よりも、前記第1方向に大きい寸法の深さを有する
    セラミックチップ部品の処理方法。
JP2019054717A 2019-03-22 2019-03-22 セラミックチップ部品の処理方法 Active JP7307570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019054717A JP7307570B2 (ja) 2019-03-22 2019-03-22 セラミックチップ部品の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019054717A JP7307570B2 (ja) 2019-03-22 2019-03-22 セラミックチップ部品の処理方法

Publications (2)

Publication Number Publication Date
JP2020155700A true JP2020155700A (ja) 2020-09-24
JP7307570B2 JP7307570B2 (ja) 2023-07-12

Family

ID=72559826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019054717A Active JP7307570B2 (ja) 2019-03-22 2019-03-22 セラミックチップ部品の処理方法

Country Status (1)

Country Link
JP (1) JP7307570B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114513907A (zh) * 2020-11-16 2022-05-17 Tdk株式会社 电子部件
WO2023032591A1 (ja) * 2021-08-30 2023-03-09 京セラ株式会社 積層部品の整列方法およびその整列方法を用いた積層セラミック電子部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007574A (ja) * 2001-06-25 2003-01-10 Tdk Corp チップ部品の向き整列方法
JP2010278153A (ja) * 2009-05-27 2010-12-09 Murata Mfg Co Ltd 部品整列装置及び電子部品の製造方法
JP2016027612A (ja) * 2014-06-25 2016-02-18 株式会社村田製作所 積層セラミックコンデンサの方向識別方法、積層セラミックコンデンサの方向識別装置及び積層セラミックコンデンサの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007574A (ja) * 2001-06-25 2003-01-10 Tdk Corp チップ部品の向き整列方法
JP2010278153A (ja) * 2009-05-27 2010-12-09 Murata Mfg Co Ltd 部品整列装置及び電子部品の製造方法
JP2016027612A (ja) * 2014-06-25 2016-02-18 株式会社村田製作所 積層セラミックコンデンサの方向識別方法、積層セラミックコンデンサの方向識別装置及び積層セラミックコンデンサの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114513907A (zh) * 2020-11-16 2022-05-17 Tdk株式会社 电子部件
CN114513907B (zh) * 2020-11-16 2023-07-28 Tdk株式会社 电子部件
WO2023032591A1 (ja) * 2021-08-30 2023-03-09 京セラ株式会社 積層部品の整列方法およびその整列方法を用いた積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
JP7307570B2 (ja) 2023-07-12

Similar Documents

Publication Publication Date Title
US20190164698A1 (en) Multi-layer ceramic electronic component, method of producing the same, and ceramic body
US10622152B2 (en) Multi-layer ceramic capacitor and method of producing the same
CN106920693B (zh) 层叠陶瓷电子器件及其制造方法
US10141114B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP7307570B2 (ja) セラミックチップ部品の処理方法
US20160276106A1 (en) Electronic component and electronic component series including the same
US10971307B2 (en) Multi-layer ceramic capacitor and method of producing a multi-layer ceramic capacitor
KR20190002331A (ko) 세라믹 전자 부품 및 그 제조 방법, 및 전자 부품 실장 기판
US20170287642A1 (en) Multi-layer ceramic electronic component and method of producing the same
US11901130B2 (en) Multilayer electronic component
CN108183024B (zh) 层叠陶瓷电子部件的制造方法
US20190198249A1 (en) Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, and multi-layer ceramic electronic component package
JP7116520B2 (ja) 積層セラミック電子部品の製造方法
JP6136207B2 (ja) 振込み治具およびそれを用いた電子部品の製造方法
CN108183025B (zh) 层叠陶瓷电子部件的制造方法
US10510487B2 (en) Multi-layer ceramic electronic component and method of producing the same
US11482381B2 (en) Ceramic electronic component, method of producing the same, and circuit board
JP7374746B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置
JP2019145834A (ja) 積層セラミックコンデンサの製造方法
JP2019149504A (ja) 積層セラミック電子部品の製造方法
US20220367117A1 (en) Multilayered electronic component and a method for manufacturing the same
US20230207220A1 (en) Multilayer electronic component
JP7395818B2 (ja) 積層セラミック電子部品およびその製造方法
US20210090811A1 (en) Multilayer ceramic electronic component and method for manufacturing the same
JP2023075920A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220222

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230630

R150 Certificate of patent or registration of utility model

Ref document number: 7307570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150