JP2020145545A - 増幅装置 - Google Patents
増幅装置 Download PDFInfo
- Publication number
- JP2020145545A JP2020145545A JP2019039584A JP2019039584A JP2020145545A JP 2020145545 A JP2020145545 A JP 2020145545A JP 2019039584 A JP2019039584 A JP 2019039584A JP 2019039584 A JP2019039584 A JP 2019039584A JP 2020145545 A JP2020145545 A JP 2020145545A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- auto
- circuit
- component
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 118
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 118
- 230000009467 reduction Effects 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 description 21
- 238000005070 sampling Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000000087 stabilizing effect Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
図1は、第1の実施形態の増幅装置の構成を示す図である。第1の実施形態の増幅装置は、入力端より入力される入力信号Vinを高周波帯域に変調するチョッパ変調器101と、チョッパ変調器101の出力を増幅する相互コンダクタンス増幅器102とを備える。また、増幅装置は、相互コンダクタンス増幅器102の出力の信号成分を低周波帯域に復調し、オフセット成分及び低周波雑音成分を高周波帯域に変調するチョッパ変調器103と、チョッパ変調器103にて復調された信号成分を増幅する増幅器120とを備える。増幅器120の出力が増幅装置の出力端となり、出力信号Voutが出力される。また、増幅装置は、相互コンダクタンス増幅器102とチョッパ変調器103との間に入出力が接続されたノイズリダクションループ(Noise Reduction Loop)回路110を備える。
図3は、第2の実施形態の増幅回路の構成を示す図である。第2の実施形態の増幅装置は、図1に示した本実施形態の増幅装置をより具体的に示す一構成例である。増幅装置は、入力端より入力される入力信号Vinを高周波帯域に変調するチョッパ変調器101と、チョッパ変調器101の出力を増幅する相互コンダクタンス増幅器102とを備える。また、増幅装置は、相互コンダクタンス増幅器102の出力の信号成分を低周波帯域に復調し、オフセット成分及び低周波雑音成分を高周波帯域に変調するチョッパ変調器103と、チョッパ変調器103にて復調された信号成分を増幅する増幅器120aとを備える。増幅器120aの出力が増幅装置の出力端となり、出力信号Voutが出力される。また、増幅装置は、相互コンダクタンス増幅器102とチョッパ変調器103との間に入出力が接続されたノイズリダクションループ回路110を備える。
図5は、第3の実施形態の増幅回路の構成を示す図である。第3の実施形態の増幅装置は、チョッパ変調器103の後段に設ける出力段の増幅器の構成を変更した第1変形例である。
図6は、第4の実施形態の増幅回路の構成を示す図である。第4の実施形態の増幅装置は、チョッパ変調器103の後段に設ける出力段の増幅器の構成を変更した第2変形例である。第4の実施形態では、出力段の増幅器における相互コンダクタンス増幅器124のオフセット成分の影響を低減する他の手法として、オートゼロ増幅器を設けた増幅器120cの構成例を示す。
102、113、122、123、124、211、212、221、222、301、411、412、421、422:相互コンダクタンス増幅器
110:ノイズリダクションループ回路
111、124c、:オートゼロ増幅器
112:フィルタ回路
120、120a、120b、120c、121:増幅器
210、220、410、420:オートゼロ増幅回路
C111、C112、C121、C122、C131:位相補償容量
C31、C32、C33:容量
C21、C22、C41、C42:サンプリング容量
Φ1、Φ2、Φ3、Φ4:スイッチ
Claims (12)
- 入力信号を高周波帯域に変調する第1のチョッパ変調器と、
前記第1のチョッパ変調器の出力を増幅する第1の増幅器と、
前記第1の増幅器の出力の信号成分を復調し、オフセット成分及び低周波雑音成分を高周波帯域に変調する第2のチョッパ変調器と、
前記第2のチョッパ変調器の出力を増幅する第2の増幅器と、
前記第1の増幅器と前記第2のチョッパ変調器との間に入出力が接続され、前記第1の増幅器の出力を負帰還して前記第1の増幅器において発生するオフセット成分及び低周波雑音成分を低減するノイズリダクションループ回路と、
を備える増幅装置。 - 請求項1に記載の増幅装置であって、
前記ノイズリダクションループ回路は、
前記ノイズリダクションループ回路の入力を増幅する第3の増幅器と、
前記第3の増幅器の出力の高周波信号成分を低減するフィルタ回路と、
前記フィルタ回路の出力を増幅する第4の増幅器と、を有し、
前記第3の増幅器は、オフセット成分及び低周波雑音成分が低減された増幅器であり、
前記ノイズリダクションループ回路の入出力が負帰還構成となるよう接続される、増幅装置。 - 請求項1又は2に記載の増幅装置であって、
前記第1の増幅器は、相互コンダクタンス増幅器を含む、増幅装置。 - 請求項2に記載の増幅装置であって、
前記第4の増幅器は、相互コンダクタンス増幅器を含む、増幅装置。 - 請求項2に記載の増幅装置であって、
前記第3の増幅器は、前記第3の増幅器のオフセット成分及び低周波雑音成分を低減する機能を有する校正回路を備えるオートゼロ増幅器を含む、増幅装置。 - 請求項5に記載の増幅装置であって、
前記オートゼロ増幅器は、前記校正回路として機能するオートゼロ増幅回路を備え、
前記オートゼロ増幅回路は、前記オートゼロ増幅回路における増幅器のオフセット成分及び低周波雑音成分を低減する校正信号をサンプリングする校正モードと、前記校正信号によりオフセット成分及び低周波雑音成分が低減された前記増幅器によって入力信号を増幅する増幅モードと、を有し、
前記オートゼロ増幅回路を前記校正モードに切り替える第1のスイッチと、前記オートゼロ増幅回路を前記増幅モードに切り替える第2のスイッチと、を備え、
前記第1及び第2のスイッチを所定の動作クロックによって交互に駆動して前記校正モードと前記増幅モードとを交互に動作させる、増幅装置。 - 請求項6に記載の増幅装置であって、
前記オートゼロ増幅器は、複数の前記オートゼロ増幅回路を有し、第1のオートゼロ増幅回路が前記校正モードにて動作する時、第2のオートゼロ増幅回路が前記増幅モードにて動作し、前記第1のオートゼロ増幅回路が前記増幅モードにて動作する時、前記第2のオートゼロ増幅回路が前記校正モードにて動作する、増幅装置。 - 請求項6又は7に記載の増幅装置であって、
前記オートゼロ増幅器を駆動する前記所定の動作クロックは、前記第1及び第2のチョッパ変調器を駆動する動作クロックの周波数より低い周波数の動作クロックとする、増幅装置。 - 請求項2に記載の増幅装置であって、
前記フィルタ回路は、増幅器と容量とにより構成される積分回路を含み、前記第3の増幅器の出力の低周波信号成分を増幅し、高周波信号成分を低減する、増幅装置。 - 請求項1に記載の増幅装置であって、
前記第2の増幅器は、入力信号を増幅する第5の増幅器と、前記第5の増幅器の出力信号を増幅する1つ以上の増幅器と、位相補償回路とを有する、増幅装置。 - 請求項10に記載の増幅装置であって、
前記第5の増幅器は、入力信号を高周波帯域に変調する第3のチョッパ変調器と、第3のチョッパ変調器の出力を増幅する内部増幅器と、前記内部増幅器の出力の信号成分を復調し、オフセット成分及び低周波雑音成分を高周波帯域に変調する第4のチョッパ変調器と、を有する、増幅装置。 - 請求項10に記載の増幅装置であって、
前記第5の増幅器は、前記第5の増幅器のオフセット成分及び低周波雑音成分を低減する機能を有する校正回路を備えるオートゼロ増幅器を含む、増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019039584A JP7287794B2 (ja) | 2019-03-05 | 2019-03-05 | 増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019039584A JP7287794B2 (ja) | 2019-03-05 | 2019-03-05 | 増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020145545A true JP2020145545A (ja) | 2020-09-10 |
JP7287794B2 JP7287794B2 (ja) | 2023-06-06 |
Family
ID=72355613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019039584A Active JP7287794B2 (ja) | 2019-03-05 | 2019-03-05 | 増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7287794B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022049888A1 (ja) * | 2020-09-01 | 2022-03-10 | ソニーセミコンダクタソリューションズ株式会社 | 半導体回路 |
JP7525357B2 (ja) | 2020-09-30 | 2024-07-30 | 日清紡マイクロデバイス株式会社 | 増幅装置 |
US12068750B2 (en) | 2022-09-08 | 2024-08-20 | Kabushiki Kaisha Toshiba | Electronic circuitry and power converter |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5959021U (ja) * | 1981-04-17 | 1984-04-17 | 株式会社日立製作所 | 絶縁増幅器 |
JPH09244590A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 出力回路及びこれを含む液晶表示器の駆動回路 |
JP2012502581A (ja) * | 2008-09-11 | 2012-01-26 | アナログ デバイセス インコーポレーテッド | チョッパ安定化増幅器内のオフセットおよびリップルの抑制のための自動補正フィードバックループ |
JP2014147050A (ja) * | 2013-01-30 | 2014-08-14 | Seiko Instruments Inc | 演算増幅回路 |
US20140368267A1 (en) * | 2012-09-14 | 2014-12-18 | Infineon Technologies Ag | Chopped circuit with ac and dc ripple error feedback loops |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018061143A (ja) | 2016-10-06 | 2018-04-12 | 新日本無線株式会社 | チョッパー増幅器 |
-
2019
- 2019-03-05 JP JP2019039584A patent/JP7287794B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5959021U (ja) * | 1981-04-17 | 1984-04-17 | 株式会社日立製作所 | 絶縁増幅器 |
JPH09244590A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 出力回路及びこれを含む液晶表示器の駆動回路 |
JP2012502581A (ja) * | 2008-09-11 | 2012-01-26 | アナログ デバイセス インコーポレーテッド | チョッパ安定化増幅器内のオフセットおよびリップルの抑制のための自動補正フィードバックループ |
US20140368267A1 (en) * | 2012-09-14 | 2014-12-18 | Infineon Technologies Ag | Chopped circuit with ac and dc ripple error feedback loops |
JP2014147050A (ja) * | 2013-01-30 | 2014-08-14 | Seiko Instruments Inc | 演算増幅回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022049888A1 (ja) * | 2020-09-01 | 2022-03-10 | ソニーセミコンダクタソリューションズ株式会社 | 半導体回路 |
JP7525357B2 (ja) | 2020-09-30 | 2024-07-30 | 日清紡マイクロデバイス株式会社 | 増幅装置 |
US12068750B2 (en) | 2022-09-08 | 2024-08-20 | Kabushiki Kaisha Toshiba | Electronic circuitry and power converter |
Also Published As
Publication number | Publication date |
---|---|
JP7287794B2 (ja) | 2023-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8552801B2 (en) | Amplifier common-mode control methods | |
US10673389B2 (en) | Chopper amplifiers with high pass filter for suppressing chopping ripple | |
JP7287794B2 (ja) | 増幅装置 | |
US7292095B2 (en) | Notch filter for ripple reduction in chopper stabilized amplifiers | |
US7292098B2 (en) | Operational amplifier | |
JP2004201319A (ja) | 差動増幅器スルーレート増大構造 | |
US10972059B2 (en) | MEMS sensor | |
JP2007053762A (ja) | 線型性及び周波数帯域を向上した増幅回路 | |
JP7440255B2 (ja) | 増幅装置 | |
JP2006314059A (ja) | 半導体装置 | |
JP7405589B2 (ja) | 増幅装置 | |
US10574197B2 (en) | Multi-stage high frequency amplifier | |
JP2004214811A (ja) | 電流帰還回路 | |
TWI844178B (zh) | 類比信號處理電路和直流偏移電壓消除方法 | |
US8035450B2 (en) | Operational transconductance amplifier having two amplification stages | |
US9900018B1 (en) | Methods and systems for reducing transient kickback from an analog-to-digital converter | |
JP7525357B2 (ja) | 増幅装置 | |
US8279006B2 (en) | Low noise amplifier | |
US11283414B2 (en) | Negative feedback system architecture and loop filter thereof | |
US20170085251A1 (en) | Preamplifier | |
JP2002314354A (ja) | 多段増幅回路 | |
US7705670B2 (en) | Wide-range and high-resolution programmable gain amplifier | |
JP2024138139A (ja) | 増幅装置 | |
JP5349119B2 (ja) | 高周波増幅器 | |
JP2022123526A (ja) | 増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7287794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |