JP2020141066A - Printed wiring board and electronic apparatus - Google Patents
Printed wiring board and electronic apparatus Download PDFInfo
- Publication number
- JP2020141066A JP2020141066A JP2019036170A JP2019036170A JP2020141066A JP 2020141066 A JP2020141066 A JP 2020141066A JP 2019036170 A JP2019036170 A JP 2019036170A JP 2019036170 A JP2019036170 A JP 2019036170A JP 2020141066 A JP2020141066 A JP 2020141066A
- Authority
- JP
- Japan
- Prior art keywords
- slit
- region
- electrode pad
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、プリント配線板および電子機器に関し、特定的には、電子部品をはんだ付けして実装するプリント配線板および電子機器に関するものである。 The present invention relates to a printed wiring board and an electronic device, and specifically to a printed wiring board and an electronic device in which electronic components are soldered and mounted.
電子機器の小型化／高機能化に伴い、プリント配線板にはんだ付け実装される電子部品（以降、チップ部品ともいう）も小型化が求められている。例えば、表面実装型チップ部品のサイズは、３２１６（３．２×１．６ｍｍ）、２０１２（２×１．２ｍｍ）、１６０８（１．６×０．８ｍｍ）、１００５（１×０．５ｍｍ）、０６０３（０．６×０．３ｍｍ）、０４０２（０．４×０．２ｍｍ）サイズへの小型化が進められている。また、メーカより購入している電子部品の生産中止により、代替部品の使用が必要となり、その代替部品のサイズが異なる場合がある。このため、所定サイズの電子部品をはんだ付け実装することを前提に設計されたプリント配線板においては、部品サイズが変更になると、プリント配線板のパターン変更が必要となり、設計変更に多大な費用が掛かる。 As electronic devices become smaller and more sophisticated, electronic components (hereinafter also referred to as chip components) that are soldered and mounted on printed wiring boards are also required to be miniaturized. For example, the sizes of surface mount chip components are 3216 (3.2 x 1.6 mm), 2012 (2 x 1.2 mm), 1608 (1.6 x 0.8 mm), 1005 (1 x 0.5 mm). , 0603 (0.6 x 0.3 mm), 0402 (0.4 x 0.2 mm) sizes are being miniaturized. In addition, due to the discontinuation of production of electronic parts purchased from manufacturers, it is necessary to use alternative parts, and the sizes of the alternative parts may differ. For this reason, in a printed wiring board designed on the premise that electronic components of a predetermined size are soldered and mounted, when the component size is changed, it is necessary to change the pattern of the printed wiring board, which costs a lot of money for the design change. It hangs.
上記課題に対して、例えば、特開２００３−２４３８１４号公報（特許文献１）に、チップサイズの異なる複数のチップ部品の電極幅にそれぞれ対応する幅を有する複数のパッドの集合体からなり、さらに前記複数のパッド部を凸字状に組み合わせて形成するパッドをプリント配線板に設ける方法が提案されている。 In response to the above problems, for example, Japanese Patent Application Laid-Open No. 2003-243814 (Patent Document 1) comprises an aggregate of a plurality of pads having widths corresponding to the electrode widths of a plurality of chip components having different chip sizes. A method has been proposed in which a pad formed by combining the plurality of pad portions in a convex shape is provided on the printed wiring board.
しかしながら、特許文献１に記載の技術においては、小サイズのチップ部品をはんだ付け実装する場合は、大サイズのチップ部品用パッドにまではんだが流れ出し、チップ部品の位置ずれ不良が発生する場合があった。
However, in the technique described in
本発明は、上記課題を解消するためになされたものであり、その目的は、チップ部品の位置ずれ不良の発生を防止することである。 The present invention has been made to solve the above problems, and an object of the present invention is to prevent the occurrence of misalignment of chip parts.
本発明に係るプリント配線板は、基材と、第１電極パッドと、第２電極パッドとを備えている。基材は、表面を有する。第１電極パッドは、表面上に設けられ、かつ表面実装型チップ部品の第１電極端部がはんだ付けによって接続される。第２電極パッドは、表面上に設けられ、かつ表面実装型チップ部品の第２電極端部がはんだ付けによって接続される。第１電極パッドには、第１スリットが設けられ、かつ第２電極パッドには、第２スリットが設けられている。 The printed wiring board according to the present invention includes a base material, a first electrode pad, and a second electrode pad. The substrate has a surface. The first electrode pad is provided on the surface, and the end of the first electrode of the surface mount type chip component is connected by soldering. The second electrode pad is provided on the surface, and the end of the second electrode of the surface mount type chip component is connected by soldering. The first electrode pad is provided with a first slit, and the second electrode pad is provided with a second slit.
本発明によれば、スリットによってはんだの流れを制御することで、チップ部品の位置ずれ不良の発生を防止することができる。 According to the present invention, by controlling the flow of solder by the slit, it is possible to prevent the occurrence of misalignment of chip parts.
実施の形態１．
以下、本発明の実施の形態１について図を用いて説明する。
Hereinafter, the first embodiment of the present invention will be described with reference to the drawings.
図１は、本発明の実施の形態１によるプリント配線板の構成を示す平面模式図である。図２は、図１のＩＩ線に沿った断面模式図である。図１に示されるように、プリント配線板１００は、基材１と、第１電極パッド１０と、第２電極パッド２０とを主に有している。図２に示されるように、基材１は、表面４と、裏面５とを有している。裏面５は、表面４とは反対側の面である。基材１は、例えばガラスクロスにエポキシ樹脂を含有させたものである。
FIG. 1 is a schematic plan view showing a configuration of a printed wiring board according to a first embodiment of the present invention. FIG. 2 is a schematic cross-sectional view taken along line II of FIG. As shown in FIG. 1, the printed
図２に示されるように、基材１の表面４上には、第１電極パッド１０と、第２電極パッド２０とが設けられている。図１および図２に示されるように、第１電極パッド１０は、第２電極パッド２０に対向している。図１に示されるように、本明細書においては、第１電極パッド１０から第２電極パッド２０に向かう方向を第１方向１０１とする。第１方向１０１に対して垂直であり、かつ表面４に対して垂直な方向を第２方向１０２とする。第１電極パッド１０および第２電極パッド２０の各々は、例えば銅製の箔である。
As shown in FIG. 2, a
図１に示されるように、表面４に対して垂直な方向から見て、第１電極パッド１０は、凸形状である。具体的には、第１電極パッド１０は、第１領域１１と、第２領域１２とを有している。第２領域１２は、第１領域１１に連なっている。第２領域１２は、第１領域１１に対して、第２電極パッド２０の反対側に位置している。別の観点から言えば、第１領域１１は、第２領域１２と、第２電極パッド２０との間に位置している。第１方向１０１において、第２領域１２の幅は、第１領域１１の幅よりも大きい。第２方向１０２において、第２領域１２の幅は、第１領域１１の幅よりも大きい。第１電極パッド１０は、表面実装型チップ部品３の第１電極端部４１（図５参照）がはんだ付けによって接続される部分である。
As shown in FIG. 1, the
第１電極パッド１０には、第１スリット１３が設けられている。より特定的には、第２領域１２に、第１スリット１３が設けられている。第１スリット１３は、第１電極パッド１０をくり抜いて形成されている。図１に示されるように、表面４に対して垂直な方向から見て、第１領域１１は、例えば長方形状である。第２領域１２は、例えば環状である。第２領域１２は、第１スリット１３を取り囲んでいる。表面４に対して垂直な方向から見て、第１スリット１３は、長方形状である。第２方向１０２における第１スリット１３の幅は、第１方向１０１における第１スリット１３の幅よりも大きい。
The
図１に示されるように、表面４に対して垂直な方向から見て、第２電極パッド２０は、凸形状である。具体的には、第２電極パッド２０は、第３領域２１と、第４領域２２とを有している。第４領域２２は、第３領域２１に連なっている。第４領域２２は、第３領域２１に対して、第１電極パッド１０の反対側に位置している。別の観点から言えば、第３領域２１は、第４領域２２と、第１電極パッド１０との間に位置している。第１方向１０１において、第４領域２２の幅は、第３領域２１の幅よりも大きい。第２方向１０２において、第４領域２２の幅は、第３領域２１の幅よりも大きい。第２電極パッド２０は、表面実装型チップ部品３の第２電極端部４２（図５参照）がはんだ付けによって接続される部分である。
As shown in FIG. 1, the
第２電極パッド２０には、第２スリット２３が設けられている。より特定的には、第４領域２２に、第２スリット２３が設けられている。第２スリット２３は、第２電極パッド２０をくり抜いて形成されている。図１に示されるように、表面４に対して垂直な方向から見て、第３領域２１は、例えば長方形状である。第４領域２２は、例えば環状である。第４領域２２は、第２スリット２３を取り囲んでいる。表面４に対して垂直な方向から見て、第２スリット２３は、長方形状である。第２方向１０２における第２スリット２３の幅は、第１方向１０１における第２スリット２３の幅よりも大きい。
The
次に、本発明の実施の形態１によるプリント配線板１００にチップ部品３をはんだ付けして実装する方法について説明する。
Next, a method of soldering and mounting the
図３は、本発明の実施の形態１によるプリント配線板に、小サイズのチップ部品を実装する第１工程を示す断面模式図である。図３に示されるように、第１電極パッド１０および第２電極パッド２０の各々上に、メタルマスク２が配置される。第１領域１１、第２領域１２、第３領域２１および第４領域２２の各々の上に、メタルマスク２の開口部が位置するようにメタルマスク２が配置される。メタルマスク２の開口部には、ソルダーペースト３０が印刷供給される。ソルダーペースト３０は、第１領域１１、第２領域１２、第３領域２１および第４領域２２の各々の上に形成される。具体的には、第１ソルダー部３３は、第１領域１１および第２領域１２の各々上に形成される。第２ソルダー部３４は、第３領域２１および第４領域２２の各々上に形成される。第１スリット１３および第２スリット２３の各々の内部には、ソルダーペースト３０は形成されていない。
FIG. 3 is a schematic cross-sectional view showing a first step of mounting a small-sized chip component on the printed wiring board according to the first embodiment of the present invention. As shown in FIG. 3, the
図４は、本発明の実施の形態１によるプリント配線板に、大サイズのチップ部品を実装する第１工程を示す断面模式図である。図４に示されるように、第１電極パッド１０上に、メタルマスク２が配置される。第２領域１２および第４領域２２の各々の上に、メタルマスク２の開口部が位置するようにメタルマスク２が配置される。メタルマスク２の開口部には、ソルダーペースト３０が印刷供給される。ソルダーペースト３０は、第２領域１２および第４領域２２の各々の上に形成される。具体的には、第１ソルダー部３３は、第２領域１２上に形成される。第２ソルダー部３４は、第４領域２２上に形成される。第１スリット１３および第２スリット２３の各々の内部にも、ソルダーペースト３０は形成される。
FIG. 4 is a schematic cross-sectional view showing a first step of mounting a large-sized chip component on the printed wiring board according to the first embodiment of the present invention. As shown in FIG. 4, the
メタルマスク２は、例えばＳＵＳ製の板材である。メタルマスク２の厚さは、例えば１５０マイクロメートルである。ソルダーペースト３０は、はんだボールとフラックスの混合物である。はんだボールは、例えば一般的な鉛フリーはんだであるSn-3.0Ag-0.5Cuの合金組成である。はんだボールの平均粒径は、例えば３０マイクロメートルである。フラックスは、例えばロジンを主成分としている。メタルマスク２を用いたスクリーン印刷により、第１電極パッド１０および第２電極パッド２０の各々にソルダーペースト３０が印刷供給される。第１電極パッド１０上には、第１ソルダー部３３が形成される。第２電極パッド２０上には、第２ソルダー部３４が形成される。次に、メタルマスク２が取り外される。
The
図５は、本発明の実施の形態１によるプリント配線板に、小サイズのチップ部品を実装する第２工程を示す断面模式図である。図６は、本発明の実施の形態１によるプリント配線板に、大サイズのチップ部品を実装する第２工程を示す断面模式図である。図５および図６に示されるように、ソルダーペースト３０の印刷供給後、チップ部品３がプリント配線板１００に印刷されたソルダーペースト３０上に搭載される。チップ部品３は、第１電極端部４１と、第２電極端部４２と、本体部４３とを有している。本体部４３は、第１電極端部４１と第２電極端部４２との間に位置している。第２電極端部４２は、本体部４３に対して、第１電極端部４１の反対側に位置している。
FIG. 5 is a schematic cross-sectional view showing a second step of mounting a small-sized chip component on the printed wiring board according to the first embodiment of the present invention. FIG. 6 is a schematic cross-sectional view showing a second step of mounting a large-sized chip component on the printed wiring board according to the first embodiment of the present invention. As shown in FIGS. 5 and 6, after the printing of the
図５および図６に示されるように、第１電極端部４１が第１ソルダー部３３に接し、かつ第２電極端部４２が第２ソルダー部３４に接するように、チップ部品３がプリント配線板１００上に配置される。次に、プリント配線板１００が、リフロー炉において２５０℃程度で加熱される。これにより、ソルダーペースト３０が溶融し、はんだ接合部が形成される。具体的には、第１ソルダー部３３が溶融した後、冷却されて固まることで、第１電極端部４１と第１電極パッド１０とを接合する第１はんだ接合部３１が形成される（図８参照）。同様に、第２ソルダー部３４が溶融した後、冷却されて固まることで、第２電極端部４２と第２電極パッド２０とを接合する第２はんだ接合部３２が形成される（図８参照）。
As shown in FIGS. 5 and 6, the
次に、本発明の実施の形態１による電子機器の構成について説明する。図７は、本発明の実施の形態１によるプリント配線板に小サイズのチップ部品が実装された電子機器の構成を示す平面模式図である。図８は、図７のＶＩＩＩ−ＶＩＩＩ線に沿った断面模式図である。図９は、本発明の実施の形態１によるプリント配線板に大サイズのチップ部品が実装された電子機器の構成を示す平面模式図である。図１０は、図９のＶ−Ｖ線に沿った断面模式図である。 Next, the configuration of the electronic device according to the first embodiment of the present invention will be described. FIG. 7 is a schematic plan view showing the configuration of an electronic device in which a small-sized chip component is mounted on a printed wiring board according to the first embodiment of the present invention. FIG. 8 is a schematic cross-sectional view taken along the line VIII-VIII of FIG. FIG. 9 is a schematic plan view showing the configuration of an electronic device in which a large-sized chip component is mounted on a printed wiring board according to the first embodiment of the present invention. FIG. 10 is a schematic cross-sectional view taken along the line VV of FIG.
図７〜図１０に示されるように、実施の形態１による電子機器２００は、表面実装型チップ部品３と、プリント配線板１００と、第１はんだ接合部３１と、第２はんだ接合部３２とを有している。表面実装型チップ部品３は、例えばセラミックコンデンサである。セラミックコンデンサは、誘電体セラミックスで構成されている。誘電体セラミックスの具体例としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3等が挙げられる。なお、チップ部品３（小サイズ）は、０６０３（０．６×０．３ミリメートル）サイズである。チップ部品３（大サイズ）は、１００５（１×０．５ミリメートル）サイズである。
As shown in FIGS. 7 to 10, the
図７〜図１０に示されるように、第１はんだ接合部３１は、第１電極端部４１と第１電極パッド１０とを接合している。図８に示されるように、第１はんだ接合部３１は、第１電極端部４１の下端部から上端部にかけて延在している。同様に、第２はんだ接合部３２は、第２電極端部４２と第２電極パッド２０とを接合している。図１０に示されるように、第２はんだ接合部３２は、第２電極端部４２の下端部から上端部にかけて延在している。
As shown in FIGS. 7 to 10, the first solder
図７および図８に示されるように、チップ部品３（小サイズ）をはんだ付け実装する場合は、スリットの内側にはんだ付けされる。具体的には、第１はんだ接合部３１は、第１スリット１３に対して第２電極パッド２０側に位置している。同様に、第２はんだ接合部３２は、第２スリット２３に対して第１電極パッド１０側に位置している。これにより、チップ部品３の位置ずれが発生することを防止することができる。
As shown in FIGS. 7 and 8, when the chip component 3 (small size) is soldered and mounted, it is soldered to the inside of the slit. Specifically, the first solder
図９および図１０に示されるように、チップ部品３（大サイズ）をはんだ付け実装する場合は、スリットを跨ぐようにはんだ接合部が形成される。具体的には、第１はんだ接合部３１は、第１スリット１３を跨ぐように第２領域１２上に配置されている。同様に、第２はんだ接合部３２は、第２スリット２３を跨ぐように第４領域２２上に配置されている。これにより、チップ部品３の位置ずれが発生することを防止することができる。
As shown in FIGS. 9 and 10, when the chip component 3 (large size) is solder-mounted, a solder joint is formed so as to straddle the slit. Specifically, the first solder
次に、スリットとチップ部品３との位置関係について説明する。図１１は、本発明の実施の形態１のプリント配線板におけるスリットとチップ部品との位置関係を示す平面模式図である。第１方向１０１において、第１スリット１３および第２スリット２３の各々の幅（第２幅Ｌ２）は、例えば１００マイクロメートル以上１５０マイクロメートル以下である。望ましくは、第１電極パッド１０から第２電極パッド２０に向かう方向（第１方向１０１）において、第１スリット１３の中心線（第１中心線１８）と第１電極端部４１との距離は１００μｍ以下であり、かつ第２スリット２３の中心線（第２中心線２８）と第２電極端部４２との距離は１００μｍ以下である。なお、第１スリット１３の中心線とは、第１方向１０１における第１スリット１３の中心を通り、かつ第２方向１０２に平行な線である。同様に、第２スリット２３の中心線とは、第１方向１０１における第２スリット２３の中心を通り、かつ第２方向１０２に平行な線である。
Next, the positional relationship between the slit and the
具体的には、チップ部品（大サイズ）５３の外周端とスリットの中央位置とのずれ量Ｌ１は、−１００マイクロメートルから＋１００マイクロメートルであることが望ましい。ずれ量Ｌ１が−１００マイクロメートルよりも小さい場合（スリットの位置が内側に寄っている）の場合、チップ部品（小サイズ）５１をはんだ付け実装した際に、はんだ接合部が小さくなる。そのため、はんだ付け状態の外観出来栄え観察が困難となる。一方、ずれ量Ｌ１が＋１００マイクロメートルを超える（スリットの位置が外側に寄っている）場合、チップ部品（大サイズ）５３をはんだ付け実装した際に、スリットにより正常ははんだ接合部が形成されない場合がある。図１２は、スリット位置が銅電極パッドの外側に寄っている場合に正常なはんだ接合部が形成されない状態を示す断面模式図である。図１２に示されるように、スリットの位置が外側に寄り過ぎている場合には、接合に寄与しないはんだ部３５が、第１電極パッド１０および第２電極パッド２０の各々に残される。
Specifically, it is desirable that the amount of deviation L1 between the outer peripheral edge of the chip component (large size) 53 and the center position of the slit is -100 micrometers to +100 micrometers. When the deviation amount L1 is smaller than -100 micrometers (the slit position is closer to the inside), the solder joint becomes smaller when the chip component (small size) 51 is soldered and mounted. Therefore, it is difficult to observe the appearance of the soldered state. On the other hand, when the deviation amount L1 exceeds +100 micrometers (the position of the slit is closer to the outside), when the chip component (large size) 53 is soldered and mounted, the slit does not normally form a solder joint. There is. FIG. 12 is a schematic cross-sectional view showing a state in which a normal solder joint is not formed when the slit position is closer to the outside of the copper electrode pad. As shown in FIG. 12, when the slit position is too close to the outside, a
チップ部品（大サイズ）５３をプリント配線板１００に実装する場合、第１はんだ接合部３１は第１スリット１３を跨ぐように形成され、かつ第２はんだ接合部３２は第２スリット２３を跨ぐように形成されることが望ましい。実施の形態１によるプリント配線板１００においてチップ部品３をはんだ付け実装した場合は、チップ部品３の位置ずれ不良の発生を防止することができる。結果として、信頼性の高いプリント配線板１００およびこれを用いた電子機器２００を得ることができる。
When the chip component (large size) 53 is mounted on the printed
なお、本実施形態においては、０６０３（０．６×０．３ミリメートル）サイズと１００５（１×０．５ミリメートル）サイズのセラミックコンデンサの場合について説明したが、チップ部品３は、このサイズに限るものではない。また、本実施形態においては、チップ部品３はセラミックコンデンサの場合について説明したが、これに限るものではない。チップ部品３は、例えば抵抗、インダクタ、サーミスタ等の電子部品であってもよく、これらの場合であっても同様の効果が得られる。また、本実施形態においては、基材１は、ガラスクロスにエポキシ樹脂を含有させた基材１の場合について説明したが、これに限るものではない。基材１は、絶縁性を有する材料、例えば、ガラス不織布、紙基材などにポリイミド樹脂、フェノール樹脂などを含有させたものであってもよく、これらの場合であっても同様の効果が得られる。また、本実施形態においては、ソルダーペースト３０の供給は、メタルマスク２によるスクリーン印刷の場合について説明したが、これに限るものではない。ソルダーペースト３０の供給は、ディスペンサによる供給であってもよく、この場合であっても同様の効果が得られる。また、本実施形態においては、はんだは、Sn-Ag-Cu系はんだの場合について説明したが、これに限るものではない。はんだは、Sn-Cu系はんだ、Sn-Bi系はんだ、Sn-In系はんだ、Sn-Sb系はんだ、またはSn-Pb系はんだなどであってもよく、いずれを用いても同様の効果が得られる。
In the present embodiment, the cases of 0603 (0.6 × 0.3 mm) size and 1005 (1 × 0.5 mm) size ceramic capacitors have been described, but the
実施の形態２．
次に、本発明の実施の形態２によるプリント配線板１００の構成について説明する。実施の形態２によるプリント配線板１００は、第２方向１０２において、スリットの長さがチップ部品３の幅よりも大きい構成において、実施の形態１によるプリント配線板１００と異なっており、その他の構成については、実施の形態１によるプリント配線板１００と同様である。以下、実施の形態１によるプリント配線板１００の構成と異なる点を中心に説明する。
Next, the configuration of the printed
図１３は、本発明の実施の形態２によるプリント配線板の構成を示す平面模式図である。図１３に示されるように、第２方向１０２において、スリットの長さ（第３長さＬ３）は、チップ部品３（大サイズ）の幅（第４幅Ｌ４）よりも大きい。具体的には、第２方向１０２における第１スリット１３の長さは、第２方向１０２における第１電極端部４１の幅よりも大きく、かつ第２方向１０２における第２スリット２３の長さは、第２方向１０２における第２電極端部４２の幅よりも大きい。なお、第２方向１０２は、表面４に対して平行であり、かつ第１電極パッド１０から第２電極パッド２０に向かう方向に対して垂直な方向である。
FIG. 13 is a schematic plan view showing the configuration of the printed wiring board according to the second embodiment of the present invention. As shown in FIG. 13, in the
表面４に対して垂直な方向から見て、第２方向１０２における第１スリット１３の長さ（第３長さＬ３）は、第１方向１０１における第１スリット１３の幅（第２幅Ｌ２）の３倍以上であってもよい。同様に、第２方向１０２における第２スリット２３の長さ（第３長さＬ３）は、第１方向１０１における第２スリット２３の幅（第２幅Ｌ２）の３倍以上であってもよい。
When viewed from a direction perpendicular to the
次に、本発明の実施の形態２によるプリント配線板１００にチップ部品３をはんだ付けして実装する方法について説明する。
Next, a method of soldering and mounting the
実施の形態２においては、スリットの長さ（第３長さＬ３）は、チップ部品３（大サイズ）の幅（第４幅Ｌ４）よりも大きい。そのため、リフロー炉加熱時のソルダーペースト３０溶融時にフラックスから発生するガスが抜ける。従って、スリットにおいてもはんだが充填した良好なはんだ接合部を得ることができる。なお、スリットの長さ（第３長さＬ３）は、チップ部品３（大サイズ）の幅（第４幅Ｌ４）よりも２００マイクロメートル以上長くすることが望ましい。第３長さＬ３が第４幅Ｌ４よりも２００マイクロメートル以上長くない場合は、フラックスガスが十分に抜けずに、スリットに空隙があるはんだ接合部となってしまう場合がある。
In the second embodiment, the length of the slit (third length L3) is larger than the width (fourth width L4) of the chip component 3 (large size). Therefore, the gas generated from the flux is released when the
次に、本発明の実施の形態２による電子機器２００の構成について説明する。図１４は、本発明の実施の形態２による電子機器の構成を示す断面模式図である。
Next, the configuration of the
図１４に示されるように、実施の形態２による電子機器２００は、実施の形態２によるプリント配線板１００と、チップ部品３（大サイズ）と、第１はんだ接合部３１と、第２はんだ接合部３２とを有している。第１はんだ接合部３１は、第１スリット１３の内部に入り込んでいる。同様に、第２はんだ接合部３２は、第２スリット２３の内部に入り込んでいる。
As shown in FIG. 14, the
実施の形態２によるプリント配線板１００においてチップ部品３をはんだ付け実装した場合は、チップ部品３の位置ずれ不良の発生を防止することができる。結果として、信頼性の高いプリント配線板１００およびこれを用いた電子機器２００を得ることができる。
When the
実施の形態３．
次に、本発明の実施の形態３によるプリント配線板１００の構成について説明する。実施の形態３によるプリント配線板１００は、第１電極パッド１０において２つのスリット部が設けられ、かつ第２電極パッド２０において２つのスリット部が設けられている構成において、実施の形態１によるプリント配線板１００と異なっており、その他の構成については、実施の形態１によるプリント配線板１００と同様である。以下、実施の形態１によるプリント配線板１００の構成と異なる点を中心に説明する。
Next, the configuration of the printed
図１５は、本発明の実施の形態３によるプリント配線板の構成を示す平面模式図である。実施の形態３によるプリント配線板１００に適したチップ部品３は、例えばチップ部品３（小サイズ）と、チップ部品３（中サイズ）と、チップ部品３（大サイズ）である。チップ部品３（小サイズ）は、０６０３（０．６×０．３ミリメートル）サイズである。チップ部品３（中サイズ）は、１００５（１×０．５ミリメートル）サイズである。チップ部品３（大サイズ）５１は、１６０８（１．６×０．８ミリメートル）サイズである。
FIG. 15 is a schematic plan view showing the configuration of the printed wiring board according to the third embodiment of the present invention. The
図１５に示されるように、第１スリット１３は、第１スリット部１５と、第２スリット部１６とを有している。同様に、第２スリット２３は、第３スリット部２５と、第４スリット部２６とを有している。第１スリット部１５および第２スリット部１６の各々は、第１電極パッド１０に設けられている。第３スリット部２５および第４スリット部２６の各々は、第２電極パッド２０に設けられている。第１スリット部１５は、第１領域１１に設けられていてもよい。第２スリット部１６は、第２領域１２に設けられていてもよい。第３スリット部２５は、第３領域２１に設けられていてもよい。第４スリット部２６は、第４領域２２に設けられていてもよい。
As shown in FIG. 15, the
表面４に対して垂直から見て、第１スリット部１５は、第２スリット部１６と第３スリット部２５との間に位置している。表面４に対して垂直から見て、第３スリット部２５は、第４スリット部２６と第１スリット部１５との間に位置している。第２方向１０２において、第２スリット部１６の長さは、第１スリット部１５の長さよりも大きくてもよい。第２方向１０２において、第４スリット部２６の長さは、第３スリット部２５の長さよりも大きくてもよい。
The
図１６は、本発明の実施の形態３によるプリント配線板に小サイズのチップ部品が実装された電子機器の構成を示す断面模式図である。図１６に示されるように、第１はんだ接合部３１が第１スリット部１５の内側に収まるように、チップ部品３（小サイズ）がプリント配線板１００にはんだ付け実装されている。第１はんだ接合部３１は、第１スリット部１５よりも第２電極パッド２０側にある第１電極パッド１０上に配置されている。同様に、第２はんだ接合部３２が第３スリット部２５の内側に収まるように、チップ部品３（小サイズ）がプリント配線板１００にはんだ付け実装されている。第２はんだ接合部３２は、第３スリット部２５よりも第１電極パッド１０側にある第２電極パッド２０上に配置されている。
FIG. 16 is a schematic cross-sectional view showing the configuration of an electronic device in which a small-sized chip component is mounted on a printed wiring board according to a third embodiment of the present invention. As shown in FIG. 16, the chip component 3 (small size) is soldered and mounted on the printed
図１７は、本発明の実施の形態３によるプリント配線板に中サイズのチップ部品が実装された電子機器２００の構成を示す断面模式図である。図１７に示されるように、第１はんだ接合部３１が、第１スリット部１５を跨ぎかつ第２スリット部１６の内側に収まるように、チップ部品３（中サイズ）がプリント配線板１００にはんだ付け実装されている。第１はんだ接合部３１は、第２スリット部１６よりも第２電極パッド２０側にある第１電極パッド１０上に配置される。同様に、第２はんだ接合部３２が、第３スリット部２５を跨ぎかつ第４スリット部２６の内側に収まるように、チップ部品３（中サイズ）がプリント配線板１００にはんだ付け実装されている。第２はんだ接合部３２は、第４スリット部２６よりも第１電極パッド１０側にある第２電極パッド２０上に配置される。
FIG. 17 is a schematic cross-sectional view showing the configuration of an
図１８は、本発明の実施の形態３によるプリント配線板に大サイズのチップ部品が実装された電子機器の構成を示す断面模式図である。図１８に示されるように、第１はんだ接合部３１が、第２スリット部１６を跨ぐように、チップ部品３（大サイズ）がプリント配線板１００にはんだ付け実装されている。第１はんだ接合部３１は、第１スリット部１５の外側にある第１電極パッド１０上に配置される。同様に、第２はんだ接合部３２が、第４スリット部２６を跨ぐように、チップ部品３（大サイズ）がプリント配線板１００にはんだ付け実装されている。第２はんだ接合部３２は、第３スリット部２５の外側にある第２電極パッド２０上に配置される。
FIG. 18 is a schematic cross-sectional view showing the configuration of an electronic device in which a large-sized chip component is mounted on a printed wiring board according to a third embodiment of the present invention. As shown in FIG. 18, the chip component 3 (large size) is soldered and mounted on the printed
実施の形態３によるプリント配線板１００においてチップ部品３をはんだ付け実装した場合は、チップ部品３の位置ずれ不良の発生を防止することができる。結果として、信頼性の高いプリント配線板１００およびこれを用いた電子機器２００を得ることができる。
When the
実施の形態４．
次に、本発明の実施の形態４によるプリント配線板１００の構成について説明する。実施の形態４によるプリント配線板１００は、第１電極パッド１０において３つのスリット部が設けられ、かつ第２電極パッド２０において３つのスリット部が設けられている構成において、実施の形態１によるプリント配線板１００と異なっており、その他の構成については、実施の形態１によるプリント配線板１００と同様である。以下、実施の形態１によるプリント配線板１００の構成と異なる点を中心に説明する。
Next, the configuration of the printed
図１９は、本発明の実施の形態４によるプリント配線板の構成を示す平面模式図である。実施の形態４によるプリント配線板１００に適したチップ部品３は、例えばチップ部品（小サイズ）５１と、チップ部品（中サイズ）５２と、チップ部品（大サイズ）５３と、チップ部品（極大サイズ）５４である。チップ部品（小サイズ）５１は、０６０３（０．６×０．３ミリメートル）サイズである。チップ部品（中サイズ）５２は、１００５（１×０．５ミリメートル）サイズである。チップ部品（大サイズ）５３は、１６０８（１．６×０．８ミリメートル）サイズである。チップ部品（極大サイズ）５４は、２０１２（２×１．２ミリメートル）サイズである。
FIG. 19 is a schematic plan view showing the configuration of the printed wiring board according to the fourth embodiment of the present invention. The
第１電極パッド１０は、第１領域１１と、第２領域１２と、第５領域１４とを有している。第２領域１２は、第１領域１１に連なっている。第２領域１２は、第１領域１１に対して、第２電極パッド２０の反対側に位置している。別の観点から言えば、第１領域１１は、第２領域１２と、第２電極パッド２０との間に位置している。第１方向１０１において、第２領域１２の幅は、第１領域１１の幅よりも大きい。第２方向１０２において、第２領域１２の幅は、第１領域１１の幅よりも大きい。第５領域１４は、第２領域１２に連なっている。第５領域１４は、第２領域１２に対して、第１領域１１の反対側に位置している。別の観点から言えば、第２領域１２は、第５領域１４と、第１領域１１との間に位置している。第１方向１０１において、第２領域１２の幅は、第１領域１１の幅よりも大きい。第２方向１０２において、第２領域１２の幅は、第１領域１１の幅よりも大きい。第１方向１０１において、第５領域１４の幅は、第２領域１２の幅よりも大きい。第２方向１０２において、第５領域１４の幅は、第２領域１２の幅よりも大きい。
The
第２電極パッド２０は、第３領域２１と、第４領域２２と、第６領域２４とを有している。第４領域２２は、第３領域２１に連なっている。第４領域２２は、第３領域２１に対して、第１電極パッド１０の反対側に位置している。別の観点から言えば、第３領域２１は、第４領域２２と、第１電極パッド１０との間に位置している。第１方向１０１において、第４領域２２の幅は、第３領域２１の幅よりも大きい。第２方向１０２において、第４領域２２の幅は、第３領域２１の幅よりも大きい。第６領域２４は、第４領域２２に連なっている。第６領域２４は、第４領域２２に対して、第３領域２１の反対側に位置している。別の観点から言えば、第４領域２２は、第６領域２４と、第３領域２１との間に位置している。第１方向１０１において、第４領域２２の幅は、第３領域２１の幅よりも大きい。第２方向１０２において、第４領域２２の幅は、第３領域２１の幅よりも大きい。第１方向１０１において、第６領域２４の幅は、第４領域２２の幅よりも大きい。第２方向１０２において、第６領域２４の幅は、第４領域２２の幅よりも大きい。
The
図１９に示されるように、第１電極パッド１０において、第１スリット部１５と、第２スリット部１６と、第５スリット部１７とが設けられている。同様に、第２電極パッド２０において、第３スリット部２５と、第４スリット部２６と、第６スリット部２７とが設けられている。第１スリット部１５は、第２領域１２に設けられていてもよい。第２スリット部１６および第５スリット部１７の各々は、第５領域１４に設けられていてもよい。第３スリット部２５は、第４領域２２に設けられていてもよい。第４スリット部２６および第６スリット部２７の各々は、第６領域２４に設けられていてもよい。
As shown in FIG. 19, the
第２方向１０２において、第２スリット部１６の長さは、第１スリット部１５の長さよりも大きくてもよい。第２方向１０２において、第５スリット部１７の長さは、第２スリット部１６の長さよりも大きくてもよい。第２方向１０２において、第４スリット部２６の長さは、第３スリット部２５の長さよりも大きくてもよい。第２方向１０２において、第６スリット部２７の長さは、第４スリット部２６の長さよりも大きくてもよい。第２方向１０２において、第５スリット部１７および第６スリット部２７の各々の長さ（第６長さＬ６）は、チップ部品（極大サイズ）５４の幅（第５幅Ｌ５）よりも小さくてもよい。
In the
実施の形態４によるプリント配線板１００においてチップ部品３をはんだ付け実装した場合は、チップ部品３の位置ずれ不良の発生を防止することができる。結果として、信頼性の高いプリント配線板１００およびこれを用いた電子機器２００を得ることができる。
When the
実施の形態５．
次に、本発明の実施の形態５によるプリント配線板１００の構成について説明する。実施の形態５によるプリント配線板１００は、スリットの形状がＵ字状である構成において、実施の形態１によるプリント配線板１００と異なっており、その他の構成については、実施の形態１によるプリント配線板１００と同様である。以下、実施の形態１によるプリント配線板１００の構成と異なる点を中心に説明する。
Next, the configuration of the printed
図２０は、本発明の実施の形態５によるプリント配線板の構成を示す平面模式図である。実施の形態５によるプリント配線板１００に適したチップ部品３は、例えばチップ部品（小サイズ）５１と、チップ部品（大サイズ）５３とである。チップ部品（小サイズ）５１は、０６０３（０．６×０．３ミリメートル）サイズである。チップ部品（大サイズ）５３は、１００５（１×０．５ミリメートル）サイズである。
FIG. 20 is a schematic plan view showing the configuration of the printed wiring board according to the fifth embodiment of the present invention. The
第１電極パッド１０は、第７領域６１と、第８領域６２とを有している。第８領域６２は、第７領域６１に連なっている。表面４に対して垂直な方向から見て、第７領域６１は、例えば長方形状である。表面４に対して垂直な方向から見て、第８領域６２は、例えば環状である。第７領域６１は、第８領域６２の内周面において第８領域６２に連なっている。第２電極パッド２０は、第９領域６３と、第１０領域６４とを有している。第１０領域６４は、第９領域６３に連なっている。表面４に対して垂直な方向から見て、第９領域６３は、例えば長方形状である。表面４に対して垂直な方向から見て、第１０領域６４は、例えば環状である。第９領域６３は、第１０領域６４の内周面において第１０領域６４に連なっている。
The
第１スリット１３は、第１電極パッド１０に設けられている。表面４に対して垂直な方向から見て、第１スリット１３の形状はＵ字状である。第７領域６１は、第２方向１０２において、第１スリット１３に挾まれている。第２スリット２３は、第２電極パッド２０に設けられている。表面４に対して垂直な方向から見て、第２スリット２３の形状はＵ字状である。第９領域６３は、第２方向１０２において、第２スリット２３に挾まれている。
The
実施の形態５によるプリント配線板１００においてチップ部品３をはんだ付け実装した場合は、チップ部品３の位置ずれ不良の発生を防止することができる。結果として、信頼性の高いプリント配線板１００およびこれを用いた電子機器２００を得ることができる。
When the
次に、実施の形態１〜５によるプリント配線板１００の作用効果について説明する。
図２１は、比較例のプリント配線板においてチップ部品（小サイズ）をはんだ付け実装した状態を示す平面模式図である。図２２は、図２１のＸＸＩＩ−ＸＸＩＩ線に沿った断面模式図である。図２３は、比較例のプリント配線板においてチップ部品（中サイズ）をはんだ付け実装した状態を示す平面模式図である。図２４は、図２３のＸＸＩＶ−ＸＸＩＶ線に沿った断面模式図である。
Next, the action and effect of the printed
FIG. 21 is a schematic plan view showing a state in which chip components (small size) are soldered and mounted on a printed wiring board of a comparative example. FIG. 22 is a schematic cross-sectional view taken along the line XXII-XXII of FIG. FIG. 23 is a schematic plan view showing a state in which chip components (medium size) are soldered and mounted on a printed wiring board of a comparative example. FIG. 24 is a schematic cross-sectional view taken along the line XXIV-XXIV of FIG.
図２１〜図２４に示されるように、比較例のプリント配線板においてチップ部品３をはんだ付け実装した場合においては、チップ部品３の位置ずれ不良が発生する。チップ部品３の位置ずれ不良は、チップ部品３のサイズに対してプリント配線板１００の電極パッドが過剰に大きいために発生するものである。第１はんだ接合部３１の形状と第２はんだ接合部３２の形状とがアンバランスになる。これにより、はんだ接合寿命が低下するおそれがある。また外観検査が困難になるおそれがある。
As shown in FIGS. 21 to 24, when the
一方、実施の形態１〜５によるプリント配線板１００においてチップ部品３をはんだ付け実装した場合は、スリットによってはんだの流れを制御することで、チップ部品３の位置ずれ不良の発生を防止することができる。結果として、信頼性の高いプリント配線板１００およびこれを用いた電子機器２００を得ることができる。
On the other hand, when the
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。 The embodiments disclosed this time should be considered to be exemplary in all respects and not restrictive. The scope of the present invention is shown not by the above description but by the scope of claims, and is intended to include the meaning equivalent to the scope of claims and all modifications within the scope.
１ 基材、２ メタルマスク、３ 表面実装型チップ部品（チップ部品）、４ 表面、５ 裏面、１０ 第１電極パッド、１１ 第１領域、１２ 第２領域、１３ 第１スリット、１４ 第５領域、１５ 第１スリット部、１６ 第２スリット部、１７ 第５スリット部、１８ 第１中心線、２０ 第２電極パッド、２１ 第３領域、２２ 第４領域、２３ 第２スリット、２４ 第６領域、２５ 第３スリット部、２６ 第４スリット部、２７ 第６スリット部、２８ 第２中心線、３０ ソルダーペースト、３１ 第１はんだ接合部、３２ 第２はんだ接合部、３３ 第１ソルダー部、３４ 第２ソルダー部
３５ はんだ部、４１ 第１電極端部、４２ 第２電極端部、４３ 本体部、５１ チップ部品（小サイズ）、５２ チップ部品（中サイズ）、５３ チップ部品（大サイズ）、５４ チップ部品（極大サイズ）、６１ 第７領域、６２ 第８領域、６３ 第９領域、６４ 第１０領域、１００ プリント配線板、１０１ 第１方向、１０２ 第２方向、２００ 電子機器、Ｌ１ ずれ量、Ｌ２ 第２幅、Ｌ３ 第３長さ、Ｌ４ 第４幅、Ｌ５ 第５幅、Ｌ６ 第６長さ。
1 base material, 2 metal mask, 3 surface mount type chip parts (chip parts), 4 front surface, 5 back surface, 10 1st electrode pad, 11 1st region, 12 2nd region, 13 1st slit, 14 5th region , 15 1st slit, 16 2nd slit, 17 5th slit, 18 1st center line, 20 2nd electrode pad, 21 3rd region, 22 4th region, 23 2nd slit, 24 6th region , 25 3rd slit part, 26 4th slit part, 27 6th slit part, 28 2nd center line, 30 solder paste, 31 1st solder joint part, 32 2nd solder joint part, 33 1st solder part, 34
Claims (6)
前記表面上に設けられ、かつ表面実装型チップ部品の第１電極端部がはんだ付けによって接続される第１電極パッドと、
前記表面上に設けられ、かつ前記表面実装型チップ部品の第２電極端部がはんだ付けによって接続される第２電極パッドとを備え、
前記第１電極パッドには、第１スリットが設けられ、かつ前記第２電極パッドには、第２スリットが設けられている、プリント配線板。 A base material with a surface and
A first electrode pad provided on the surface and to which the first electrode end of the surface mount type chip component is connected by soldering.
A second electrode pad provided on the surface and to which the second electrode end of the surface mount type chip component is connected by soldering is provided.
A printed wiring board provided with a first slit in the first electrode pad and a second slit in the second electrode pad.
前記第２スリットは、第３スリット部および第４スリット部とを含み、
前記表面に対して垂直から見て、前記第１スリット部は、前記第２スリット部と前記第３スリット部との間に位置し、かつ前記第３スリット部は、前記第４スリット部と前記第１スリット部との間に位置している、請求項１に記載のプリント配線板。 The first slit includes a first slit portion and a second slit portion.
The second slit includes a third slit portion and a fourth slit portion.
When viewed from a direction perpendicular to the surface, the first slit portion is located between the second slit portion and the third slit portion, and the third slit portion is the fourth slit portion and the third slit portion. The printed wiring board according to claim 1, which is located between the first slit portion and the first slit portion.
前記表面実装型チップ部品とを備え、
前記第１電極パッドから前記第２電極パッドに向かう方向において、前記第１スリットの中心線と前記第１電極端部との距離は１００μｍ以下であり、かつ前記第２スリットの中心線と前記第２電極端部との距離は１００μｍ以下である、電子機器。 The printed wiring board according to any one of claims 1 to 4.
With the surface mount type chip component
The distance between the center line of the first slit and the end of the first electrode in the direction from the first electrode pad to the second electrode pad is 100 μm or less, and the center line of the second slit and the first electrode. An electronic device having a distance of 100 μm or less from the end of two electrodes.
前記表面実装型チップ部品とを備え、
前記表面に対して平行であり、かつ前記第１電極パッドから前記第２電極パッドに向かう方向に対して垂直な方向において、前記第１スリットの長さは、前記第１電極端部の幅よりも大きく、かつ前記第２スリットの長さは、前記第２電極端部の幅よりも大きい、電子機器。 The printed wiring board according to any one of claims 1 to 4.
With the surface mount type chip component
The length of the first slit is greater than the width of the end of the first electrode in a direction parallel to the surface and perpendicular to the direction from the first electrode pad to the second electrode pad. The electronic device is also large and the length of the second slit is larger than the width of the end of the second electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019036170A JP2020141066A (en) | 2019-02-28 | 2019-02-28 | Printed wiring board and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019036170A JP2020141066A (en) | 2019-02-28 | 2019-02-28 | Printed wiring board and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020141066A true JP2020141066A (en) | 2020-09-03 |
Family
ID=72265139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019036170A Pending JP2020141066A (en) | 2019-02-28 | 2019-02-28 | Printed wiring board and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020141066A (en) |
-
2019
- 2019-02-28 JP JP2019036170A patent/JP2020141066A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2009104506A1 (en) | Printed wiring board, electronic device and method for manufacturing electronic device | |
| JP6318638B2 (en) | Printed wiring board and information processing apparatus | |
| JP5958479B2 (en) | Electronic component mounting structure | |
| TWI395300B (en) | Soldering structure of through hole | |
| JP2010212318A (en) | Printed wiring board and component mounting structure | |
| JP2011243853A (en) | Mounting structure | |
| JP2020141066A (en) | Printed wiring board and electronic apparatus | |
| JP4823201B2 (en) | Circuit board | |
| JP2009004490A (en) | Method for mounting electronic component by using lead-free solder | |
| JP2005294618A (en) | Electronic component | |
| JP2020115537A (en) | Printed wiring board and electronic device | |
| CN111836474A (en) | Electronic device and method for manufacturing the same, and printed circuit board and method for manufacturing the same | |
| JP2020167394A (en) | Printed circuit board and electronic device | |
| CN114145080B (en) | Chip component, method for manufacturing chip component, and method for manufacturing electronic device | |
| WO2020188718A1 (en) | Printed wiring board and electronic device | |
| WO2020194440A1 (en) | Printed wiring board and electronic device | |
| JP2020047799A (en) | Printed circuit board structure | |
| WO2021019867A1 (en) | Chip component, method for manufacturing chip component, and method for manufacturing electronic device | |
| JP2019140327A (en) | Printed wiring board, printed circuit board, and printed circuit board manufacturing method | |
| JPH07245474A (en) | Method of mounting surface-mounting electronic part | |
| JP2003249746A (en) | Printed wiring board | |
| WO2021235196A1 (en) | Mounting structure for chip component | |
| TWI530239B (en) | Method for depositing solders on electronic component | |
| JP2006041059A (en) | Fixation structure of electrode terminal and fixing method therefor | |
| JP2007258654A (en) | Circuit board land connection method and the circuit board |