JP2020129895A - Power conversion device - Google Patents

Power conversion device Download PDF

Info

Publication number
JP2020129895A
JP2020129895A JP2019021467A JP2019021467A JP2020129895A JP 2020129895 A JP2020129895 A JP 2020129895A JP 2019021467 A JP2019021467 A JP 2019021467A JP 2019021467 A JP2019021467 A JP 2019021467A JP 2020129895 A JP2020129895 A JP 2020129895A
Authority
JP
Japan
Prior art keywords
semiconductor element
conductive layer
conductor
substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019021467A
Other languages
Japanese (ja)
Other versions
JP7275619B2 (en
Inventor
佐藤 以久也
Ikuya Sato
以久也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019021467A priority Critical patent/JP7275619B2/en
Publication of JP2020129895A publication Critical patent/JP2020129895A/en
Application granted granted Critical
Publication of JP7275619B2 publication Critical patent/JP7275619B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide a power conversion device capable of radiating heat generated by a semiconductor element for power conversion and a conductor, while suppressing its configuration from being complex.SOLUTION: A power conversion device 100 comprises: a substrate 10; a semiconductor element 20 for power conversion mounted on a front surface 10a of the substrate 10; a bus bar 30 that is arranged on the front surface 10a of the substrate 10 separately from the substrate 10, and is electrically connected to the semiconductor element 20; and a heat radiation member 40 that is arranged so as to straddle the semiconductor element 20 and the bus bar 30, and radiates heat generated by the semiconductor element 20 and the heat generated by the bus bar 30.SELECTED DRAWING: Figure 1

Description

この発明は、電力変換装置に関し、特に、半導体素子から発熱される熱を放熱するための放熱部材を備える電力変換装置に関する。 The present invention relates to a power converter, and more particularly to a power converter including a heat dissipation member for dissipating heat generated from a semiconductor element.

従来、半導体素子から発熱される熱を放熱するための放熱部材が知られている(たとえば、特許文献1参照)。 Conventionally, a heat dissipation member for dissipating heat generated from a semiconductor element has been known (for example, see Patent Document 1).

上記特許文献1には、プリント基板の表面に設けられる電子部品と、プリント基板の表面に設けられる導電部とが開示されている。なお、導電部の厚みは、比較的小さい。また、電子部品は、パワーモジュールなどにより構成されており、電子部品が使用されることにより熱が発生する。また、電子部品の表面上には、複数の放熱フィンを含むヒートシンクが設けられている。ヒートシンクによって、電子部品から発生した熱が放熱される。 Patent Document 1 discloses an electronic component provided on the surface of a printed circuit board and a conductive portion provided on the surface of the printed circuit board. The thickness of the conductive portion is relatively small. Further, the electronic component is composed of a power module or the like, and heat is generated by using the electronic component. A heat sink including a plurality of heat radiation fins is provided on the surface of the electronic component. The heat generated by the electronic component is dissipated by the heat sink.

また、プリント基板の表面に設けられる導電部は、電子部品に接続されている。また、導電部は、複数設けられている。また、複数の導電部に跨るように、配線部材が設けられている。配線部材は、複数の導電部を電気的に接続する。また、配線部材は、1枚の板状の金属が折り曲げられることにより形成されている。配線部材は、水平面に沿って延びる平板状の導電性接続部と、導電性接続部から延びる複数の端子部とを含む。複数の端子部は、プリント基板の表面に設けられる導電部に接続される。また、配線部材は、放熱部を含む。放熱部は、水平面に沿って延びる平板状の導電性接続部に直交するように設けられている。また、放熱部は、導電性接続部から上方に延びるように設けられている。そして、導電部に流れる電流によって発生する熱が、配線部材の放熱部から放熱される。 In addition, the conductive portion provided on the surface of the printed board is connected to the electronic component. Further, a plurality of conductive parts are provided. A wiring member is provided so as to extend over the plurality of conductive parts. The wiring member electrically connects the plurality of conductive parts. Further, the wiring member is formed by bending a sheet of metal. The wiring member includes a flat plate-shaped conductive connecting portion extending along a horizontal plane and a plurality of terminal portions extending from the conductive connecting portion. The plurality of terminal portions are connected to a conductive portion provided on the surface of the printed board. Moreover, the wiring member includes a heat dissipation portion. The heat radiating portion is provided so as to be orthogonal to the flat plate-like conductive connecting portion extending along the horizontal plane. Moreover, the heat dissipation part is provided so as to extend upward from the conductive connection part. Then, the heat generated by the current flowing through the conductive portion is radiated from the heat radiation portion of the wiring member.

特開2015−53306号公報JP, 2005-53306, A

しかしながら、上記特許文献1に記載のような従来の構成では、電子部品(パワーモジュール)から発生した熱を放熱するためのヒートシンクと、導電部に流れる電流によって発生する熱を放熱するための配線部材(導体)の放熱部とが別個に設けられているため、構成が複雑になるという問題点がある。 However, in the conventional configuration as described in Patent Document 1, a heat sink for radiating the heat generated from the electronic component (power module) and a wiring member for radiating the heat generated by the current flowing through the conductive portion are used. Since the heat dissipating portion of the (conductor) is provided separately, there is a problem that the configuration becomes complicated.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、構成が複雑になるのを抑制しながら、電力変換用の半導体素子および導体から発生する熱を放熱することが可能な電力変換装置を提供することである。 The present invention has been made to solve the above problems, and one object of the present invention is to generate from a semiconductor element and a conductor for power conversion while suppressing a complicated configuration. An object of the present invention is to provide a power conversion device capable of radiating heat.

上記目的を達成するために、この発明の一の局面による電力変換装置は、基板と、基板の表面に実装される電力変換用の半導体素子と、基板と別体で基板の表面上に配置され、半導体素子に電気的に接続される導体と、半導体素子と導体とに跨るように配置され、半導体素子から発熱される熱と導体から発熱される熱とを放熱するための放熱部材とを備える。 In order to achieve the above-mentioned object, a power conversion device according to one aspect of the present invention includes a substrate, a semiconductor element for power conversion mounted on the surface of the substrate, and a separate body from the substrate, which is disposed on the surface of the substrate. A conductor that is electrically connected to the semiconductor element, and a heat dissipation member that is disposed so as to straddle the semiconductor element and the conductor and that dissipates heat generated by the semiconductor element and heat generated by the conductor ..

この発明の一の局面による電力変換装置は、上記のように、半導体素子と導体とに跨るように配置され、半導体素子から発熱される熱と導体から発熱される熱とを放熱するための放熱部材を備える。これにより、半導体素子から発熱される熱と導体から発熱される熱とが、半導体素子と導体とに跨るように配置された放熱部材により放熱される。その結果、半導体素子から発生する熱を放熱する放熱部材と導体から発生する熱を放熱する放熱部材とを別個に設ける場合と異なり、構成が複雑になるのを抑制しながら、電力変換用の半導体素子および導体から発生する熱を放熱することができる。 As described above, the power converter according to one aspect of the present invention is arranged so as to straddle the semiconductor element and the conductor, and radiates heat generated by the semiconductor element and heat generated by the conductor. It has a member. As a result, the heat generated from the semiconductor element and the heat generated from the conductor are radiated by the heat radiation member arranged so as to extend over the semiconductor element and the conductor. As a result, unlike the case where a heat dissipation member that dissipates the heat generated from the semiconductor element and a heat dissipation member that dissipates the heat generated from the conductor are provided separately, the semiconductor for power conversion is suppressed while preventing the configuration from becoming complicated. The heat generated from the element and the conductor can be radiated.

上記一の局面による電力変換装置において、好ましくは、導体は、半導体素子に正電位を印加する正電位導体と、半導体素子に負電位を印加する負電位導体と、3相の交流電力を出力する複数の出力用導体とを含み、放熱部材は、半導体素子と、正電位導体と、負電位導体と、複数の出力用導体とに跨るように配置されている。このように構成すれば、放熱部材を、半導体素子と、正電位導体と、負電位導体と、複数の出力用導体とに対して別個に設ける場合と異なり、構成が複雑になるのをより抑制することができる。 In the power conversion device according to the above aspect, preferably, the conductor outputs a positive potential conductor that applies a positive potential to the semiconductor element, a negative potential conductor that applies a negative potential to the semiconductor element, and three-phase AC power. The heat dissipation member includes a plurality of output conductors and is arranged so as to straddle the semiconductor element, the positive potential conductor, the negative potential conductor, and the plurality of output conductors. According to this structure, unlike the case where the heat dissipation member is separately provided for the semiconductor element, the positive potential conductor, the negative potential conductor, and the plurality of output conductors, it is possible to further prevent the configuration from becoming complicated. can do.

上記一の局面による電力変換装置において、好ましくは、基板に対する導体の高さは、基板に対する半導体素子の高さ以下である。このように構成すれば、導体の高さが、半導体素子の高さと同一である場合、導体と半導体素子に跨る放熱部材を水平に保つことができる。また、導体の高さが半導体素子の高さよりも小さい場合、放熱部材と導体との間に導電性のペーストなどを配置することによって、容易に、導体(導電性のペースト)と半導体素子とに跨る放熱部材を水平に保つことができる。 In the power conversion device according to the above aspect, the height of the conductor with respect to the substrate is preferably equal to or less than the height of the semiconductor element with respect to the substrate. According to this structure, when the height of the conductor is the same as the height of the semiconductor element, the heat dissipation member extending over the conductor and the semiconductor element can be kept horizontal. In addition, when the height of the conductor is smaller than the height of the semiconductor element, a conductive paste or the like can be easily formed between the heat dissipation member and the conductor, so that the conductor (conductive paste) and the semiconductor element can be easily separated from each other. The radiating member can be kept horizontal.

上記一の局面による電力変換装置において、好ましくは、基板は、交互に積層された複数の導電層および複数の絶縁層を含み、導体の厚みは、基板の導電層の厚みよりも大きい。このように構成すれば、導体の断面積を比較的大きくすることができるので、導体の電気的抵抗を低減することができる。その結果、導体から発生する熱を低減することができる。 In the power conversion device according to the above aspect, the substrate preferably includes a plurality of conductive layers and a plurality of insulating layers that are alternately stacked, and the thickness of the conductor is larger than the thickness of the conductive layer of the substrate. According to this structure, since the cross-sectional area of the conductor can be made relatively large, the electrical resistance of the conductor can be reduced. As a result, the heat generated from the conductor can be reduced.

上記一の局面による電力変換装置において、好ましくは、半導体素子は、半導体素子の放熱部材側に設けられ、半導体素子から発熱される熱を放熱するための導電性部材を含み、少なくとも放熱部材の半導体素子側および導体側には、半導体素子の導電性部材と導体とを絶縁する絶縁部が設けられている。このように構成すれば、半導体素子と導体とが短絡するのを絶縁部により抑制しながら、電力変換装置の構成が複雑になるのを抑制することができる。 In the power conversion device according to the above aspect, preferably, the semiconductor element includes a conductive member that is provided on the heat dissipation member side of the semiconductor element, and dissipates heat generated from the semiconductor element, and at least the semiconductor of the heat dissipation member. An insulating portion is provided on the element side and the conductor side to insulate the conductive member of the semiconductor element from the conductor. According to this structure, it is possible to prevent the semiconductor device and the conductor from being short-circuited by the insulating portion, and to prevent the configuration of the power conversion device from becoming complicated.

この場合、好ましくは、放熱部材は、半導体素子および導体側に設けられる絶縁部と、絶縁部の半導体素子および導体とは反対側に設けられる導電性を有する導電性放熱部材とを含む。このように構成すれば、半導体素子と導体とが短絡するのを絶縁部により抑制しながら、比較的一般的な導電性を有する導電性放熱部材によって半導体素子から発生した熱および導体から発生した熱を放熱することができる。 In this case, preferably, the heat dissipation member includes an insulating portion provided on the semiconductor element and conductor sides, and a conductive conductive heat dissipation member provided on the opposite side of the insulating portion from the semiconductor element and the conductor. According to this structure, the heat generated from the semiconductor element and the heat generated from the conductor by the conductive heat dissipating member having relatively general conductivity are suppressed while suppressing the short circuit between the semiconductor element and the conductor by the insulating portion. Can dissipate heat.

上記一の局面による電力変換装置において、好ましくは、基板は、交互に積層された複数の導電層および複数の絶縁層を含み、基板の裏面側に配置され、半導体素子を制御するための制御部をさらに備え、半導体素子と制御部とは、導電層および絶縁層が積層された基板に設けられるスルーホールビアを介して電気的に接続されている。このように構成すれば、半導体素子が基板の表面側に配置され、制御部が基板の裏面側に配置されるので、比較的高い電圧が印加される基板の表面側に対する制御部の絶縁距離を確保することができる。 In the power conversion device according to the above aspect, preferably, the substrate includes a plurality of conductive layers and a plurality of insulating layers that are alternately laminated, is arranged on the back surface side of the substrate, and is a control unit for controlling the semiconductor element. Further, the semiconductor element and the control section are electrically connected to each other through a through hole via provided in a substrate on which a conductive layer and an insulating layer are laminated. According to this structure, since the semiconductor element is arranged on the front surface side of the substrate and the control section is arranged on the rear surface side of the substrate, the insulation distance of the control section with respect to the front surface side of the substrate to which a relatively high voltage is applied is set. Can be secured.

上記一の局面による電力変換装置において、好ましくは、導体は、半導体素子に正電位を印加する正電位導体と、半導体素子に負電位を印加する負電位導体とを含み、基板は、交互に積層された複数の導電層および複数の絶縁層を含み、正電位導体は、複数の導電層のうちの第1導電層に第1ビアを介して電気的に接続され、負電位導体は、複数の導電層のうちの第1導電層とは異なる第2導電層に第2ビアを介して電気的に接続されており、第1導電層と第2導電層とは、導電層と絶縁層とが積層される方向から見て、オーバラップしている。このように構成すれば、第1導電層と第2導電層とが積層される(ラミネートされる)ので、正電位導体と負電位導体との間のインダクタンスを低減することができる。これにより、半導体素子がスイッチング素子などを含む場合のスイッチングサージを低減することができる。また、第1導電層と第2導電層とが絶縁層によって封止されるので、絶縁距離を小さくすることができるとともに、第1導電層の面積および第2導電層の面積を比較的大きくすることができる。 In the power conversion device according to the above aspect, preferably, the conductor includes a positive potential conductor that applies a positive potential to the semiconductor element and a negative potential conductor that applies a negative potential to the semiconductor element, and the substrates are alternately laminated. The positive potential conductor is electrically connected to the first conductive layer of the plurality of conductive layers via the first via, and the negative potential conductor is A second conductive layer different from the first conductive layer of the conductive layers is electrically connected via a second via, and the first conductive layer and the second conductive layer are separated from each other by the conductive layer and the insulating layer. Seen from the stacking direction, they overlap. According to this structure, since the first conductive layer and the second conductive layer are laminated (laminated), the inductance between the positive potential conductor and the negative potential conductor can be reduced. Accordingly, it is possible to reduce a switching surge when the semiconductor element includes a switching element or the like. Moreover, since the first conductive layer and the second conductive layer are sealed by the insulating layer, the insulating distance can be reduced, and the area of the first conductive layer and the area of the second conductive layer can be made relatively large. be able to.

上記一の局面による電力変換装置において、好ましくは、基板の裏面側に配置され、半導体素子を制御するための制御部をさらに備え、基板は、導体に電気的に接続される導体用導電層と、基板の裏面側に設けられ制御部に電気的に接続される制御部用導電層とをさらに含み、導体用導電層と制御部用導電層との間には、導体用導電層側から制御部用導電層側に熱が伝導するのを抑制するための熱伝導遮蔽部材が設けられている。このように構成すれば、比較的高温になる導体用導電層側から制御部に熱が伝導するのを抑制することができるので、熱に起因する制御部への悪影響を抑制することができる。 In the power conversion device according to the above aspect, preferably, the control unit is disposed on the back surface side of the substrate and further includes a control unit for controlling the semiconductor element, and the substrate has a conductor conductive layer electrically connected to a conductor. Further comprising a control part conductive layer provided on the back surface side of the substrate and electrically connected to the control part, and controlling from the conductor conductive layer side between the conductor conductive layer and the control part conductive layer. A heat conduction shielding member for suppressing heat conduction to the part conductive layer side is provided. According to this structure, it is possible to prevent heat from being conducted to the control unit from the side of the conductive layer for a conductor, which has a relatively high temperature, and thus it is possible to suppress an adverse effect on the control unit due to the heat.

この場合、好ましくは、熱伝導遮蔽部材は、板状の導電性を有する第1部分と、第1部分の表面側および裏面側を覆う絶縁性の第2部分とを含む。このように構成すれば、板状の導電性を有する第1部分によって電磁波が遮蔽されるので、電磁波に起因する制御部への悪影響を抑制することができる。 In this case, preferably, the heat conduction shielding member includes a plate-shaped first portion having conductivity and an insulating second portion that covers the front surface side and the back surface side of the first portion. According to this structure, the electromagnetic wave is shielded by the first portion having the plate-like conductivity, so that the adverse effect of the electromagnetic wave on the control unit can be suppressed.

本発明によれば、構成が複雑になるのを抑制しながら、電力変換用の半導体素子および導体から発生する熱を放熱することが可能な電力変換装置を提供することができる。 According to the present invention, it is possible to provide a power conversion device capable of radiating heat generated from a power conversion semiconductor element and a conductor while suppressing a complicated structure.

第1実施形態による電力変換装置をX1方向側から見た側面図である。It is the side view which looked at the power converter device by a 1st embodiment from the X1 direction side. 第1実施形態による電力変換装置をY方向側から見た側面図である。It is the side view which looked at the power converter device by a 1st embodiment from the direction Y side. 第1実施形態による電力変換装置をX2方向側から見た斜視図である。It is the perspective view which looked at the power converter by a 1st embodiment from the X2 direction side. 第1実施形態による電力変換装置をX2方向側から見た分解斜視図である。FIG. 3 is an exploded perspective view of the power conversion device according to the first embodiment viewed from the X2 direction side. 第1実施形態による電力変換装置の半導体素子の表面を示す図である。It is a figure which shows the surface of the semiconductor element of the power converter device by 1st Embodiment. 第1実施形態による電力変換装置の半導体素子の裏面を示す図である。It is a figure which shows the back surface of the semiconductor element of the power converter device by 1st Embodiment. 第1実施形態による電力変換装置の回路図である。It is a circuit diagram of the power converter according to the first embodiment. 第1実施形態による電力変換装置の断面図(模式図)である。FIG. 3 is a cross-sectional view (schematic diagram) of the power converter according to the first embodiment. 第1実施形態による電力変換装置の基板の6層目の導電層を示す図である。It is a figure which shows the 6th conductive layer of the board|substrate of the power converter device by 1st Embodiment. 第1実施形態による電力変換装置の基板の5層目の導電層を示す図である。It is a figure which shows the 5th conductive layer of the board|substrate of the power converter device by 1st Embodiment. 第1実施形態による電力変換装置の基板の4層目の導電層を示す図である。It is a figure which shows the 4th conductive layer of the board|substrate of the power converter device by 1st Embodiment. 第1実施形態による電力変換装置の基板の3層目の導電層を示す図である。It is a figure which shows the 3rd conductive layer of the board|substrate of the power converter device by 1st Embodiment. 第1実施形態による電力変換装置の基板の2層目の導電層を示す図である。It is a figure which shows the 2nd conductive layer of the board|substrate of the power converter device by 1st Embodiment. 第1実施形態による電力変換装置の基板の1層目の導電層を示す図である。It is a figure which shows the 1st conductive layer of the board|substrate of the power converter device by 1st Embodiment. 第2実施形態による電力変換装置の断面図(模式図)である。It is sectional drawing (schematic diagram) of the power converter device by 2nd Embodiment. 変形例による電力変換装置の半導体素子の断面図(模式図)である。It is sectional drawing (schematic diagram) of the semiconductor element of the power converter device by a modification.

以下、本発明を具体化した実施形態を図面に基づいて説明する。 Embodiments embodying the present invention will be described below with reference to the drawings.

[第1実施形態]
図1〜図14を参照して、第1実施形態による電力変換装置100の構成について説明する。
[First Embodiment]
The configuration of the power conversion apparatus 100 according to the first embodiment will be described with reference to FIGS. 1 to 14.

(電力変換装置の構成)
図1〜図4に示すように、電力変換装置100は、基板10を備えている。なお、基板10の具体的な構成につては、後述する。
(Structure of power converter)
As shown in FIGS. 1 to 4, the power conversion device 100 includes a substrate 10. The specific structure of the substrate 10 will be described later.

また、図1および図2に示すように、電力変換装置100は、電力変換用の半導体素子20を備えている。半導体素子20は、スイッチング素子からなる。また、半導体素子20は、基板10の表面10a(Z2方向側)に実装されるように構成されている。具体的には、図5および図6に示すように、半導体素子20は、表面実装型の半導体素子20である。半導体素子20の表面20a側には、ソースS、ドレインDおよびゲートDが設けられている。また、ソースS、ドレインDおよびゲートDは、ピン形状ではなく、平坦面形状を有する。そして、半導体素子20のソースS、ドレインDおよびゲートDは、基板10の導電層56(図9参照)に接続される。なお、半導体素子20は、ピンが存在しないQFN型(Quad For Non−Lead Package)である。 Moreover, as shown in FIGS. 1 and 2, the power conversion device 100 includes a semiconductor element 20 for power conversion. The semiconductor element 20 is composed of a switching element. Further, the semiconductor element 20 is configured to be mounted on the surface 10a (Z2 direction side) of the substrate 10. Specifically, as shown in FIGS. 5 and 6, the semiconductor element 20 is a surface-mounted semiconductor element 20. A source S, a drain D, and a gate D are provided on the front surface 20a side of the semiconductor element 20. Moreover, the source S, the drain D, and the gate D have a flat surface shape instead of a pin shape. The source S, drain D and gate D of the semiconductor element 20 are connected to the conductive layer 56 (see FIG. 9) of the substrate 10. The semiconductor element 20 is a QFN type (Quad For Non-Lead Package) having no pins.

また、半導体素子20の裏面20b側には、半導体素子20から発熱される熱を放熱するためのサーマルパッド20cが設けられている。また、平面視において、サーマルパッド20cの面積は、ソースS、ドレインDおよびゲートDの各々の面積よりも大きい。なお、サーマルパッド20cは、特許請求の範囲の「導電性部材」の一例である。 Further, on the back surface 20b side of the semiconductor element 20, a thermal pad 20c for radiating heat generated from the semiconductor element 20 is provided. In plan view, the area of the thermal pad 20c is larger than the area of each of the source S, drain D, and gate D. The thermal pad 20c is an example of the "conductive member" in the claims.

また、図7に示すように、電力変換用の半導体素子20は、複数設けられている。複数の半導体素子20は、U相の上アームを構成する半導体素子20uuと、U相の下アームを構成する半導体素子20udとを含む。また、半導体素子20は、V相の上アームを構成する半導体素子20vuと、V相の下アームを構成する半導体素子20vdとを含む。また、半導体素子20は、W相の上アームを構成する半導体素子20wuと、W相の下アームを構成する半導体素子20wdとを含む。 Further, as shown in FIG. 7, a plurality of semiconductor elements 20 for power conversion are provided. The plurality of semiconductor elements 20 include a semiconductor element 20uu forming a U-phase upper arm and a semiconductor element 20ud forming a U-phase lower arm. In addition, the semiconductor element 20 includes a semiconductor element 20vu forming an upper arm of the V phase and a semiconductor element 20vd forming a lower arm of the V phase. Further, the semiconductor element 20 includes a semiconductor element 20wu forming an upper arm of the W phase and a semiconductor element 20wd forming a lower arm of the W phase.

また、図8および図9に示すように、電力変換装置100は、バスバー30を備えている。バスバー30は、基板10と別体で基板10の表面10a上に配置されている。また、バスバー30は、半導体素子20に電気的に接続される。また、バスバー30は、たとえば、銅などにより形成されている。また、図9に示すように、バスバー30は、半導体素子20に正電位(P)を印加する正電位バスバー30pと、半導体素子20に負電位(N)を印加する負電位バスバー30nとを含む。また、バスバー30は、3相の交流電力を出力する3つのバスバー30(U相バスバー30u、V相バスバー30vおよびW相バスバー30w)を含む。また、正電位バスバー30pおよび負電位バスバー30nは、電力変換装置100のX2方向側にY方向に沿って並ぶように配置されている。また、U相バスバー30u、V相バスバー30vおよびW相バスバー30wは、電力変換装置100のX1方向側にY方向に沿って並ぶように配置されている。なお、バスバー30は、特許請求の範囲の「導体」の一例である。また、U相バスバー30u、V相バスバー30vおよびW相バスバー30wは、特許請求の範囲の「出力用導体」の一例である。 Further, as shown in FIGS. 8 and 9, the power conversion device 100 includes a bus bar 30. The bus bar 30 is arranged on the surface 10 a of the substrate 10 separately from the substrate 10. The bus bar 30 is electrically connected to the semiconductor element 20. The bus bar 30 is made of copper, for example. As shown in FIG. 9, the bus bar 30 includes a positive potential bus bar 30p that applies a positive potential (P) to the semiconductor element 20 and a negative potential bus bar 30n that applies a negative potential (N) to the semiconductor element 20. .. Further, bus bar 30 includes three bus bars 30 (U-phase bus bar 30u, V-phase bus bar 30v and W-phase bus bar 30w) that output three-phase AC power. The positive potential bus bar 30p and the negative potential bus bar 30n are arranged side by side along the Y direction on the X2 direction side of the power converter 100. Further, U-phase bus bar 30u, V-phase bus bar 30v, and W-phase bus bar 30w are arranged side by side along the Y direction on the X1 direction side of power conversion device 100. The bus bar 30 is an example of the "conductor" in the claims. The U-phase bus bar 30u, the V-phase bus bar 30v, and the W-phase bus bar 30w are examples of the "output conductor" in the claims.

ここで、第1実施形態では、図8に示すように、電力変換装置100は、半導体素子20と、バスバー30(正電位バスバー30p、負電位バスバー30n、U相バスバー30u、V相バスバー30vおよびW相バスバー30w)に跨るように配置される放熱部材40を備える。放熱部材40は、半導体素子20から発熱される熱と、バスバー30から発熱される熱とを放熱するように構成されている。具体的には、平面視において、放熱部材40は、基板10の略全体を覆うように設けられている。また、平面視において、放熱部材40は、基板10と同様に略長方形形状を有する。 Here, in the first embodiment, as shown in FIG. 8, the power converter 100 includes a semiconductor element 20 and a bus bar 30 (a positive potential bus bar 30p, a negative potential bus bar 30n, a U-phase bus bar 30u, a V-phase bus bar 30v, and The heat dissipation member 40 is provided so as to straddle the W-phase bus bar 30w). The heat dissipation member 40 is configured to dissipate heat generated by the semiconductor element 20 and heat generated by the bus bar 30. Specifically, in a plan view, the heat dissipation member 40 is provided so as to cover substantially the entire substrate 10. Further, in a plan view, the heat dissipation member 40 has a substantially rectangular shape like the substrate 10.

また、第1実施形態では、放熱部材40は、半導体素子20およびバスバー30側に設けられるヒートスプレッダ41を含む。ヒートスプレッダ41は、半導体素子20のサーマルパッド20cとバスバー30とを絶縁するように構成されている。また、ヒートスプレッダ41は、平板形状を有する。また、平面視において、ヒートスプレッダ41は、基板10の略全体を覆うように設けられている。また、平面視において、ヒートスプレッダ41は、基板10と同様に略長方形形状を有する。また、放熱部材40は、ヒートシンク42を含む。ヒートシンク42は、ヒートスプレッダ41の半導体素子20およびバスバー30とは反対側に設けられる。また、ヒートシンク42は、導電性を有する金属(アルミニウムなど)により形成されている。また、ヒートシンク42は、複数の放熱フィン42aを含む。なお、ヒートスプレッダ41は、特許請求の範囲の「絶縁部」の一例である。また、ヒートシンク42は、特許請求の範囲の「導電性放熱部材」の一例である。 Further, in the first embodiment, the heat dissipation member 40 includes the heat spreader 41 provided on the semiconductor element 20 and the bus bar 30 sides. The heat spreader 41 is configured to insulate the thermal pad 20c of the semiconductor element 20 from the bus bar 30. The heat spreader 41 has a flat plate shape. The heat spreader 41 is provided so as to cover substantially the entire substrate 10 in a plan view. Further, in a plan view, the heat spreader 41 has a substantially rectangular shape like the substrate 10. The heat dissipation member 40 also includes a heat sink 42. The heat sink 42 is provided on the opposite side of the heat spreader 41 from the semiconductor element 20 and the bus bar 30. The heat sink 42 is formed of a conductive metal (aluminum or the like). Further, the heat sink 42 includes a plurality of heat radiation fins 42a. The heat spreader 41 is an example of the "insulating portion" in the claims. The heat sink 42 is an example of the "conductive heat dissipation member" in the claims.

また、ヒートスプレッダ41は、セラミックスなどにより構成されている。具体的には、ヒートスプレッダ41は、窒化アルミや、窒化ケイ素などの比較的熱伝導性の高い材料を含むセラミックスなどにより構成されている。 The heat spreader 41 is made of ceramics or the like. Specifically, the heat spreader 41 is made of aluminum nitride, ceramics containing a material having a relatively high thermal conductivity such as silicon nitride, or the like.

また、第1実施形態では、図8に示すように、基板10に対するバスバー30の高さh2は、基板10に対する半導体素子20の高さh1よりも小さい。そして、バスバー30と放熱部材40との間には、導電性のペースト43(または、導電性の接着剤など)が配置されている。これにより、半導体素子20とバスバー30との上に平板形状のヒートスプレッダ41が配置された状態で、ヒートスプレッダ41は、水平面に沿った状態となる。 Further, in the first embodiment, as shown in FIG. 8, the height h2 of the bus bar 30 with respect to the substrate 10 is smaller than the height h1 of the semiconductor element 20 with respect to the substrate 10. A conductive paste 43 (or a conductive adhesive or the like) is arranged between the bus bar 30 and the heat dissipation member 40. As a result, the heat spreader 41 is arranged along the horizontal plane in the state where the flat plate-shaped heat spreader 41 is arranged on the semiconductor element 20 and the bus bar 30.

また、第1実施形態では、バスバー30の厚みt1は、基板10の後述する導電層50の厚みt2よりも大きい。たとえば、バスバー30の厚みt1は、約0.6mmである。また、基板10の導電層50の厚みt2は、約100μmである。 Further, in the first embodiment, the thickness t1 of the bus bar 30 is larger than the thickness t2 of the conductive layer 50 of the substrate 10 described later. For example, the thickness t1 of the bus bar 30 is about 0.6 mm. The thickness t2 of the conductive layer 50 of the substrate 10 is about 100 μm.

(基板の構成)
図8に示すように、基板10は、交互に積層された複数の導電層50(導電層51〜56)および複数の絶縁層60を含む。具体的には、導電層50は、6層設けられている。そして、6層の導電層50の間に絶縁層60が設けられている。導電層50は、たとえば、銅により構成されている。絶縁層60は、たとえば、樹脂により構成されている。絶縁層60は、平面視において、略長方形形状を有する。絶縁層60は、たとえば数百μmの厚みを有する。
(Structure of substrate)
As shown in FIG. 8, the substrate 10 includes a plurality of conductive layers 50 (conductive layers 51 to 56) and a plurality of insulating layers 60 that are alternately stacked. Specifically, six conductive layers 50 are provided. The insulating layer 60 is provided between the six conductive layers 50. The conductive layer 50 is made of, for example, copper. The insulating layer 60 is made of resin, for example. The insulating layer 60 has a substantially rectangular shape in a plan view. The insulating layer 60 has a thickness of several hundreds μm, for example.

また、図9に示すように、半導体素子20は、6層目の導電層56に電気的に接続されている。また、正電位バスバー30p、負電位バスバー30n、U相バスバー30u、V相バスバー30vおよびW相バスバー30wも、6層目の導電層56に電気的に接続されている。具体的には、U相の上アームを構成する半導体素子20uuのドレインDと、V相の上アームを構成する半導体素子20vuのドレインDと、正電位バスバー30pとは、導電層56aに電気的に接続されている。また、U相の上アームを構成する半導体素子20uuのソースSと、U相の下アームを構成する半導体素子20udのドレインDと、U相バスバー30uとは、導電層56bに電気的に接続されている。 Further, as shown in FIG. 9, the semiconductor element 20 is electrically connected to the sixth conductive layer 56. The positive potential bus bar 30p, the negative potential bus bar 30n, the U-phase bus bar 30u, the V-phase bus bar 30v, and the W-phase bus bar 30w are also electrically connected to the sixth conductive layer 56. Specifically, the drain D of the semiconductor element 20uu forming the U-phase upper arm, the drain D of the semiconductor element 20vu forming the V-phase upper arm, and the positive potential bus bar 30p are electrically connected to the conductive layer 56a. It is connected to the. Further, the source S of the semiconductor element 20uu forming the U-phase upper arm, the drain D of the semiconductor element 20ud forming the U-phase lower arm, and the U-phase bus bar 30u are electrically connected to the conductive layer 56b. ing.

また、U相の下アームを構成する半導体素子20uuのソースSと、V相の下アームを構成する半導体素子20vdのソースSとは、導電層56cに電気的に接続されている。V相の上アームを構成する半導体素子20vuのソースSと、V相の下アームを構成する半導体素子20vdのドレインDと、V相バスバー30vとは、導電層56dに電気的に接続されている。 Further, the source S of the semiconductor element 20uu forming the lower arm of the U phase and the source S of the semiconductor element 20vd forming the lower arm of the V phase are electrically connected to the conductive layer 56c. The source S of the semiconductor element 20vu forming the upper arm of the V phase, the drain D of the semiconductor element 20vd forming the lower arm of the V phase, and the V phase bus bar 30v are electrically connected to the conductive layer 56d. ..

また、W相の上アームを構成する半導体素子20wuのドレインDは、導電層56eに電気的に接続されている。W相の上アームを構成する半導体素子20wuのソースSと、W相の下アームを構成する半導体素子20wdのドレインDと、W相バスバー30wとは、導電層56fに電気的に接続されている。また、W相の下アームを構成する半導体素子20wdのソースSと、負電位バスバー30nとは、導電層56gに電気的に接続されている。 Further, the drain D of the semiconductor element 20wu forming the W-phase upper arm is electrically connected to the conductive layer 56e. The source S of the semiconductor element 20wu forming the W-phase upper arm, the drain D of the semiconductor element 20wd forming the W-phase lower arm, and the W-phase bus bar 30w are electrically connected to the conductive layer 56f. .. The source S of the semiconductor element 20wd that forms the lower arm of the W phase and the negative potential bus bar 30n are electrically connected to the conductive layer 56g.

また、図10に示すように、5層目の導電層55は、導電層55a、導電層55bおよび導電層55cを含む。 Further, as shown in FIG. 10, the fifth conductive layer 55 includes a conductive layer 55a, a conductive layer 55b, and a conductive layer 55c.

また、図11に示すように、4層目の導電層54は、導電層54a、導電層54bおよび導電層54cを含む。 Further, as shown in FIG. 11, the fourth conductive layer 54 includes a conductive layer 54a, a conductive layer 54b, and a conductive layer 54c.

また、図12に示すように、3層目の導電層53は、導電層53a、導電層53bおよび導電層53cを含む。 Further, as shown in FIG. 12, the third conductive layer 53 includes a conductive layer 53a, a conductive layer 53b, and a conductive layer 53c.

また、図13に示すように、2層目の導電層52は、導電層52a、導電層52b、および、GNDとしての導電層52cを含む。 Further, as shown in FIG. 13, the second conductive layer 52 includes a conductive layer 52a, a conductive layer 52b, and a conductive layer 52c as GND.

ここで、第1実施形態では、図14に示すように、基板10の裏面10b側には、半導体素子20を制御するための制御部70が配置されている。具体的には、基板10の1層目の導電層51は、導電層51a、導電層51b、および、制御部70に電気的に接続される導電層51cを含む。なお、制御部70は、半導体素子20を駆動するゲートドライバなどを含む。また、1層目の導電層51aおよび51bには、正電位(P)と、負電位(N)との間に設けられるコンデンサ81なども電気的に接続されている。また、1層目の導電層51cには、DC−DCコンバータ82なども電気的に接続されている。 Here, in the first embodiment, as shown in FIG. 14, a control unit 70 for controlling the semiconductor element 20 is arranged on the back surface 10b side of the substrate 10. Specifically, the first conductive layer 51 of the substrate 10 includes a conductive layer 51 a, a conductive layer 51 b, and a conductive layer 51 c electrically connected to the control unit 70. The control unit 70 includes a gate driver or the like that drives the semiconductor element 20. A capacitor 81 and the like provided between the positive potential (P) and the negative potential (N) are also electrically connected to the first conductive layers 51a and 51b. A DC-DC converter 82 and the like are also electrically connected to the first conductive layer 51c.

そして、図8に示すように、半導体素子20と制御部70とは、導電層50および絶縁層60が積層された基板10に設けられるスルーホールビア11を介して電気的に接続されている。なお、スルーホールビア11とは、基板10を貫通する導電性の部材である。また、スルーホールビア11は、基板10に設けられた貫通孔(スルーホール)に配置されている。また、スルーホールビア11と、導電層52〜導電層55とは、絶縁されている。 Then, as shown in FIG. 8, the semiconductor element 20 and the control unit 70 are electrically connected to each other through the through-hole via 11 provided in the substrate 10 on which the conductive layer 50 and the insulating layer 60 are laminated. The through-hole via 11 is a conductive member that penetrates the substrate 10. The through hole via 11 is arranged in a through hole (through hole) provided in the substrate 10. The through-hole via 11 and the conductive layers 52 to 55 are insulated from each other.

また、図8〜図14に示すように、正電位バスバー30pは、6層目の導電層56a、5層目の導電層55b、4層目の導電層54a、3層目の導電層53b、2層目の導電層52a、および、1層目の導電層51aに、スルーホールビア12を介して電気的に接続されている。なお、4層目の導電層54aの面積は比較的大きく、たとえば、絶縁層60の面積の1/2よりも大きい。 Further, as shown in FIGS. 8 to 14, the positive potential bus bar 30p includes a sixth conductive layer 56a, a fifth conductive layer 55b, a fourth conductive layer 54a, a third conductive layer 53b, The conductive layer 52a of the second layer and the conductive layer 51a of the first layer are electrically connected via the through-hole via 12. The area of the fourth conductive layer 54a is relatively large, for example, larger than 1/2 of the area of the insulating layer 60.

また、第1実施形態では、正電位バスバー30pは、インナビア13を介して、6層目の導電層56e、5層目の導電層55c、4層目の導電層54a、および、3層目の導電層53cに電気的に接続されている。なお、インナビア13は、特許請求の範囲の「第1ビア」の一例である。 Further, in the first embodiment, the positive potential bus bar 30p includes the sixth conductive layer 56e, the fifth conductive layer 55c, the fourth conductive layer 54a, and the third conductive layer via the inner via 13. It is electrically connected to the conductive layer 53c. The inner via 13 is an example of the “first via” in the claims.

また、負電位バスバー30nは、6層目の導電層56g、5層目の導電層55a、4層目の導電層54b、3層目の導電層53a、2層目の導電層52b、および、1層目の導電層51bに、スルーホールビア15を介して電気的に接続されている。なお、5層目の導電層55aの面積と、3層目の導電層53aの面積とは比較的大きく、たとえば、絶縁層60の面積の1/2よりも大きい。 The negative potential bus bar 30n includes a sixth conductive layer 56g, a fifth conductive layer 55a, a fourth conductive layer 54b, a third conductive layer 53a, a second conductive layer 52b, and It is electrically connected to the first conductive layer 51 b through the through hole via 15. The area of the fifth conductive layer 55a and the area of the third conductive layer 53a are relatively large, for example, larger than 1/2 of the area of the insulating layer 60.

また、第1実施形態では、負電位バスバー30nは、複数の導電層50のうちの正電位バスバー30pが接続される導電層50とは異なる導電層50にインナビア14を介して電気的に接続されている。具体的には、負電位バスバー30nは、インナビア14を介して、6層目の導電層56c、5層目の導電層55a、4層目の導電層54c、および、3層目の導電層53aに電気的に接続されている。なお、導電層54は、特許請求の範囲の「第1導電層」の一例である。また、導電層53および55は、特許請求の範囲の「第2導電層」の一例である。また、インナビア14は、特許請求の範囲の「第2ビア」の一例である。 Further, in the first embodiment, the negative potential bus bar 30n is electrically connected via the inner via 14 to the conductive layer 50 different from the conductive layer 50 to which the positive potential bus bar 30p is connected among the plurality of conductive layers 50. ing. Specifically, the negative potential bus bar 30n includes the sixth conductive layer 56c, the fifth conductive layer 55a, the fourth conductive layer 54c, and the third conductive layer 53a via the inner via 14. Is electrically connected to. The conductive layer 54 is an example of the "first conductive layer" in the claims. The conductive layers 53 and 55 are examples of the "second conductive layer" in the claims. The inner via 14 is an example of the “second via” in the claims.

そして、第1実施形態では、負電位バスバー30nに電気的に接続される5層目の導電層55aと、正電位バスバー30pに電気的に接続される4層目の導電層54aと、負電位バスバー30nに電気的に接続される3層目の導電層53aとは、導電層50と絶縁層60とが積層される方向(Z方向)から見て、オーバラップしている。つまり、5層目の導電層55aと、4層目の導電層54aと、3層目の導電層53aとによってラミネート構造が形成されている。 In the first embodiment, the fifth conductive layer 55a electrically connected to the negative potential bus bar 30n, the fourth conductive layer 54a electrically connected to the positive potential bus bar 30p, and the negative potential. The third conductive layer 53a electrically connected to the bus bar 30n overlaps with each other when viewed from the direction (Z direction) in which the conductive layer 50 and the insulating layer 60 are stacked. That is, a laminated structure is formed by the fifth conductive layer 55a, the fourth conductive layer 54a, and the third conductive layer 53a.

(第1実施形態の効果)
第1実施形態では、以下のような効果を得ることができる。
(Effects of the first embodiment)
In the first embodiment, the following effects can be obtained.

第1実施形態では、上記のように、電力変換装置100は、半導体素子20とバスバー30とに跨るように配置され、半導体素子20から発熱される熱とバスバー30から発熱される熱とを放熱するための放熱部材40を備える。これにより、半導体素子20から発熱される熱とバスバー30から発熱される熱とが、半導体素子20とバスバー30とに跨るように配置された放熱部材40により放熱される。その結果、半導体素子20から発生する熱を放熱する放熱部材40とバスバー30から発生する熱を放熱する放熱部材40とを別個に設ける場合と異なり、構成が複雑になるのを抑制しながら、電力変換用の半導体素子20およびバスバー30から発生する熱を放熱することができる。 In the first embodiment, as described above, the power conversion device 100 is arranged so as to straddle the semiconductor element 20 and the bus bar 30, and radiates heat generated by the semiconductor element 20 and heat generated by the bus bar 30. The heat dissipating member 40 is provided. As a result, the heat generated from the semiconductor element 20 and the heat generated from the bus bar 30 are radiated by the heat dissipation member 40 arranged so as to straddle the semiconductor element 20 and the bus bar 30. As a result, unlike the case where the heat dissipation member 40 that dissipates the heat generated from the semiconductor element 20 and the heat dissipation member 40 that dissipates the heat generated from the bus bar 30 are provided separately, power consumption is suppressed while suppressing the complexity of the configuration. The heat generated from the conversion semiconductor element 20 and the bus bar 30 can be radiated.

また、第1実施形態では、上記のように、放熱部材40は、半導体素子20と、正電位バスバー30pと、負電位バスバー30nと、複数の出力用のバスバー30(U相バスバー30u、V相バスバー30vおよびW相バスバー30w)とに跨るように配置されている。これにより、放熱部材40を、半導体素子20と、正電位バスバー30pと、負電位バスバー30nと、U相バスバー30u、V相バスバー30vおよびW相バスバー30wとに対して別個に設ける場合と異なり、構成が複雑になるのをより抑制することができる。 In addition, in the first embodiment, as described above, the heat dissipation member 40 includes the semiconductor element 20, the positive potential bus bar 30p, the negative potential bus bar 30n, and a plurality of output bus bars 30 (U-phase bus bar 30u, V-phase bus bar 30u, V phase). The bus bar 30v and the W-phase bus bar 30w) are arranged so as to straddle them. Thereby, unlike the case where the heat dissipation member 40 is provided separately for the semiconductor element 20, the positive potential bus bar 30p, the negative potential bus bar 30n, the U-phase bus bar 30u, the V-phase bus bar 30v, and the W-phase bus bar 30w. It is possible to further prevent the configuration from becoming complicated.

また、第1実施形態では、上記のように、バスバー30の高さh2が半導体素子20の高さh1よりも小さい。これにより、放熱部材40とバスバー30との間に導電性のペースト43などを配置することによって、容易に、バスバー30(導電性のペースト43)と半導体素子20とに跨る放熱部材40を水平に保つことができる。 In the first embodiment, the height h2 of the bus bar 30 is smaller than the height h1 of the semiconductor element 20 as described above. Accordingly, by disposing the conductive paste 43 or the like between the heat dissipation member 40 and the bus bar 30, the heat dissipation member 40 extending between the bus bar 30 (the conductive paste 43) and the semiconductor element 20 can be easily horizontal. Can be kept.

また、第1実施形態では、上記のように、バスバー30の厚みt1は、基板10の導電層50の厚みt2よりも大きい。これにより、バスバー30の断面積を比較的大きくすることができるので、バスバー30の電気的抵抗を低減することができる。その結果、バスバー30から発生する熱を低減することができる。 Further, in the first embodiment, as described above, the thickness t1 of the bus bar 30 is larger than the thickness t2 of the conductive layer 50 of the substrate 10. As a result, the cross-sectional area of the bus bar 30 can be made relatively large, so that the electrical resistance of the bus bar 30 can be reduced. As a result, the heat generated from the bus bar 30 can be reduced.

また、第1実施形態では、上記のように、少なくとも放熱部材40の半導体素子20側およびバスバー30側には、半導体素子20のサーマルパッド20cとバスバー30とを絶縁するヒートスプレッダ41が設けられている。これにより、半導体素子20とバスバー30とが短絡するのをヒートスプレッダ41により抑制しながら、電力変換装置100の構成が複雑になるのを抑制することができる。 In the first embodiment, as described above, the heat spreader 41 that insulates the thermal pad 20c of the semiconductor element 20 from the bus bar 30 is provided at least on the semiconductor element 20 side and the bus bar 30 side of the heat dissipation member 40. .. As a result, it is possible to prevent the semiconductor element 20 and the bus bar 30 from being short-circuited by the heat spreader 41 while suppressing the configuration of the power conversion device 100 from becoming complicated.

また、第1実施形態では、上記のように、放熱部材40は、半導体素子20およびバスバー30側に設けられるヒートスプレッダ41と、ヒートスプレッダ41の半導体素子20およびバスバー30とは反対側に設けられる導電性を有するヒートシンク42とを含む。これにより、半導体素子20とバスバー30とが短絡するのをヒートスプレッダ41により抑制しながら、比較的一般的な導電性を有するヒートシンク42によって半導体素子20から発生した熱およびバスバー30から発生した熱を放熱することができる。 Further, in the first embodiment, as described above, the heat dissipation member 40 is provided with the heat spreader 41 provided on the semiconductor element 20 and the bus bar 30 side and the conductivity provided on the opposite side of the heat spreader 41 from the semiconductor element 20 and the bus bar 30. And a heat sink 42 having. As a result, heat generated by the semiconductor element 20 and heat generated by the bus bar 30 are radiated by the heat sink 42 having a relatively general conductivity while suppressing the short circuit between the semiconductor element 20 and the bus bar 30 by the heat spreader 41. can do.

また、第1実施形態では、上記のように、半導体素子20と制御部70とは、導電層50および絶縁層60が積層された基板10に設けられるスルーホールビア11を介して電気的に接続されている。これにより、半導体素子20が基板10の表面10a側に配置され、制御部70が基板10の裏面10b側に配置されるので、比較的高い電圧が印加される基板10の表面10a側に対する制御部70の絶縁距離を確保することができる。 Further, in the first embodiment, as described above, the semiconductor element 20 and the control unit 70 are electrically connected to each other via the through-hole via 11 provided in the substrate 10 on which the conductive layer 50 and the insulating layer 60 are laminated. Has been done. Accordingly, the semiconductor element 20 is arranged on the front surface 10a side of the substrate 10, and the control unit 70 is arranged on the rear surface 10b side of the substrate 10, so that the control unit for the front surface 10a side of the substrate 10 to which a relatively high voltage is applied. The insulation distance of 70 can be secured.

また、第1実施形態では、上記のように、正電位バスバー30pは、複数の導電層50のうちの導電層54aにインナビア13を介して電気的に接続され、負電位バスバー30nは、複数の導電層50のうちの導電層54aとは異なる導電層55aおよび導電層53aにインナビア14を介して電気的に接続されている。そして、導電層54aと、導電層55aおよび導電層53aとは、導電層50と絶縁層60とが積層される方向から見て、オーバラップしている。これにより、導電層54aと、導電層55aおよび導電層53aとが積層される(ラミネートされる)ので、正電位バスバー30pと負電位バスバー30nとの間のインダクタンスを低減することができる。その結果、半導体素子20がスイッチング素子などを含む場合のスイッチングサージを低減することができる。また、導電層54aと、導電層55aと、導電層53aとが絶縁層60によって封止さるので、絶縁距離を小さくすることができるとともに、導電層54a、導電層55aおよび導電層53aの面積を比較的大きくすることができる。 In addition, in the first embodiment, as described above, the positive potential bus bar 30p is electrically connected to the conductive layer 54a of the plurality of conductive layers 50 via the inner via 13, and the negative potential bus bar 30n includes a plurality of negative potential bus bars 30n. The conductive layers 55a and 53a, which are different from the conductive layer 54a of the conductive layer 50, are electrically connected via the inner via 14. The conductive layer 54a and the conductive layers 55a and 53a overlap each other when viewed from the direction in which the conductive layer 50 and the insulating layer 60 are stacked. As a result, the conductive layer 54a and the conductive layers 55a and 53a are laminated (laminated), so that the inductance between the positive potential bus bar 30p and the negative potential bus bar 30n can be reduced. As a result, it is possible to reduce the switching surge when the semiconductor element 20 includes a switching element or the like. In addition, since the conductive layer 54a, the conductive layer 55a, and the conductive layer 53a are sealed by the insulating layer 60, the insulating distance can be reduced and the areas of the conductive layer 54a, the conductive layer 55a, and the conductive layer 53a can be reduced. Can be relatively large.

[第2実施形態]
図15を参照して、第2実施形態による電力変換装置200の構成について説明する。第2実施形態では、バスバー30側の導電層50から制御部70側の導電層50に熱が伝導するのを抑制するための熱伝導遮蔽部材201が設けられている。
[Second Embodiment]
The configuration of the power conversion device 200 according to the second embodiment will be described with reference to FIG. 15. In the second embodiment, a heat conduction shield member 201 is provided for suppressing heat conduction from the conductive layer 50 on the bus bar 30 side to the conductive layer 50 on the control unit 70 side.

図15に示すように、上記第1実施形態と同様に、基板10の裏面10b側(1層目)には、半導体素子20を制御するための制御部70が配置されている。また、基板10の表面10a側には、半導体素子20およびバスバー30が配置されている。 As shown in FIG. 15, a control unit 70 for controlling the semiconductor element 20 is arranged on the back surface 10b side (first layer) of the substrate 10 as in the first embodiment. The semiconductor element 20 and the bus bar 30 are arranged on the front surface 10 a side of the substrate 10.

ここで、第2実施形態では、基板10には、バスバー30側の導電層50から制御部70側の導電層50に熱が伝導するのを抑制するための熱伝導遮蔽部材201が設けられている。具体的には、熱伝導遮蔽部材201は、2層目の導電層52と、3層目の導電層53との間に設けられている。つまり、熱伝導遮蔽部材201は、比較的高い電圧が印加され高温となる3層目〜6層目と、比較的低い電圧が印加され比較的低温である1層目および2層目との間に設けられている。なお、3層目の導電層53、4層目の導電層54および5層目の導電層55は、特許請求の範囲の「導体用導電層」の一例である。また、1層目の導電層51および2層目の導電層52は、特許請求の範囲の「制御部用導電層」の一例である。 Here, in the second embodiment, the substrate 10 is provided with the heat conduction shielding member 201 for suppressing heat conduction from the conductive layer 50 on the bus bar 30 side to the conductive layer 50 on the control unit 70 side. There is. Specifically, the heat conduction shield member 201 is provided between the second conductive layer 52 and the third conductive layer 53. That is, the heat conduction shielding member 201 is provided between the third layer to the sixth layer, where a relatively high voltage is applied and the temperature is high, and the first layer and the second layer, where a relatively low voltage is applied and the temperature is relatively low. It is provided in. The third conductive layer 53, the fourth conductive layer 54, and the fifth conductive layer 55 are examples of the "conductive conductive layer" in the claims. Further, the first conductive layer 51 and the second conductive layer 52 are examples of the “control part conductive layer” in the claims.

また、第2実施形態では、熱伝導遮蔽部材201は、板状の導電性を有する第1部分201aと、第1部分201aの表面側および裏面側を覆う絶縁性の第2部分201bとを含む。第1部分201aは、アルミニウムや銅などの比較的熱伝導率の高い部材からなる。また、第2部分201bは、ガラスエポキシ樹脂やセラミックスなどの絶縁部材からなる。また、第1部分201aの厚みは、バスバー30と同程度である。また、第2部分201bの厚みは、数百μmである。また、導電性を有する第1部分201aは、一定の電位(たとえば、負電位)に接続されている。 Further, in the second embodiment, the heat conduction shielding member 201 includes a plate-shaped first portion 201a having conductivity and an insulating second portion 201b that covers the front surface side and the back surface side of the first portion 201a. .. The first portion 201a is made of a member having a relatively high thermal conductivity such as aluminum or copper. The second portion 201b is made of an insulating member such as glass epoxy resin or ceramics. Moreover, the thickness of the first portion 201 a is approximately the same as that of the bus bar 30. The thickness of the second portion 201b is several hundreds of μm. Further, the first portion 201a having conductivity is connected to a constant potential (for example, negative potential).

また、熱伝導遮蔽部材201と、2層目の導電層52と、3層目の導電層53とは、熱をかけながら圧接することにより、互いに固定される。 Further, the heat conduction shielding member 201, the second conductive layer 52, and the third conductive layer 53 are fixed to each other by being pressed against each other while applying heat.

(第2実施形態の効果)
第2実施形態では、以下のような効果を得ることができる。
(Effects of Second Embodiment)
In the second embodiment, the following effects can be obtained.

第2実施形態では、上記のように、3層目の導電層53と2層目の導電層52との間には、3層目の導電層53側から2層目の導電層52側に熱が伝導するのを抑制するための熱伝導遮蔽部材201が設けられている。これにより、比較的高温になる3層目の導電層53側から制御部70に熱が伝導するのを抑制することができるので、熱に起因する制御部70への悪影響を抑制することができる。 In the second embodiment, as described above, between the third conductive layer 53 and the second conductive layer 52, from the third conductive layer 53 side to the second conductive layer 52 side. A heat conduction shield member 201 is provided for suppressing heat conduction. With this, heat can be suppressed from being conducted to the control unit 70 from the side of the third conductive layer 53, which has a relatively high temperature, so that an adverse effect on the control unit 70 due to heat can be suppressed. ..

また、第2実施形態では、上記のように、熱伝導遮蔽部材201は、板状の導電性を有する第1部分201aと、第1部分201aの表面側および裏面10b側を覆う絶縁性の第2部分201bとを含む。これにより、板状の導電性を有する第1部分201aによって電磁波が遮蔽されるので、電磁波に起因する制御部70への悪影響を抑制することができる。 In addition, in the second embodiment, as described above, the heat conduction shield member 201 includes the first portion 201a having a plate-like conductivity and the insulating first portion 201a that covers the front surface side and the back surface 10b side of the first portion 201a. 2 portions 201b are included. Thereby, the electromagnetic wave is shielded by the first portion 201a having the plate-like conductivity, so that the adverse effect on the control unit 70 due to the electromagnetic wave can be suppressed.

[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更(変形例)が含まれる。
[Modification]
It should be understood that the embodiments disclosed this time are exemplifications in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes meanings equivalent to the scope of claims for patent and all modifications (modifications) within the scope.

たとえば、上記第1および第2実施形態では、基板に対するバスバーの高さは、基板に対する半導体素子の高さよりも小さい例を示したが、本発明はこれに限られない。たとえば、基板に対するバスバーの高さと、基板に対する半導体素子の高さとが略同一であってもよい。これにより、導電性のペーストなどを用いることなく、放熱部材を水平に保つことができる。 For example, in the above-described first and second embodiments, the example in which the height of the bus bar with respect to the substrate is smaller than the height of the semiconductor element with respect to the substrate is shown, but the present invention is not limited to this. For example, the height of the bus bar with respect to the substrate and the height of the semiconductor element with respect to the substrate may be substantially the same. Thereby, the heat dissipation member can be kept horizontal without using a conductive paste or the like.

また、上記第1および第2実施形態では、基板が、複数の導電層および複数の絶縁層が交互に積層されることにより形成されている例を示したが、本発明はこれに限られない。たとえば、1つの導電層と、1つの絶縁層とが積層された基板に対して、半導体素子とバスバーとに跨るように放熱部材を配置する構成を適用することは可能である。 Further, in the above-described first and second embodiments, the example in which the substrate is formed by alternately stacking a plurality of conductive layers and a plurality of insulating layers has been shown, but the present invention is not limited to this. .. For example, it is possible to apply a configuration in which a heat dissipation member is arranged so as to straddle a semiconductor element and a bus bar on a substrate in which one conductive layer and one insulating layer are laminated.

また、上記第1および第2実施形態では、基板が、6層の導電層により形成されている例を示したが、本発明はこれに限られない。たとえば、基板が、6層以外の層(4層など)の導電層により形成されていてもよい。 Further, in the above-described first and second embodiments, the example in which the substrate is formed of six conductive layers has been shown, but the present invention is not limited to this. For example, the substrate may be formed of conductive layers other than 6 layers (4 layers or the like).

また、上記第1および第2実施形態では、放熱部材が、ヒートスプレッダとヒートシンクとにより構成されている例を示したが、本発明はこれに限られない。たとえば、図16に示す変形例のように、本発明の「放熱部材」として、セラミックスなどにより形成された放熱部材340を用いてもよい。これにより、部品点数を減らすことができる。 Moreover, in the said 1st and 2nd embodiment, although the heat dissipation member showed the example comprised by the heat spreader and the heat sink, this invention is not limited to this. For example, as in the modification shown in FIG. 16, as the “heat dissipation member” of the present invention, a heat dissipation member 340 formed of ceramics or the like may be used. As a result, the number of parts can be reduced.

また、上記第1および第2実施形態では、半導体素子が、QFN型である例を示したが、本発明はこれに限られない。たとえば、半導体素子が、QFP型(Quad Flat Package)であってもよい。 Further, in the above-described first and second embodiments, the example in which the semiconductor element is the QFN type has been shown, but the present invention is not limited to this. For example, the semiconductor element may be a QFP type (Quad Flat Package).

また、上記第2実施形態では、熱伝導遮蔽部材が、板状の導電性を有する第1部分と絶縁性の第2部分とを含む例を示したが、本発明はこれに限られない。たとえば、熱伝導遮蔽部材が、説遠征を有するとともに熱の伝導を遮蔽可能な1つの部材により構成されていてもよい。 Further, in the second embodiment, the example in which the heat conduction shielding member includes the plate-shaped first portion having conductivity and the second insulating portion is shown, but the present invention is not limited to this. For example, the heat-conducting shield member may be composed of a single member that has the expedition and can shield the conduction of heat.

また、上記第1および第2実施形態では、本発明の「導体」の一例としてバスバーが用いられる例を示したが、本発明はこれに限られない。たとえば、本発明の「導体」の一例として、基板(プリント基板)上に形成される銅箔のパターンを用いてもよい。 Further, in the first and second embodiments, the example in which the bus bar is used as an example of the “conductor” of the present invention has been shown, but the present invention is not limited to this. For example, as an example of the "conductor" of the present invention, a copper foil pattern formed on a substrate (printed circuit board) may be used.

10 基板
10a 表面
10b 裏面
11 スルーホールビア
13 インナビア(第1ビア)
14 インナビア(第2ビア)
20 半導体素子
20c サーマルパッド(導電性部材)
30 バスバー(導体)
30p 正電位バスバー
30n 負電位バスバー
30u U相バスバー(出力用導体)
30v V相バスバー(出力用導体)
30w W相バスバー(出力用導体)
40、340 放熱部材
41 ヒートスプレッダ(絶縁部)
42 ヒートシンク(導電性放熱部材)
50 導電層
51、52 導電層(制御部用導電層)
53、55 導電層(第2導電層、導体用導電層)
54 導電層(第1導電層、導体用導電層)
56 導電層(導体用導電層)
60 絶縁層
70 制御部
100、200 電力変換装置
201 熱伝導遮蔽部材
201a 第1部分
201b 第2部分
10 substrate 10a front surface 10b back surface 11 through-hole via 13 inner via (first via)
14 Innavia (2nd via)
20 semiconductor element 20c thermal pad (conductive member)
30 bus bar (conductor)
30p positive potential bus bar 30n negative potential bus bar 30u U-phase bus bar (conductor for output)
30v V phase bus bar (conductor for output)
30w W-phase bus bar (conductor for output)
40, 340 Heat dissipation member 41 Heat spreader (insulating part)
42 Heat sink (conductive heat dissipation member)
50 conductive layer 51, 52 conductive layer (control layer conductive layer)
53, 55 conductive layer (second conductive layer, conductive layer for conductor)
54 Conductive layer (first conductive layer, conductive layer for conductor)
56 Conductive layer (conductive layer for conductor)
60 Insulating layer 70 Control part 100, 200 Power converter 201 Heat conduction shielding member 201a 1st part 201b 2nd part

Claims (10)

基板と、
前記基板の表面に実装される電力変換用の半導体素子と、
前記基板と別体で前記基板の表面上に配置され、前記半導体素子に電気的に接続される導体と、
前記半導体素子と前記導体とに跨るように配置され、前記半導体素子から発熱される熱と前記導体から発熱される熱とを放熱するための放熱部材とを備える、電力変換装置。
Board,
A semiconductor element for power conversion mounted on the surface of the substrate,
A conductor arranged on the surface of the substrate separately from the substrate, and electrically connected to the semiconductor element,
A power conversion device comprising: a heat dissipation member that is disposed so as to straddle the semiconductor element and the conductor, and that dissipates heat generated by the semiconductor element and heat generated by the conductor.
前記導体は、前記半導体素子に正電位を印加する正電位導体と、前記半導体素子に負電位を印加する負電位導体と、3相の交流電力を出力する複数の出力用導体とを含み、
前記放熱部材は、前記半導体素子と、前記正電位導体と、前記負電位導体と,
前記複数の出力用導体とに跨るように配置されている、請求項1に記載の電力変換装置。
The conductor includes a positive potential conductor that applies a positive potential to the semiconductor element, a negative potential conductor that applies a negative potential to the semiconductor element, and a plurality of output conductors that output three-phase AC power,
The heat dissipation member, the semiconductor element, the positive potential conductor, the negative potential conductor,
The power conversion device according to claim 1, wherein the power conversion device is arranged so as to straddle the plurality of output conductors.
前記基板に対する前記導体の高さは、前記基板に対する前記半導体素子の高さ以下である、請求項1または2に記載の電力変換装置。 The power conversion device according to claim 1, wherein a height of the conductor with respect to the substrate is equal to or lower than a height of the semiconductor element with respect to the substrate. 前記基板は、交互に積層された複数の導電層および複数の絶縁層を含み、
前記導体の厚みは、前記基板の前記導電層の厚みよりも大きい、請求項1〜3のいずれか1項に記載の電力変換装置。
The substrate includes a plurality of conductive layers and a plurality of insulating layers that are alternately stacked,
The power conversion device according to claim 1, wherein the conductor has a thickness greater than that of the conductive layer of the substrate.
前記半導体素子は、前記半導体素子の前記放熱部材側に設けられ、前記半導体素子から発熱される熱を放熱するための導電性部材を含み、
少なくとも前記放熱部材の前記半導体素子側および前記導体側には、前記半導体素子の前記導電性部材と前記導体とを絶縁する絶縁部が設けられている、請求項1〜4のいずれか1項に記載の電力変換装置。
The semiconductor element includes a conductive member that is provided on the heat dissipation member side of the semiconductor element and that dissipates heat generated from the semiconductor element,
An insulating portion for insulating the conductive member of the semiconductor element from the conductor is provided at least on the semiconductor element side and the conductor side of the heat dissipation member. The power converter described.
前記放熱部材は、前記半導体素子および前記導体側に設けられる前記絶縁部と、前記絶縁部の前記半導体素子および前記導体とは反対側に設けられる導電性を有する導電性放熱部材とを含む、請求項5に記載の電力変換装置。 The heat dissipation member includes the insulating portion provided on the semiconductor element and the conductor side, and a conductive conductive heat dissipation member provided on the opposite side of the insulating portion from the semiconductor element and the conductor, Item 5. The power conversion device according to Item 5. 前記基板は、交互に積層された複数の導電層および複数の絶縁層を含み、
前記基板の裏面側に配置され、前記半導体素子を制御するための制御部をさらに備え、
前記半導体素子と前記制御部とは、前記導電層および前記絶縁層が積層された前記基板に設けられるスルーホールビアを介して電気的に接続されている、請求項1〜6のいずれか1項に記載の電力変換装置。
The substrate includes a plurality of conductive layers and a plurality of insulating layers that are alternately stacked,
Disposed on the back side of the substrate, further comprising a control unit for controlling the semiconductor element,
7. The semiconductor element and the control unit are electrically connected to each other via a through-hole via provided in the substrate on which the conductive layer and the insulating layer are laminated. The power converter according to.
前記導体は、前記半導体素子に正電位を印加する正電位導体と、前記半導体素子に負電位を印加する負電位導体とを含み、
前記基板は、交互に積層された複数の導電層および複数の絶縁層を含み、
前記正電位導体は、前記複数の導電層のうちの第1導電層に第1ビアを介して電気的に接続され、
前記負電位導体は、前記複数の導電層のうちの前記第1導電層とは異なる第2導電層に第2ビアを介して電気的に接続されており、
前記第1導電層と前記第2導電層とは、前記導電層と前記絶縁層とが積層される方向から見て、オーバラップしている、請求項1〜7のいずれか1項に記載の電力変換装置。
The conductor includes a positive potential conductor that applies a positive potential to the semiconductor element, and a negative potential conductor that applies a negative potential to the semiconductor element,
The substrate includes a plurality of conductive layers and a plurality of insulating layers that are alternately stacked,
The positive potential conductor is electrically connected to a first conductive layer of the plurality of conductive layers via a first via,
The negative potential conductor is electrically connected to a second conductive layer different from the first conductive layer of the plurality of conductive layers via a second via,
The first conductive layer and the second conductive layer are overlapped with each other when viewed from the direction in which the conductive layer and the insulating layer are stacked. Power converter.
前記基板の裏面側に配置され、前記半導体素子を制御するための制御部をさらに備え、
前記基板は、前記導体に電気的に接続される導体用導電層と、前記基板の裏面側に設けられ前記制御部に電気的に接続される制御部用導電層とをさらに含み、
前記導体用導電層と前記制御部用導電層との間には、前記導体用導電層側から前記制御部用導電層側に熱が伝導するのを抑制するための熱伝導遮蔽部材が設けられている、請求項1〜8のいずれか1項に記載の電力変換装置。
Disposed on the back side of the substrate, further comprising a control unit for controlling the semiconductor element,
The substrate further includes a conductor conductive layer electrically connected to the conductor, and a control unit conductive layer provided on the back surface side of the substrate and electrically connected to the control unit,
Between the conductive layer for conductor and the conductive layer for control unit, a heat conduction shield member for suppressing heat conduction from the conductive layer side for conductor to the conductive layer side for control unit is provided. The power conversion device according to any one of claims 1 to 8.
前記熱伝導遮蔽部材は、板状の導電性を有する第1部分と、前記第1部分の表面側および裏面側を覆う絶縁性の第2部分とを含む、請求項9に記載の電力変換装置。 The power conversion device according to claim 9, wherein the heat conduction shielding member includes a first portion having a plate-like conductivity and an insulating second portion that covers a front surface side and a back surface side of the first portion. ..
JP2019021467A 2019-02-08 2019-02-08 power converter Active JP7275619B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019021467A JP7275619B2 (en) 2019-02-08 2019-02-08 power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019021467A JP7275619B2 (en) 2019-02-08 2019-02-08 power converter

Publications (2)

Publication Number Publication Date
JP2020129895A true JP2020129895A (en) 2020-08-27
JP7275619B2 JP7275619B2 (en) 2023-05-18

Family

ID=72174988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019021467A Active JP7275619B2 (en) 2019-02-08 2019-02-08 power converter

Country Status (1)

Country Link
JP (1) JP7275619B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022127008A1 (en) * 2020-12-17 2022-06-23 广东美的制冷设备有限公司 Device for controlling air conditioner, and air conditioner
JP7278488B1 (en) 2021-10-08 2023-05-19 東芝三菱電機産業システム株式会社 power converter
WO2023243207A1 (en) * 2022-06-16 2023-12-21 日立Astemo株式会社 Semiconductor module and power conversion device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126014A (en) * 1996-10-23 1998-05-15 Sony Corp Circuit board
WO2009081518A1 (en) * 2007-12-26 2009-07-02 Panasonic Corporation Semiconductor device and multilayer wiring board
JP2011029262A (en) * 2009-07-22 2011-02-10 Daikin Industries Ltd Power converter
JP2011115020A (en) * 2009-11-30 2011-06-09 Toyota Motor Corp Power unit
JP2011114308A (en) * 2009-11-30 2011-06-09 Toyota Motor Corp Power semiconductor unit
JP2015139286A (en) * 2014-01-22 2015-07-30 株式会社オートネットワーク技術研究所 switching board
JP2016163372A (en) * 2015-02-26 2016-09-05 株式会社デンソー Power conversion device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126014A (en) * 1996-10-23 1998-05-15 Sony Corp Circuit board
WO2009081518A1 (en) * 2007-12-26 2009-07-02 Panasonic Corporation Semiconductor device and multilayer wiring board
JP2011029262A (en) * 2009-07-22 2011-02-10 Daikin Industries Ltd Power converter
JP2011115020A (en) * 2009-11-30 2011-06-09 Toyota Motor Corp Power unit
JP2011114308A (en) * 2009-11-30 2011-06-09 Toyota Motor Corp Power semiconductor unit
JP2015139286A (en) * 2014-01-22 2015-07-30 株式会社オートネットワーク技術研究所 switching board
JP2016163372A (en) * 2015-02-26 2016-09-05 株式会社デンソー Power conversion device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022127008A1 (en) * 2020-12-17 2022-06-23 广东美的制冷设备有限公司 Device for controlling air conditioner, and air conditioner
JP7278488B1 (en) 2021-10-08 2023-05-19 東芝三菱電機産業システム株式会社 power converter
WO2023243207A1 (en) * 2022-06-16 2023-12-21 日立Astemo株式会社 Semiconductor module and power conversion device

Also Published As

Publication number Publication date
JP7275619B2 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US7683460B2 (en) Module with a shielding and/or heat dissipating element
JP5351107B2 (en) Capacitor cooling structure and inverter device
JP5657816B1 (en) Module, module assembly and module manufacturing method
JP7275619B2 (en) power converter
US8575756B2 (en) Power package module with low and high power chips and method for fabricating the same
US8619428B2 (en) Electronic package structure
JP5447433B2 (en) Electronic device and power conversion device provided with electronic device
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
JP2005197435A (en) Power semiconductor device
JP2005340639A (en) Semiconductor device and three-phase inverter device
JP5362624B2 (en) Power semiconductor module
KR20130045596A (en) Power module package and method for manufacturing the same
JP2012151342A (en) Semiconductor device
KR20060105403A (en) Package structure having circuit and composite substrate
JP2004022844A (en) Power module
JP2015053410A (en) Semiconductor module
JP5429413B2 (en) Semiconductor device
JP5177174B2 (en) Semiconductor device
WO2013105456A1 (en) Circuit board and electronic device
JP2012074425A (en) Power module
US10356926B1 (en) Electronic assembly with enhanced high power density
JP2004111619A (en) Power module
JPH04180689A (en) Mounting board of power device
JPH10247704A (en) Circuit device and its manufacture
JP2003133514A (en) Power module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230417

R150 Certificate of patent or registration of utility model

Ref document number: 7275619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150