JP2020129329A - 情報処理実行制御装置、情報処理実行制御システム、情報処理実行制御方法、及び、情報処理実行制御プログラム - Google Patents
情報処理実行制御装置、情報処理実行制御システム、情報処理実行制御方法、及び、情報処理実行制御プログラム Download PDFInfo
- Publication number
- JP2020129329A JP2020129329A JP2019022454A JP2019022454A JP2020129329A JP 2020129329 A JP2020129329 A JP 2020129329A JP 2019022454 A JP2019022454 A JP 2019022454A JP 2019022454 A JP2019022454 A JP 2019022454A JP 2020129329 A JP2020129329 A JP 2020129329A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- execution
- partial
- priority
- job
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 235
- 238000000034 method Methods 0.000 title claims description 29
- 238000004364 calculation method Methods 0.000 claims abstract description 121
- 230000006870 function Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 9
- 238000004590 computer program Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Hardware Redundancy (AREA)
- Retry When Errors Occur (AREA)
Abstract
Description
図1は、本願発明の第1の実施の形態に係るマルチノードシステム1(情報処理実行制御システム)の構成を示すブロック図である。マルチノードシステム1は、大別して、スケジューラノード10(情報処理実行制御装置)、複数の計算ノード20(情報処理資源)、及び、ユーザ端末装置30を含む。スケジューラノード10と複数の計算ノード20とは、通信可能に接続されている。また、スケジューラノード10とユーザ端末装置30とは、通信可能に接続されている。
図5は、本願発明の第2の実施形態に係る情報処理実行制御装置40の構成を示すブロック図である。
上述した各実施形態において図1、及び、図5に示した情報処理実行制御装置(スケジューラノード)における各部は、専用のHW(HardWare)(電子回路)によって実現することができる。また、図1、及び、図5において、少なくとも、下記構成は、ソフトウェアプログラムの機能(処理)単位(ソフトウェアモジュール)と捉えることができる。
・算出部11及び41、
・決定部12及び42、
・制御部13及び43。
・CPU(Central_Processing_Unit)901、
・ROM(Read_Only_Memory)902、
・RAM(Random_Access_Memory)903、
・ハードディスク(記憶装置)904、
・通信インタフェース905、
・バス906(通信線)、
・CD−ROM(Compact_Disc_Read_Only_Memory)等の記録媒体907に格納されたデータを読み書き可能なリーダライタ908、
・モニターやスピーカ、キーボード等の入出力インタフェース909。
10 スケジューラノード
11 算出部
12 決定部
13 制御部
20 計算ノード
21 ジョブ実行部
22 チェックポイントデータ生成部
220 チェックポイントデータ
30 ユーザ端末装置
310 通常ジョブ
311 部分通常ジョブ
320 緊急ジョブ
321 部分緊急ジョブ
40 情報処理実行制御装置
41 算出部
42 決定部
43 制御部
50 情報処理資源
51 特定の情報処理資源
501 部分情報処理
502 優先情報処理
503 実行状態情報
900 情報処理装置
901 CPU
902 ROM
903 RAM
904 ハードディスク(記憶装置)
905 通信インタフェース
906 バス
907 記録媒体
908 リーダライタ
909 入出力インタフェース
Claims (10)
- 複数の情報処理資源によって、通常情報処理に含まれる部分情報処理が並列に実行されているときに、前記通常情報処理よりも優先度が高い優先情報処理の実行を指示された場合に、前記優先情報処理の実行に必要な前記情報処理資源の量を算出する算出手段と、
前記算出手段による算出結果に基づいて、前記部分情報処理の実行を一時停止して前記優先情報処理を実行する特定の前記情報処理資源を決定する決定手段と、
前記部分情報処理の実行を一時停止する際の前記部分情報処理の実行状態を表す実行状態情報を生成して保存するように、前記特定の情報処理資源を制御するとともに、前記実行状態情報を生成して保存することを実行しないように、前記特定の情報処理資源を除く前記情報処理資源を制御する制御手段と、
を備える情報処理実行制御装置。 - 前記制御手段は、前記特定の情報処理資源に対して、前記実行状態情報を表すチェックポイントデータを生成することを指示する命令を発行する、
請求項1に記載の情報処理実行制御装置。 - 前記決定手段は、前記部分情報処理による負荷の高さに基づいて、前記特定の情報処理資源を決定する、
請求項1または請求項2に記載の情報処理実行制御装置。 - 前記決定手段は、前記部分情報処理による、情報処理資源が備えるプロセッサあるいはメモリの少なくともいずれかの使用率に基づいて、前記特定の情報処理資源を決定する、
請求項3に記載の情報処理実行制御装置。 - 前記算出手段は、前記優先情報処理を表すプログラムを構文解析することによって、前記情報処理資源の量を算出する、
請求項1乃至4のいずれか一項に記載の情報処理実行制御装置。 - 前記算出手段は、前記情報処理資源であるノードの数を算出する、
請求項1乃至5のいずれか一項に記載の情報処理実行制御装置。 - 請求項1乃至請求項6のいずれか一項に記載の情報処理実行制御装置と、
前記複数の情報処理資源と、
を有する情報処理実行制御システム。 - 前記特定の情報処理資源は、前記優先情報処理の実行が完了した後、保存された前記実行状態情報を用いて一時停止した前記部分情報処理の実行を再開し、
前記特定の情報処理資源を除く前記情報処理資源は、前記部分情報処理の実行を一時停止する際の前記部分情報処理の実行状態を維持した状態から、前記部分情報処理の実行を再開する、
請求項7に記載の情報処理実行制御システム。 - 情報処理装置によって、
複数の情報処理資源によって、通常情報処理に含まれる部分情報処理が並列に実行されているときに、前記通常情報処理よりも優先度が高い優先情報処理の実行を指示された場合に、前記優先情報処理の実行に必要な前記情報処理資源の量を算出し、
前記情報処理資源の量に関する算出結果に基づいて、前記部分情報処理の実行を一時停止して前記優先情報処理を実行する特定の前記情報処理資源を決定し、
前記部分情報処理の実行を一時停止する際の前記部分情報処理の実行状態を表す実行状態情報を生成して保存するように、前記特定の情報処理資源を制御するとともに、前記実行状態情報を生成して保存することを実行しないように、前記特定の情報処理資源を除く前記情報処理資源を制御する、
情報処理実行制御方法。 - 複数の情報処理資源によって、通常情報処理に含まれる部分情報処理が並列に実行されているときに、前記通常情報処理よりも優先度が高い優先情報処理の実行を指示された場合に、前記優先情報処理の実行に必要な前記情報処理資源の量を算出する算出機能と、
前記算出機能による算出結果に基づいて、前記部分情報処理の実行を一時停止して前記優先情報処理を実行する特定の前記情報処理資源を決定する決定機能と、
前記部分情報処理の実行を一時停止する際の前記部分情報処理の実行状態を表す実行状態情報を生成して保存するように、前記特定の情報処理資源を制御するとともに、前記実行状態情報を生成して保存することを実行しないように、前記特定の情報処理資源を除く前記情報処理資源を制御する制御機能と、
をコンピュータに実現させるための情報処理実行制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019022454A JP7259380B2 (ja) | 2019-02-12 | 2019-02-12 | 情報処理実行制御装置、情報処理実行制御システム、情報処理実行制御方法、及び、情報処理実行制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019022454A JP7259380B2 (ja) | 2019-02-12 | 2019-02-12 | 情報処理実行制御装置、情報処理実行制御システム、情報処理実行制御方法、及び、情報処理実行制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020129329A true JP2020129329A (ja) | 2020-08-27 |
JP7259380B2 JP7259380B2 (ja) | 2023-04-18 |
Family
ID=72174627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019022454A Active JP7259380B2 (ja) | 2019-02-12 | 2019-02-12 | 情報処理実行制御装置、情報処理実行制御システム、情報処理実行制御方法、及び、情報処理実行制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7259380B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009075956A (ja) * | 2007-09-21 | 2009-04-09 | Fujitsu Ltd | ジョブ管理方法、ジョブ管理装置およびジョブ管理プログラム |
WO2011135759A1 (ja) * | 2010-04-30 | 2011-11-03 | 日本電気株式会社 | 情報処理装置及びタスク切り替え方法 |
WO2012098684A1 (ja) * | 2011-01-21 | 2012-07-26 | 富士通株式会社 | スケジューリング方法およびスケジューリングシステム |
JP2015207318A (ja) * | 2008-12-01 | 2015-11-19 | ケーピーアイティ テクノロジーズ リミテッド | 逐次コンピュータプログラムコードを並列処理する方法及びシステム |
-
2019
- 2019-02-12 JP JP2019022454A patent/JP7259380B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009075956A (ja) * | 2007-09-21 | 2009-04-09 | Fujitsu Ltd | ジョブ管理方法、ジョブ管理装置およびジョブ管理プログラム |
JP2015207318A (ja) * | 2008-12-01 | 2015-11-19 | ケーピーアイティ テクノロジーズ リミテッド | 逐次コンピュータプログラムコードを並列処理する方法及びシステム |
WO2011135759A1 (ja) * | 2010-04-30 | 2011-11-03 | 日本電気株式会社 | 情報処理装置及びタスク切り替え方法 |
WO2012098684A1 (ja) * | 2011-01-21 | 2012-07-26 | 富士通株式会社 | スケジューリング方法およびスケジューリングシステム |
Also Published As
Publication number | Publication date |
---|---|
JP7259380B2 (ja) | 2023-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9335998B2 (en) | Multi-core processor system, monitoring control method, and computer product | |
US8943353B2 (en) | Assigning nodes to jobs based on reliability factors | |
Liu | Cutting {MapReduce} Cost with Spot Market | |
JP2016129056A (ja) | フォールトトレラントバッチ処理 | |
US8782643B2 (en) | Device and method for controlling communication between BIOS and BMC | |
JP2016526735A (ja) | 仮想ハドゥープマネジャ | |
Mei et al. | Fault-tolerant dynamic rescheduling for heterogeneous computing systems | |
Sudarsan et al. | ReSHAPE: A framework for dynamic resizing and scheduling of homogeneous applications in a parallel environment | |
CN111880906A (zh) | 虚拟机高可用性管理方法、系统以及存储介质 | |
JP2010079622A (ja) | マルチコアプロセッサシステム、および、そのタスク制御方法 | |
CN111190732A (zh) | 定时任务处理系统及方法、存储介质和电子设备 | |
JP4992740B2 (ja) | マルチプロセッサシステム、障害検出方法および障害検出プログラム | |
Prabhakaran et al. | Efficient fault tolerance through dynamic node replacement | |
CN114281508A (zh) | 一种数据批流融合离线计算方法 | |
CN113467908A (zh) | 任务执行方法、装置、计算机可读存储介质及终端设备 | |
JPWO2011104812A1 (ja) | マルチコアプロセッサシステム、割込プログラム、および割込方法 | |
JP4761229B2 (ja) | 運用管理装置、運用管理方法ならびにプログラム | |
JP5672521B2 (ja) | コンピュータシステム、およびそのチェックポイントリスタート方法 | |
JP2020129329A (ja) | 情報処理実行制御装置、情報処理実行制御システム、情報処理実行制御方法、及び、情報処理実行制御プログラム | |
JP2009048358A (ja) | 情報処理装置及びスケジューリング方法 | |
Qian et al. | Reliability of large scale GPU clusters for deep learning workloads | |
CN102915257A (zh) | 基于torque的并行检查点执行方法 | |
JP5867630B2 (ja) | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム | |
JP3998686B2 (ja) | Cpu使用時間カウント方法及びこのcpu使用時間を用いるジョブ制御装置 | |
Amoon | A DEVELOPMENT OF FAULT-TOLERANT AND SCHEDULING SYSTEM FOR GRID COMPUTING. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20211015 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230320 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7259380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |