JP2020115594A - Manufacturing method of wiring board - Google Patents
Manufacturing method of wiring board Download PDFInfo
- Publication number
- JP2020115594A JP2020115594A JP2020081417A JP2020081417A JP2020115594A JP 2020115594 A JP2020115594 A JP 2020115594A JP 2020081417 A JP2020081417 A JP 2020081417A JP 2020081417 A JP2020081417 A JP 2020081417A JP 2020115594 A JP2020115594 A JP 2020115594A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- wiring
- metal
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、配線基板の製造方法に関する。 The present invention relates to a method of manufacturing a wiring board.
支持基板上に、銅からなる厚箔、剥離層、銅からなる薄箔を順次積層した支持体が知られている。この支持体を用いて配線基板を製造する際には、まず、薄箔上に開口部を備えたレジスト層を形成する。そして、開口部内に露出する薄箔上に銅からなる配線層を形成し、レジスト層を除去後、薄箔上に配線層を被覆する絶縁層を形成する。必要に応じて絶縁層上に更に配線層及び絶縁層を順次積層後、剥離層を介して支持基板及び厚箔を機械的に除去し、更に、薄箔をエッチングにより除去する(例えば、特許文献1参照)。 A support is known in which a thick foil made of copper, a release layer, and a thin foil made of copper are sequentially laminated on a support substrate. When manufacturing a wiring board using this support, first, a resist layer having openings is formed on a thin foil. Then, a wiring layer made of copper is formed on the thin foil exposed in the opening, the resist layer is removed, and then an insulating layer covering the wiring layer is formed on the thin foil. If necessary, after further laminating a wiring layer and an insulating layer on the insulating layer in sequence, the supporting substrate and the thick foil are mechanically removed via the release layer, and the thin foil is removed by etching (for example, Patent Document 1). 1).
又、支持基板上に、銅からなる厚箔、剥離層、配線層に対して選択的にエッチング可能な金属からなる薄箔を順次積層した支持体が知られている。この支持体を用いて配線基板を製造する際には、薄箔上に開口部を備えたレジスト層を形成する。そして、開口部内に露出する薄箔上に配線層を形成し、レジスト層を除去後、薄箔上に配線層を被覆する絶縁層を形成する。必要に応じて絶縁層上に更に配線層及び絶縁層を順次積層後、剥離層を介して支持基板及び厚箔を機械的に除去し、更に、薄箔をエッチングにより除去する(例えば、特許文献2参照)。 Further, a support is known in which a thick foil made of copper, a peeling layer, and a thin foil made of a metal that can be selectively etched with respect to a wiring layer are sequentially laminated on a support substrate. When manufacturing a wiring board using this support, a resist layer having openings is formed on a thin foil. Then, a wiring layer is formed on the thin foil exposed in the opening, the resist layer is removed, and then an insulating layer for covering the wiring layer is formed on the thin foil. If necessary, after further laminating a wiring layer and an insulating layer on the insulating layer in sequence, the supporting substrate and the thick foil are mechanically removed via the release layer, and the thin foil is removed by etching (for example, Patent Document 1). 2).
しかしながら、特許文献1に記載の配線基板の製造方法では、薄箔と配線層とは同一のエッチング液に可溶であるため、薄箔をエッチングにより除去する際に、オーバーエッチングにより配線層の端部もエッチングされ、配線層の表面が絶縁層の表面から窪んでしまう。配線層の表面が絶縁層の表面から窪んでしまうと、配線層と半導体チップ等をはんだで接続する際に、はんだが窪みに入り難いため、配線基板と半導体チップ等との接続信頼性が低下するおそれがある。
However, in the method of manufacturing a wiring board described in
特許文献2に記載の配線基板の製造方法では、薄箔は配線層に対して選択的にエッチング可能であるため、薄箔を除去する工程でオーバーエッチングにより配線層の厚さが減少する問題は生じない。しかし、例えば薄箔がニッケルである場合、ニッケルの表面が酸化されて不動態膜が形成されやすいため、ニッケルと配線層との密着が得られずニッケルと配線層との界面が剥離する場合がある。その結果、配線基板の歩留まりが低下する。 In the wiring board manufacturing method described in Patent Document 2, since the thin foil can be selectively etched with respect to the wiring layer, there is a problem that the thickness of the wiring layer decreases due to overetching in the step of removing the thin foil. Does not happen. However, for example, when the thin foil is nickel, the surface of nickel is likely to be oxidized and a passivation film is easily formed, so that the adhesion between nickel and the wiring layer may not be obtained, and the interface between the nickel and the wiring layer may peel off. is there. As a result, the yield of the wiring board decreases.
本発明は、上記の点に鑑みてなされたものであり、接続信頼性及び歩留まりの向上を可能とする配線基板の製造方法を提供することを課題とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a method for manufacturing a wiring board that enables improvement in connection reliability and yield.
本配線基板の製造方法は、支持基板上に第1の金属層と、上面が粗化面である、若しくは粒子からなる、第2の金属層とが順次積層され、前記第2の金属層は前記第1の金属層に対して選択的にエッチング可能な支持体を準備する工程と、前記第2の金属層の上面に、第3の金属層を選択的に形成する工程と、エッチング液により前記第3の金属層を粗化すると同時に前記第3の金属層に被覆されていない前記第2の金属層を溶解し、前記第2の金属層上に前記第3の金属層が積層された第1の配線層を形成する工程と、前記第1の金属層上に、前記第1の配線層を被覆する絶縁層を形成する工程と、前記支持基板を除去し、更に前記第1の金属層をエッチングにより除去する工程と、を有することを要件とする。 According to the method for manufacturing a wiring board of the present invention, a first metal layer and a second metal layer having a roughened upper surface or particles are sequentially laminated on a support substrate, and the second metal layer is A step of preparing a support capable of being selectively etched with respect to the first metal layer, a step of selectively forming a third metal layer on the upper surface of the second metal layer, and an etching solution. The third metal layer was roughened and at the same time the second metal layer not covered with the third metal layer was dissolved, and the third metal layer was laminated on the second metal layer. Forming a first wiring layer, forming an insulating layer covering the first wiring layer on the first metal layer, removing the support substrate, and further forming the first metal Removing the layer by etching.
開示の技術によれば、接続信頼性及び歩留まりの向上を可能とする配線基板の製造方法を提供できる。 According to the disclosed technology, it is possible to provide a method for manufacturing a wiring board that can improve connection reliability and yield.
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings. In addition, in each drawing, the same components may be denoted by the same reference numerals, and redundant description may be omitted.
〈第1の実施の形態〉
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する断面図である。
<First Embodiment>
[Structure of Wiring Board According to First Embodiment]
First, the structure of the wiring board according to the first embodiment will be described. FIG. 1 is a cross-sectional view illustrating a wiring board according to the first embodiment.
図1を参照するに、配線基板1は、1層の配線層10と、1層の絶縁層60とを有するコアレスの配線基板である。配線層10は、第1層11上に第2層12が積層された積層構造である。
Referring to FIG. 1,
配線基板1において、配線層10は絶縁層60の下面側に埋め込まれている。配線層10の下面は絶縁層60の下面から露出し、配線層10の上面の一部及び側面は絶縁層60に被覆されている。配線層10の上面は、絶縁層60の開口部60x内に選択的に露出されている。絶縁層60の下面から露出する配線層10の下面は、例えば、平面形状が円形に形成され、半導体チップと接続するためのパッドとして用いることができる。絶縁層60の開口部60x内に選択的に露出する配線層10の上面は、例えば、平面形状が円形に形成され、他の配線基板等と接続するためのパッドとして用いることができる。
In the
配線層10は、下面が絶縁層60の下面から露出し、上面及び側面が絶縁層60に被覆された配線パターンを有していてもよい。
The
なお、本実施の形態では、便宜上、配線基板1において、絶縁層60の開口部60xが開口する側を一方の側又は上側、配線層10の第1層11が絶縁層60から露出する側を下側又は他方の側とする。又、各部位の絶縁層60の開口部60xが開口する側の面を一方の面又は上面、第1層11が絶縁層60から露出する側の面を他方の面又は下面とする。但し、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層60の一方の面の法線方向から視ることを指し、平面形状とは対象物を絶縁層60の一方の面の法線方向から視た形状を指すものとする。
In the present embodiment, for convenience, in the
配線層10を構成する第1層11は、例えば、銅(Cu)等を用いて形成することができる。第1層11の厚さは、例えば、0.01〜1.0μm程度とすることができる。第1層11の上面は粗化面とされている。第1層11の上面の面粗度は、例えば、Ra0.3〜0.6μm程度とすることができる。第1層11の下面は、例えば、絶縁層60の下面と面一とすることができる。なお、第1層11の下面は、上面とは異なり、粗化面ではなく平坦面である。
The
配線層10を構成する第2層12は、例えば、銅(Cu)等を用いて形成することができる。第2層12の厚さは、例えば、30μm程度とすることができる。第2層12の上面は、絶縁層60の開口部60x内に選択的に露出されている。第2層12の上面及び側面は粗化面とされている。第2層12の上面及び側面の面粗度は、例えば、Ra0.3〜0.6μm程度とすることができる。
The
このように、第1層11の上面を粗化面とすることにより、第2層12の下面との密着性を向上することができる。その結果、第1層11と第2層12とが剥離することを防止できる。又、第2層12の上面及び側面(配線層10の上面及び側面)を粗化面とすることにより、絶縁層60との密着性を向上することができる。又、後述するレジスト層900との密着性が向上することで、信頼性の高いパターニングが可能となり配線のファイン化が可能となる。
In this way, by making the upper surface of the first layer 11 a roughened surface, the adhesion with the lower surface of the
絶縁層60は、配線層10が形成される層であり、ソルダーレジスト層としても機能している。絶縁層60の材料としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。但し、絶縁層60の材料として、例えば、非感光性(熱硬化性樹脂)のエポキシ系絶縁樹脂やポリイミド系絶縁樹脂を用いてもよい。絶縁層60の厚さは、例えば10〜50μm程度とすることができる。なお、絶縁層60の厚さとは、第2層12の上面から絶縁層60の上面までの距離である(他の絶縁層についても同様)。絶縁層60は、上面側に開口する開口部60xを有し、開口部60x内には配線層10の第2層12の上面の一部が露出している。
The insulating
必要に応じ、開口部60x内に露出する第2層12の上面に、はんだボール等の外部接続端子を設けてもよい。又、必要に応じ、第1層11の下面、開口部60x内に露出する第2層12の上面に金属層を形成してもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。又、金属層の形成に代えて、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施してもよい。なお、OSP処理により形成される表面処理層は、アゾール化合物やイミダゾール化合物等からなる有機被膜である。
If necessary, an external connection terminal such as a solder ball may be provided on the upper surface of the
[第1の実施の形態に係る配線基板の製造方法]
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図2及び図3は、第1の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体上に1個ずつ配線基板を作製し支持体を除去する工程としてもよい。
[Method for Manufacturing Wiring Board According to First Embodiment]
Next, a method of manufacturing the wiring board according to the first embodiment will be described. 2 and 3 are views exemplifying the manufacturing steps of the wiring board according to the first embodiment. In this embodiment mode, an example of a process in which a plurality of wiring board portions are formed over a support, the support is removed, and then the pieces are divided into individual wiring boards is shown. However, one wiring board is provided on each support. May be prepared and the support may be removed.
まず、図2(a)に示す工程では、支持基板140上に金属層130、金属層120、及び金属層110が順次積層された支持体100を準備する。
First, in the step shown in FIG. 2A, a
支持基板140としては、例えば、プリプレグを硬化させたものを用いることができる。プリプレグは、例えば、ガラス繊維やアラミド繊維等の織布や不織布(図示せず)にエポキシ系絶縁樹脂等を含侵させたものである。支持基板140の厚さは、例えば18〜100μm程度とすることができる。
As the
金属層130は、例えば、銅からなる厚さ10〜50μm程度の金属箔(キャリア箔)である。金属層130上には、剥離層(図示せず)を介して、ニッケル等からなる厚さ1.5〜5μm程度の金属層120が剥離可能な状態で貼着されている。金属層120上には、銅等からなる厚さ0.01〜1.0μm程度の金属層110が積層されている。金属層110の上面は粗化面とされており、下面よりも面粗度が大きい。金属層110の粗化面は、電解めっき法においてめっき液の組成を調整することで形成してもよいし、エッチングにより形成してもよい。金属層110の上面の面粗度は、例えば、Ra0.3〜0.6μm程度とすることができる。なお、金属層110と金属層120との組み合わせは銅とニッケルには限定されず、互いに選択的にエッチング可能な金属を用いることができる。
The
次に、図2(b)に示す工程では、支持体100の金属層110の上面に、レジスト層900を形成する。具体的には、例えば、金属層110の上面に、レジスト層900として感光性樹脂からなるドライフィルムレジストをラミネートする。金属層110の上面は粗化面とされているため、レジスト層900との密着性を向上することができる。
Next, in a step shown in FIG. 2B, a resist
次に、図2(c)に示す工程では、ドライフィルムレジスト等からなるレジスト層900を露光及び現像によりパターニングし、配線層10を形成する部分に金属層110の上面(粗化面)を選択的に露出する開口部900xを形成する。
Next, in a step shown in FIG. 2C, a resist
次に、図2(d)に示す工程では、金属層110をめっき給電層に利用する電解めっき法により、レジスト層900の開口部900x内に露出する金属層110の上面(粗化面)に第2層12を選択的に形成する。第2層12は、下面が金属層110の上面に接し、上面が開口部900x内に露出する。第2層12として、金属層110と同一のエッチング液に可溶な金属層を形成することにより、図3(b)に示す工程で第2層12及び金属層110の表面を同時に粗化することができる。第2層12及び金属層110は、例えば、銅層とすることができる。
Next, in the step shown in FIG. 2D, the upper surface (roughened surface) of the
次に、図3(a)に示す工程では、図2(d)に示すレジスト層900を剥離する。レジスト層900は、例えば、水酸化ナトリウム等を含有する剥離液を用いて剥離できる。
Next, in the step shown in FIG. 3A, the resist
次に、図3(b)に示す工程で、エッチング液により第2層12を粗化すると同時に第2層12に被覆されていない金属層110を溶解して除去する。これにより、金属層110の残部が第1層11となり、第1層11上に第2層12が積層された配線層10が形成される。例えば、第1層11及び第2層12が銅層である場合には、例えば、過酸化水素/硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等のエッチング液を用いることができる。この際、金属層120がニッケルからなる場合には、金属層120がエッチングストップ層となるため、金属層130はエッチングされない。
Next, in a step shown in FIG. 3B, the
第2層12に覆われていない金属層110をエッチングにより除去すると同時に、第2層12の上面及び側面が粗化される(すなわち、配線層10の上面及び側面が粗化される)。配線層10の上面及び側面の面粗度はRa0.3〜0.6μm程度とすることが好ましく、この場合のエッチング量は0.35〜1.5μm程度となる。
At the same time that the
つまり、図2(a)に示す工程で、金属層110をエッチング量0.35〜1.5μmで除去できる厚さ(例えば、厚さ0.01〜1.0μm程度)に形成しておく。これにより、図3(b)に示す工程で、配線層10の上面及び側面をRa0.3〜0.6μm程度を狙ってエッチングするのと同時に、第2層12に覆われていない金属層110を除去することができる。
That is, in the step shown in FIG. 2A, the
次に、図3(c)に示す工程では、金属層120の上面に配線層10を被覆する絶縁層60を形成する。絶縁層60は、例えば、液状又はペースト状の絶縁樹脂を、スクリーン印刷法、ロールコート法、又は、スピンコート法等により、配線層10を被覆するように塗布することで形成できる。或いは、フィルム状の絶縁樹脂を、配線層10を被覆するようにラミネートしてもよい。絶縁樹脂としては、例えば、感光性又は非感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂やポリイミド系絶縁樹脂等を用いることができる。
Next, in the step shown in FIG. 3C, the insulating
そして、塗布又はラミネートした絶縁樹脂を露光及び現像することで絶縁層60に配線層10の上面を選択的に露出する開口部60xを形成する(フォトリソグラフィ法)。非感光性のエポキシ系絶縁樹脂やポリイミド系絶縁樹脂等を絶縁層60の材料として用いた場合には、開口部60xをレーザ加工法やブラスト処理等により形成してもよい。開口部60xをレーザ加工法により形成した場合には、デスミア処理を行い、開口部60x内に露出する配線層10の上面に付着した絶縁層60の樹脂残渣を除去することが好ましい。
Then, the applied or laminated insulating resin is exposed and developed to form an
次に、図3(d)に示す工程では、図3(c)に示す構造体から支持体100の一部を除去する。具体的には、支持体100に機械的な力を加え、金属層120と金属層130との界面を剥離する。前述のように、金属層120は、剥離層(図示せず)を介して金属層130上に剥離可能な状態で貼着されているため、金属層120と金属層130との界面は容易に剥離することができる。これにより、金属層120のみが絶縁層60側に残り、支持体100を構成する他の部材(金属層130及び支持基板140)が除去される。
Next, in the step shown in FIG. 3D, a part of the
次に、図3(e)に示す工程では、金属層120(図3(d)参照)を除去する。金属層120がニッケル(Ni)からなり配線層10の第1層11が銅からなる場合には、銅を除去せずにニッケル(Ni)を除去するエッチング液を選択する。例えば、過酸化水素/硝酸系水溶液等のエッチング液を用いることができる。これにより、配線層10の第1層11はエッチングせずに金属層120のみをエッチングすることができる。その結果、絶縁層60の下面に配線層10の第1層11の下面が露出する。配線層10の第1層11の下面は、例えば、絶縁層60の下面と面一とすることができる。
Next, in the step shown in FIG. 3E, the metal layer 120 (see FIG. 3D) is removed. When the
なお、絶縁層60の下面の第1層11の下面が露出している以外の領域に、金属層110の残渣が存在する場合には、エッチングにより除去することができる。この際、残渣は微量であるため、第1層11の下面がエッチングにより窪むおそれはほとんどない。もちろん、図3(b)の工程で、第2層12に被覆されていない金属層110を完全に除去してもよい。
Note that when a residue of the
必要に応じ、絶縁層60の下面に露出する配線層10の第1層11の下面や、開口部60x内に露出する配線層10の第2層12の上面に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、前述の通りである。又、絶縁層60の下面に露出する配線層10の第1層11の下面や、開口部60x内に露出する配線層10の第2層12の上面に、OSP処理等の酸化防止処理を施してもよい。
If necessary, on the lower surface of the
図3(e)に示す工程の後、図3(e)に示す構造体をスライサー等により切断位置Cで切断して個片化することにより、複数の配線基板1(図1参照)が完成する。必要に応じ、開口部60x内に露出する配線層10の第2層12の上面に、はんだボール等の外部接続端子を設けてもよい。
After the step shown in FIG. 3E, the plurality of wiring boards 1 (see FIG. 1) are completed by cutting the structure shown in FIG. 3E at a cutting position C with a slicer or the like to divide it into individual pieces. To do. If necessary, an external connection terminal such as a solder ball may be provided on the upper surface of the
このように、第1の実施の形態に係る配線基板の製造方法によれば、支持基板140上に金属層120と、金属層120に対して選択的にエッチング可能な金属層110とが順次積層され、金属層110の上面が粗化面とされた支持体100を用いる。そして、金属層110の粗化面に第2層12を選択的に形成し、エッチング液により第2層12を粗化すると同時に第2層12に被覆されていない金属層110を溶解して除去して、第1層11上に第2層12が積層された配線層10を形成する。
As described above, according to the method of manufacturing the wiring board according to the first embodiment, the
これにより、従来の方法のように、支持基板140並びに金属層120及び130を除去後に金属層110をエッチングする工程が不要となるため、配線層10の下面が絶縁層60の下面から窪むことがない。そのため、配線層10と半導体チップ等をはんだで接続する際に、はんだが窪みに入り難い問題が生じないため、配線基板1と半導体チップ等との接続信頼性を向上できる。
Accordingly, unlike the conventional method, the step of etching the
又、従来の方法では、配線層の下面が絶縁層の下面から窪むことによる配線層の厚さの減少分を考慮して元々の配線層の厚さを厚くしておく必要がある。この場合、配線層を選択的に形成する際に用いるレジスト層の厚さが厚くなるため、配線層の高密度化(ファインパターン化)が困難になる。第1の実施の形態に係る配線基板の製造方法によれば、従来の方法に比べてレジスト層の厚さを薄くできるため、配線層の高密度化(ファインパターン化)が可能となる。 Further, in the conventional method, it is necessary to increase the original thickness of the wiring layer in consideration of the decrease in the thickness of the wiring layer due to the depression of the lower surface of the wiring layer from the lower surface of the insulating layer. In this case, the thickness of the resist layer used when selectively forming the wiring layer becomes thicker, which makes it difficult to increase the density (fine patterning) of the wiring layer. According to the method of manufacturing the wiring board according to the first embodiment, the thickness of the resist layer can be made smaller than that in the conventional method, so that the wiring layer can be made denser (fine patterning).
又、第1の実施の形態に係る配線基板の製造方法によれば、エッチングストップ層となる金属層120上に金属層110を形成しており、金属層120と金属層110に別々の材料を選択できる。そのため、エッチングストップ層となる金属層120の材料としてニッケルを選択した場合でも、ニッケルの表面は金属層110に被覆されているため、表面が酸化されることによる不動態膜の形成は抑制される。又、金属層110の材料として不動態膜が形成され難い銅等を選択することで、不動態膜に起因する金属層110と第2層12との密着性の低下を回避できる。その結果、金属層110と第2層12との界面が剥離することがなくなり、配線基板1の歩留まりを向上できる。
Further, according to the method of manufacturing the wiring board in the first embodiment, the
又、第1の実施の形態に係る配線基板の製造方法において、第2層12として、金属層110と同一のエッチング液に可溶な金属層を形成することが好ましい。これにより、第2層12に被覆されていない金属層110を除去すると同時に、第2層12に被覆されている金属層110の側面並びに第2層12の上面及び側面を粗化することができる。つまり、不要な金属層110の除去と、絶縁層60との密着性を向上するための粗化とを同時に行うことができるため、配線基板1の製造工程の簡略化及び低コスト化が可能となる。
In addition, in the method for manufacturing a wiring board according to the first embodiment, it is preferable that the
〈第2の実施の形態〉
第2の実施の形態では、3層構造の配線基板の例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<Second Embodiment>
The second embodiment shows an example of a wiring board having a three-layer structure. In addition, in the second embodiment, description of the same components as those in the above-described embodiments may be omitted.
[第2の実施の形態に係る配線基板の構造]
まず、第2の実施の形態に係る配線基板の構造について説明する。図4は、第2の実施の形態に係る配線基板を例示する断面図である。図4を参照するに、第2の実施の形態に係る配線基板2は、絶縁層20、配線層30、絶縁層40、配線層50、及び絶縁層70が追加された点が配線基板1(図1参照)と相違する。
[Structure of Wiring Board According to Second Embodiment]
First, the structure of the wiring board according to the second embodiment will be described. FIG. 4 is a cross-sectional view illustrating a wiring board according to the second embodiment. Referring to FIG. 4, the wiring board 2 according to the second embodiment is different from the
絶縁層20は、配線層10の上面及び側面を被覆するように形成されている。絶縁層20の材料としては、例えば、非感光性(熱硬化性樹脂)のエポキシ系絶縁樹脂やポリイミド系絶縁樹脂等を用いることができる。但し、絶縁層60の材料として、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いてもよい。絶縁層20は、シリカ(SiO2)等のフィラーを含有しても構わない。絶縁層20の厚さは、例えば10〜50μm程度とすることができる。絶縁層20は、上面側に開口するビアホール20xを有し、ビアホール20x内には配線層10の第2層12の上面の一部が露出している。
The insulating
配線層30は、絶縁層20上に形成されている。配線層30は、絶縁層20を貫通し配線層10の上面を露出するビアホール20x内に充填されたビア配線、及び絶縁層20の上面に形成された配線パターンを含んで構成されている。ビアホール20xは、絶縁層40側に開口されている開口部の径が配線層10の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。配線層30は、ビアホール20xの底部に露出した配線層10と電気的に接続されている。
The
配線層30は、第1層31と、第2層32と、第3層33とを備えている。第1層31は、絶縁層20の上面のビアホール20xの周囲に形成されている。第2層32は、第1層31上に形成され、第1層31上から延在してビアホール20xの内壁に沿って形成され、更にビアホール20x内に露出する配線層10の上面を被覆している。第3層33は、第2層32上に形成され、内壁に第2層32が形成されたビアホール20x内を充填している。
The
第1層31、第2層32、及び第3層33の材料としては、例えば、銅等を用いることができる。第1層31の厚さは、例えば、0.5〜5μm程度とすることができる。第2層32の厚さは、例えば、0.3〜1.5μm程度とすることができる。第3層33の厚さは、例えば、4〜30μm程度とすることができる。
As a material for the
第1層31の側面は、粗化面とされている。又、第2層32の側面は、粗化面とされている。又、第3層33の上面及び側面は粗化面とされている。つまり、配線層30の上面及び側面は、粗化面とされている。第1層31の側面、第2層32の側面、並びに第3層33の上面及び側面の面粗度は、例えば、Ra0.3〜0.6μm程度とすることができる。
The side surface of the
絶縁層40は、配線層30の上面及び側面を被覆するように形成されている。絶縁層40の材料や厚さは、例えば、絶縁層20と同様とすることができる。絶縁層40は、上面側に開口するビアホール40xを有し、ビアホール40x内には配線層30の第3層33の上面の一部が露出している。
The insulating
配線層50は、絶縁層40上に形成されている。配線層50は、絶縁層40を貫通し配線層30の上面を露出するビアホール40x内に充填されたビア配線、及び絶縁層40の上面に形成された配線パターンを含んで構成されている。ビアホール40xは、絶縁層60側に開口されている開口部の径が配線層30の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となっている。配線層50は、ビアホール40xの底部に露出した配線層30と電気的に接続されている。
The
配線層50は、第1層51と、第2層52と、第3層53とを備えている。配線層50の第1層51、第2層52、及び第3層53の構造や材料等は、配線層30の第1層31、第2層32、及び第3層33と同様とすることができる。
The
第1層51の側面は、粗化面とされている。又、第2層52の側面は、粗化面とされている。又、第3層53の上面及び側面は粗化面とされている。つまり、配線層50の上面及び側面は、粗化面とされている。第1層51の側面、第2層52の側面、並びに第3層53の上面及び側面の面粗度は、例えば、Ra0.3〜0.6μm程度とすることができる。
The side surface of the
絶縁層60は、配線層50の上面及び側面を被覆するように形成されている。絶縁層60の開口部60x内には配線層50の第3層53の上面の一部が露出している。絶縁層60の開口部60x内に選択的に露出する配線層50の上面は、例えば、平面形状が円形に形成され、他の配線基板等と接続するためのパッドとして用いることができる。
The insulating
絶縁層70は、絶縁層20の下面に、配線層10を被覆するように形成されており、ソルダーレジスト層として機能している。絶縁層70は開口部70xを有し、開口部70xは配線層10を選択的に露出している。開口部70x内に露出する配線層10の下面は、例えば、平面形状が円形に形成され、半導体チップと接続するためのパッドとして用いることができる。絶縁層70の材料や厚さは、例えば、絶縁層60と同様とすることができる。
The insulating
[第2の実施の形態に係る配線基板の製造方法]
次に、第2の実施の形態に係る配線基板の製造方法について説明する。図5〜図7は、第2の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体上に1個ずつ配線基板を作製し支持体を除去する工程としてもよい。
[Method of Manufacturing Wiring Board According to Second Embodiment]
Next, a method of manufacturing the wiring board according to the second embodiment will be described. 5 to 7 are views exemplifying the manufacturing steps of the wiring board according to the second embodiment. In this embodiment mode, an example of a process in which a plurality of wiring board portions are formed over a support, the support is removed, and then the pieces are divided into individual wiring boards is shown. However, one wiring board is provided on each support. May be prepared and the support may be removed.
まず、第1の実施の形態の図2(a)〜図3(b)に示す工程を実行する。そして、図5(a)に示す工程では、絶縁層20上に銅箔等の金属箔310を積層する。具体的には、例えば、プリプレグの一方の面に金属箔310が接着された金属箔付プリプレグを準備する。そして、プリプレグが配線層10を被覆するように金属層120の上面に金属箔付プリプレグを積層し、加熱処理しながら金型でプレス成形する。これにより、プリプレグが硬化し、上面に金属箔310が積層された絶縁層20が形成される。なお、プリプレグに限らずガラスクロスを含有しない感光性・非感光性樹脂を用いても良い。
First, the steps shown in FIGS. 2A to 3B of the first embodiment are executed. Then, in the step shown in FIG. 5A, a
次に、図5(b)に示す工程では、金属箔310及び絶縁層20を貫通し、配線層10の上面を露出するビアホール20xを形成する。ビアホール20xは、例えば、金属箔310及び絶縁層20にレーザ光を照射するレーザ加工法により形成することができる。ビアホール20xをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール20x内に露出する配線層10の上面に付着した絶縁層20の樹脂残渣を除去することが好ましい。
Next, in a step shown in FIG. 5B, a via
次に、図5(c)に示す工程から図6(b)に示す工程では、配線層30を形成する。配線層30は、例えば、セミアディティブ法により形成することができる。セミアディティブ法を用いて配線層30を形成するには、まず、図5(c)に示すように、無電解めっき法又はスパッタ法により、シード層として、銅等からなる金属層320を形成する。金属層320は、金属箔310の上面全面、ビアホール20xの内壁面、及びビアホール20x内に露出する配線層10の上面を連続的に被覆するように形成する。金属層320の厚さは、例えば、0.3〜1.5μm程度とすることができる。
Next, in the step shown in FIG. 5C to the step shown in FIG. 6B, the
なお、図5(a)に示す工程で金属箔310を積層せずに絶縁層20となるプリプレグのみを積層し、図5(c)に示す工程で絶縁層20上に金属層320を直接形成してもよい。但し、金属箔付プリプレグを用いる場合、絶縁層20と金属箔310との密着性を高くできるため、金属箔310上に金属層320を形成すると、結果として金属層320と絶縁層20との密着性も向上できる点で好適である。
It should be noted that only the prepreg which becomes the insulating
次に、図5(d)に示すように、金属層320上に配線層30に対応する開口部910xを備えたレジスト層910(ドライフィルムレジスト等)を形成する。そして、図6(a)に示すように、金属層320を給電層に利用した電解めっき法により、レジスト層910の開口部910x内に銅等を析出して電解めっき層である第3層33を選択的に形成する。
Next, as shown in FIG. 5D, a resist layer 910 (dry film resist or the like) having an
次に、図6(b)に示すように、レジスト層910を除去した後、第3層33をマスクにして、第3層33に覆われていない金属箔310及び金属層320をエッチングにより除去する。これにより、金属箔310から第1層31が形成され、金属層320から第2層32が形成され、第1層31と、第2層32と、第3層33とを備えた配線層30が形成される。例えば、第1層31及び第2層32が銅からなる場合には、例えば、過酸化水素/硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等のエッチング液を用いることができる。
Next, as shown in FIG. 6B, after removing the resist
第3層33に覆われていない金属箔310及び金属層320をエッチングにより除去すると同時に、第1層31及び第2層32の側面、並びに第3層33の上面及び側面が粗化される(すなわち、配線層30の上面及び側面が粗化される)。配線層30の上面及び側面が粗化されることで、配線層30と後工程で形成される絶縁層40との密着性を向上できる。配線層30の上面及び側面の面粗度はRa0.3〜0.6μm程度とすることが好ましく、この場合のエッチング量は0.35〜1.5μm程度となる。
The
つまり、図5(a)及び図5(c)に示す工程で、金属箔310と金属層320との総厚がエッチング量0.35〜1.5μmで除去できる厚さ(例えば、厚さ0.8μm)になるように金属箔310及び金属層320を形成しておく。これにより、図6(b)に示す工程で、配線層30の上面及び側面をRa0.3〜0.6μm程度を狙ってエッチングするのと同時に、第3層33に覆われていない金属箔310及び金属層320を除去することができる。又、シード層の除去と粗化とを別工程で行っても良い。
That is, in the process shown in FIGS. 5A and 5C, the total thickness of the
次に、図6(c)に示す工程では、図5(a)〜図6(b)と同様の工程を実行し、絶縁層40及び配線層50を形成する。具体的には、絶縁層20上に配線層30を被覆する絶縁層40を形成し、絶縁層40に配線層30の上面を露出するビアホール40xを形成後、絶縁層40上にビアホール40xを介して配線層30と電気的に接続する配線層50を形成する。配線層50の上面及び側面は、配線層30の上面及び側面と同様に粗化される。配線層50の上面及び側面が粗化されることで、配線層50と後工程で形成される絶縁層60との密着性を向上できる。
Next, in the step shown in FIG. 6C, the same steps as those in FIGS. 5A to 6B are performed to form the insulating
次に、図7(a)に示す工程では、図3(d)に示す工程と同様にして、図6(c)に示す構造体から支持体100の一部を除去する。具体的には、支持体100に機械的な力を加え、金属層120と金属層130との界面を剥離する。これにより、金属層120のみが絶縁層20側に残り、支持体100を構成する他の部材(金属層130及び支持基板140)が除去される。
Next, in the step shown in FIG. 7A, similar to the step shown in FIG. 3D, a part of the
次に、図7(b)に示す工程では、図3(e)に示す工程と同様にして、金属層120(図7(a)参照)を除去する。これにより、絶縁層20の下面に配線層10の第1層11の下面が露出する。配線層10の第1層11の下面は、例えば、絶縁層20の下面と面一とすることができる。
Next, in the step shown in FIG. 7B, the metal layer 120 (see FIG. 7A) is removed similarly to the step shown in FIG. As a result, the lower surface of the
なお、絶縁層20の下面の第1層11の下面が露出している以外の領域に、金属層110の残渣が存在する場合には、エッチングにより除去することができる。この際、残渣は微量であるため、第1層11の下面がエッチングにより窪むおそれはほとんどない。
Note that when a residue of the
次に、図7(c)に示す工程では、絶縁層40の上面に配線層50を被覆する絶縁層60を形成する。又、絶縁層20の下面に配線層10を被覆する絶縁層70を形成する。絶縁層60及び70は、ソルダーレジスト層として機能する層である。そして、絶縁層60に配線層50の上面を選択的に露出する開口部60xを形成する。又、絶縁層70に配線層10の下面を選択的に露出する開口部70xを形成する。絶縁層60及び70並びに開口部60x及び70xは、例えば、図3(c)に示す工程の絶縁層60及び開口部60xと同様の方法により形成できる。
Next, in the step shown in FIG. 7C, the insulating
必要に応じ、絶縁層20の下面に露出する配線層10の第1層11の下面や、開口部60x内に露出する配線層50の第3層53の上面に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、前述の通りである。又、絶縁層20の下面に露出する配線層10の第1層11の下面や、開口部60x内に露出する配線層50の第3層53の上面に、OSP処理等の酸化防止処理を施してもよい。
If necessary, on the lower surface of the
なお、絶縁層60は、図6(c)に示す工程で配線層50を形成後に形成してもよい。又、絶縁層70は、必要に応じて形成すればよい。
The insulating
図7(c)に示す工程の後、図7(c)に示す構造体をスライサー等により切断位置Cで切断して個片化することにより、複数の配線基板2(図4参照)が完成する。必要に応じ、開口部60x内に露出する配線層50の第3層53の上面に、はんだボール等の外部接続端子を設けてもよい。
After the step shown in FIG. 7C, a plurality of wiring boards 2 (see FIG. 4) are completed by cutting the structure shown in FIG. To do. If necessary, an external connection terminal such as a solder ball may be provided on the upper surface of the
このように、3層構造の配線基板2を実現できる。配線層50上に絶縁層及び配線層を必要数交互に積層し、4層構造以上の配線基板とすることも可能である。配線基板2は、第1の実施の形態と同様の効果を奏する。又、2層目以降の配線層についても、不要な金属層の除去と、絶縁層との密着性を向上するための配線層の粗化とを同時に行うことができるため、配線基板2の製造工程の簡略化及び低コスト化が可能となる。
In this way, the wiring board 2 having a three-layer structure can be realized. It is also possible to alternately stack a required number of insulating layers and wiring layers on the
〈支持体の変形例〉
ここでは、支持体の変形例を示す。なお、支持体の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<Modification of support>
Here, a modified example of the support is shown. In the modified example of the support, the description of the same components as those in the above-described embodiment may be omitted.
図8は、支持体の変形例を示す断面図である。図8(a)に示すように、支持体100Aでは、金属層120と金属層110と間に、スパッタ法により形成された金属層150が積層されている。金属層150の材料としては、例えば、銅やニッケル等を用いることができる。金属層150の厚さは、例えば、0.1μm以下程度とすることができる。
FIG. 8: is sectional drawing which shows the modification of a support body. As shown in FIG. 8A, in the
例えば、金属層120がニッケル箔からなり、金属層110が電解銅めっき層からなる場合、両者の間の密着性が確保できない場合がある。この場合、両者の間にスパッタ法により形成された金属層150を配することで、両者の間の密着性を向上できる。
For example, when the
図8(b)に示すように、支持体100Bでは、支持基板140と金属層120との間に金属層130Aが積層され、金属層130Aの支持基板140と接する下面が粗化面とされている。金属層130Aの下面の面粗度は、例えば、Ra0.3〜1.0μm程度とすることができる。このように、金属層130Aの支持基板140と接する面を粗化面とすることで、金属層130Aと支持基板140との密着性を向上できる。支持体100Bにおいて、支持体100Aと同様に、金属層120と金属層110と間に、スパッタ法により形成された金属層150を積層してもよい。
As shown in FIG. 8B, in the support 100B, the
図8(c)に示すように、支持体100Cでは、金属層120上に粒子からなる金属層110Aが設けられている。金属層110Aは、1次粒子111、及び1次粒子111から形成される2次粒子112から構成されている。
As shown in FIG. 8C, in the support 100C, a
1次粒子111の直径は、例えば、10〜200nmとすることができる。より好適には10〜40nm程度とすることができる。又、2次粒子112の直径φ1は、例えば、1μm以下程度とすることができる。より好適には400nm以下程度とすることができる。但し、1次粒子111及び2次粒子112の断面形状は、円形には限らず、楕円形、多角形等の様々な形状であって構わない。
The diameter of the
金属層110Aの上面の表面粗さは、Rz≦2.0μm(十点平均粗さ)とすることができる。なお、このRzには、下層となる金属層120の表面粗さに追随して生じる凹凸も含んでいる。
The surface roughness of the upper surface of the
金属層110Aは、例えば、硫酸銅溶液中において、限界電流密度近傍で陰極電解することで、デンドライト状若しくは微粒子状の銅の析出物を金属層120の表面に析出して形成できる。なお、銅の析出物の脱落を防止するため、金属層110Aの上面を銅めっき等により被覆してもよい。その際の表面粗さは、銅めっき等により被覆される前の金属層110Aの上面の表面粗さに追随してもよいし、金属層110Aの上面を被覆した銅めっき等の表面が新たに粗化されていてもよい。
The
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。 Although the preferred embodiments and the like have been described above in detail, the present invention is not limited to the above-described embodiments and the like, and various embodiments and the like described above can be performed without departing from the scope described in the claims. Modifications and substitutions can be added.
例えば、配線基板1や配線基板2の製造方法において、支持基板140の両面に金属層130、金属層120、及び金属層110が順次積層された支持体を用いてもよい。この場合、支持体の両面側に配線基板となる各構成部を形成し、その後支持体の不要部を分離又は除去する工程とすることができる。
For example, in the method of manufacturing the
又、支持体において、剥離層は必ずしも設けなくてもよい。例えば、支持体において、剥離層を設けずに金属層120と金属層130とを外縁部のみで接着した構造とすることができる。この構造では、外縁部以外では、金属層120と金属層130とは接しているだけである。この場合は、図3(d)に示す工程で、図3(c)に示す構造体の金属層120と金属層130とが接着されている外縁部を切断して除去することで、金属層130及び支持基板140を金属層120と容易に分離することができる。
Further, the release layer does not necessarily have to be provided in the support. For example, the support may have a structure in which the
又、絶縁層70を形成する際の、配線層10の表面を粗化する工程により第1層11がエッチングにより除去されてしまう場合があるが、その場合も窪み量は微小であり電子部品搭載性に対する影響はほとんどない。
In addition, when the insulating
1、2 配線基板
10 配線層
11、31、51 第1層
12、32、52 第2層
20、40、60、70 絶縁層
20x、40x ビアホール
33、53 第3層
60x、70x 開口部
100、100A、100B 支持体
110、110A、120、130、130A、150、320 金属層
111 1次粒子
112 2次粒子
140 支持基板
310 金属箔
1, 2
Claims (9)
前記第2の金属層の上面に、第3の金属層を選択的に形成する工程と、
エッチング液により前記第3の金属層を粗化すると同時に前記第3の金属層に被覆されていない前記第2の金属層を溶解し、前記第2の金属層上に前記第3の金属層が積層された第1の配線層を形成する工程と、
前記第1の金属層上に、前記第1の配線層を被覆する絶縁層を形成する工程と、
前記支持基板を除去し、更に前記第1の金属層をエッチングにより除去する工程と、を有する配線基板の製造方法。 A first metal layer and a second metal layer whose upper surface is a roughened surface or is composed of particles are sequentially stacked on a supporting substrate, and the second metal layer is formed on the first metal layer with respect to the first metal layer. And preparing a support that can be selectively etched,
Selectively forming a third metal layer on the upper surface of the second metal layer;
The third metal layer is roughened by an etching solution, and at the same time, the second metal layer not covered with the third metal layer is dissolved, and the third metal layer is formed on the second metal layer. A step of forming a laminated first wiring layer,
Forming an insulating layer on the first metal layer to cover the first wiring layer;
A step of removing the support substrate and further removing the first metal layer by etching.
前記シード層上に、電解めっき層を選択的に形成する工程と、
前記電解めっき層に被覆されていない前記シード層をエッチングにより除去し、前記シード層上に前記電解めっき層が積層された第2の配線層を形成する請求項2に記載の配線基板の製造方法。 In the step of forming the second wiring layer, a step of forming a seed layer on the insulating layer;
A step of selectively forming an electrolytic plating layer on the seed layer,
The method for manufacturing a wiring board according to claim 2, wherein the seed layer not covered with the electrolytic plating layer is removed by etching to form a second wiring layer in which the electrolytic plating layer is laminated on the seed layer. ..
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020081417A JP6935539B2 (en) | 2016-11-30 | 2020-05-01 | Wiring board manufacturing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016232678A JP6738718B2 (en) | 2016-11-30 | 2016-11-30 | Wiring board manufacturing method |
JP2020081417A JP6935539B2 (en) | 2016-11-30 | 2020-05-01 | Wiring board manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016232678A Division JP6738718B2 (en) | 2016-11-30 | 2016-11-30 | Wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020115594A true JP2020115594A (en) | 2020-07-30 |
JP6935539B2 JP6935539B2 (en) | 2021-09-15 |
Family
ID=71778767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020081417A Active JP6935539B2 (en) | 2016-11-30 | 2020-05-01 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6935539B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230140717A (en) * | 2022-03-30 | 2023-10-10 | 엘지이노텍 주식회사 | Circuit board and semiconductor package comprising the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002374066A (en) * | 2001-06-14 | 2002-12-26 | Ibiden Co Ltd | Method for manufacturing multilayered printed circuit substrate |
JP2003152341A (en) * | 2001-11-13 | 2003-05-23 | Mitsui Mining & Smelting Co Ltd | Multilayer composite material used for forming conductor of printed wiring board, method of manufacturing it and printed wiring board using multilayer composite material |
JP2009105393A (en) * | 2007-10-05 | 2009-05-14 | Shinko Electric Ind Co Ltd | Wiring board, semiconductor apparatus, and method of manufacturing them |
JP2013150013A (en) * | 2006-06-30 | 2013-08-01 | Nec Corp | Semiconductor device |
JP2015015285A (en) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | Wiring board and method for manufacturing wiring board |
JP2015035588A (en) * | 2013-07-11 | 2015-02-19 | 新光電気工業株式会社 | Wiring board and manufacturing method thereof |
-
2020
- 2020-05-01 JP JP2020081417A patent/JP6935539B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002374066A (en) * | 2001-06-14 | 2002-12-26 | Ibiden Co Ltd | Method for manufacturing multilayered printed circuit substrate |
JP2003152341A (en) * | 2001-11-13 | 2003-05-23 | Mitsui Mining & Smelting Co Ltd | Multilayer composite material used for forming conductor of printed wiring board, method of manufacturing it and printed wiring board using multilayer composite material |
JP2013150013A (en) * | 2006-06-30 | 2013-08-01 | Nec Corp | Semiconductor device |
JP2009105393A (en) * | 2007-10-05 | 2009-05-14 | Shinko Electric Ind Co Ltd | Wiring board, semiconductor apparatus, and method of manufacturing them |
JP2015015285A (en) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | Wiring board and method for manufacturing wiring board |
JP2015035588A (en) * | 2013-07-11 | 2015-02-19 | 新光電気工業株式会社 | Wiring board and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP6935539B2 (en) | 2021-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7768116B2 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
JP6661232B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
JP2010135721A (en) | Printed circuit board comprising metal bump and method of manufacturing the same | |
TWI481318B (en) | Laminated multilayer printed wiring board and method of manufacturing the same | |
JP6738718B2 (en) | Wiring board manufacturing method | |
JP2012169591A (en) | Multilayer wiring board | |
JP2019041041A (en) | Wiring board, semiconductor device, wiring board manufacturing method and semiconductor device manufacturing method | |
US9911695B2 (en) | Wiring board including multiple wiring layers that are different in surface roughness | |
JP2015159197A (en) | Wiring board and method for manufacturing the same | |
JP2012124363A (en) | Manufacturing method for multilayer wiring board | |
JP4460013B2 (en) | Wiring board manufacturing method | |
JP4857433B2 (en) | Metal laminate, metal laminate manufacturing method and printed circuit board manufacturing method | |
JP6935539B2 (en) | Wiring board manufacturing method | |
JP2020155631A (en) | Wiring board, manufacturing method of them, and semiconductor package | |
CN102308679B (en) | Method of manufacturing multi-layered printed circuit board | |
JP6457881B2 (en) | Wiring board and manufacturing method thereof | |
JP2007013048A (en) | Multilayer wiring board manufacturing method | |
JP6689691B2 (en) | Wiring board and manufacturing method thereof | |
US9741652B1 (en) | Wiring substrate | |
JP2019212692A (en) | Wiring board and manufacturing method thereof | |
JP4445778B2 (en) | Wiring board manufacturing method | |
JP2011100792A (en) | Method for manufacturing wiring board | |
JP5958275B2 (en) | Method for manufacturing printed circuit board | |
JP2023125724A (en) | Wiring board and method for manufacturing the same | |
JP2012109509A (en) | Printed wiring board manufacturing method, the printed wiring board, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6935539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |