JP2020112779A - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP2020112779A
JP2020112779A JP2019201765A JP2019201765A JP2020112779A JP 2020112779 A JP2020112779 A JP 2020112779A JP 2019201765 A JP2019201765 A JP 2019201765A JP 2019201765 A JP2019201765 A JP 2019201765A JP 2020112779 A JP2020112779 A JP 2020112779A
Authority
JP
Japan
Prior art keywords
switch element
image forming
forming apparatus
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019201765A
Other languages
Japanese (ja)
Other versions
JP2020112779A5 (en
JP7475837B2 (en
Inventor
大吉　和博
Kazuhiro Oyoshi
和博 大吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to US16/724,802 priority Critical patent/US10795300B2/en
Publication of JP2020112779A publication Critical patent/JP2020112779A/en
Publication of JP2020112779A5 publication Critical patent/JP2020112779A5/ja
Application granted granted Critical
Publication of JP7475837B2 publication Critical patent/JP7475837B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)

Abstract

To provide an image forming apparatus that can perform fault diagnosis while reducing the start-up time even with a configuration in which a power supply system is provided with a plurality of switch elements.SOLUTION: An image forming apparatus comprises: a driver substrate 230 that distributes a +24 V power supply voltage supplied from a power supply substrate 200 into a +24 V_A voltage, a +24 V_B voltage, and a +24 V_C voltage, and drives loads; and an engine control substrate 220 that controls the operation of the driver substrate 230. The driver substrate 230 supplies/blocks the +24 V_A voltage with an FET 232. The FETs 233, 234 are supplied with the +24 V_A voltage. The engine control substrate 220 performs fault diagnosis on the FET 232 at the start-up of the image forming apparatus, and when abnormality occurs in the loads, performs fault diagnosis on the FETs 233, 234.SELECTED DRAWING: Figure 2

Description

本発明は、複写機、プリンタ等の画像形成装置において、動作の異常が発生したときに異常の原因となった故障箇所を特定する技術に関する。 The present invention relates to a technique for identifying a failure location causing an abnormality when an operation abnormality occurs in an image forming apparatus such as a copying machine or a printer.

画像形成装置は、装置の安全性の向上のために、起動時に電源や電源の供給／遮断を切り替えるスイッチ素子の故障診断を行う。スイッチ素子には、ＦＥＴ（Field Effect Transistor）が用いられることが多いため、以下、スイッチ素子をＦＥＴとして説明する。ＦＥＴは、画像形成装置内の各部への電源電圧の供給を制御するために、各部への電源系統毎に複数設けられる。画像形成装置は、各ＦＥＴのオン／オフを制御して、各電源系統への電源電圧の供給が正常に行われていることを確認する故障診断を行う。具体的には、画像形成装置は、起動時に、ＦＥＴの入力部に電源電圧が供給されているか、ＦＥＴのオン時にＦＥＴの出力部に所定の電圧が出力されているか、ＦＥＴのオフ時にＦＥＴの出力部への電源電圧が遮断されているか、によりＦＥＴの故障診断を行う。画像形成装置は、動作中にも電源回路及び負荷の動作状態を監視しており、動作状態に異常が生じた場合に故障診断を行って、故障箇所を特定している。 In order to improve the safety of the image forming apparatus, the image forming apparatus performs a failure diagnosis of a power source or a switch element that switches between supply and cutoff of the power source at startup. Since a FET (Field Effect Transistor) is often used as the switch element, the switch element will be described below as an FET. A plurality of FETs are provided for each power supply system to each unit in order to control the supply of the power supply voltage to each unit in the image forming apparatus. The image forming apparatus controls ON/OFF of each FET to perform a failure diagnosis for confirming that the power supply voltage is normally supplied to each power supply system. Specifically, the image forming apparatus is configured such that the power supply voltage is supplied to the input part of the FET at the time of startup, a predetermined voltage is output to the output part of the FET when the FET is turned on, or the power supply voltage of the FET is turned off when the FET is turned off. FET failure diagnosis is performed depending on whether the power supply voltage to the output unit is cut off. The image forming apparatus monitors the operating states of the power supply circuit and the load even during operation, and when an abnormality occurs in the operating state, performs a failure diagnosis to identify the failure location.

画像形成装置は、一般的に、２種類以上の電源電圧を使用して、内部の構成部品を駆動する。例えば、画像形成装置の動作を制御するコントローラは、マイクロプロセッサや信号処理を行うＩＣ（Integrated Circuit）等から構成されており、電源電圧として低電圧（例えば３．３［Ｖ］）を必要とする。感光ドラムや給紙機構を駆動するモータ等は、電源電圧としてより高い電圧（例えば２４［Ｖ］）を必要とする。画像形成装置は、コントローラへは常に電源を供給する。しかし、画像形成装置は、待機電力の削減のために、感光ドラムや給紙機構等の画像形成を行うための構成部品に対しては、待機時に電源電圧を遮断する。 Image forming apparatuses generally use two or more types of power supply voltages to drive internal components. For example, a controller that controls the operation of the image forming apparatus includes a microprocessor, an IC (Integrated Circuit) that performs signal processing, and the like, and requires a low voltage (for example, 3.3 [V]) as a power supply voltage. .. The photosensitive drum, the motor for driving the paper feeding mechanism, and the like require a higher voltage (for example, 24 [V]) as a power supply voltage. The image forming apparatus always supplies power to the controller. However, in order to reduce the standby power, the image forming apparatus cuts off the power supply voltage to the components such as the photosensitive drum and the sheet feeding mechanism for forming an image during standby.

特許文献１は、異常発生箇所の特定と最適な電力遮断とを行う電源装置を開示する。この電源装置は、電源回路及び負荷に、漏電、電圧、電流異常、温度異常等を検出する動作検出部を備える。電源装置は、動作検出部が異常を検出した場合に、異常判定処理を実行する。異常判定処理では、電源装置、電源回路、負荷への電圧の供給を切り替えることで、異常の発生原因となった故障箇所が特定される。 Patent Document 1 discloses a power supply device that identifies a location where an abnormality has occurred and optimally cuts off power. This power supply device includes a power supply circuit and a load with an operation detection unit that detects an electric leakage, voltage, current abnormality, temperature abnormality, and the like. The power supply device performs an abnormality determination process when the operation detection unit detects an abnormality. In the abnormality determination processing, the supply of voltage to the power supply device, the power supply circuit, and the load is switched to identify the failure location that caused the abnormality.

特開２００４−２８２８９３号公報JP 2004-282893 A

画像形成装置は、紙詰まり等の異常発生時に、ユーザにより詰まったシートが取り除かれる。その際には、構成部品への電源電圧の供給が遮断される。そのために、画像形成装置は、シートを取り除く際に開放される前ドアの開閉に連動して開閉するインターロックスイッチを備える。また、画像形成装置は、感光ドラムや給紙機構等の画像形成を行うための構成部品のそれぞれに対して、別の電源系統により電源電圧を供給する。画像形成装置は、待機時に電源電圧を電源系統毎に遮断できるように、各電源系統にＦＥＴを備える。このような構成では、故障特定のために、起動時にすべてのＦＥＴのオン／オフを制御して故障診断を行うと、起動に要する時間（起動時間）が長くなってしまう。 In the image forming apparatus, a sheet jammed by a user is removed when an abnormality such as a paper jam occurs. At that time, the supply of the power supply voltage to the components is cut off. To this end, the image forming apparatus includes an interlock switch that opens and closes in conjunction with opening and closing of the front door that is opened when removing a sheet. Further, the image forming apparatus supplies a power supply voltage to each of the components for performing image formation, such as the photosensitive drum and the paper feed mechanism, by another power supply system. The image forming apparatus includes an FET in each power supply system so that the power supply voltage can be cut off for each power supply system during standby. In such a configuration, if failure diagnosis is performed by controlling on/off of all the FETs at the time of startup to identify the failure, the time required for startup (startup time) becomes long.

本発明は、上記課題に鑑みてなされたものであり、電源系統にスイッチ素子を複数設けた構成であっても、起動時間を短縮しつつ故障診断を行うことができる画像形成装置を提供することを目的とする。 The present invention has been made in view of the above problems, and provides an image forming apparatus capable of performing failure diagnosis while shortening the startup time even when the power supply system is provided with a plurality of switch elements. With the goal.

本発明の画像形成装置は、
電源電圧を生成する電源回路を有する電源基板と、前記電源基板から供給される前記電源電圧が複数に分配され、分配された電源電圧毎に電源供給と遮断を行うスイッチ素子を有し、複数に分配した電源電圧により画像を形成するための複数の負荷を駆動するドライバ回路を有するドライバ基板と、前記ドライバ基板の動作を制御するエンジン制御基板と、を備え、前記複数のスイッチ素子は、前記電源基板から前記電源電圧が印加される第１スイッチ素子と、前記第１スイッチ素子から出力される電源電圧が分配されて印加される第２スイッチ素子とを含み、前記エンジン制御基板は、前記画像形成装置の起動時に前記第１スイッチ素子の故障診断を行い、前記複数の負荷のいずれかに異常が生じたときに前記第２スイッチ素子の故障診断を行うことを特徴とする。 The image forming apparatus of the present invention is
The power supply board has a power supply circuit for generating a power supply voltage, the power supply voltage supplied from the power supply board is distributed to a plurality, and a switch element for supplying and shutting off power for each distributed power supply voltage is provided. A driver board having a driver circuit that drives a plurality of loads for forming an image by the distributed power supply voltage; and an engine control board that controls the operation of the driver board. The engine control board includes a first switch element to which the power supply voltage is applied from a substrate and a second switch element to which the power supply voltage output from the first switch element is distributed and applied. The failure diagnosis of the first switch element is performed when the apparatus is activated, and the failure diagnosis of the second switch element is performed when an abnormality occurs in any of the plurality of loads.

本発明によれば、電源系統にスイッチ素子を複数設けた構成であっても、起動時に第１スイッチ素子のみの故障診断を行うことで、起動時間を短縮しつつ故障診断を行うことが可能となる。 According to the present invention, even in a configuration in which a plurality of switch elements are provided in the power supply system, failure diagnosis can be performed while shortening startup time by performing failure diagnosis of only the first switch element at startup. Become.

画像形成装置の構成図。FIG. 1 is a configuration diagram of an image forming apparatus. 制御系統の説明図。Explanatory drawing of a control system. 画像形成処理を表すフローチャート。6 is a flowchart showing an image forming process. 故障箇所の特定処理を表すフローチャート。6 is a flowchart showing a fault location identification process. 操作部に表示される故障箇所の例示図。FIG. 6 is an exemplary view of a failure location displayed on the operation unit. ＦＥＴの故障特定処理を表すフローチャート。6 is a flowchart showing a FET failure identification process. ＦＥＴの故障特定処理を表すフローチャート。6 is a flowchart showing a FET failure identification process. ＦＥＴの故障特定処理を表すフローチャート。6 is a flowchart showing a FET failure identification process. ＦＥＴの故障特定処理を表すフローチャート。6 is a flowchart showing a FET failure identification process. ＦＥＴの故障特定処理を表すフローチャート。6 is a flowchart showing a FET failure identification process.

本発明の画像形成装置について、図面を参照しながら説明する。 An image forming apparatus of the present invention will be described with reference to the drawings.

（画像形成装置）
図１は、本実施形態の画像形成装置の構成図である。画像形成装置１は、画像読取部２、画像形成部３、及び操作部１０００を備えている。画像読取部２は、原稿Ｄから画像を読み取る。画像形成部３は、シートＳに画像を形成する。操作部１０００は、キーやタッチパネル等の入力装置と、ディスプレイ等の出力装置とを備えるユーザインタフェースである。画像形成装置１は、画像読取部２で読み取った原稿画像を画像形成部３によりシートＳに形成する複写機能を備える。 (Image forming device)
FIG. 1 is a configuration diagram of the image forming apparatus of the present embodiment. The image forming apparatus 1 includes an image reading unit 2, an image forming unit 3, and an operation unit 1000. The image reading unit 2 reads an image from the document D. The image forming unit 3 forms an image on the sheet S. The operation unit 1000 is a user interface including an input device such as a key or a touch panel and an output device such as a display. The image forming apparatus 1 has a copying function of forming an original image read by the image reading unit 2 on the sheet S by the image forming unit 3.

画像読取部２は、上部に、透明ガラス板からなる原稿台４及び原稿圧着板５が設けられる。原稿台４は、原稿Ｄが、画像面を下向きにして所定の位置に載置される。原稿圧着板５は、原稿台４に載置された原稿Ｄを押圧固定する。原稿台４の下側には、原稿Ｄを照明するランプ６と、画像処理ユニット７と、照明した原稿Ｄからの反射光を画像処理ユニット７に導くための反射ミラー８、９、１０からなる光学系と、が設けられている。ランプ６及び反射ミラー８、９、１０は所定の速度で移動して原稿Ｄを走査する。画像処理ユニット７は、受光する原稿Ｄからの反射光に基づいて原稿画像を表す画像データを生成する。 The image reading unit 2 is provided with a document table 4 and a document pressure plate 5 made of a transparent glass plate on the upper part. On the document table 4, the document D is placed at a predetermined position with the image surface facing downward. The document pressing plate 5 presses and fixes the document D placed on the document table 4. Below the document table 4, a lamp 6 for illuminating the document D, an image processing unit 7, and reflecting mirrors 8, 9, 10 for guiding the reflected light from the illuminated document D to the image processing unit 7 are provided. And an optical system. The lamp 6 and the reflecting mirrors 8, 9 and 10 move at a predetermined speed to scan the document D. The image processing unit 7 generates image data representing a document image based on the reflected light from the received document D.

画像形成部３は、画像形成を行うために、感光ドラム１１、帯電ローラ１２、ロータリ現像ユニット１３、中間転写ベルト１４、転写ローラ１５、クリーナ１６、レーザユニット１７、及び定着器１９等の構成部品を備えている。感光ドラム１１は、ドラム形状の感光体であり、帯電ローラ１２により表面が一様に帯電される。レーザユニット１７は、画像読取部２から画像データを取得し、この画像データに応じて発光制御されたレーザ光を、表面が帯電された感光ドラム１１に照射する。これにより感光ドラムの表面に画像データに応じた静電潜像が形成される。 The image forming unit 3 includes components such as the photosensitive drum 11, the charging roller 12, the rotary developing unit 13, the intermediate transfer belt 14, the transfer roller 15, the cleaner 16, the laser unit 17, and the fixing device 19 in order to form an image. Equipped with. The photosensitive drum 11 is a drum-shaped photosensitive member, and the surface of the photosensitive drum 11 is uniformly charged by the charging roller 12. The laser unit 17 acquires image data from the image reading unit 2 and irradiates the photosensitive drum 11 whose surface is charged with a laser beam whose emission is controlled according to the image data. As a result, an electrostatic latent image corresponding to the image data is formed on the surface of the photosensitive drum.

ロータリ現像ユニット１３は、感光ドラム１１の表面に形成された静電潜像にマゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）、ブラック（Ｋ）の各色のトナーを付着させて、感光ドラム１１の表面にトナー像を形成する。ロータリ現像ユニット１３は、回転現像方式の現像器である。ロータリ現像ユニット１３は、現像器１３Ｋ、現像器１３Ｙ、現像器１３Ｍ、及び現像器１３Ｃを有し、モータ（ロータリモータ）により回転される。現像器１３Ｋは、ブラックのトナーによる現像を行う。現像器１３Ｙは、イエローのトナーによる現像を行う。現像器１３Ｍは、マゼンタのトナーによる現像を行う。現像器１３Ｃは、シアンのトナーによる現像を行う。
感光ドラム１１上にモノクロのトナー像を形成する場合、ロータリ現像ユニット１３は、感光ドラム１１に近接する現像位置に現像器１３Ｋを回転移動させて現像を行う。フルカラーのトナー像を形成する場合、ロータリ現像ユニット１３は、回転して、現像位置に各現像器１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋを順に配置させ、順次各色のトナーによる現像を行う。 The rotary developing unit 13 attaches toners of respective colors of magenta (M), cyan (C), yellow (Y), and black (K) to the electrostatic latent image formed on the surface of the photosensitive drum 11 to attach the electrostatic latent image to the photosensitive drum. A toner image is formed on the surface of 11. The rotary developing unit 13 is a rotary developing type developing device. The rotary developing unit 13 includes a developing device 13K, a developing device 13Y, a developing device 13M, and a developing device 13C, and is rotated by a motor (rotary motor). The developing device 13K performs development with black toner. The developing device 13Y performs development with yellow toner. The developing device 13M performs development with magenta toner. The developing device 13C performs development with cyan toner.
When forming a monochrome toner image on the photosensitive drum 11, the rotary developing unit 13 rotationally moves the developing device 13K to a developing position close to the photosensitive drum 11 to perform development. In the case of forming a full-color toner image, the rotary developing unit 13 rotates to arrange the developing devices 13Y, 13M, 13C, and 13K in order at the developing position, and sequentially perform development with toner of each color.

ロータリ現像ユニット１３によって感光ドラム１１に形成されたトナー像は、転写体である中間転写ベルト１４に転写される。転写後に感光ドラム１１に残留するトナーは、クリーナ１６により除去される。フルカラーのトナー像を形成する場合、トナー像は、一色ずつ感光ドラム１１から中間転写ベルト１４に重畳転写される。つまりイエロー、マゼンタ、シアン、ブラックの順に、一色ずつ中間転写ベルト１４にトナー像が転写される。クリーナ１６は、転写の度に感光ドラム１１に残留するトナーを除去する。このように、一色ずつ順にトナー像が転写されることで、中間転写ベルト１４にフルカラーのトナー像が形成される。 The toner image formed on the photosensitive drum 11 by the rotary developing unit 13 is transferred to the intermediate transfer belt 14 which is a transfer body. The toner remaining on the photosensitive drum 11 after the transfer is removed by the cleaner 16. When forming a full-color toner image, the toner images are transferred one by one from the photosensitive drum 11 onto the intermediate transfer belt 14 in a superimposed manner. That is, the toner images are transferred to the intermediate transfer belt 14 one by one in the order of yellow, magenta, cyan, and black. The cleaner 16 removes the toner remaining on the photosensitive drum 11 at each transfer. In this way, the toner images are sequentially transferred one by one, so that a full-color toner image is formed on the intermediate transfer belt 14.

中間転写ベルト１４に転写されたトナー像は、転写ローラ１５によりシートＳに転写される。シートＳは、用紙カセット１８又は手差しトレイ５０から転写ローラ１５へ給送される。画像形成装置１は、シートＳを搬送経路に給送するためのローラ等の給送機構を備える。 The toner image transferred to the intermediate transfer belt 14 is transferred to the sheet S by the transfer roller 15. The sheet S is fed from the paper cassette 18 or the manual feed tray 50 to the transfer roller 15. The image forming apparatus 1 includes a feeding mechanism such as a roller for feeding the sheet S to the conveyance path.

定着器１９は、シートＳの搬送方向で転写ローラ１５の下流側に設けられる。定着器１９は、シートＳに、転写されたトナー像を定着させる。トナー像が定着されたシートＳは、定着器１９から排出ローラ対２１を介して画像形成装置１の機外に排出される。 The fixing device 19 is provided on the downstream side of the transfer roller 15 in the sheet S conveyance direction. The fixing device 19 fixes the transferred toner image on the sheet S. The sheet S on which the toner image is fixed is discharged from the fixing device 19 to the outside of the image forming apparatus 1 via the discharge roller pair 21.

画像形成装置１は、筐体の内部にある感光ドラム１１やロータリ現像ユニット１３等の構成部品にアクセスするために、開閉可能な前ドア２２を備える。画像形成装置１内の上記の各構成部品の修理や点検、消耗品の交換の際には、前ドア２２が開放される。画像形成装置１は、前ドア２２の開閉を検知するための前ドア開閉センサ８０１を備える。 The image forming apparatus 1 includes a front door 22 that can be opened and closed in order to access components such as the photosensitive drum 11 and the rotary developing unit 13 inside the housing. The front door 22 is opened at the time of repairing and inspecting the above-mentioned respective components in the image forming apparatus 1 and replacing consumables. The image forming apparatus 1 includes a front door opening/closing sensor 801 for detecting opening/closing of the front door 22.

画像形成装置１は、各用紙カセット１８の開閉を検知するための用紙カセット開閉センサ２０５及び用紙カセット１８内のシートＳのサイズを検知する不図示の用紙サイズ検知センサを備える。用紙カセット１８が閉じられると、用紙カセット開閉センサ２０５がこれを検知する。用紙サイズ検知センサは、用紙カセット１８が閉じられたことを用紙カセット開閉センサ２０５が検知すると、この検知結果に基づいて自動的にシートＳのサイズを検知する。 The image forming apparatus 1 includes a paper cassette open/close sensor 205 for detecting opening/closing of each paper cassette 18, and a paper size detection sensor (not shown) for detecting the size of the sheet S in the paper cassette 18. When the paper cassette 18 is closed, the paper cassette open/close sensor 205 detects this. When the paper cassette open/close sensor 205 detects that the paper cassette 18 is closed, the paper size detection sensor automatically detects the size of the sheet S based on the detection result.

画像形成装置１は、手差しトレイ５０上のシートＳの有無を検知する手差し用紙センサ２０１を備える。手差し用紙センサ２０１が手差しトレイ５０にシートＳが載置されたことを検知すると、画像形成装置１は、載置されたシートＳのサイズ設定をユーザに促す画面を操作部１０００に表示する。ユーザが画面の指示に従ってシートサイズを設定することで、画像形成装置１は、手差しトレイ５０上のシートＳのサイズを認識することができる。
なお、画像形成装置１の構成は、上述した構成に限らず、例えば、複数の色成分に対応して、複数の感光ドラムが転写ベルトの移動方向に沿って設けられる周知の構成の画像形成装置であってもよい。 The image forming apparatus 1 includes a manual feed paper sensor 201 that detects the presence or absence of the sheet S on the manual feed tray 50. When the manual feed paper sensor 201 detects that the sheet S is placed on the manual feed tray 50, the image forming apparatus 1 displays a screen for prompting the user to set the size of the placed sheet S on the operation unit 1000. The image forming apparatus 1 can recognize the size of the sheet S on the manual feed tray 50 by the user setting the sheet size according to the instruction on the screen.
The configuration of the image forming apparatus 1 is not limited to the above-described configuration, and for example, an image forming apparatus having a known configuration in which a plurality of photosensitive drums are provided along the moving direction of the transfer belt corresponding to a plurality of color components. May be

（制御系統）
図２は、画像形成装置１の動作を制御する制御系統の説明図である。制御系統は、電源基板２００、コントローラ基板２１０、エンジン制御基板２２０、及びドライバ基板２３０の４種類の基板を備える。 (Control system)
FIG. 2 is an explanatory diagram of a control system that controls the operation of the image forming apparatus 1. The control system includes four types of boards: a power board 200, a controller board 210, an engine control board 220, and a driver board 230.

電源基板２００は、外部の商用電源から供給される電力から２種類の電源電圧（本実施形態では＋１２［Ｖ］、＋２４［Ｖ］）を生成する電源回路を有し、生成した２種類の電源電圧を出力する。＋１２［Ｖ］の電源電圧（以下、「＋１２Ｖ電源電圧」という。）は、コントローラ基板２１０及びエンジン制御基板２２０へ供給される。＋２４［Ｖ］の電源電圧（以下、「＋２４Ｖ電源電圧」という。）は、ドライバ基板２３０へ供給される。 The power supply board 200 has a power supply circuit that generates two types of power supply voltages (+12 [V] and +24 [V] in this embodiment) from the power supplied from an external commercial power supply, and the two types of generated power supplies. Output voltage. The power supply voltage of +12 [V] (hereinafter referred to as “+12 V power supply voltage”) is supplied to the controller board 210 and the engine control board 220. A power supply voltage of +24 [V] (hereinafter referred to as “+24 V power supply voltage”) is supplied to the driver substrate 230.

コントローラ基板２１０は、ＤＣＤＣコンバータ２１１、ＣＰＵ（Central Processing Unit）２１２、及びＮＷ通信部２１３を備える。ＤＣＤＣコンバータ２１１は、電源基板２００から供給される＋１２Ｖ電源電圧を＋３．３［Ｖ］の電圧に変圧する。ＤＣＤＣコンバータ２１１で生成された＋３．３［Ｖ］の電圧は、ＣＰＵ２１２を含むコントローラ基板２１０内部及び外部の構成部品の動作に用いられる。ＣＰＵ２１２は、ＲＯＭ（Read Only Memory）２１４及びＲＡＭ（Random Access Memory）２１５が接続される。ＣＰＵ２１２は、ＲＯＭ２１４に格納されたコンピュータプログラムを実行することで、エンジン制御基板２２０の動作を制御する。その際、ＲＡＭ２１５は、ワークメモリとして用いられる。ＮＷ通信部２１３は、ＬＡＮ（Local Area Network）等の通信回線を介したコールセンタ等の外部装置との通信を制御する通信インタフェースである。ＣＰＵ２１２は、ＮＷ通信部２１３を介して外部装置との間で通信を行う。ＣＰＵ２１２は、操作部１０００に接続される。ＣＰＵ２１２は、操作部１０００にメッセージ等を表示させる。また、ＣＰＵ２１２は、操作部１０００から指示等の入力を受け付ける。 The controller board 210 includes a DCDC converter 211, a CPU (Central Processing Unit) 212, and an NW communication unit 213. The DCDC converter 211 transforms the +12V power supply voltage supplied from the power supply board 200 into a voltage of +3.3 [V]. The voltage of +3.3 [V] generated by the DCDC converter 211 is used for the operation of internal and external components of the controller board 210 including the CPU 212. A ROM (Read Only Memory) 214 and a RAM (Random Access Memory) 215 are connected to the CPU 212. The CPU 212 controls the operation of the engine control board 220 by executing a computer program stored in the ROM 214. At that time, the RAM 215 is used as a work memory. The NW communication unit 213 is a communication interface that controls communication with an external device such as a call center via a communication line such as a LAN (Local Area Network). The CPU 212 communicates with an external device via the NW communication unit 213. The CPU 212 is connected to the operation unit 1000. The CPU 212 causes the operation unit 1000 to display a message or the like. Further, the CPU 212 receives an input such as an instruction from the operation unit 1000.

エンジン制御基板２２０は、ＤＣＤＣコンバータ２２１、ＣＰＵ２２２、ＲＯＭ２２３、及びＲＡＭ２２４を備える。ＤＣＤＣコンバータ２２１は、電源基板２００から供給される＋１２Ｖ電源電圧を＋３．３［Ｖ］の電圧に変圧する。ＤＣＤＣコンバータ２２１で生成された＋３．３［Ｖ］の電圧は、ＣＰＵ２２２及びドライバ基板２３０の動作に用いられる。ＣＰＵ２２２は、ＲＯＭ２２３に格納されたコンピュータプログラムを実行することで、各構成部品の動作を制御して、画像形成に関する様々な制御シーケンスを行う。その際、ＲＡＭ２２４は、ワークメモリとして用いられ、一時的又は恒久的に保存することが必要な書き換え可能なデータを格納する。ＣＰＵ２２２は、ドライバ基板２３０の動作を制御する。ＲＡＭ２２４は、異常の発生時にその異常に関する情報を記憶する。 The engine control board 220 includes a DCDC converter 221, a CPU 222, a ROM 223, and a RAM 224. The DCDC converter 221 transforms the +12V power supply voltage supplied from the power supply board 200 into a voltage of +3.3 [V]. The voltage of +3.3 [V] generated by the DCDC converter 221 is used for the operation of the CPU 222 and the driver board 230. The CPU 222 executes the computer program stored in the ROM 223 to control the operation of each component and perform various control sequences related to image formation. At that time, the RAM 224 is used as a work memory and stores rewritable data that needs to be temporarily or permanently stored. The CPU 222 controls the operation of the driver board 230. The RAM 224 stores information regarding the abnormality when the abnormality occurs.

ドライバ基板２３０は、電源基板２００から供給される＋２４Ｖ電源電圧を複数の電源系統（本実施形態では３つ）に分配しているために、ＦＥＴ２３２、２３３、２３４が設けられている。ドライバ基板２３０は、負荷の制御を行うＡＳＩＣ（Application Specific Integrated Circuit）２３１を備える。また、ドライバ基板２３０は、モータ駆動部２３６、２３８、検知部２３７、第１高電圧駆動部２４０、第２高電圧駆動部２３９、及びヒューズＦＵＳＥ１〜ＦＵＳＥ４を備える。モータ駆動部２３６、２３８、第１高電圧駆動部２４０、及び第２高電圧駆動部２３９は、本実施形態のドライバ回路である。 Since the driver board 230 distributes the +24V power supply voltage supplied from the power supply board 200 to a plurality of power supply systems (three in this embodiment), the FETs 232, 233, and 234 are provided. The driver board 230 includes an ASIC (Application Specific Integrated Circuit) 231 that controls a load. In addition, the driver board 230 includes motor drive units 236 and 238, a detection unit 237, a first high voltage drive unit 240, a second high voltage drive unit 239, and fuses FUSE1 to FUSE4. The motor drive units 236, 238, the first high voltage drive unit 240, and the second high voltage drive unit 239 are the driver circuit of this embodiment.

ＦＥＴ２３２、２３３、２３４は、スイッチ素子であり、電源基板２００から供給される＋２４Ｖ電源電圧を各電源系統への供給と遮断を切り替える。ＦＥＴ２３２、２３４、２３５は、多段構成になっており、電源基板２００から見てＦＥＴ２３２を一段目とし、その後段にＦＥＴ２３４、２３５が設けられる。ＦＥＴ２３２、２３４、２３５は、分配される電源電圧毎に設けられる。 The FETs 232, 233, 234 are switching elements, and switch between supply and cutoff of +24V power supply voltage supplied from the power supply board 200 to each power supply system. The FETs 232, 234, 235 have a multi-stage configuration, and the FET 232 is the first stage as viewed from the power supply board 200, and the FETs 234, 235 are provided at the subsequent stage. The FETs 232, 234 and 235 are provided for each distributed power supply voltage.

具体的には、ＦＥＴ２３２は、導通状態では、＋２４Ｖ電源電圧が印加されて電源電圧としての＋２４Ｖ＿Ａ電圧を出力する。ＦＥＴ２３３は、導通状態では、＋２４Ｖ＿Ａ電圧が印加されて電源電圧としての＋２４Ｖ＿Ｂ電圧を出力する。ＦＥＴ２３４は、導通状態では、＋２４Ｖ＿Ａ電圧が印加されて電源電圧としての＋２４Ｖ＿Ｃ電圧を出力する。なお、ＦＥＴ２３２とＦＥＴ２３４との間には、インターロックスイッチ（ＩＬ−ＳＷ）２３５が設けられる。ＩＬ−ＳＷ２３５は、画像形成装置１に設けられる前ドア２２が開放されたときに、即座にＦＥＴ２３２からＦＥＴ２３４への＋２４Ｖ＿Ａ電圧の供給を遮断する。 Specifically, in the conductive state, the FET 232 is applied with the +24V power supply voltage and outputs the +24V_A voltage as the power supply voltage. In the conductive state, the FET 233 is applied with the +24V_A voltage and outputs the +24V_B voltage as the power supply voltage. In the conductive state, the FET 234 is applied with the +24V_A voltage and outputs the +24V_C voltage as the power supply voltage. An interlock switch (IL-SW) 235 is provided between the FET 232 and the FET 234. The IL-SW 235 immediately cuts off the supply of +24V_A voltage from the FET 232 to the FET 234 when the front door 22 provided in the image forming apparatus 1 is opened.

電源基板２００から電圧が正常に供給されているか否かを判定できるように、＋２４Ｖ電源電圧はＡＳＩＣ２３１の定格範囲に収まるように分圧される。分圧された＋２４Ｖ電源電圧は＋２４Ｖ電源検知信号としてＡＳＩＣ２３１のアナログポートに入力される。ＦＥＴ２３２から＋２４Ｖ＿Ａ電圧が正常に出力されているか否かを判定できるように、＋２４Ｖ＿Ａ電圧はＡＳＩＣ２３１の定格範囲に収まるように分圧される。分圧された＋２４Ｖ＿Ａ電圧は＋２４Ｖ＿Ａ電源検知信号としてＡＳＩＣ２３１のアナログポートに入力される。ＦＥＴ２３３から＋２４Ｖ＿Ｂ電圧が正常に出力されているか否かを判定できるように、＋２４Ｖ＿Ｂ電圧はＡＳＩＣ２３１の定格範囲に収まるように分圧される。分圧された＋２４Ｖ＿Ｂ電圧は＋２４Ｖ＿Ｂ電源検知信号としてＡＳＩＣ２３１のアナログポートに入力される。ＦＥＴ２３４から＋２４Ｖ＿Ｃ電圧が正常に出力されているか否かを判定できるように、＋２４Ｖ＿Ｃ電圧はＡＳＩＣ２３１の定格範囲に収まるように分圧される。分圧された＋２４Ｖ＿Ｃ電圧は＋２４Ｖ＿Ｃ電源検知信号としてＡＳＩＣ２３１のアナログポートに入力される。なお、＋２４Ｖ電源電圧が正常に供給されているか否かを判定するための構成は、これに限らない。例えば、＋２４Ｖ電源電圧をトランジスタ等の検知回路によりデジタル値に変換して、ＡＳＩＣ２３１のデジタルポートに入力するようにしてもよい。 The +24V power supply voltage is divided so as to be within the rated range of the ASIC 231 so that it can be determined whether the voltage is normally supplied from the power supply board 200. The divided +24V power supply voltage is input to the analog port of the ASIC 231 as a +24V power supply detection signal. The +24V_A voltage is divided so as to be within the rated range of the ASIC 231 so that it can be determined whether or not the +24V_A voltage is normally output from the FET 232. The divided +24V_A voltage is input to the analog port of the ASIC 231 as a +24V_A power supply detection signal. The +24V_B voltage is divided so as to be within the rated range of the ASIC 231 so that it can be determined whether or not the +24V_B voltage is normally output from the FET 233. The divided +24V_B voltage is input to the analog port of the ASIC 231 as a +24V_B power supply detection signal. The +24V_C voltage is divided so as to be within the rated range of the ASIC 231 so that it can be determined whether the +24V_C voltage is normally output from the FET 234. The divided +24V_C voltage is input to the analog port of the ASIC 231 as a +24V_C power supply detection signal. The configuration for determining whether the +24V power supply voltage is normally supplied is not limited to this. For example, the +24V power supply voltage may be converted into a digital value by a detection circuit such as a transistor and input to the digital port of the ASIC 231.

ドライバ基板２３０には、上述の通り、第１高電圧駆動部２４０、第２高電圧駆動部２３９、及び所定数のモータ駆動部２３６、２３８が実装される。モータ駆動部２３６、２３８は、ロータリ現像ユニット１３を回転させるモータ、シート搬送に用いられるモータ等の駆動するための 第１高電圧駆動部２４０は静電潜像形成のための高電圧を生成する第１高電圧発生部２４０１を駆動する。第２高電圧駆動部２３９は中間転写ベルト１４上のトナー像をシートＳに転写するための高電圧を発生する第２高電圧発生部２３９１を駆動する。 As described above, the first high voltage driving unit 240, the second high voltage driving unit 239, and a predetermined number of motor driving units 236 and 238 are mounted on the driver board 230. The motor drive units 236 and 238 drive a motor for rotating the rotary developing unit 13, a motor used for sheet conveyance, and the like. A first high voltage drive unit 240 generates a high voltage for electrostatic latent image formation. The first high voltage generator 2401 is driven. The second high voltage driving section 239 drives the second high voltage generating section 2391 that generates a high voltage for transferring the toner image on the intermediate transfer belt 14 to the sheet S.

＋２４Ｖ＿Ａ電圧は、定着器１９の定着ローラ対を回転させる定着モータ２３６１を駆動するためのモータ駆動部２３６に、ヒューズＦＵＳＥ１を介して供給される。＋２４Ｖ＿Ｂ電圧は、レーザユニット１７内部に設けられる負荷であるポリゴンモータ２３８１を駆動するためのモータ駆動部２３８に、ヒューズＦＵＳＥ２を介して供給される。また＋２４Ｖ＿Ｂ電圧は、第１高電圧駆動部２４０に、ヒューズＦＵＳＥ４を介して供給される。＋２４Ｖ＿Ｃ電圧は、第２高電圧駆動部２３９に、ヒューズＦＵＳＥ３を介して供給される。なお、画像形成装置１には、静電潜像をトナーで現像するための高電圧を発生する高圧発生部及びその駆動のための駆動部や上述したモータ以外の複数のモータ及びそれらの駆動部も設けられているが、図２では省略されている。 The +24V_A voltage is supplied to the motor driving unit 236 for driving the fixing motor 2361 that rotates the fixing roller pair of the fixing device 19 via the fuse FUSE1. The +24V_B voltage is supplied to the motor drive unit 238 for driving the polygon motor 2381, which is a load provided inside the laser unit 17, through the fuse FUSE2. The +24V_B voltage is supplied to the first high voltage driving unit 240 via the fuse FUSE4. The +24V_C voltage is supplied to the second high voltage driving unit 239 via the fuse FUSE3. The image forming apparatus 1 includes a high voltage generating unit that generates a high voltage for developing an electrostatic latent image with toner, a driving unit for driving the high voltage generating unit, and a plurality of motors other than the above-mentioned motors and their driving units. Is also provided, but is omitted in FIG.

ヒューズＦＵＳＥ１〜ＦＵＳＥ４は、ドライバ基板２３０に接続された負荷が原因で＋２４Ｖ電源電圧の電源系統に異常が発生した場合に、上流の電源基板２００まで故障を拡大させないように保護するために設けられる保護素子である。ドライバ基板２３０は、その他にも、図１で述べたシートサイズを検知するためのセンサや、シートの有無を検知するためのセンサの検知結果を取得するための所定数の検知部が実装される。図２の例では、ドライバ基板２３０は、検知部２３７を介して回転検知センサ２３７１の検知結果を取得できるようになっている。回転検知センサ２３７１は、レーザユニット１７に内蔵された不図示のポリゴンミラーの回転を検知する。ポリゴンミラーは、ポリゴンモータ２３８１により回転駆動される。 The fuses FUSE1 to FUSE4 are protections provided to protect the upstream power supply board 200 from a failure when an abnormality occurs in the power supply system of +24V power supply voltage due to the load connected to the driver board 230. It is an element. In addition, the driver board 230 is mounted with a sensor for detecting the sheet size described in FIG. 1 and a predetermined number of detection units for acquiring the detection result of the sensor for detecting the presence or absence of the sheet. .. In the example of FIG. 2, the driver board 230 can acquire the detection result of the rotation detection sensor 2371 via the detection unit 237. The rotation detection sensor 2371 detects rotation of a polygon mirror (not shown) built in the laser unit 17. The polygon mirror is rotationally driven by a polygon motor 2381.

ドライバ基板２３０の各ＦＥＴ２３２、２３３、２３４のオン／オフの制御は、エンジン制御基板２２０のＣＰＵ２２２により行われる。ＦＥＴ２３２は、ＣＰＵ２２２から送信されるＲＭＴ＿Ａ信号によりオン／オフが制御される。ＦＥＴ２３２は、ＲＭＴ＿Ａ信号により、オンされることで＋２４Ｖ＿Ａ電圧を出力し、オフされることで＋２４Ｖ＿Ａ電圧の出力を遮断する。ＦＥＴ２３３、２３４は、ＣＰＵ２２２から送信されるＲＭＴ＿ＢＣ信号或いはメイン電源スイッチ（不図示）によりオン／オフが制御される。ＦＥＴ２３３は、ＲＭＴ＿ＢＣ信号或いはメイン電源スイッチにより、オンされることで＋２４Ｖ＿Ｂ電圧を出力し、オフされることで＋２４Ｖ＿Ｂ電圧の出力を遮断する。ＦＥＴ２３４は、ＲＭＴ＿ＢＣ信号或いはメイン電源スイッチにより、オンされることで＋２４Ｖ＿Ｃ電圧を出力し、オフされることで＋２４Ｖ＿Ｃ電圧の出力を遮断する。 The on/off control of each FET 232, 233, 234 of the driver board 230 is performed by the CPU 222 of the engine control board 220. The FET 232 is on/off controlled by the RMT_A signal transmitted from the CPU 222. The FET 232 outputs a +24V_A voltage when turned on and cuts off a +24V_A voltage output when turned off by the RMT_A signal. The FETs 233 and 234 are on/off controlled by an RMT_BC signal transmitted from the CPU 222 or a main power switch (not shown). The FET 233 outputs +24V_B voltage when turned on by the RMT_BC signal or the main power supply switch, and cuts off output of +24V_B voltage when turned off. The FET 234 outputs +24V_C voltage when turned on by the RMT_BC signal or the main power switch, and cuts off output of +24V_C voltage when turned off.

＋２４Ｖ電源電圧が３系統の電源系統に分配される理由は、２つある。１つは、画像形成装置１の動作状態に合わせて必要な負荷以外への電源電圧の供給を遮断して、消費電力を抑制するためである。もう１つは、電源オフ時や異常発生時に電源を遮断する場合に、各負荷に、その特性に応じた動作を行わせるためである。 There are two reasons why the +24V power supply voltage is distributed to the three power supply systems. One is to cut off the supply of the power supply voltage to a load other than a necessary load according to the operating state of the image forming apparatus 1 to suppress power consumption. The other is to cause each load to perform an operation according to its characteristics when the power is shut off when the power is turned off or an abnormality occurs.

例えば、＋２４Ｖ＿Ａ電圧で動作される定着モータ２３６１は、正回転では定着ローラ対の回転駆動に用いられるが、逆回転では定着ローラ対の当接や離間の制御に用いられる。定着ローラ対が長時間当接したまま放置される場合、定着ローラ対に変形が生じ、画像にスジが発生することがある。そのためにモータ駆動部２３６は、電源オフ時に即座に動作を停止せず、離間動作により定着ローラ対を離間させた後に停止するようになっている。 For example, the fixing motor 2361 operated at a voltage of +24V_A is used to drive the rotation of the fixing roller pair in the forward rotation, but is used to control contact and separation of the fixing roller pair in the reverse rotation. When the fixing roller pair is left in contact with the fixing roller for a long time, the fixing roller pair may be deformed, and streaks may occur on the image. Therefore, the motor drive unit 236 does not immediately stop its operation when the power is turned off, but stops after the fixing roller pair is separated by the separating operation.

＋２４Ｖ＿Ｂ電圧及び＋２４Ｖ＿Ｃ電圧で動作される負荷は、電源オフ時に即座に動作を停止するようになっている。＋２４Ｖ＿Ｂ電圧で動作されるポリゴンモータ２３８１は、制御異常等により停止しなくなった場合に、メイン電源スイッチの操作により即座に動作を停止させる必要がある。そのためにポリゴンモータ２３８１は、電源オフ時に即座に＋２４Ｖ＿Ｂ電圧の供給が遮断される。同様に、＋２４Ｖ＿Ｂ電圧で動作される第１高電圧発生部２４０１は、制御異常等が発生した場合には、メイン電源スイッチの操作により即座に出力を停止させる必要がある。そのために第１高電圧発生部２４０１は、電源オフ時に即座に＋２４Ｖ＿Ｂ電圧の供給が遮断される。＋２４Ｖ＿Ｃ電圧で動作される第２高電圧発生部２３９１を駆動する第２高電圧駆動部２３９は、紙詰まり等でシートＳを取り除く際に、前ドア２２が開放されることで即座に、ＩＬ−ＳＷ２３５により＋２４Ｖ＿Ｃ電圧の供給が遮断される。 The load operated by the +24V_B voltage and the +24V_C voltage immediately stops operating when the power is turned off. The polygon motor 2381 operated at +24V_B voltage needs to be immediately stopped by operating the main power switch when it is not stopped due to a control abnormality or the like. Therefore, the polygon motor 2381 is immediately cut off from the +24V_B voltage when the power is turned off. Similarly, the first high voltage generator 2401 operated at +24V_B voltage needs to immediately stop the output by operating the main power switch when a control abnormality or the like occurs. Therefore, the first high voltage generation unit 2401 immediately cuts off the supply of the +24V_B voltage when the power is turned off. The second high-voltage driving unit 239 that drives the second high-voltage generating unit 2391 operated at +24V_C voltage immediately opens the front door 22 when the sheet S is removed due to a paper jam or the like, and IL- The supply of the +24V_C voltage is cut off by the SW 235.

ＡＳＩＣ２３１は、モータ駆動部２３６を制御することにより定着モータ２３６１を駆動制御する。ＡＳＩＣ２３１は、モータ駆動部２３８を制御することによりポリゴンモータ２３８１を駆動制御する。ポリゴンモータ２３８１により回転駆動されるポリゴンミラーの回転は、回転検知センサ２３７１により検知される。ＡＳＩＣ２３１は、回転検知センサ２３７１による検知結果を、検知部２３７を介して取得する。ＡＳＩＣ２３１は、第２高電圧駆動部２３９を制御することにより第２高電圧発生部２３９１を駆動制御する。第２高電圧発生部２３９１は、これによりトナー像転写のための高電圧の出力が制御される。 The ASIC 231 drives and controls the fixing motor 2361 by controlling the motor driving unit 236. The ASIC 231 controls the drive of the polygon motor 2381 by controlling the motor drive unit 238. The rotation of the polygon mirror driven by the polygon motor 2381 is detected by the rotation detection sensor 2371. The ASIC 231 acquires the detection result of the rotation detection sensor 2371 via the detection unit 237. The ASIC 231 drives and controls the second high voltage generator 2391 by controlling the second high voltage driver 239. The second high voltage generator 2391 controls the output of the high voltage for transferring the toner image.

ＡＳＩＣ２３１は、エンジン制御基板２２０のＣＰＵ２２２からの指示により、各負荷を駆動するタイミングを制御する。エンジン制御基板２２０のＣＰＵ２２２は、ＡＳＩＣ２３１が取得する信号の状態を監視する。エンジン制御基板２２０のＣＰＵ２２２は、コントローラ基板２１０のＣＰＵ２１２と通信して、ＣＰＵ２１２と協働で制御系統の動作を制御する。 The ASIC 231 controls the timing of driving each load according to an instruction from the CPU 222 of the engine control board 220. The CPU 222 of the engine control board 220 monitors the state of the signal acquired by the ASIC 231. The CPU 222 of the engine control board 220 communicates with the CPU 212 of the controller board 210 and controls the operation of the control system in cooperation with the CPU 212.

コントローラ基板２１０のＣＰＵ２１２は、操作部１０００や通信回線を介してユーザによる画像形成の開始指示を取得すると、エンジン制御基板２２０のＣＰＵ２２２に画像形成の開始指示があったことを通知する。画像形成の開始指示を受信したエンジン制御基板２２０のＣＰＵ２２２は、ドライバ基板２３０の動作を制御してシートＳへの画像形成を行う。 When the CPU 212 of the controller board 210 acquires an image formation start instruction from the user via the operation unit 1000 or a communication line, it notifies the CPU 222 of the engine control board 220 that the image formation start instruction has been issued. Upon receiving the image formation start instruction, the CPU 222 of the engine control board 220 controls the operation of the driver board 230 to form an image on the sheet S.

エンジン制御基板２２０のＣＰＵ２２２は、ドライバ基板２３０で検知された異常に関する情報をＲＡＭ２２４に保存する。また、ＣＰＵ２２２は、コントローラ基板２１０のＣＰＵ２１２に異常の発生を通知する。コントローラ基板２１０のＣＰＵ２１２は、異常の発生が通知されると、操作部１０００等によりユーザやサービスマンに異常の発生を報知する。また、ＣＰＵ２１２は、ＮＷ通信部２１３により通信回線を介してコールセンタへ異常の発生を報知する。このように、画像形成装置１の設置場所にいるユーザやサービスマンの他に、コールセンタにいるサービスマンに対して、異常の発生が報知される。 The CPU 222 of the engine control board 220 stores the information regarding the abnormality detected by the driver board 230 in the RAM 224. In addition, the CPU 222 notifies the CPU 212 of the controller board 210 that an abnormality has occurred. When the CPU 212 of the controller board 210 is notified of the occurrence of the abnormality, the operation unit 1000 or the like notifies the user or a serviceman of the occurrence of the abnormality. Further, the CPU 212 notifies the call center of the occurrence of the abnormality by the NW communication unit 213 via the communication line. In this way, the occurrence of the abnormality is notified to the service person at the call center as well as the user and the service person at the installation location of the image forming apparatus 1.

（画像形成処理）
図３は、画像形成装置１による画像形成時の処理（画像形成処理）を表すフローチャートである。コントローラ基板２１０のＣＰＵ２１２は、操作部１０００や通信回線を介して画像形成の開始指示を取得するまで待機状態にある（Ｓ９００：N）。画像形成開始の指示を受け付けると（Ｓ９００：Y）、ＣＰＵ２１２は、エンジン制御基板２２０のＣＰＵ２２２に画像形成動作の実行を指示する。エンジン制御基板２２０のＣＰＵ２２２は、この指示に応じて画像形成動作を開始する。ドライバ基板２３０のＡＳＩＣ２３１は、画像形成動作が終了するまでの間、各構成部品の異常によるエラーの発生を監視する（Ｓ９０１：N、９０４：N）。ここでは、ＡＳＩＣ２３１は、画像形成装置１内に設けられる各種センサの検知結果により負荷のエラーの発生を監視する。画像形成動作が終了すると（Ｓ９０４：Y）、ＣＰＵ２１２は図３に示す画像形成処理を終了する。 (Image forming process)
FIG. 3 is a flowchart showing processing (image forming processing) at the time of forming an image by the image forming apparatus 1. The CPU 212 of the controller board 210 is in a standby state until it receives an image formation start instruction via the operation unit 1000 or a communication line (S900: N). Upon receiving the image formation start instruction (S900: Y), the CPU 212 instructs the CPU 222 of the engine control board 220 to execute the image formation operation. The CPU 222 of the engine control board 220 starts the image forming operation in response to this instruction. The ASIC 231 of the driver board 230 monitors the occurrence of an error due to an abnormality in each component until the image forming operation is completed (S901:N, 904:N). Here, the ASIC 231 monitors the occurrence of a load error based on the detection results of various sensors provided in the image forming apparatus 1. When the image forming operation ends (S904: Y), the CPU 212 ends the image forming process shown in FIG.

画像形成動作中に負荷の動作のエラーが発生した場合（Ｓ９０１：Y）、ＡＳＩＣ２３１は、エンジン制御基板２２０のＣＰＵ２２２に異常の発生を通知する。本実施形態では、ポリゴンモータ２３８１を回転させる制御を開始した後に、所定時間経過しても回転検知センサ２３７１がポリゴンミラーの回転を検知しない場合に、異常（エラー）の発生が検知される。エンジン制御基板２２０のＣＰＵ２２２は、ＡＳＩＣ２３１から異常の発生の通知を取得すると、画像形成動作を中止する（Ｓ９０２）。エンジン制御基板２２０のＣＰＵ２２２は、異常の原因となった故障箇所の特定処理を行う（Ｓ９０３）。故障箇所の特定処理が終了すると、ＣＰＵ２１２は画像形成処理を終了する。その他にも、画像形成装置１の起動時の前多回転動作（準備動作）時等に異常が発生して故障箇所の特定処理が行われる場合もあるが、ここではその説明は省略する。 When a load operation error occurs during the image forming operation (S901: Y), the ASIC 231 notifies the CPU 222 of the engine control board 220 that an abnormality has occurred. In the present embodiment, after the control for rotating the polygon motor 2381 is started, if the rotation detection sensor 2371 does not detect the rotation of the polygon mirror even after a lapse of a predetermined time, the occurrence of an abnormality (error) is detected. When the CPU 222 of the engine control board 220 acquires the notification of the occurrence of the abnormality from the ASIC 231, the CPU 222 stops the image forming operation (S902). The CPU 222 of the engine control board 220 performs a process of identifying a failure location causing an abnormality (S903). When the process of identifying the failure point is completed, the CPU 212 ends the image forming process. In addition, an abnormality may occur during the pre-multi-rotation operation (preparation operation) at the time of startup of the image forming apparatus 1 and the failure location identification process may be performed.

（故障特定処理）
図４は、図３のＳ９０３の故障箇所の特定処理を表すフローチャートである。この処理は、＋２４Ｖ＿Ｂ電圧が供給される負荷の動作に異常が発生した場合の故障箇所の特定処理を表す。この処理は、負荷の動作の異常が検知された際に、＋２４＿Ｖ電源電圧の電源系統における異常の有無を判定し、異常が有る場合に該異常の原因となった故障箇所を特定する処理である。本実施形態では、負荷であるポリゴンモータ２３８１の動作の異常（エラー）に応じて、この処理が実行される場合について説明する。 (Fault identification process)
FIG. 4 is a flowchart showing the process of identifying a failure point in S903 of FIG. This process represents a process of identifying a failure point when an abnormality occurs in the operation of the load to which the +24V_B voltage is supplied. In this process, when an abnormality in the operation of the load is detected, it is determined whether or not there is an abnormality in the power supply system of +24_V power supply voltage, and if there is an abnormality, the fault location that caused the abnormality is specified. .. In the present embodiment, a case will be described in which this processing is executed according to an abnormality (error) in the operation of the polygon motor 2381 that is a load.

エンジン制御基板２２０のＣＰＵ２２２は、ドライバ基板２３０のＡＳＩＣ２３１を用いて＋２４Ｖ＿Ｂ電圧の電圧値と所定の第１閾値ｔｈ１とを比較する（Ｓ３００）。ここでは、第１閾値ｔｈ１を１８［Ｖ］とする。＋２４Ｖ＿Ｂ電圧の電圧値が第１閾値ｔｈ１以上である場合（Ｓ３００：Y）、ＣＰＵ２２２は、＋２４Ｖ電源電圧の電源系統が正常であると判定する（Ｓ３０４）。この場合、ＣＰＵ２２２は、該電源系統が接続されて動作する負荷に異常の原因があると判定し、故障した負荷を特定する負荷故障特定処理を実行する（Ｓ３０５）。負荷故障特定処理の詳細な説明は省略する。 The CPU 222 of the engine control board 220 uses the ASIC 231 of the driver board 230 to compare the voltage value of the +24V_B voltage with the predetermined first threshold value th1 (S300). Here, the first threshold th1 is set to 18 [V]. When the voltage value of the +24V_B voltage is equal to or higher than the first threshold value th1 (S300:Y), the CPU 222 determines that the power supply system of the +24V power supply voltage is normal (S304). In this case, the CPU 222 determines that there is an abnormality in the load that is connected to and operates the power supply system, and executes load failure identification processing that identifies the failed load (S305). A detailed description of the load failure identifying process is omitted.

＋２４Ｖ＿Ｂ電圧の電圧値が第１閾値ｔｈ１未満である場合（Ｓ３００：N）、ＣＰＵ２２２は、＋２４Ｖ電源電圧の電源系統に異常の原因があると判定する。ＣＰＵ２２２は、ＡＳＩＣ２３１を用いて＋２４Ｖ電源電圧の電圧値と所定の第２閾値ｔｈ２とを比較する（Ｓ３０１）。ここでは、第２閾値ｔｈ２を第１閾値ｔｈ１と同じ１８［Ｖ］とする。 When the voltage value of the +24V_B voltage is less than the first threshold value th1 (S300:N), the CPU 222 determines that the power supply system of the +24V power supply voltage has a cause of abnormality. The CPU 222 uses the ASIC 231 to compare the voltage value of the +24V power supply voltage with the predetermined second threshold value th2 (S301). Here, the second threshold th2 is set to 18 [V], which is the same as the first threshold th1.

＋２４Ｖ電源電圧の電圧値が第２閾値ｔｈ２以上である場合（Ｓ３０１：Y）、ＣＰＵ２２２は、電源基板２００から＋２４Ｖ電源電圧が正常に供給されていると判定する。これによりＣＰＵ２２２は、＋２４Ｖ電源電圧の電源系統において異常の原因がドライバ基板２３０に実装されるＦＥＴ２３３から出力される＋２４Ｖ＿Ｂ電圧であると判定する。そのためにＣＰＵ２２２は、ドライバ基板２３０が異常の原因となった故障箇所であると判定する（Ｓ３０３）。 When the voltage value of the +24V power supply voltage is not less than the second threshold value th2 (S301:Y), the CPU 222 determines that the +24V power supply voltage is normally supplied from the power supply board 200. As a result, the CPU 222 determines that the cause of the abnormality in the power supply system of +24V power supply voltage is the +24V_B voltage output from the FET 233 mounted on the driver board 230. Therefore, the CPU 222 determines that the driver board 230 is the failure location causing the abnormality (S303).

＋２４Ｖ電源電圧の電圧値が第２閾値ｔｈ２未満である場合（Ｓ３０１：N）、ＣＰＵ２２２は、電源基板２００から＋２４Ｖ電源電圧が正常に供給されていないと判定する。これによりＣＰＵ２２２は、＋２４Ｖ電源電圧の電源系統において異常の原因が電源基板２００から出力される＋２４Ｖ電源電圧であると判定する。そのためにＣＰＵ２２２は、電源基板２００が異常の原因となった故障箇所であると判定する（Ｓ３０２）。 When the voltage value of the +24V power supply voltage is less than the second threshold value th2 (S301:N), the CPU 222 determines that the +24V power supply voltage is not normally supplied from the power supply board 200. As a result, the CPU 222 determines that the cause of the abnormality in the power supply system of the +24V power supply voltage is the +24V power supply voltage output from the power supply board 200. For this reason, the CPU 222 determines that the power supply board 200 is the failure location causing the abnormality (S302).

ＣＰＵ２２２は、Ｓ３０２、Ｓ３０３、Ｓ３０５のいずれかの処理により判定した故障箇所をコントローラ基板２１０のＣＰＵ２１２に通知する。ＣＰＵ２１２は、該通知に応じて、故障箇所を報知する（Ｓ３０６）。ＣＰＵ２１２は、例えば故障箇所を操作部１０００に表示することで報知する。図５は、操作部１０００に表示される故障箇所の例示図である。図５は、電源基板２００が故障した場合の表示を例示し、電源基板２００の交換を促すメッセージを表示する。また、ＣＰＵ２１２は、ＮＷ通信部２１３により通信回線を介してサポートセンサへ故障箇所を報知する。故障箇所の報知により、故障箇所の特定処理が終了する。 The CPU 222 notifies the CPU 212 of the controller board 210 of the failure location determined by any of the processes of S302, S303, and S305. In response to the notification, the CPU 212 notifies the failure point (S306). The CPU 212 notifies the failure point by displaying it on the operation unit 1000, for example. FIG. 5 is a view showing an example of a failure location displayed on the operation unit 1000. FIG. 5 exemplifies a display when the power supply board 200 fails, and displays a message prompting replacement of the power supply board 200. Further, the CPU 212 notifies the support sensor of the failure location via the communication line by the NW communication unit 213. By the notification of the failure point, the failure point identification process ends.

以上の処理において、第１閾値ｔｈ１と第２閾値ｔｈ２との関係は、以下のようになる。「ｔｈ１
＜ ｔｈ２」の場合、例えば、電源基板２００から供給される電源電圧（＋２４Ｖ電源電圧）の範囲が第１閾値ｔｈ１〜第２閾値ｔｈ２であれば、Ｓ３０１の処理で＋２４Ｖ電源電圧が第２閾値ｔｈ２未満になる。そのために、電源基板２００の電源供給が異常の原因であると判定されなければならない。しかし、それ以前に行われるＳ３００の処理で＋２４Ｖ＿Ｂ電圧が第１閾値ｔｈ１以上であると判定され、電源系統が正常であると誤診断される可能性がある。そのために第１閾値ｔｈ１と第２閾値ｔｈ２との関係は、第１閾値ｔｈ１が第２閾値ｔｈ２以上（ｔｈ２≦ｔｈ１）であることが好ましい。また、図２の構成において、電源の状態をトランジスタ等の検知回路で検知する場合も、第１閾値ｔｈ１及び第２閾値ｔｈ２の関係が上記の関係となるように設計することが好ましい。 In the above processing, the relationship between the first threshold th1 and the second threshold th2 is as follows. "Th1
In the case of <th2”, for example, if the range of the power supply voltage (+24V power supply voltage) supplied from the power supply board 200 is the first threshold th1 to the second threshold th2, the +24V power supply voltage is the second threshold th2 in the processing of S301. Less than Therefore, it must be determined that the power supply of the power supply board 200 is the cause of the abnormality. However, in the process of S300 performed before that, it is determined that the +24V_B voltage is equal to or higher than the first threshold value th1, and there is a possibility that the power supply system is erroneously diagnosed as normal. Therefore, regarding the relationship between the first threshold value th1 and the second threshold value th2, it is preferable that the first threshold value th1 is equal to or larger than the second threshold value th2 (th2≦th1). Also, in the configuration of FIG. 2, it is preferable to design the relationship between the first threshold value th1 and the second threshold value th2 to be the above relationship also when the power supply state is detected by a detection circuit such as a transistor.

（ＦＥＴの故障特定処理）
図６、図７、図８は、ドライバ基板２３０のＦＥＴ２３２、２３３、２３４の故障特定処理を表すフローチャートである。この処理は、画像形成装置１の電源オン時（起動時）、動作中、電源オフ時（停止時）の各状態における装置の安全性を確保するために行われる。 (FET failure identification processing)
FIG. 6, FIG. 7 and FIG. 8 are flowcharts showing the failure identification processing of the FETs 232, 233, 234 of the driver substrate 230. This process is performed to ensure the safety of the image forming apparatus 1 in each state when the power is turned on (at the time of starting), during operation, and when the power is turned off (at the time of stopping).

図６は、画像形成装置１の電源がオンされるときの処理である。この処理は、メイン電源スイッチが操作されて画像形成装置１が電源オンになることで実行される。
エンジン制御基板２２０のＣＰＵ２２２は、画像形成装置１の電源がオンになると、各ＦＥＴ２３２、２３３、２３４をオン（導通状態）するためのＲＭＴ＿Ａ信号及びＲＭＴ＿ＢＣ信号を出力する（Ｓ４００）。ＣＰＵ２２２は、ＦＥＴ２３２、２３３、２３４の切り替えのために所定時間待機（例えば３００ミリ秒待機）した後に、ＡＳＩＣ２３１により、ＦＥＴ２３２から＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する（Ｓ４０１）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ａ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ａ電圧が出力されていない場合（Ｓ４０１：N）、ＣＰＵ２２２は、ＦＥＴ２３２がオンになるように制御されているにもかかわらず＋２４Ｖ＿Ａ電圧が出力されないために、ＦＥＴ２３２がオープン故障していると判定して処理を終了する（Ｓ４０２）。 FIG. 6 shows processing when the image forming apparatus 1 is powered on. This processing is executed when the main power switch is operated and the image forming apparatus 1 is powered on.
When the power of the image forming apparatus 1 is turned on, the CPU 222 of the engine control board 220 outputs the RMT_A signal and the RMT_BC signal for turning on (conducting state) the FETs 232, 233, 234 (S400). The CPU 222 waits for a predetermined time (for example, 300 milliseconds) for switching the FETs 232, 233, and 234, and then determines whether or not the +24V_A voltage is output from the FET 232 by the ASIC 231 (S401). The ASIC 231 determines whether or not the +24V_A voltage is output depending on whether or not the voltage value of the +24V_A voltage is equal to or higher than a predetermined threshold voltage th. When the +24V_A voltage is not output (S401:N), the CPU 222 determines that the FET 232 has an open failure because the +24V_A voltage is not output even though the FET 232 is controlled to be turned on. Then, the process ends (S402).

＋２４Ｖ＿Ａ電圧が出力されている場合（Ｓ４０１：Y）、ＣＰＵ２２２は、ＦＥＴ故障フラグを確認する（Ｓ４０３）。ＦＥＴ故障フラグは、エンジン制御基板２２０のＲＡＭ２２４に保存されており、ＣＰＵ２２２により参照される。ＦＥＴ故障フラグは、ＦＥＴ２３２、２３３、２３４のいずれかが故障しているか否かを表す情報であり、ＦＥＴ２３２、２３３、２３４のいずれかが故障していればオン状態になる。なお、故障フラグはＦＥＴ毎に個別に設けられてもよい。ＦＥＴ故障フラグは、装置の安全性を高めるために、工場出荷時の初期値がオン（ＦＥＴが故障している状態）であることが好適である。初めて画像形成装置１が起動された後は、故障が検出されなければ、ＦＥＴ故障フラグはオフされる。ＦＥＴ故障フラグがオフの場合（Ｓ４０３：OFF）、ＣＰＵ２２２は、画像形成装置１の起動処理を行う。これにより画像形成装置１は、メイン電源スイッチの操作に応じて高速に起動することになる。 When the +24V_A voltage is output (S401:Y), the CPU 222 confirms the FET failure flag (S403). The FET failure flag is stored in the RAM 224 of the engine control board 220 and is referred to by the CPU 222. The FET failure flag is information indicating whether any of the FETs 232, 233, 234 has a failure, and is turned on if any of the FETs 232, 233, 234 has a failure. The failure flag may be provided individually for each FET. In order to enhance the safety of the device, it is preferable that the FET failure flag has an initial value at the time of factory shipment set to ON (state in which the FET has failed). After the image forming apparatus 1 is started for the first time, if no failure is detected, the FET failure flag is turned off. When the FET failure flag is off (S403: OFF), the CPU 222 performs the activation process of the image forming apparatus 1. As a result, the image forming apparatus 1 is activated at high speed in response to the operation of the main power switch.

ＦＥＴ故障フラグがオンである場合（Ｓ４０３：ON）、ＣＰＵ２２２は、各ＦＥＴ２３２、２３３、２３４をオフ（遮断状態）するためのＲＭＴ＿Ａ信号及びＲＭＴ＿ＢＣ信号を出力する（Ｓ４０４）。ＣＰＵ２２２は、ＦＥＴ２３２、２３３、２３４の切り替えのために所定時間待機（例えば５００ミリ秒待機）した後に、ＡＳＩＣ２３１により、ＦＥＴ２３２から＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する（Ｓ４０５）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ａ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ａ電圧が出力されている場合（Ｓ４０５：Y）、ＣＰＵ２２２は、ＦＥＴ２３２がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ａ電圧が出力されているために、ＦＥＴ２３２がショート故障していると判定して処理を終了する（Ｓ４１１）。 When the FET failure flag is on (S403: ON), the CPU 222 outputs the RMT_A signal and the RMT_BC signal for turning off (cut-off state) each FET 232, 233, 234 (S404). The CPU 222 waits for a predetermined time (for example, waits for 500 milliseconds) for switching the FETs 232, 233, and 234, and then the ASIC 231 determines whether or not the +24V_A voltage is output from the FET 232 (S405). The ASIC 231 determines whether or not the +24V_A voltage is output depending on whether or not the voltage value of the +24V_A voltage is equal to or higher than a predetermined threshold voltage th. When the +24V_A voltage is output (S405: Y), the CPU 222 outputs the +24V_A voltage even though the FET 232 is controlled to be turned off, so that the FET 232 has a short circuit failure. The determination is made and the processing is ended (S411).

＋２４Ｖ＿Ａ電圧が出力されていない場合（Ｓ４０５：N）、ＣＰＵ２２２は、ＦＥＴ２３２が正常に動作していると判定する。この場合、ＣＰＵ２２２は、ＦＥＴ２３３、２３４の前段に設けられるＦＥＴ２３２をオンするためのＲＭＴ＿Ａ信号を出力する（Ｓ４０６）。これにより、ＦＥＴ２３２からＦＥＴ２３３、２３４に＋２４Ｖ＿Ａ電圧が供給される。ＣＰＵ２２２は、ＦＥＴ２３２の切り替えのために所定時間待機（例えば３００ミリ秒待機）した後に、ＡＳＩＣ２３１により、ＦＥＴ２３３から＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する（Ｓ４０７）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｂ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ｂ電圧が出力されている場合（Ｓ４０７：Y）、ＣＰＵ２２２は、ＦＥＴ２３３がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ｂ電圧が出力されているために、ＦＥＴ２３３がショート故障していると判定して処理を終了する（Ｓ４１１）。 When the +24V_A voltage is not output (S405:N), the CPU 222 determines that the FET 232 is operating normally. In this case, the CPU 222 outputs the RMT_A signal for turning on the FET 232 provided in the preceding stage of the FETs 233 and 234 (S406). As a result, the +24V_A voltage is supplied from the FET 232 to the FETs 233 and 234. The CPU 222 waits for a predetermined time (for example, 300 milliseconds) for switching the FET 232, and then determines whether or not the +24V_B voltage is output from the FET 233 by the ASIC 231 (S407). The ASIC 231 determines whether or not the +24V_B voltage is output depending on whether or not the voltage value of the +24V_B voltage is equal to or higher than a predetermined threshold voltage th. When the +24V_B voltage is output (S407:Y), the CPU 222 outputs the +24V_B voltage even though the FET 233 is controlled to be turned off, and thus the FET 233 is short-circuited. The determination is made and the processing is ended (S411).

＋２４Ｖ＿Ｂ電圧が出力されていない場合（Ｓ４０７：N）、ＣＰＵ２２２は、ＦＥＴ２３３が正常に動作していると判定する。この場合、ＣＰＵ２２２は、ＡＳＩＣ２３１により、ＦＥＴ２３４から＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する（Ｓ４０８）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｃ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ｃ電圧が出力されている場合（Ｓ４０８：Y）、ＣＰＵ２２２は、ＦＥＴ２３４がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ｃ電圧が出力されているために、ＦＥＴ２３４がショート故障していると判定して処理を終了する（Ｓ４１１）。 When the +24V_B voltage is not output (S407:N), the CPU 222 determines that the FET 233 is operating normally. In this case, the CPU 222 determines whether the ASIC 231 outputs the +24V_C voltage from the FET 234 (S408). The ASIC 231 determines whether or not the +24V_C voltage is output depending on whether or not the voltage value of the +24V_C voltage is equal to or higher than a predetermined threshold voltage th. When the +24V_C voltage is output (S408:Y), the CPU 222 outputs the +24V_C voltage even though the FET 234 is controlled to be turned off, and thus the FET 234 is short-circuited. The determination is made and the processing is ended (S411).

＋２４Ｖ＿Ｃ電圧が出力されていない場合（Ｓ４０８：N）、ＣＰＵ２２２は、ＦＥＴ２３４が正常に動作していると判定する。この場合、ＣＰＵ２２２は、ＦＥＴ２３２の後段に設けられるＦＥＴ２３３、２３４をオンするためのＲＭＴ＿ＢＣ信号を出力する（Ｓ４０９）。これによりすべてのＦＥＴ２３２、２３３、２３４がオンになり、＋２４Ｖ＿Ａ電圧、＋２４Ｖ＿Ｂ電圧、及び＋２４Ｖ＿Ｃ電圧がそれぞれの電源系統を介して、対応する負荷へ供給開始される。ＣＰＵ２２２は、ＦＥＴ２３３、２３４の切り替えのために所定時間待機（例えば３００ミリ秒待機）した後に、ＦＥＴ故障フラグをクリアする（Ｓ４１０）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグのデータをオフに書き換える。ＣＰＵ２２２は、ＦＥＴ故障フラグの書き換え後に画像形成装置１の起動処理を行う。 When the +24V_C voltage is not output (S408:N), the CPU 222 determines that the FET 234 is operating normally. In this case, the CPU 222 outputs the RMT_BC signal for turning on the FETs 233 and 234 provided in the subsequent stage of the FET 232 (S409). As a result, all the FETs 232, 233, 234 are turned on, and the +24V_A voltage, +24V_B voltage, and +24V_C voltage are started to be supplied to the corresponding loads via the respective power supply systems. The CPU 222 clears the FET failure flag after waiting for a predetermined time (for example, waiting 300 milliseconds) for switching the FETs 233 and 234 (S410). That is, the CPU 222 rewrites the data of the FET failure flag stored in the RAM 224 to OFF. The CPU 222 performs the activation process of the image forming apparatus 1 after rewriting the FET failure flag.

以上のような起動時の処理では、ＣＰＵ２２２は、Ｓ４０２の処理やＳ４１１の処理でＦＥＴの故障を判定すると、図４のＳ３０６と同様に故障箇所を報知する。これによりユーザやサポートセンタに故障したＦＥＴが報知される。画像形成装置１は、故障したＦＥＴが交換（ドライバ基板２３０が交換）されるまでは、メイン電源スイッチがオン／オフされても故障を検知する。画像形成装置１は、故障したＦＥＴが交換されると、Ｓ４００以降の処理を再度行い、ＦＥＴに故障がなければ起動処理を行う。 In the above startup process, when the CPU 222 determines the FET failure in the processing of S402 or S411, the CPU 222 notifies the failure location as in S306 of FIG. As a result, the user or the support center is notified of the failed FET. The image forming apparatus 1 detects a failure even when the main power switch is turned on/off until the failed FET is replaced (the driver board 230 is replaced). When the failed FET is replaced, the image forming apparatus 1 performs the processing of S400 and subsequent steps again, and if there is no failure in the FET, performs the startup processing.

図７は、画像形成装置１の動作中の処理である。この処理は、図４の故障箇所の特定処理でドライバ基板２３０が故障していると判定された場合（Ｓ３０３）に行われる。ＦＥＴ２３２、２３３、２３４は、すべてオンである。 FIG. 7 shows processing during operation of the image forming apparatus 1. This processing is performed when it is determined that the driver substrate 230 has a failure in the failure location identification processing of FIG. 4 (S303). FETs 232, 233, 234 are all on.

エンジン制御基板２２０のＣＰＵ２２２は、画像形成装置１が起動処理を完了して画像形成の準備が整った状態（Ready状態）のときに（Ｓ４２０）、ドライバ基板２３０が故障していると判定されると、この処理を開始する。ＣＰＵ２２２は、ＡＳＩＣ２３１により、ＦＥＴ２３３から＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する（Ｓ４２１）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｂ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ｂ電圧が出力されていない場合（Ｓ４２１：N）、ＣＰＵ２２２は、ＦＥＴ２３３がオンになるように制御されているにもかかわらず＋２４Ｖ＿Ｂ電圧が出力されていないために、ＦＥＴ２３３がオープン故障していると判定する。この場合、ＣＰＵ２２２は、第１高電圧駆動部２４０により駆動されて静電潜像形成のための高電圧を生成する第１高電圧発生部２４０１にエラーが発生していると判定する（Ｓ４２２）。ＣＰＵ２２２は、図４のＳ３０６と同様に第１高電圧発生部２４０１の故障を報知する。これによりユーザやサポートセンタに第１高電圧発生部２４０１が故障していることが報知される。サービスマンは、この報知に応じて第１高電圧発生部２４０１の基板を交換することになる。 The CPU 222 of the engine control board 220 determines that the driver board 230 has a failure when the image forming apparatus 1 completes the startup process and is ready for image formation (Ready state) (S420). Then, this process is started. The CPU 222 determines whether or not the +24V_B voltage is output from the FET 233 by the ASIC 231 (S421). The ASIC 231 determines whether or not the +24V_B voltage is output depending on whether or not the voltage value of the +24V_B voltage is equal to or higher than a predetermined threshold voltage th. When the +24V_B voltage is not output (S421:N), the CPU 222 determines that the FET 233 has an open failure because the +24V_B voltage is not output even though the FET 233 is controlled to be turned on. judge. In this case, the CPU 222 determines that an error has occurred in the first high voltage generator 2401 that is driven by the first high voltage driver 240 to generate a high voltage for electrostatic latent image formation (S422). .. The CPU 222 reports the failure of the first high voltage generation unit 2401 as in S306 of FIG. This informs the user or the support center that the first high voltage generator 2401 is out of order. The serviceman will replace the substrate of the first high voltage generator 2401 in response to this notification.

＋２４Ｖ＿Ｂ電圧が出力されている場合（Ｓ４２１：N）、ＣＰＵ２２２は、ＡＳＩＣ２３１により、ＦＥＴ２３４から＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する（Ｓ４２３）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｃ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ｃ電圧が出力されている場合（Ｓ４２３：Y）、ＣＰＵ２２２は、ＦＥＴ２３３、２３４の電源系統が正常であると判定して、この処理を終了する。 When the +24V_B voltage is output (S421:N), the CPU 222 determines, by the ASIC 231, whether or not the +234V_C voltage is output from the FET 234 (S423). The ASIC 231 determines whether or not the +24V_C voltage is output depending on whether or not the voltage value of the +24V_C voltage is equal to or higher than a predetermined threshold voltage th. When the +24V_C voltage is output (S423:Y), the CPU 222 determines that the power supply system of the FETs 233 and 234 is normal and ends this processing.

＋２４Ｖ＿Ｃ電圧が出力されていない場合（Ｓ４２３：N）、ＣＰＵ２２２は、前ドア２２が開放されていると判定する（Ｓ４２４）。これは、ＦＥＴ２３４が起動時の処理で正常に動作していることが確認された上で、＋２４Ｖ＿Ｃ電圧が出力されていないために、ＦＥＴ２３４に＋２４Ｖ＿Ａ電圧が供給されていないと推定されるためである。前ドア２２が開放されていると判定した場合、ＣＰＵ２２２は、コントローラ基板２１０のＣＰＵ２１２により操作部１０００に前ドア２２を閉じることを促す指示を表示する。前ドア２２の開閉は、前ドア開閉センサ８０１により検知される。ＣＰＵ２２２は、前ドア開閉センサ８０１の検知結果により、前ドア２２が所定時間経過（本実施形態では１０分）しても開放されたままであるか否かを確認する（Ｓ４２５、Ｓ４２７）。前ドア２２が所定時間経過する前に閉じられた場合（Ｓ４２５：N、Ｓ４２７：Y）、ＣＰＵ２２２は、この処理を終了する。 When the +24V_C voltage is not output (S423:N), the CPU 222 determines that the front door 22 is open (S424). This is because it is presumed that the +24V_A voltage is not supplied to the FET 234 because the +24V_C voltage is not output after it is confirmed that the FET 234 is normally operating in the process at the time of startup. .. When it is determined that the front door 22 is opened, the CPU 222 causes the CPU 212 of the controller board 210 to display an instruction to the operation unit 1000 to close the front door 22. The opening/closing of the front door 22 is detected by the front door opening/closing sensor 801. Based on the detection result of the front door opening/closing sensor 801, the CPU 222 confirms whether or not the front door 22 remains open even after a lapse of a predetermined time (10 minutes in this embodiment) (S425, S427). When the front door 22 is closed before the predetermined time elapses (S425:N, S427:Y), the CPU 222 ends this process.

前ドア２２が所定時間経過しても開放されたままである場合（Ｓ４２５：Y）、ＣＰＵ２２２は、ＩＬ−ＳＷ２３５が故障していると判定する（Ｓ４２６）。また、このときＣＰＵ２２２は、ＦＥＴ２３４がオンに制御されているにもかかわらず＋２４Ｖ＿Ｃ電圧が出力されていないために、ＦＥＴ２３４がオープン故障していると判定する。ＣＰＵ２２２は、図４のＳ３０６と同様にＩＬ−ＳＷ２３５の故障を報知する。これによりユーザやサポートセンタにＩＬ−ＳＷ２３５が故障していることが報知される。サービスマンは、この報知に応じてＩＬ−ＳＷ２３５の基板を交換することになる。 When the front door 22 remains open even after the lapse of a predetermined time (S425: Y), the CPU 222 determines that the IL-SW 235 has failed (S426). Further, at this time, the CPU 222 determines that the FET 234 has an open failure because the +24V_C voltage is not output although the FET 234 is controlled to be turned on. The CPU 222 reports the failure of the IL-SW 235 as in S306 of FIG. This informs the user or the support center that the IL-SW 235 is out of order. The service person will replace the substrate of the IL-SW 235 in response to this notification.

図８は、画像形成装置１の電源がオフされるときの処理である。この処理は、ユーザによりメイン電源スイッチが操作されて電源オフになるときや、画像形成の指示等が所定時間以上入力されずにスリープモード（省電力モード）に移行する際に行われる。 FIG. 8 shows a process when the image forming apparatus 1 is powered off. This processing is performed when the user operates the main power switch to turn off the power, or when shifting to the sleep mode (power saving mode) without inputting an image forming instruction or the like for a predetermined time or longer.

エンジン制御基板２２０のＣＰＵ２２２は、電源オフ時或いはスリープモード移行時に、ＦＥＴ２３２の後段のＦＥＴ２３３、２３４をオフするためのＲＭＴ＿ＢＣ信号を出力する（Ｓ４３０、Ｓ４３１）。ＣＰＵ２２２は、ＦＥＴ２３３、２３４の切り替えのために所定時間待機（例えば３００ミリ秒待機）した後に、ＡＳＩＣ２３１により、ＦＥＴ２３３から＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する（Ｓ４３２）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｂ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する。 The CPU 222 of the engine control board 220 outputs the RMT_BC signal for turning off the FETs 233 and 234 in the subsequent stage of the FET 232 when the power is turned off or when the sleep mode is entered (S430, S431). The CPU 222 waits for a predetermined time (for example, waits for 300 milliseconds) for switching the FETs 233 and 234, and then the ASIC 231 determines whether or not the +24V_B voltage is output from the FET 233 (S432). The ASIC 231 determines whether or not the +24V_B voltage is output depending on whether or not the voltage value of the +24V_B voltage is equal to or higher than a predetermined threshold voltage th.

＋２４Ｖ＿Ｂ電圧が出力されている場合（Ｓ４３２：Y）、ＣＰＵ２２２は、ＦＥＴ２３３がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ｂ電圧が出力されているために、ＦＥＴ２３３がショート故障していると判定する。この場合、ＣＰＵ２２２は、ＦＥＴ故障フラグをオンに設定する（Ｓ４３６）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグを、故障していることを表すオンに書き換える。ＣＰＵ２２２は、ＦＥＴ故障フラグの書き換え後に画像形成装置１の終了処理或いはスリープ移行処理を行う。 When the +24V_B voltage is output (S432:Y), the CPU 222 outputs the +24V_B voltage even though the FET 233 is controlled to be turned off, and thus the FET 233 is short-circuited. judge. In this case, the CPU 222 sets the FET failure flag to ON (S436). That is, the CPU 222 rewrites the FET failure flag stored in the RAM 224 to ON, which indicates a failure. After rewriting the FET failure flag, the CPU 222 performs a termination process of the image forming apparatus 1 or a sleep transition process.

＋２４Ｖ＿Ｂ電圧が出力されていない場合（Ｓ４３２：N）、ＣＰＵ２２２は、ＡＳＩＣ２３１により、ＦＥＴ２３４から＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する（Ｓ４３３）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｃ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ｃ電圧が出力されている場合（Ｓ４３３：Y）、ＣＰＵ２２２は、ＦＥＴ２３４がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ｃ電圧が出力されているために、ＦＥＴ２３４がショート故障していると判定する。この場合、ＣＰＵ２２２は、ＦＥＴ故障フラグをオンに設定する（Ｓ４３６）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグを、故障していることを表すオンに書き換える。ＣＰＵ２２２は、ＦＥＴ故障フラグの書き換え後に画像形成装置１の終了処理或いはスリープ移行処理を行う。 When the +24V_B voltage is not output (S432:N), the CPU 222 determines whether the ASIC 231 outputs the +24V_C voltage from the FET 234 (S433). The ASIC 231 determines whether or not the +24V_C voltage is output depending on whether or not the voltage value of the +24V_C voltage is equal to or higher than a predetermined threshold voltage th. When the +24V_C voltage is output (S433:Y), the CPU 222 outputs the +24V_C voltage even though the FET 234 is controlled to be turned off, and thus the FET 234 is short-circuited. judge. In this case, the CPU 222 sets the FET failure flag to ON (S436). That is, the CPU 222 rewrites the FET failure flag stored in the RAM 224 to ON, which indicates a failure. After rewriting the FET failure flag, the CPU 222 performs a termination process of the image forming apparatus 1 or a sleep transition process.

＋２４Ｖ＿Ｃ電圧が出力されていない場合（Ｓ４３３：N）、ＣＰＵ２２２は、ＦＥＴ２３３、２３４の前段のＦＥＴ２３２をオフするためのＲＭＴ＿Ａ信号を出力する（Ｓ４３４）。これにより、ＦＥＴ２３２からＦＥＴ２３３、２３４への＋２４Ｖ＿Ａ電圧の供給が遮断される。ＣＰＵ２２２は、ＦＥＴ２３２の切り替えのために所定時間待機（例えば５００ミリ秒待機）した後に、ＡＳＩＣ２３１により、ＦＥＴ２３２から＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する（Ｓ４３５）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ａ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する。 When the +24V_C voltage is not output (S433:N), the CPU 222 outputs the RMT_A signal for turning off the FET 232 in the preceding stage of the FETs 233 and 234 (S434). As a result, the +24V_A voltage supply from the FET 232 to the FETs 233 and 234 is cut off. The CPU 222 waits for a predetermined time (for example, 500 milliseconds) for switching the FET 232, and then the ASIC 231 determines whether or not the +24V_A voltage is output from the FET 232 (S435). The ASIC 231 determines whether or not the +24V_A voltage is output depending on whether or not the voltage value of the +24V_A voltage is equal to or higher than a predetermined threshold voltage th.

＋２４Ｖ＿Ａ電圧が出力されている場合（Ｓ４３５：Y）、ＣＰＵ２２２は、ＦＥＴ２３２がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ａ電圧が出力されているために、ＦＥＴ２３２がショート故障していると判定する。この場合、ＣＰＵ２２２は、ＦＥＴ故障フラグをオンに設定する（Ｓ４３６）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグを、故障していることを表すオンに書き換える。ＣＰＵ２２２は、ＦＥＴ故障フラグの書き換え後に画像形成装置１の終了処理或いはスリープ移行処理を行う。＋２４Ｖ＿Ａ電圧が出力されていない場合（Ｓ４３５：N）、ＣＰＵ２２２は、すべてのＦＥＴ２３２、２３３、２３４が正常に動作していると判定して、画像形成装置１の終了処理或いはスリープ移行処理を行う。 When the +24V_A voltage is output (S435:Y), the CPU 222 outputs the +24V_A voltage even though the FET 232 is controlled to be turned off, so that the FET 232 is short-circuited. judge. In this case, the CPU 222 sets the FET failure flag to ON (S436). That is, the CPU 222 rewrites the FET failure flag stored in the RAM 224 to ON, which indicates a failure. After rewriting the FET failure flag, the CPU 222 performs a termination process of the image forming apparatus 1 or a sleep transition process. When the +24V_A voltage is not output (S435:N), the CPU 222 determines that all the FETs 232, 233, and 234 are operating normally, and performs the termination process or the sleep transition process of the image forming apparatus 1.

（ＦＥＴの故障特定処理の別の例）
図９、図１０は、ドライバ基板２３０のＦＥＴ２３２、２３３、２３４の別の故障特定処理を表すフローチャートである。この処理は、画像形成装置１の電源オン時（起動時）、電源オフ時（停止時）の各状態時に装置の安全性を確保するために行われる。画像形成装置１の動作中の処理は、図７の処理と同様である。 (Another example of FET failure identification processing)
9 and 10 are flowcharts showing another failure identifying process for the FETs 232, 233, 234 on the driver substrate 230. This processing is performed in order to ensure the safety of the image forming apparatus 1 in each state when the power is on (at startup) and when the power is off (at stop). The process during operation of the image forming apparatus 1 is the same as the process in FIG. 7.

図９は、電源オン時の処理である。この処理は、ユーザにより画像形成装置１のメイン電源スイッチが操作されて電源オンになることで実行される。
図６のＳ４００、４０１の処理と同様に、エンジン制御基板２２０のＣＰＵ２２２は、各ＦＥＴ２３２、２３３、２３４をオンして、ＦＥＴ２３２から＋２４Ｖ＿Ａ電圧が正常に出力されているか否かを判定する（Ｓ５００、Ｓ５０１）。ＣＰＵ２２２は、＋２４Ｖ＿Ａ電圧が正常に出力されていない場合（Ｓ５０１：N）、図６のＳ４０２の処理と同様に、ＦＥＴ２３２がオープン故障していると判定して処理を終了する（Ｓ５０２）。 FIG. 9 shows the processing when the power is turned on. This processing is executed by the user operating the main power switch of the image forming apparatus 1 to turn on the power.
Similar to the processing of S400 and 401 in FIG. 6, the CPU 222 of the engine control board 220 turns on the FETs 232, 233 and 234 and determines whether or not the +24V_A voltage is normally output from the FET 232 (S500, S501). When the +24V_A voltage is not normally output (S501:N), the CPU 222 determines that the FET 232 has an open failure and ends the process (S502), as in the process of S402 in FIG.

＋２４Ｖ＿Ａ電圧が正常に出力されている場合（Ｓ５０１：Y）、ＣＰＵ２２２は、ＦＥＴ故障フラグを確認する（Ｓ５０３）。ＦＥＴ故障フラグがオフの場合（Ｓ５０３：OFF）、ＣＰＵ２２２は、ＦＥＴ故障フラグをオンにする（Ｓ５１０）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグをオンに書き換える。なお、この時点でＦＥＴ故障フラグがオンになっても、電源オフ時までに各ＦＥＴの故障が検知されなければ、電源オフ時にＦＥＴ故障フラグがオフになる。ＦＥＴ故障フラグを書き換えたＣＰＵ２２２は、画像形成装置１の起動処理を行う。 When the +24V_A voltage is normally output (S501:Y), the CPU 222 confirms the FET failure flag (S503). When the FET failure flag is off (S503: OFF), the CPU 222 turns on the FET failure flag (S510). That is, the CPU 222 rewrites the FET failure flag stored in the RAM 224 to ON. Even if the FET failure flag is turned on at this point, if the failure of each FET is not detected before the power is turned off, the FET failure flag is turned off when the power is turned off. The CPU 222, which has rewritten the FET failure flag, performs the activation process of the image forming apparatus 1.

ＦＥＴ故障フラグがオンである場合（Ｓ５０３：ON）、ＣＰＵ２２２は、図６のＳ４０４〜Ｓ４０９、Ｓ４１１と同様の処理により、各ＦＥＴ２３２、２３３、２３４のショート故障の判定を行う（Ｓ５０４〜Ｓ５０９、Ｓ５１１）。ＣＰＵ２２２は、Ｓ５０９の処理によりＦＥＴ２３２の後段に設けられるＦＥＴ２３３、２３４をオンし、所定時間待機（例えば３００ミリ秒待機）した後に、画像形成装置１の起動処理を行う。この処理では、図６の処理のようにＦＥＴ故障フラグはクリアされず、オンに設定される。 When the FET failure flag is on (S503: ON), the CPU 222 determines the short-circuit failure of each FET 232, 233, 234 by the same processing as S404 to S409 and S411 of FIG. 6 (S504 to S509, S511). ). The CPU 222 turns on the FETs 233 and 234 provided in the subsequent stage of the FET 232 by the processing of S509, waits for a predetermined time (for example, waits for 300 milliseconds), and then performs the starting processing of the image forming apparatus 1. In this processing, the FET failure flag is not cleared as in the processing of FIG. 6, but is set to ON.

以上のような起動時の処理では、ＣＰＵ２２２は、Ｓ５０１の処理でＦＥＴ故障フラグがオフの場合、Ｓ５０４〜Ｓ５０９の処理を実行しない。従って、画像形成装置１は、起動時に２段目のＦＥＴ２３３，２３４の診断を行う必要がなくなり、メイン電源スイッチの操作に応じて高速に起動することになる。一方、Ｓ５０２の処理やＳ５１１の処理でＦＥＴの故障を判定すると、図４のＳ３０６と同様に故障箇所を報知する。これによりユーザやサポートセンタに故障したＦＥＴが報知される。画像形成装置１は、故障したＦＥＴが交換（ドライバ基板２３０が交換）されるまでは、メイン電源スイッチがオン／オフされても故障を検知する。画像形成装置１は、故障したＦＥＴが交換されると、Ｓ４００以降の処理を再度行い、ＦＥＴに故障がなければ起動処理を行う。 In the above startup process, the CPU 222 does not execute the processes of S504 to S509 when the FET failure flag is OFF in the process of S501. Therefore, the image forming apparatus 1 does not need to diagnose the FETs 233 and 234 in the second stage at the time of startup, and starts up at high speed according to the operation of the main power switch. On the other hand, when a failure of the FET is determined in the processing of S502 or S511, the failure location is notified as in S306 of FIG. As a result, the user or the support center is notified of the failed FET. The image forming apparatus 1 detects a failure even when the main power switch is turned on/off until the failed FET is replaced (the driver board 230 is replaced). When the failed FET is replaced, the image forming apparatus 1 performs the processing of S400 and subsequent steps again, and if there is no failure in the FET, performs the startup processing.

図１０は、画像形成装置１の電源オフ時の処理である。この処理は、図８の処理と同様に、ユーザによりメイン電源スイッチが操作されて電源オフになるときや、画像形成の指示等が所定時間以上入力されずにスリープモードに移行する際に行われる。 FIG. 10 shows a process when the image forming apparatus 1 is powered off. Similar to the process of FIG. 8, this process is performed when the user operates the main power switch to turn off the power, or when the process enters the sleep mode without inputting an image forming instruction or the like for a predetermined time or longer. ..

エンジン制御基板２２０のＣＰＵ２２２は、図８のＳ４３０〜Ｓ４３２の処理と同様に、電源オフ時或いはスリープモード移行時に、ＦＥＴ２３３、２３４をオフにして、＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する（Ｓ５３０〜Ｓ５３２）。＋２４Ｖ＿Ｂ電圧が出力されている場合（Ｓ５３２：Y）、ＣＰＵ２２２は、ＦＥＴ２３３がショート故障していると判定して、画像形成装置１の終了処理或いはスリープ移行処理を行う。 Similar to the processing of S430 to S432 of FIG. 8, the CPU 222 of the engine control board 220 turns off the FETs 233 and 234 at the time of power-off or transition to the sleep mode, and determines whether or not +24V_B voltage is output ( S530-S532). When the +24V_B voltage is output (S532:Y), the CPU 222 determines that the FET 233 has a short-circuit failure, and performs the termination process or the sleep transition process of the image forming apparatus 1.

＋２４Ｖ＿Ｂ電圧が出力されていない場合（Ｓ５３２：N）、ＣＰＵ２２２は、図８のＳ４３３の処理と同様に、ＦＥＴ２３４から＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する（Ｓ５３３）。＋２４Ｖ＿Ｃ電圧が出力されている場合（Ｓ５３３：Y）、ＣＰＵ２２２は、ＦＥＴ２３４がショート故障していると判定して、画像形成装置１の終了処理或いはスリープ移行処理を行う。 When the +24V_B voltage is not output (S532: N), the CPU 222 determines whether the +24V_C voltage is output from the FET 234 as in the process of S433 of FIG. 8 (S533). When the +24V_C voltage is output (S533:Y), the CPU 222 determines that the FET 234 has a short-circuit failure, and performs the termination process or the sleep transition process of the image forming apparatus 1.

＋２４Ｖ＿Ｃ電圧が出力されていない場合（Ｓ５３３：N）、ＣＰＵ２２２は、図６のＳ４３４、Ｓ４３５の処理と同様に、ＦＥＴ２３２をオフにして、＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する（Ｓ５３４、Ｓ５３５）。＋２４Ｖ＿Ａ電圧が出力されている場合（Ｓ５３５：Y）、ＣＰＵ２２２は、ＦＥＴ２３２がショート故障していると判定して、画像形成装置１の終了処理或いはスリープ移行処理を行う。 When the +24V_C voltage is not output (S533:N), the CPU 222 turns off the FET 232 and determines whether or not the +24V_A voltage is output, similarly to the processing of S434 and S435 of FIG. 6 (S534, S535). When the +24V_A voltage is output (S535:Y), the CPU 222 determines that the FET 232 has a short circuit failure, and performs the termination process or the sleep transition process of the image forming apparatus 1.

＋２４Ｖ＿Ａ電圧が出力されていない場合（Ｓ５３５：N）、ＣＰＵ２２２は、ＦＥＴ故障フラグをクリアする（Ｓ５３６）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグを、故障していないことを表すオフに書き換える。ＣＰＵ２２２は、ＦＥＴ故障フラグの書き換え後に画像形成装置１の終了処理或いはスリープ移行処理を行う。 When the +24V_A voltage is not output (S535:N), the CPU 222 clears the FET failure flag (S536). That is, the CPU 222 rewrites the FET failure flag stored in the RAM 224 to OFF indicating that there is no failure. After rewriting the FET failure flag, the CPU 222 performs a termination process of the image forming apparatus 1 or a sleep transition process.

以上のように、画像形成装置１に異常が発生した場合、画像形成装置１は、その異常の原因が電源系統であるか否かを判定する。電源系統に異常の原因がある場合、画像形成装置１は、該異常の原因となる故障している電源系統の構成部品を特定する。そのためにサービスマンによる部品交換の作業時間が低減される。 As described above, when an abnormality occurs in the image forming apparatus 1, the image forming apparatus 1 determines whether the cause of the abnormality is the power system. When there is a cause of abnormality in the power supply system, the image forming apparatus 1 identifies the component part of the power supply system that is in failure and causes the abnormality. Therefore, the work time for replacement of parts by the service person is reduced.

また、本実施形態の画像形成装置１は、＋２４Ｖ電源電圧が複数の電源系統に分配され、各分配先に複数のＦＥＴ（スイッチ素子）が接続される構成である。このような構成では、画像形成装置１は、複数の電源系統のそれぞれが対応する負荷に電源電圧を供給する。各負荷への電源電圧の供給は、複数のスイッチ素子により、電源系統毎に独立して制御される。画像形成装置１は、各電源系統の大元である一段目のスイッチ素子のオープン故障の診断を起動時に行う。他のスイッチ素子のオープン故障の診断は、ドライバ基板２３０に接続される負荷に異常が発生したときに行われる故障診断処理により行われる。このようにスイッチ素子の故障診断を行うことで、画像形成装置１の起動時間の短縮と、故障箇所の特定とを両立して実現することができる。 Further, the image forming apparatus 1 of the present embodiment has a configuration in which the +24V power supply voltage is distributed to a plurality of power supply systems, and a plurality of FETs (switch elements) are connected to each distribution destination. With such a configuration, the image forming apparatus 1 supplies the power supply voltage to the loads corresponding to each of the plurality of power supply systems. The supply of the power supply voltage to each load is independently controlled for each power supply system by a plurality of switch elements. The image forming apparatus 1 diagnoses the open failure of the switch element in the first stage, which is the source of each power supply system, at the time of startup. Diagnosis of an open failure of another switch element is performed by a failure diagnosis process performed when an abnormality occurs in the load connected to the driver board 230. By performing the failure diagnosis of the switch element in this way, it is possible to realize both the shortening of the startup time of the image forming apparatus 1 and the specification of the failure location.

Claims (11)

電源電圧を生成する電源回路を有する電源基板と、
前記電源基板から供給される前記電源電圧が複数に分配され、分配された電源電圧毎に電源供給と遮断を行うスイッチ素子を有し、複数に分配した電源電圧により画像を形成するための複数の負荷を駆動するドライバ回路を有するドライバ基板と、
前記ドライバ基板の動作を制御するエンジン制御基板と、を備え、
前記複数のスイッチ素子は、前記電源基板から前記電源電圧が印加される第１スイッチ素子と、前記第１スイッチ素子から出力される電源電圧が分配されて印加される第２スイッチ素子とを含み、
前記エンジン制御基板は、画像形成装置が起動するときに前記第１スイッチ素子の故障診断を行い、前記複数の負荷のいずれかに異常が生じたときに前記第２スイッチ素子の故障診断を行うことを特徴とする、
画像形成装置。 A power supply board having a power supply circuit for generating a power supply voltage;
The power supply voltage supplied from the power supply substrate is divided into a plurality of power supply voltages, and the power supply voltage is divided into a plurality of power supply voltages. A driver board having a driver circuit for driving a load;
An engine control board for controlling the operation of the driver board,
The plurality of switch elements include a first switch element to which the power supply voltage is applied from the power supply substrate, and a second switch element to which the power supply voltage output from the first switch element is distributed and applied.
The engine control board performs a failure diagnosis of the first switch element when the image forming apparatus is activated, and a failure diagnosis of the second switch element when an abnormality occurs in any of the plurality of loads. Characterized by,
Image forming apparatus. 前記エンジン制御基板は、前記画像形成装置が起動するときに、前記第１スイッチ素子を導通させ、前記第１スイッチ素子から出力される電源電圧の電圧値に基づいて前記第１スイッチ素子が導通状態にならないオープン故障であるか否かを判定することを特徴とする、
請求項１記載の画像形成装置。 The engine control board makes the first switch element conductive when the image forming apparatus is activated, and makes the first switch element conductive based on the voltage value of the power supply voltage output from the first switch element. It is characterized by determining whether or not it is an open failure that does not
The image forming apparatus according to claim 1. 前記エンジン制御基板は、前記画像形成装置が起動するときに、前記第１スイッチ素子を遮断させ、前記第１スイッチ素子から出力される電源電圧の電圧値に基づいて前記第１スイッチ素子が遮断状態にならないショート故障であるか否かを判定することを特徴とする、
請求項１又は２記載の画像形成装置。 The engine control board shuts off the first switch element when the image forming apparatus is activated, and shuts off the first switch element based on a voltage value of a power supply voltage output from the first switch element. It is characterized by determining whether or not it is a short circuit failure that does not occur,
The image forming apparatus according to claim 1. 前記エンジン制御基板は、前記画像形成装置が起動するときに、前記第１スイッチ素子を導通させ、かつ前記第２スイッチ素子を遮断させて、前記第２スイッチ素子から出力される電源電圧の電圧値に基づいて前記第２スイッチ素子が故障であるか否かを判定することを特徴とする、
請求項１〜３のいずれか１項記載の画像形成装置。 The engine control board causes the first switch element to conduct and the second switch element to shut off when the image forming apparatus starts up, and a voltage value of a power supply voltage output from the second switch element. It is determined whether or not the second switch element is defective based on
The image forming apparatus according to claim 1. 前記第１スイッチ素子及び前記第２スイッチ素子のいずれかが故障しているか否かを表す情報を記憶するメモリをさらに備えており、
前記エンジン制御基板は、前記画像形成装置が起動するときに前記第１スイッチ素子がオープン故障であると判定されず、且つ前記メモリに故障を表す情報が記憶されている場合に、前記第１スイッチ素子及び前記第２スイッチ素子がショート故障であるか否かの判定を行うことを特徴とする、
請求項３又は４記載の画像形成装置。 Further comprising a memory that stores information indicating whether or not one of the first switch element and the second switch element is defective,
The engine control board is configured such that the first switch element is not determined to have an open failure when the image forming apparatus is activated, and the information indicating the failure is stored in the memory. A determination is made as to whether or not the element and the second switch element have a short circuit failure.
The image forming apparatus according to claim 3. 前記エンジン制御基板は、前記画像形成装置が起動するときに、前記第１スイッチ素子及び前記第２スイッチ素子が故障していなければ、前記第１スイッチ素子及び前記第２スイッチ素子を導通させて前記画像形成装置の起動処理を行うことを特徴とする、
請求項１〜５のいずれか１項記載の画像形成装置。 If the first switch element and the second switch element have not failed when the image forming apparatus is activated, the engine control board causes the first switch element and the second switch element to conduct to each other. Characterized in that the image forming apparatus is activated.
The image forming apparatus according to claim 1. 前記エンジン制御基板は、前記負荷が画像の形成を行っているときに前記負荷の動作の異常を検知すると、前記第２スイッチ素子を導通させ、前記第２スイッチ素子から出力される電源電圧の電圧値に基づいて前記第２スイッチ素子がオープン故障であるか否かを判定することを特徴とする、
請求項１〜６のいずれか１項記載の画像形成装置。 When the engine control board detects an abnormality in the operation of the load while the load is forming an image, the engine control board causes the second switch element to conduct, and the voltage of the power supply voltage output from the second switch element. It is determined whether the second switch element has an open failure based on the value.
The image forming apparatus according to claim 1. 前記エンジン制御基板は、前記画像形成装置の電源がオフされるときに、前記第１スイッチ素子を導通させ、かつ前記第２スイッチ素子を遮断させて、前記第２スイッチ素子から出力される電源電圧の電圧値に基づいて前記第２スイッチ素子がショート故障であるか否かを判定することを特徴とする、
請求項１〜７のいずれか１項記載の画像形成装置。 The engine control board turns on the first switch element and shuts off the second switch element when the power source of the image forming apparatus is turned off, and a power supply voltage output from the second switch element. It is determined whether the second switch element has a short circuit failure based on the voltage value of
The image forming apparatus according to claim 1. 前記エンジン制御基板は、前記画像形成装置の電源がオフされるときに、前記第１スイッチ素子を遮断させ、前記第１スイッチ素子から出力される電源電圧の電圧値に基づいて前記第１スイッチ素子がショート故障であるか否かを判定することを特徴とする、
請求項１〜８のいずれか１項記載の画像形成装置。 The engine control board shuts off the first switch element when the power of the image forming apparatus is turned off, and based on the voltage value of the power supply voltage output from the first switch element, the first switch element. Is a short-circuit failure,
The image forming apparatus according to claim 1. 前記第１スイッチ素子及び前記第２スイッチ素子のいずれかが故障しているか否かを表す情報を記憶するメモリをさらに備えており、
前記エンジン制御基板は、前記画像形成装置の電源がオフされるときに、前記第１スイッチ素子及び前記第２スイッチ素子のいずれかが故障していれば、前記メモリに故障していることを表す情報を記憶することを特徴とする、
請求項１〜９のいずれか１項記載の画像形成装置。 Further comprising a memory that stores information indicating whether or not one of the first switch element and the second switch element is defective,
The engine control board indicates that the memory has a failure if any of the first switch element and the second switch element fails when the image forming apparatus is powered off. Characterized by storing information,
The image forming apparatus according to claim 1. 前記第１スイッチ素子及び前記第２スイッチ素子のいずれかが故障しているか否かを表す情報を記憶するメモリをさらに備えており、
前記エンジン制御基板は、前記画像形成装置の電源がオフされるときに、前記第１スイッチ素子及び前記第２スイッチ素子が正常であれば、前記メモリに故障していないことを表す情報を記憶することを特徴とする、
請求項１〜９のいずれか１項記載の画像形成装置。 Further comprising a memory that stores information indicating whether or not one of the first switch element and the second switch element is defective,
The engine control board stores information indicating that there is no failure in the memory if the first switch element and the second switch element are normal when the power of the image forming apparatus is turned off. Characterized by that
The image forming apparatus according to claim 1.
JP2019201765A 2019-01-07 2019-11-06 Image forming device Active JP7475837B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/724,802 US10795300B2 (en) 2019-01-07 2019-12-23 Image forming apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019000644 2019-01-07
JP2019000644 2019-01-07

Publications (3)

Publication Number Publication Date
JP2020112779A true JP2020112779A (en) 2020-07-27
JP2020112779A5 JP2020112779A5 (en) 2022-11-15
JP7475837B2 JP7475837B2 (en) 2024-04-30

Family

ID=71667006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019201765A Active JP7475837B2 (en) 2019-01-07 2019-11-06 Image forming device

Country Status (1)

Country Link
JP (1) JP7475837B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4400072B2 (en) 2003-03-14 2010-01-20 富士ゼロックス株式会社 Power supply unit that performs control by status monitoring
JP2005157204A (en) 2003-11-28 2005-06-16 Konica Minolta Business Technologies Inc Image forming apparatus
US8855510B2 (en) 2010-12-02 2014-10-07 Samsung Electronics Co., Ltd. Image forming apparatus and fixing unit control method thereof
JP6256251B2 (en) 2014-08-21 2018-01-10 京セラドキュメントソリューションズ株式会社 Power management circuit and image forming apparatus having the same

Also Published As

Publication number Publication date
JP7475837B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
JP5460455B2 (en) Image forming apparatus
JP7229727B2 (en) image forming device
US11245797B2 (en) Image forming apparatus, malfunction diagnosis method of image forming apparatus, and storage medium
EP3647878B1 (en) Image forming apparatus
JP7475837B2 (en) Image forming device
JP2021081552A (en) Image forming apparatus and method for controlling the same
JPH07244452A (en) Detecting device for opening and closing cover of device
US10795300B2 (en) Image forming apparatus
US11102358B2 (en) Image forming apparatus determining failure when reactivated before preparing a printing operation
US20200233356A1 (en) Image forming apparatus configured to diagnose failure
JP7301520B2 (en) image forming device
JP2020076840A (en) Image formation device, and fault site identifying method
US20200236241A1 (en) Image forming apparatus and power control device
JP2002334624A (en) Switch control method, power-feeding device and image forming device
JPH06208263A (en) Image forming device
JP2021020347A (en) Image formation apparatus
JP2021009225A (en) Image forming apparatus
JP4600962B2 (en) FEEDING DEVICE HAVING INTERLOCK CIRCUIT AND IMAGE FORMING DEVICE
JP2003154731A (en) Imaging apparatus
JP2006058509A (en) Image forming apparatus
JP2021071527A (en) Motor driving device and image forming apparatus
JP2006058510A (en) Image forming apparatus
JP2021081584A (en) Image forming apparatus and method for controlling the same
JP2007148057A (en) Color image forming apparatus
JP2013003219A (en) Image forming apparatus, image formation control method and image formation control program

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240417

R150 Certificate of patent or registration of utility model

Ref document number: 7475837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150