JP2020101888A - Touch screen and production method thereof - Google Patents

Touch screen and production method thereof Download PDF

Info

Publication number
JP2020101888A
JP2020101888A JP2018238128A JP2018238128A JP2020101888A JP 2020101888 A JP2020101888 A JP 2020101888A JP 2018238128 A JP2018238128 A JP 2018238128A JP 2018238128 A JP2018238128 A JP 2018238128A JP 2020101888 A JP2020101888 A JP 2020101888A
Authority
JP
Japan
Prior art keywords
wiring
lower layer
bundled
upper layer
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018238128A
Other languages
Japanese (ja)
Other versions
JP7189756B2 (en
Inventor
細野　彰彦
Akihiko Hosono
彰彦 細野
文弘 後藤
Fumihiro Goto
文弘 後藤
箕輪　憲一
Kenichi Minowa
憲一 箕輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018238128A priority Critical patent/JP7189756B2/en
Publication of JP2020101888A publication Critical patent/JP2020101888A/en
Application granted granted Critical
Publication of JP7189756B2 publication Critical patent/JP7189756B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Position Input By Displaying (AREA)

Abstract

To provide a touch screen capable of preventing short circuit from occurring between an upper layer wiring and a lower layer wiring, and a production method thereof.SOLUTION: The touch screen includes: a substrate; multiple lower layer wiring lines 2 which are arranged on the substrate via an interlayer insulation film and crossing each other in a stereoscopic vision, and extending in a row direction and arrayed in a column direction; and multiple upper layer wiring lines 3 extending in the column direction and arrayed in the row direction. The touch screen further includes: multiple lower layer binding wiring lines which are electrically connected with and bind every prescribed number of lower layer wiring lines 2 at both ends in the row direction of the lower layer wiring lines 2; and multiple upper layer binding wiring lines 5 which are electrically connected with and bind every prescribed number of upper layer wiring lines 3 at both ends in the column direction of the upper layer wiring lines 3. In the lower layer wiring lines 2 arranged closest to the upper layer binding wiring lines 5, an outer end of the substrate in the column direction is located at an outer side of the substrate than the upper layer binding wiring lines 5.SELECTED DRAWING: Figure 18

Description

本発明は、タッチスクリーンおよびその製造方法に関する。 The present invention relates to a touch screen and a manufacturing method thereof.

タッチパネルは、指などの指示体によるタッチを検出して、タッチパネルにおけるタッチされた位置の位置座標を特定する装置であり、優れたユーザーインターフェース手段の１つとして注目されている。現在、抵抗膜方式や静電容量方式など種々の方式のタッチパネルが製品化されている。一般的に、タッチパネルは、タッチセンサが内蔵されたタッチスクリーンと、当該タッチスクリーンから入力された信号に基づいてタッチされた位置の位置座標を特定する検出装置とを備えている。ここで、タッチセンサとは、ユーザがタッチしたことを検出するセンサのことをいう。 The touch panel is a device that detects a touch with an indicator such as a finger and specifies the position coordinates of the touched position on the touch panel, and has received attention as one of excellent user interface means. Currently, various types of touch panels such as a resistance film type and an electrostatic capacitance type are commercialized. Generally, a touch panel includes a touch screen with a built-in touch sensor, and a detection device that specifies the position coordinates of the touched position based on a signal input from the touch screen. Here, the touch sensor refers to a sensor that detects that the user has touched.

静電容量方式のタッチパネルのひとつとして、投影型静電容量方式のタッチパネルがある（例えば、特許文献１参照）。特許文献１のような投影型静電容量方式のタッチパネルは、タッチセンサが内蔵されたタッチスクリーンの前面側を厚さ数ｍｍ程度のガラス板などの保護板で覆った場合であってもタッチを検出することが可能である。従って、投影型静電容量方式のタッチパネルは、保護板をタッチスクリーンの前面側に配置することができるため堅牢性に優れる。また、使用者が手袋を装着した状態でタッチした場合であっても、タッチを検出することが可能である。さらに、可動部を有さないため長寿命である。 As one of the capacitive touch panels, there is a projected capacitive touch panel (see, for example, Patent Document 1). The projection capacitive touch panel as disclosed in Patent Document 1 does not touch even if the front side of a touch screen with a built-in touch sensor is covered with a protective plate such as a glass plate having a thickness of several mm. It is possible to detect. Therefore, the projected capacitive touch panel is excellent in robustness because the protective plate can be arranged on the front side of the touch screen. Further, the touch can be detected even when the user touches it while wearing gloves. Furthermore, it has a long life because it has no moving parts.

投影型静電容量方式のタッチパネルは、例えば、静電容量を検出するための検出用配線として、薄い誘電膜上に形成された第１シリーズの導体エレメントと、第１シリーズの導体エレメント上に絶縁膜を隔てて形成された第２シリーズの導体エレメントとを備えている（例えば、特許文献２参照）。各導体エレメントは、互いに電気的に接触することなく複数の交点を形成している。特許文献２のような構成において、指などの指示体と、検出用配線である第１シリーズの導体エレメントおよび第２シリーズの導体エレメントとの間で形成される静電容量を検出回路で検出することによって、指示体がタッチした位置の位置座標が特定される。このような位置座標の検出方式は、一般的に自己容量検出方式と呼ばれる。 The projected capacitive touch panel is, for example, a first-series conductor element formed on a thin dielectric film and insulated on the first-series conductor element as detection wiring for detecting the electrostatic capacitance. And a second series conductor element formed by separating the membrane (see, for example, Patent Document 2). Each conductor element forms a plurality of intersections without making electrical contact with each other. In the configuration as disclosed in Patent Document 2, the detection circuit detects the capacitance formed between the pointer such as a finger and the first-series conductor element and the second-series conductor element that are the detection wiring. As a result, the position coordinates of the position touched by the indicator are specified. Such a position coordinate detection method is generally called a self-capacity detection method.

また、例えば、行方向に延設され第１電極を構成する複数の行配線と、列方向に延設され第２電極を構成する複数の列配線との間における電界変化、すなわち相互容量の変化を検出することによって、タッチされた位置の位置座標を特定する検出方式がある（例えば、特許文献３参照）。当該検出方式は、一般的に相互容量検出方式と呼ばれる。 Further, for example, a change in electric field, that is, a change in mutual capacitance between a plurality of row wirings extending in the row direction and forming the first electrode and a plurality of column wirings extending in the column direction and forming the second electrode. There is a detection method that specifies the position coordinates of the touched position by detecting (see, for example, Patent Document 3). This detection method is generally called a mutual capacitance detection method.

上記の自己容量検出方式および相互容量検出方式の何れの場合も、行配線と列配線とによって格子状に区画された平面領域である検出セルに対して指などの指示体でタッチされると、タッチされた検出セルであるセンサブロックにおける検出値と、当該センサブロック近傍の検出セルにおける検出値とのバランスに基づいて、タッチされた位置の位置座標を特定する方法が一般的に採用されている。 In both cases of the self-capacitance detection method and the mutual capacitance detection method described above, when a detection cell, which is a planar area partitioned by a row wiring and a column wiring in a grid pattern, is touched with a finger or other indicator, A method of specifying the position coordinates of the touched position is generally adopted based on the balance between the detection value in the sensor block that is the touched detection cell and the detection value in the detection cell near the sensor block. ..

最近では、検出用配線として低抵抗なメタルを用いてメッシュを形成し、ＩＴＯ（Indium Tin Oxide）などの透明電極よりも低抵抗である特性を活かして、行配線および列配線の各々の端子に接続される引き出し配線を、各行配線および各列配線の一方側の端部にのみ接続する構成が実現されている（例えば、特許文献４参照）。 Recently, a mesh is formed by using a low-resistance metal as the detection wiring, and by utilizing the characteristic that it has a lower resistance than a transparent electrode such as ITO (Indium Tin Oxide), it is used for each terminal of the row wiring and the column wiring. A configuration is realized in which the lead-out wiring to be connected is connected only to one end of each row wiring and each column wiring (for example, refer to Patent Document 4).

一般的に、静電容量方式のタッチスクリーンに使用されるタッチセンサは、ガラス基板上に形成されたメッシュ状の下層配線と、当該下層配線を覆うように形成された層間絶縁膜と、当該絶縁膜上に形成されたメッシュ状の上層配線と、当該上層配線上に形成された保護絶縁膜で構成されており、下層配線と上層配線とは層間絶縁膜を介して電気的に絶縁されている。下層配線および上層配線のいずれか一方を信号入力用の配線、他方を信号出力用の配線として用いるが、本明細書では、便宜上、下層配線を出力用の配線、上層配線を入力用の配線とする。 Generally, a touch sensor used in a capacitive touch screen includes a mesh-shaped lower layer wiring formed on a glass substrate, an interlayer insulating film formed so as to cover the lower layer wiring, and the insulation layer. It is composed of a mesh-shaped upper layer wiring formed on the film and a protective insulating film formed on the upper layer wiring, and the lower layer wiring and the upper layer wiring are electrically insulated via an interlayer insulating film. .. Although one of the lower layer wiring and the upper layer wiring is used as a signal input wiring and the other is used as a signal output wiring, in the present specification, for convenience, the lower layer wiring is an output wiring and the upper layer wiring is an input wiring. To do.

下層配線を形成するメッシュパターンは、数ｍｍ単位の幅のブロックに分かれており、隣接する各ブロック間は、例えば行方向に分断されている。また、１つのブロックを形成するメッシュパターンは、信号を出力するために端部で束ねられ、信号を外部に取り出すための配線と接続されている。以下では、下層配線の端部で束ねられた配線のことを下層束ね配線という。 The mesh pattern forming the lower layer wiring is divided into blocks each having a width of several mm, and adjacent blocks are divided, for example, in the row direction. The mesh pattern forming one block is bundled at the end for outputting a signal and is connected to a wiring for extracting the signal to the outside. Below, the wiring bundled at the end of the lower layer wiring is referred to as the lower layer bundled wiring.

一方、上層配線を形成するメッシュパターンも、数ｍｍ単位の幅のブロックに分かれており、隣接する各ブロック間は、下層配線と直交する方向、ここでは列方向に分断されている。また、１つのブロックを形成するメッシュパターンは、信号を入力するために端部で束ねられ、信号を外部から入力するための配線と接続されている。以下では、上層配線の端部で束ねられた配線のことを上層束ね配線という。 On the other hand, the mesh pattern forming the upper layer wiring is also divided into blocks each having a width of several mm, and adjacent blocks are divided in the direction orthogonal to the lower layer wiring, here, in the column direction. Further, the mesh patterns forming one block are bundled at the end for inputting a signal and are connected to a wiring for inputting a signal from the outside. Below, the wiring bundled at the end of the upper layer wiring is referred to as the upper layer bundled wiring.

特開２０１２−１０３７６１号公報JP, 2012-103761, A 特表平９−５１１０８６号公報Japanese Patent Publication No. 9-511086 特開２００３−５２６８３１号公報JP, 2003-526831, A 特開２０１０−６１５０２号公報JP, 2010-61502, A

タッチパネルは、液晶表示装置（LCD：Liquid Crystal Display）と組み合わせて、タッチ機能を備えた表示装置として使用される。近年の表示装置のトレンドとして狭額縁化が進んでおり、タッチパネルにおいてもパネルの端部のタッチセンサまで機能すること、およびタッチセンサを形成することによる液晶表示装置の表示画像の見栄えが端部においても変化しないことが要求されている。このような要求を満足するために、下層束ね配線の直上に上層配線が形成され、上層束ね配線の直下に下層配線が形成されている。 The touch panel is used as a display device having a touch function in combination with a liquid crystal display device (LCD: Liquid Crystal Display). As a trend of display devices in recent years, a narrower frame is advancing, and even a touch panel can function up to a touch sensor at an end portion of a panel, and the appearance of a display image of a liquid crystal display device by forming the touch sensor can be improved at the end portion. Is required not to change. In order to satisfy such requirements, the upper layer wiring is formed directly above the lower layer bundled wiring and the lower layer wiring is formed immediately below the upper layer bundled wiring.

また、タッチパネルを構成するタッチスクリーンは、液晶表示装置と同様の製造装置を用いて作製されている。製造装置と作製中のタッチスクリーンとの間で放電が生じて配線のパターンに損傷が発生すると、上層束ね配線と下層配線とが重なった部分、または下層束ね配線と上層配線とが重なった部分でショートが発生する。その結果、下層配線と上層配線との間でショートが発生し、タッチスクリーンとして使用できなくなることがあるという問題があった。 The touch screen that constitutes the touch panel is manufactured using the same manufacturing apparatus as the liquid crystal display device. When a discharge occurs between the manufacturing device and the touch screen being manufactured and the wiring pattern is damaged, the upper-layer bundling wiring and the lower-layer wiring overlap, or the lower-layer bundling wiring and the upper-layer wiring overlap. A short circuit occurs. As a result, there is a problem that a short circuit may occur between the lower layer wiring and the upper layer wiring, and the touch screen may not be used.

本発明は、このような問題を解決するためになされたものであり、上層配線と下層配線との間で発生するショートを抑制することが可能なタッチスクリーンおよびその製造方法を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a touch screen capable of suppressing a short circuit generated between an upper layer wiring and a lower layer wiring, and a manufacturing method thereof. And

上記の課題を解決するために、本発明によるタッチスクリーンは、基板と、基板上に絶縁膜を介して立体視で交差するように配設された、行方向に延在し列方向に配列した複数の第１配線、および列方向に延在し行方向に配列した複数の第２配線と、第１配線の行方向の両端において、予め定められた数の第１配線ごとに電気的に接続して束ねる複数の第１束ね配線と、第２配線の列方向の両端において、予め定められた数の第２配線ごとに電気的に接続して束ねる複数の第２束ね配線とを備え、第２束ね配線に最も近くに配列された第１配線において、列方向における基板の外側の端部は、第２束ね配線よりも基板の外側に存在している。 In order to solve the above-mentioned problems, a touch screen according to the present invention is arranged in a row direction and arranged in a column direction so as to intersect with a substrate in a stereoscopic manner through an insulating film on the substrate. A plurality of first wirings and a plurality of second wirings extending in the column direction and arranged in the row direction are electrically connected to a predetermined number of first wirings at both ends of the first wirings in the row direction. A plurality of first bundling wires and a plurality of second bundling wires that electrically connect and bunch a predetermined number of second wires at both ends in the column direction of the second wires, In the first wiring arranged closest to the two bundled wires, the end portion on the outer side of the substrate in the column direction exists outside the second bundled wire on the substrate.

本発明によると、タッチスクリーンは、第２束ね配線に最も近くに配列された第１配線において、列方向における基板の外側の端部は、第２束ね配線よりも基板の外側に存在しているため、上層配線と下層配線との間で発生するショートを抑制することが可能となる。 According to the present invention, in the touch screen, in the first wiring that is arranged closest to the second bundled wiring, the outer end of the substrate in the column direction is outside the second bundled wiring. Therefore, it is possible to suppress a short circuit that occurs between the upper layer wiring and the lower layer wiring.

本発明の実施の形態１によるタッチスクリーンの構成の一例を模式的に示す平面図である。FIG. 3 is a plan view schematically showing an example of the configuration of the touch screen according to the first embodiment of the present invention. 図１の領域Ａの一例を示す図である。It is a figure which shows an example of the area|region A of FIG. 従来の上層束ね配線および下層配線の配置の一例を示す図である。It is a figure which shows an example of arrangement|positioning of the conventional upper layer bundling wiring and lower layer wiring. 図３のＡ１−Ａ２断面図である。FIG. 4 is a sectional view taken along line A1-A2 of FIG. 3. 図１の領域Ａの一例を示す図である。It is a figure which shows an example of the area|region A of FIG. 下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring. 下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring. 下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring. 下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring. 下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring. 層間絶縁膜を２層にした場合に下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring when the interlayer insulating film has two layers. 層間絶縁膜を２層にした場合に下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring when the interlayer insulating film has two layers. 層間絶縁膜を２層にした場合に下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring when the interlayer insulating film has two layers. 層間絶縁膜を２層にした場合に下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring when the interlayer insulating film has two layers. 層間絶縁膜を２層にした場合に下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring when the interlayer insulating film has two layers. 層間絶縁膜を２層にした場合に下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring when the interlayer insulating film has two layers. 層間絶縁膜を２層にした場合に下層配線端部と上層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between the lower layer wiring end portion and the upper layer bundled wiring when the interlayer insulating film has two layers. 本発明の実施の形態１による上層束ね配線および下層配線の配置の一例を示す図である。FIG. 3 is a diagram showing an example of an arrangement of upper-layer bundling wires and lower-layer wires according to the first embodiment of the present invention. 図１８のＣ１−Ｃ２断面図である。It is a C1-C2 sectional view of FIG. 図１８のＤ１−Ｄ２断面図である。FIG. 19 is a cross-sectional view taken along the line D1-D2 of FIG. 18. 本発明の実施の形態２による下層接続配線の一例を示す図である。It is a figure which shows an example of the lower layer connection wiring by Embodiment 2 of this invention. 本発明の実施の形態２による下層接続配線および上層束ね配線の配置の一例を示す図である。It is a figure which shows an example of arrangement|positioning of the lower layer connection wiring and upper layer bundling wiring by Embodiment 2 of this invention. 図２２のＥ１−Ｅ２断面図である。FIG. 23 is a cross-sectional view taken along the line E1-E2 of FIG. 22. 下層接続配線端部で放電痕が生じたときの一例を示す断面図である。FIG. 6 is a cross-sectional view showing an example when a discharge mark is generated at an end portion of a lower layer connection wiring. 本発明の実施の形態３による下層接続配線の一例を示す図である。It is a figure which shows an example of the lower layer connection wiring by Embodiment 3 of this invention. 本発明の実施の形態３による下層接続配線および上層束ね配線の配置の一例を示す図である。It is a figure which shows an example of arrangement|positioning of the lower layer connection wiring and upper layer bundling wiring by Embodiment 3 of this invention. 図２６のＦ１−Ｆ２断面図である。FIG. 27 is a sectional view taken along line F1-F2 of FIG. 26. 下層接続配線突起で放電痕が生じたときの一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example when discharge marks are generated on the lower layer connection wiring protrusions. 本発明の実施の形態４による図１の領域Ｄの一例を示す図である。It is a figure which shows an example of the area|region D of FIG. 1 by Embodiment 4 of this invention. 従来の下層束ね配線および上層配線の配置の一例を示す図である。It is a figure which shows an example of arrangement|positioning of the conventional lower layer bundle wiring and upper layer wiring. 図３０のＧ１−Ｇ２断面図である。It is a G1-G2 sectional view of FIG. 上層配線端部と下層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between an upper layer wiring end portion and a lower layer bundled wiring. 上層配線端部と下層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between an upper layer wiring end portion and a lower layer bundled wiring. 上層配線端部と下層束ね配線との間でショートが発生するメカニズムを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a mechanism in which a short circuit occurs between an upper layer wiring end portion and a lower layer bundled wiring. 本発明の実施の形態４による下層束ね配線および上層配線の配置の一例を示す図である。It is a figure which shows an example of arrangement|positioning of the lower layer bundling wiring and upper layer wiring by Embodiment 4 of this invention. 図３５のＪ１−Ｊ２断面図である。It is a J1-J2 sectional view of FIG. 上層配線端部で放電痕が生じたときの一例を示す断面図である。FIG. 6 is a cross-sectional view showing an example when discharge marks are generated at the upper wiring end portion. 上層配線端部で放電痕が生じたときの一例を示す断面図である。FIG. 6 is a cross-sectional view showing an example when discharge marks are generated at the upper wiring end portion. 本発明の実施の形態５による上層接続配線および下層束ね配線の配置の一例を示す図である。It is a figure which shows an example of arrangement|positioning of the upper layer connection wiring and lower layer bundle wiring by Embodiment 5 of this invention. 図３９のＬ１−Ｌ２断面図である。FIG. 40 is a cross-sectional view taken along line L1-L2 of FIG. 39. 上層接続配線端部で放電痕が生じたときの一例を示す断面図である。FIG. 9 is a cross-sectional view showing an example when discharge marks are generated at the end portion of the upper layer connection wiring. 本発明の実施の形態６による上層接続配線および下層束ね配線の配置の一例を示す図である。It is a figure which shows an example of arrangement|positioning of the upper layer connection wiring and lower layer bundle wiring by Embodiment 6 of this invention. 図４２のＭ１−Ｍ２断面図である。FIG. 43 is a cross-sectional view taken along the line M1-M2 of FIG. 42. 上層接続配線突起で放電痕が生じたときの一例を示す断面図である。FIG. 6 is a cross-sectional view showing an example when discharge marks are generated on the upper layer connection wiring protrusion. 実施の形態１によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the first embodiment. 実施の形態１によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the first embodiment. 実施の形態１によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the first embodiment. 実施の形態１によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the first embodiment. 実施の形態１によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the first embodiment. 実施の形態１によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the first embodiment. 実施の形態４によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 16 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the fourth embodiment. 実施の形態４によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 16 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the fourth embodiment. 実施の形態４によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 16 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the fourth embodiment. 実施の形態４によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 16 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the fourth embodiment. 実施の形態４によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 16 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the fourth embodiment. 実施の形態４によるタッチスクリーンの製造工程の一例を示す断面図である。FIG. 16 is a cross-sectional view showing an example of a manufacturing process of the touch screen according to the fourth embodiment.

本発明の実施の形態について、図面に基づいて以下に説明する。 Embodiments of the present invention will be described below with reference to the drawings.

＜実施の形態１＞
図１は、本実施の形態１によるタッチスクリーン１の構成の一例を模式的に示す平面図である。なお、後述する実施の形態２から実施の形態７を含めて、以下で説明する各図面で用いられている同一の参照符号は、同一の構成要素または相当する構成要素を示す。 <Embodiment 1>
FIG. 1 is a plan view schematically showing an example of the configuration of the touch screen 1 according to the first embodiment. In addition, the same reference numerals used in each of the drawings described below, including the second to seventh embodiments described later, indicate the same or corresponding components.

図１に示すように、タッチスクリーン１は、行方向に延在しかつ予め定められた第１ピッチで列方向に配列された複数の第１配線である下層配線２と、列方向に延在しかつ予め定められた第２ピッチで行方向に配列された複数の第２配線である上層配線３とを備えている。ここで、行方向は図１のｙ方向に相当し、列方向はｘ方向に相当する。 As shown in FIG. 1, the touch screen 1 includes a lower layer wiring 2, which is a plurality of first wirings extending in the row direction and arranged in the column direction at a predetermined first pitch, and extending in the column direction. And an upper layer wiring 3, which is a plurality of second wirings arranged in the row direction at a predetermined second pitch. Here, the row direction corresponds to the y direction in FIG. 1, and the column direction corresponds to the x direction.

予め定められた数の下層配線２は、それらの上端および下端が第１束ね配線である下層束ね配線４によって電気的に接続され、ひと束の下層配線束９を形成している。同様に、予め定められた数の上層配線３は、それらの右端および左端が第２束ね配線である上層束ね配線５によって電気的に接続され、ひと束の上層配線束１０を形成している。 The predetermined number of lower layer wirings 2 are electrically connected at their upper ends and lower ends by the lower layer wirings 4 which are the first wirings to form a bundle of lower layer wirings 9. Similarly, a predetermined number of upper layer wirings 3 are electrically connected at the right end and the left end thereof by an upper layer bundling wiring 5 which is a second bundling wiring, and form a bundle of upper layer wiring bundles 10.

予め定められた数の下層配線束９は、列方向ｘにそれぞれが平行して配列されており、それぞれの下層配線束９は互いに電気的な絶縁が保たれている。同様に、予め定められた数の上層配線束１０は、行方向ｙにそれぞれが平行して配列されており、それぞれの上層配線束１０は互いに電気的な絶縁が保たれている。また、下層配線束９と上層配線束１０との間には層間絶縁膜が形成されており、上層配線束１０と下層配線束９との間は電気的な絶縁が保たれている。従って、タッチスクリーン１は、予め定められた数の下層配線束９と予め定められた数の上層配線束１０とが立体的に交差することよって、予め定められた数のエリアに立体的に分割されている。タッチスクリーン１における上層配線束１０および下層配線束９が配置されている領域は、センサ領域ともいう。このような構成は、下層配線２と上層配線３との配線密度が大きくなるため、タッチ容量の値を大きな値として確保することができる。 A predetermined number of lower layer wiring bundles 9 are arranged in parallel in the column direction x, and the respective lower layer wiring bundles 9 are electrically insulated from each other. Similarly, a predetermined number of upper layer wiring bundles 10 are arranged in parallel in the row direction y, and the respective upper layer wiring bundles 10 are electrically insulated from each other. Further, an interlayer insulating film is formed between the lower layer wiring bundle 9 and the upper layer wiring bundle 10, and electrical insulation is maintained between the upper layer wiring bundle 10 and the lower layer wiring bundle 9. Therefore, the touch screen 1 is three-dimensionally divided into a predetermined number of areas by three-dimensionally intersecting a predetermined number of lower layer wiring bundles 9 and a predetermined number of upper layer wiring bundles 10. Has been done. The area where the upper layer wiring bundle 10 and the lower layer wiring bundle 9 are arranged in the touch screen 1 is also referred to as a sensor area. In such a configuration, since the wiring density between the lower layer wiring 2 and the upper layer wiring 3 becomes large, the value of the touch capacitance can be secured as a large value.

下層引き出し配線６は、各下層束ね配線４と端子８とを電気的に接続するために配置されている。上層引き出し配線７は、各上層束ね配線５と端子８とを電気的に接続するために配置されている。 The lower layer lead-out wiring 6 is arranged to electrically connect each lower layer bundling wiring 4 and the terminal 8. The upper layer lead-out wiring 7 is arranged to electrically connect each upper layer bundling wiring 5 and the terminal 8.

なお、図１では、行方向に延在しかつ列方向に配列された複数の配線を複数の下層配線２とし、列方向に延在しかつ行方向に配列された複数の配線を複数の上層配線３としているが、これに限るものではない。例えば、行方向に延在しかつ列方向に配列された複数の配線を上層の配線とし、列方向に延在しかつ行方向に配列された複数の配線を下層の配線としてもよい。 In FIG. 1, a plurality of wirings extending in the row direction and arranged in the column direction are referred to as a plurality of lower layer wirings 2, and a plurality of wirings extending in the column direction and arranged in the row direction are formed in a plurality of upper layers. Although the wiring 3 is used, it is not limited to this. For example, a plurality of wirings extending in the row direction and arranged in the column direction may be wirings in the upper layer, and a plurality of wirings extending in the column direction and arranged in the row direction may be wirings in the lower layer.

図２は、図１に示す領域Ａの拡大図であり、上層引き出し配線７の近傍を示している。図２において、下層配線２および上層配線３のパターンは、タッチスクリーン１に使用される配線のパターンの一例である。 FIG. 2 is an enlarged view of the area A shown in FIG. 1 and shows the vicinity of the upper layer lead wiring 7. In FIG. 2, the patterns of the lower layer wiring 2 and the upper layer wiring 3 are examples of wiring patterns used for the touch screen 1.

上層配線３のパターンは、正方形状または円形状に閉じたパターンと、直線または曲線のパターンとの組み合わせで形成されており、これらのパターンが規則正しく配置されている。図２では、正方形状の閉じたパターンと直線のパターンとの組み合わせによって上層配線３のパターンを形成している。また、上層配線３のパターンの端部は上層束ね配線５に接続され、ひとつの上層配線束１０を形成している。上層配線束１０は、行方向に配列されており、隣接する各上層配線束１０を形成する上層配線３の間は分断されて電気的な絶縁が保たれている。 The pattern of the upper layer wiring 3 is formed by a combination of a square or circular closed pattern and a straight or curved pattern, and these patterns are regularly arranged. In FIG. 2, the pattern of the upper layer wiring 3 is formed by a combination of a square closed pattern and a linear pattern. Further, the end portion of the pattern of the upper layer wiring 3 is connected to the upper layer bundling wiring 5 to form one upper layer wiring bundle 10. The upper layer wiring bundles 10 are arranged in the row direction, and the upper layer wirings 3 forming the adjacent upper layer wiring bundles 10 are separated from each other to maintain electrical insulation.

また、下層配線２のパターンは、上層配線３と同様、正方形状に閉じたパターンと直線のパターンとの組み合わせで形成されている。なお、図示していないが、上層配線３の場合と同様、下層配線２の端部は下層束ね配線４に接続され、ひとつの下層配線束９を形成している。下層配線束９は、列方向に配列されており、隣接する各下層配線束９の間は分断されて電気的な絶縁が保たれている。 Further, the pattern of the lower layer wiring 2, like the upper layer wiring 3, is formed by a combination of a square closed pattern and a linear pattern. Although not shown, as in the case of the upper layer wiring 3, the end portion of the lower layer wiring 2 is connected to the lower layer bundling wiring 4 to form one lower layer wiring bundle 9. The lower layer wiring bundles 9 are arranged in the column direction, and the adjacent lower layer wiring bundles 9 are separated from each other to maintain electrical insulation.

図３は、図２に示す領域Ｂの拡大図であり、従来の上層束ね配線および下層配線の配置の一例を示す図である。図３に示すように、下層配線２のパターンの端部である下層配線端部１４は、上層束ね配線５の直下に形成されている。 FIG. 3 is an enlarged view of the region B shown in FIG. 2, and is a diagram showing an example of the arrangement of conventional upper-layer bundling wiring and lower-layer wiring. As shown in FIG. 3, the lower layer wiring end portion 14 which is the end portion of the pattern of the lower layer wiring 2 is formed immediately below the upper layer bundling wiring 5.

図４は、図３のＡ１−Ａ２断面図である。図４に示すように、ガラスのような透明な基板１１上に下層配線端部１４が形成されており、下層配線端部１４を覆うように層間絶縁膜１２が形成されている。また、層間絶縁膜１２上に上層束ね配線５が形成され、上層束ね配線５を覆うように保護絶縁膜１３が形成されている。下層配線端部１４は、上層束ね配線５の直下に層間絶縁膜１２を介して形成されている。 FIG. 4 is a sectional view taken along line A1-A2 of FIG. As shown in FIG. 4, a lower wiring end 14 is formed on a transparent substrate 11 such as glass, and an interlayer insulating film 12 is formed so as to cover the lower wiring end 14. Further, the upper-layer bundling wiring 5 is formed on the interlayer insulating film 12, and the protective insulating film 13 is formed so as to cover the upper-layer bundling wiring 5. The lower layer wiring end portion 14 is formed immediately below the upper layer bundled wiring 5 with the interlayer insulating film 12 interposed therebetween.

一般的に、下層配線２と上層配線３とが層間絶縁膜１２を介して重なっている部分、下層配線端部１４と上層束ね配線５とが層間絶縁膜１２を介して重なっている部分、および下層束ね配線４と上層配線端部１５とが層間絶縁膜１２を介して重なっている部分で、配線間のショートが発生しやすい。このようなショートが発生するとタッチスクリーンとして機能しなくなる。従って、通常は、タッチスクリーンの動作に関係しない下層配線端部１４と上層束ね配線５との位置関係、および下層束ね配線４と上層配線端部１５との位置関係に関しては、配線間のショートの発生のリスクを避けるため、図５に示すように下層配線端部１４と上層束ね配線５とが重ならないように配置される。同様に、下層束ね配線４と上層配線端部１５とが重ならないように配置される。 Generally, a portion where the lower layer wiring 2 and the upper layer wiring 3 overlap with each other via the interlayer insulating film 12, a portion where the lower layer wiring end portion 14 and the upper layer bundling wiring 5 overlap with each other, and In the portion where the lower layer bundled wiring 4 and the upper layer wiring end portion 15 overlap with each other with the interlayer insulating film 12 interposed therebetween, a short circuit between the wirings easily occurs. When such a short circuit occurs, it does not function as a touch screen. Therefore, normally, regarding the positional relationship between the lower layer wiring end portion 14 and the upper layer bundling wiring 5 and the positional relationship between the lower layer bundling wiring 4 and the upper layer wiring end portion 15 which are not related to the operation of the touch screen, a short circuit between wirings occurs. In order to avoid the risk of occurrence, the lower layer wiring end 14 and the upper layer bundled wiring 5 are arranged so as not to overlap with each other, as shown in FIG. Similarly, the lower layer bundled wiring 4 and the upper layer wiring end portion 15 are arranged so as not to overlap with each other.

しかしながら、近年の液晶表示装置の狭額縁化の流れに伴い、それに使用されるタッチスパネルの狭額縁化も要求され、液晶表示装置の表示領域全体をカバーできるようなタッチスクリーンが必要となり、下層束ね配線４および上層束ね配線５の近傍まで液晶表示装置の見栄えを変化させること無く動作するタッチスクリーンが要求されている。図５に示すようなパターンのタッチスクリーンにおいても、上層束ね配線５付近のセンサは正常に動作するが、上層束ね配線５付近には下層配線２が形成されていないため、上層束ね配線５から離れた部分のセンサ領域と比較し、液晶表示装置からの光の透過率や、タッチスクリーン表面での外光の反射率が異なる。このような場合、上層束ね配線５および下層束ね配線４の近傍である液晶表示装置の表示領域の外周付近と、上層束ね配線５および下層束ね配線４から離れた液晶表示装置の表示領域とで液晶表示装置が表示する画像の見栄えが異なるため、ディスプレイとしての問題が発生する。このような問題を解決するために、図３に示すような、上層束ね配線５の下に下層配線端部１４を形成するパターンが使用される。同様の理由により、下層束ね配線４上に上層配線端部１５を形成するパターンが使用される。 However, with the recent trend of narrowing the frame of the liquid crystal display device, it is required to narrow the frame of the touch panel used for the liquid crystal display device, and a touch screen capable of covering the entire display area of the liquid crystal display device is required. There is a demand for a touch screen that operates up to the vicinity of the bundled wiring 4 and the upper layer bundled wiring 5 without changing the appearance of the liquid crystal display device. Even in the touch screen having the pattern as shown in FIG. 5, the sensor near the upper-layer bundling wire 5 operates normally, but the lower-layer wire 2 is not formed in the vicinity of the upper-layer bundling wire 5, so that it is separated from the upper-layer bundling wire 5. The transmittance of light from the liquid crystal display device and the reflectance of external light on the surface of the touch screen are different from those of the sensor region of the open portion. In such a case, the liquid crystal is displayed in the vicinity of the outer periphery of the display area of the liquid crystal display device, which is in the vicinity of the upper layer bundling wire 5 and the lower layer bundling wire 4, and in the display area of the liquid crystal display device, which is distant from the upper layer bundling wire 5 and the lower layer bundling wire 4. Since the appearance of the image displayed by the display device is different, a problem as a display occurs. In order to solve such a problem, a pattern as shown in FIG. 3 for forming the lower layer wiring end portion 14 under the upper layer bundled wiring 5 is used. For the same reason, a pattern for forming the upper layer wiring end portion 15 on the lower layer bundled wiring 4 is used.

図３に示すような配線のパターンにおいて下層配線端部１４と上層束ね配線５との間でショートが発生するメカニズムについて、図６〜１０を用いて説明する。なお、図６〜１０は、図３のＢ１−Ｂ２断面図である。 A mechanism in which a short circuit occurs between the lower layer wiring end portion 14 and the upper layer bundled wiring 5 in the wiring pattern as shown in FIG. 3 will be described with reference to FIGS. 6 to 10 are B1-B2 sectional views of FIG.

図６に示すように、まず、基板１１上に下層配線２を形成する。なお、下層配線端部１４は、下層配線２の左側の端部に相当する。次に、図７に示すように、基板１１および下層配線２を覆うように層間絶縁膜１２を形成する。 As shown in FIG. 6, first, the lower layer wiring 2 is formed on the substrate 11. The lower layer wiring end portion 14 corresponds to the left end portion of the lower layer wiring 2. Next, as shown in FIG. 7, an interlayer insulating film 12 is formed so as to cover the substrate 11 and the lower layer wiring 2.

層間絶縁膜１２が形成されてから上層束ね配線５が形成されるまでの間の製造工程において、製造装置と下層配線２との間で放電が発生すると、下層配線２上に形成されている層間絶縁膜１２に穴が空いて放電痕１６が形成される。一般的に、製造装置と下層配線２との間で発生する放電は、電界が集中しやすい基板１１の端部付近に形成されている下層配線端部１４で起こりやすい。従って、製造装置と下層配線２との間で放電が発生すると、図８に示すように、下層配線端部１４上の層間絶縁膜１２に穴が空き、下層配線端部１４もダメージを受ける場合がある。 In the manufacturing process from the formation of the interlayer insulating film 12 to the formation of the upper-layer bundling wiring 5, when a discharge is generated between the manufacturing apparatus and the lower-layer wiring 2, the interlayer formed on the lower-layer wiring 2 A hole is formed in the insulating film 12 and a discharge mark 16 is formed. In general, the discharge generated between the manufacturing apparatus and the lower layer wiring 2 is likely to occur at the lower layer wiring end portion 14 formed near the end portion of the substrate 11 where the electric field is likely to concentrate. Therefore, when a discharge is generated between the manufacturing apparatus and the lower layer wiring 2, as shown in FIG. 8, a hole is formed in the interlayer insulating film 12 on the lower layer wiring end 14 and the lower layer wiring end 14 is also damaged. There is.

図３に示すようなパターンでは、下層配線端部１４に放電痕１６が形成されると、その部分には必ず上層束ね配線５が形成されるため、必ず下層配線端部１４と上層束ね配線５との間でショートが発生する。その結果、図９，１０に示すように、下層配線端部１４を有する下層配線２と、上層束ね配線５に繋がっている上層配線３とがショートするため、ショート部分を含む上層配線束１０および下層配線束９におけるセンサが正常に機能しなくなり、タッチスクリーンとして使用できなくなる。 In the pattern as shown in FIG. 3, when the discharge trace 16 is formed on the lower layer wiring end portion 14, the upper layer bundling wiring 5 is always formed at that portion. Therefore, the lower layer wiring end portion 14 and the upper layer bundling wiring 5 are always formed. A short circuit occurs between and. As a result, as shown in FIGS. 9 and 10, the lower layer wiring 2 having the lower layer wiring end portion 14 and the upper layer wiring 3 connected to the upper layer bundling wiring 5 are short-circuited, so that the upper layer wiring bundle 10 including the short-circuited portion and The sensor in the lower layer wire bundle 9 does not function normally and cannot be used as a touch screen.

放電痕１６で下層配線端部１４と上層束ね配線５とが直接的に接触してショートすることを回避する方法としては、放電痕１６が形成された後に２層目の層間絶縁膜を形成する方法が考えられる。しかし、そのような構成においても下層配線端部１４と上層束ね配線５との間でショートが発生する場合がある。このようなショートが発生するメカニズムについて図１１〜１７を用いて以下に説明する。 As a method for avoiding a short circuit due to the discharge trace 16 directly contacting the lower-layer wiring end portion 14 and the upper-layer bundled wiring 5, a second interlayer insulating film is formed after the discharge trace 16 is formed. A method can be considered. However, even in such a configuration, a short circuit may occur between the lower layer wiring end portion 14 and the upper layer bundled wiring 5. The mechanism by which such a short circuit occurs will be described below with reference to FIGS.

図１１に示すように、まず、基板１１上に下層配線２を形成する。なお、下層配線端部１４は、下層配線２の左側の端部に相当する。次に、図１２に示すように、第１層間絶縁膜１７を形成する。 As shown in FIG. 11, first, the lower layer wiring 2 is formed on the substrate 11. The lower layer wiring end portion 14 corresponds to the left end portion of the lower layer wiring 2. Next, as shown in FIG. 12, a first interlayer insulating film 17 is formed.

第１層間絶縁膜１７が形成された後の製造工程において、製造装置と下層配線端部１４と間で放電が発生すると、図１３に示すように、下層配線端部１４上の第１層間絶縁膜１７に穴が空いて放電痕１６が形成される。 In the manufacturing process after the first interlayer insulating film 17 is formed, when a discharge is generated between the manufacturing apparatus and the lower layer wiring end portion 14, as shown in FIG. A hole is formed in the film 17 and a discharge mark 16 is formed.

放電痕１６で下層配線端部１４と上層束ね配線５とが直接的に接触してショートすることを防ぐために、図１４に示すような第２層間絶縁膜１８を形成する。第２層間絶縁膜１８の形成後に上層束ね配線５を形成すると、図１５に示すように、第２層間絶縁膜１８が形成されているため下層配線端部１４と上層束ね配線５との直接的な接触を避けることができる。 A second interlayer insulating film 18 as shown in FIG. 14 is formed in order to prevent the lower layer wiring end portion 14 and the upper layer bundling wiring 5 from directly contacting each other at the discharge mark 16 to cause a short circuit. When the upper-layer bundling wiring 5 is formed after the second interlayer insulating film 18 is formed, as shown in FIG. 15, since the second interlayer insulating film 18 is formed, the lower-layer wiring end portion 14 and the upper-layer bundling wiring 5 are directly connected to each other. You can avoid unnecessary contact.

上層束ね配線５の形成以降のタッチスクリーン形成工程、タッチスクリーンに保護板等を貼り付けタッチパネルを形成する工程、および液晶表示装置にタッチパネルを貼り付ける工程の何れかの工程において、例えば図１６に示すように、剥離帯電等によって下層配線２にマイナス電荷１９が蓄積され、上層束ね配線５にプラス電荷２０が蓄積されてその電位差が第２層間絶縁膜１８の絶縁破壊電圧を超えると、第２層間絶縁膜１８が絶縁破壊され、図１７に示すショート部分２１で、下層配線端部１４と上層束ね配線５との間でショートが発生する。なお、下層配線２にプラス電荷が蓄積され、上層束ね配線５にマイナス電荷が蓄積された場合も同様である。 In any of the steps of forming the touch screen after forming the upper-layer bundling wiring 5, the step of attaching a protective plate or the like to the touch screen to form the touch panel, and the step of attaching the touch panel to the liquid crystal display device, for example, as shown in FIG. As described above, when the negative charge 19 is accumulated in the lower layer wiring 2 and the positive charge 20 is accumulated in the upper layer bundling wiring 5 due to peeling charging or the like and the potential difference exceeds the dielectric breakdown voltage of the second interlayer insulating film 18, Dielectric breakdown of the insulating film 18 causes a short circuit between the lower wiring end 14 and the upper bundling wiring 5 at the short portion 21 shown in FIG. The same applies to the case where positive charges are accumulated in the lower layer wiring 2 and negative charges are accumulated in the upper layer bundling wiring 5.

このように、下層配線端部１４と上層束ね配線５との直接的な接触を防ぐために第２層間絶縁膜１８を形成した場合も、下層配線端部１４の直上に上層束ね配線５が形成されていると、製造工程中の帯電によって下層配線端部１４と上層束ね配線５との間でショートが発生することがある。 As described above, even when the second interlayer insulating film 18 is formed to prevent the lower layer wiring end portion 14 and the upper layer bundled wiring 5 from directly contacting each other, the upper layer bundled wiring 5 is formed immediately above the lower layer wiring end portion 14. If so, a short circuit may occur between the lower layer wiring end portion 14 and the upper layer bundling wiring 5 due to charging during the manufacturing process.

以上述べたような下層配線端部１４と上層束ね配線５とのショートの発生を抑制し、かつ上層束ね配線５付近での液晶表示装置の見栄えが変化しないようにするために、図２の領域Ｂにおける配線のパターンを、図１８に示すような下層配線端部１４が上層束ね配線５よりもセンサ領域の反対側に位置するような配線のパターンとすればよい。また、図１８には示していないが、配線のパターンの配置の都合上、下層配線端部１４が上層引き出し配線７と重なる場合は、下層配線端部１４が上層引き出し配線７からはみ出すように形成する（後述する図２２参照）。 In order to suppress the occurrence of a short circuit between the lower layer wiring end portion 14 and the upper layer bundling wiring 5 as described above, and to prevent the appearance of the liquid crystal display device near the upper layer bundling wiring 5 from changing, the area shown in FIG. The wiring pattern in B may be a wiring pattern in which the lower layer wiring end portion 14 is located on the opposite side of the sensor region from the upper layer bundling wiring 5 as shown in FIG. Although not shown in FIG. 18, when the lower layer wiring end portion 14 overlaps with the upper layer lead wiring 7 due to the layout of the wiring pattern, the lower layer wiring end portion 14 is formed so as to protrude from the upper layer lead wiring 7. (See FIG. 22 described later).

図１９は、図１８のＣ１−Ｃ２断面図である。図１９に示すように、図１８に示すような配線のパターンにすることによって、上層束ね配線５の直下に下層配線端部１４が形成されない。図２０は、図１８のＤ１−Ｄ２断面を示しており、図１８に示すような配線のパターンを形成した際に、放電によって下層配線端部１４に放電痕１６が形成された場合を示している。なお、図２０に示す状態は、図９に示す状態に相当する。 FIG. 19 is a C1-C2 sectional view of FIG. As shown in FIG. 19, by forming the wiring pattern as shown in FIG. 18, the lower layer wiring end portion 14 is not formed immediately below the upper layer bundling wiring 5. 20 shows a cross section taken along line D1-D2 of FIG. 18, showing a case where discharge marks 16 are formed on the lower layer wiring end portion 14 due to discharge when the wiring pattern as shown in FIG. 18 is formed. There is. The state shown in FIG. 20 corresponds to the state shown in FIG.

図２０に示すように、下層配線端部１４に放電痕１６が形成された場合であっても放電痕１６に上層束ね配線５が形成されないため、下層配線端部１４と上層束ね配線５とのショートは発生しない。その結果、下層配線端部１４で放電が発生しても下層配線２と上層配線３との間でショートが発生しないためセンサは正常に機能する。 As shown in FIG. 20, even when the discharge trace 16 is formed on the lower-layer wiring end portion 14, the upper-layer bundled wiring 5 is not formed on the discharge trace 16, so that the lower-layer wiring end portion 14 and the upper-layer bundled wiring 5 are not separated from each other. No short circuit will occur. As a result, even if a discharge is generated at the lower layer wiring end portion 14, a short circuit does not occur between the lower layer wiring 2 and the upper layer wiring 3, so that the sensor functions normally.

通常、下層配線端部１４に発生する放電痕１６の径は、およそ１μｍである。従って、層間絶縁膜１２の絶縁耐圧も考慮すると、下層配線端部１４の位置は、上層束ね配線５の端部よりも平面視で２μｍ以上離すことが望ましい。また、下層配線端部１４側に上層引き出し配線７が形成される場合、下層配線端部１４は上層引き出し配線７に対しても平面視で２μｍ以上離れていることが望ましい。 Usually, the diameter of the discharge mark 16 generated at the lower layer wiring end portion 14 is about 1 μm. Therefore, in consideration of the withstand voltage of the interlayer insulating film 12, it is desirable that the position of the lower layer wiring end portion 14 is separated from the end portion of the upper layer bundled wiring 5 by 2 μm or more in plan view. When the upper-layer lead wire 7 is formed on the lower-layer wire end portion 14 side, it is desirable that the lower-layer wire end portion 14 is separated from the upper-layer lead wire 7 by 2 μm or more in plan view.

＜実施の形態２＞
本実施の形態２では、図２１に示すように、ひとつの上層束ね配線５に相当する領域の下層配線２の端部が第１接続配線である下層接続配線２２で接続されている。なお、図２１は、図２の領域Ｃに適用した例である。 <Second Embodiment>
In the second embodiment, as shown in FIG. 21, the ends of the lower layer wiring 2 in the region corresponding to one upper layer bundling wiring 5 are connected by the lower layer connection wiring 22 which is the first connection wiring. Note that FIG. 21 is an example applied to the region C of FIG. 2.

図２１に示す構成にすることによって、製造装置と下層配線２との間で発生する放電が下層接続配線端部２４に集中するため、放電によるセンサ領域へのダメージが実施の形態１の構成よりも抑制される。 With the configuration shown in FIG. 21, the discharge generated between the manufacturing apparatus and the lower layer wiring 2 is concentrated on the lower layer connection wiring end 24, so that the sensor area is damaged by the discharge more than the configuration of the first embodiment. Is also suppressed.

図２２に示すように、下層接続配線端部２４は、上層束ね配線５よりもセンサ領域に対して反対にはみ出している。また、図２２に示すように、下層接続配線２２は、上層引き出し配線７とは重ならないように形成される。さらに、下層接続配線２２に接続されない下層配線端部１４は、上層束ね配線５および上層引き出し配線７から、はみ出すように形成されている。 As shown in FIG. 22, the lower layer connection wiring end portion 24 protrudes in the opposite direction to the sensor region from the upper layer bundled wiring 5. Further, as shown in FIG. 22, the lower layer connection wiring 22 is formed so as not to overlap the upper layer lead wiring 7. Further, the lower layer wiring end portion 14 not connected to the lower layer connection wiring 22 is formed so as to protrude from the upper layer bundling wiring 5 and the upper layer leading wiring 7.

図２３は、図２２のＥ１−Ｅ２断面図である。図２３に示すように、下層接続配線端部２４は、上層束ね配線５よりもセンサ領域とは反対側にはみ出している。また、下層配線２と下層接続配線２２との境界２３は、上層束ね配線５の直下に位置している。このような構成とすることによって、上層束ね配線５の直下に下層接続配線端部２４が形成されないため、最も放電が起こりやすい基板１１の周辺部に近い下層接続配線端部２４で放電によって放電痕１６が形成された場合であっても、図２４に示すように、放電痕１６に上層束ね配線５が形成されず、下層接続配線端部２４と上層束ね配線５との間でショートは発生しない。その結果、下層接続配線端部２４で放電が発生してもセンサは正常に機能する。 23 is a cross-sectional view taken along line E1-E2 of FIG. As shown in FIG. 23, the lower-layer connection wiring end portion 24 extends beyond the upper-layer bundling wiring 5 on the side opposite to the sensor region. The boundary 23 between the lower layer wiring 2 and the lower layer connection wiring 22 is located immediately below the upper layer bundling wiring 5. With such a configuration, since the lower layer connection wiring end 24 is not formed immediately below the upper layer bundled wiring 5, discharge traces are generated at the lower layer connection wiring end 24 near the peripheral portion of the substrate 11 where discharge is most likely to occur. Even if 16 is formed, as shown in FIG. 24, the upper-layer bundling wiring 5 is not formed in the discharge mark 16, and a short circuit does not occur between the lower-layer connecting wiring end 24 and the upper-layer bundling wiring 5. .. As a result, the sensor functions normally even if discharge occurs at the lower layer connection wiring end 24.

通常、下層接続配線端部２４で発生する放電痕１６の径は、およそ１μｍである。従って、層間絶縁膜１２の絶縁耐圧も考慮に入れると、下層接続配線端部２４の位置は、上層束ね配線５の端部よりも図２２における平面視で２μｍ以上離すことが望ましい。また、下層接続配線端部２４側に上層引き出し配線７が形成される場合、下層接続配線端部２４は、上層引き出し配線７に対しても平面視で２μｍ以上離れていることが望ましい。 Normally, the diameter of the discharge mark 16 generated at the lower layer connection wiring end 24 is about 1 μm. Therefore, in consideration of the withstand voltage of the interlayer insulating film 12, it is desirable that the position of the lower layer connection wiring end portion 24 is separated from the end portion of the upper layer bundling wiring 5 by 2 μm or more in plan view in FIG. Further, when the upper layer lead-out wiring 7 is formed on the lower layer connection wiring end 24 side, the lower layer connection wiring end 24 is preferably separated from the upper layer lead-out wiring 7 by 2 μm or more in plan view.

＜実施の形態３＞
本実施の形態３では、図２５に示すように、ひとつの上層束ね配線５に相当する領域の下層配線２の端部が下層接続配線２２で接続されており、下層接続配線２２には、センサ領域の反対側に延びる第１突起である下層接続配線突起２５が形成されている。なお、図２５は、図２の領域Ｃに適用した例である。 <Third Embodiment>
In the third embodiment, as shown in FIG. 25, an end portion of the lower layer wiring 2 in a region corresponding to one upper layer bundling wiring 5 is connected by the lower layer connection wiring 22, and the lower layer connection wiring 22 is connected to the sensor. A lower layer connection wiring protrusion 25, which is a first protrusion extending on the opposite side of the region, is formed. Note that FIG. 25 is an example applied to the region C of FIG. 2.

下層接続配線突起２５を設けることによって、製造装置と下層配線２との間で発生する放電が下層接続配線突起２５に集中するため、放電によるセンサ領域へのダメージがさらに抑制される。 By providing the lower layer connection wiring protrusion 25, the discharge generated between the manufacturing apparatus and the lower layer wiring 2 is concentrated on the lower layer connection wiring protrusion 25, so that the damage to the sensor region due to the discharge is further suppressed.

図２６に示すように、下層接続配線２２および下層接続配線突起２５は、ともに上層束ね配線５よりもセンサ領域に対して反対側にはみ出している。また、図２６に示すように、下層接続配線２２は、上層引き出し配線７とは重ならないように形成され、下層接続配線２２に接続されない下層配線端部１４は、上層束ね配線５および上層引き出し配線７から、はみ出すように形成されている。 As shown in FIG. 26, the lower-layer connection wiring 22 and the lower-layer connection wiring protrusion 25 are both protruded from the upper-layer bundling wiring 5 to the opposite side to the sensor region. Further, as shown in FIG. 26, the lower layer connection wiring 22 is formed so as not to overlap the upper layer connection wiring 7, and the lower layer wiring end 14 not connected to the lower layer connection wiring 22 includes the upper layer bundling wiring 5 and the upper layer extraction wiring 7. It is formed so as to protrude from 7.

図２７は、図２６のＦ１−Ｆ２断面図である。図２７に示すように、下層接続配線突起２５および下層接続配線端部２４は、上層束ね配線５よりもセンサ領域外の方向にはみ出している。また、下層配線２と下層接続配線２２との境界２３は、上層束ね配線５の直下に位置している。このような構成とすることによって、下層接続配線突起２５は下層接続配線２２に対して突出しているため、電界が集中しやすく最も放電が起こり易い。基板１１の周辺部に近い下層接続配線突起２５に放電痕１６が形成された場合であっても、図２８に示すように、放電痕１６に上層束ね配線５が形成されず、下層接続配線突起２５と上層束ね配線５との間でショートは発生しない。その結果、下層接続配線突起２５で放電が発生してもセンサは正常に機能する。 27 is a sectional view taken along line F1-F2 of FIG. As shown in FIG. 27, the lower-layer connection wiring protrusion 25 and the lower-layer connection wiring end portion 24 project beyond the upper-layer bundling wiring 5 in the direction outside the sensor region. The boundary 23 between the lower layer wiring 2 and the lower layer connection wiring 22 is located immediately below the upper layer bundling wiring 5. With such a configuration, since the lower layer connection wiring protrusion 25 projects from the lower layer connection wiring 22, the electric field is likely to be concentrated and the discharge is most likely to occur. Even if the discharge trace 16 is formed on the lower layer connection wiring protrusion 25 near the peripheral portion of the substrate 11, the upper layer bundling wiring 5 is not formed on the discharge trace 16 as shown in FIG. No short circuit occurs between the upper layer bundling wiring 25 and the upper layer bundling wiring 5. As a result, the sensor functions normally even if discharge occurs in the lower layer connection wiring protrusion 25.

通常、下層接続配線端部２４で発生する放電痕１６の径は、およそ１μｍである。従って、層間絶縁膜１２の絶縁耐圧も考慮に入れると、下層接続配線突起２５の位置は、上層束ね配線５の端部よりも図２６に示す平面視で２μｍ以上離すことが望ましい。また、下層接続配線端部２４側に上層引き出し配線７が形成される場合、下層接続配線突起２５は、上層引き出し配線７に対しても平面視で２μｍ以上離れていることが望ましい。 Normally, the diameter of the discharge mark 16 generated at the lower layer connection wiring end 24 is about 1 μm. Therefore, taking the withstand voltage of the interlayer insulating film 12 into consideration, it is desirable that the position of the lower layer connection wiring protrusion 25 is separated from the end portion of the upper layer bundled wiring 5 by 2 μm or more in a plan view shown in FIG. Further, when the upper layer connection wiring 7 is formed on the lower layer connection wiring end portion 24 side, it is desirable that the lower layer connection wiring protrusion 25 is separated from the upper layer connection wiring 7 by 2 μm or more in plan view.

＜実施の形態４＞
実施の形態１では、上層束ね配線５と下層配線２との間でショートが発生するメカニズムについて説明した。本実施の形態４では、上層配線３と下層束ね配線４との間でショートが発生するメカニズムについて説明する。 <Embodiment 4>
In the first embodiment, the mechanism in which a short circuit occurs between the upper-layer bundling wiring 5 and the lower-layer wiring 2 has been described. In the fourth embodiment, a mechanism of causing a short circuit between the upper layer wiring 3 and the lower layer bundling wiring 4 will be described.

図２９は、図１に示すタッチスクリーン１の領域Ｄの拡大図である。図３０は、図２９に示す領域Ｅの拡大図であり、従来の上層配線３および下層束ね配線４の配置の一例を示す図である。 FIG. 29 is an enlarged view of a region D of the touch screen 1 shown in FIG. FIG. 30 is an enlarged view of the area E shown in FIG. 29, and is a view showing an example of the arrangement of the conventional upper layer wiring 3 and lower layer bundled wiring 4.

図３０に示すような配線のパターンの場合、上層配線３の端部である上層配線端部１５は、図３１に示すように、層間絶縁膜１２を介して下層束ね配線４と重なっている。なお、図３１は、図３０のＧ１−Ｇ２断面図である。このような構成において上層配線端部１５と下層束ね配線４と間でショートが発生するメカニズムを説明する。 In the case of the wiring pattern as shown in FIG. 30, the upper layer wiring end 15 which is the end of the upper layer wiring 3 overlaps the lower layer bundled wiring 4 via the interlayer insulating film 12 as shown in FIG. Note that FIG. 31 is a cross-sectional view taken along line G1-G2 of FIG. A mechanism in which a short circuit occurs between the upper layer wiring end portion 15 and the lower layer bundled wiring 4 in such a configuration will be described.

図３２〜３４は、図３０のＨ１−Ｈ２断面図であり、上層配線３の形成以降の状態を示している。図３２は、上層配線３を形成した後の状態を示しており、この工程から保護絶縁膜１３を形成する工程までに、製造装置と上層配線端部１５との間で放電が発生すると、図３３に示すように上層配線端部１５で放電によって穴が空いて放電痕１６が形成される。このとき、上層配線端部１５の一部が溶融し、放電痕１６の側壁に導電物質である上層配線端部１５の溶融物２６が付着するが、上層配線端部１５の直下には必ず下層束ね配線４が形成されているため、下層束ね配線４と上層配線端部１５がショートする。下層束ね配線４と上層配線端部１５がショートするとセンサが正常に作動しなくなる。 32-34 are H1-H2 sectional views of FIG. 30, showing the state after the formation of the upper layer wiring 3. FIG. 32 shows a state after the upper layer wiring 3 is formed. When discharge is generated between the manufacturing apparatus and the upper layer wiring end 15 from this step to the step of forming the protective insulating film 13, FIG. As shown at 33, holes are formed by discharge at the upper layer wiring end portion 15 and discharge marks 16 are formed. At this time, a part of the upper layer wiring end 15 is melted and the melt 26 of the upper layer wiring end 15 which is a conductive substance adheres to the side wall of the discharge mark 16, but the lower layer is always directly below the upper layer wiring end 15. Since the bundled wiring 4 is formed, the lower layer bundled wiring 4 and the upper layer wiring end portion 15 are short-circuited. If the lower layer bundled wire 4 and the upper layer wire end 15 are short-circuited, the sensor will not operate normally.

下層束ね配線４と上層配線端部１５との間で発生するショートは、上層配線３の形成から保護絶縁膜１３を形成するまでだけではなく、保護絶縁膜１３の形成後の放電によっても、図３４に示すように保護絶縁膜１３を貫通して形成される放電痕１６の側壁に上層配線端部１５の溶融物２６が付着することによって発生する場合がある。 The short circuit that occurs between the lower-layer bundled wire 4 and the upper-layer wire end portion 15 is caused not only from the formation of the upper-layer wire 3 to the formation of the protective insulating film 13 but also by the discharge after the formation of the protective insulating film 13. As shown by 34, it may occur due to the melt 26 of the upper wiring end portion 15 adhering to the side wall of the discharge mark 16 formed through the protective insulating film 13.

図３５は、本実施の形態４による上層配線端部１５および下層束ね配線４の配線のパターンの一例を示す図である。本実施の形態４による上層配線３は、図３５に示すように、上層配線端部１５が下層束ね配線４よりもセンサ領域とは反対側にはみ出している。このような配線のパターンにすることによって、図３６に示すように、下層束ね配線４の直上に上層配線端部１５が形成されないようにすることができる。なお、図３６は、図３５のＪ１−Ｊ２断面図である。 FIG. 35 is a diagram showing an example of a wiring pattern of the upper layer wiring end portion 15 and the lower layer bundled wiring 4 according to the fourth embodiment. In the upper layer wiring 3 according to the fourth embodiment, as shown in FIG. 35, the upper layer wiring end portion 15 protrudes from the lower layer bundling wiring 4 on the side opposite to the sensor region. By using such a wiring pattern, it is possible to prevent the upper layer wiring end portion 15 from being formed immediately above the lower layer bundling wiring 4, as shown in FIG. Note that FIG. 36 is a sectional view taken along line J1-J2 of FIG.

図３６に示す配線のパターンにおいて、製造装置と上層配線端部１５との間で放電が発生したときの状態を、図３７，３８に示す。簡単のために、図３７，３８では、上層配線３を形成した後、保護絶縁膜１３を形成する前の状態を一例として示している。なお、図３７，３８は、図３５のＫ１−Ｋ２断面図である。 In the wiring pattern shown in FIG. 36, FIGS. 37 and 38 show a state in which a discharge is generated between the manufacturing apparatus and the upper layer wiring end portion 15. For simplicity, FIGS. 37 and 38 show an example of a state after forming the upper layer wiring 3 and before forming the protective insulating film 13. 37 and 38 are K1-K2 sectional views of FIG.

図３７は、上層配線３を形成した後の状態を示している。図３８は、図３７に示す状態で、製造装置と上層配線端部１５との間で放電が発生した後の状態を示している。図３８に示すように、上層配線端部１５は、下層束ね配線４よりもセンサ領域とは反対側にはみ出して形成されている。従って、上層配線端部１５で放電が発生して放電痕１６が形成されても、放電痕１６の底部に下層束ね配線４が露出しないため、放電痕１６の側壁に上層配線端部１５の溶融物２６が付着しても上層配線端部１５と下層束ね配線４との間でショートが発生することはない。その結果、上層配線端部１５で放電が発生した場合においても、センサは正常に機能する。なお、本実施の形態４による構成は、実施の形態１〜３のいずれかと任意に組み合わせることが可能である。 FIG. 37 shows a state after the upper layer wiring 3 is formed. FIG. 38 shows the state shown in FIG. 37 after a discharge has occurred between the manufacturing apparatus and the upper layer wiring end portion 15. As shown in FIG. 38, the upper layer wiring end portion 15 is formed so as to extend beyond the lower layer bundled wiring 4 on the side opposite to the sensor region. Therefore, even if discharge is generated at the upper wiring end 15 and the discharge trace 16 is formed, the lower layer bundling wiring 4 is not exposed at the bottom of the discharge trace 16, and the upper wiring end 15 is melted on the side wall of the discharge trace 16. Even if the object 26 adheres, a short circuit does not occur between the upper layer wiring end portion 15 and the lower layer bundled wiring 4. As a result, the sensor functions normally even when discharge occurs at the upper wiring end 15. The configuration according to the fourth embodiment can be arbitrarily combined with any of the first to third embodiments.

＜実施の形態５＞
本実施の形態５では、図３９に示すように、ひとつの下層束ね配線４に相当する領域の上層配線３の端部が第２接続配線である上層接続配線３１によって接続されている。なお、図３９は、図２９の領域Ｆに適用した例である。このような構成とすることによって、製造装置と上層配線３との間で発生した放電が上層接続配線端部２９に集中するため、放電によるセンサ領域へのダメージが実施の形態４よりも抑制される。 <Embodiment 5>
In the fifth embodiment, as shown in FIG. 39, the ends of the upper layer wiring 3 in the region corresponding to one lower layer bundling wiring 4 are connected by the upper layer connection wiring 31 which is the second connection wiring. Note that FIG. 39 is an example applied to the region F of FIG. 29. With such a configuration, the discharge generated between the manufacturing apparatus and the upper layer wiring 3 is concentrated on the upper layer connection wiring end portion 29, so that the damage to the sensor region due to the discharge is suppressed as compared with the fourth embodiment. It

図３９に示すように、上層接続配線端部２９は、下層束ね配線４よりもセンサ領域とは反対側にはみ出している。また、図３９に示すように、上層接続配線３１は、下層引き出し配線６とは重ならないように配置されている。 As shown in FIG. 39, the upper-layer connection wiring end portion 29 extends beyond the lower-layer bundling wiring 4 on the side opposite to the sensor region. Further, as shown in FIG. 39, the upper layer connection wiring 31 is arranged so as not to overlap the lower layer lead-out wiring 6.

図４０は、図３９のＬ１−Ｌ２断面図である。図４０に示すように、上層接続配線端部２９は、下層束ね配線４よりもセンサ領域とは反対側にはみ出している。また、上層配線３と上層接続配線３１との境界３２は、下層束ね配線４の直上に位置している。このような構成とすることによって、上層接続配線端部２９は、下層束ね配線４の直上に形成されないため、最も放電が起こりやすい基板１１の周辺部に近い上層接続配線端部２９で放電が発生して放電痕１６が形成された場合であっても、図４１に示すように、放電痕１６の底部に下層束ね配線４が露出しない。従って、放電痕１６の側壁に上層接続配線端部２９の溶融物３４が付着しても、上層接続配線端部２９と下層束ね配線４との間でショートが発生することはなく、上層接続配線端部２９で放電が発生した場合においても、センサは正常に機能する。なお、本実施の形態５による構成は、実施の形態１〜３のいずれかと任意に組み合わせることが可能である。 40 is a cross-sectional view taken along line L1-L2 of FIG. 39. As shown in FIG. 40, the upper-layer connection wiring end portion 29 extends beyond the lower-layer bundling wiring 4 on the side opposite to the sensor region. Further, the boundary 32 between the upper layer wiring 3 and the upper layer connection wiring 31 is located immediately above the lower layer bundling wiring 4. With such a configuration, since the upper layer connection wiring end 29 is not formed immediately above the lower layer bundled wiring 4, discharge is generated at the upper layer connection wiring end 29 near the peripheral portion of the substrate 11 where discharge is most likely to occur. Even when the discharge mark 16 is formed, the lower layer bundling wiring 4 is not exposed at the bottom of the discharge mark 16 as shown in FIG. 41. Therefore, even if the melt 34 of the upper layer connection wiring end 29 is attached to the side wall of the discharge mark 16, a short circuit does not occur between the upper layer connection wiring end 29 and the lower layer bundling wiring 4, and the upper layer connection wiring The sensor functions normally even if a discharge occurs at the end 29. The configuration according to the fifth embodiment can be arbitrarily combined with any of the first to third embodiments.

＜実施の形態６＞
本実施の形態６では、図４２に示すように、ひとつの下層束ね配線４に相当する領域の上層配線３の端部が上層接続配線３１で接続されており、上層接続配線３１にはセンサ領域の反対側に延在する第２突起である上層接続配線突起３０が形成されている。なお、図４２は、図２９の領域Ｆに適用した例である。 <Sixth Embodiment>
In the sixth embodiment, as shown in FIG. 42, an end portion of the upper layer wiring 3 in an area corresponding to one lower layer bundling wiring 4 is connected by an upper layer connection wiring 31, and the upper layer connection wiring 31 has a sensor area. An upper layer connection wiring protrusion 30 which is a second protrusion extending on the opposite side of the. Note that FIG. 42 is an example applied to the region F of FIG. 29.

上層接続配線突起３０を設けることによって、製造装置と上層配線３との間で発生する放電が上層接続配線突起３０に集中するため、放電によるセンサ領域へのダメージがさらに抑制される。 By providing the upper layer connection wiring protrusion 30, the discharge generated between the manufacturing apparatus and the upper layer wiring 3 is concentrated on the upper layer connection wiring protrusion 30, so that the damage to the sensor region due to the discharge is further suppressed.

図４２に示すように、上層接続配線３１および上層接続配線突起３０は、ともに下層束ね配線４よりもセンサ領域に対して反対側にはみ出している。また、上層接続配線３１は、下層引き出し配線６とは重ならないように配置されている。 As shown in FIG. 42, both the upper layer connection wiring 31 and the upper layer connection wiring protrusion 30 are protruded from the lower layer bundled wiring 4 to the opposite side to the sensor region. Further, the upper layer connection wiring 31 is arranged so as not to overlap the lower layer lead-out wiring 6.

図４３は、図４２のＭ１−Ｍ２断面図である。図４３に示すように、上層接続配線突起３０および上層接続配線端部２９は、下層束ね配線４よりもセンサ領域とは反対側にはみ出して形成されている。また、上層配線３と上層接続配線３１との境界３２は、下層束ね配線４の直上に位置している。このような構成とすることによって、上層接続配線突起３０は上層接続配線３１から突出しているため、電界が集中しやすく最も放電が起こりやすい。基板１１の周辺部に近い上層接続配線突起３０に放電痕１６が形成された場合であっても、図４４に示すように、放電痕１６の底部に下層束ね配線４が形成されていないため、上層接続配線突起３０の溶融物３３が放電痕１６の側壁に付着しても上層接続配線３１と下層束ね配線４との間でショートは発生しない。その結果、上層接続配線突起３０で放電が発生してもセンサは正常に機能する。なお、本実施の形態６による構成は、実施の形態１〜３のいずれかと任意に組み合わせることが可能である。 43 is a cross-sectional view taken along the line M1-M2 of FIG. As shown in FIG. 43, the upper layer connection wiring protrusion 30 and the upper layer connection wiring end portion 29 are formed so as to extend beyond the lower layer bundled wiring 4 on the side opposite to the sensor region. Further, the boundary 32 between the upper layer wiring 3 and the upper layer connection wiring 31 is located immediately above the lower layer bundling wiring 4. With such a configuration, since the upper layer connection wiring protrusion 30 projects from the upper layer connection wiring 31, the electric field is likely to be concentrated and the discharge is most likely to occur. Even when the discharge trace 16 is formed on the upper layer connection wiring protrusion 30 near the peripheral portion of the substrate 11, the lower layer bundling wiring 4 is not formed at the bottom of the discharge trace 16 as shown in FIG. Even if the melt 33 of the upper layer connection wiring protrusion 30 adheres to the side wall of the discharge mark 16, a short circuit does not occur between the upper layer connection wiring 31 and the lower layer bundling wiring 4. As a result, the sensor functions normally even if discharge occurs in the upper layer connection wiring protrusion 30. The configuration according to the sixth embodiment can be arbitrarily combined with any of the first to third embodiments.

＜実施の形態７＞
本実施の形態７では、実施の形態１〜６によるタッチスクリーンの製造方法について説明する。以下では、実施の形態１，４によるタッチスクリーンの製造方法に主眼を置いて説明する。 <Embodiment 7>
In the seventh embodiment, a method of manufacturing the touch screen according to the first to sixth embodiments will be described. Hereinafter, description will be made focusing on the method for manufacturing the touch screen according to the first and fourth embodiments.

＜実施の形態１によるタッチスクリーンの製造方法＞
図４５〜５０は、実施の形態１によるタッチスクリーンの製造工程の一例を示す図である。図４５〜５０は、図１８のＤ１−Ｄ２断面図である。 <Method for Manufacturing Touch Screen According to First Embodiment>
45 to 50 are diagrams showing an example of a manufacturing process of the touch screen according to the first embodiment. 45 to 50 are D1-D2 sectional views of FIG.

まず、ガラスやフィルム等の透明な基板１１上に、下層配線２、下層束ね配線４、および下層引き出し配線６を形成するための膜を、スパッタ法または真空蒸着法によって形成する。当該膜は、アルミまたは銅で構成されてもよく、アルミおよび銅を含む合金等の金属で構成されてもよく、酸化インジウム系で構成されてもよく、酸化錫系の透明な酸化物等で構成されてもよく、これらの積層で構成されてもよい。 First, a film for forming the lower layer wiring 2, the lower layer bundling wiring 4, and the lower layer leading wiring 6 is formed on a transparent substrate 11 such as glass or film by a sputtering method or a vacuum evaporation method. The film may be made of aluminum or copper, may be made of a metal such as an alloy containing aluminum and copper, may be made of an indium oxide-based material, and may be made of a tin oxide-based transparent oxide or the like. It may be configured, or may be configured by stacking these layers.

次に、下層配線端部１４を含む下層配線２、下層束ね配線４、および下層引き出し配線６を形成するためのレジストパターンを写真製版によって形成する。ここで形成されるレジストパターンは、実施の形態１で説明したように、下層配線端部１４が上層束ね配線５に対してセンサ領域の反対側に位置するように形成される。なお、実施の形態２，３の場合は、実施の形態２，３で説明した下層接続配線端部２４または下層接続配線突起２５となるようなレジストパターンを形成する。 Next, a resist pattern for forming the lower layer wiring 2 including the lower layer wiring end portion 14, the lower layer bundling wiring 4, and the lower layer leading wiring 6 is formed by photolithography. As described in the first embodiment, the resist pattern formed here is formed such that the lower layer wiring end portion 14 is located on the opposite side of the sensor region from the upper layer bundling wiring 5. In the case of the second and third embodiments, a resist pattern that forms the lower layer connection wiring end portion 24 or the lower layer connection wiring protrusion 25 described in the second and third embodiments is formed.

次に、下層配線２、下層束ね配線４、および下層引き出し配線６を形成するための膜に対応するエッチング液を用いて、下層配線２、下層束ね配線４、および下層引き出し配線６を形成するための膜のエッチングを行うことによって、下層配線２、下層束ね配線４、および下層引き出し配線６をパターニングする。その後、レジストを剥離することによって、図４５に示すような下層配線２、下層束ね配線４、および下層引き出し配線６を形成する。なお、図４５では、下層束ね配線４および下層引き出し配線６の図示を省略している。 Next, the lower layer wiring 2, the lower layer bundling wiring 4, and the lower layer bundling wiring 6 and the lower layer bundling wiring 6 are formed by using an etching solution corresponding to the film for forming the lower layer wiring 2, the lower layer bundling wiring 4, and the lower layer bundling wiring 6. The lower layer wiring 2, the lower layer bundling wiring 4, and the lower layer lead-out wiring 6 are patterned by etching the above film. After that, the resist is peeled off to form the lower layer wiring 2, the lower layer bundling wiring 4, and the lower layer leading wiring 6 as shown in FIG. In FIG. 45, the lower layer bundling wiring 4 and the lower layer leading wiring 6 are not shown.

次に、下層配線２と後に形成する上層配線３とを電気的に絶縁する層間絶縁膜１２を形成する。層間絶縁膜１２は、ＳｉＯ、ＳｉＯ２、ＳｉＮ等の透明絶縁膜であり、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法、もしくはスリットコート等の塗布法、またはこれらの成膜方法の組み合わせで形成する。ここでは、スリットコータで形成する塗布型絶縁膜を第１層間絶縁膜１７とし、ＣＶＤで成膜されるＳｉＯ２膜を第２層間絶縁膜１８とした、積層構造を有する層間絶縁膜１２の形成方法を一例として説明する。 Next, the interlayer insulating film 12 that electrically insulates the lower layer wiring 2 and the upper layer wiring 3 to be formed later is formed. The interlayer insulating film 12 is a transparent insulating film made of SiO, SiO 2 , SiN, or the like, and is formed by a CVD (Chemical Vapor Deposition) method, a sputtering method, a coating method such as slit coating, or a combination of these film forming methods. .. Here, formation of the interlayer insulating film 12 having a laminated structure in which the coating type insulating film formed by the slit coater is used as the first interlayer insulating film 17 and the SiO 2 film formed by CVD is used as the second interlayer insulating film 18. The method will be described as an example.

具体的には、図４６に示すように、下層配線端部１４を含む下層配線２、下層束ね配線４、および下層引き出し配線６を覆うように塗布型絶縁膜（例えば、シロキサンを塗布後にキュアすることによって形成される塗布型絶縁膜）で第１層間絶縁膜１７を形成する。その後、図４７に示すように、ＣＶＤによってＳｉＯ２からなる第２層間絶縁膜１８を第１層間絶縁膜１７上に形成する。 Specifically, as shown in FIG. 46, a coating type insulating film (for example, siloxane is applied and then cured so as to cover the lower layer wiring 2 including the lower layer wiring end portion 14, the lower layer bundling wiring 4, and the lower layer leading wiring 6). The first interlayer insulating film 17 is formed by a coating type insulating film formed by the above. Thereafter, as shown in FIG. 47, a second interlayer insulating film 18 made of SiO 2 is formed on the first interlayer insulating film 17 by CVD.

次に、下層配線２、下層束ね配線４、および下層引き出し配線６の形成方法と同様に、第２層間絶縁膜１８上に、上層配線３、上層束ね配線５、および上層引き出し配線７を形成するための膜を形成する。その後、上層配線端部１５を含む上層配線３、上層束ね配線５、および上層引き出し配線７をパターニングするためのレジストパターンを写真製版によって形成する。このとき、上層束ね配線５については、実施の形態１で説明したように、上層束ね配線５が下層配線端部１４よりもセンサ領域側に位置するようなレジストパターンにする。なお、実施の形態２，３の場合は、実施の形態２，３で説明した下層接続配線端部２４または下層接続配線突起２５となるようなレジストパターンを形成する。 Next, similarly to the method of forming the lower layer wiring 2, the lower layer bundling wiring 4, and the lower layer leading wiring 6, the upper layer wiring 3, the upper layer bundling wiring 5, and the upper layer leading wiring 7 are formed on the second interlayer insulating film 18. A film for forming. After that, a resist pattern for patterning the upper layer wiring 3, including the upper layer wiring end portion 15, the upper layer bundling wiring 5, and the upper layer leading wiring 7 is formed by photolithography. At this time, the upper-layer bundling wiring 5 has a resist pattern such that the upper-layer bundling wiring 5 is located closer to the sensor region side than the lower-layer wiring end 14 as described in the first embodiment. In the case of the second and third embodiments, a resist pattern that forms the lower layer connection wiring end portion 24 or the lower layer connection wiring protrusion 25 described in the second and third embodiments is formed.

次に、上層配線３、上層束ね配線５、および上層引き出し配線７を形成するための膜に対応するエッチング液を用いて、上層配線３、上層束ね配線５、および上層引き出し配線７を形成するための膜のエッチングを行うことによって、上層配線３、上層束ね配線５、および上層引き出し配線７をパターニングする。その後、レジストを剥離することによって、図４８に示すような上層配線端部１５を含む上層配線３、上層束ね配線５、および上層引き出し配線７を形成する。 Next, in order to form the upper layer wiring 3, the upper layer bundling wiring 5, and the upper layer leading wiring 7 by using an etching solution corresponding to the film for forming the upper layer wiring 3, the upper layer bundling wiring 5, and the upper layer leading wiring 7. The upper layer wiring 3, the upper layer bundling wiring 5, and the upper layer lead-out wiring 7 are patterned by etching the film. After that, the resist is peeled off to form the upper layer wiring 3 including the upper layer wiring end portion 15, the upper layer bundling wiring 5, and the upper layer leading wiring 7 as shown in FIG.

次に、上層配線３および第２層間絶縁膜１８を覆うように保護絶縁膜１３を形成する。保護絶縁膜１３は、ＳｉＯ、ＳｉＯ２、ＳｉＮ等の透明絶縁膜であり、ＣＶＤ法、スパッタ法、もしくはスリットコート等の塗布法、またはこれらの成膜方法の組み合わせで形成する。ここでは、スリットコータで形成する塗布型絶縁膜を第１保護絶縁膜２７とし、ＣＶＤで成膜されるＳｉＯ２膜を第２保護絶縁膜２８とした、積層構造を有する保護絶縁膜１３の形成方法を一例として説明する。 Next, the protective insulating film 13 is formed so as to cover the upper wiring 3 and the second interlayer insulating film 18. The protective insulating film 13 is a transparent insulating film made of SiO, SiO 2 , SiN, or the like, and is formed by a CVD method, a sputtering method, a coating method such as slit coating, or a combination of these film forming methods. Here, formation of the protective insulating film 13 having a laminated structure in which the coating type insulating film formed by the slit coater is used as the first protective insulating film 27 and the SiO 2 film formed by CVD is used as the second protective insulating film 28. The method will be described as an example.

具体的には、図４９に示すように、上層配線端部１５を含む上層配線３、上層束ね配線５、および上層引き出し配線７を覆うように塗布型絶縁膜（例えば、シロキサンを塗布後にキュアすることによって形成される塗布型絶縁膜）で第１保護絶縁膜２７を形成する。その後、図５０に示すように、ＣＶＤによってＳｉＯ２からなる第２保護絶縁膜２８を第１保護絶縁膜２７上に形成する。 Specifically, as shown in FIG. 49, a coating type insulating film (for example, siloxane is applied and then cured so as to cover the upper layer wiring 3 including the upper layer wiring end portion 15, the upper layer bundling wiring 5, and the upper layer leading wiring 7 ). The first protective insulating film 27 is formed by a coating type insulating film formed by the above. Thereafter, as shown in FIG. 50, a second protective insulating film 28 made of SiO 2 is formed on the first protective insulating film 27 by CVD.

最後に、下層束ね配線４に接続する下層引き出し配線６、上層束ね配線５に接続する上層引き出し配線７、および外部配線間の接続を取るための端子８の開口を形成する。この工程に関しては特に図示はしないが、端子８の開口は、端子８の開口パターンに合わせて形成されたレジストパターンを用いてドライエッチングによって形成する。具体的には、上層引き出し配線７に接続する端子８は、保護絶縁膜１３をエッチングすることによって形成する。下層引き出し配線６に接続する端子８は、保護絶縁膜１３および層間絶縁膜１２をエッチングすることによって形成する。 Finally, the lower layer lead-out wiring 6 connected to the lower layer bundled wiring 4, the upper layer lead-out wiring 7 connected to the upper layer bundled wiring 5, and the opening of the terminal 8 for connecting the external wiring are formed. Although not shown in particular in this step, the opening of the terminal 8 is formed by dry etching using a resist pattern formed in accordance with the opening pattern of the terminal 8. Specifically, the terminal 8 connected to the upper layer lead-out wiring 7 is formed by etching the protective insulating film 13. The terminal 8 connected to the lower layer lead-out wiring 6 is formed by etching the protective insulating film 13 and the interlayer insulating film 12.

＜実施の形態４によるタッチスクリーンの製造方法＞
図５１〜５６は、実施の形態４によるタッチスクリーンの製造工程の一例を示す図である。図５１〜５６は、図２１のＫ１−Ｋ２断面図である。 <Method for Manufacturing Touch Screen According to Fourth Embodiment>
51 to 56 are diagrams showing an example of a manufacturing process of the touch screen according to the fourth embodiment. 51 to 56 are sectional views taken along the line K1-K2 of FIG.

まず、ガラスやフィルム等の透明な基板１１上に、下層配線２、下層束ね配線４、および下層引き出し配線６を形成するための膜を、スパッタ法または真空蒸着法によって形成する。当該膜は、アルミまたは銅で構成されてもよく、アルミおよび銅を含む合金等の金属で構成されてもよく、酸化インジウム系で構成されてもよく、酸化錫系の透明な酸化物等で構成されてもよく、これらの積層で構成されてもよい。 First, a film for forming the lower layer wiring 2, the lower layer bundling wiring 4, and the lower layer leading wiring 6 is formed on a transparent substrate 11 such as glass or film by a sputtering method or a vacuum evaporation method. The film may be made of aluminum or copper, may be made of a metal such as an alloy containing aluminum and copper, may be made of an indium oxide-based material, and may be made of a tin oxide-based transparent oxide or the like. It may be configured, or may be configured by stacking these layers.

次に、下層配線端部１４を含む下層配線２、下層束ね配線４、および下層引き出し配線６を形成するためのレジストパターンを写真製版によって形成する。ここで形成されるレジストパターンは、実施の形態４で説明したように、上層配線端部１５が下層束ね配線４よりもセンサ領域の反対側に位置するように形成される。なお、実施の形態５，６の場合は、実施の形態５，６で説明した上層接続配線端部２９および上層接続配線突起３０となるようなレジストパターンを形成する。 Next, a resist pattern for forming the lower layer wiring 2 including the lower layer wiring end portion 14, the lower layer bundling wiring 4, and the lower layer leading wiring 6 is formed by photolithography. As described in the fourth embodiment, the resist pattern formed here is formed such that the upper layer wiring end portion 15 is located on the opposite side of the sensor layer from the lower layer bundled wiring 4. In the case of the fifth and sixth embodiments, a resist pattern is formed so as to form the upper layer connection wiring end portion 29 and the upper layer connection wiring protrusion 30 described in the fifth and sixth embodiments.

次に、下層配線２、下層束ね配線４、および下層引き出し配線６を形成するための膜に対応するエッチング液を用いて、下層配線２、下層束ね配線４、および下層引き出し配線６を形成するための膜のエッチングを行うことによって、下層配線２、下層束ね配線４、および下層引き出し配線６をパターニングする。その後、レジストを剥離することによって、図５１に示すような下層配線端部１４を含む下層配線２、下層束ね配線４、および下層引き出し配線６を形成する。なお、図５１では、下層束ね配線４および下層引き出し配線６の図示を省略している。 Next, the lower layer wiring 2, the lower layer bundling wiring 4, and the lower layer bundling wiring 6 and the lower layer bundling wiring 6 are formed by using an etching solution corresponding to the film for forming the lower layer wiring 2, the lower layer bundling wiring 4, and the lower layer bundling wiring 6. The lower layer wiring 2, the lower layer bundling wiring 4, and the lower layer lead-out wiring 6 are patterned by etching the above film. Thereafter, the resist is peeled off to form the lower layer wiring 2 including the lower layer wiring end portion 14, the lower layer bundling wiring 4, and the lower layer leading wiring 6 as shown in FIG. In FIG. 51, the lower layer bundling wiring 4 and the lower layer leading wiring 6 are not shown.

次に、下層配線２と後に形成する上層配線３とを電気的に絶縁する層間絶縁膜１２を形成する。層間絶縁膜１２は、ＳｉＯ、ＳｉＯ２、ＳｉＮ等の透明絶縁膜であり、ＣＶＤ法、スパッタ法、もしくはスリットコート等の塗布法、またはこれらの成膜方法の組み合わせで形成する。ここでは、スリットコータで形成する塗布型絶縁膜を第１層間絶縁膜１７とし、ＣＶＤで成膜されるＳｉＯ２膜を第２層間絶縁膜１８とした、積層構造を有する層間絶縁膜１２の形成方法を一例として説明する。 Next, the interlayer insulating film 12 that electrically insulates the lower layer wiring 2 and the upper layer wiring 3 to be formed later is formed. The interlayer insulating film 12 is a transparent insulating film made of SiO, SiO 2 , SiN, or the like, and is formed by a CVD method, a sputtering method, a coating method such as slit coating, or a combination of these film forming methods. Here, formation of the interlayer insulating film 12 having a laminated structure in which the coating type insulating film formed by the slit coater is used as the first interlayer insulating film 17 and the SiO 2 film formed by CVD is used as the second interlayer insulating film 18. The method will be described as an example.

具体的には、図５２に示すように、下層配線端部１４を含む下層配線２、下層束ね配線４、および下層引き出し配線６を覆うように塗布型絶縁膜（例えば、シロキサンを塗布後にキュアすることによって形成される塗布型絶縁膜）で第１層間絶縁膜１７を形成する。その後、図５３に示すように、ＣＶＤによってＳｉＯ２からなる第２層間絶縁膜１８を第１層間絶縁膜１７上に形成する。 Specifically, as shown in FIG. 52, a coating type insulating film (for example, siloxane is applied and cured after coating) so as to cover the lower layer wiring 2 including the lower layer wiring end portion 14, the lower layer bundling wiring 4, and the lower layer leading wiring 6. The first interlayer insulating film 17 is formed by a coating type insulating film formed by the above. Thereafter, as shown in FIG. 53, a second interlayer insulating film 18 made of SiO 2 is formed on the first interlayer insulating film 17 by CVD.

次に、下層配線２、下層束ね配線４、および下層引き出し配線６の形成方法と同様に、第２層間絶縁膜１８上に、上層配線３、上層束ね配線５、および上層引き出し配線７を形成するための膜を形成する。その後、上層配線端部１５を含む上層配線３、上層束ね配線５、および上層引き出し配線７をパターニングするためのレジストパターンを写真製版によって形成する。このとき、上層配線端部１５については、実施の形態４で説明したように、下層束ね配線４が上層配線端部１５よりもセンサ領域側に位置するようなレジストパターンにする。なお、実施の形態５，６の場合は、実施の形態５，６で説明した上層接続配線端部２９または上層接続配線突起３０となるようなレジストパターンを形成する。 Next, similarly to the method of forming the lower layer wiring 2, the lower layer bundling wiring 4, and the lower layer leading wiring 6, the upper layer wiring 3, the upper layer bundling wiring 5, and the upper layer leading wiring 7 are formed on the second interlayer insulating film 18. A film for forming. After that, a resist pattern for patterning the upper layer wiring 3, including the upper layer wiring end portion 15, the upper layer bundling wiring 5, and the upper layer leading wiring 7 is formed by photolithography. At this time, the upper layer wiring end portion 15 has a resist pattern such that the lower layer bundling wiring 4 is located closer to the sensor region side than the upper layer wiring end portion 15 as described in the fourth embodiment. In the case of the fifth and sixth embodiments, a resist pattern is formed so as to become the upper layer connection wiring end portion 29 or the upper layer connection wiring protrusion 30 described in the fifth and sixth embodiments.

次に、上層配線３、上層束ね配線５、および上層引き出し配線７を形成するための膜に対応するエッチング液を用いて、上層配線３、上層束ね配線５、および上層引き出し配線７を形成するための膜のエッチングを行うことによって、上層配線３、上層束ね配線５、および上層引き出し配線７をパターニングする。その後、レジストを剥離することによって、図５４に示すような上層配線端部１５を含む上層配線３、上層束ね配線５、および上層引き出し配線７を形成する。 Next, in order to form the upper layer wiring 3, the upper layer bundling wiring 5, and the upper layer leading wiring 7 by using an etching solution corresponding to the film for forming the upper layer wiring 3, the upper layer bundling wiring 5, and the upper layer leading wiring 7. The upper layer wiring 3, the upper layer bundling wiring 5, and the upper layer lead-out wiring 7 are patterned by etching the film. After that, the resist is peeled off to form the upper layer wiring 3 including the upper layer wiring end portion 15, the upper layer bundling wiring 5, and the upper layer leading wiring 7 as shown in FIG.

次に、上層配線３および第２層間絶縁膜１８を覆うように保護絶縁膜１３を形成する。保護絶縁膜１３は、ＳｉＯ、ＳｉＯ２、ＳｉＮ等の透明絶縁膜であり、ＣＶＤ法、スパッタ法、もしくはスリットコート等の塗布法、またはこれらの成膜方法の組み合わせで形成する。ここでは、スリットコータで形成する塗布型絶縁膜を第１保護絶縁膜２７とし、ＣＶＤで成膜されるＳｉＯ２膜を第２保護絶縁膜２８とした、積層構造を有する保護絶縁膜１３の形成方法を一例として説明する。 Next, the protective insulating film 13 is formed so as to cover the upper wiring 3 and the second interlayer insulating film 18. The protective insulating film 13 is a transparent insulating film made of SiO, SiO 2 , SiN, or the like, and is formed by a CVD method, a sputtering method, a coating method such as slit coating, or a combination of these film forming methods. Here, formation of the protective insulating film 13 having a laminated structure in which the coating type insulating film formed by the slit coater is used as the first protective insulating film 27 and the SiO 2 film formed by CVD is used as the second protective insulating film 28. The method will be described as an example.

具体的には、図５５に示すように、上層配線端部１５を含む上層配線３、上層束ね配線５、および上層引き出し配線７を覆うように塗布型絶縁膜（例えば、シロキサンを塗布後にキュアすることによって形成される塗布型絶縁膜）で第１保護絶縁膜２７を形成する。その後、図５６に示すように、ＣＶＤによってＳｉＯ２からなる第２保護絶縁膜２８を第１保護絶縁膜２７上に形成する。 Specifically, as shown in FIG. 55, a coating type insulating film (for example, siloxane is applied and cured after coating) so as to cover the upper layer wiring 3 including the upper layer wiring end portion 15, the upper layer bundling wiring 5, and the upper layer leading wiring 7. The first protective insulating film 27 is formed by a coating type insulating film formed by the above. Thereafter, as shown in FIG. 56, a second protective insulating film 28 made of SiO 2 is formed on the first protective insulating film 27 by CVD.

最後に、下層束ね配線４に接続する下層引き出し配線６、上層束ね配線５に接続する上層引き出し配線７、および外部配線間の接続を取るための端子８の開口を形成する。この工程に関しては特に図示はしないが、端子８の開口は、端子８の開口パターンに合わせて形成されたレジストパターンを用いてドライエッチングによって形成する。具体的には、上層引き出し配線７に接続する端子８は、保護絶縁膜１３をエッチングすることによって形成する。下層引き出し配線６に接続する端子８は、保護絶縁膜１３および層間絶縁膜１２をエッチングすることによって形成する。 Finally, the lower layer lead-out wiring 6 connected to the lower layer bundled wiring 4, the upper layer lead-out wiring 7 connected to the upper layer bundled wiring 5, and the opening of the terminal 8 for connecting the external wiring are formed. Although not shown in particular in this step, the opening of the terminal 8 is formed by dry etching using a resist pattern formed in accordance with the opening pattern of the terminal 8. Specifically, the terminal 8 connected to the upper layer lead-out wiring 7 is formed by etching the protective insulating film 13. The terminal 8 connected to the lower layer lead-out wiring 6 is formed by etching the protective insulating film 13 and the interlayer insulating film 12.

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that, in the present invention, the respective embodiments can be freely combined, or the respective embodiments can be appropriately modified or omitted within the scope of the invention.

１ タッチスクリーン、２ 下層配線、３ 上層配線、４ 下層束ね配線、５ 上層束ね配線、６ 下層引き出し配線、７ 上層引き出し配線、８ 端子、９ 下層配線束、１０ 上層配線束、１１ 基板、１２ 層間絶縁膜、１３ 保護絶縁膜、１４ 下層配線端部、１５ 上層配線端部、１６ 放電痕、１７ 第１層間絶縁膜、１８ 第２層間絶縁膜、１９ マイナス電荷、２０ プラス電荷、２１ ショート部分、２２ 下層接続配線、２３ 境界、２４ 下層接続配線端部、２５ 下層接続配線突起、２６ 溶融物、２７ 第１保護絶縁膜、２８ 第２保護絶縁膜、２９ 上層接続配線端部、３０ 上層接続配線突起、３１ 上層接続配線、３２ 境界、３３ 溶融物、３４ 溶融物。 1 touch screen, 2 lower layer wiring, 3 upper layer wiring, 4 lower layer bundling wiring, 5 upper layer bundling wiring, 6 lower layer leading wiring, 7 upper layer leading wiring, 8 terminals, 9 lower layer wiring bundling, 10 upper layer wiring bundling, 11 board, 12 layers Insulating film, 13 Protective insulating film, 14 Lower layer wiring end, 15 Upper layer wiring end, 16 Discharge mark, 17 First interlayer insulating film, 18 Second interlayer insulating film, 19 Negative charge, 20 Positive charge, 21 Short section, 22 lower layer connection wiring, 23 boundary, 24 lower layer connection wiring end, 25 lower layer connection wiring protrusion, 26 melt, 27 first protective insulating film, 28 second protective insulating film, 29 upper layer connection wiring end, 30 upper layer connection wiring Protrusion, 31 upper connection wiring, 32 boundary, 33 melt, 34 melt.

Claims (20)

基板と、
前記基板上に絶縁膜を介して立体視で交差するように配設された、行方向に延在し列方向に配列した複数の第１配線、および前記列方向に延在し前記行方向に配列した複数の第２配線と、
前記第１配線の前記行方向の両端において、予め定められた数の前記第１配線ごとに電気的に接続して束ねる複数の第１束ね配線と、
前記第２配線の前記列方向の両端において、予め定められた数の前記第２配線ごとに電気的に接続して束ねる複数の第２束ね配線と、
を備え、
前記第２束ね配線に最も近くに配列された前記第１配線において、前記列方向における前記基板の外側の端部は、前記第２束ね配線よりも前記基板の外側に存在していることを特徴とする、タッチスクリーン。 Board,
A plurality of first wirings arranged in the row direction and arranged in the column direction, which are arranged on the substrate so as to intersect with each other in a stereoscopic manner through an insulating film; and a plurality of first wirings extending in the column direction and arranged in the row direction. A plurality of second wirings arranged,
A plurality of first bundled wires that are electrically connected and bundled for each predetermined number of the first wires at both ends in the row direction of the first wires;
A plurality of second bundled wires that are electrically connected and bundled for each predetermined number of the second wires at both ends of the second wire in the column direction;
Equipped with
In the first wiring arranged closest to the second bundled wiring, an end portion of the board outside the substrate in the column direction is present outside the substrate with respect to the second bundled wiring. And a touch screen. 前記第１配線は、前記第２配線よりも下層に配設されていることを特徴とする、請求項１に記載のタッチスクリーン。 The touch screen as set forth in claim 1, wherein the first wiring is arranged in a lower layer than the second wiring. 前記第１配線は、前記第２配線よりも上層に配設されていることを特徴とする、請求項１に記載のタッチスクリーン。 The touch screen as set forth in claim 1, wherein the first wiring is arranged in a layer above the second wiring. 基板と、
前記基板上に絶縁膜を介して立体視で交差するように配設された、行方向に延在し列方向に配列した複数の第１配線、および前記列方向に延在し前記行方向に配列した複数の第２配線と、
前記第１配線の前記行方向の両端において、予め定められた数の前記第１配線ごとに電気的に接続して束ねる複数の第１束ね配線と、
前記第２配線の前記列方向の両端において、予め定められた数の前記第２配線ごとに電気的に接続して束ねる複数の第２束ね配線と、
前記第２束ね配線に最も近くに配列された前記第１配線において、前記列方向における前記基板の外側の端部を予め定められた間隔ごとに電気的に接続する第１接続配線と、
を備え、
前記第１接続配線における前記基板の外側の端部は、前記第２束ね配線よりも前記基板の外側に存在していることを特徴とする、タッチスクリーン。 Board,
A plurality of first wirings arranged in the row direction and arranged in the column direction, which are arranged on the substrate so as to intersect with each other in a stereoscopic manner through an insulating film; and a plurality of first wirings extending in the column direction and arranged in the row direction. A plurality of second wirings arranged,
A plurality of first bundled wires that are electrically connected and bundled for each predetermined number of the first wires at both ends in the row direction of the first wires;
A plurality of second bundled wires that are electrically connected and bundled for each predetermined number of the second wires at both ends of the second wire in the column direction;
In the first wiring arranged closest to the second bundled wiring, first connection wiring for electrically connecting an outer end portion of the substrate in the column direction at predetermined intervals,
Equipped with
The touch screen, wherein an end portion of the first connection wiring outside the substrate is present outside the substrate with respect to the second bundled wiring. 前記第１配線は、前記第２配線よりも下層に配設されていることを特徴とする、請求項４に記載のタッチスクリーン。 The touch screen according to claim 4, wherein the first wiring is arranged in a lower layer than the second wiring. 前記第１配線は、前記第２配線よりも上層に配設されていることを特徴とする、請求項４に記載のタッチスクリーン。 The touch screen according to claim 4, wherein the first wiring is arranged in a layer above the second wiring. 前記第１接続配線は、前記基板の外側の端部に第１突起を有し、
前記第１突起は、前記第２束ね配線よりも前記基板の外側に存在していることを特徴とする、請求項４から６のいずれか１項に記載のタッチスクリーン。 The first connection wiring has a first protrusion at an outer end of the substrate,
The touch screen according to claim 4, wherein the first protrusion is present outside the substrate with respect to the second bundled wiring. 基板と、
前記基板上に絶縁膜を介して立体視で交差するように配設された、行方向に延在し列方向に配列した複数の第１配線、および前記列方向に延在し前記行方向に配列した複数の第２配線と、
前記第１配線の前記行方向の両端において、予め定められた数の前記第１配線ごとに電気的に接続して束ねる複数の第１束ね配線と、
前記第２配線の前記列方向の両端において、予め定められた数の前記第２配線ごとに電気的に接続して束ねる複数の第２束ね配線と、
を備え、
前記第１束ね配線に最も近くに配列された前記第２配線において、前記行方向における前記基板の外側の端部は、前記第１束ね配線よりも前記基板の外側に存在していることを特徴とする、タッチスクリーン。 Board,
A plurality of first wirings arranged in the row direction and arranged in the column direction, which are arranged on the substrate so as to intersect with each other in a stereoscopic manner through an insulating film; and a plurality of first wirings extending in the column direction and arranged in the row direction. A plurality of second wirings arranged,
A plurality of first bundled wires that are electrically connected and bundled for each predetermined number of the first wires at both ends in the row direction of the first wires;
A plurality of second bundled wires that are electrically connected and bundled for each predetermined number of the second wires at both ends of the second wire in the column direction;
Equipped with
In the second wiring arranged closest to the first bundled wiring, an outer end of the substrate in the row direction is located outside the substrate with respect to the first bundled wiring. And a touch screen. 前記第１配線は、前記第２配線よりも下層に配設されていることを特徴とする、請求項８に記載のタッチスクリーン。 The touch screen as set forth in claim 8, wherein the first wiring is disposed in a lower layer than the second wiring. 前記第１配線は、前記第２配線よりも上層に配設されていることを特徴とする、請求項８に記載のタッチスクリーン。 The touch screen as set forth in claim 8, wherein the first wiring is arranged in a layer above the second wiring. 基板と、
前記基板上に絶縁膜を介して立体視で交差するように配設された、行方向に延在し列方向に配列した複数の第１配線、および前記列方向に延在し前記行方向に配列した複数の第２配線と、
前記第１配線の前記行方向の両端において、予め定められた数の前記第１配線ごとに電気的に接続して束ねる複数の第１束ね配線と、
前記第２配線の前記列方向の両端において、予め定められた数の前記第２配線ごとに電気的に接続して束ねる複数の第２束ね配線と、
前記第１束ね配線に最も近くに配列された前記第２配線において、前記行方向における前記基板の外側の端部を予め定められた間隔ごとに電気的に接続する第２接続配線と、
を備え、
前記第２接続配線における前記基板の外側の端部は、前記第１束ね配線よりも前記基板の外側に存在していることを特徴とする、タッチスクリーン。 Board,
A plurality of first wirings arranged in the row direction and arranged in the column direction, the first wirings being arranged on the substrate so as to intersect with each other in a stereoscopic manner through an insulating film; A plurality of second wirings arranged,
A plurality of first bundled wires that are electrically connected and bundled for each predetermined number of the first wires at both ends in the row direction of the first wires;
A plurality of second bundled wires that are electrically connected and bundled for each predetermined number of the second wires at both ends of the second wire in the column direction;
In the second wiring arranged closest to the first bundled wiring, second connection wiring for electrically connecting the outer end of the substrate in the row direction at predetermined intervals,
Equipped with
The touch screen, wherein an end of the second connection wiring outside the substrate exists outside the first bundled wiring. 前記第１配線は、前記第２配線よりも下層に配設されていることを特徴とする、請求項１１に記載のタッチスクリーン。 The touch screen as set forth in claim 11, wherein the first wiring is arranged in a lower layer than the second wiring. 前記第１配線は、前記第２配線よりも上層に配設されていることを特徴とする、請求項１１に記載のタッチスクリーン。 The touch screen as set forth in claim 11, wherein the first wiring is arranged in a layer above the second wiring. 前記第２接続配線は、前記基板の外側の端部に第２突起を有し、
前記第２突起は、前記第１束ね配線よりも前記基板の外側に存在していることを特徴とする、請求項１１から１３のいずれか１項に記載のタッチスクリーン。 The second connection wiring has a second protrusion on an outer end of the substrate,
The touch screen as set forth in claim 11, wherein the second protrusion is present outside the substrate with respect to the first bundled wiring. 基板を準備し、
前記基板上に絶縁膜を介して立体視で交差するように、行方向に延在し列方向に配列した複数の第１配線、および前記列方向に延在し前記行方向に配列した複数の第２配線を配設し、
前記第１配線の前記行方向の両端において、予め定められた数の前記第１配線ごとに電気的に接続して束ねる複数の第１束ね配線を設け、
前記第２配線の前記列方向の両端において、予め定められた数の前記第２配線ごとに電気的に接続して束ねる複数の第２束ね配線を設け、
前記第２束ね配線に最も近くに配列された前記第１配線において、前記列方向における前記基板の外側の端部は、前記第２束ね配線よりも前記基板の外側に存在していることを特徴とする、タッチスクリーンの製造方法。 Prepare the board,
A plurality of first wirings extending in the row direction and arranged in the column direction and a plurality of first wirings extending in the column direction and arranged in the row direction so as to intersect with each other in a stereoscopic manner on the substrate through an insulating film. Arrange the second wiring,
A plurality of first bundling wires for electrically connecting and bundling a predetermined number of the first wires are provided at both ends of the first wire in the row direction,
A plurality of second bundling wires for electrically connecting and bundling a predetermined number of the second wires are provided at both ends of the second wires in the column direction,
In the first wiring arranged closest to the second bundled wiring, an end portion of the board outside the substrate in the column direction is present outside the substrate with respect to the second bundled wiring. And a method for manufacturing a touch screen. 基板を準備し、
前記基板上に絶縁膜を介して立体視で交差するように、行方向に延在し列方向に配列した複数の第１配線、および前記列方向に延在し前記行方向に配列した複数の第２配線を配設し、
前記第１配線の前記行方向の両端において、予め定められた数の前記第１配線ごとに電気的に接続して束ねる複数の第１束ね配線を設け、
前記第２配線の前記列方向の両端において、予め定められた数の前記第２配線ごとに電気的に接続して束ねる複数の第２束ね配線を設け、
前記第２束ね配線に最も近くに配列された前記第１配線において、前記列方向における前記基板の外側の端部を予め定められた間隔ごとに電気的に接続する第１接続配線を設け、
前記第１接続配線における前記基板の外側の端部は、前記第２束ね配線よりも前記基板の外側に存在していることを特徴とする、タッチスクリーンの製造方法。 Prepare the board,
A plurality of first wirings extending in the row direction and arranged in the column direction and a plurality of first wirings extending in the column direction and arranged in the row direction so as to intersect with each other in a stereoscopic manner on the substrate through an insulating film. Arrange the second wiring,
A plurality of first bundling wires for electrically connecting and bundling a predetermined number of the first wires are provided at both ends of the first wire in the row direction,
A plurality of second bundling wires for electrically connecting and bundling a predetermined number of the second wires are provided at both ends of the second wires in the column direction,
In the first wirings arranged closest to the second bundled wirings, first connection wirings for electrically connecting the outer ends of the substrate in the column direction at predetermined intervals are provided,
A method of manufacturing a touch screen, wherein an end portion of the first connection wiring outside the substrate is present outside the substrate with respect to the second bundled wiring. 前記第１接続配線は、前記基板の外側の端部に第１突起を有し、
前記第１突起は、前記第２束ね配線よりも前記基板の外側に存在していることを特徴とする、請求項１６に記載のタッチスクリーンの製造方法。 The first connection wiring has a first protrusion at an outer end of the substrate,
The method of claim 16, wherein the first protrusion is located outside the substrate with respect to the second bundled wiring. 基板を準備し、
前記基板上に絶縁膜を介して立体視で交差するように、行方向に延在し列方向に配列した複数の第１配線、および前記列方向に延在し前記行方向に配列した複数の第２配線を配設し、
前記第１配線の前記行方向の両端において、予め定められた数の前記第１配線ごとに電気的に接続して束ねる複数の第１束ね配線を設け、
前記第２配線の前記列方向の両端において、予め定められた数の前記第２配線ごとに電気的に接続して束ねる複数の第２束ね配線を設け、
前記第１束ね配線に最も近くに配列された前記第２配線において、前記行方向における前記基板の外側の端部は、前記第１束ね配線よりも前記基板の外側に存在していることを特徴とする、タッチスクリーンの製造方法。 Prepare the board,
A plurality of first wirings extending in the row direction and arranged in the column direction and a plurality of first wirings extending in the column direction and arranged in the row direction so as to intersect with each other in a stereoscopic manner on the substrate through an insulating film. Arrange the second wiring,
A plurality of first bundling wires for electrically connecting and bundling a predetermined number of the first wires are provided at both ends of the first wire in the row direction,
A plurality of second bundling wires for electrically connecting and bundling a predetermined number of the second wires are provided at both ends of the second wires in the column direction,
In the second wiring arranged closest to the first bundled wiring, an outer end of the substrate in the row direction is located outside the substrate with respect to the first bundled wiring. And a method for manufacturing a touch screen. 基板を準備し、
前記基板上に絶縁膜を介して立体視で交差するように、行方向に延在し列方向に配列した複数の第１配線、および前記列方向に延在し前記行方向に配列した複数の第２配線を配設し、
前記第１配線の前記行方向の両端において、予め定められた数の前記第１配線ごとに電気的に接続して束ねる複数の第１束ね配線を設け、
前記第２配線の前記列方向の両端において、予め定められた数の前記第２配線ごとに電気的に接続して束ねる複数の第２束ね配線を設け、
前記第１束ね配線に最も近くに配列された前記第２配線において、前記行方向における前記基板の外側の端部を予め定められた間隔ごとに電気的に接続する第２接続配線を設け、
前記第２接続配線における前記基板の外側の端部は、前記第１束ね配線よりも前記基板の外側に存在していることを特徴とする、タッチスクリーンの製造方法。 Prepare the board,
A plurality of first wirings extending in the row direction and arranged in the column direction and a plurality of first wirings extending in the column direction and arranged in the row direction so as to intersect with each other in a stereoscopic manner on the substrate through an insulating film. Arrange the second wiring,
A plurality of first bundling wires for electrically connecting and bundling a predetermined number of the first wires are provided at both ends of the first wire in the row direction,
A plurality of second bundling wires for electrically connecting and bundling a predetermined number of the second wires are provided at both ends of the second wires in the column direction,
In the second wiring arranged closest to the first bundled wiring, second connection wiring for electrically connecting the outer ends of the substrate in the row direction at predetermined intervals is provided,
The method of manufacturing a touch screen, wherein an end portion of the second connection wiring outside the substrate is present outside the first bundled wiring outside the substrate. 前記第２接続配線は、前記基板の外側の端部に第２突起を有し、
前記第２突起は、前記第１束ね配線よりも前記基板の外側に存在していることを特徴とする、請求項１９に記載のタッチスクリーンの製造方法。 The second connection wiring has a second protrusion on an outer end of the substrate,
20. The method of claim 19, wherein the second protrusion is present outside the substrate with respect to the first bundled wiring.
JP2018238128A 2018-12-20 2018-12-20 Touch screen and manufacturing method thereof Active JP7189756B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018238128A JP7189756B2 (en) 2018-12-20 2018-12-20 Touch screen and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018238128A JP7189756B2 (en) 2018-12-20 2018-12-20 Touch screen and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2020101888A true JP2020101888A (en) 2020-07-02
JP7189756B2 JP7189756B2 (en) 2022-12-14

Family

ID=71139552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018238128A Active JP7189756B2 (en) 2018-12-20 2018-12-20 Touch screen and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP7189756B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015210554A (en) * 2014-04-24 2015-11-24 三菱電機株式会社 Touch screen, touch panel, display device, and electronic apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015210554A (en) * 2014-04-24 2015-11-24 三菱電機株式会社 Touch screen, touch panel, display device, and electronic apparatus

Also Published As

Publication number Publication date
JP7189756B2 (en) 2022-12-14

Similar Documents

Publication Publication Date Title
US9081462B2 (en) Touch panel and manufacturing method thereof
US8614403B2 (en) Electrostatic capacitance type input device
CN103092414B (en) A kind of external hanging type touch-screen and preparation method thereof, display device
US20150085205A1 (en) Touch panel
JP6745703B2 (en) Touch screens, touch panels, display devices and electronic devices
TWI479229B (en) Touch screen, display device including touch screen, and manufacturing method for display device including touch screen
CN103207699B (en) The wire structures of touch panel and manufacture method thereof
JP2010277392A (en) Touch panel and display device including same
JP6541418B2 (en) Touch screen, touch panel, display device and electronic device
EP2690534B1 (en) Touch screen panel and fabrication method thereof
KR20150139104A (en) Touch screen panel
US9811230B2 (en) Touch panel and production method thereof
JP2013109520A (en) Touch panel
US11086460B2 (en) Touch substrate, method for manufacturing same, and touch device
JP2015164000A (en) Touch panel, display device with touch panel, and method of manufacturing touch panel
JP7189756B2 (en) Touch screen and manufacturing method thereof
KR101301557B1 (en) Connecting structure along side wall of layers and manufacturing method thereof
JP2016162305A (en) Touch panel and method for manufacturing the same
US20130008704A1 (en) Bridging structure of a touch panel
US20140247242A1 (en) Touch screen panel
JP2013156725A (en) Touch panel and display device
US11112894B2 (en) Method for manufacturing touch panel, touch panel and display device
CN114141836B (en) Display panel, manufacturing method thereof and display device
JP5574133B2 (en) Capacitive input device
WO2013039017A1 (en) Touch panel, method for manufacturing touch panel, and display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20211115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221202

R150 Certificate of patent or registration of utility model

Ref document number: 7189756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150