JP2020101654A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2020101654A
JP2020101654A JP2018239252A JP2018239252A JP2020101654A JP 2020101654 A JP2020101654 A JP 2020101654A JP 2018239252 A JP2018239252 A JP 2018239252A JP 2018239252 A JP2018239252 A JP 2018239252A JP 2020101654 A JP2020101654 A JP 2020101654A
Authority
JP
Japan
Prior art keywords
pixel
display
sub
unit
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018239252A
Other languages
Japanese (ja)
Inventor
昌哉 玉置
Masaya Tamaoki
昌哉 玉置
水橋 比呂志
Hiroshi Mizuhashi
比呂志 水橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pict Leap Co Ltd
Original Assignee
Pict Leap Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pict Leap Co Ltd filed Critical Pict Leap Co Ltd
Priority to JP2018239252A priority Critical patent/JP2020101654A/en
Priority to PCT/JP2019/049918 priority patent/WO2020130093A1/en
Publication of JP2020101654A publication Critical patent/JP2020101654A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Abstract

To provide an area gradation display device which suppresses the influence on the image quality due to pixel division and reduces a burden on a manufacturing process.SOLUTION: A display device includes a plurality of unit pixels PX arranged so as to be adjacent to each other. The unit pixel includes three subpixels PG, PB, PR that are arranged adjacently to display different colors. The three subpixels include N display areas respectively. The area gradation of N bits is possible with the combination of the display areas. The lowest bit display area of the display area corresponding to the lowest bit is rectangle. The display device is arranged so that the lowest bit display area of the subpixel displaying one color in one unit pixel touches the lowest bit display area of the subpixel displaying other two colors included in any of the same unit pixel and adjacent unit pixel, and the lowest bit display area of the subpixel of the unit pixel does not touch the upper bit display area corresponding to the upper bits of the subpixel in the same color of the adjacent unit pixel.SELECTED DRAWING: Figure 5

Description

本発明の実施形態は、表示装置に関する。 Embodiments of the present invention relate to a display device.

近年、画素内にデータを保存可能なメモリ部を有する、所謂、MIP(Memory−in−Pixel)方式を採用した表示装置が種々提案されている。MIPは、静止画の場合、画像データを都度書き込む必要が無いので、超低消費電力駆動を実現出来るため、例えば、反射型液晶表示技術と組み合わせることで、ウェアラブル機器、IOT(Internet of Things)機器用途等へ応用することで、長時間動作に対する顕著な効果が期待できる。一方、画素内のメモリに保持可能なデータは0か1の何れかのみなので、通常のアナログ駆動方式のように画素電極に印可する電圧を調整することによる階調制御が出来ず、白か黒しか表示できないという問題が存在する。そのため、このような表示装置における階調表現を行う場合、1つの画素、または副画素を面積の異なる複数の表示領域(セグメント)に分割し、これらの領域のオン、オフの組み合わせによって階調表示を実現する、所謂、面積階調法が採用されている。 In recent years, various display devices have been proposed which employ a so-called MIP (Memory-in-Pixel) system having a memory unit capable of storing data in pixels. In the case of a still image, MIP does not need to write image data each time, and therefore can realize ultra-low power consumption drive. For example, by combining with a reflective liquid crystal display technology, wearable devices and IOT (Internet of Things) devices can be used. By applying it to applications, a remarkable effect can be expected for long-term operation. On the other hand, since the data that can be held in the memory in the pixel is either 0 or 1, gray scale control cannot be performed by adjusting the voltage applied to the pixel electrode like a normal analog drive method, and white or black is not possible. There is a problem that it can only display. Therefore, when gradation display is performed in such a display device, one pixel or subpixel is divided into a plurality of display regions (segments) having different areas, and gradation display is performed by a combination of ON and OFF of these regions. The so-called area gradation method for realizing the above is adopted.

面積階調法を有する表示装置においては、表示するビット数に応じて、画素、又は副画素電極が分割されている。具体的に、nビットを表示する場合、画素、又は副画素電極は、一般的には1、2、・・・2^(n−1)の面積比を有するn個のセグメントに分割される。各々のセグメントは、対応するメモリ部を有し、データを保持出来、各領域の白、黒表示切替により2のn乗通りの階調表示が可能となっている。例えば、2ビットの場合は、1:2の面積比を有するセグメントにおいて2の2乗、すなわち4通りの階調が、3ビットの場合は1:2:4の面積比からなるセグメントによって、2の3乗、すなわち8通りの階調が表現可能となっている。しかしながら、分割するセグメントを適切な形で配置しないと、隣接画素のセグメントとの分別が難しくなり、階調表示上の問題が生じることが知られている。この問題を回避するため、赤(R;Red)、緑(G;Green)、青(B;Blue)の3原色を表示する副画素(サブピクセル)をストライブ状に配置した通常の画素の場合、RGBのそれぞれの副画素を3分割した構造で2ビット表示をする技術や、白(W;White)等の更にもう一つの副画素を加えた4つの副画素からなるRGBW画素において、低ビットのセグメントを画素電極の中央付近に配置する技術等が知られている。 In a display device having an area gradation method, pixels or subpixel electrodes are divided according to the number of bits to be displayed. Specifically, when displaying n bits, a pixel or subpixel electrode is generally divided into n segments having an area ratio of 1, 2,... 2̂(n−1). .. Each segment has a corresponding memory portion, can hold data, and can perform gray scale display of 2 nth power by switching the white and black display of each area. For example, in the case of 2 bits, 2 squares in a segment having an area ratio of 1:2, that is, in the case where four gradations have an area ratio of 1:2:4 in the case of 3 bits, It is possible to express the third power of, that is, eight different gradations. However, it is known that if the segments to be divided are not arranged in an appropriate form, it is difficult to separate the segments from the adjacent pixels, which causes a problem in gradation display. In order to avoid this problem, a normal pixel in which sub-pixels (sub-pixels) displaying three primary colors of red (R; Red), green (G; Green), and blue (B; Blue) are arranged in a stripe pattern In this case, in the technique of displaying 2 bits with a structure in which each subpixel of RGB is divided into three, or in RGBW pixels composed of four subpixels to which another subpixel such as white (W; White) is added, A technique is known in which a bit segment is arranged near the center of a pixel electrode.

特開2014−021277号公報JP, 2014-021277, A 特開2014−186283号公報JP, 2014-186283, A

しかし、副画素を3分割して面積階調で2ビット表示を行う場合、2つの離れた電極を電気的に接続するために、新たな絶縁層、配線層を追加する必要があるため、製造プロセスが複雑になってしまうという問題、画素電極を3分割することによる開口率の低下という問題があった。また、公知技術として知られている低ビットのセグメントから順に中央付近から放射状に配置する方法では、例えば、R、G、B、Wからなる同じ形状の4つの副画素を2行2列に配置する画素には適用可能であるが、通常のR、G、Bのように3つの副画素からなる画素には適合出来ないという問題があった。 However, when the sub-pixel is divided into three and two-bit display is performed with area gradation, it is necessary to add a new insulating layer and a wiring layer in order to electrically connect two separated electrodes. There are problems that the process becomes complicated and that the aperture ratio is reduced by dividing the pixel electrode into three. Further, in a method of arranging from a low bit segment in order from the center in a known manner as a known technique, for example, four sub-pixels of the same shape consisting of R, G, B and W are arranged in 2 rows and 2 columns. However, there is a problem in that it cannot be applied to pixels including three sub-pixels such as normal R, G, and B.

本発明の目的は、3つの副画素からなる画素をもつ表示装置において、製造プロセスへの負荷を低減させ、十分な階調表現を有する面積階調表示を行うための手段を提供することにある。 It is an object of the present invention to provide a means for reducing the load on the manufacturing process and performing area gray scale display having sufficient gray scale representation in a display device having three sub-pixels. ..

上記の目的を達成するために、本発明に係る表示装置は、隣接して配置された複数の単位画素を備え、前記単位画素は、隣接して配置された異なる色を表示する3つの副画素を備え、 前記3つの副画素は、それぞれN個の表示領域を備えた表示装置であって、前記表示領域の組合せによって各色Nビットの面積階調表示が可能であり、前記表示領域のうち、最下位ビットに対応する表示領域は方形であり、1つの単位画素内の1つの色を表示する副画素の前記最下位ビット表示領域が、同一の単位画素及び隣接する単位画素のいずれかに備えられた他の2つの色を表示する副画素の前記最下位ビット表示領域と接し、かつ、前記単位画素の前記副画素の前記最下位ビット表示領域が,隣接する前記単位画素の同色の前記副画素の上位ビットに対応する表示領域とは接しない、よう配置される。 In order to achieve the above object, a display device according to the present invention includes a plurality of unit pixels arranged adjacent to each other, and the unit pixels are three sub-pixels arranged adjacent to each other and displaying different colors. Wherein each of the three sub-pixels is a display device having N display regions, and an N-bit area gradation display of each color is possible by a combination of the display regions. The display area corresponding to the least significant bit is rectangular, and the least significant bit display area of the sub-pixel that displays one color in one unit pixel is provided in either the same unit pixel or the adjacent unit pixel. The least significant bit display area of the subpixel of the unit pixel, which is in contact with the least significant bit display area of the subpixel that displays the other two colors. It is arranged so as not to contact the display area corresponding to the upper bits of the pixel.

本発明によれば、例えばRGBの3つの副画素を用いた画素の構成で面積階調法を適用するに際し、製造プロセスへの負荷を上げることなく、十分な特性の階調表現を供することができる。本発明に係る表示装置は、前記単位画素中に含まれる前記副画素において、少なくとも1つは他の2つと形状が異なり、且つ、前記単位画素の1つの辺を3つの前記副画素が共有することがないよう配置され、さらに前記単位画素は全体として方形である。これにより、従来公知例の問題点を解決することが可能となる。 According to the present invention, when the area gradation method is applied to a pixel configuration using three sub-pixels of RGB, for example, gradation expression with sufficient characteristics can be provided without increasing the load on the manufacturing process. it can. In the display device according to the present invention, at least one of the sub-pixels included in the unit pixel has a different shape from the other two, and one side of the unit pixel is shared by the three sub-pixels. The unit pixel is rectangular as a whole. As a result, it becomes possible to solve the problems of the conventionally known examples.

また、本発明に係る表示装置が半透過型の表示を行おうとする場合には、反射電極の面積比と同じ比率の透過電極とを設けることで、反射表示同等、透過表示においても良好な階調の画像を表示することができる。 Further, when the display device according to the present invention intends to perform a semi-transmissive display, by providing a transmissive electrode in the same ratio as the area ratio of the reflective electrode, it is equivalent to the reflective display, and is excellent in the transmissive display. A tonal image can be displayed.

また、本発明に係る表示装置には、前記セグメントに入力するデータ信号の入力順を調整するインターフェースを備えることで、通常の並びで送られてきたRGB信号をそのまま受けて、画素形状に応じた信号に内部で適切に変換可能となるため、表示装置外のプロセッサへ特別な負荷をかけることの無い手段を提供することができる。 Further, the display device according to the present invention is provided with the interface for adjusting the input order of the data signals input to the segments, so that the RGB signals sent in the normal arrangement are directly received and the display device according to the pixel shape is received. Since the signal can be appropriately converted internally, it is possible to provide a means that does not impose a special load on the processor outside the display device.

図1は、液晶表示装置の断面を示す概略図である。FIG. 1 is a schematic view showing a cross section of a liquid crystal display device. 図2は、LTPSアクティブマトリクス型TFT駆動回路全般の概略図である。FIG. 2 is a schematic diagram of the entire LTPS active matrix type TFT drive circuit. 図3は、MIP方式の画素部の回路概略図である。FIG. 3 is a schematic circuit diagram of a pixel portion of the MIP method. 図4は、面積階調法の従来公知例を説明するための図である。FIG. 4 is a diagram for explaining a conventionally known example of the area gradation method. 図5は、本発明の第1の実施形態に係る単位画素PXを説明する図である。FIG. 5 is a diagram illustrating the unit pixel PX according to the first embodiment of the present invention. 図6で、本発明の第1の実施形態の派生形1に係る単位画素PXを説明する。The unit pixel PX according to the derivative form 1 of the first embodiment of the present invention will be described with reference to FIG. 図7で、本発明の第1の実施形態の派生形2に係る単位画素PXを説明する。The unit pixel PX according to the derivative form 2 of the first embodiment of the present invention will be described with reference to FIG. 7. 図8で、本発明の第1の実施形態の派生形3に係る単位画素PXを説明する。The unit pixel PX according to the derivative form 3 of the first embodiment of the present invention will be described with reference to FIG. 図9で、本発明の第1の実施形態の派生形4に係る単位画素PXを説明する。The unit pixel PX according to the derivative form 4 of the first embodiment of the present invention will be described with reference to FIG. 9. 図10で、本発明の第2の実施形態に係る単位画素PXを説明する。A unit pixel PX according to the second embodiment of the present invention will be described with reference to FIG. 10. 図11は、本発明の半透過型液晶表示装置の場合の画素電極の構成を示す。FIG. 11 shows the structure of the pixel electrode in the case of the semi-transmissive liquid crystal display device of the present invention. 図12は、データ信号送付順を説明するための従来公知例を示す。FIG. 12 shows a conventionally known example for explaining the data signal transmission order. 図13は、本発明のデータ信号送付順を説明するための概略図である。FIG. 13 is a schematic diagram for explaining the data signal transmission order of the present invention. 図14は、従来画素配列向けのデータ制御回路とタイミングチャートを示す。FIG. 14 shows a data control circuit and a timing chart for a conventional pixel array. 図15は、本発明で開示された画素配列向けのデータ制御回路構成を示す。FIG. 15 shows a data control circuit configuration for a pixel array disclosed in the present invention. 図16で、本実施形態の表示装置を用いた電子機器の具体例を説明する。Specific examples of electronic devices using the display device of the present embodiment will be described with reference to FIG. 16. 図17で、本実施形態の表示装置を用いた電子機器の具体例を説明する。With reference to FIG. 17, a specific example of an electronic device using the display device of this embodiment will be described.

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。 Hereinafter, the present embodiment will be described with reference to the drawings. It should be noted that the disclosure is merely an example, and a person having ordinary skill in the art can easily think of appropriate modifications while keeping the gist of the invention, and are naturally included in the scope of the invention. Further, in order to make the description clearer, the drawings may schematically show the width, thickness, shape, etc. of each part as compared with the actual mode, but this is merely an example, and It does not limit the interpretation. In each figure, the same or similar elements arranged consecutively may be omitted from the reference numerals. Further, in the present specification and the drawings, constituent elements that exhibit the same or similar functions as those described above with respect to the already-existing drawings are designated by the same reference numerals, and redundant detailed description may be appropriately omitted. ..

本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に適用可能である。なお、本実施形態にて開示する主要な構成は、液晶表示装置以外の面積階調表示手段を有する表示装置などにも適用可能である。 In this embodiment, a liquid crystal display device is disclosed as an example of the display device. The display device can be applied to various devices such as a smartphone, a tablet terminal, a mobile phone terminal, a personal computer, a television receiver, an in-vehicle device, and a game machine. The main configuration disclosed in the present embodiment can be applied to a display device having an area gradation display unit other than the liquid crystal display device.

説明は以下の順序で行う。
1.本開示が適用される液晶表示装置
1−1.カラー表示対応の半透過型液晶表示装置
1−2.駆動回路構成
1−3.MIP方式の液晶表示装置
1−4.MIP方式液晶表示装置の画素内回路
2.実施形態の説明
2−1.面積階調法
2−2.半透過表示のための画素電極
2−3.データ信号送付順及び信号制御回路
3.電子機器
The description will be given in the following order.
1. Liquid crystal display device to which the present disclosure is applied 1-1. Semi-transmissive liquid crystal display device compatible with color display 1-2. Drive circuit configuration 1-3. MIP type liquid crystal display device 1-4. 1. In-pixel circuit of MIP type liquid crystal display device Description of Embodiment 2-1. Area gradation method 2-2. Pixel electrode for semi-transmissive display 2-3. Data signal transmission order and signal control circuit 3. Electronics

<1.本開示が適用される液晶表示装置>
液晶表示装置は、表示の形態で分類すると、透過型、反射型及び半透過型に分類することができるが、本開示の技術は、透過型液晶表示装置にも適用可能であるが、実際上は、主に反射型及び半透過型液晶表示装置に適用することで好適な結果が得られる。本開示に係る液晶表示装置は、電子機器、中でも、屋外での使用頻度が高い携帯型の電子機器、すなわち、携帯端末機器、例えば、ディジタルカメラ等の携帯情報機器又は携帯電話機等の携帯通信機器の表示部として用いて好適なものである。
<1. Liquid crystal display device to which the present disclosure is applied>
The liquid crystal display device can be classified into a transmissive type, a reflective type, and a semi-transmissive type when classified according to a display form. The technique of the present disclosure is also applicable to a transmissive liquid crystal display device, but in practice, Suitable results can be obtained by mainly applying to the reflective and semi-transmissive liquid crystal display devices. The liquid crystal display device according to the present disclosure is an electronic device, in particular, a portable electronic device that is frequently used outdoors, that is, a mobile terminal device, for example, a mobile information device such as a digital camera or a mobile communication device such as a mobile phone. It is suitable for use as a display unit of.

本開示が適用される液晶表示装置は、カラー画像を形成する単位となる1個の画素(単位画素)中に、複数の副画素(サブピクセル)を含む。より具体的には、カラー表示対応の表示装置では、単位画素は、例えば、赤色(Red:R)を表示する副画素、緑色(Green:G)を表示する副画素、青色(Blue:B)を表示する副画素の3つの副画素を含む。ただし、3つの副画素はRGBの3原色に限られるものではなく、例えば、シアン、マゼンタ、イエローのような組み合わせでも良く、何れにせよ3つの副画素からなる画素で面積階調表示を行う場合において適用することが可能である。 A liquid crystal display device to which the present disclosure is applied includes a plurality of sub-pixels (sub-pixels) in one pixel (unit pixel) that is a unit for forming a color image. More specifically, in a display device compatible with color display, the unit pixel includes, for example, a sub-pixel that displays red (Red:R), a sub-pixel that displays green (Green:G), and a blue (Blue:B). Including three sub-pixels for displaying. However, the three sub-pixels are not limited to the three primary colors of RGB, and may be combinations such as cyan, magenta, and yellow. In any case, when the area gradation display is performed by the pixel including the three sub-pixels. Can be applied in.

[1−1.カラー表示対応の半透過型液晶表示装置]
以下、本開示が適用される液晶表示装置として、カラー表示対応の半透過型液晶表示装置を例に挙げて図面を参照しつつ説明する。本開示は、半透過型液晶表示装置には限定されず、透過型及び反射型の液晶表示装置にも適用できる。
[1-1. Semi-transmissive liquid crystal display device compatible with color display]
Hereinafter, as a liquid crystal display device to which the present disclosure is applied, a transflective liquid crystal display device compatible with color display will be described as an example with reference to the drawings. The present disclosure is not limited to the semi-transmissive liquid crystal display device, and can be applied to transmissive and reflective liquid crystal display devices.

図1は、実施形態に係る表示装置の構成例を示す断面図である。図1に示すように、表示装置13は、第1パネル15と、第2パネル14と、液晶層16とを含む。第2パネル14は、第1パネル15と対向して配置される。液晶層16は、第1パネル15と第2パネル14との間に設けられる。第2パネル14の表面が、画像を表示させるための表示面1aである。表示面1a側の外部から入射した光は、第1パネル15の画素電極9によって反射されて表示面1aから出射する。また、バックライト部20から出て、第1パネル15側から入射した光も、表示面1aから出射する。本実施形態の表示装置13は、この反射光及びバックライトからの透過光を利用して、表示面1aに画像を表示する半透過型液晶表示装置である。なお、本明細書において、表示面1aと平行な方向をX方向とし、表示面1aと平行な面においてX方向と交差する方向をY方向とする。また、表示面1aに垂直な方向をZ方向とする。 FIG. 1 is a cross-sectional view showing a configuration example of a display device according to an embodiment. As shown in FIG. 1, the display device 13 includes a first panel 15, a second panel 14, and a liquid crystal layer 16. The second panel 14 is arranged so as to face the first panel 15. The liquid crystal layer 16 is provided between the first panel 15 and the second panel 14. The surface of the second panel 14 is a display surface 1a for displaying an image. Light incident from the outside on the display surface 1a side is reflected by the pixel electrode 9 of the first panel 15 and emitted from the display surface 1a. Further, the light emitted from the backlight unit 20 and incident from the first panel 15 side is also emitted from the display surface 1a. The display device 13 of the present embodiment is a semi-transmissive liquid crystal display device that displays an image on the display surface 1a using the reflected light and the transmitted light from the backlight. In the present specification, the direction parallel to the display surface 1a is the X direction, and the direction intersecting the X direction on the surface parallel to the display surface 1a is the Y direction. Further, the direction perpendicular to the display surface 1a is the Z direction.

第1パネル15は、第1基板12と、絶縁層11と、画素電極10と、配向膜9とを有する。また、半透過型、透過型液晶表示装置の場合には、1/4波長板17と、1/2波長板18と、偏光板19を有する。第1基板12は、例えば、ガラス基板や樹脂基板が用いられる。第1基板12の表面には、図示しない回路素子や、ゲート配線、信号線等の各種配線が設けられる。回路素子は、容量素子や、TFT(Thin Film Transistor)等のスイッチング素子を含む。TFTは、アモルファスシリコン(Amorphous Si)、低温ポリシリコンLTPS(Low Temperature Poly Si)、透明アモルファス酸化物半導体TAOS(Transparent Amorphous Oxide Semiconductor)等の何れで形成されていても構わない。 The first panel 15 includes a first substrate 12, an insulating layer 11, a pixel electrode 10, and an alignment film 9. The transflective or transmissive liquid crystal display device has a quarter-wave plate 17, a half-wave plate 18, and a polarizing plate 19. As the first substrate 12, for example, a glass substrate or a resin substrate is used. On the surface of the first substrate 12, circuit elements (not shown) and various wirings such as gate wirings and signal wirings are provided. The circuit element includes a capacitive element and a switching element such as a TFT (Thin Film Transistor). The TFT may be formed of any of amorphous silicon (Amorphous Si), low temperature polysilicon LTPS (Low Temperature Poly Si), and transparent amorphous oxide semiconductor TAOS (Transparent Amorphous Oxide Semiconductor).

絶縁層11は、第1基板12の上に設けられ、回路素子や各種配線等の表面を平坦化する作用がある。画素電極10は、絶縁層11の上に設けられ、配向膜9は、画素電極10と液晶層16との間に設けられる。画素電極10は、例えばアルミニウム(Al)や銀(Ag)等の金属、またはこれらの金属材料と、ITO(Indium Tin Oxide)等の透光性導電材料とを併用した構成としてもよい。画素電極10の金属材料部は、外部から入射する光を反射させる反射板として機能する。 The insulating layer 11 is provided on the first substrate 12 and has a function of flattening the surfaces of circuit elements, various wirings, and the like. The pixel electrode 10 is provided on the insulating layer 11, and the alignment film 9 is provided between the pixel electrode 10 and the liquid crystal layer 16. The pixel electrode 10 may have a configuration in which a metal such as aluminum (Al) or silver (Ag), or a metal material thereof and a translucent conductive material such as ITO (Indium Tin Oxide) are used together. The metal material portion of the pixel electrode 10 functions as a reflection plate that reflects light incident from the outside.

画素電極10によって反射された光は、表示面1a側に向かってある程度一定の方向に進む。また、画素電極10は、R(赤色)、G(緑色)、B(青色)ごとの副画素に対応して設けられ、画素電極10に印加される電圧レベルが変化することにより、液晶層16におけるリタデーションが変化し、結果として光の透過状態が副画素ごとに調整される。すなわち、画素電極10は、画素電極としての機能も有する。なお、図1では、画素電極10及び絶縁層11は平坦に示しているが、拡散反射させるために絶縁膜11の表面を凸凹に形成しても構わない。 The light reflected by the pixel electrode 10 travels toward the display surface 1a in a certain direction. The pixel electrode 10 is provided corresponding to each sub-pixel of R (red), G (green), and B (blue), and the liquid crystal layer 16 is changed by changing the voltage level applied to the pixel electrode 10. The retardation changes in, and as a result, the light transmission state is adjusted for each sub-pixel. That is, the pixel electrode 10 also has a function as a pixel electrode. Although the pixel electrode 10 and the insulating layer 11 are shown to be flat in FIG. 1, the surface of the insulating film 11 may be formed to have unevenness for diffuse reflection.

第2パネル14は、第2基板4と、カラーフィルタ5と、オーバーコート6、共通電極7と、配向膜8と、1/4波長板3と、1/2波長板2と、偏光板1とを含む。第2基板4の、第1パネル15と対向する面に、カラーフィルタ5、オーバーコート6及び共通電極7が設けられる。共通電極7と液晶層16との間に配向膜8が設けられる。1/4波長板3、1/2波長板2及び偏光板1の順で、第2基板4の表示面1a側の面に積層して設けられている。なお、本実施例では、1/4波長板3、1/2波長板2の組み合わせからなる広帯域の円偏光板条件が例示されているが、1/4波長板3のみの構成であっても構わない。また、本実施例では例示されていないが、等方性、または異方性拡散層が、1/4波長板3、1/2波長板2及び偏光板1の何れかに隣接する位置に設けられたものであっても構わない。 The second panel 14 includes a second substrate 4, a color filter 5, an overcoat 6, a common electrode 7, an alignment film 8, a quarter-wave plate 3, a half-wave plate 2, and a polarizing plate 1. Including and A color filter 5, an overcoat 6, and a common electrode 7 are provided on the surface of the second substrate 4 facing the first panel 15. An alignment film 8 is provided between the common electrode 7 and the liquid crystal layer 16. The quarter-wave plate 3, the half-wave plate 2, and the polarizing plate 1 are provided in this order on the surface of the second substrate 4 on the display surface 1a side. In this embodiment, the condition of the broadband circular polarizing plate made up of the combination of the quarter-wave plate 3 and the half-wave plate 2 is illustrated. I do not care. Although not illustrated in this embodiment, an isotropic or anisotropic diffusion layer is provided at a position adjacent to any one of the quarter wave plate 3, the half wave plate 2 and the polarizing plate 1. It may be one that has been submitted.

第2基板4は、ガラス基板や樹脂基板であり、共通電極7は、透光性の導電材料、例えばITO等で形成されている。共通電極7は、複数の画素電極9と対向して配置され、各副画素に対する共通の電位を供給する。カラーフィルタ5は、例えば、R(赤色)、G(緑色)、B(青色)の3つのフィルタを有するが、4つ、或いはそれ以上の異なる色のフィルタを含んでいても構わない。オーバーコート6は、平坦な絶縁層であって、カラーフィルタ5の液晶層16側に設けられる。 The second substrate 4 is a glass substrate or a resin substrate, and the common electrode 7 is formed of a translucent conductive material such as ITO. The common electrode 7 is arranged to face the plurality of pixel electrodes 9 and supplies a common potential to each sub-pixel. The color filter 5 has, for example, three filters of R (red), G (green), and B (blue), but may include four or more different color filters. The overcoat 6 is a flat insulating layer and is provided on the liquid crystal layer 16 side of the color filter 5.

液晶層16は、例えば、ネマティック(Nematic)液晶が液晶セル内に封入されている。液晶層16は、共通電極7と画素電極10との間の電圧レベルが変更されることにより副画素ごとのリタデーションが変調され、結果として副画素ごとの光が変調される。 The liquid crystal layer 16 is, for example, a nematic liquid crystal enclosed in a liquid crystal cell. In the liquid crystal layer 16, the voltage level between the common electrode 7 and the pixel electrode 10 is changed, so that the retardation of each sub-pixel is modulated, and as a result, the light of each sub-pixel is modulated.

表示装置13の表示面1a側から入射する入射光は、第2パネル14及び液晶層16を透過して画素電極10に到達する。そして、入射光は画素電極10で反射される。画素電極10で反射された光は、液晶層16を透過して副画素ごとに変調されて表示面1aから出射される。これにより、画像の表示が行われる。 Incident light entering from the display surface 1a side of the display device 13 passes through the second panel 14 and the liquid crystal layer 16 and reaches the pixel electrode 10. Then, the incident light is reflected by the pixel electrode 10. The light reflected by the pixel electrode 10 passes through the liquid crystal layer 16, is modulated for each sub-pixel, and is emitted from the display surface 1a. As a result, the image is displayed.

半透過型、または透過型液晶表示装置の場合に用いられるバックライト部20は、液晶表示パネルをその背面側、すなわち、第1パネル部15の液晶層16とは反対側から照明する照明部である。このバックライト部20は、その構造及び構成要素を特に限定するものではないが、例えば、LED(Light Emitting Diode)又は蛍光管等の光源と、プリズムシート、拡散シート及び導光板等の周知の部材とを用いることができる。 The backlight unit 20 used in the case of a transflective or transmissive liquid crystal display device is an illumination unit that illuminates the liquid crystal display panel from the back side thereof, that is, the side opposite to the liquid crystal layer 16 of the first panel unit 15. is there. The structure and constituent elements of the backlight unit 20 are not particularly limited, but for example, a light source such as an LED (Light Emitting Diode) or a fluorescent tube, and well-known members such as a prism sheet, a diffusion sheet, and a light guide plate. And can be used.

[1−2.駆動回路構成]
本開示の実施形態について説明する前に、本開示の技術が適用される表示装置について説明する。ここでは、本開示の技術が適用される表示装置として、アクティブマトリクス型液晶表示装置を例に挙げて説明するが、これに限られるものではない。
[1-2. Drive circuit configuration]
Before describing the embodiments of the present disclosure, a display device to which the technology of the present disclosure is applied will be described. Here, an active matrix liquid crystal display device will be described as an example of a display device to which the technique of the present disclosure is applied, but the display device is not limited thereto.

図2において、MIP駆動回路もその一部として包含するLTPS(Low Temperature Poly Si)アクティブマトリクス型TFT(Thin Film Transistor)駆動回路全般の概略を、図3においてMIP方式の画素部の回路概略を説明する。 In FIG. 2, an outline of an LTPS (Low Temperature Poly Si) active matrix type TFT (Thin Film Transistor) drive circuit including a MIP drive circuit as a part thereof is described, and in FIG. To do.

本適用例に係る液晶表示装置13は、画素21が行列状に2次元配列されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置された駆動部とを有する構成となっている。当該駆動部は、信号出力回路35、走査回路40、及び、駆動タイミング発生部45などから成り、例えば、画素アレイ部30と同じ液晶表示パネル(基板)11上に集積され、画素アレイ部30の各画素20を駆動する。ここで、本適用例に係る液晶表示装置13にあっては、1つの単位画素が3つの副画素から構成され、これら副画素の各々が画素21に相当することになる。従って、以下に説明する構成においては、単位画素内にある「副画素」を単に「画素」として説明するものとする。 The liquid crystal display device 13 according to this application example has a configuration including a pixel array section 30 in which pixels 21 are two-dimensionally arranged in a matrix, and a drive section arranged around the pixel array section 30. .. The drive unit includes a signal output circuit 35, a scanning circuit 40, a drive timing generation unit 45, and the like. For example, the drive unit is integrated on the same liquid crystal display panel (substrate) 11 as the pixel array unit 30. Each pixel 20 is driven. Here, in the liquid crystal display device 13 according to this application example, one unit pixel is composed of three sub-pixels, and each of these sub-pixels corresponds to the pixel 21. Therefore, in the configuration described below, the “sub-pixel” in the unit pixel is simply described as a “pixel”.

図2において、画素アレイ部30のm行n列の画素配列に対して、列方向に沿って信号線31−1〜31−n(以下、単に「信号線31」と記述する場合もある)が画素列毎に配線されている。また、行方向に沿って走査線32−1〜32‐m(以下、単に「走査線32」と記述する場合もある)が画素行毎に配線されている。ここで、「列方向」とは画素列の画素の配列方向を指し、「行方向」とは画素行の画素の配列方向を指す。 In FIG. 2, the signal lines 31-1 to 31-n (hereinafter, may be simply referred to as “signal line 31”) along the column direction with respect to the m-row by n-column pixel array of the pixel array unit 30. Are wired for each pixel column. In addition, scanning lines 32-1 to 32-m (hereinafter, sometimes simply referred to as “scanning line 32”) are laid out for each pixel row along the row direction. Here, the “column direction” refers to the arrangement direction of pixels in a pixel column, and the “row direction” refers to the arrangement direction of pixels in a pixel row.

信号線31(31−1〜31−n)の各一端は、信号線駆動部35の画素列に対応した各出力端に接続されている。信号線駆動部35は、所定の階調を反映した信号電位を、対応する信号線31に対して出力するように動作する。また、信号線駆動部35は、画素21内に保持する信号電位の論理レベルを入れ替える場合、必要な階調を反映した信号電位を対応する信号線31に対して出力するように動作する。図2では、走査線32−1〜32−mについて、1行分の画素について1本の配線として示しているが、実際には、ビット数に比例した数の走査線が配置されている。この走査線32−1〜32−mの各一端は、走査線駆動部40の画素行に対応した各出力端に接続されている。 Each one end of the signal line 31 (31-1 to 31-n) is connected to each output end corresponding to the pixel column of the signal line driving unit 35. The signal line drive unit 35 operates so as to output a signal potential reflecting a predetermined gradation to the corresponding signal line 31. Further, the signal line driving section 35 operates so as to output a signal potential reflecting a required gray level to the corresponding signal line 31 when the logic levels of the signal potentials held in the pixels 21 are exchanged. In FIG. 2, the scanning lines 32-1 to 32-m are shown as one wiring for one row of pixels, but actually, the number of scanning lines proportional to the number of bits is arranged. One end of each of the scanning lines 32-1 to 32-m is connected to each output end corresponding to the pixel row of the scanning line driving unit 40.

駆動タイミング発生部(TG;タイミングジェネレータ)45は、信号線駆動部35及び走査線駆動部40を動作させるための各種駆動パルス(タイミング信号)を生成し、これら駆動部35,40に供給する。 The drive timing generation unit (TG; timing generator) 45 generates various drive pulses (timing signals) for operating the signal line drive unit 35 and the scanning line drive unit 40, and supplies these to the drive units 35 and 40.

[1−3.MIP方式の液晶表示装置]
本開示の表示装置は、記憶機能を持つ画素が配置されている表示装置である。この種の表示装置としては、例えば、画素内にデータを記憶可能なメモリ部を有する、いわゆるMIP(Memory−in−Pixel)方式の液晶表示装置を例示することができる。その他、強誘電液晶のように、そのものにメモリ性を有する材料を利用した表示装置も本開示の考えを適用可能であるが、以下では、MIP方式の液晶表示装置への適用を第1に考えて説明を行う。
[1-3. MIP liquid crystal display device]
The display device of the present disclosure is a display device in which pixels having a memory function are arranged. As this type of display device, for example, a so-called MIP (Memory-in-Pixel) liquid crystal display device having a memory unit capable of storing data in a pixel can be exemplified. In addition, the idea of the present disclosure can be applied to a display device that uses a material having a memory property such as a ferroelectric liquid crystal, but in the following, the application to a MIP liquid crystal display device is considered first. And explain.

本発明の実施形態の表示装置において、カラー画像を形成する単位となる1つの画素(単位画素)が、3つの副画素からなる構成となっており、例えば、R(赤)G(緑)B(青)3原色、等から構成される。MIP液晶表示装置の画素は、表示ビット数に応じて、副画素が更に複数のセグメント(表示領域)に分割されており、1ビット分に相当するセグメントでは、白と黒の2階調しか階調表現を行うことができない。そのため、階調表現方式として、1つの副画素を複数のセグメントに分割し、当該複数のセグメントの面積の組み合わせによって階調を表示する面積階調法を用いる。ここで、「面積階調法」とは、一例として、面積比を20,21,22,・・・,2N-1、という具合に重み付けしたN個のセグメント、すなわち分割電極で2N個の階調を表現する階調表現方式である。 In the display device according to the embodiment of the present invention, one pixel (unit pixel), which is a unit for forming a color image, is configured by three sub-pixels. For example, R (red) G (green) B (Blue) 3 primary colors, etc. In the pixel of the MIP liquid crystal display device, the sub-pixel is further divided into a plurality of segments (display areas) according to the number of display bits, and in a segment corresponding to 1 bit, only two gradations of black and white are displayed. It is not possible to perform key expression. Therefore, as a gradation expression method, an area gradation method is used in which one subpixel is divided into a plurality of segments and gradation is displayed by a combination of areas of the plurality of segments. Here, the “area gradation method” is, as an example, N number of segments, that is, divided electrodes, in which the area ratio is weighted in the order of 2 0 , 2 1 , 2 2 ,..., 2 N−1 . This is a gradation expression method for expressing 2N gradations.

面積階調法を採用するに当たって、1つの副画素の電極を複数の電極に分割するとき、1つの副画素の電極を例えば面積の異なる2つのセグメントに分割し、面積の小さいセグメントを最小ビットとし、最小ビットの表示をするセグメントの面積の2倍の大きさのセグメントを次のビット、二つのセグメントを組合せることで最大ビットとする階調表示を行う構成とすることができる。それぞれのセグメントは電極となっており、メモリに保持された情報を元に制御された電位に応じて、液晶層も制御される。その結果、各セグメントは白、黒2値の何れかの状態をとることになる。 In adopting the area gradation method, when the electrode of one sub-pixel is divided into a plurality of electrodes, the electrode of one sub-pixel is divided into, for example, two segments having different areas, and a segment having a small area is set as the minimum bit. It is possible to adopt a configuration in which a segment having a size twice as large as the area of the segment for displaying the smallest bit is the next bit, and by combining two segments, gradation display is performed with the largest bit. Each segment serves as an electrode, and the liquid crystal layer is also controlled according to the controlled potential based on the information stored in the memory. As a result, each segment has either a white or a black binary state.

[1−4.MIP方式の画素内回路]
図3に、MIP方式の表示装置内の画素を構成する副画素の中の各セグメントが有する回路構成の一例をブロック図で示す。画素電極は、図面の簡略化のために図示を省略するが、画素電極とこれに対向して形成される対向電極との間で発生する液晶材料の容量成分が液晶容量22となっている。液晶容量22の対向電極にはコモン電圧Vcomが全画素共通に印加される。
[1-4. In-pixel circuit of MIP system]
FIG. 3 is a block diagram showing an example of a circuit configuration of each segment in subpixels forming a pixel in a MIP display device. Although illustration of the pixel electrode is omitted for simplification of the drawing, the liquid crystal capacitance 22 is the capacitance component of the liquid crystal material generated between the pixel electrode and the counter electrode formed facing the pixel electrode. The common voltage Vcom is applied to the counter electrode of the liquid crystal capacitor 22 commonly to all pixels.

図3に示すように、3つのスイッチ素子23〜25及びラッチ部26を有するSRAM(Static Random Access Memory)付きの画素構成となっており、スイッチ素子25は、信号線31に一端が接続されている。そして、図2の走査線駆動部40から走査線32を介して走査信号が与えられることによってオン(閉)状態となり、図2の信号線駆動部35から信号線31を介して供給されるデータSIGを取り込む。ラッチ部26は、互いに逆向きに並列接続されたインバータ27,28によって構成されており、スイッチ素子25によって取り込まれたデータSIGに応じた電位を保持(ラッチ)する。 As shown in FIG. 3, a pixel configuration with an SRAM (Static Random Access Memory) having three switch elements 23 to 25 and a latch section 26 is provided, and one end of the switch element 25 is connected to a signal line 31. There is. Data supplied from the signal line driving unit 35 via the signal line 31 is turned on (closed) by applying a scanning signal from the scanning line driving unit 40 via the scanning line 32 in FIG. Take in SIG. The latch unit 26 is composed of inverters 27 and 28 connected in parallel in opposite directions, and holds (latches) the potential according to the data SIG taken in by the switch element 25.

スイッチ素子23,24の各一方の端子には、コモン電位Vcomと同相の電位V1及び逆相の電位XV1が与えられる。スイッチ素子23,24の各他方の端子は共通に接続され、本画素回路の出力ノードNoutとなる。スイッチ素子23,24は、ラッチ部26の保持電位の極性に応じていずれか一方がオン状態となる。これにより、対向電極にコモン電位Vcomが印加されている液晶容量21の画素電極に対して、同相の電位V1または逆相の電位XV1が印加され、液晶モードに応じて白、又は黒が表示される。静止画表示時には、ラッチ部26に保持されている情報を用いるため、液晶層の極性反転周期で信号電位の書込み動作を実行する必要がないため、消費電力を少なくすることができる利点がある。 The potential V1 having the same phase as the common potential Vcom and the potential XV1 having the opposite phase to the common potential Vcom are applied to one terminal of each of the switch elements 23 and 24. The other terminals of the switch elements 23 and 24 are commonly connected and serve as an output node Nout of the pixel circuit. One of the switch elements 23 and 24 is turned on according to the polarity of the holding potential of the latch section 26. As a result, the in-phase potential V1 or the anti-phase potential XV1 is applied to the pixel electrode of the liquid crystal capacitor 21 to which the common potential Vcom is applied to the counter electrode, and white or black is displayed depending on the liquid crystal mode. It At the time of displaying a still image, since the information held in the latch unit 26 is used, it is not necessary to perform the write operation of the signal potential in the polarity inversion cycle of the liquid crystal layer, which has an advantage that power consumption can be reduced.

上述したように、本適用例に係る表示装置(即ち、アクティブマトリクス型液晶表示装置)13は、表示データに応じた電位を保持するラッチ部26を有するSRAM(Static Random Access Memory)が行列状に配置された構成となっている。尚、本適用例では、内蔵するメモリ部としてSRAMを用いる場合を例に挙げたが、SRAMは一例に過ぎず、他の構成のメモリ部、例えば、DRAM(Dynamic Random Access Memory)を用いる構成であっても構わない。 As described above, in the display device (that is, the active matrix type liquid crystal display device) 13 according to this application example, SRAMs (Static Random Access Memory) having the latch unit 26 that holds the potential according to the display data are arranged in a matrix. It is arranged. In this application example, the case where the SRAM is used as the built-in memory unit is described as an example. However, the SRAM is only an example, and a memory unit having another configuration, for example, a DRAM (Dynamic Random Access Memory) is used. It doesn't matter.

<2.実施形態の説明>
[2−1.面積階調法]
画素内部に記憶機能を有する表示装置、例えば、MIP方式の液晶表示装置の場合、1ビットのセグメントにつき2階調分の表示しかできない。そのため、より豊かな階調表現を付与するため、面積階調法が有効な手段として挙げられる。具体的には、カラー液晶表示装置である本発明の適用例の場合、画素21の構成要素である副画素を、更に表示ビット数に応じて、面積的に重み付けした複数のセグメントに分割する。分割されたセグメントは、液晶層を電気的に制御するための電極と、それと対をなすメモリ部から構成される。
<2. Description of Embodiments>
[2-1. Area gradation method]
In the case of a display device having a memory function inside a pixel, for example, a MIP type liquid crystal display device, it is possible to display only two gradations per 1-bit segment. Therefore, the area gradation method is an effective means for providing richer gradation expression. Specifically, in the case of an application example of the present invention which is a color liquid crystal display device, the sub-pixel which is a constituent element of the pixel 21 is further divided into a plurality of area-weighted segments according to the number of display bits. The divided segment is composed of an electrode for electrically controlling the liquid crystal layer and a memory portion paired with the electrode.

理解を容易にするために、図4において従来公知例を示し、その問題点を説明する。具体的には、1つの副画素の面積を2:1の重みを付けて分割したセグメントにより、2ビットで4階調を表現する面積階調法を例に挙げて説明する。その後、図5から図10において、本発明の実施の形態に係る画素の構成について説明を行う。 In order to facilitate understanding, a conventionally known example is shown in FIG. 4 and its problems will be described. Specifically, an area gray scale method in which 4 gray scales are expressed by 2 bits by a segment obtained by dividing the area of one sub-pixel with a weight of 2:1 will be described as an example. Then, the configuration of the pixel according to the embodiment of the present invention will be described with reference to FIGS.

図4の(A)において、従来公知例の中で、副画素を2分割したものの代表例を示す。赤(R)を表示する副画素を例に挙げると、下位ビットのセグメントであるPR1と上位ビットのセグメントであるPR2に、それぞれ1:2の面積比で2分割されている。図4の(B)は、配列された図4(A)の画素がそれぞれ異なる階調L0、L1、L2、L3を示している状態を示す。ここで、全セグメントが、L0は黒の状態、L3は白の状態を示す。ここで、階調L1と階調L2の画素が隣接した場合、階調L1と階調L2の和が、階調L0の画素の面積的と全く同じであるので、両者を識別するのが難しくなる。そのため、階調表示の問題を引き起こす要因となってしまう。 In FIG. 4A, a representative example of a conventionally known example in which a subpixel is divided into two is shown. Taking a sub-pixel displaying red (R) as an example, it is divided into two into a lower bit segment PR1 and an upper bit segment PR2 at an area ratio of 1:2. FIG. 4B shows a state in which the arranged pixels of FIG. 4A show different gray levels L0, L1, L2, and L3. Here, in all the segments, L0 indicates a black state and L3 indicates a white state. Here, when the pixels of the gradation L1 and the gradation L2 are adjacent to each other, the sum of the gradation L1 and the gradation L2 is exactly the same as the area of the pixel of the gradation L0, and thus it is difficult to distinguish them. Become. Therefore, it causes a problem of gradation display.

図4の(C)は、従来公知例の中で、副画素を3分割した例を示す。赤(R)を表示する副画素を例に挙げると、下位ビットのセグメントであるPR1と上位ビットのセグメントであるPR2が、それぞれ1:2の面積比である点は図4(A)の画素と共通であるが、PR2がさらに2つに分割されている点が異なる。その結果として、図4(D)に示すように、隣接するL1とL2階調の画素は、L0階調の画素と識別可能となるので、階調表示の問題を解決することが出来る。ただし、上位ビットを距離の離れた2分割のセグメントとするためには、信号配線を分岐して各セグメントと電気的に接続するコンタクト部を形成する必要があるので、配線面積が増加して画素の精細度が低下してしまう。この問題点を解決するために、絶縁層を通常より1層追加して新規の配線で繋ぐ、所謂、多層配線の構成も提案されているが、製造プロセスへの負荷を高めてしまうという問題点が挙げられる。 FIG. 4C shows an example in which the sub-pixel is divided into three among the conventionally known examples. Taking a sub-pixel displaying red (R) as an example, the point of PR1 which is a segment of lower bits and the segment PR2 which is an upper bit have an area ratio of 1:2, respectively. However, the difference is that PR2 is further divided into two. As a result, as shown in FIG. 4D, the adjacent pixels of the L1 and L2 gradations can be distinguished from the pixels of the L0 gradation, so that the problem of gradation display can be solved. However, in order to make the high-order bit into two segments with a large distance, it is necessary to branch the signal wiring to form a contact portion that electrically connects with each segment. The definition of is reduced. In order to solve this problem, a so-called multilayer wiring structure has been proposed, in which one insulating layer is added more than usual and connected with new wiring, but the problem of increasing the load on the manufacturing process Are listed.

図5(A)に、上記従来公知例の問題を解決する、本発明の第1の実施形態に係る単位画素PXの構成を示す。単位画素PXは、緑(G)を表示する副画素PG、赤(R)を表示する副画素PR、青(B)を表示する副画素PBの三つの隣接する副画素を有し、副画素PG、PR及びPBの各々に対応する色のカラーフィルタを、各々の画素電極と対向して配置されている。正方形の形状を有する単位画素PXは、異なる形状の副画素から構成されており、一例として図5(A)に示すように、副画素PGはY軸方向に延びた縦長の長方形、副画素PRと副画素PBはX軸方向に延びた横長の長方形となっている。図5(A)では、緑(G)を表示する副画素を縦長の長方形として選んでいるが、赤(R)、青(B)を代わりに配置した構成であっても構わない。 FIG. 5A shows a configuration of a unit pixel PX according to the first embodiment of the present invention, which solves the above-described problem of the known example. The unit pixel PX has three adjacent subpixels, a subpixel PG that displays green (G), a subpixel PR that displays red (R), and a subpixel PB that displays blue (B). Color filters of colors corresponding to PG, PR, and PB are arranged to face the respective pixel electrodes. The unit pixel PX having a square shape is composed of sub-pixels having different shapes. As an example, as shown in FIG. 5A, the sub-pixel PG is a vertically long rectangle extending in the Y-axis direction, and the sub-pixel PR. The sub-pixel PB is a horizontally long rectangle extending in the X-axis direction. In FIG. 5A, the sub-pixel displaying green (G) is selected as a vertically long rectangle, but red (R) and blue (B) may be arranged instead.

各副画素は面積階調を行うため、面積の異なる2つのセグメントを有している。副画素PGは、面積の小さい第1のセグメントPG1と面積の大きい第2のセグメントPG2、副画素PRは、第1のセグメントPR1と第2のセグメントPR2を、副画素PBは、第1のセグメントセグメントPB1と、第2のセグメントPB2をそれぞれ有している。第1のセグメントと第2のセグメントの面積比は1対2であり、この2つのセグメントを組み合わせ、第1のセグメントを低位ビット、第2のセグメントを高位ビットとしている。 Each sub-pixel has two segments having different areas in order to perform area gradation. The sub-pixel PG is the first segment PG1 having a small area and the second segment PG2 having a large area, the sub-pixel PR is the first segment PR1 and the second segment PR2, and the sub-pixel PB is the first segment. It has a segment PB1 and a second segment PB2, respectively. The area ratio of the first segment to the second segment is 1:2, and these two segments are combined so that the first segment is the low-order bit and the second segment is the high-order bit.

図5(B)は、本発明の第1の実施形態に係る階調表示の状態を示す図で、図中L0からL3はそれぞれ階調値を示し、この順に明るさが増加することを意味する。階調値L0は単位画素PXのすべてのセグメントが黒表示、階調値L1はセグメントPG1、PR1、PB1が白を表示して残りは黒を表示、階調値L2はセグメントPG2、PR2、PB2が白を表示して残りは黒を表示、階調値L3は単位画素PXのすべてのセグメントが白を表示、した状態となっている。なお、ここで「セグメントが黒を表示」した状態とは、セグメントがオフの状態で、反射型液晶表示装置の場合、反射電極で反射された光が表示装置外に出ることが出来ない状態に相当する。また、「セグメントが白を表示」した状態とは、セグメントがオンの状態に相当し、電極上で反射された光が、対応するカラーフィルタ層を通過して出ていく状態に相当する。また、ここでは簡単のために、副画素PR、PG、PB中のセグメントが連動して全て同じ状態のものを説明したが、各副画素で独立して状態を変化させることも可能である。 FIG. 5B is a diagram showing a state of gradation display according to the first embodiment of the present invention, in which L0 to L3 respectively represent gradation values, which means that the brightness increases in this order. To do. The gradation value L0 is black in all the segments of the unit pixel PX, the gradation value L1 is white in the segments PG1, PR1 and PB1 and the rest is black, and the gradation value L2 is in the segments PG2, PR2 and PB2. Is white and the rest is black, and the gradation value L3 is such that all the segments of the unit pixel PX display white. It should be noted that the state in which the "segment displays black" here means that the segment is off, and in the case of a reflective liquid crystal display device, the light reflected by the reflective electrode cannot go out of the display device. Equivalent to. Further, the state in which the “segment displays white” corresponds to the state in which the segment is on, and the state where the light reflected on the electrode passes through the corresponding color filter layer and exits. In addition, here, for simplification, the segments in the sub-pixels PR, PG, and PB are interlocked with each other and described in the same state, but it is also possible to change the state independently in each sub-pixel.

下位ビットのセグメント、PR1、PG1、PB1は全て、より上位ビットのセグメントPR2、PG2、PB2に囲まれているため、隣接画素と下位ビットのセグメント同士が接することはない。そのため、図5(B)に示すように、隣接するL1とL2階調の画素は、L0階調の画素と識別可能となるので、上述の階調表示の問題を解決することが出来る。また、各色当たり2ビット表示の場合、図4(C)の従来公知例のように1つの副画素を3分割のセグメントとする必要はなく、2分割にするだけで済むので、新規の配線で繋ぐための絶縁層を追加する必要がなく、従来通りの製造プロセスにより作成することが可能となる。 Since the lower-bit segments PR1, PG1, and PB1 are all surrounded by the higher-bit segments PR2, PG2, and PB2, adjacent pixels and lower-bit segments do not contact each other. Therefore, as shown in FIG. 5B, the adjacent pixels of the L1 and L2 gradations can be distinguished from the pixels of the L0 gradation, so that the above-described gradation display problem can be solved. Further, in the case of 2-bit display for each color, it is not necessary to divide one subpixel into three segments as in the conventionally known example of FIG. 4C, and it is sufficient to divide it into two. It is not necessary to add an insulating layer for connection, and the manufacturing process can be performed in the conventional manner.

図6、図7に、本発明の第1の実施形態の派生形1、派生形2を示す。図5(A)に示した本発明の第1の実施形態と比較して、副画素PGはY軸方向に延びた縦長の長方形、副画素PRと副画素PBはX軸方向に延びた横長の長方形となっているのは共通であるが、下位ビットのセグメントPR1、PG1、PB1の形状がより細長の長方形となっている点が異なる。図6(B)、図7(B)に示すように、隣接するL1とL2階調の画素は、L0階調の画素と識別可能となるので、上述の階調表示の問題を解決することが出来る。なお、ここでは一例として、緑(G)を表示する副画素を縦長の長方形として選んでいるが、赤(R)、青(B)を代わりに配置した構成であっても構わない。 6 and 7 show derivative forms 1 and 2 of the first embodiment of the present invention. Compared with the first embodiment of the present invention shown in FIG. 5A, the sub-pixel PG has a vertically long rectangle extending in the Y-axis direction, and the sub-pixels PR and PB have a horizontally-long rectangle extending in the X-axis direction. Is common, but differs in that the lower-order bit segments PR1, PG1, and PB1 are elongated rectangles. As shown in FIGS. 6B and 7B, the adjacent pixels of the L1 and L2 gradations can be discriminated from the pixels of the L0 gradation, so that the problem of the gradation display described above should be solved. Can be done. Note that, as an example, the sub-pixel displaying green (G) is selected as a vertically long rectangle, but red (R) and blue (B) may be arranged instead.

図8に、本発明の第1の実施形態の派生形3を示す。図8(A)に示すように、単位画素PXは正方形で、2つの副画素、ここではPR、PGがL字型であり、残りの副画素PBが縦長の長方形となっている。この構成も、図8(B)から確認出来るように、下位ビットのセグメントPR1、PG1、PB1は、上位ビットのセグメントPR2、PG2、PB2に挟まれるように配置されているので、隣接画素の影響による階調表示の不具合を回避することが可能となる。 FIG. 8 shows a derivative form 3 of the first embodiment of the present invention. As shown in FIG. 8A, the unit pixel PX is a square, two sub-pixels, here, PR and PG are L-shaped, and the remaining sub-pixel PB is a vertically long rectangle. Also in this configuration, as can be seen from FIG. 8B, the lower-bit segments PR1, PG1, and PB1 are arranged so as to be sandwiched by the upper-bit segments PR2, PG2, and PB2. It is possible to avoid the problem of gradation display due to.

図9に、本発明の第1の実施形態の派生形4を示す。図9(A)に示すように、単位画素PXは正方形で、2つのL字型をした副画素(ここではPR、PB)と、残りの方形の副画素(ここではPG)からなる。図8の画素との違いは、方形の副画素が2つのL字型の副画素で囲われて、隣接画素と接することがない、ことにある。図9(B)から確認出来るように、下位ビットのセグメントPR1、PG1、PB1は隣接画素と接することは無いので、階調表示の不具合を回避することが可能となる。 FIG. 9 shows a derivative form 4 of the first embodiment of the present invention. As shown in FIG. 9A, the unit pixel PX is a square, and includes two L-shaped sub-pixels (here, PR and PB) and the remaining rectangular sub-pixels (here, PG). The difference from the pixel of FIG. 8 is that a rectangular sub-pixel is surrounded by two L-shaped sub-pixels and is not in contact with an adjacent pixel. As can be seen from FIG. 9B, since the lower-bit segments PR1, PG1, and PB1 do not contact adjacent pixels, it is possible to avoid the problem of gradation display.

図10に、本発明の第2の実施形態を示す。図10(A)に示すように、単位画素PXは、方形の副画素PR、PG、PBから構成され、それぞれの中心点を結んだ線が三角形となる配列であるデルタ配列されている。図10(B)から確認出来るように、下位ビットのセグメントPR1、PG1、PB1は、上位ビットのセグメントPR2、PG2、PB2に挟まれるように配置されているので、隣接画素の影響による階調表示の不具合を回避することが可能となる。 FIG. 10 shows a second embodiment of the present invention. As shown in FIG. 10A, the unit pixel PX is composed of rectangular sub-pixels PR, PG, and PB, and the lines connecting the respective center points are arranged in a delta array that is a triangular array. As can be seen from FIG. 10B, since the lower-bit segments PR1, PG1, and PB1 are arranged so as to be sandwiched by the upper-bit segments PR2, PG2, and PB2, gradation display due to the influence of adjacent pixels is displayed. It is possible to avoid the problem of.

[2−2.半透過表示のための画素電極]
図11に、本発明の実施形態の1つとして、半透過型液晶表示装置の場合の画素電極の構成について説明する。図11の(A)は、図5に示した第1の実施形態の場合の構成を図示したもので、PG1_T、PG2_T、PR1_T、PR2_T、PB1_T、PB2_Tが透過透明電極、PG1_R、PG2_R、PR1_R、PR2_R、PB1_R、PB2_Rが反射金属電極を示す。1つのセグメントの中の透明電極と反射金属電極は端部で一部重なりを有して電気的につながっており、1つのコンタクトホールCHから供給された電気信号に連動して電位を変化させ、液晶層の制御を行う。ここで、各色2ビットの面積階調画素の場合、1つの副画素中のセグメントの面積が1:2の比で分割されていることに加えて、透明電極部、反射金属電極部もともに1:2の比で分割されることで、透過表示、反射表示共に働く所望の階調表示を行うことが可能になる。
[2-2. Pixel electrode for semi-transmissive display]
FIG. 11 illustrates the configuration of the pixel electrode in the case of a semi-transmissive liquid crystal display device as one embodiment of the present invention. FIG. 11A shows the configuration of the first embodiment shown in FIG. 5, in which PG1_T, PG2_T, PR1_T, PR2_T, PB1_T, PB2_T are transparent transparent electrodes, PG1_R, PG2_R, PR1_R, PR2_R, PB1_R, and PB2_R represent reflective metal electrodes. The transparent electrode and the reflective metal electrode in one segment are electrically connected to each other with some overlap at the end, and the potential is changed in conjunction with the electric signal supplied from one contact hole CH, Controls the liquid crystal layer. Here, in the case of a 2-bit area gradation pixel for each color, in addition to the areas of the segments in one sub-pixel being divided at a ratio of 1:2, the transparent electrode portion and the reflective metal electrode portion are both 1 By dividing at a ratio of :2, it is possible to perform desired gradation display that works in both transmissive display and reflective display.

図5から図10に示した本発明の第1の実施形態と第2の実施形態のすべての構成についての図示説明は略するが、何れの構成であっても、半透過型液晶表示装置を適用する場合、上記の実施形態を採用することができる。すなわち、1つのセグメントの中の透明電極と反射金属電極は端部で一部重なりを有して電気的につながっており、1つのコンタクトホールCHから供給された電気信号に連動して電位を変化させ、液晶層の制御を行う。また、本発明の第1の実施形態と第2の実施形態の画素構成は、半透過型液晶表示装置のみに限定されるものではなく、反射型液晶表示装置であっても適用される。 Although the illustration and explanation of all the configurations of the first and second embodiments of the present invention shown in FIGS. 5 to 10 will be omitted, in any configuration, a semi-transmissive liquid crystal display device is used. When applied, the above embodiment can be adopted. That is, the transparent electrode and the reflective metal electrode in one segment are electrically connected to each other with some overlap at the end, and the potential changes in conjunction with the electric signal supplied from one contact hole CH. Then, the liquid crystal layer is controlled. Further, the pixel configurations of the first and second embodiments of the present invention are not limited to the transflective liquid crystal display device, and may be applied to a reflective liquid crystal display device.

[2−3.データ信号送付順及び信号制御回路]
図12、13において、本発明の実施形態のためのデータ信号送付順、及びその信号の制御回路についての説明を行う。図12は、比較のために例示した従来公知例、図13は本発明の実施形態の場合を示す例で、代表して第1の実施形態の場合を例示する。各セグメントは対応するメモリ回路部50を有し、データを入れ替える場合は、走査線32を制御して開いた状態になっている時に信号線31を通じて行う。
[2-3. Data signal transmission order and signal control circuit]
12 and 13, the data signal transmission order and the control circuit for the signal will be described for the embodiment of the present invention. FIG. 12 is a conventional known example illustrated for comparison, and FIG. 13 is an example showing the case of the embodiment of the present invention, and representatively illustrates the case of the first embodiment. Each segment has a corresponding memory circuit section 50, and data is exchanged through the signal line 31 when the scanning line 32 is controlled to be open.

従来公知例の場合、図12(A)に示すように、同色の上位ビット、下位ビットセグメントがY軸方向、すなわち信号線31に平行な方向に並んでおり、各セグメントに対応するメモリ回路部50も同様の順で並んでいる。そのため、図12(B)に示すように、データ信号51は1つの信号線において、同色の下位ビット用のデータRL、上位ビット用のデータRHのように、順番に送ることになる。 In the case of a conventionally known example, as shown in FIG. 12A, upper bit and lower bit segments of the same color are arranged in the Y-axis direction, that is, in the direction parallel to the signal line 31, and the memory circuit unit corresponding to each segment. 50 is also arranged in the same order. Therefore, as shown in FIG. 12B, the data signal 51 is sequentially transmitted through one signal line, such as data RL for lower bits and data RH for higher bits of the same color.

本発明の実施形態の場合、従来公知例と違って、同色の上位ビット、下位ビットセグメントが、必ずしもY軸方向、すなわち信号線31に平行に並んでいる訳ではない。図13(A)に示すように、赤(R)、青(B)の副画素、それぞれPR1、PR2とPB1、PB2はX軸方向に並んでいるので、それに対応するメモリ回路部50も同様となっている。そのため、データ信号52は、図13(B)に示すように、1つの信号線で異なる色の副画素のデータを送る必要が生じる。 In the embodiment of the present invention, unlike the conventionally known example, the upper bit and the lower bit segment of the same color are not necessarily arranged in the Y-axis direction, that is, parallel to the signal line 31. As shown in FIG. 13A, since the red (R) and blue (B) sub-pixels PR1, PR2 and PB1, PB2 are arranged in the X-axis direction, the corresponding memory circuit section 50 is also the same. Has become. Therefore, as for the data signal 52, as shown in FIG. 13B, it is necessary to send data of subpixels of different colors through one signal line.

このような順番を並び替えたデータは、電子機器のMPU側で変換したものを表示装置に入力するのも良いが、電子機器側からは従来通りの信号を送り、表示装置側で並び変える仕様の方が、電子機器側から見た場合の利便性は高い。そこで、表示装置内部でデータの並びを変換する方法を説明するため、図14に従来画素配列向けのデータ制御回路を、図15に、表示装置内でデータ並べ替えを実現する本発明で開示された画素配列向けのデータ制御回路構成を示す。 It is also possible to input the data rearranged in such an order into the display device after being converted on the MPU side of the electronic device, but the electronic device side sends a conventional signal and rearranges the data on the display device side. Is more convenient when viewed from the electronic device side. Therefore, in order to explain the method of converting the data arrangement in the display device, FIG. 14 discloses a conventional data control circuit for pixel arrangement, and FIG. 15 discloses the present invention which realizes data rearrangement in the display device. 2 shows a data control circuit configuration for a pixel array.

図14(A)に示す従来画素配列向けのデータ制御回路の場合、シリアルデータとして表示装置に送られてきた画像信号が、記憶保持部LAT1に順番に保存されるように、シフトレジスターSRを同期して作動させる。表示装置の1行分のデータ収納が完了すると、次の第2の記憶保持部LAT2に一括してデータ書き込みが行われる。そこで所定の値に電位を調整してから画素を構成する副画素内のセグメント中のメモリに対して情報を書き込む。以上の回路動作のタイミングチャートを図14(B)に示す。 In the case of the conventional pixel array data control circuit shown in FIG. 14A, the shift register SR is synchronized so that the image signals sent to the display device as serial data are sequentially stored in the memory holding unit LAT1. To operate. When the data storage for one row of the display device is completed, the data is collectively written in the next second memory holding unit LAT2. Therefore, the potential is adjusted to a predetermined value, and then information is written to the memory in the segment in the sub-pixel that constitutes the pixel. A timing chart of the above circuit operation is shown in FIG.

図15に示す、本発明で開示された画素配列向けのデータ並べ替えを表示装置内で制御する回路の場合、図14(A)の構成と比較して、データ入れ替え部DEが新規に追加され、ラインメモリの数を倍に増やしている。こうすることで、普通にR、G、Bの順番で送られてきた信号が、本発明の画素配列に応じて、適宜入れ替えることが可能となる。以上の回路動作のタイミングチャートを図15(B)に示す。 In the case of the circuit for controlling the data rearrangement for the pixel array disclosed in the present invention in the display device shown in FIG. 15, a data interchange section DE is newly added as compared with the configuration of FIG. , The number of line memories has been doubled. By doing so, the signals normally sent in the order of R, G, and B can be appropriately exchanged according to the pixel array of the present invention. A timing chart of the above circuit operation is shown in FIG.

<3.電子機器>
図16、図17に、本実施形態の表示装置を用いた電子機器の例を具体的に示す。図16で例を示すのはノートパソコンの場合で、本実施形態の表示装置を用いることで、一定以上の画質を確保した上で、従来の透過型液晶ディスプレイを用いた場合よりも、著しく低消費電力化を実現することが可能となる。図17に示すタブレットの場合も、携帯型のため、長時間使用のためには低消費電力化が望まれるが、この場合においても、スクリーンSCRに本実施形態の表示装置を採用することで、著しい効果を引き出すことが可能となる。
<3. Electronics>
16 and 17 specifically show examples of electronic devices using the display device of the present embodiment. FIG. 16 shows an example in the case of a laptop computer, which uses the display device of the present embodiment to ensure a certain level of image quality and is significantly lower than the case of using a conventional transmissive liquid crystal display. It becomes possible to realize power consumption reduction. In the case of the tablet shown in FIG. 17 as well, since it is a portable type, it is desired to reduce the power consumption for long-term use. Even in this case, by adopting the display device of the present embodiment for the screen SCR, It is possible to bring out a remarkable effect.

以上説明したように、本実施形態によれば、表示品位を改善するとともに省電力化が可能な表示装置を提供することができる。 As described above, according to this embodiment, it is possible to provide a display device capable of improving display quality and saving power.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are also included in the invention described in the claims and the scope equivalent thereto.

1 偏光板
2 1/2波長板
3 1/4波長板
4 第2基板
5 カラーフィルタ
6 オーバーコート
7 共通電極
8 配向膜
9 配向膜
10 画素電極
11 絶縁膜
12 第1基板
13 表示装置
14 第2パネル
15 第1パネル
16 液晶層
17 1/4波長板
18 1/2波長板
19 偏光板
20 バックライト部
21 画素
22 液晶容量
23 スイッチ素子
24、24、25 スイッチ素子
26 ラッチ部
27、28 インバータ
30 画素アレイ部
31 信号線
32 走査線
35 信号出力回路
40 走査回路
45 駆動タイミング発生部
50 メモリ回路部
51、52 データ信号
Vcom、V1、XV1 電位
Nout 画素回路の出力ノード
PR1、PG1、PB1 下位ビットのセグメント
PR2、PG2、PB2 下位ビットのセグメント
L0、L1、L2、L3 階調
PX 単位画素
PR、PG、PB 副画素青
PG1_T、PG2_T、PR1_T、PR2_T、PB1_T、PB2_T 透過透明電極
PG1_R、PG2_R、PR1_R、PR2_R、PB1_R、PB2_R 反射金属電極
CH コンタクトホール
SR シフトレジスター
LAT1、LAT2 記憶保持部
DE データ入れ替え部
SCR スクリーン

1 Polarizing Plate 2 1/2 Wave Plate 3 1/4 Wave Plate 4 Second Substrate 5 Color Filter 6 Overcoat 7 Common Electrode 8 Alignment Film 9 Alignment Film 10 Pixel Electrode 11 Insulating Film 12 First Substrate 13 Display Device 14 Second Panel 15 First panel 16 Liquid crystal layer 17 1/4 wave plate 18 1/2 wave plate 19 Polarizing plate 20 Back light section 21 Pixel 22 Liquid crystal capacity 23 Switch elements 24, 24, 25 Switch element 26 Latch section 27, 28 Inverter 30 Pixel array section 31 Signal line 32 Scan line 35 Signal output circuit 40 Scan circuit 45 Drive timing generation section 50 Memory circuit section 51, 52 Data signal Vcom, V1, XV1 Potential Nout Output node PR1, PG1, PB1 Lower bit Segments PR2, PG2, PB2 Lower-order bit segments L0, L1, L2, L3 Grayscale PX Unit pixels PR, PG, PB Sub-pixel blue PG1_T, PG2_T, PR1_T, PR2_T, PB1_T, PB2_T Transparent transparent electrode PG1_R, PG2_R, PR1_R, PR2_R, PB1_R, PB2_R Reflective metal electrode
CH Contact hole SR Shift register LAT1, LAT2 Memory holding section DE Data exchange section SCR screen

Claims (6)

隣接して配置された複数の単位画素を備え、
前記単位画素は、隣接して配置された異なる色を表示する3つの副画素を備え、
前記3つの副画素は、それぞれN個の表示領域を備えた表示装置であって、
前記表示領域の組合せによって各色Nビットの面積階調表示が可能であり、
前記表示領域のうち、最下位ビットに対応する表示領域は方形であり、
1つの単位画素内の1つの色を表示する副画素の前記最下位ビット表示領域が、同一の単位画素及び隣接する単位画素のいずれかに備えられた他の2つの色を表示する副画素の前記最下位ビット表示領域と接し、かつ、前記単位画素の前記副画素の前記最下位ビット表示領域が,隣接する前記単位画素の同色の前記副画素の上位ビットに対応する表示領域とは接しない、ように配置された表示装置。
A plurality of unit pixels arranged adjacent to each other,
The unit pixel includes three sub-pixels arranged adjacent to each other to display different colors,
The three sub-pixels are display devices each having N display regions,
It is possible to display an area gradation of N bits for each color by combining the display areas.
Of the display area, the display area corresponding to the least significant bit is a square,
The least significant bit display area of a sub-pixel that displays one color in one unit pixel is a sub-pixel that displays two other colors provided in either the same unit pixel or an adjacent unit pixel. The least significant bit display area is in contact with the least significant bit display area, and the least significant bit display area of the subpixel of the unit pixel is not in contact with the display area corresponding to the upper bit of the subpixel of the same color of the adjacent unit pixel. , Display device arranged as.
前記単位画素中に含まれる前記副画素において、
少なくとも1つは他の2つと形状が異なり、
且つ、前記単位画素の1つの辺を3つの前記副画素が共有することがないよう配置され、
さらに前記単位画素は全体として方形である、請求項1記載の表示装置。
In the sub-pixel included in the unit pixel,
At least one has a different shape from the other two,
In addition, the one side of the unit pixel is arranged so as not to be shared by the three sub-pixels,
The display device according to claim 1, wherein the unit pixel has a rectangular shape as a whole.
隣接して配置された前記3つの副画素のそれぞれの中心点を結んだ線が三角形となる配列であるデルタ配列の繰り返しにより前記複数の単位画素が配置された、請求項1記載の表示装置。
The display device according to claim 1, wherein the plurality of unit pixels are arranged by repeating a delta arrangement in which a line connecting center points of the three subpixels arranged adjacent to each other is a triangle.
前記副画素中のN個の前記表示領域はそれぞれ、
反射金属電極からなる反射領域と、
透明透過電極からなる透過領域を備え、
N個の前記反射領域、及び前記透過領域の面積比が、N個の前記表示領域の面積比と等しい、請求項1から請求項3のいずれかに記載の半透過型液晶表示装置。
Each of the N display regions in the sub-pixel is
A reflective area made of a reflective metal electrode,
With a transparent area consisting of transparent transparent electrodes,
The transflective liquid crystal display device according to claim 1, wherein an area ratio of the N reflective areas and the transmissive area is equal to an area ratio of the N display areas.
前記表示装置の1行分の信号データを保持する第1の記憶部と、前記記憶部で保持されたデータの入れ替え部と、前記入れ替え部で入れ替えられたデータを保持するため、前記第1の記憶部の倍の数からなる第2の記憶部を有する、請求項1から4のいずれかに記載の表示装置。
A first storage unit that holds signal data for one row of the display device, a replacement unit for the data held in the storage unit, and the data replaced by the replacement unit are stored in the first storage unit. The display device according to any one of claims 1 to 4, further comprising a second storage unit having a number twice that of the storage unit.
隣接して配置された複数の単位画素を備え、
前記単位画素は、隣接して配置された異なる色を表示する3つの副画素を備え、
前記3つの副画素は、それぞれN個の表示領域を備えた表示装置であって、
前記表示領域の組合せによって各色Nビットの面積階調表示が可能であり、
前記表示領域のうち、最下位ビットに対応する最下位ビット表示領域は方形であり、
1つの単位画素内の1つの色を表示する副画素の前記最下位ビット表示領域が、同一の単位画素及び隣接する単位画素のいずれかに備えられた他の2つの色を表示する副画素の前記最下位ビット表示領域と接し、かつ、前記単位画素の前記副画素の前記最下位ビット表示領域が,隣接する前記単位画素の同色の前記副画素の上位ビットに対応する上位ビット表示領域とは接しないよう配置された表示装置、を備えた電子機器。

A plurality of unit pixels arranged adjacent to each other,
The unit pixel includes three sub-pixels arranged adjacent to each other to display different colors,
The three sub-pixels are display devices each having N display regions,
It is possible to display an area gradation of N bits for each color by combining the display areas.
Of the display area, the least significant bit display area corresponding to the least significant bit is a square,
The least significant bit display area of a sub-pixel that displays one color in one unit pixel is a sub-pixel that displays two other colors provided in either the same unit pixel or an adjacent unit pixel. The least significant bit display area, which is in contact with the least significant bit display area and is the least significant bit display area of the sub-pixel of the unit pixel, corresponds to the most significant bit of the sub-pixel of the same color of the adjacent unit pixel. An electronic device including a display device arranged so as not to come into contact with the electronic device.

JP2018239252A 2018-12-21 2018-12-21 Display device Pending JP2020101654A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018239252A JP2020101654A (en) 2018-12-21 2018-12-21 Display device
PCT/JP2019/049918 WO2020130093A1 (en) 2018-12-21 2019-12-19 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018239252A JP2020101654A (en) 2018-12-21 2018-12-21 Display device

Publications (1)

Publication Number Publication Date
JP2020101654A true JP2020101654A (en) 2020-07-02

Family

ID=71102835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018239252A Pending JP2020101654A (en) 2018-12-21 2018-12-21 Display device

Country Status (2)

Country Link
JP (1) JP2020101654A (en)
WO (1) WO2020130093A1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0422618Y2 (en) * 1986-10-09 1992-05-25
JP3791744B2 (en) * 1999-07-30 2006-06-28 セイコーエプソン株式会社 Display device
JP3943896B2 (en) * 2000-10-27 2007-07-11 東芝松下ディスプレイテクノロジー株式会社 Display device
JP2002333870A (en) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd Liquid crystal display device, el display device and drive method therefor and display pattern evaluation method of subpixel
KR101740672B1 (en) * 2010-03-05 2017-05-29 삼성디스플레이 주식회사 Display panel
JP6728013B2 (en) * 2015-12-01 2020-07-22 株式会社ジャパンディスプレイ Display device

Also Published As

Publication number Publication date
WO2020130093A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
TWI514047B (en) Semi-transmissive liquid crystal display device and electronic apparatus
CN111679477B (en) Display device
CN108227325B (en) Liquid crystal display panel and display device
JP5623982B2 (en) Transflective display device and electronic device
KR20020034851A (en) Liquid crystal display device, el display device, method of driving, and method of evaluating subpixel display patterns
KR20050077500A (en) Liquid crystal display device
JP2013186294A (en) Display device and electronic apparatus
US10437114B2 (en) Display device
JP2018180412A (en) Display device
US20120099038A1 (en) Liquid crystal display device and electronic device using the same
US10976590B2 (en) Liquid crystal display device
KR100470843B1 (en) Active matrix type display device
JP2019039949A (en) Display device
WO2020130093A1 (en) Display device
JP2003177717A (en) Display device
JP4712215B2 (en) LIQUID CRYSTAL DISPLAY DEVICE, AND MOBILE PHONE AND PORTABLE INFORMATION TERMINAL DEVICE INCLUDING THE SAME
JP2019012262A (en) Display
US20230176430A1 (en) Display device
US20230176428A1 (en) Display device
US20190146268A1 (en) Display device
JP2008003219A (en) Liquid crystal display device
JP2009069854A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20191001