JP2020095995A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2020095995A
JP2020095995A JP2018230523A JP2018230523A JP2020095995A JP 2020095995 A JP2020095995 A JP 2020095995A JP 2018230523 A JP2018230523 A JP 2018230523A JP 2018230523 A JP2018230523 A JP 2018230523A JP 2020095995 A JP2020095995 A JP 2020095995A
Authority
JP
Japan
Prior art keywords
resin
insertion member
wiring electrode
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018230523A
Other languages
English (en)
Other versions
JP7202869B2 (ja
Inventor
英慧 久永
Hidesato Hisanaga
英慧 久永
昌 仙石
Akira Sengoku
昌 仙石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd, Panasonic Intellectual Property Management Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2018230523A priority Critical patent/JP7202869B2/ja
Priority to US16/706,242 priority patent/US11239144B2/en
Publication of JP2020095995A publication Critical patent/JP2020095995A/ja
Application granted granted Critical
Publication of JP7202869B2 publication Critical patent/JP7202869B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】半導体素子や実装基板を削ることなく未充填部の発生を抑えることで、故障の発生が抑制された半導体装置等を提供する。【解決手段】半導体装置１は、実装基板１０と、実装基板１０の主面１５０に配置される、第１配線電極、第２配線電極、及び、第１配線電極と第２配線電極との間に配置される挿入部材１００と、第１配線電極及び第２配線電極に対し、第１電気接続部材５０と第２電気接続部材６０とを介してフリップチップ接続され、且つ、上面視において挿入部材１００と少なくとも一部が重なる半導体素子８０と、半導体素子８０と実装基板１０との間に配置される樹脂４０とを備える。樹脂４０に対する挿入部材１００の濡れ性は、樹脂４０に対する実装基板１０の濡れ性よりも高い。樹脂４０は、半導体素子８０と挿入部材１００とに接して配置される。【選択図】図２

Description

本開示は、発光装置及び半導体装置の製造方法に関する。
従来、半導体素子が実装基板にフリップチップ接続された半導体装置がある。半導体素子が実装基板にフリップチップ接続された場合、バンプ、はんだ等によって半導体素子と実装基板との間には隙間が形成される。また、半導体素子と実装基板との間に形成される隙間には、樹脂が充填される場合がある（例えば、特許文献１参照）。この場合、半導体素子と実装基板との間において樹脂が充填されずに空気が残存している未充填部があると、例えば、半導体素子に通電した際に発生された熱により空気が膨張することで、半導体装置が故障することがある。
特許文献１には、半導体素子及び実装基板の少なくとも一方における、半導体素子と実装基板とが対向する面に溝を形成して半導体素子と実装基板との間隔を広げることで、半導体素子と実装基板との間に樹脂を充填しやすくする技術が開示されている。
国際公開第２００８／１１１３４５号
しかしながら、従来技術では、例えば、半導体素子及び実装基板の少なくとも一方の面を削る等して、半導体素子及び実装基板の少なくとも一方に溝を形成する。そのため、溝を形成した際に、除去物が発生する。発生した除去物は、半導体装置の故障の発生の原因となる虞がある。
本開示は、半導体素子や実装基板を削ることなく未充填部の発生を抑えることで、故障の発生を抑制できる半導体装置等を提供する。
本開示の一態様に係る半導体装置は、実装基板と、前記実装基板の主面に配置される、第１配線電極、第２配線電極、及び、前記第１配線電極と前記第２配線電極との間に配置される挿入部材と、前記第１配線電極及び前記第２配線電極に対し、第１電気接続部材と第２電気接続部材とを介してフリップチップ接続され、且つ、上面視において前記挿入部材と少なくとも一部が重なる半導体素子と、前記半導体素子と前記実装基板との間に配置される樹脂とを備え、前記樹脂に対する前記挿入部材の濡れ性は、前記樹脂に対する前記実装基板の濡れ性よりも高く、前記樹脂は、前記半導体素子と前記挿入部材とに接して配置される。
また、本開示の一態様に係る半導体装置の製造方法は、実装基板の主面上に、第１配線電極、第２配線電極、及び、前記第１配線電極と前記第２配線電極との間に配置される挿入部材を形成する工程と、上面視において、前記挿入部材と少なくとも一部が重なるように、前記第１配線電極及び前記第２配線電極に対し、半導体素子を、第１電気接続部材と第２電気接続部材とを介してフリップチップ接続する工程と、前記実装基板と、前記実装基板にフリップチップ接続された前記半導体素子との間に、前記挿入部材に沿って樹脂を充填する工程とを備える。
本開示の一態様に係る半導体装置等によれば、半導体素子や実装基板を削ることなく未充填部の発生を抑えることで、故障の発生を抑制できる。
図１は、実施の形態１に係る半導体装置を示す上面図である。 図２は、図１のＩＩ−ＩＩ線における、実施の形態１に係る半導体装置を示す断面図である。 図３は、図２の破線ＩＩＩで囲まれた領域を拡大して示す、実施の形態１に係る半導体装置の部分拡大断面図である。 図４は、実施の形態１に係る半導体装置が備える挿入部材を説明するための上面図である。 図５は、実施の形態１に係る半導体装置の製造方法を説明するためのフローチャートである。 図６は、実施の形態１に係る半導体装置の製造工程における樹脂の充填工程を説明するための図である。 図７は、実施の形態１に係る半導体装置の製造工程における樹脂の濡れ広がり方を説明するための図である。 図８は、実施の形態１の変形例１に係る半導体装置を示す部分拡大断面図である。 図９は、実施の形態１の変形例１に係る半導体装置を示す部分拡大斜視図である。 図１０は、実施の形態１の変形例２に係る半導体装置を示す部分拡大斜視図である。 図１１は、実施の形態１の変形例３に係る半導体装置を示す部分拡大断面図である。 図１２は、実施の形態１の変形例４に係る半導体装置を示す上面図である。 図１３は、図１２のＸＩＩＩ−ＸＩＩＩ線における、実施の形態１の変形例４に係る半導体装置を示す断面図である。 図１４は、実施の形態２に係る半導体装置を示す上面図である。 図１５は、実施の形態２に係る半導体装置が備える挿入部材を説明するための上面図である。 図１６は、実施の形態２に係る半導体装置の製造工程における樹脂の充填工程を説明するための図である。 図１７は、実施の形態２に係る半導体装置の製造工程における樹脂の濡れ広がり方を説明するための図である。 図１８は、実施の形態２の変形例１に係る半導体装置が備える挿入部材を示す部分拡大上面図である。 図１９は、実施の形態２の変形例２に係る半導体装置が備える挿入部材を示す部分拡大上面図である。 図２０は、実施の形態２の変形例３に係る半導体装置が備える挿入部材を示す部分拡大上面図である。 図２１は、実施の形態２の変形例４に係る半導体装置を示す上面図である。 図２２は、図２１のＸＸＩＩ−ＸＸＩＩ線における、実施の形態２の変形例４に係る半導体装置を示す断面図である。 図２３は、実施の形態２の変形例４に係る半導体装置が備える挿入部材を説明するための上面図である。
以下、図面を参照して、本開示の実施の形態を詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序等は、一例であり、本開示を限定する主旨ではない。本開示は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素について説明される。
なお、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺等は必ずしも一致しない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、実質的に同一の構成に対する重複説明は省略又は簡略化する場合がある。
また、以下の実施の形態において、略同一の「略」を用いた表現を用いている。例えば、略同一とは、完全に同一であることを意味するだけでなく、実質的に同一である、すなわち、例えば数％程度の差異を含むことも意味する。他の「略」を用いた表現についても同様である。
また、以下の実施の形態において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではない。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
また、以下で説明する実施の形態において、「上面視」又は「平面視」とは、実装基板において半導体素子が実装される側の面である主面の法線方向から当該主面を見たときのことをいう。
（実施の形態１）
［構成］
まず、図１〜図４を参照して、実施の形態１に係る半導体装置の構成について説明する。
図１は、実施の形態１に係る半導体装置１を示す上面図である。図２は、図１のＩＩ−ＩＩ線における、実施の形態１に係る半導体装置１を示す断面図である。図３は、図２の破線ＩＩＩで囲まれた領域を拡大して示す、実施の形態１に係る半導体装置１の部分拡大断面図である。図４は、実施の形態１に係る半導体装置１が備える挿入部材１００を説明するための上面図である。なお、図４では、半導体装置１が備える波長変換部材３０及び樹脂４０の図示を省略している。また、図４では、挿入部材１００を、挿入部材１００が位置する場所に破線で模式的に示している。
図１〜図４に示すように、半導体装置１は、実装基板１０と、配線電極２０と、波長変換部材３０と、樹脂４０と、第１電気接続部材５０と、第２電気接続部材６０と、保護素子７０と、半導体素子８０と、ダム材９０と、挿入部材１００と、を備える。
半導体装置１は、実装基板１０の表面にフリップチップ接続（フリップチップ実装）された半導体素子８０を備えている。半導体素子８０は、例えば、ＬＥＤ（Ｌｅｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子である。本実施の形態では、半導体装置１は、半導体素子８０を発光素子として備える発光装置である。
実装基板１０は、半導体素子８０がフリップチップ接続されるサブマウント等の基板である。また、実装基板１０には、半導体素子８０と電気的に接続される少なくとも２つの配線電極２０が配置（形成）されている。
実装基板１０の材料は、特に限定されないが、例えば、金属でもよいし、セラミックでもよいし、樹脂でもよい。セラミック基板の材料としては、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ベリリウム（ＢｅＯ）、シリコンカーバイド（ＳｉＣ）、二酸化シリコン（ＳｉＯ２）、及び、窒化シリコン（ＳｉＮ）が例示される。
また、実装基板１０の主面１５０が、ＡｌＮ、Ａｌ２Ｏ３、ＢｅＯ、ＳｉＣ、ＳｉＯ２、及び、ＳｉＮから選ばれる１つで形成されていてもよい。例えば、実装基板１０が多層基板である場合、実装基板１０における主面１５０が位置する層の材料が、ＡｌＮ、Ａｌ２Ｏ３、ＢｅＯ、ＳｉＣ、ＳｉＯ２、及び、ＳｉＮから選ばれる１つでもよい。また、実装基板１０は、例えば、ＡｌＮ、Ａｌ２Ｏ３、ＢｅＯ、ＳｉＣ、ＳｉＯ２、及び、ＳｉＮから選ばれる１つが主面に形成された、セラミック基板、樹脂基板、又は、金属基板でもよい。
金属基板の材料としては、銅、アルミニウム、鉄、およびそれらの合金等が例示される。樹脂基板としては、ガラスエポキシ等が例示される。
配線電極２０は、実装基板１０の主面１５０に形成され、半導体素子８０と電気的に接続される電極である。配線電極２０は、例えば、実装基板１０上に形成されたパターン配線である。なお、配線電極２０は、例えば、実装基板１０の主面１５０から実装基板１０における主面１５０とは反対側の面である裏面に向けて実装基板１０を貫通するビア電極でもよい。つまり、配線電極２０は、主面１５０上で配線として引き回されていない電極でもよい。
実装基板１０には、互いに接触していない少なくとも２つの配線電極２０が配置されている。本実施の形態では、実装基板１０の主面１５０には、４つの配線電極２０が配置されている。例えば、樹脂４０及びダム材９０に覆われていない２つの配線電極２０の接続部１８０が、図示しないバッテリ、外部商用電源等と接続され、半導体素子８０に電力が供給される。
なお、本実施の形態に示す配線電極２０の上面視形状、配置等は、特に限定されない。実装基板１０に形成されている配線電極２０は、半導体素子８０に形成されている第１電気接続部材５０及び第２電気接続部材６０の配置、形状等に対応して、適宜上面視形状、配置等の変更がなされてよい。
また、以下の説明では、実装基板１０に配置されている複数の配線電極２０において、共通の半導体素子８０に電気的に接続されている２つの配線電極のうちの一方を第１配線電極と呼称し、他方を第２配線電極と呼称する場合がある。例えば、第１配線電極は、半導体素子８０に形成されている第１電気接続部材５０と接続され、第２配線電極は、半導体素子８０に形成されている第２電気接続部材６０と接続されている。
配線電極２０に採用される材料は、導電性を有する金属材料であればよく、特に限定されない。配線電極２０に採用される材料としては、金（Ａｕ）、アルミニウム（Ａｌ）、又は、銅（Ｃｕ）及びこれらを含む積層体が例示される。
波長変換部材３０は、半導体素子８０が光を出射する発光素子である場合に、発光素子である半導体素子８０から出射された光の少なくとも一部を波長変換する蛍光体を含む板状の部材である。本実施の形態では、半導体装置１は、３つの半導体素子８０に対応する３つの波長変換部材３０を備える。また、波長変換部材３０は、半導体素子８０の上面（Ｚ軸正方向側の面）と接着されている。なお、半導体装置１が備える波長変換部材３０のサイズ、数、形状等を特に限定されない。例えば、半導体装置１は、複数の半導体素子８０の全てを覆う１つの波長変換部材３０を備えてもよい。
波長変換部材３０に含まれる蛍光体は、特に限定されない。波長変換部材３０に含まれる蛍光体としては、ＹＡＧ（Ｙ３Ａｌ５Ｏ１２）系の黄色蛍光体、ＣＡＳＮ（ＣａＡｌＳｉＮ３）系の赤色蛍光体、ＳｉＡｌＯＮ系の緑色蛍光体等が例示される。波長変換部材３０は、これらの蛍光体が樹脂、セラミック、又は、ガラス等の材料内に分散している部材である。
樹脂４０は、半導体素子８０と挿入部材１００とに接して配置されている樹脂である。より具体的には、樹脂４０は、半導体素子８０の下面（より具体的には、Ｚ軸負方向側の面）と、挿入部材１００の上面（より具体的には、Ｚ軸正方向側の面）との間に位置している。樹脂４０は、例えば、半導体素子８０で発せられた熱を実装基板１０へ放熱しやすくする機能を有する。樹脂４０は、半導体素子８０と実装基板１０との間に形成されている空間である隙間部１４０に位置する。そのため、樹脂４０は、半導体素子８０と挿入部材１００とに接して隙間部１４０を埋めるように充填されている。また、樹脂４０は、半導体素子８０の上面を除く周囲に位置する。より具体的には、樹脂４０は、上面視した場合に、半導体素子８０を囲んで位置する。このように樹脂４０が配置されることで、本実施の形態では、樹脂４０は、半導体素子８０を封止するために用いられる封止部材として機能する。
なお、本実施の形態では、樹脂４０は、上面視でダム材９０に囲まれた空間を充填するように配置されているが、半導体素子８０と実装基板１０との間の隙間部１４０を充填していればよい。つまり、樹脂４０は、半導体素子８０の下方に位置するアンダーフィル樹脂であればよい。
樹脂４０は、例えば、シリコーン樹脂、及び、エポキシ樹脂から選ばれる少なくとも１つを含む。より具体的には、樹脂４０に採用される材料としては、シリコーン樹脂、エポキシ樹脂、シリコーン樹脂を含む複合体、エポキシ樹脂を含む複合体、又は、シリコーン樹脂及びエポキシ樹脂を含む複合体が例示される。
また、樹脂４０には、粒子状の光反射性材料が添加されていてもよい。例えば、樹脂４０は、シリコーン樹脂、エポキシ樹脂等を母材とし、当該母材中に粒子状の光反射性材料を分散させたものである。光反射性材料としては、酸化チタン（ＴｉＯ２）、酸化亜鉛（ＺｎＯ）等が例示される。光反射性材料を含む樹脂４０は、例えば、粒子状のＴｉＯ２と分散剤とを液状のシリコーン樹脂に含有させて硬化することで形成される。これにより、樹脂４０は、電気的な絶縁性を有し、且つ、光反射性を有する。樹脂４０が光反射性を有することで、半導体素子８０が発光素子である場合に、半導体素子８０における下方及び側方から出射された光は、光反射性材料によって反射されて上方に向けて半導体装置１から出射される。
第１電気接続部材５０及び第２電気接続部材６０は、半導体素子８０に形成されるバンプである。例えば、第１電気接続部材５０が半導体素子８０のｎ型電極と接続され、第２電気接続部材６０が半導体素子８０のｐ型電極に接続されている。第１電気接続部材５０及び第２電気接続部材６０は、半導体素子８０における共通の面（より具体的には、Ｚ軸負方向側の面である下面）に形成されている。
また、第１電気接続部材５０及び第２電気接続部材６０は、互いに異なる、平面視で離間した配線電極２０と接続されている。そのために、半導体素子８０が実装基板１０にフリップチップ接続された際には、半導体素子８０の下面と実装基板１０の主面１５０とが離間し、隙間部１４０が形成される。
例えば、半導体素子８０は、半導体素子８０の半導体層と直接接触するオーミック電極（図示せず）と、当該オーミック電極と電気的に接続しているパッド電極８１およびパッド電極８２とを有する。オーミック電極は、一部が電気的な絶縁性を有する絶縁層に覆われており、且つ、他部が当該絶縁層に覆われていないように露出して形成されている。それぞれのパッド電極８１およびパッド電極８２は、実装基板１０の配線電極２０の位置と対応するように、隣り合う配線電極２０間の間隔と略同一の間隔で、半導体素子８０に形成されている。
第１電気接続部材５０及び第２電気接続部材６０に採用される材料は、特に限定されない。第１電気接続部材５０及び第２電気接続部材６０に採用される材料は、例えば、ＡｕＳｎはんだ等の合金でもよいし、複数の金属からなるめっきバンプ等の金属の集合体でもよい。
なお、図２には、１つの半導体素子８０に対して、１つの第１電気接続部材５０及び１つの第２電気接続部材６０が形成されている場合を示しているが、１つの半導体素子８０に形成されている第１電気接続部材５０及び第２電気接続部材６０の数は、特に限定されない。例えば、後述する図１１に示すように、１つの半導体素子８０に形成されている第１電気接続部材５０及び第２電気接続部材６０の数は、複数でもよい。
保護素子７０は、過度な電圧が半導体素子８０に印加されないように保護するための素子である。保護素子７０は、半導体素子８０と電気的に接続されている。例えば、保護素子７０は、半導体素子８０と電気的に並列接続となるように、２つの配線電極２０を跨ぐように位置して２つの配線電極２０と接続されている。保護素子７０には、例えば、金属バンプが２つ形成されており、当該２つの金属バンプの一方が２つの配線電極２０の一方に接続され、当該２つの金属バンプの他方が２つの配線電極２０の他方に接続されている。本実施の形態では、図示しない外部商用電源等が接続される接続部１８０を有する２つの配線電極２０に、保護素子７０が接続されている。
保護素子７０は、例えば、ツェナーダイオード、抵抗、バリスタ、コンデンサ等である。
半導体素子８０は、電力が供給されることで所定の性能を発揮する素子である。本実施の形態では、半導体素子８０は、ＬＥＤ等の発光素子である。半導体素子８０は、例えば、青色光を出射する。波長変換部材３０は、半導体素子８０が出射した青色光の光を励起光として、波長変換された緑色光、黄色光、赤色光等の蛍光を発する。本実施の形態では、半導体装置１は、３つの半導体素子８０を有する。なお、半導体装置１が有する半導体素子８０の数は、限定されない。半導体装置１は、１つの半導体素子８０を備えてもよいし、複数の半導体素子８０を備えてもよい。
また、半導体素子８０は、上面視において、挿入部材１００と少なくとも一部が重なるように、実装基板１０にフリップチップ接続されている。
半導体素子８０は、例えば、ＧａＮ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）基板と、当該ＧａＮ基板上に形成された窒化物系化合物半導体と、当該窒化物系化合物半導体上に形成された第１電気接続部材５０及び第２電気接続部材６０と、を有する。半導体素子８０が実装基板１０にフリップチップ接続された場合、第１電気接続部材５０及び第２電気接続部材６０に対してＧａＮ基板が半導体装置１における上方側に位置する。波長変換部材３０は、半導体素子８０における上方側に位置するＧａＮ基板と重ね合わされる。
なお、半導体素子８０は、ＬＥＤ等の発光素子に限定されない。半導体素子８０は、例えば、図示しない外部商用電源から供給された電圧の制御等を行うパワー半導体素子等でもよい。
また、本実施の形態では、３つの半導体素子８０が直列接続されているが、これに限定されない。半導体装置１は、並列接続された半導体素子８０を備えてもよい。
ダム材９０は、半導体装置１の製造工程において、実装基板１０の主面１５０を濡れ広がる樹脂４０をせき止めるために主面１５０に半導体素子８０を囲むように環状に設けられる部材である。
ダム材９０には、例えば、絶縁性を有する熱硬化性樹脂、又は、絶縁性を有する熱可塑性樹脂等が用いられる。具体的には、ダム材９０に採用される材料としては、シリコーン樹脂、エポキシ樹脂等が例示される。本実施の形態では、ダム材９０に採用される材料は、増粘剤が分散されたシリコーン系の白樹脂である。なお、ダム材９０は、樹脂以外の材料が採用されてもよい。ダム材９０は、例えば、セラミックでもよい。
挿入部材１００は、実装基板１０、半導体素子８０、及び、実装基板１０に配置された隣り合う配線電極２０の間（つまり、隙間部１４０）で実装基板１０に配置（形成）される部材である。本実施の形態では、半導体装置１は、３つの挿入部材１００を有する。３つの挿入部材１００は、それぞれ３つの半導体素子８０のうちの互いに異なる半導体素子８０の下側（つまり、隙間部１４０）に配置されている。言い換えると、上面視において、半導体素子８０は、少なくとも一部が挿入部材１００と重なる。また、挿入部材１００は、配線電極２０と電気的に接続していない。また、挿入部材１００は、半導体素子８０と電気的に接続していない。このように、挿入部材１００は、半導体素子８０及び配線電極２０と電気的に接続されておらず、電気的に孤立している。
また、挿入部材１００は、濡れ性の高い部材である。より具体的には、樹脂４０に対する挿入部材１００の濡れ性は、樹脂４０に対する実装基板１０の濡れ性よりも高い。言い換えると、挿入部材１００は、樹脂４０に対して実装基板１０よりも高い濡れ性を有する。なお、樹脂４０に対する挿入部材１００及び実装基板１０の濡れ性とは、固化されていない液状における樹脂４０の濡れ性である。
半導体装置１には、小型化が要求されることがある。また、半導体装置１を小型化するために、隣り合う配線電極２０の間隔が非常に狭くなる場合がある。例えば、隣り合う配線電極２０は、１０μｍ〜２００μｍ程度の間隔が設けられ実装基板１０の主面１５０に配置されている。また、実装基板１０の主面１５０と半導体素子８０の下面との間隔は、数μｍ〜数１０μｍ程度と非常に狭い場合がある。そのため、半導体素子８０を実装基板１０にフリップチップ接続した後に、樹脂４０で半導体素子８０を封止する場合、隣り合う配線電極２０の間の空間であって、且つ、実装基板１０と半導体素子８０との間の空間である隙間部１４０では、樹脂４０が濡れ広がりにくい。そのため、隙間部１４０を樹脂４０で充填させるまでに非常に時間がかかる。挿入部材１００は、樹脂４０に対して実装基板１０よりも高い濡れ性を有することにより、樹脂４０が隙間部１４０を濡れ広がる速さを向上させる。
挿入部材１００に採用される材料は、特に限定されない。挿入部材１００に採用される材料は、例えば、セラミック、金属材料等である。なお、濡れ性を向上させるために、挿入部材１００に用いられる材料は、Ａｕ、Ａｌ、及び、Ｃｕから選ばれる１つでもよい。なお、挿入部材１００は、Ａｕ、Ａｌ、及び、Ｃｕから選ばれる１つの金属材料により全体が形成されていてもよい。また、挿入部材１００は、例えば、セラミック、金属等からなる基材にメッキ加工が施されることにより当該基材の表面にＡｕ、Ａｌ、及び、Ｃｕから選ばれる１つの金属皮膜が形成された部材でもよい。このように、挿入部材１００の表面は、Ａｕ、Ａｌ、及び、Ｃｕから選ばれる１つで形成されていてもよい。
また、配線電極２０と挿入部材１００とは、異なる材料からなっていてもよい。また、配線電極２０と挿入部材１００とは、同一の材料からなっていてもよい。なお、挿入部材１００がセラミック、金属等の基材の表面に、Ａｕ、Ａｌ、Ｃｕ等の金属が形成されている構成である場合、挿入部材１００の表面に形成された金属と、配線電極２０に採用される金属とが、同一の材料でもよい。
挿入部材１００は、例えば、直方体等の長尺な形状を有する。本実施の形態では、挿入部材１００は、上面視で幅が一様な帯状である。挿入部材１００は、上面視において半導体素子８０と少なくとも一部が重なるように、実装基板１０の主面１５０に形成されている。より具体的には、挿入部材１００は、隙間部１４０に形成されている。また、例えば、挿入部材１００の長手方向は、隣り合う配線電極２０の並び方向に交差する方向となっている。より具体的には、挿入部材１００の長手方向は、隣り合う配線電極２０の並び方向に直交する方向となっていてもよい。また、例えば、挿入部材１００の長手方向は、第１電気接続部材５０及び第２電気接続部材６０の並び方向に交差する方向となっている。
なお、上面視で挿入部材１００の長手方向に直交する方向の長さ（つまり、幅）は、一様でもよいし、一様でなくてもよい。また、本実施の形態では、１つの半導体素子８０の下側に１つの挿入部材１００が配置されているが、１つの半導体素子８０の下側に配置されている挿入部材１００の数は、特に限定されない。１つの半導体素子８０の下側に配置されている挿入部材１００の数は、１つでもよいし、複数でもよい。
また、挿入部材１００は、配線電極２０と接触して実装基板１０に配置されていてもよいし、配線電極２０と離間して配置されていてもよい。つまり、挿入部材１００は、配線電極２０と接触していなくてもよい。また、挿入部材１００は、半導体素子８０と接触していなくてもよい。特に、挿入部材１００の表面に金属材料が形成されている場合、配線電極２０と電気的に接続されることを抑制するために、挿入部材１００は、配線電極２０と離間して配置されていてもよい。
なお、挿入部材１００は、半導体素子８０のパッド電極８１およびパッド電極８２の間に配置されていても良い。
［製造方法］
続いて、図５〜図７を参照しながら、実施の形態１に係る半導体装置１の製造方法について説明する。
図５は、実施の形態１に係る半導体装置１の製造方法を説明するためのフローチャートである。
まず、実装基板１０を準備する（ステップＳ１０１）。具体的には、実装基板１０としては、例えば、焼成したＡｌＮからなるＡｌＮ基板が採用される。実装基板１０上に、例えば、メッキ法等でＡｕの配線電極２０を形成する。隣り合う配線電極２０の間隔は、例えば、１５０μｍである。次に、隣り合う配線電極２０の間に、挿入部材１００を形成する。具体的には、隣り合う２つの配線電極２０のそれぞれから５０μｍの間を設けて、幅が５０μｍのＡｕからなる帯状の挿入部材１００を実装基板１０上に配置する。こうすることで、ステップＳ１０１では、実装基板１０の主面１５０上に、配線電極２０（より具体的には、第１配線電極及び第２配線電極）、及び、第１配線電極と第２配線電極との間に配置される挿入部材１００を形成する。
なお、挿入部材１００が配線電極２０と同一の材料である場合、配線電極２０が形成されていない実装基板１０を準備して、実装基板１０に配線電極２０を形成する際に、あわせて挿入部材１００を形成してもよい。こうすることで、挿入部材１００を実装基板１０上に配置するための設備等を別途設けることなく、挿入部材１００を実装基板１０上に配置することができる。
次に、保護素子７０を、配線電極２０に接続する（ステップＳ１０２）。具体的には、保護素子７０は、接続部１８０を有する２つの配線電極２０にフリップチップ接続される。保護素子７０は、例えば、超音波溶接により２つの配線電極２０に接続される。また、保護素子７０は、例えば、半導体素子８０に電気的に並列接続となるように、２つの配線電極２０に接続される。
次に、半導体素子８０を実装基板１０にフリップチップ接続する（ステップＳ１０３）。より具体的には、隣り合う２つの配線電極２０（第１配線電極及び第２配線電極）を介して半導体素子８０を実装基板１０にフリップチップ接続する。これにより、半導体素子８０と実装基板１０とは、例えば、７ｕｍの間隔が設けられて接続される。また、半導体素子８０として、例えば、ＧａＮ基板やサファイア基板上に窒化物系化合物半導体を形成した青色ＬＥＤチップが採用される。
半導体素子８０には、例えば、第１電気接続部材５０及び第２電気接続部材６０が蒸着によって形成されている。第１電気接続部材５０及び第２電気接続部材６０は、例えば、ＡｕＳｎ合金であり、蒸着によってＡｕＳｎ合金の層が半導体素子８０に形成される。ステップＳ１０３では、ＡｕＳｎ合金の層が第１電気接続部材５０及び第２電気接続部材６０として形成された半導体素子８０を、成長基板（例えば、ＧａＮ基板）側を上側にし、且つ、第１電気接続部材５０及び第２電気接続部材６０を下側にして、実装基板１０の配線電極２０上に、第１電気接続部材５０及び第２電気接続部材６０が互いに異なる配線電極２０と接触するように乗せる。さらに、リフローにより、第１電気接続部材５０及び第２電気接続部材６０と、配線電極２０とを電気的に接合させることで、半導体素子８０を実装基板１０にフリップチップ接続する。
次に、波長変換部材３０を半導体素子８０の上に図示しない透明な接着剤で接着する（ステップＳ１０４）。
次に、実装基板１０の主面１５０に、上面視で半導体素子８０を囲むようにダム材９０を形成する（ステップＳ１０５）。具体的には、高粘度の（例えば、ペースト状の）樹脂を細い線状で且つ環状となるように、実装基板１０上に塗布し、硬化する。こうすることで、次の工程で実装基板１０上に滴下する樹脂４０が実装基板１０の外部まで濡れ広がらないように樹脂４０をせき止めるためのダム材９０を実装基板１０上に形成する。
次に、実装基板１０と、実装基板１０にフリップチップ接続された半導体素子８０との間に、挿入部材１００に沿って樹脂４０を充填する（ステップＳ１０６）。具体的には、ダム材９０に囲まれた実装基板１０上の領域に樹脂４０を滴下して充填させ、半導体素子８０を封止する。より具体的には、半導体素子８０とダム材９０との間に、低粘度で且つ光反射性を有する樹脂４０を滴下する。こうすることで、隣り合う配線電極２０の間であって、半導体素子８０の下側と実装基板１０の主面１５０との間の空間である隙間部１４０に樹脂４０を充填させる。また、樹脂４０は、半導体素子８０の側面にも充填される。これにより、半導体素子８０は、樹脂４０によって封止される。なお、本実施の形態では、ステップＳ１０６で用いた樹脂４０は、粒径が数μｍ程度のＴｉＯ２からなる光反射性粒子を含み、且つ、２０℃における粘度が１０Ｐａ・ｓ〜１５Ｐａ・ｓであるジメチルシリコーン樹脂である。ステップＳ１０６における樹脂４０は固化されていない液状である。
図６は、実施の形態１に係る半導体装置１の製造工程における樹脂４０を充填する工程（より具体的には、図５に示すステップＳ１０６）を説明するための図である。
樹脂４０の滴下は、例えば、樹脂４０を吐出する図示しない樹脂滴下ノズルを水平方向に移動させながら行う。樹脂滴下ノズルの内径は、例えば、０．２５ｍｍであり、樹脂滴下ノズルの移動速度は、例えば、３ｍｍ／ｓである。
また、本実施の形態では、半導体素子８０は、上面視で矩形であり、半導体素子８０の各辺の一辺は、例えば縦横とも１．０ｍｍである。そのため、例えば、図６の矢印で示す樹脂４０の滴下位置の動きに示すように、滴下位置２００から樹脂４０の滴下を開始した場合、滴下位置２０１に樹脂４０を滴下した後、約０．７秒後に、滴下位置２０２に樹脂４０が滴下される。なお、半導体素子８０の上面視形状は、特に限定されない。半導体素子８０の上面視形状は、例えば、長方形でもよいし、多角形でもよい。
また、本実施の形態では、隙間部１４０は、樹脂４０が濡れ広がることができるようにＸ軸方向の両端が開放されている。樹脂４０は、隙間部１４０におけるＸ方向の片端（より具体的には、滴下位置２０１側の端部）から隙間部１４０内に濡れ広がる。滴下位置２０１に樹脂４０が滴下されてから滴下位置２０２に樹脂４０が滴下されるまでの時間に、本実施の形態では約０．７秒間に、樹脂４０（より具体的には、半導体素子８０と実装基板１０との間に位置する樹脂４０であるアンダーフィル樹脂）が半導体素子８０と実装基板１０とに挟まれた細長い領域である隙間部１４０を充填しきらないと、隙間部１４０におけるＸ軸負方向側の端部から樹脂４０が隙間部１４０に導入される。そのため、隙間部１４０には、空気が残ってしまう。つまり、隙間部１４０では、樹脂４０が充填されず、空気が残存している未充填領域が発生する。本実施の形態では、挿入部材１００によって樹脂４０の濡れ広がる速さを向上させることで、未充填領域の発生を抑制している。
図７は、実施の形態１に係る半導体装置１の製造工程における樹脂４０の濡れ広がり方を説明するための図である。なお、図７は、隣り合う２つの配線電極２０（つまり、第１配線電極及び第２配線電極）と、当該２つの配線電極２０の間に配置された挿入部材１００を部分的に拡大して示す上面図であり、半導体素子８０を、半導体素子８０が配置される位置に破線で模式的に示している。また、図７では、樹脂４０が実装基板１０上で位置している領域である充填領域を、ハッチングで模式的に示している。また、図７では、樹脂４０を実装基板１０に滴下する位置を滴下位置２０３で固定している。
図７の（ａ）に示すように、まず樹脂４０を実装基板１０の滴下位置２０３に滴下したとする。次に、樹脂４０は、図７の（ｂ）に示すように、実装基板１０上を等方的に濡れ広がる。次に、樹脂４０は、図７の（ｃ）に示すように、挿入部材１００に接触したとする。この場合、次に、挿入部材１００に接触した樹脂４０は、図７（ｄ）に示すように、等方的に濡れ広がりはせず、挿入部材１００に沿って濡れ広がる。また、図７の（ｅ）に示すように、挿入部材１００に接触した樹脂４０は、挿入部材１００の外側にまで濡れ広がる。また、樹脂４０は、上面視で半導体素子８０の外側にも濡れ広がる。ここで、図７の（ｅ）に示すように、上面視で半導体素子８０の外側にも濡れ広がる樹脂４０が隙間部１４０のＸ軸負方向側の端まで濡れ広がる前に、隙間部１４０を濡れ広がる樹脂４０は、隙間部１４０のＸ軸負方向側の端まで濡れ広がる。そして、図７の（ｆ）に示すように、隙間部１４０は、空気が介在することなく、樹脂４０で充填される。
再び図５を参照し、ステップＳ１０６の次に、樹脂４０の滴下が終了した後、樹脂４０の表面（より具体的には、上面）が樹脂４０の自重によりほぼ平坦になるのを待ってから、半導体装置１をオーブンで加熱して樹脂４０を硬化（つまり、固化）させる（ステップＳ１０７）。樹脂４０を硬化するための処理として、例えば、１５０℃で３時間、半導体装置１（より具体的には、樹脂４０）を加熱する。
以上の工程によって、半導体装置１は、製造される。
［効果等］
以上説明したように、実施の形態１に係る半導体装置１は、実装基板１０と、実装基板１０の主面１５０に配置される、複数の配線電極２０のうち共通の半導体素子８０に接続されている２つの配線電極２０のうちの一方である第１配線電極、他方である第２配線電極、及び、当該第１配線電極と当該第２配線電極との間に配置される挿入部材１００と、当該第１配線電極及び当該第２配線電極に対し、第１電気接続部材５０と第２電気接続部材６０とを介してフリップチップ接続され、且つ、上面視において挿入部材１００と少なくとも一部が重なる半導体素子８０と、半導体素子８０と実装基板１０との間に配置される樹脂４０とを備える。樹脂４０に対する挿入部材１００の濡れ性は、樹脂４０に対する実装基板１０の濡れ性よりも高い。また、樹脂４０は、半導体素子８０と挿入部材１００とに接して配置される。
このような構成によれば、実装基板１０の主面１５０と、半導体素子８０と、２つの配線電極２０とに囲まれる領域である隙間部１４０に樹脂４０が充填される際に、隙間部１４０以外の実装基板１０の主面１５０で樹脂４０が濡れ広がる速さよりも、隙間部１４０で樹脂４０が濡れ広がる速さの方が、挿入部材１００によって早くなる。そのため、隙間部１４０に挿入部材１００が位置することによって、隙間部１４０に挿入部材１００が無い場合と比較して、より早く樹脂４０が隙間部１４０に充填されることとなる。これにより、隙間部１４０の周囲の複数の方向から樹脂４０が隙間部１４０に充填されることによる、隙間部１４０に空気が入り込むことが、抑制され得る。そのため、このような構成によれば、隙間部１４０に入り込んでいる空気が熱により膨張することで、半導体装置１で故障が発生することが、抑制される。また、実装基板１０の主面１５０を削る等の加工を必要としないため、当該加工による除去物が発生しない。これにより、除去物による半導体装置１の故障の発生が抑制される。
また、例えば、挿入部材１００は、第１配線電極及び第２配線電極と離間して配置される。
このような構成によれば、挿入部材１００は、例えば、隙間部１４０が樹脂４０の濡れ広がりにくい、上面視で細長い形状であっても、第１配線電極及び第２配線電極と離間して配置させるために、上面視で隙間部１４０よりも細長い形状となる。挿入部材１００が、細長い形状であることで、樹脂４０の拡散（つまり、濡れ広がり方）に方向性が生じる。そのため、隙間部１４０に樹脂４０が充填され始める地点から離れた地点まで、挿入部材１００によって効果的に樹脂４０は充填され得る。また、第１配線電極及び第２配線電極と離間して配置することで、樹脂４０が濡れ広がる空間を広く設けることができる。そのため、隙間部１４０で樹脂４０がさらに濡れ広がりやすくなる。
また、例えば、第１配線電極、第２配線電極及び挿入部材１００は、同一の材料からなる。具体的には、配線電極２０と挿入部材１００とは、同一の材料からなる。
このような構成によれば、実装基板１０の主面１５０に配線電極２０を形成する工程において、新たな装置等を用いることなく挿入部材１００を実装基板１０の主面１５０に形成することができる。
また、例えば、実装基板１０の主面１５０は、ＡｌＮ、Ａｌ２Ｏ３、ＢｅＯ、ＳｉＣ、ＳｉＯ２、及び、ＳｉＮから選ばれる１つで形成されている。また、例えば、挿入部材１００の表面は、Ａｕ、Ａｌ、及び、Ｃｕから選ばれる１つで形成されている。また、例えば、樹脂４０は、シリコーン樹脂、及び、エポキシ樹脂から選ばれる少なくとも１つを含む。
このような構成によれば、実装基板１０の主面１５０と、挿入部材１００との樹脂４０に対する濡れ性の差が大きくなる。そのため、樹脂４０が挿入部材１００によって隙間部１４０にさらに早く充填され得る。
また、本願発明者らが鋭意検討した結果、実装基板１０の材料にＡｌＮを採用し、挿入部材１００の材料にＡｕを採用し、且つ、樹脂４０の材料にシリコーン樹脂を採用した場合に、特に樹脂４０が挿入部材１００によって隙間部１４０で濡れ広がりやすいことを見出した。そのため、実装基板１０は、ＡｌＮからなり、挿入部材１００は、Ａｕからなり、樹脂４０は、シリコーン樹脂からなってもよい。このような構成によれば、樹脂４０は、挿入部材１００によって隙間部１４０でさらに濡れ広がりやすくなる。
また、実施の形態１に係る半導体装置１の製造方法は、実装基板１０の主面１５０上に、第１配線電極、第２配線電極、及び、当該第１配線電極と当該第２配線電極との間に配置される挿入部材１００を形成する工程と、上面視において、挿入部材１００と少なくとも一部が重なるように、当該第１配線電極及び当該第２配線電極に半導体素子８０を、第１金属接続部材５０と第２金属接続部材６０とを介してフリップチップ接続する工程と、実装基板１０と、実装基板１０にフリップチップ接続された半導体素子８０との間に、挿入部材１００に沿って樹脂４０を充填する工程とを備える。
このような製造方法によれば、例えば、隙間部１４０の周囲のいずれかから樹脂４０を充填する際に、隙間部１４０には挿入部材１００が無い場合と比較して、早く樹脂４０が充填されることとなる。これにより、隙間部１４０の周囲の複数の方向から樹脂４０が隙間部１４０に充填されることによる、隙間部１４０に空気が入り込むことを抑制できる。そのため、このような製造方法によれば、隙間部１４０に入り込んでいる空気が熱により膨張することによる故障の発生が抑制される半導体装置１を製造できる。また、実装基板１０の主面１５０を削る等の加工を必要としないため、当該加工による除去物が発生しない。これにより、除去物による故障の発生が抑制される半導体装置１を製造できる。
（変形例）
続いて、実施の形態１に係る半導体装置の変形例について説明する。なお、以下で説明する変形例においては、実施の形態１に係る半導体装置が備える各構成要素との差異点を中心に説明し、同一の構成要素については、説明を簡略化又は省略する場合がある。
［変形例１］
図８は、実施の形態１の変形例１に係る半導体装置１ａを示す部分拡大断面図である。図９は、実施の形態１の変形例１に係る半導体装置１ａを示す部分拡大斜視図である。なお、図８に示す断面図は、図３に示す断面図と同じ断面の拡大図を模式的に示すものである。また、図９に示す部分拡大斜視図においては、実装基板１０、隣り合う２つの配線電極２０、及び、挿入部材１０１を図示しており、半導体素子８０、樹脂４０等の構成要素の一部を説明のために省略して図示している。
半導体装置１ａは、半導体装置１が備える挿入部材１００とは形状が異なる挿入部材１０１を備える点が半導体装置１と異なる。具体的には、図８及び図９に示すように、挿入部材１０１の表面には、濡れ性を向上させるために、凹凸形状が形成されている。
挿入部材１０１は、例えば、長尺であり、且つ、半導体素子８０と対向する面（より具体的には、上方側の面）に、半導体素子８０に向かって突出する凸部１１１を１以上有する凹凸部１１０を有する。本変形例では、挿入部材１０１は、２つの凸部１１１を有し、２つの凸部１１１間に、これら２つの凸部１１１により形成される凹部１１２を有する。
また、例えば、凸部１１１は、挿入部材１０１の長手方向に沿って延在している。言い換えると、凸部１１１は、例えば、隙間部１４０に沿うように延在して挿入部材１０１に形成された凸部である。また、例えば、凸部１１１における挿入部材１０１の長手方向に沿う延在方向は、隣り合う配線電極２０の並び方向に交差する方向に沿う。
このように、例えば、挿入部材１０１は、半導体素子８０と対向する面に、半導体素子８０に向かって突出する凸部１１１を１以上有する凹凸部１１０を有する。
このような構成によれば、凹凸部１１０によって、挿入部材１０１における樹脂４０と接触する接触面積は、凹凸部１１０が無い場合に樹脂４０と接触する接触面積と比較して、広くなる。そのため、凹凸部１１０によって、より多くの樹脂４０を挿入部材１０１と接触させることができることから、濡れ性が高く、より多くの樹脂４０を早く隙間部１４０に充填させることができる。また、挿入部材１０１を隙間部１４０に沿って長尺とすることで、例えば、隙間部１４０が細長い隙間であっても、挿入部材１０１に沿って樹脂４０が隙間部１４０に充填されやすくなる。また、凸部１１１が挿入部材１０１の長手方向に沿って延在していることにより、凸部１１１に接触した樹脂４０は、等方的に濡れ広がるのではなく、挿入部材１０１の長手方向に沿って隙間部１４０に濡れ広がりやすくなる。そのため、挿入部材１０１が長尺であり、且つ、挿入部材１０１の長手方向に沿って延在している凸部１１１を有することにより、例えば、隙間部１４０が細長い場合であっても、樹脂４０がさらに早く充填されることとなる。そのため、隙間部１４０の全ての方向から樹脂４０が隙間部１４０に充填されることによる、樹脂４０が隙間部１４０に充填された後に隙間部１４０に空気が入り込んでいる状態がさらに抑制され得る。これにより、隙間部１４０に入り込んでいる空気が熱により膨張することで、半導体装置１で故障が発生することが、さらに抑制される。
なお、挿入部材１０１に形成される凸部１１１の数は、特に限定されない。凸部１１１の数は、１つでもよいし、２以上でもよい。また、本変形例に示す凸部１１１は、挿入部材１０１の長手方向に沿って、挿入部材１０１の両端（具体的には、Ｘ軸方向の両端）に到達するまで連続して延在されているが、挿入部材１０１の長手方向における凸部１１１の長さは、特に限定されない。また、凸部１１１の上面視形状は、例えば、矩形であるが、これに限定されない。凸部１１１の上面視形状は、例えば、円形、楕円形、多角形等でもよい。
［変形例２］
図１０は、実施の形態１の変形例２に係る半導体装置１ｂを示す部分拡大斜視図である。なお、図１０に示す部分拡大斜視図においては、実装基板１０、隣り合う２つの配線電極２０、及び、挿入部材１０２を図示しており、半導体素子８０、樹脂４０等の構成要素の一部を説明のために省略して図示している。
半導体装置１ｂは、半導体装置１が備える挿入部材１００とは形状が異なる挿入部材１０２を備える点が半導体装置１と異なる。具体的には、図１０に示すように、挿入部材１０２は、挿入部材１００のように上面視で一直線状の帯状ではなく、折れ曲がった形状となっている。図１０では、挿入部材１０２は、隣り合う２つの配線電極２０の間に沿うように、Ｌ字状に折れ曲がっている。このように、挿入部材１０２の上面視形状は、特に限定されない。
［変形例３］
図１１は、実施の形態１の変形例３に係る半導体装置１ｃを示す部分拡大断面図である。なお、図１１に示す断面図は、図３に示す断面図と同じ断面の拡大図を模式的に示すものである。
半導体装置１ｃは、半導体装置１が備える第１電気接続部材５０及び第２電気接続部材６０とは異なる第１電気接続部材５１及び第２電気接続部材６１を備える点が半導体装置１と異なる。具体的には、図１１に示すように、半導体装置１ｃは、断面視において、３つの第１電気接続部材５１と、３つの第２電気接続部材６１とを備える。このように、１つの半導体素子８０に形成されている第１電気接続部材５０及び第２電気接続部材６０の数は、複数でもよい。３つの第１電気接続部材５１と、３つの第２電気接続部材６１とは、それぞれ配線電極２０と接続されている。
なお、図１１には、例えば、図３とは異なり、半導体素子８０のＹ軸方向に位置する樹脂４０を示していないが、半導体素子８０のＹ軸方向には、樹脂４０があってもよいし、なくてもよい。また、図１１には、隣り合う第１電気接続部材５１の間、及び、隣り合う第２電気接続部材６１の間には、隙間が形成されている。当該隙間に、樹脂４０が充填されていてもよい。
［変形例４］
図１２は、実施の形態１の変形例４に係る半導体装置１ｄを示す上面図である。図１３は、図１２のＸＩＩＩ−ＸＩＩＩ線における、実施の形態１の変形例４に係る半導体装置１ｄを示す断面図である。
半導体装置１ｄは、１つの半導体素子８０と１つの波長変換部材３０とを備える点が、半導体装置１とは異なる。つまり、半導体装置１ｄは、半導体装置１とは半導体素子８０及び波長変換部材３０を備える数が異なる。このように、半導体装置１ｄが備える各構成要素の数は、特に限定されない。
また、半導体装置１ｄにおいては、実装基板１０には、２つの配線電極２１、２２が形成されている。配線電極（第１配線電極）２１及び配線電極（第２配線電極）２２は、配線電極２０と同様に、実装基板１０の主面１５０に配置され、半導体素子８０と電気的に接続されるパターン配線である。より具体的には、半導体装置１ｄは、実装基板１０の主面１５０に配置される第１配線電極２１と、実装基板１０の主面１５０に配置される第２配線電極２２と、第１配線電極２１及び第２配線電極２２の間に配置される挿入部材１００と、を備える。このように、実装基板１０に形成される配線電極２１、２２は、半導体素子８０の数、形状等によって、適宜変更がなされてよい。
（実施の形態２）
続いて、実施の形態２に係る半導体装置について説明する。なお、実施の形態２に係る半導体装置の説明においては、実施の形態１に係る半導体装置１との差異点を中心に説明し、実施の形態１に係る半導体装置１と同様の構成については同様の符号を付し、説明を省略する場合がある。
［構成］
図１４は、実施の形態２に係る半導体装置２を示す上面図である。図１５は、実施の形態２に係る半導体装置１が備える挿入部材１０３を説明するための上面図である。なお、図１５では、半導体装置２が備える波長変換部材３０及び樹脂４０の図示を省略している。
実施の形態２に係る半導体装置２は、例えば、図１〜図４に示す実施の形態１に係る半導体装置１と同様に、実装基板１０と、少なくとも２以上の配線電極２０と、波長変換部材３０と、樹脂４０と、第１電気接続部材５０と、第２電気接続部材６０と、保護素子７０と、半導体素子８０と、ダム材９０と、を備える。実施の形態２に係る半導体装置２は、実施の形態１に係る半導体装置１と、挿入部材１０３と配線電極２０の形状が異なる。
図１５に示すように、実施の形態２に係る半導体装置２は、幅広部１３０が形成された延伸部１２０を有する挿入部材１０３を備える。
挿入部材１０３は、実装基板１０、半導体素子８０、及び、実装基板１０に配置された隣り合う配線電極２０の間（つまり、隙間部１４０）で実装基板１０に配置（形成）される部材である。また、挿入部材１０３は濡れ性を有する部材であり、樹脂４０に対する挿入部材１０３の濡れ性は、樹脂４０に対する実装基板１０の濡れ性よりも高い。挿入部材１０３は、高い濡れ性を有することにより、樹脂４０が隙間部１４０を流れる速度を向上させる役割を担う。
また、挿入部材１０３は、隣り合う２つの配線電極２０の間であって、実装基板１０及び半導体素子８０の間である隙間部１４０に配置される間挿部１６０と、間挿部１６０から延在して形成され、上面視で半導体素子８０の外側に位置する、つまり、上面視で半導体素子８０と重ならない延伸部１２０と、を有する。また、図１５に示す延伸部１２０は、隣り合う２つの配線電極２０の間隔、言い換えると、第１配線電極と第２配線電極との間隔よりＹ軸方向の幅が広い幅広部１３０を有する。本実施の形態では、半導体装置２は、３つの半導体素子８０のそれぞれの下方に位置する３つの間挿部１６０と、３つの間挿部１６０とそれぞれ接続する１つの幅広部１３０と、を有する１つの挿入部材１０３を備える。
間挿部１６０は、例えば、直方体等の長尺な形状を有する。間挿部１６０は、上面視で半導体素子８０と重なる挿入部材１０３の一部である。より具体的には、間挿部１６０は、例えば、隙間部１４０に形成されている。また、例えば、間挿部１６０の長手方向は、配線電極２０の並び方向に交差する方向となっている。間挿部１６０の長手方向は、配線電極２０の並び方向に直交する方向でもよい。また、間挿部１６０の長手方向は、第１電気接続部材５０及び第２電気接続部材６０の並び方向に交差する方向でもよい。
また、例えば、間挿部１６０は、配線電極２０と離間して配置されている。より具体的には、間挿部１６０は、隣り合う２つの配線電極２０であって、共通の半導体素子８０と接続されている第１配線電極及び第２配線電極と離間して配置されている。
延伸部１２０は、上面視において、半導体素子８０の外側に位置する挿入部材１０３の一部である。より具体的には、延伸部１２０は、間挿部１６０と連続して形成されており、且つ、上面視において、半導体素子８０と重ならない位置に形成されている挿入部材１０３の一部である。
また、延伸部１２０は、例えば、幅広部１３０を有する。
幅広部１３０は、上面視において、共通の半導体素子８０が接続された隣り合う２つの配線電極２０（つまり、第１配線電極及び第２配線電極）の離間距離よりもＹ軸方向に大きな幅を有する延伸部１２０の一部である。例えば、幅広部１３０は、隣り合う配線電極２０間の離間距離よりも大きな幅となっている。より具体的には、配線電極２０の並び方向において、幅広部１３０は、隣り合う２つの配線電極２０の間隔、言い換えると、第１配線電極と第２配線電極との間隔よりも、幅が広い。
挿入部材１０３に採用される材料は、特に限定されない。挿入部材１０３に採用される材料は、例えば、セラミック、金属材料等である。なお、濡れ性の観点から、挿入部材１０３の表面は、Ａｕ、Ａｌ、及び、Ｃｕから選ばれる１つで形成されていてもよい。挿入部材１０３は、例えば、セラミック、金属等からなる基材にメッキ加工が施されることにより当該基材の表面にＡｕ、Ａｌ、及び、Ｃｕから選ばれる１つの金属皮膜が形成された部材でもよい。また、配線電極２０と挿入部材１０３とは、同一の材料でもよい。
なお、挿入部材１０３は、例えば、図８に示す挿入部材１０１と同様に、凹凸部１１０を有してもよい。例えば、凹凸部１１０は、間挿部１６０にあってもよい。
また、挿入部材１０３は、半導体素子８０の数、つまり隙間部１４０の数に応じた数の間挿部１６０を有する１つの挿入部材１０３でなくてもよい。半導体装置２は、例えば、間挿部１６０と延伸部１２０とを有する挿入部材を、複数の半導体素子８０のそれぞれに対応して複数有してもよい。また、半導体装置２は、例えば、間挿部１６０と幅広部１３０とを、複数の半導体素子８０のそれぞれに対応して複数有してもよい。
［製造方法］
続いて、実施の形態２に係る半導体装置２の製造方法について説明する。なお、実施の形態２に係る半導体装置２の製造方法は、樹脂４０を充填する工程（図５に示すステップＳ１０６）以外は実施の形態１に係る半導体装置１の製造方法と実質的に同様であるため、説明を省略又は簡略化する場合がある。
まず、図５に示す半導体装置１の製造方法と同様に、ステップＳ１０１〜ステップＳ１０５を実行する。
次に、実装基板１０にフリップチップ接続された半導体素子８０との間に、挿入部材１０３に沿って樹脂４０を充填する（ステップＳ１０６）。ここで、実施の形態２に係る半導体装置２の製造方法においては、樹脂４０を延伸部１２０、より具体的には、幅広部１３０に滴下する。
図１６は、実施の形態２に係る半導体装置２の製造工程における樹脂４０の充填工程を説明するための図である。
樹脂４０の滴下は、実施の形態１に係る半導体装置１の製造方法における樹脂４０を充填する工程と同様に、例えば、樹脂４０を吐出する図示しない樹脂滴下ノズルを水平方向に移動させながら行う。例えば、図１６の矢印で示す樹脂４０の滴下位置の動きに示すように、滴下位置２０４から樹脂４０の滴下を開始し、樹脂４０を滴下する位置を滴下位置２０５、滴下位置２０６と樹脂４０を滴下する位置を移動させる。
このように、実施の形態２に係る半導体装置２の製造工程では、樹脂４０を充填する工程において、例えば、樹脂４０を延伸部１２０に滴下する。なお、半導体装置２が備える挿入部材１０３が有する延伸部１２０が幅広部１３０を有する場合、樹脂４０を充填する工程において、例えば、樹脂４０を幅広部１３０に滴下する。
図１７は、実施の形態２に係る半導体装置２の製造工程における樹脂４０の濡れ広がり方を説明するための図である。なお、図１７は、隣り合う２つの配線電極２０（つまり、第１配線電極及び第２配線電極）と、当該２つの配線電極２０の間に配置された間挿部１６０と延伸部１２０（より具体的には、幅広部１３０）を含む挿入部材１０３を部分的に拡大して示す上面図であり、半導体素子８０を、半導体素子８０が配置される位置に破線で模式的に示している。また、図１７では、樹脂４０が実装基板１０上で位置している領域である充填領域を、ハッチングで模式的に示している。また、図１７では、樹脂４０を実装基板１０に滴下する位置を滴下位置２０７で固定している。
図１７の（ａ）に示すように、まず樹脂４０を幅広部１３０上である滴下位置２０７に滴下したとする。樹脂４０の一部は、図１７の（ｂ）に示すように、幅広部１３０に沿って濡れ広がる。また、樹脂４０の他部は、幅広部１３０と連続して形成されている間挿部１６０に向かって濡れ広がる。
次に、図１７の（ｃ）に示すように、間挿部１６０に接触した樹脂４０は、間挿部１６０に沿って濡れ広がる。また、樹脂４０は、上面視で半導体素子８０の外側にも濡れ広がる。
ここで、図１７の（ｄ）に示すように、図７の（ｅ）における樹脂４０の濡れ広がり方と比較して、上面視で半導体素子８０の外側に濡れ広がる樹脂４０が隙間部１４０のＸ軸負方向側の端までほとんど濡れ広がることなく、隙間部１４０を濡れ広がる樹脂４０は、隙間部１４０のＸ軸負方向側の端まで濡れ広がる。このように、延伸部１２０に樹脂４０を滴下することで、隙間部１４０に配置されている間挿部１６０に早く樹脂４０を濡れ広がらせることができる。
次に、図１７の（ｅ）に示すように、隙間部１４０は、空気が介在することなく、樹脂４０で充填される。
次に、図５に示す半導体装置１の製造方法と同様に、ステップＳ１０７を実行する。
以上の工程によって、半導体装置２は、製造される。
［効果等］
以上説明したように、実施の形態２に係る半導体装置２は、実施の形態１に係る半導体装置１と同様に、実装基板１０と、実装基板１０の主面１５０に配置される、第１配線電極、第２配線電極、及び、第１配線電極と第２配線電極との間に配置される挿入部材１０３と、第１配線電極及び第２配線電極に対し、第１電気接続部材５０と第２電気接続部材６０とを介してフリップチップ接続され、且つ、上面視において挿入部材１０３と少なくとも一部が重なる半導体素子８０と、半導体素子８０と実装基板１０との間に充填される樹脂４０とを備える。樹脂４０に対する挿入部材１０３の濡れ性は、樹脂４０に対する実装基板１０の濡れ性よりも高い。また、樹脂４０は、半導体素子８０と挿入部材１０３とに接して充填される。実施の形態２に係る半導体装置２が備える挿入部材１０３は、上面視において、半導体素子８０の外側に位置する延伸部１２０を有する。
このような構成によれば、延伸部１２０に滴下された樹脂４０は、延伸部１２０から延在されており、且つ、半導体素子８０の下方に位置する間挿部１６０に向かう方向に、延伸部１２０に沿って濡れ広がりやすくなる。そのため、隙間部１４０における樹脂４０の充填速度が上昇する。これにより、隙間部１４０に樹脂４０がさらに早く充填され得る。
また、例えば、延伸部１２０は、上面視において、第１配線電極と第２配線電極との離間距離よりも大きな幅の幅広部１３０を有する。
このような構成によれば、幅広部１３０の中心に滴下した樹脂４０は、幅広部１３０から実装基板１０の主面１５０上に濡れ広がりにくくなり、且つ、幅広部１３０から間挿部１６０へ濡れ広がりやすくなる。そのため、樹脂４０の隙間部１４０への充填速度は、さらに向上され得る。
また、実施の形態２に係る半導体装置２の製造方法は、実施の形態１に係る半導体装置１の製造方法と同様に、実装基板１０の主面１５０上に、第１配線電極、第２配線電極、及び、第１配線電極と第２配線電極との間に配置される挿入部材１０３を形成する工程と、上面視において、挿入部材１０３と少なくとも一部が重なるように、第１配線電極及び第２配線電極に半導体素子８０を、第１金属接続部材５０と第２金属接続部材６０とを介してフリップチップ接続する工程と、実装基板１０と、実装基板１０にフリップチップ接続された半導体素子８０との間に、挿入部材１０３に沿って樹脂４０を充填する工程とを備える。実施の形態２に係る半導体装置２の製造方法では、上面視において、挿入部材１０３は、半導体素子８０の外側に位置する延伸部１２０を有し、樹脂４０を充填する工程において、樹脂４０を延伸部１２０に滴下する。
このような製造方法によれば、延伸部１２０に滴下された樹脂４０は、延伸部１２０から延在されており、且つ、半導体素子８０の下方に位置する間挿部１６０に向かう方向に、延伸部１２０に沿って濡れ広がりやすくなる。そのため、隙間部１４０における樹脂４０の充填速度が上昇する。これにより、隙間部１４０に樹脂４０がさらに早く充填され得る。
また、例えば、延伸部１２０は、上面視において、第１配線電極と第２配線電極との離間距離よりも大きな幅の幅広部１３０を有する。また、実施の形態２に係る半導体装置２の製造工程における、樹脂４０を充填する工程において、樹脂４０を幅広部１３０に滴下する。
このような製造方法によれば、幅広部１３０の中心に滴下した樹脂４０は、幅広部１３０から実装基板１０の主面１５０上に濡れ広がりにくくなり、且つ、幅広部１３０から間挿部１６０へ濡れ広がりやすくなる。そのため、樹脂４０の隙間部１４０への充填速度は、さらに向上され得る。
（変形例）
続いて、実施の形態２に係る半導体装置の変形例について説明する。なお、以下で説明する変形例においては、実施の形態２に係る半導体装置が備える各構成要素との差異点を中心に説明し、同一の構成要素については、説明を簡略化又は省略する場合がある。また、以下で説明する変形例１〜３は、それぞれ実施の形態２に係る半導体装置２と挿入部材の上面視形状のみが異なる。そのため、変形例１〜３を説明するための図である図１８〜図２０においては、変形例１〜３に係る挿入部材を部分的に拡大して示しており、実施の形態２に係る半導体装置２が備える各構成要素の一部を省略して示している。また、図１８〜図２０、及び、図２３においては、半導体素子８０を、半導体素子８０が位置する場所に破線で模式的に示している。
［変形例１］
図１８は、実施の形態２の変形例１に係る半導体装置２ａが備える挿入部材１０４を示す部分拡大上面図である。
挿入部材１０４は、上面視で半導体素子８０と重なる場所に位置する間挿部１６０と、上面視で半導体素子８０と重ならない位置まで間挿部１６０から延在している延伸部１２１と、を有する。また、挿入部材１０５は、例えば、図１５に示す挿入部材１０３とは異なり、幅広部１３０を有さない。このような構成によっても、樹脂４０を充填する際に延伸部１２０に樹脂４０を滴下することで、樹脂４０を隙間部１４０へ濡れ広がりやすくすることができる。
［変形例２］
図１９は、実施の形態２の変形例２に係る半導体装置２ｂが備える挿入部材１０５を示す部分拡大上面図である。
挿入部材１０５は、上面視で半導体素子８０と重なる場所に位置する間挿部１６０と、上面視で半導体素子８０と重ならない位置まで間挿部１６０から延在している延伸部１２２と、を有する。また、延伸部１２２は、上面視において、隣り合う２つの配線電極２０、つまり、第１配線電極及び第２配線電極の間の間隔よりも幅の広い幅広部１３１を有する。また、幅広部１３１は、上面視で円形となっている。樹脂４０は、実装基板１０に滴下された場合、初めは上面視で円形となる。そのため、幅広部１３１の上面視形状を円形とすることで、幅広部１３０の広い面積に樹脂４０を滴下することができる。
［変形例３］
図２０は、実施の形態２の変形例３に係る半導体装置２ｃが備える挿入部材１０６を示す部分拡大上面図である。
挿入部材１０６は、上面視で半導体素子８０と重なる場所に位置する間挿部１６０と、上面視で半導体素子８０と重ならない位置まで間挿部１６０から延在している延伸部１２３と、を有する。また、延伸部１２３は、上面視において、隣り合う２つの配線電極２０、つまり、第１配線電極及び第２配線電極の間の間隔よりも幅の広い幅広部１３２を有する。また、幅広部１３２は、上面視で帯状となっており、上面視で樹脂４０を吐出する図示しない樹脂滴下ノズルが樹脂４０を滴下している間に半導体素子８０近傍を移動する移動方向に沿って延在している。本実施の形態では、幅広部１３２の延在方向は、間挿部１６０の延在方向に対して直交する方向となっている。これにより、図示しない樹脂滴下ノズルが半導体素子８０の近傍を移動中においても、図示しない樹脂滴下ノズルから滴下される樹脂４０は、幅広部１３２に滴下されやすくなる。
［変形例４］
図２１は、実施の形態２の変形例４に係る半導体装置２ｄを示す上面図である。図２２は、図２１のＸＸＩＩ−ＸＸＩＩ線における、実施の形態２の変形例４に係る半導体装置２ｄを示す断面図である。図２３は、実施の形態２の変形例４に係る半導体装置２ｄが備える挿入部材１０７を説明するための上面図である。なお、図２３では、半導体装置２ｄが備える波長変換部材３０及び樹脂４０の図示を省略している。
半導体装置２ｄは、１つの半導体素子８０と１つの波長変換部材３０とを備える点が、半導体装置２とは異なる。つまり、半導体装置２ｄは、半導体装置２とは半導体素子８０及び波長変換部材３０を備える数が異なる。このように、半導体装置２ｄが備える各構成要素の数は、特に限定されない。
また、半導体装置２ｄにおいては、実装基板１０には、２つの配線電極２１、２２が形成されている。配線電極（第１配線電極）２１及び配線電極（第２配線電極）２２は、配線電極２０と同様に、実装基板１０の主面１５０に配置され、半導体素子８０と電気的に接続されるパターン配線である。より具体的には、半導体装置２ｄは、実装基板１０の主面１５０に配置される第１配線電極２１と、実装基板１０の主面１５０に配置される第２配線電極２２と、実装基板１０の主面１５０であって、第１配線電極２１及び第２配線電極２２の間に少なくとも一部が配置される挿入部材１０７と、を備える。
挿入部材１０７は、第１配線電極２１及び第２配線電極２２の間に配置される間挿部１６０と、間挿部１６０から延在して形成され、上面視で半導体素子８０の外側に位置する、つまり、上面視で半導体素子８０と重ならない延伸部１２４と、を有する。延伸部１２４は、上面視において、第１配線電極２１と第２配線電極２２との間隔より幅が広い幅広部１３３を有する。図２３に示すように、挿入部材１０７は、上面視でＴ字状となっている。このように、挿入部材１０７の上面視形状は、半導体素子８０、第１配線電極２１、及び、第２配線電極２２の配置、形状等に応じて、適宜変更がなされてよい。
（その他の実施の形態）
以上、本開示の実施の形態及び変形例に係る半導体装置及び半導体装置の製造方法について、各実施の形態及び変形例に基づいて説明したが、本開示は、これらの実施の形態及び変形例に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態及び変形例に施したもの、又は、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つ又は複数の態様の範囲内に含まれてもよい。
例えば、実装基板１０及び挿入部材１００の濡れ性を比較する場合、半導体装置１が備える実施の樹脂４０との濡れ性ではなく、他の材料の樹脂との濡れ性で比較してもよい。例えば、半導体装置１が備える樹脂４０がシリコーン樹脂である場合に、実装基板１０及び挿入部材１００の濡れ性を比較するとき、エポキシ樹脂を用いてもよい。
また、上面視において、半導体素子８０と実装基板１０との間隔、挿入部材１００の幅、及び、隣り合う配線電極２０の間隔は、上述した条件に限られるものではない。半導体装置１、２に要求される性能の範囲内であって、且つ、半導体素子８０を実装基板１０に実装する際に電気的短絡が発生しない範囲であれば、適宜変更がなされてよい。例えば、半導体素子８０と実装基板１０との間隔を所望の間隔とするために、第１電気接続部材５０及び第２電気接続部材６０のサイズ、形状等は、任意に決定されてよい。
また、配線電極２０の上面視形状、数、配置等は、特に限定されない。例えば、複数の半導体素子８０を備える半導体装置１、２を製造する場合において、半導体素子８０を実装基板１０にフリップチップ接続する際に、複数の半導体素子８０を直列接続にするか並列接続にするかが任意に選択できるように、配線電極２０は、実装基板１０に形成されてよい。
本開示の半導体装置は、実装基板にフリップチップ接続される半導体素子を有する半導体装置に利用でき、例えば、半導体素子としてＬＥＤが用いられたＬＥＤ発光装置に適用できる。
１、１ａ、１ｂ、１ｃ、１ｄ、２、２ａ、２ｂ、２ｃ、２ｄ 半導体装置
１０ 実装基板
２０ 配線電極
２１ 配線電極（第１配線電極）
２２ 配線電極（第２配線電極）
３０ 波長変換部材
４０ 樹脂
５０、５１ 第１電気接続部材
６０、６１ 第２電気接続部材
７０ 保護素子
８０ 半導体素子
８１、８２ パッド電極
９０ ダム材
１００、１０１、１０２、１０３、１０４、１０５、１０６、１０７ 挿入部材
１１０ 凹凸部
１１１ 凸部
１１２ 凹部
１２０、１２１、１２２、１２３、１２４ 延伸部
１３０、１３１、１３２、１３３ 幅広部
１４０ 隙間部
１５０ 主面
１６０ 間挿部
１８０ 接続部
２００、２０１、２０２、２０３、２０４、２０５、２０６、２０７ 滴下位置

Claims (10)

  1. 実装基板と、
    前記実装基板の主面に配置される、第１配線電極、第２配線電極、及び、前記第１配線電極と前記第２配線電極との間に配置される挿入部材と、
    前記第１配線電極及び前記第２配線電極に対し、第１電気接続部材と第２電気接続部材とを介してフリップチップ接続され、且つ、上面視において前記挿入部材と少なくとも一部が重なる半導体素子と、
    前記半導体素子と前記実装基板との間に配置される樹脂とを備え、
    前記樹脂に対する前記挿入部材の濡れ性は、前記樹脂に対する前記実装基板の濡れ性よりも高く、
    前記樹脂は、前記半導体素子と前記挿入部材とに接して配置される
    半導体装置。
  2. 前記挿入部材は、長尺であり、且つ、前記半導体素子と対向する面に、前記半導体素子に向かって突出する凸部を１以上有する凹凸部を有し、
    前記凸部は、前記挿入部材の長手方向に沿って延在している
    請求項１に記載の半導体装置。
  3. 前記挿入部材は、前記第１配線電極及び第２配線電極と離間して配置される
    請求項１または２に記載の半導体装置。
  4. 前記第１配線電極、前記第２配線電極及び前記挿入部材は、同一の材料からなる
    請求項３に記載の半導体装置。
  5. 上面視において、前記挿入部材は、前記半導体素子の外側に位置する延伸部を有する
    請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記延伸部は、上面視において、前記第１配線電極と前記第２配線電極との離間距離よりも大きな幅の幅広部を有する
    請求項５に記載の半導体装置。
  7. 前記実装基板の主面は、ＡｌＮ、Ａｌ２Ｏ３、ＢｅＯ、ＳｉＣ、ＳｉＯ２、及び、ＳｉＮから選ばれる１つで形成されており、
    前記挿入部材の表面は、Ａｕ、Ａｌ、及び、Ｃｕから選ばれる１つで形成されており、
    前記樹脂は、シリコーン樹脂、及び、エポキシ樹脂から選ばれる少なくとも１つを含む
    請求項１〜６のいずれか１項に記載の半導体装置。
  8. 実装基板の主面上に、第１配線電極、第２配線電極、及び、前記第１配線電極と前記第２配線電極との間に配置される挿入部材を形成する工程と、
    上面視において、前記挿入部材と少なくとも一部が重なるように、前記第１配線電極及び前記第２配線電極に対し、半導体素子を、第１電気接続部材と第２電気接続部材とを介してフリップチップ接続する工程と、
    前記実装基板と、前記実装基板にフリップチップ接続された前記半導体素子との間に、前記挿入部材に沿って樹脂を充填する工程とを備えた
    半導体装置の製造方法。
  9. 上面視において、前記挿入部材は、前記半導体素子の外側に位置する延伸部を有し、
    前記樹脂を充填する工程において、前記樹脂を前記延伸部に滴下する
    請求項８に記載の半導体装置の製造方法。
  10. 前記延伸部は、上面視において、前記第１配線電極と前記第２配線電極との離間距離よりも大きな幅の幅広部を有し、
    前記樹脂を充填する工程において、前記樹脂を前記幅広部に滴下する
    請求項９に記載の半導体装置の製造方法。
JP2018230523A 2018-12-10 2018-12-10 半導体装置及び半導体装置の製造方法 Active JP7202869B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018230523A JP7202869B2 (ja) 2018-12-10 2018-12-10 半導体装置及び半導体装置の製造方法
US16/706,242 US11239144B2 (en) 2018-12-10 2019-12-06 Semiconductor device and method of producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018230523A JP7202869B2 (ja) 2018-12-10 2018-12-10 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020095995A true JP2020095995A (ja) 2020-06-18
JP7202869B2 JP7202869B2 (ja) 2023-01-12

Family

ID=70971146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018230523A Active JP7202869B2 (ja) 2018-12-10 2018-12-10 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11239144B2 (ja)
JP (1) JP7202869B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122827A (ja) * 1993-10-26 1995-05-12 Sony Corp 電子部品実装用基板
JP2001352013A (ja) * 2000-06-07 2001-12-21 Nec Corp 半導体装置とその製造方法
JP2007134540A (ja) * 2005-11-11 2007-05-31 Murata Mfg Co Ltd 半導体装置およびその製造方法
JP2008004674A (ja) * 2006-06-21 2008-01-10 Fujitsu Ltd 半導体素子及び回路基板からなる半導体装置
US20080277802A1 (en) * 2007-05-10 2008-11-13 Siliconware Precision Industries Co., Ltd. Flip-chip semiconductor package and package substrate applicable thereto
JP2015188053A (ja) * 2014-03-12 2015-10-29 豊田合成株式会社 発光装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3690171B2 (ja) * 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
JP4361658B2 (ja) 2000-02-14 2009-11-11 富士通マイクロエレクトロニクス株式会社 実装基板及び実装方法
WO2008111345A1 (ja) 2007-03-09 2008-09-18 Nec Corporation 電子機器及び電子機器の製造方法
US8502398B2 (en) 2007-10-05 2013-08-06 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
WO2017013870A1 (ja) 2015-07-22 2017-01-26 パナソニックＩｐマネジメント株式会社 発光装置
JP7250684B2 (ja) 2017-09-27 2023-04-03 ヌヴォトンテクノロジージャパン株式会社 光源装置及び投光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122827A (ja) * 1993-10-26 1995-05-12 Sony Corp 電子部品実装用基板
JP2001352013A (ja) * 2000-06-07 2001-12-21 Nec Corp 半導体装置とその製造方法
JP2007134540A (ja) * 2005-11-11 2007-05-31 Murata Mfg Co Ltd 半導体装置およびその製造方法
JP2008004674A (ja) * 2006-06-21 2008-01-10 Fujitsu Ltd 半導体素子及び回路基板からなる半導体装置
US20080277802A1 (en) * 2007-05-10 2008-11-13 Siliconware Precision Industries Co., Ltd. Flip-chip semiconductor package and package substrate applicable thereto
JP2015188053A (ja) * 2014-03-12 2015-10-29 豊田合成株式会社 発光装置及びその製造方法

Also Published As

Publication number Publication date
US11239144B2 (en) 2022-02-01
US20200185316A1 (en) 2020-06-11
JP7202869B2 (ja) 2023-01-12

Similar Documents

Publication Publication Date Title
US10892393B2 (en) Light emitting device having external connection with different width
US8450764B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
JP6848245B2 (ja) 発光装置
US10326064B2 (en) Light emitting device and method of manufacturing same
JP6481458B2 (ja) 発光装置の製造方法
US20200212278A1 (en) Light emitting element, light emitting device, and method for manufacturing light emitting element
KR20150039689A (ko) 복합 수지 및 전자 디바이스
JP2023100965A (ja) 反射性側面コーディングを伴う発光デバイスパッケージ
JP2012015437A (ja) 半導体発光装置
US10546988B2 (en) Light emitting device and solder bond structure
JP7202869B2 (ja) 半導体装置及び半導体装置の製造方法
JP2015185685A (ja) 発光装置の製造方法及び照明装置
US11024770B2 (en) Light emitting element and light emitting device
US20230246140A1 (en) Light-emitting device and method for manufacturing light-emitting device
JP2022016845A (ja) 発光装置及び発光装置の製造方法
JP2022016844A (ja) 発光装置及び発光装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190111

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221226

R150 Certificate of patent or registration of utility model

Ref document number: 7202869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150