JP2020095107A - アクティブマトリックス型表示装置及びその制御方法 - Google Patents

Abstract

【課題】階調数を効率良く増加させることが可能なアクティブマトリックス型表示装置及びその制御方法を提供すること。【解決手段】本発明のアクティブマトリックス型表示装置１は、発光ダイオードＬＤ１を有する複数の画素１１を備え、各画素１１は、１フレーム毎に、最小発光期間に２の整数べき乗を乗じた互いに異なる期間の複数のサブフレームと、最小発光期間に２の小数べき乗を乗じた期間の追加のサブフレームと、のうち、映像信号に応じた組み合わせのサブフレームの期間に発光ダイオードＬＤ１を発光させることによって、映像信号に応じた階調値の画像を表示するように構成されている。【選択図】図８

Description

本発明は、アクティブマトリックス型表示装置及びその制御方法に関し、例えば階調数を効率良く増加させるのに適したアクティブマトリックス型表示装置及びその制御方法に関する。

有機ＥＬ（Electro Luminescence）ディスプレイやＬＥＤ（Light Emitting Diode）ディスプレイなどの自発光型かつアクティブマトリックス型の表示装置は、デジタルＰＷＭ（Pulse Width Modulation）駆動によって、各画素に所望の階調値（画素値）の画像を表示させている。

デジタルＰＷＭ駆動では、各画素によって表示される画像の階調値が１フレーム（１Ｆ）当たりの発光期間によって決定される。ここで、各画素によって表示される画像の１フレームは、時間幅の異なるｚ個（ｚは２以上の整数）のサブフレームによって構成されている。より具体的には、１フレームを構成するｚ個のサブフレームは、最小発光期間１ｓＦに、べき指数が０からｚ−１までのｚ個の２のべき乗、をそれぞれ乗じた期間を示している。

各画素は、１フレームを構成する複数のサブフレームのうち、映像信号に応じた組み合わせのサブフレームの期間に発光素子を発光させることにより、当該映像信号に応じた階調値の画像を表示している。このようなデジタルＰＷＭ駆動に関連する技術は、例えば、特許文献１、特許文献２及び特許文献３に開示されている。

特開２００４−２７１８９９号公報 特開２００８−５８９２１号公報 特開２０１６−８５２７３号公報

ところで、近年では、各画素によって表示される画像の高階調化が求められている。画像の高階調化を実現するためには、１フレームを構成する複数のサブフレームの数を増加させる必要がある。

しかしながら、関連する技術の表示装置では、高階調化の要求に伴って１フレームを構成する複数のサブフレームの数の増加が進むと、ある時点から、複数のサブフレームの期間の合計と１フレームの期間との間のずれを十分に抑制することができなくなってしまう。この場合、１フレームの期間には発光素子を発光させることのできない期間（発光不使用期間）が形成されてしまう。そのため、関連する技術の表示装置では、各画素によって表示される画像の階調数を効率良く増加させることができないという問題があった。

本発明は、上記問題に鑑みてなされたものであり、階調数を効率良く増加させることが可能なアクティブマトリックス型表示装置及びその制御方法を提供することを目的とする。

本発明に係るアクティブマトリックス型表示装置は、発光素子を有する複数の画素を備え、前記各画素は、１フレーム毎に、最小発光期間に２の整数べき乗を乗じた互いに異なる期間の複数のサブフレームと、前記最小発光期間に２の小数べき乗を乗じた期間の追加のサブフレームと、のうち、映像信号に応じた組み合わせのサブフレームの期間に前記発光素子を発光させることによって、当該映像信号に応じた階調値の画像を表示するように構成されている。それにより、１フレームの期間と、１フレームを構成する複数のサブフレームの期間の合計と、を近づけることができるため、階調数を効率良く増加させることができる。

また、本発明に係るアクティブマトリックス型表示装置の制御方法は、発光素子を有する複数の画素を備えたアクティブマトリックス型表示装置の制御方法であって、前記各画素では、１フレーム毎に、最小発光期間に２の整数べき乗を乗じた互いに異なる期間の複数のサブフレームと、前記最小発光期間に２の小数べき乗を乗じた期間の追加のサブフレームと、のうち、映像信号に応じた組み合わせのサブフレームの期間に前記発光素子を発光させることによって、当該映像信号に応じた階調値の画像を表示させる。それにより、１フレームの期間と、１フレームを構成する複数のサブフレームの期間の合計と、を近づけることができるため、階調数を効率良く増加させることができる。

本発明により、階調数を効率良く増加させることが可能なアクティブマトリックス型表示装置及びその制御方法を提供することができる。

実施の形態１に係るアクティブマトリックス型表示装置の構成例を示す図である。 図１に示すアクティブマトリックス型表示装置に設けられた画素の具体的な構成例を示す図である。 比較例に係るアクティブマトリックス型表示装置に設けられた画素によって表示される画像の１フレーム及びそれに形成される複数のサブフレームを示す図である。 比較例に係るアクティブマトリックス型表示装置に設けられた複数の行走査線を伝搬するパルス信号Ｐ１〜Ｐｐの動作を示すタイミングチャートである。 比較例に係るアクティブマトリックス型表示装置に設けられた画素の発光状態の例を示す図である。 比較例に係るアクティブマトリックス型表示装置に設けられた画素によって表示される画像の階調値と、当該画素の発光状態と、の関係を示す図である。 比較例に係るアクティブマトリックス型表示装置の課題を説明するための図である。 実施の形態１に係るアクティブマトリックス型表示装置に設けられた画素によって表示される画像の１フレーム及びそれに形成される複数のサブフレームを示す図である。 実施の形態１に係るアクティブマトリックス型表示装置に設けられた複数の行走査線を伝搬するパルス信号Ｐ１〜Ｐｐの動作を示すタイミングチャートである。 実施の形態１に係るアクティブマトリックス型表示装置に設けられた画素の発光状態の例を示す図である。 実施の形態１に係るアクティブマトリックス型表示装置に設けられた画素によって表示される画像の階調値と、当該画素の発光状態と、の関係を示す図である。 関連技術の表示装置の課題を説明するための図である。 実施の形態１に係るアクティブマトリックス型表示装置に設けられた画素の変形例を示す図である。 実施の形態２に係るアクティブマトリックス型表示装置に設けられた画素によって表示される画像の１フレーム及びそれに形成される複数のサブフレームを示す図である。 実施の形態２に係るアクティブマトリックス型表示装置に設けられた画素によって表示される画像の階調値と、当該画素の発光状態と、の関係を示す図である。

＜実施の形態１＞
図１は、実施の形態１に係るアクティブマトリックス型表示装置１の構成例を示す図である。

図１に示すように、アクティブマトリックス型表示装置１は、例えば、有機ＥＬディスプレイやＬＥＤディスプレイ等であって、パネル１０と、制御ＩＣが搭載されたプリント配線板（ＰＣＢ）２０と、パネル１０とプリント配線板２０とを接続するフレキシブルプリント配線板（ＦＰＣ）３０と、を少なくとも備える。

パネル１０は、規則的に配置された複数の画素（ピクセル）１１と、垂直制御回路１２と、水平制御回路１３と、を備える。垂直制御回路１２及び水平制御回路１３は、パネル１０の外部、例えば、プリント配線板２０に設けられても良い。なお、これらの回路を構成する各トランジスタには、例えば、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）が用いられている。

複数の画素１１の配置領域には、水平方向（Ｘ軸方向）に延びるｐ行（ｐは２以上の整数）の行走査線Ｇ１〜Ｇｐと、垂直方向（Ｙ軸方向）に延びるｑ列（ｑは２以上の整数）のデータ線Ｄ１〜Ｄｑと、が配線されている。複数の画素１１は、行走査線Ｇ１〜Ｇｐとデータ線Ｄ１〜Ｄｑとが交差する合計ｐ×ｑ個の交差部にマトリックス状に配置されている。

垂直制御回路１２は、例えば制御ＩＣからの指示に従って、デジタルＰＷＭ制御用のｐ行のパルス信号Ｐ１〜Ｐｐをそれぞれ行走査線Ｇ１〜Ｇｐに出力する。水平制御回路１３は、映像信号の書き込み対象として一行毎に選択されるｑ個の画素１０向けのｑ個のデジタルの映像信号Ｖ１〜Ｖｑをそれぞれデータ線Ｄ１〜Ｄｑに出力する。

≪画素１１の具体的な構成例≫
図２は、ｉ（ｉは１〜ｐの任意の整数）行目かつｊ（ｊは１〜ｑの任意の整数）列目に設けられた画素１１の具体的な構成例を画素１１ａとして示す図である。

図２に示すように、画素１１ａは、ドライブトランジスタＴＲ１と、スイッチトランジスタＴＲ２と、コンデンサＣ１と、発光素子の一つである発光ダイオードＬＤ１と、を備える。

なお、本実施の形態では、ドライブトランジスタＴＲ１及びスイッチトランジスタＴＲ２が何れもＮチャネルＭＯＳトランジスタである場合を例に説明するが、それに限られず、ＰチャネルＭＯＳトランジスタであっても良い。但し、その場合、ドライブトランジスタＴＲ１及びスイッチトランジスタＴＲ２のオンオフを制御する信号の電圧レベルは反転して用いられる。

ドライブトランジスタＴＲ１は、発光ダイオードＬＤ１のアノードと、電源電圧ＶＤＤの供給源である電源電圧源ＶＤＤと、の間に設けられている。

スイッチトランジスタＴＲ２は、データ線ＤｉとドライブトランジスタＴＲ１のゲートとの間に設けられ、行走査線Ｇｉを伝搬するパルス信号Ｐｉに基づいてオンオフを切り替える。また、コンデンサＣ１は、ドライブトランジスタＴＲ１のゲート及びソース間に設けられている。

例えば、パルス信号ＰｉのＨレベルのパルス波形によってスイッチトランジスタＴＲ２が一時的にオンすることにより、データ線Ｄｉを伝搬する映像信号ＶｉがスイッチトランジスタＴＲ２を介してドライブトランジスタＴＲ１のゲートに印可される。なお、ドライブトランジスタＴＲ１のゲートに印可された映像信号Ｖｉの電圧レベル（Ｈレベル又Ｌレベル）は、次にパルス信号Ｐｉが立ち上がるまでコンデンサＣ１によって保持される。つまり、ドライブトランジスタＴＲ１のゲートに印可された映像信号Ｖｉの電圧レベルは、パルス信号Ｐｉのパルス波形によって区切られたサブフレームの期間、維持される。

例えば、映像信号Ｖｉの電圧レベルがＨレベルの場合、ドライブトランジスタＴＲ１がオンするため、発光ダイオードＬＤ１のアノードには、電源電圧（定電圧）ＶＤＤが印可される。それにより、発光ダイオードＬＤ１は、このサブフレームの期間中、発光する。それに対し、映像信号Ｖｉの電圧レベルがＬレベルの場合、ドライブトランジスタＴＲ１がオフするため、発光ダイオードＬＤ１のアノードに電源電圧ＶＤＤは印可されない。それにより、発光ダイオードＬＤ１は、このサブフレームの期間中、発光しない。

この画素１１ａは、画像の１フレームを構成する時間幅の異なる複数のサブフレームのうち、映像信号Ｖｉに応じた組み合わせのサブフレームの期間に発光ダイオードＬＤ１を発光させることにより、映像信号Ｖｉに応じた階調値の画像を表示する。

≪比較例に係るアクティブマトリックス型表示装置の説明≫
実施の形態１に係るアクティブマトリックス型表示装置の詳細について説明する前に、比較例に係るアクティブマトリックス型表示装置について説明する。

図３は、比較例に係るアクティブマトリックス型表示装置に設けられた画素によって表示される画像の１フレーム及びそれに形成される複数のサブフレームを示す図である。

図３の比較例では、１行目の各画素１１によって表示される画像の１フレーム（１Ｆ）は、パルス信号Ｐ１のＨレベルのパルス波形によって区分された６個のサブフレーム（以下、第１〜第６サブフレームとも称す）によって構成されている。同様にして、２〜ｐ行目の各画素１１によって表示される画像の１フレームは、それぞれ、パルス信号Ｐ２〜ＰｐのＨレベルのパルス波形によって区分された６個のサブフレームによって構成されている。

ここで、１フレームを構成する６個のサブフレームは、最小発光期間１ｓＦに、べき指数が０から５までの６個の２のべき数、をそれぞれ乗じた期間を示している。より詳細には、１フレームを構成する６個のサブフレームは、最小発光期間１ｓＦに、２＾０、２＾１、２＾２、２＾３、２＾４及び２＾５をそれぞれ乗じた期間１ｓＦ、２ｓＦ、４ｓＦ、８ｓＦ、１６ｓＦ及び３２ｓＦを示している。

図４は、比較例に係るアクティブマトリックス型表示装置に設けられた複数の行走査線を伝搬するパルス信号Ｐ１〜Ｐｐの動作を示すタイミングチャートである。

既に説明したように、垂直制御回路１２は、パルス信号Ｐ１〜Ｐｐをそれぞれ行走査線Ｇ１〜Ｇｐに出力する。ここで、図４に示すように、垂直制御回路１２は、ｐ行のパルス信号Ｐ１〜Ｐｐを、信号書き込み期間（＝パルス信号のパルス幅）の周期で１行目からｐ行目にかけて１行ずつ順番に出力している。

例えば、まず、水平制御回路１３は、１行目のｑ個の画素１１の第１サブフレーム用の映像信号Ｖ１〜Ｖｑを、それぞれデータ線Ｄ１〜Ｄｑに出力する。その後、パルス信号Ｐ１が立ち上がることにより、データ線Ｄ１〜Ｄｑを伝搬する映像信号Ｖ１〜Ｖｑは１行目のｑ個の画素１１に印可される。それにより、１行目のｑ個の画素１１は、第１サブフレームの期間中、それぞれ映像信号Ｖ１〜Ｖｑの電圧レベルに応じた発光状態（発光又は非発光）を示す。

また、水平制御回路１３は、パルス信号Ｐ１の立ち下がり後、２行目のｑ個の画素１１の第１サブフレーム用の映像信号Ｖ１〜Ｖｑを、それぞれデータ線Ｄ１〜Ｄｑに出力する。その後、パルス信号Ｐ２が立ち上がることにより、データ線Ｄ１〜Ｄｑを伝搬する映像信号Ｖ１〜Ｖｑは２行目のｑ個の画素１１に印可される。それにより、２行目のｑ個の画素１１は、第１サブフレームの期間中、それぞれ映像信号Ｖ１〜Ｖｑの電圧レベルに応じた発光状態を示す。このような動作は、ｐ行目のｑ個の画素１１に対してまで繰り返される。

その後、水平制御回路１３は、１行目のｑ個の画素１１の第２サブフレーム用の映像信号Ｖ１〜Ｖｑを、それぞれデータ線Ｄ１〜Ｄｑに出力する。その後、パルス信号Ｐ１が立ち上がることにより、データ線Ｄ１〜Ｄｑを伝搬する映像信号Ｖ１〜Ｖｑは１行目のｑ個の画素１１に印可される。それにより、１行目のｑ個の画素１１は、第２サブフレームの期間中、それぞれ映像信号Ｖ１〜Ｖｑの電圧レベルに応じた発光状態を示す。

また、水平制御回路１３は、パルス信号Ｐ１の立ち下がり後、２行目のｑ個の画素１１の第２サブフレーム用の映像信号Ｖ１〜Ｖｑを、それぞれデータ線Ｄ１〜Ｄｑに出力する。その後、パルス信号Ｐ２が立ち上がることにより、データ線Ｄ１〜Ｄｑを伝搬する映像信号Ｖ１〜Ｖｑは２行目のｑ個の画素１１に印可される。それにより、２行目のｑ個の画素１１は、第２サブフレームの期間中、それぞれ映像信号Ｖ１〜Ｖｑの電圧レベルに応じた発光状態を示す。このような動作は、ｐ行目のｑ個の画素１１に対してまで繰り返される。

上述のような各行の画素１１の発光状態の制御は、第１サブフレームから第６サブフレームにかけて順番に行われる。それにより、パネル６には、映像信号Ｖ１〜Ｖｑに応じた１フレーム当たりの画像が表示される。

図５は、比較例に係るアクティブマトリックス型表示装置に設けられた画素の１フレーム当たりの発光状態の例を示す図である。例えば、最小階調値０の画像を表示させる場合、１フレームを構成する複数のサブフレーム（ここでは６個のサブフレーム）の全てにおいて発光素子が非発光となっている。階調値５の画像を表示させる場合、１フレームを構成する６個のサブフレームのうち第１サブフレーム（１ｓＦ）及び第３サブフレーム（４ｓＦ）の期間に発光素子を発光させている。階調値６１の画像を表示させる場合、１フレームを構成する６個のサブフレームのうち第１、３〜６サブフレーム（１ｓＦ，４ｓＦ，８ｓＦ，１６ｓＦ，３２ｓＦの合計６１ｓＦ）の期間に発光素子を発光させている。また、最大階調値６３の画像を表示させる場合、１フレームを構成する６個のサブフレームの全て（合計６３ｓＦ）において発光素子を発光させている。

図６は、比較例に係るアクティブマトリックス型表示装置に設けられた画素によって表示される画像の階調値と、当該画素の１フレーム当たりの発光状態と、の関係を示す図である。図６に示すように、各画素１１では、１フレームを構成する６個のサブフレームのそれぞれの発光状態が制御されることにより、最小階調値０から最大階調値６３までの各階調値の画像が表示可能となっている。

しかしながら、比較例に係るアクティブマトリックス型表示装置では、高階調化の要求に伴って１フレームを構成する複数のサブフレームの数の増加が進むと、ある時点から、複数のサブフレームの期間の合計と１フレームの期間との間のずれを十分に抑制することができなくなってしまう。

具体的には、一般的にデジタルＰＷＭ駆動では、最小発光期間１ｓＦが、信号書き込み期間（パルス信号Ｐ１等のパルス幅）×Ｋ（Ｋは任意の整数）となるように調整されている。ここで、高階調化の要求に伴って１フレームを構成する複数のサブフレームの数を増加させる場合、例えば信号書き込み期間を短くしたりＫ値を小さくしたりして最小発光期間を短く調整することにより、複数のサブフレームの期間の合計と１フレームの期間とのずれを最小限に抑えている。しかしながら、高階調化がさらに進み、信号書き込み期間がデバイス限界値に達し、Ｋ値も下限値に達すると、最小発光期間をこれ以上短くすることができなくなってしまうため、複数のサブフレームの期間の合計と１フレームの期間との間のずれを抑制することができなくなってしまう。

例えば、図７の例で説明すると、第１〜第６サブフレームの期間（２＾０ｓＦ〜２＾５ｓＦ）の合計と１フレームの期間とでは、第１〜第６サブフレームの期間の合計が１フレームの期間よりも短くなってしまうため、１フレームの期間には、発光素子を発光させることのできない発光不使用期間が形成されてしまう。つまり、１フレームの期間のうち発光素子を発光させることのできる期間が制限されてしまう。そのため、比較例に係るアクティブマトリックス型表示装置では、各画素１１によって表示される画像の階調数を効率良く増加させることができないという問題があった。また、画像のピーク輝度が低下してしまうという問題もあった。

なお、第１〜第６サブフレームにさらに第７サブフレーム（２＾６ｓＦ＝６４ｓＦ）を追加しようとすると、第１〜第７サブフレームの期間（２＾０ｓＦ〜２＾６ｓＦ）の合計が１フレームの期間よりも長くなってしまう。つまり、第１〜第７サブフレームの期間（２＾０ｓＦ〜２＾６ｓＦ）の合計が１フレーム内に収まりきらなくなってしまう。

そこで、発明者らは、各画素１１によって表示される画像の１フレームを、２の整数べき乗で表される複数のサブフレームだけでなく、２の小数べき乗で表される追加のサブフレームを用いて構成することにより、階調数を効率良く増加させることを可能にした実施の形態１に係るアクティブマトリックス型表示装置を見いだした。

≪実施の形態１に係るアクティブマトリックス型表示装置の説明≫
図８は、実施の形態１に係るアクティブマトリックス型表示装置１に設けられた画素によって表示される画像の１フレーム及びそれに形成される複数のサブフレームを示す図である。

図８の例では、１行目の各画素１１によって表示される画像の１フレーム（１Ｆ）は、パルス信号Ｐ１のＨレベルのパルス波形によって区分された６個のサブフレーム（第１〜第６サブフレーム）及び１個の追加サブフレーム（第７サブフレーム）によって構成されている。同様にして、２〜ｐ行目の各画素１１によって表示される画像の１フレームは、それぞれ、パルス信号Ｐ２〜ＰｐのＨレベルのパルス波形によって区分された６個のサブフレーム及び１個の追加サブフレームによって構成されている。

ここで、各画素１１によって表示される画像の１フレームを構成する７個のサブフレームのうち、第１〜第６サブフレームは、最小発光期間１ｓＦに、べき指数が０から５までの６個の２のべき乗（以下、２の整数べき乗とも称す）、をそれぞれ乗じた期間を示している。より詳細には、１フレームを構成する第１〜第６サブフレームは、最小発光期間１ｓＦに、２＾０、２＾１、２＾２、２＾３、２＾４及び２＾５をそれぞれ乗じた期間１ｓＦ、２ｓＦ、４ｓＦ、８ｓＦ、１６ｓＦ及び３２ｓＦを示している。

また、追加された第７サブフレームは、最小発光期間１ｓＦに、べき指数が小数を示す２のべき乗（以下、２の小数べき乗とも称す）、を乗じた期間を示している。ここで、２の小数べき乗は、例えば、２＾（ｎ＋ｍ）−２＾ｎとなるように調整されている（ｎは複数のサブフレームのうち最も長い期間のサブフレームのべき指数、ｍは０より大きく１より小さな任意の数値）。本例では、ｎ＝５（第６サブフレームのべき指数）であり、かつ、ｍ＝０．５が設定されているため、追加された第７サブフレームは、最小発光期間１ｓＦに、２＾（５＋０．５）−２＾５を乗じた期間１３ｓＦを示している。

このように、本実施の形態に係るアクティブマトリックス型表示装置１では、各画素１１によって表示される画像の１フレームが、最小発光期間に２の整数べき乗を乗じた期間の複数のサブフレームと、最小発光期間に２の小数べき乗を乗じた期間の追加のサブフレームと、によって構成されている。そのため、本実施の形態に係るアクティブマトリックス型表示装置１は、追加のサブフレームの期間を調整することによって、１フレームの期間と、１フレームを構成する複数のサブフレーム（追加サブフレーム含む）の期間の合計と、を近づけることができる。つまり、比較例では発光不使用期間として扱われていた期間を、発光素子の発光状態を切り替え可能な期間として用いることができる。その結果、本実施の形態に係るアクティブマトリックス型表示装置１は、高階調化の要求に応じて階調数を効率良く増加させることができる。また、高輝度化を実現することができる。

図９は、アクティブマトリックス型表示装置１に設けられた複数の行走査線を伝搬するパルス信号Ｐ１〜Ｐｐの動作を示すタイミングチャートである。

図９の例では、図４の比較例の場合と同様に、各行の画素１１の第１サブフレームから第６サブフレームまでの発光状態の制御が行われた後、各行の画素１１の第７サブフレームの発光状態が制御される。

具体的には、水平制御回路１３は、１行目のｑ個の画素１１の第７サブフレーム用の映像信号Ｖ１〜Ｖｑを、それぞれデータ線Ｄ１〜Ｄｑに出力する。その後、パルス信号Ｐ１が立ち上がることにより、データ線Ｄ１〜Ｄｑを伝搬する映像信号Ｖ１〜Ｖｑが１行目のｑ個の画素１１に印加される。それにより、１行目のｑ個の画素１１は、第７サブフレームの期間中、それぞれ映像信号Ｖ１〜Ｖｑの電圧レベルに応じた発光状態を示す。

また、水平制御回路１３は、パルス信号Ｐ１の立ち下がり後、２行目のｑ個の画素１１の第７サブフレーム用の映像信号Ｖ１〜Ｖｑを、それぞれデータ線Ｄ１〜Ｄｑに出力する。その後、パルス信号Ｐ２が立ち上がることにより、データ線Ｄ１〜Ｄｑを伝搬する映像信号Ｖ１〜Ｖｑが２行目のｑ個の画素１１に印可される。それにより、２行目のｑ個の画素１１は、第７サブフレームの期間中、それぞれ映像信号Ｖ１〜Ｖｑの電圧レベルに応じた発光状態を示す。このような動作は、ｐ行目のｑ個の画素１１に対してまで繰り返される。それにより、パネル６には、映像信号Ｖ１〜Ｖｑに応じた１フレーム当たりの画像が表示される。

図１０は、アクティブマトリックス型表示装置１に設けられた画素の発光状態の例を示す図である。例えば、最小階調値０の画像を表示させる場合、１フレームを構成する複数のサブフレーム（ここでは７個のサブフレーム）の全てにおいて発光素子を非発光にしている。階調値５の画像を表示させる場合、１フレームを構成する７個のサブフレームのうち第１サブフレーム（１ｓＦ）及び第３サブフレーム（４ｓＦ）の期間に発光素子を発光させている。階調値７４の画像を表示させる場合、１フレームを構成する７個のサブフレームのうち第１、３〜７サブフレーム（１ｓＦ，４ｓＦ，８ｓＦ，１６ｓＦ，３２ｓＦ，１３ｓＦの合計７４ｓＦ）の期間に発光素子を発光させている。また、最大階調値７６の画像を表示させる場合、１フレームを構成する７個のサブフレームの全て（合計７６ｓＦ）において発光素子を発光させている。

図１１は、アクティブマトリックス型表示装置１に設けられた画素によって表示される画像の階調値と、当該画素の１フレーム当たりの発光状態と、の関係を示す図である。図１１に示すように、各画素１１では、１フレームを構成する７個のサブフレームのそれぞれでの発光状態が制御されることにより、最小階調値０から最大階調値７６までの各階調値の画像が表示可能となっている。なお、階調値６４から最大階調値７６までの各階調値は、第７サブフレームの期間に発光素子を発光させることを前提として、第１〜第６サブフレームのそれぞれでの発光状態を制御することによって表現されている。

≪本発明と関連技術との比較≫
図１２は、特許文献３等の関連技術の表示装置の課題を説明するための図である。前述の図７の例では、第１〜第６サブフレーム及び追加予定の第７サブフレームの期間の合計が１フレームの期間よりも長くなってしまっていた。そこで、図１２の例では、第７サブフレームを、第１〜第６サブフレームの設定に用いられる最小発光期間１ｓＦよりも短い最小発光期間１ｓＦ’を用いて構成している。それにより、第１〜第７サブフレームの期間の合計と１フレームの期間とのずれが抑えられている。

しかしながら、図１２の例では、第７サブフレームの開始タイミングを表すパルス信号Ｐ１〜Ｐｐのパルス幅（信号書き込み期間）を短くする必要があるため、信号書き込み期間が既に限界値に達している場合にはこの手法を採用することはできない。

また、第７サブフレームの開始タイミングを表すパルス信号Ｐ１〜Ｐｐのシフト量が第６サブフレームの開始タイミングを表すパルス信号Ｐ１〜Ｐｐのシフト量よりも小さくなってしまうため、特に後半行の第６サブフレームの期間を維持することが困難になってしまう。

それに対し、本実施の形態に係るアクティブマトリックス型表示装置１では、パルス信号Ｐ１〜Ｐｐのパルス幅が常に一定であるため、関連技術の表示装置において発生する上記課題は発生しない。

なお、本実施の形態では、各画素１１によって表示される画像の１フレームが、２の整数べき乗で表される６個のサブフレームと、２の小数べき乗で表される追加のサブフレームと、によって構成される場合を例に説明したが、これに限られない。例えば、２の整数べき乗で表されるサブフレームの数は、許容される範囲内で任意に変更可能である。

また、各画素１１の具体的な構成は、図２に示す構成に限られず、同等の機能を実現可能な他の構成に適宜変更可能である。例えば、発光素子は、発光ダイオードに限られず、電気信号を光信号に変換可能な他の素子に適宜変更可能である。各画素１１のその他の構成例について、図１３を用いて説明する。

≪画素１１のその他の構成例≫
図１３は、画素１１のその他の構成例を画素１１ｂとして示す図である。
図１３に示すように、画素１１ｂは、画素１１ａと比較して、定電流源Ｉ１をさらに備える。定電流源Ｉ１は、電源電圧源ＶＤＤとドライブトランジスタＴＲ１との間に設けられている。画素１１ｂのその他の構成については、画素１１ａの場合と同様であるため、その説明を省略する。

例えば、映像信号Ｖｉの電圧レベルがＨレベルの場合、ドライブトランジスタＴＲ１がオンするため、発光ダイオードＬＤ１のアノードには、定電流が印可される。それにより、発光ダイオードＬＤ１は、設定されたサブフレームの期間中、発光する。それに対し、映像信号Ｖｉの電圧レベルがＬレベルの場合、ドライブトランジスタＴＲ１がオフするため、発光ダイオードＬＤ１のアノードに定電流は印可されない。それにより、発光ダイオードＬＤ１は、設定されたサブフレームの期間中、発光しない。

この画素１１ｂは、画像の１フレームを構成する時間幅の異なる複数のサブフレームのうち、映像信号Ｖｉに応じた組み合わせのサブフレームの期間に発光ダイオードＬＤ１を発光させることにより、映像信号Ｖｉに応じた階調値の画像を表示する。

＜実施の形態２＞
図１４は、実施の形態２に係るアクティブマトリックス型表示装置２に設けられた画素によって表示される画像の１フレーム及びそれに形成される複数のサブフレームを示す図である。

図８の例では、２の小数べき乗で表される第７サブフレームが、２の整数べき乗で表される第１〜第６サブフレームの後に追加されていた。それに対し、図１４の例では、２の小数べき乗で表される第７サブフレームが、２の整数べき乗で表される第１〜第６サブフレームのうち第４及び第５サブフレームの間に追加されている。

図１５は、アクティブマトリックス型表示装置２に設けられた画素によって表示される画像の階調値と、当該画素の１フレーム当たりの発光状態と、の関係を示す図である。図１５に示すように、各画素１１は、１フレームを構成する７個のサブフレームのそれぞれでの発光の有無を制御することにより、最小階調値０から最大階調値７６までの各階調値の画像を表示することができる。なお、階調値６４から最大階調値７６までの各階調値は、第７サブフレームの期間に発光素子を発光させることを前提として、第１〜第６サブフレームのそれぞれでの発光状態を制御することによって表現されている。

このように、本実施の形態に係るアクティブマトリックス型表示装置２は、アクティブマトリックス型表示装置１の場合と同等の効果を奏することができる。なお、本実施の形態では、２の小数べき乗で表される第７サブフレームが、２の整数べき乗で表される第１〜第６サブフレームのうち第４及び第５サブフレームの間に追加される場合を例に説明したが、これに限られない。２の小数べき乗で表される第７サブフレームは、２の整数べき乗で表される第１〜第６サブフレームの間の何れに設けられていてもよい。

以上のように、上記実施の形態１，２に係るアクティブマトリックス型表示装置１，２では、各画素１１によって表示される画像の１フレームが、最小発光期間に２の整数べき乗を乗じた期間の複数のサブフレームと、最小発光期間に２の小数べき乗を乗じた期間の追加のサブフレームと、によって構成されている。そのため、上記実施の形態１，２に係るアクティブマトリックス型表示装置１，２は、追加のサブフレームの期間を調整することによって、１フレームの期間と、１フレームを構成する複数のサブフレーム（追加サブフレーム含む）の期間の合計と、を近づけることができる。換言すると、比較例では発光不使用期間として扱われていた期間を、発光素子の発光状態を切り替え可能な期間として用いることができる。その結果、上記実施の形態１，２に係るアクティブマトリックス型表示装置１，２は、高階調化の要求に応じて階調数を効率良く増加させることができる。また、高輝度化を実現することができる。

１ アクティブマトリックス型表示装置
２ アクティブマトリックス型表示装置
１０ パネル
１１ 画素
１２ 垂直制御回路
１３ 水平制御回路
２０ プリント配線板
３０ フレキシブルプリント配線板
ＴＲ１ ドライブトランジスタ
ＴＲ２ スイッチトランジスタ
Ｃ１ コンデンサ
ＬＤ１ 発光ダイオード
Ｇ１〜Ｇｐ 行走査線
Ｄ１〜Ｄｑ データ線
Ｉ１ 定電流源

Claims (10)

1. 発光素子を有する複数の画素を備え、
   前記各画素は、１フレーム毎に、最小発光期間に２の整数べき乗を乗じた互いに異なる期間の複数のサブフレームと、前記最小発光期間に２の小数べき乗を乗じた期間の追加のサブフレームと、のうち、映像信号に応じた組み合わせのサブフレームの期間に前記発光素子を発光させることによって、当該映像信号に応じた階調値の画像を表示するように構成されている、
   アクティブマトリックス型表示装置。
2. 前記追加のサブフレームは、ｎを前記複数のサブフレームのうち最も長い期間のサブフレームのべき指数とし、かつ、ｍを０より大きく１より小さな任意の数値とした場合、前記最小発光期間に２＾（ｎ＋ｍ）−２＾ｎを乗じた期間となるように調整されている、
   請求項１に記載のアクティブマトリックス型表示装置。
3. 前記各画素は、１フレーム毎に、前記最小発光期間に２の整数べき乗を乗じた互いに異なる期間の前記複数のサブフレームと、前記最小発光期間に２の小数べき乗を乗じた期間の前記追加のサブフレームと、のうち、前記映像信号に応じた組み合わせのサブフレームの期間に前記発光素子を発光させることによって、当該映像信号に応じて最小階調値から最大階調値までの各階調値の画像を表示可能に構成されている、
   請求項１又は２に記載のアクティブマトリックス型表示装置。
4. 前記追加のサブフレームは、前記複数のサブフレームに続けて形成されている、
   請求項１〜３の何れか一項に記載のアクティブマトリックス型表示装置。
5. 前記追加のサブフレームは、前記複数のサブフレームの間の何れかに形成されている、
   請求項１〜３の何れか一項に記載のアクティブマトリックス型表示装置。
6. 前記各画素は、
   前記発光素子である発光ダイオードと、
   電圧又は電流の供給源と、発光ダイオードと、の間に設けられたドライブトランジスタと、
   前記発光ダイオードの発光の有無を示す前記映像信号が供給されるデータ線と、前記ドライブトランジスタのゲートと、の間に設けられ、前記複数のサブフレーム及び前記追加のサブフレームのそれぞれの開始タイミングに合わせて一時的にオンするスイッチトランジスタと、
   前記ドライブトランジスタのゲートに供給された前記映像信号の電圧を保持するためのコンデンサと、
   を備えた、
   請求項１〜５の何れか一項に記載のアクティブマトリックス型表示装置。
7. 前記複数の画素の各行に設けられた複数の行走査線と、
   前記複数の行走査線のそれぞれに、前記各画素に設けられた前記スイッチトランジスタのオンオフを制御するためのパルス信号を出力する垂直制御回路と、
   前記複数の画素の各列に設けられた複数の前記データ線と、
   前記複数のデータ線のそれぞれに、前記各画素に設けられた前記発光ダイオードの発光の有無を示す前記映像信号を出力する水平制御回路と、
   をさらに備えた、
   請求項６に記載のアクティブマトリックス型表示装置。
8. 発光素子を有する複数の画素を備えたアクティブマトリックス型表示装置の制御方法であって、
   前記各画素では、１フレーム毎に、最小発光期間に２の整数べき乗を乗じた互いに異なる期間の複数のサブフレームと、前記最小発光期間に２の小数べき乗を乗じた期間の追加のサブフレームと、のうち、映像信号に応じた組み合わせのサブフレームの期間に前記発光素子を発光させることによって、当該映像信号に応じた階調値の画像を表示させる、
   アクティブマトリックス型表示装置の制御方法。
9. 前記追加のサブフレームは、ｎを前記複数のサブフレームのうち最も長い期間のサブフレームのべき指数とし、かつ、ｍを０より大きく１より小さな任意の数値とした場合、前記最小発光期間に２＾（ｎ＋ｍ）−２＾ｎを乗じた期間となるように調整されている、
   請求項８に記載のアクティブマトリックス型表示装置の制御方法。
10. 前記各画素は、１フレーム毎に、前記最小発光期間に２の整数べき乗を乗じた互いに異なる期間の前記複数のサブフレームと、前記最小発光期間に２の小数べき乗を乗じた期間の前記追加のサブフレームと、のうち、前記映像信号に応じた組み合わせのサブフレームの期間に前記発光素子を発光させることによって、当該映像信号に応じて最小階調値から最大階調値までの各階調値の画像を表示可能に構成されている、
    請求項８又は９に記載のアクティブマトリックス型表示装置の制御方法。

Images