JP2020088115A - 圧電デバイス製造方法 - Google Patents
圧電デバイス製造方法 Download PDFInfo
- Publication number
- JP2020088115A JP2020088115A JP2018219036A JP2018219036A JP2020088115A JP 2020088115 A JP2020088115 A JP 2020088115A JP 2018219036 A JP2018219036 A JP 2018219036A JP 2018219036 A JP2018219036 A JP 2018219036A JP 2020088115 A JP2020088115 A JP 2020088115A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- bypass
- piezoelectric
- piezoelectric device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transducers For Ultrasonic Waves (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Abstract
Description
特許文献1に記載の超音波デバイスでは、グループ化された複数の圧電素子毎に、共通のバイパス配線(配線部)が電気的に接続されている。バイパス配線は、振動板において圧電素子が配置された振動領域を迂回するように配置されており、各圧電素子に対して接続配線(接続部)を介して電気的に接続されている。バイパス配線は、自身の電気抵抗を下げるために幅広に形成されている一方、接続配線は、振動領域の可撓性を損なわないように幅狭に形成されている。つまり、バイパス配線の幅が接続配線の幅よりも広くなっている。
しかし、ゾルゲル法により圧電体層を形成する際、バイパス配線と接続配線との幅の違いに起因して、これらの上に形成される圧電体層の厚みが不均一になる。具体的には、ゾルゲル法において用いられる圧電材料溶液は、液体の性質により、振動膜上の凸状部分から凹状部分に向かって液だれを生じる。接続配線により形成される凸状部分の幅の方が、バイパス配線により形成される凸状部分の幅よりも小さい場合、接続配線上から液だれする比率の方が、バイパス配線上から液だれする比率よりも大きくなる。よって、バイパス配線上に形成される圧電体層の厚みは、接続配線上に形成される圧電体層の厚みよりも厚くなる。このため、圧電体層をエッチングする際、バイパス配線上に形成された部分を完全に除去しようとすると、接続配線上に形成された部分がオーバーエッチングされ、接続配線が損傷を受けてしまう。これにより、接続配線に亀裂等が発生しやすくなり、圧電デバイスの信頼性が低下してしまう。
本発明の一実施形態に係る圧電デバイス10について、図1〜図4を参照して説明する。
図1は、圧電デバイス10の一部を厚み方向から見た平面図であり、図2は、図1の一部を示す拡大図である。図3は、図2のA−A線に対応した圧電デバイス10の断面図であり、図4は、図2のB−B線に対応した圧電デバイス10の断面図である。
圧電デバイス10は、基板1と、基板1の一方側の面に設けられた振動板2と、振動板2に設けられた複数の圧電素子3と、これらの圧電素子3を覆うように振動板2に接続された封止板4と、を備えている。なお、図1および図2では、封止板4の図示を省略している。
以降の説明にあたり、基板1の厚み方向をZ方向とし、Z方向に直交する2軸方向をそれぞれY方向およびX方向とする。
基板1の開口部11内、すなわち、壁部12に囲まれる空間内には、シリコーン樹脂等による減衰層13が充填されている。この減衰層13は、後述する振動板2の振動が収束するまでの時間を短縮すると共に、後述する振動領域Ar同士の間の振動伝播(クロストーク)を抑制する機能を有する。
なお、開口部11に対する減衰層13の充填量は任意に設定可能であり、減衰層13が開口部11の全てを埋めていなくてもよい。または、開口部11に減衰層13が充填されていなくてもよい。
また、封止板4には、後述する第1電極端子31Pや第2電極端子33Pに接続する配線(FPC等)を挿通させるための貫通孔(図示略)が設けられている。
なお、振動板2の振動領域Arは、本発明の第1領域に相当し、振動板2のうち振動領域Ar以外の領域は、本発明の第2領域に相当する。
また、圧電デバイス10に向かって伝播した超音波が振動板2の振動領域Arを振動させると、当該振動領域Arにおける圧電体32の上下で電位差が発生する。このため、第1電極31および第2電極33間に発生する電位差を検出することにより、受信した超音波を検出することが可能となる。
なお、図1では、便宜上、実際よりも超音波トランスデューサーTrの数を減らして示している。
圧電デバイス10は、複数の第1電極31に接続された第1配線5と、複数の第2電極33に接続された第2配線6とを有している。
以下、第1配線5および第2配線6について説明する。なお、以下では、Y方向に並んだ圧電素子3の列を素子群3Aとする。
Y方向バイパス配線511は、そのY方向の両端部が基板1の周縁部にまで引き出されており、当該両端部には第1電極端子31Pが設けられている。
X方向バイパス配線512は、Y方向に圧電素子3を挟んで複数配置されており、Y方向バイパス配線511と交差する部位において、当該Y方向バイパス配線511に接続されている。
ここで、配線方向とは、振動板2の第2面2Bに平行な方向において配線の長手方向(配線の延伸方向;電流が導通する方向)に相当する方向である。また、配線の幅方向とは、振動板2の第2面2Bに平行な方向であってかつ配線方向に対して直交する方向である。配線の幅とは、上述の幅方向における配線の寸法である。
本実施形態において、第2バイパス配線61の全体的な幅Wb2は、第1バイパス配線51の全体的な幅Wb1と等しく形成されている。第2接続配線62の幅は、特に限定されるものではないが、本実施形態では第2バイパス配線61の幅Wb2と同程度に形成されている(図2参照)。
そこで、本実施形態は、第1接続配線52の幅Wcを十分に小さな値に設定することにより、第1接続配線52が振動領域Arの振動を阻害しないように構成されている。
そこで、本実施形態は、第1バイパス配線51および第2バイパス配線61の各幅Wb1,Wb2を十分に大きな値に設定することにより、自身の電気抵抗を抑制し、圧電素子3が十分な特性を発揮できるように構成されている。
本実施形態では、第1バイパス配線51に対して複数の第1スリット54が設けられており、第2バイパス配線61に対して複数の第2スリット64が設けられている。
なお、第1スリット54および第2スリット64は、互いに同様の構成を有している。以下では、第1スリット54および第2スリット64について、スリット54,64と記載する場合がある。また、第1バイパス配線51および第2バイパス配線61について、バイパス配線51,61と記載する場合がある。
具体的には、第1バイパス配線51のうち、Y方向バイパス配線511に設けられた第1スリット54は、Y方向に沿って延びた矩形形状を有し、X方向バイパス配線512に設けられた第1スリット54は、X方向に沿って延びた矩形形状を有する。第2バイパス配線61に設けられた第2スリット64は、X方向に沿って延びた矩形形状を有する。また、第1スリット54および第2スリット64による矩形形状の各角部は、Z方向から見た平面視において、曲線状に形成されている。
本実施形態では、第1スリット54および第2スリット64のそれぞれの数や寸法が、以下のように設定されている。
同様に、第2スリット64の幅Ws2は、第2バイパス配線61のうち、第2バイパス配線61の幅方向における各端部から第2スリット64までの長さWb21が、第1接続配線52の幅Wcと等しくなるように設定されている。
同様に、第2スリット64の長さLs2および数は、第2バイパス配線61のうち、配線方向において2つの第2スリット64に挟まれる部位の長さLb21が、第1接続配線52の幅Wcと等しくなるように設定されている。
圧電デバイス10の製造方法について、図5のフローチャートを参照して説明する。以下の説明は、振動板2上に圧電素子3を形成する方法を主に説明するものであり、それ以外の構成要素については従来の方法を利用して形成できる。
具体的には、振動板2の第2面2B上に、スパッタリング法によりイリジウムやチタン等の導電性層(単層または複層)を形成する。その後、導電性層のうちの所定領域にフォトリソグラフィー法によってマスクを形成し、導電性層のマスク領域以外をエッチング法により除去する。ここで、導電性層のうちの第1スリット54および第2スリット64に対応する領域にはマスクを形成せず、当該領域の導電性層を除去する。これにより、第1スリット54を有する第1バイパス配線51、および、第2スリット64を有する第2バイパス配線61がそれぞれ形成される(図6の上から1番目を参照)。
具体的には、振動板2の第2面2B上にて、第1電極31、第1配線5および第2バイパス配線61を覆うように、PZT(チタン酸ジルコン酸鉛)溶液などの圧電材料溶液を塗布し(ステップS3)、塗布された圧電材料溶液を焼成する(ステップS4)。この焼成の際、圧電素子3が形成される領域(振動領域Ar)は、第1バイパス配線51および第2バイパス配線61によって囲われているため、当該領域における圧電材料溶液への熱伝導が均一になり、焼成不良(いわゆる生焼け)を抑制できる。
上述のステップS3とステップS4とを、所定回数、繰り返して実施することにより、所定の厚みの圧電体層32Aが形成される(図6の上から2番目を参照)。
ここで、図7は、図2のC−C線に対応する部位の断面図であって、ステップS3およびステップS4の繰り返しによって圧電体層32Aが形成された状態を示している。
このとき、第2バイパス配線61(図6参照)、第1バイパス配線51および第1接続配線52(図7参照)は、それぞれの形成する凸状部分の幅が同程度であるため、各配線上から液だれする圧電材料溶液の比率についても同程度となる。これにより、各配線上には、同程度の厚みを有する圧電体層32Aが形成される。
具体的には、振動板2の第2面2B上に、第1配線5、第2バイパス配線61および圧電体32を覆うように、イリジウムやチタン等の導電性層(単層または複層)をスパッタリング法により形成する。その後、例えばフォトリソグラフィー法によって導電性層の必要部分にマスクを形成し、エッチング法によりマスク領域以外の不要部分を除去する。これにより、第2電極33および第2接続配線62が形成される(図6の上から4番目を参照)。
なお、ステップS5より後のいずれかのタイミングで、第1バイパス配線51および第2バイパス配線61に対して補助配線57,67を設ける。また、振動板2に対する配線工程が終了した後、従来と同様の方法により、封止板4を設置したり、基板1に対して開口部11を形成したりすることによって、圧電デバイス10が製造される。
本実施形態の圧電デバイス10の製造方法では、第1電極形成工程(ステップS2)によって形成されるバイパス配線51,61が、スリット54,64を有している。よって、バイパス配線51,61により振動板2上に形成される凸形状の幅が、凹形状のスリット54,64により分断される。このため、バイパス配線51,61により形成される凸形状の幅は、スリット54,64が設けられていない場合と比べて小さくなる。すなわち、バイパス配線51,61により形成される凸形状の幅を、第1接続配線52により形成される凸形状の幅に近づけることができる。これにより、圧電体層形成工程(ステップS3〜S4)において、バイパス配線51,61および第1接続配線52の上方に形成される圧電体層32Aの厚みを、より均一にすることができる(図6の上から2番目および図7参照)。
よって、圧電体形成工程(ステップS5)では、圧電体層32Aのうち、バイパス配線51,61上に配置される部位と、第1接続配線52上の配置される部位とを、互いに近いエッチングレートによって除去できる。すなわち、第1接続配線52の損傷を抑制しつつ、圧電素子3の形成位置以外の圧電体層32Aを適切に除去することができる。
また、本実施形態において、スリット54,64は、各バイパス配線51,61の配線方向に沿って延びた形状を有するため、上述した構成の凸形状を好適に形成することができる。
次に、第2実施形態について説明する。第2実施形態では、第1実施形態で説明した圧電デバイス10を備えた電子機器の一例としての距離センサー100について説明する。
切替回路71は、圧電デバイス10(具体的には第1実施形態における第1電極端子31Pおよび第2電極端子33P)と、送信回路72と、受信回路73とに接続される。切替回路71は、スイッチング回路により構成されており、圧電デバイス10と送信回路72とを接続する送信接続、および、圧電デバイス10と受信回路73とを接続する受信接続を切り替える。
受信回路73は、切替回路71および制御部8に接続され、切替回路71が受信接続に切り替えられた際に、圧電デバイス10からの受信信号が入力される。この受信回路73は、リニアノイズアンプおよびA/Dコンバーター等を含んで構成されており、入力された受信信号のデジタル信号への変換、ノイズ成分の除去、所望信号レベルへの増幅等の各信号処理を実施した後、処理後の受信信号を制御部8に出力する。
また、制御部8は、その他、距離センサー100を制御するための各種データや各種プログラム等を記憶した記憶部を備えていてもよい。
本発明は上述の各実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形または改良は、本発明に含まれるものである。
例えば、図9に示すように、第1スリット54Aおよび第2スリット64A(スリット54A,64A)は、バイパス配線51,61を幅方向に完全に分断するように設けられてもよい。換言すると、スリット54A,64Aは、当該スリット54A,64Aが設けられたバイパス配線51,61の部位の配線方向に、バイパス配線51,61を貫通していてもよい。
また、図10に示すように、バイパス配線51,61を幅方向に完全に分断する第1スリット54Bおよび第2スリット64B(スリット54B,64B)が、バイパス配線51,61の幅方向に複数並んで配置されていてもよい。
なお、図9または図10に示すような場合、第1実施形態の補助配線57,67と同様の補助配線が設けられる。当該補助配線は、バイパス配線51,61に対して、スリット54A,64A,54B,64Bにより分断された部位同士を電気的に接続する。
また、スリット54,64の形状は、矩形形状や直線形状であることに限定されず、配線方向に沿った形状であれば、その他の形状であってもよい。
さらに、スリット54,64は、バイパス配線51,61を厚み方向に貫通するものに限定されず、バイパス配線51,61に対する凹部として設けられてもよい。
例えば、バイパス配線51またはバイパス配線61にいずれか一方がスリット54,64を有さなくてもよい。あるいは、振動板2上にバイパス配線51またはバイパス配線61にいずれか一方が形成されず、その替わりとして、複数の第1電極31または複数の第2電極33を構成する直線状の電極層が形成されてもよい。
Claims (10)
- 開口部を有する基板と重なるように設けられた振動板のうち、前記基板の厚み方向からみた平面視で前記開口部と重なる第1領域に配置される第1電極と、前記振動板のうち前記第1領域とは異なる第2領域に配置されかつ第1スリットを有する第1バイパス配線と、前記第1領域および前記第2領域にわたって配置されかつ前記第1電極と前記第1バイパス配線とを接続する第1接続配線と、を形成する第1電極形成工程と、
前記第1電極、前記第1バイパス配線および前記第1接続配線を覆うように、圧電体層を形成する圧電体層形成工程と、
前記圧電体層のうち前記平面視で前記第1電極と重なる部分が残るように、前記圧電体層の一部を除去して圧電体を形成する圧電体形成工程と、
前記圧電体の上に第2電極を形成する第2電極形成工程と、を備える圧電デバイス製造方法。 - 請求項1に記載の圧電デバイス製造方法において、
前記第1スリットは、前記第1バイパス配線の配線方向に沿って延びた形状を有することを特徴とする圧電デバイス製造方法。 - 請求項1または請求項2に記載の圧電デバイス製造方法において、
前記第1バイパス配線のうち、当該第1バイパス配線の幅方向における各端部から前記第1スリットまでの長さは、前記第1接続配線の幅との差が所定範囲内であることを特徴とする圧電デバイス製造方法。 - 請求項1から請求項3のいずれか一項に記載の圧電デバイス製造方法において、
前記第1電極形成工程によって形成される前記第1バイパス配線は、配線方向に沿って断続的に配置された複数の前記第1スリットを有することを特徴とする圧電デバイス製造方法。 - 請求項4に記載の圧電デバイス製造方法において
前記第1バイパス配線のうち、配線方向において2つの前記第1スリットに挟まれる部位の長さは、前記第1接続配線の幅との差が所定範囲内であることを特徴とする圧電デバイス製造方法。 - 請求項1から請求項5のいずれか一項に記載の圧電デバイス製造方法において、
前記第1電極形成工程は、前記振動板の前記第2領域に配置されかつ第2スリットを有する第2バイパス配線を、さらに形成し、
前記第2電極形成工程は、前記第1領域および前記第2領域に重なるように配置されかつ前記第2電極と前記第2バイパス配線とを接続する第2接続配線を、さらに形成することを特徴とする圧電デバイス製造方法。 - 請求項6に記載の圧電デバイス製造方法において、
前記第2スリットは、前記第2バイパス配線の配線方向に沿って延びた形状を有することを特徴とする圧電デバイス製造方法。 - 請求項6または請求項7に記載の圧電デバイス製造方法において、
前記第2バイパス配線のうち、当該第2バイパス配線の幅方向における各端部から前記第2スリットまでの長さは、前記第1接続配線の幅との差が所定範囲内であることを特徴とする圧電デバイス製造方法。 - 請求項6から請求項8のいずれか一項に記載の圧電デバイス製造方法において、
前記第1電極形成工程によって形成される前記第2バイパス配線は、配線方向に沿って断続的に配置された複数の前記第2スリットを有することを特徴とする圧電デバイス製造方法。 - 請求項9に記載の圧電デバイス製造方法において
前記第2バイパス配線のうち、配線方向において2つの前記第2スリットに挟まれる部位の長さは、前記第1接続配線の幅との差が所定範囲内であることを特徴とする圧電デバイス製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018219036A JP7167657B2 (ja) | 2018-11-22 | 2018-11-22 | 圧電デバイス製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018219036A JP7167657B2 (ja) | 2018-11-22 | 2018-11-22 | 圧電デバイス製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020088115A true JP2020088115A (ja) | 2020-06-04 |
JP7167657B2 JP7167657B2 (ja) | 2022-11-09 |
Family
ID=70910131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018219036A Active JP7167657B2 (ja) | 2018-11-22 | 2018-11-22 | 圧電デバイス製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7167657B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015066203A (ja) * | 2013-09-30 | 2015-04-13 | セイコーエプソン株式会社 | 超音波デバイスおよびプローブ並びに電子機器および超音波画像装置 |
JP2016015434A (ja) * | 2014-07-03 | 2016-01-28 | セイコーエプソン株式会社 | 超音波プローブ |
JP2017009567A (ja) * | 2014-06-30 | 2017-01-12 | セイコーエプソン株式会社 | 超音波センサー及びその製造方法 |
-
2018
- 2018-11-22 JP JP2018219036A patent/JP7167657B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015066203A (ja) * | 2013-09-30 | 2015-04-13 | セイコーエプソン株式会社 | 超音波デバイスおよびプローブ並びに電子機器および超音波画像装置 |
JP2017009567A (ja) * | 2014-06-30 | 2017-01-12 | セイコーエプソン株式会社 | 超音波センサー及びその製造方法 |
JP2016015434A (ja) * | 2014-07-03 | 2016-01-28 | セイコーエプソン株式会社 | 超音波プローブ |
Also Published As
Publication number | Publication date |
---|---|
JP7167657B2 (ja) | 2022-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6252280B2 (ja) | 超音波デバイスユニットおよびプローブ並びに電子機器および超音波画像装置 | |
JP6299509B2 (ja) | 超音波デバイスおよびプローブ並びに電子機器および超音波画像装置 | |
JP5578836B2 (ja) | 電気機械変換装置及びその作製方法 | |
US20170119349A1 (en) | Piezoelectric element, piezoelectric module, electronic apparatus, and piezoelectric element manufacturing method | |
JP6047936B2 (ja) | 超音波トランスデューサー素子パッケージ、プローブ、プローブヘッド、電子機器、超音波診断装置および超音波トランスデューサー素子パッケージの製造方法 | |
JP2015097733A (ja) | 超音波デバイスおよびその製造方法並びに電子機器および超音波画像装置 | |
JP2015195351A (ja) | 圧電素子、圧電デバイスおよびプローブ並びに電子機器および超音波画像装置 | |
US10722214B2 (en) | Ultrasonic device, ultrasonic probe, and ultrasonic apparatus | |
JP6136464B2 (ja) | 超音波トランスデューサー装置およびプローブ並びに電子機器および超音波画像装置 | |
JP6273743B2 (ja) | 超音波デバイスおよびプローブ並びに電子機器および超音波画像装置 | |
JP2016033970A (ja) | 超音波デバイスおよびその製造方法並びにプローブおよび電子機器 | |
JP2016175274A5 (ja) | ||
US11453031B2 (en) | Ultrasonic element and ultrasonic device | |
CN111208498B (zh) | 超声波元件及超声波装置 | |
JP7167657B2 (ja) | 圧電デバイス製造方法 | |
US10821475B2 (en) | Ultrasonic device and ultrasonic apparatus | |
JP7124669B2 (ja) | 圧電デバイスおよび電子機器 | |
US11437564B2 (en) | Ultrasonic device and ultrasonic apparatus | |
JP6365726B2 (ja) | 超音波トランスデューサー装置及び電子機器 | |
JP7211030B2 (ja) | 超音波センサー、及び超音波装置 | |
JP2019165307A (ja) | 超音波センサ | |
US20230329121A1 (en) | Electronic device | |
JP6222259B2 (ja) | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7167657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |