JP2020086676A - デジタル回路システム、電源電圧調整方法、及び電源電圧調整プログラム - Google Patents

Abstract

【課題】デジタル回路システムにおいて、電源電圧を低下させることに起因する異常動作が生じるリスクを防止しながら、システム全体の低消費電力化を実現化する。【解決手段】周辺デバイス１０は、デジタル回路システム１内に設けられるか又はデジタル回路システム１と通信可能に接続されている。制御部３０は、周辺デバイス１０が使用されているかどうかを判定するデバイス使用状態判定部３２と、周辺デバイス１０が使用されていない期間に、周辺デバイス１０から制御部３０へ送信される信号の既知のビット列を受信する送受信部３１と、ビット列からビットエラーを検出し、ＢＥＲを算出するＢＥＲ計測部３００と、計測したＢＥＲを基に周辺デバイス１０の動作状態を判定する信号状態判定部３５と、判定結果を基に周辺デバイス１０に最小限の電源電圧を供給するように、デバイス電源へと送出するフィードバック電源を調節する電源電圧調整部３６と、を有する。【選択図】図１

Description

本発明は、デジタル回路システム、電源電圧調整方法、及び電源電圧調整プログラムに関する。

一般的に、デバイスの電源電圧を増加させると、信号のハイ・レベルとロー・レベルのギャップやスルーレートが上昇し、特にタイミングパラメータについて制御しやすい良好な方向へ推移することが知られている。

一方で、デバイスメーカーは全てのデバイスの品質を保証するために、個々のばらつきを加味し、かつ最も高負荷の状態である程度のマージンをもたせて規格値を設定している。そのため、個々のデバイスの電源電圧について、デバイスが正常に動作できる限界値であるマージンを含めない実力値を検証し、それを基に電源電圧を限界まで下げることができれば、低消費電力化が望める。

そこで、特許文献１には、低消費電力化のために電源電圧を低下させた場合のスルーレートの低下と、電源電圧を上昇させた場合の送受信部のノイズの増加のトレードオフ関係を最適化する目的で、無線装置において、無線通信する対向機から受信した既知信号に対するＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ：ビット誤り率）から信号品質を特定し、電源電圧を最適化する技術が開示されている。

しかし、特許文献１では、無線装置が実際に作動している最中に、実動作を基に、電源電圧調節を行っているため、この技術を他のデジタル回路システムに適用しようとすると、正常動作する範囲内で電源電圧を調節している場合であっても、電源電圧調整に起因して、ユーザーデータの破損や、装置の動作中断など、ユーザーが不利益を被るシステム全体での異常が発生してしまうリスクがあった。

そこで、本発明は上記事情に鑑み、電源電圧を低下させることに起因する異常動作が生じるリスクを防止しながら、システム全体の低消費電力化を実現化できる、デジタル回路システムの提供を目的とする。

上記課題を解決するため、本発明は以下のような手段を有する。

周辺デバイスに電源電圧を供給するデバイス電源と、前記周辺デバイスを制御し、前記周辺デバイスと通信する制御部と、を備えるデジタル回路システムにおいて、
前記周辺デバイスは、前記デジタル回路システム内に設けられ、又は前記デジタル回路システムと通信可能に接続されており、
前記制御部は、
前記周辺デバイスが使用されているかどうかを判定するデバイス使用状態判定部と、
前記周辺デバイスが使用されていない期間に、前記周辺デバイスから前記制御部へ送信される信号の既知のビット列を受信する送受信部と、
前記ビット列からビットエラーを検出し、ＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）を算出するＢＥＲ計側部と、
計測したＢＥＲを基に前記周辺デバイスの動作状態を判定する信号状態判定部と、
判定結果を基に前記周辺デバイスに最小限の電源電圧を供給するように、前記デバイス電源へと送出するフィードバック電源を調節する電源電圧調整部と、を有することを特徴とする
デジタル回路システム、を提供する。

一態様によれば、デジタル回路システムにおいて、電源電圧を低下させることに起因する異常動作が生じるリスクを防止しながら、システム全体の低消費電力化を実現化できる。

本発明の第１実施形態に係るシステムの構成を示す機能ブロック図。 本発明の第２実施形態に係るシステムの構成を示す機能ブロック図。 本発明の第１実施形態、第２実施形態における制御部の動作フロー。 本発明の第３実施形態に係るシステムの構成を示す機能ブロック図。 本発明の第４実施形態に係るシステムの構成を示す機能ブロック図。 本発明のシステムが情報処理装置である場合の制御ハードウェアブロック図。

以下、図面を参照して本発明を実施するための形態について説明する。下記、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

本発明は、デジタル回路システムから電源電圧が供給されている周辺デバイスの電源電圧を調整するデジタル回路システム、該デジタル回路システムにおける電源電圧調整方法、及び電源電圧調整プログラムに関する。

本明細書におけるデジタル回路システムとは、回路を有する種々の装置の総称であって、例えば、MFP（Multi-Function Peripheral）等の画像形成装置、情報処理装置（ＰＣ）、スマートフォン、無線機器、プロジェクタ、シュレッダー、各種ゲーム機、断続的に使用する家庭用家電（電子レンジ、珈琲メーカー、炊飯器、掃除機、テレビ等）などである。

また、周辺デバイスは、上記の種々の装置の内部に含まれる、あるいは種々の装置と接続され装置から電源電圧が供給される、装置の主制御部以外の各種デバイスである。各種デバイスは、例えば、内部に設けられるDRAM, SDRAMや、外部ストレージ（HDD等）の記憶デバイス、あるいは、主制御部によって制御される、特定の部材のためのASIC（application specific integrated circuit）、FPGA（field-programmable gate array）、マイコン等の能動部品で有り得る。

制御部は、例えば、種々の装置における、主制御部の一部であって、CPU（Central Processing Unit）やASIC（application specific integrated circuit）のような演算可能なデバイスによって実現されており、種々の装置（デジタル回路システム）での主制御部において電源電圧調整機能を実行する部分である。

図１は、本発明の第１実施形態に係るデジタル回路システムの構成を示す機能ブロック図である。

図１に示すデジタル回路システム（下記、単にシステムと記載することもある）１は、周辺デバイス１０と、周辺デバイス電源（デバイス電源）２０と、制御部３０と、を有する。

周辺デバイス１０は、制御部３０と通信可能に接続されている。周辺デバイス電源２０は周辺デバイス１０に電源電圧を供給する。

制御部３０は、周辺デバイス１０が使用されていない期間、周辺デバイス１０へ供給する電源電圧を低下させていき、周辺デバイス１０に異常が発生しない範囲で、最小限の電源電圧を供給するように電源電圧を調整する。

なお、システム全体の電源がＯＮである期間中、周辺デバイス１０には、常に電源電圧が供給されている。

制御部３０は、機能的に、送受信部３１と、デバイス使用状態判定部３２と、受信エラー検出部３３と、ＢＥＲ算出部３４と、ＢＥＲ状態判定部３５と、電源電圧調整部３６と、を実行可能に有している。

送受信部３１は、周辺デバイス１０又は後述するステートマシン５０と信号を送受信するインプットアウトプットインタフェースである。

デバイス使用状態判定部３２は、周辺デバイス１０が使用されているか否かを判定し、周辺デバイス１０が使用されていない期間のみ、省エネ用の電源電圧調整のためのリクエスト（要求）を出す。

制御部３０は、周辺デバイス１０が使用されている期間では、デバイスメーカーによって設定された規格値を周辺デバイス１０の電源電圧として設定している。規格値は、高負荷の動作に耐えられるように品質が保証された、ある程度のマージンをもたせて設定された電源電圧値である。

受信エラー検出部３３は、リクエストに応答して、周辺デバイス１０から連続的に送信され、制御部３０が受信した信号である既知のビット列（受信データ、既知データ）での、予め記憶された参照用の既知信号内容と比較した、ビット列のエラー（誤り、ビットエラー）がないかどうか検出する。

詳しくは、受信エラー検出部３３は、受信した既知信号（データ信号）を、特定のかたまり単位（例えば、ブロック又はパケット）毎に正常・異常を判定している。連続的に既知信号を受信する所定期間で受信した既知信号内の複数の全ブロック（又はパケット）のうち、異常ブロックの割合をＢＥＲとする。

ＢＥＲ算出部３４は、受信結果を基にＢＥＲ（Bit Error Rate; 信号誤り率）を所定期間の分、繰り返し算出する。詳しくは、受信エラー検出部３３では、１回のリクエストへの応答として受信した既知信号に対して、所定期間内におけるブロック伝送時間経過毎に、ブロック毎の正常・異常の判定をしていく。そして、ＢＥＲ算出部３４では、所定期間内で時間が経過するにつれて、割合算出時の全ブロックの数を増やしながら、全ブロック内の異常ブロックの割合であるＢＥＲを随時演算していく。

このように、制御部３０の受信エラー検出部３３及びＢＥＲ算出部３４は、制御部３０と接続している周辺デバイス１０から既知のビット列を受信し、ビット列にビットエラーがあるか、及びそのビットエラーの数を判定し、それを繰り返すことでＢＥＲを算出する。受信エラー検出部３３及びＢＥＲ算出部３４はＢＥＲ計側部３００である。

ＢＥＲ状態判定部３５は、ＢＥＲを基に、周辺デバイス１０の動作状態を正常であるかどうか判定する、正常動作判定部（信号状態判定部）である。

周辺デバイス１０が使用されている期間では、電源電圧は規格値に設定されているため、信号のハイ・レベルとロー・レベルのギャップやスルーレートが高く、特にタイミングパラメータについてはノイズ等のエラー（ＢＥＲ）が少ない良好な状態である。制御部３０は、周辺デバイス１０が使用されていない期間に周辺デバイス１０へ供給する電源電圧を徐々低下させていくため、電源電圧を低下させるほど、ＢＥＲが増加していく。

そこで、ＢＥＲ状態判定部３５は、ＢＥＲに対して、信号状態が正常かどうか判断するための所定範囲を設定し、算出されたＢＥＲと、所定範囲とを比較し、所定範囲下限値以下か、所定範囲内か、所定範囲上限値以上かを比較して、信号状態を判定する。

詳しくは、ＢＥＲ状態判定部３５は、算出されたＢＥＲが所定範囲下限値以下の場合は、マージン有り（正常に動作している）と判定し、算出されたＢＥＲが所定範囲内の場合は、電源電圧が限界値であると判定し、算出されたＢＥＲが所定範囲上限値以上の場合は、エラー過多と判定する。マージン有りとは、まだ電源電圧を下げる余地があるという判断に相当する。

このように、ＢＥＲ状態判定部３５は、ＢＥＲの値を以て、周辺デバイス１０が正常に動作しているか、即ちまだ電源電圧を下げる余地があるかどうかを検証する。

電源電圧調整部３６は、ＢＥＲ状態判定部３５による算出されたＢＥＲと所定範囲との比較判定結果により、周辺デバイス電源２０へフィードバックする電源電圧（フィードバック電源電圧）を調整する。

詳しくは、電源電圧調整部３６では、マージン有りとの判定の場合は、電源電圧を低下させ、電源電圧が限界値の値であるとの判定の場合は、電源電圧を維持し、エラー過多との判定の場合は、電源電圧を上昇させる。

この制御では、制御部３０において、一定期間ＢＥＲの計算を続けた後にＢＥＲが既定値（所定範囲下限値）を下回った場合は正常な状態であると判断して、電源電圧を減少させ、デバイスの消費電力を低減させる。さらにこれを続けていくと電源電圧が徐々に減少していき、信号品質は劣化していく（悲観的な方向に向かう）ことになる。

そのため、電源電圧調整部３６は、ＢＥＲが規定値（所定範囲上限）以上に達したときに電源電圧を一段階戻す。

このように、本発明の制御部では、周辺デバイス１０が使用されていない期間において、個々のデバイスの電源電圧について、デバイスが正常に動作できるマージンを服内実力値である限界値を検証し、それを基に電源電圧を限界まで下げることで、低消費電力化が望める。これにより、周辺デバイスの個体ばらつきや機器の使用環境（例えば、周辺温度、デバイス温度、連続使用時間、経年使用期間など）に応じて、最適化した必要十分な電源電圧値を実現することができる。

ここで、電源電圧を低下させることができる限界値を設計段階で見積もるのは難しく、実測をするにしても、例えば、使用環境が変化する様々な状況において、デバイスが正常動作する範囲を予め見極めるには膨大な時間を有する。

一方、ユーザーが周辺デバイス（機器）を使用している最中に、周辺デバイスの正常状態を判定し、電源電圧を動的に調節するとしても、高速化・低消費電力化が進むデジタル回路システムにおいては、電源電圧の調節により周辺デバイスがフリーズしてしまう等、システム全体に異常を引き起こす懸念があり、特に機器の状態によってはデータ破損等により、ユーザーに重大な不利益を与えるリスクがあった。

これに対して、本発明では、制御部３０は、周辺デバイス１０との通信状況から、制御対象となる周辺デバイスが使用されていないかを検知して、不使用時のみに電源電圧調整を行っているため、デバイス使用中の電源電圧調整により動作不能に陥る危険性を回避することができる。

なお、図１では、周辺デバイス１０は、デジタル回路システム１の内部に設けられる例を説明したが、周辺デバイス１０は、デジタル回路システム１の外部に設けられ、デジタル回路システム１と通信可能に接続されてデジタル回路システム１から電源電圧が調整され、制御部３０によって電源電圧を調整されるものであってもよい。

＜第２実施形態＞
図２は、本発明の第２実施形態に係るシステムの構成を示す機能ブロック図である。

本実施形態の制御部３０Ａは、タイムアウト検知部３７、ＢＥＲ加算部３８及びリセット部３９を有している。

また、本実施形態のシステム１Ａは、制御部に接続される学習データ記憶部４０を有している。学習データ記憶部４０は不揮発性メモリで構成されている。

制御部３０Ａは、周辺デバイス１０が使用されていない期間に、ＢＥＲの判定により、徐々に電源電圧を低下させていくが、最小限の電源電圧ギリギリまで電源電圧を低下させた後さらに電源電圧を低下させると、ノイズ増加によりＢＥＲの値が下限値を下回らずに、いきなり周辺デバイス１０が停止してしまう場合もある。

そのため、本実施形態では、周辺デバイス１０が動作を停止し、ＣＰＵ又はＡＳＩＣで構成される制御部３０Ａからの既知信号リクエストに応答できなくなるタイムアウトが発生した際に、リセット部３９によって周辺デバイス１０をリセットし、ＢＥＲ加算部３８によってＢＥＲを一定値加算することで、電源電圧を上昇させるための構成を有している。

詳しくは、デバイス使用状態判定部３２で周辺デバイス１０が使用されていないことを検出している期間中に、既知信号リクエストを周辺デバイス１０に送信した後、周辺デバイス１０からの応答が一定期間内になかった場合、タイムアウト検知部３７は、周辺デバイス１０が電力低下により停止してしまったタイムアウトが発生したことを検知する。

詳しくは、タイムアウト検知部３７は、リクエストしたにも係らず、既知信号の最初のブロックが来なかった（不受信であった）場合、最初のブロックが異常ブロックであったととらえ、異常ブロックを１つ検知したと認識する。そして、タイムアウト検知部３７は、タイムアウトを検知するために予め設定された一定期間である検知期間、ブロックの不受信が続くと、検知期間内に含まれるブロック伝送時間分の数の、異常ブロックを検知したと認識する。そして、一定時間（検知期間）内に、ブロックが来なかった場合は、応答がないとしてタイムアウトを検知する。

タイムアウト検知部３７が、タイムアウトを検知すると、ＢＥＲ加算部３８によって、既知信号内の複数のブロックのうち、異常ブロックの割合を示すＢＥＲの値を加算させる。

ここで加算させるＢＥＲの値は、タイムアウトの検知期間内に含まれるブロック伝送時間の数に相当する一定値である。例えば、タイムアウトの検知期間内に含まれるブロック伝送時間が１つの場合はＢＥＲを１伝送時間分に相当する値、加算する。なお、後述する図３のフローに示すように、タイムアウト発生の際に、加算するＢＥＲの一定値は、ＢＥＲの状態判定に使用される所定範囲の上限値と下限値との差分よりも大きい値であると好適である。

そして、ＢＥＲ算出部３４は、タイムアウト分の一定値を加算して、ＢＥＲの再算出を行う。例えば、上述のように制御部３０Ａからリクエストした後、検知期間、何も信号を受信しなかった場合は、ＢＥＲ算出部３４は、直前のリクエストに応答して受信して算出されたＢＥＲの値に、一定値を加算した値を、今回のＢＥＲとする。

また、タイムアウトの検知期間を、リクエスト後に連続的に既知信号を受信する所定期間よりも短く設定している場合は、既知信号の受信中にタイムアウトが発生することも想定しうる。その場合、既知信号においてブロックが来なくなったが、検知期間に相当する分、応答がなくなったら、タイムアウトを検知する。この場合は、ＢＥＲ算出部３４は、今回のリクエストに応答して中断するまでに受信した既知信号を基に算出されたＢＥＲに、一定値を加算した値を、今回のＢＥＲとする。

本実施形態では、デバイスが起動停止することを想定しており、受信した既知データから算出したＢＥＲや、決定した電源電圧といった学習データは、周辺デバイス１０の電源断によって失われる可能性があるため、ＢＥＲやデバイス状態等の学習データは、不揮発性メモリである学習データ記憶部４０に逐次保存すると好適である。

上記のように、本実施形態では、周辺デバイス１０から一定時間（検知期間）、応答がない場合にタイムアウトを検知することで、周辺デバイス１０の機能停止をすぐに発見し、速やかに電源電圧を調整することで、周辺デバイス１０を迅速に復活させることができる。

（制御フロー）
図３は本発明の第１実施形態、第２実施形態における制御部の電源電圧調整のフローである。

ステップＳ１で、制御部３０のデバイス使用状態判定部３２は、周辺デバイス１０が使用されているかどうかを判定する。

ステップＳ１で、周辺デバイス１０が、使用されていると判定された場合（ＹＥＳ）、本フローは開始しない（ＥＮＤ）。

ステップＳ１で、周辺デバイス１０が、使用されていないと判定された場合（ＹＥＳ）、ステップＳ２で、制御部３０は、周辺デバイス１０へ、既知信号（機器状態情報信号）のリクエストを送る。

ステップＳ２でのリクエストに応答して、周辺デバイス１０から既知信号が送信され、制御部３０が一定期間（検知期間）内に、既知信号を受信したことを検知したら（Ｓ３でＹＥＳ）、Ｓ４以降へ進む。

ステップＳ４で、制御部３０は、周辺デバイス１０からの既知のビット列を、所定期間連続的に受け取り、予め記憶された参照用の既知信号内容と、受信した既知信号とを比較することで、ビットエラー（異常ブロック）があるかを判定する。

ステップＳ５で、周辺デバイス１０から送信されたビット列におけるビット誤りの割合であるＢＥＲを計算する。

ステップＳ５で、所定期間、ＢＥＲ計算を続けた結果、Ｓ６でＢＥＲが既定値（所定範囲下限値）を下回っていると判定した場合は正常な状態であると判断して、電源電圧を下降させる。これによって、周辺デバイス１０の消費電力を低減させる（Ｓ７）。

このフローを、周辺デバイス１０の使用が再開されるまで（Ｓ１２でＹＥＳ）、一定時間（設定された繰り返し周期）が経過毎に（Ｓ１３でＹＥＳ）、繰り返す。

周辺デバイス１０が使用されていない期間に、一定時間（繰り返し周期）毎にこのフローを続けていくと、ＢＥＲを算出する毎に電源電圧が徐々に減少していくことになる。電源電圧の設定値の低下を続けていくと、信号品質は低下し、ビット誤りが増えて信号品質が悲観的な方向に向かう。

制御部３０は、ステップＳ６で、ＢＥＲが規定値（所定範囲内）である場合は、電源電圧が限界値であるとして、電源電圧は変更しない（ステップＳ８）。

ＢＥＲがさらに上昇して、ＢＥＲが規定値（所定範囲上限値）以上に達したときに、制御部３０は、電源電圧を上昇させるように一段階戻すように調整する（ステップＳ９）。

また、電源電圧を減少させていくフローを繰り返し、ＢＥＲが上昇して規定値（所定範囲の上限値）に到達する前に、周辺デバイス１０からの信号にタイムアウトが発生した場合は、制御部３０は、周辺デバイス１０からの信号を受信できない（ステップＳ３でＮＯ）。

既知信号リクエストを送出した後、信号を受信できない状態が一定期間（検知期間）以上続いた場合は、周辺デバイス１０にタイムアウトが発生したと判定する（ステップＳ１０でＹＥＳ）。

周辺デバイス１０にタイムアウトが発生した場合は、ビットエラー有と判定し、ＢＥＲを一定値加算する（ステップＳ１１）。

なお、この際、加算するＢＥＲの一定値は、所定範囲の上限値と下限値との差分よりも大きい値であると好適である。

そして、ステップＳ５で前回までのＢＥＲに、加算されたＢＥＲを基に、新たにＢＥＲを算出し、ステップＳ６でＢＥＲの判定を行う。

周辺デバイス１０のタイムアウト発生後のＳ５のＢＥＲの判定では、Ｓ１１で、一定値が加算されているため、ＢＥＲは、所定範囲上限値よりも大きくなり、Ｓ９で制御部３０は、電源電圧を上昇させるように一段階戻すように調整する。

よって、タイムアウト発生した後は、タイムアウト発生時よりも大きい、タイムアウト発生の２つ前に設定された値の電源電圧が、周辺デバイス１０に対して供給されるため、周辺デバイス１０は、電源電圧不足による駆動停止からすぐに復帰することができる。

上記フローにより、本発明では、周辺デバイスの不使用時にのみ電源電圧調節を実施するため、機器の通常動作に影響しない条件下において、デバイスの実動作を基に電源電圧を調整する。これにより、ユーザーデータの損失といったユーザーへの悪影響の発生を伴うことなく、安全に周辺デバイスの電源電圧を最適化し、システム全体の低消費電力化を実現することができる。

なお、上記フローでは、ＢＥＲの規定値を所定範囲上限、所定範囲下限の２つに設定して、所定範囲上限、所定範囲下限とＢＥＲとの比較結果を基に、電源電圧を、低下させる、維持する、上昇させる、の３種類の調整を行う例を説明した。しかし、規格値を１つに設定して、その規格値とＢＥＲとの比較結果を基に、電源電圧を、低下させる又は上昇させる、の２種類の調整を行ってもよい。

上記実施形態では、デジタル回路システムにおいて、制御部によって１つの周辺デバイスが制御される例を説明したが、デジタル回路システムにおいて、複数の周辺デバイスが設けられていてもよい。

複数の周辺デバイスが設けられている場合は、周辺デバイス電源及び、制御部３０の機能を実行可能な制御部も、その周辺デバイスの数に応じてそれぞれ実行可能であると好適である。

複数の周辺デバイスが設けられている場合は、上記制御により、複数のデバイスのそれぞれにおいて、上記のフローを行うことで、個々のデバイスの個体ばらつきや機器の使用環境に最適化した必要十分な電源電圧値を実現することができる。

これにより、個々のデバイスの個体ばらつきや機器の使用環境に最適化した必要十分な電源電圧値を実現することができる。

そして、デバイス毎の電源電圧を安全に最適化することで、システム全体の低消費電力化を実現することができる。

＜第３実施形態＞
図４は、本発明の第３実施形態に係るシステムの構成を示す機能ブロック図である。

本発明のデジタル回路システム１Ｂは、複数の動作モード（ステート）間を遷移可能であってもよい。その場合、デジタル回路システム１Ｂで設定できる動作モード（ステート）は、例えば、周辺デバイス１０Ｂの機能がすぐに実行できるスタンバイモードと、スタンバイモードよりも電力の消費が少なく、利用できる機能を制限する省エネモード等を含む。

このように複数のモードを遷移可能な場合、デジタル回路システム１Ｂは、周辺デバイス１０Ｂを現在の動作モード（ステート）を保持するためのステートマシン５０をさらに備えている。

本実施形態では、制御部３０は、ステートマシン５０から周辺デバイス１０Ｂの動作モードの情報を受信し、動作モード毎に個別にＢＥＲを計算することによって、動作モード毎の消費電流量の差分を考慮して、電源電圧を最適化する。

詳しくは、いくつかの動作モード（ステート）を遷移するシステムでは、消費電流が少ないステートである省エネモードでは、電源ノイズによる電圧降下が軽減されることで、波形品質は、楽観的になることが知られている。即ち、省エネモードでは、消費電流が少ないため、電源電圧が低くても、ノイズが発生しにくく、受信信号におけるＢＥＲは低くなりにくい。

そのため、省エネモードでは、周辺デバイス１０Ｂの機能がすぐに実行できるスタンバイモードに対して、電源電圧をさらに低くしても、周辺デバイス１０Ｂのタイムアウトや、制御部の駆動停止等の不具合が発生しづらいため、ステート共通の規格値に対する、電源電圧を低下量の設定を大きくすることができる。

なお、上記説明では、システムのおける動作モード（ステート）を遷移させた場合に、制御部３０Ｂによって、受信した信号のＢＥＲを計測しながら規定値と比較し、適宜、ステート毎に低下量を調整する例を説明したが、動作モードを遷移させた場合に、制御部３０Ｂの調整に依らず、システム電源６０から周辺デバイス電源２０Ｂへ供給される電源電圧の設定量が変化するような構成であってもよい。

システム電源６０から供給される電源電圧の設定量が、動作モード毎に変化する場合、スタンバイモードよりも、省エネモードの方が、電源電圧が低く設定される。制御部３０Ｂは、スタンバイモードの規格値、省エネモードの規格値にそれぞれ対して、夫々設定される電源電圧から、電圧値を最小限まで小さくなるように、電源電圧を調整してもよい。

ここで、複数のステートを遷移するシステム構成では、全てのステートにおいてデバイスが正常動作する範囲を予め見極めるには膨大な時間を有し、電源電圧を低下させることができる限界値を設計段階で見積もるのは難しかった。

しかし、本実施形態では、上記のいずれの方法を調整の場合であっても、周辺デバイスの不使用時にのみ電源電圧調節を実施するため、通常動作に影響しない条件下において、デバイスの実動作を基に、ステート毎に最適化した電源電圧を調整する。

これにより、すべてのステートにおいて、ユーザーデータの損失といったユーザーへの悪影響の発生を伴うことなく、安全に、動作モード毎に、周辺デバイスの電源電圧を最適化し、システム全体の低消費電力化を実現することができる。

また、上記実施形態において、デジタル回路システムにおいて、周辺デバイスは、動作を実行する機器である例を説明したが、周辺デバイスは記憶デバイスであってもよい。

＜第４実施形態＞
図５は、本発明の第４実施形態に係るシステムの構成を示す機能ブロック図である。

本実施形態において、デジタル回路システム１Ｃにおける周辺デバイスは、システム内に設けられる、あるいはシステムと接続される記憶デバイス１０Ｃであってもよい。

周辺デバイスが、制御部３０Ｃを構成するCPU又はASICの動作に密接に関与するDRAM，SDRAM等の記憶デバイス１０Ｃである場合、記憶デバイス１０Ｃの電源電圧を調節する際に、制御部３０Ｃを構成するCPU又はASICそのものにフリーズ等の異常が発生する可能性が考えられる。

そのため、周辺デバイスが制御部３０Ｃの動作に密接に動作する記憶デバイス１０Ｃである構成では、制御部３０Ｃに対して、監視用のウォッチドッグ７０を設けると好適である。

本実施形態では、制御部３０Ｃは、電源電圧調整と並行してウォッチドッグ７０に定期的なリフレッシュ信号を送出している。ウォッチドッグ７０は、制御部３０Ｃからのリフレッシュ信号が、一定時間途切れた場合に、制御部３０Ｃに異常が発生したとして、リセット信号を送出することによって制御部３０Ｃを異常から復帰させるウォッチドッグリセットを実行する。

さらに、本実施形態では、電源電圧調節時に不揮発性メモリである学習データ記憶部４０Ｃに対して予めフラグビットを保存しておくことで、制御部３０Ｃにおける異常による電源断の発生を識別し、ウォッチドッグリセットが発生した際には、電源電圧を上昇させることができる。

上記のように、本実施形態では、ウォッチドッグ７０のリフレッシュ信号によって制御部３０Ｃを監視することで、一定時間応答がない場合に、制御部３０Ｃの機能停止をすぐに発見し、速やかに電源電圧を調整することで、制御部３０Ｃを迅速に復活させることができる。

上記では、デジタル回路システムにおける、制御部と周辺デバイス、周辺デバイス電源の機能について説明したが、デジタル回路システムの具体例について、下記説明する。

＜ハードウェア構成例＞
ここで、本発明のデジタル回路システムが情報処理装置である場合について、図６を用いて説明する。図６は、情報処理装置１００の制御ハードウェアブロック図を示す図である。

情報処理装置１００は、装置本体１１０において、マイコン１１、プログラム読取装置１２及びＨＤＤ１３を有している。また、情報処理装置１００において、装置本体１１０に、マウス１４、キーボード１５、ディスプレイ１６が接続されている。情報処理装置１００には、外部機器として、プリンタ２００が接続されている。

なお、図６では、情報処理装置１００において、装置本体１１０に対して、マウス１４、及び、キーボード１５、ディスプレイ１６等の周辺機器が接続されている例を示しているが、例えば情報処理装置がノート型パソコンの場合は、周辺機器と装置本体とが一体型であってもよい。

本発明における周辺デバイスは、制御部３０を含む装置（図６の装置本体１１０）と一体型であっても、別々に設けられる構成でもよい。別々に設けられるデバイス（周辺機器）に対して、装置本体と通信可能に接続されて、装置本体から常に電源電圧が供給されており、電源電圧が調整される対象であれば、その周辺機器は、周辺デバイスとして機能する。

なお、プリンタ２００は独立した電源を有しており、情報処理装置１００から電源供給を受けずに電源電圧の調整対象とならないため、本発明における情報処理装置の周辺デバイスには相当しない。

マイコン１１は、ＣＰＵ２１、ＲＡＭ２２、ＲＯＭ２３、ＤＩＳＫ２４及びＮＩＣ２５を有するコンピュータに相当する。

ＣＰＵ２１は、ＤＩＳＫ２４に記憶されたプログラムを、ワークエリア等として使用されるＲＡＭ２２に読み出し実行することで、情報処理装置１００の全体を制御する。また、ＲＯＭ２３にはＣＰＵ２１を制御する制御プログラム、パラメータ、起動用プログラム、本発明に関する電源電圧調整プログラム等が記憶されている。ＤＩＳＫ２４は、ハードディスクドライブやＳＳＤ（Solid State Drive）を実体とする。ＮＩＣ２５は、インターネットやＬＡＮなどに接続して通信データにプロトコル処理を施すことで、不図示のサーバ等と通信データを送受信することを可能にする。

プログラム読取装置１２は、周辺デバイスの一例であって、記憶媒体１０１が脱着可能に構成されており、記憶媒体１０１にデータを書き込み、また、記憶媒体１０１からデータを読み出すことを可能にする。記憶媒体１０１は、例えば、ＣＤ−ＲＯＭ、ＵＳＢメモリ、ＥＥＰＲＯＭ、ＲＡＭ、フラッシュメモリ、光磁気ディスク等を実体とする。ＤＩＳＫ２４に記憶されたプログラムは、この記憶媒体１０１からプログラム読取装置１２により読み出され、ＤＩＳＫ２４にインストールされる。また、情報処理装置１００がこのプログラムを、ＮＩＣ２５を介して不図示のサーバから受信し、ＤＩＳＫ２４にインストールしてもよい。

ＨＤＤ１３は、情報処理装置１００の電源のオン、オフに関わりなくデータを記憶する不揮発性メモリであって、上記のＢＥＲや、設定した電源電圧等の学習データの蓄積を行う学習データ記憶部４０の一例である。

マウス１４は、周辺デバイス１０の一例であって、ユーザーがポインティングデバイスをディスプレイ１６上で移動させたり、アイコンを選択するための操作を受け付ける入力装置である。

キーボード１５は、周辺デバイス１０の一例であって、ユーザーが入力した文字や数字を情報処理装置１００が受け付けるための入力装置である。

ディスプレイ１６は、周辺デバイス１０の一例であって、グラフィックボードが生成する画面を表示する、液晶や有機ＥＬ等のフラットパネルディスプレイである。ユーザーが直接、画面に触れることでアイコンの選択や文字、数字の入力を可能とするタッチパネルを備えていてもよい。なお、ディスプレイ１６が、情報処理装置１００とは別に、電源が供給される場合は、本発明における電源調整対象となる周辺デバイスには相当しない。

プリンタ２００は、電子写真技術、ジェルジェット技術等により用紙にカラーの文書を印刷する、情報処理装置１００に接続される外部機器である。

このような構成を有する情報処理装置１００において、ＣＰＵ２１がＲＯＭ２３等に記憶された電源電圧調整プログラムを実行することで、制御部３０における送受信部３１と、デバイス使用状態判定部３２と、受信エラー検出部３３と、ＢＥＲ算出部３４と、ＢＥＲ状態判定部３５と、電源電圧調整部３６の各機能が実現される。

なお、電源電圧調整プログラムは、ＤＩＳＫ２４、ＲＡＭ２２、ＲＯＭ２３のいずれか１以上に実装されていればよい。なお、プログラムを記憶した記憶媒体１０１がプログラム読み取り装置に装着されると、ＣＰＵ２１が自動的に（装着しただけで）、この電源電圧調整プログラムを実行してもよい。

上記の情報処理装置１００において、周辺デバイス１０として、装置本体１１０内部に設けられるプログラム読取装置１２、プログラム読取装置１２と装置本体１１０と接続され、装置本体１１０から電源電圧の供給を受けるマウス、キーボード、ディスプレイとを有している。

そのため、周辺デバイス電源２０及び、電圧調整の機能を実行可能な制御部３０も、その周辺デバイスの数に応じて、実行可能であると好適である。これにより、情報処理装置の装置本体内の周辺デバイス（１２，１３）及び情報処理装置から電源供給を受ける周辺デバイス（１４，１５，１６）のそれぞれにおいて、上記の図３のフローを行うことで、個々のデバイスの個体ばらつきや機器の使用環境に最適化した必要十分な電源電圧値を実現することができる。

このように、情報処理装置において、それぞれの周辺デバイスが使用されていない期間のみ、デバイス毎の電源電圧を安全に最適化することで、システム全体の低消費電力化を実現することができる。

なお、図６では、ハードウェア構成例の一例として、情報処理装置がデジタル回路システムである例を説明したが、デジタル回路システムは、上述のように回路を有する種々の装置で有り得る。

以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。

１，１Ａ，１Ｂ，１Ｃ デジタル回路システム
１０，１０Ｂ 周辺デバイス
１０Ｃ 記憶デバイス（周辺デバイス）
２０ 周辺デバイス電源（デバイス電源）
３０，３０Ａ，３０Ｂ，３０Ｃ 制御部（電源電圧調整部）
３１ 送受信部
３２ デバイス使用状態判定部
３３ 受信エラー検出部
３４ ＢＥＲ算出部
３５ ＢＥＲ状態判定部（信号状態判定部）
３６ 電源電圧調整部
３７ タイムアウト検知部
３８ ＢＥＲ加算部
３９ リセット部
３００ ＢＥＲ計側部
４０，４０Ｂ，４０Ｃ 学習データ記憶部（不揮発性メモリ）
５０ ステートマシン
６０ システム電源
７０ ウォッチドッグ
１００ 情報処理装置（デジタル回路システム）
１１ マイコン（コンピュータ）
１２ プログラム読取装置
１３ ＨＤＤ（不揮発性メモリ）
１４ マウス（周辺デバイス）
１５ キーボード（周辺デバイス）
１６ ディスプレイ（周辺デバイス）
２１ ＣＰＵ（制御部）
２２ ＲＡＭ（記憶デバイス）
２３ ＲＯＭ
２４ ＤＩＳＫ
２５ ＮＩＣ
２００ プリンタ

特開２００５−２５２５７１号公報

Claims (8)

1. 周辺デバイスに電源電圧を供給するデバイス電源と、前記周辺デバイスを制御し、前記周辺デバイスと通信する制御部と、を備えるデジタル回路システムにおいて、
   前記周辺デバイスは、前記デジタル回路システム内に設けられ、又は前記デジタル回路システムと通信可能に接続されており、
   前記制御部は、
   前記周辺デバイスが使用されているかどうかを判定するデバイス使用状態判定部と、
   前記周辺デバイスが使用されていない期間に、前記周辺デバイスから前記制御部へ送信される信号の既知のビット列を受信する送受信部と、
   前記ビット列からビットエラーを検出し、ＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）を算出するＢＥＲ計側部と、
   計測したＢＥＲを基に前記周辺デバイスの動作状態を判定する信号状態判定部と、
   判定結果を基に前記周辺デバイスに最小限の電源電圧を供給するように、前記デバイス電源へと送出するフィードバック電源を調節する電源電圧調整部と、を有することを特徴とする
   デジタル回路システム。
2. 前記制御部は、前記周辺デバイスが使用されていない期間に、前記周辺デバイスが動作を停止した場合に、タイムアウトを検知するタイムアウト検知部を有し、
   タイムアウトが発生した際には、前記周辺デバイスをリセットし、ＢＥＲを一定値加算することで、電源電圧を上昇させることを特徴とする
   請求項１に記載のデジタル回路システム。
3. 算出された前記ＢＥＲ及び決定した電源電圧を逐次記憶する不揮発性メモリを有する、
   請求項２に記載のデジタル回路システム。
4. 前記周辺デバイスが使用されていない期間に、電源電圧の低下に起因して、前記制御部が異常動作した場合にリセット信号を送出するウォッチドッグを、さらに備えており、
   前記ウォッチドッグは前記制御部から所定の時間以上応答がなかったときに、リセット信号を送出することによって前記制御部を異常動作から復帰させることを特徴とする
   請求項１〜３のいずれか一項に記載のデジタル回路システム。
5. 前記デジタル回路システムは、前記周辺デバイスの機能がすぐに実行できるスタンバイモード、及び前記スタンバイモードよりも電力の消費が少なく利用できる機能を制限する省エネモードを含む、複数の動作モードが設定可能であり、
   前記周辺デバイスを現在の動作モードを保持するステートマシンをさらに備えており、
   前記制御部は、前記ステートマシンから動作モード情報を受信し、動作モード毎に個別にＢＥＲを計算することによって、動作モード毎の消費電流量の差分を考慮して、前記電源電圧を最適化することを特徴とする
   請求項１〜４のいずれか一項に記載のデジタル回路システム。
6. 前記制御部の前記信号状態判定部及び前記電源電圧調整部において
   算出された前記ＢＥＲが所定範囲下限値以下の場合は、マージン有りと判定し、電源電圧を低下させ、
   前記ＢＥＲが所定範囲内の場合は、限界値であると判定し、電源電圧を維持させ、
   前記ＢＥＲが所定範囲上限値以上の場合は、エラー過多と判定し、電源電圧を上昇させるように制御することを特徴とする
   請求項１〜５のいずれか一項に記載のデジタル回路システム。
7. １又は複数の周辺デバイスと、前記周辺デバイスに電源電圧を供給するデバイス電源と、
   前記周辺デバイスを制御し、前記周辺デバイスと通信する制御部と、を備えるデジタル回路システムにおいて、
   前記制御部は、
   前記周辺デバイスが使用されているかどうかを検出するステップと、
   前記周辺デバイスが使用されていない期間に、前記周辺デバイスから前記制御部へ送信される信号の既知のビット列を受信するステップと、
   前記ビット列からＢＥＲを計測するＢＥＲ計測ステップと、
   計測したＢＥＲを基に前記周辺デバイスの動作状態を判定するステップと、
   判定結果を基に、前記周辺デバイスに最小限の電源電圧を供給する前記デバイス電源へと送出するフィードバック電源を調節するステップと、を有することを特徴とする
   デジタル回路システムにおける電源電圧調整方法。
8. １又は複数の周辺デバイスと通信し、前記周辺デバイスに電源電圧を供給するデバイス電源に電源電圧をフィードバックするコンピュータによって、実行する電源電圧調整プログラムであって、
   前記周辺デバイスを制御し、前記周辺デバイスと通信する制御部と、を備えるデジタル回路システムにおいて、
   前記制御部は、
   前記周辺デバイスが使用されているかどうかを検出する処理と、
   前記周辺デバイスが使用されていない期間に、前記周辺デバイスから前記制御部へ送信される信号の既知のビット列を受信する処理と、
   前記ビット列からＢＥＲを計測するＢＥＲ計測ステップと、
   計測したＢＥＲを基に前記周辺デバイスの動作状態を判定する処理と、
   判定結果を基に、前記周辺デバイスに最小限の電源電圧を供給する前記デバイス電源へと送出するフィードバック電源を調節する処理と、を有することを特徴とする
   電源電圧調整プログラム。

Images