JP2020079861A - 薄膜トランジスタ基板及び表示パネル - Google Patents

Abstract

【課題】複数のゲート信号線と複数のゲート引出線とが交差する構造を有していても外観検査を行うことができるＴＦＴ基板等を提供する。【解決手段】ＴＦＴ基板１００は、複数の画素ＰＸによって構成された画素領域２ａに設けられ、行方向（第１方向）に延在する複数のゲート信号線１１と、画素領域２ａに設けられ、列方向（第２方向）に延在する複数のゲート引出線１２と、複数の画素ＰＸの各々に設けられたＴＦＴ３０及び画素電極４０と、複数の画素ＰＸにわたって設けられた共通電極５０と、共通電極５０の直上に設けられたコモン線６０とを備え、複数のゲート信号線１１と複数のゲート引出線１２とは、当該複数のゲート信号線１１と当該複数のゲート引出線１２との複数の交差部のうちの少なくとも１箇所において、第１ゲートコンタクトホール１０ａを介して接続されており、コモン線６０は、第１ゲートコンタクトホール１０ａを覆っている。【選択図】図２

Description

本開示は、薄膜トランジスタ基板及びこれを備える表示パネルに関する。

液晶表示パネル又は有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示パネル等の表示パネルは、薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が設けられた薄膜トランジスタ基板（以下、「ＴＦＴ基板」と記載する）を備える。

特に、アクティブマトリクス駆動方式の表示パネルでは、ＴＦＴ基板として、画素領域の画素毎にＴＦＴが設けられたアクティブマトリクス基板を備える。アクティブマトリクス駆動方式の液晶表示パネルは、例えば、画素毎にスイッチング素子としてＴＦＴが設けられたＴＦＴ基板と、ＴＦＴ基板に対向する対向基板と、ＴＦＴ基板と対向基板との間に配置された液晶層とを備えている。

ＴＦＴ基板の画素領域には、ＴＦＴ以外に、ゲート信号線及びソース信号線等の複数の配線が形成されている。また、ＴＦＴ基板には、ゲート信号線にゲート信号を供給するゲートドライバＩＣと、ソース信号線に映像信号を供給するソースドライバＩＣとが実装される。

ゲートドライバＩＣ及びソースドライバＩＣの実装方法としては、例えば、ゲートドライバＩＣ及びソースドライバＩＣがフレキシブル配線基板に実装されたＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）をＴＦＴ基板の額縁領域に接続するＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式、あるいは、ゲートドライバＩＣ及びソースドライバＩＣをＴＦＴ基板上に直接搭載するＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ ）方式等が挙げられる。このため、ＴＦＴ基板の額縁領域には、ゲートドライバＩＣ及びソースドライバＩＣを実装するための端子電極が形成されている。

一般的に、ゲートドライバＩＣ及びソースドライバＩＣは、矩形状の表示パネルの隣り合う２辺の額縁領域に実装されるが、近年、表示パネルの狭額縁化等を目的として、ゲートドライバＩＣ及びソースドライバＩＣを額縁領域の同じ辺に実装する技術が提案されている（例えば、特許文献１）。

特表２００８−５０１１３８号公報

ゲートドライバＩＣ及びソースドライバＩＣを額縁領域の同じ辺に実装する場合、例えば、ゲートドライバＩＣ及びソースドライバＩＣを列方向に対向する２つの辺（具体的には長辺）のうちの一方の辺のみに実装することが考えられる。

この場合、ゲートドライバＩＣと行方向に延在するゲート信号線（横ゲート線）とを電気的に接続するために、列方向に延在する複数のゲート引出線（縦ゲート線）を画素領域内に別途形成し、互いに直交する複数のゲート引出線と複数のゲート信号線とをコンタクトホールを介して接続する。これにより、ゲートドライバＩＣとソースドライバＩＣとを同じ辺に実装した場合でも、ゲート引出線を介してゲートドライバＩＣとゲート信号線とを電気的に接続することができる。

しかしながら、このように複数のゲート信号線と複数のゲート引出線とが交差する構造を有するＴＦＴ基板については、ＴＦＴ基板の外観検査を行うことが難しい。

本開示は、このような課題を解決するためになされたものであり、複数のゲート信号線と複数のゲート引出線とが交差する構造を有していても外観検査を行うことができるＴＦＴ基板及び表示パネルを提供することを目的とする。

上記目的を達成するために、本開示に係るＴＦＴ基板の一態様は、複数の画素によって構成された画素領域を有する薄膜トランジスタ基板であって、前記画素領域に設けられ、第１方向に延在する複数のゲート信号線と、前記画素領域に設けられ、前記第１方向と異なる第２方向に延在する複数のゲート引出線と、前記複数の画素の各々に設けられた薄膜トランジスタ及び画素電極と、前記複数の画素にわたって設けられた共通電極と、前記共通電極に電気的に接続されたコモン線とを備え、前記複数のゲート信号線と前記複数のゲート引出線とは、当該複数のゲート信号線と当該複数のゲート引出線との複数の交差部のうちの少なくとも１箇所において、第１コンタクトホールを介して接続されており、前記薄膜トランジスタ基板の平面視において、前記コモン線は、前記第１コンタクトホールを覆っている。

また、本開示に係る表示パネルの一態様は、上記の薄膜トランジスタ基板と、薄膜トランジスタ基板に対向する対向基板とを備える。

本開示によれば、複数のゲート信号線と複数のゲート引出線とが交差する構造を有するＴＦＴ基板であっても外観検査を行うことができる。

実施の形態に係る画像表示装置の概略構成を模式的に示す図である。 実施の形態に係る表示パネルの画素の構成を示す平面図である。 図２のIII−III線における実施の形態に係る表示パネルの断面図である。 図２のIV−IV線における実施の形態に係る表示パネルの断面図である。 図２のV−V線における実施の形態に係る表示パネルの断面図である。 実施の形態に係るＴＦＴ基板を外観検査するときの様子を示す断面図である。 変形例に係る表示パネルの構成を示す断面図である。

以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

（実施の形態）
実施の形態に係る画像表示装置１の概略構成について、図１を用いて説明する。図１は、実施の形態に係る画像表示装置１の概略構成を模式的に示す図である。

画像表示装置１は、複数の画素によって構成された画素領域に画像（映像）を表示する。画像表示装置１に表示される画像は、静止画像及び動画像のいずれであってもよい。

図１に示すように、画像表示装置１は、表示パネル２と、ゲートＣＯＦ３と、ソースＣＯＦ４と、画像処理回路５とを備える。本実施の形態において、画像表示装置１は、液晶表示装置であるので、表示パネル２は、液晶表示パネルである。したがって、図示しないが、画像表示装置１は、表示パネル２の背面側に配置されたバックライトを備える。

表示パネル２は、カラー画像を表示する液晶表示パネルであって、一対の基板間に液晶層が設けられた液晶セルと、液晶セルを挟む一対の偏光板とを含む。

液晶層を挟む一対の基板の一方は、ＴＦＴ及び配線等が形成されたＴＦＴ基板１００（第１基板）であり、一対の基板の他方は、Ｒ（赤）、Ｇ（緑）及びＢ（青）の各々のカラーフィルタ（ＣＦ）が形成されたＣＦ基板２００（第２基板）である。

本実施の形態において、表示パネル２は、アクティブマトリクス駆動方式の表示パネルであるので、ＴＦＴ基板１００は、複数のＴＦＴがマトリクス状等に設けられたアクティブマトリクス基板（ＴＦＴアレイ基板）である。表示パネル２の液晶駆動方式は、例えばＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式又はＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式等の横電界方式であるが、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式又はＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式等であってもよい。

図１に示すように、表示パネル２は、複数の画素によって構成された画素領域２ａと、画素領域２ａを囲む額縁領域２ｂとを有する。つまり、ＴＦＴ基板１００及びＣＦ基板２００は、画素領域２ａと額縁領域２ｂとを有する。画素領域２ａは、画像が表示される画像表示領域（有効領域）であり、例えば、マトリクス状に配列された複数の画素によって構成されている。額縁領域２ｂは、表示パネル２の周辺領域であって、画素領域２ａの外側に位置する領域である。本実施の形態において、表示パネル２の平面視形状は、矩形状である。したがって、画素領域２ａの形状は、矩形状であり、額縁領域２ｂの形状は、矩形枠状である。

ＴＦＴ基板１００は、第１方向に延在する複数のゲート信号線（走査信号線）１１と、第１方向とは異なる第２方向に延在する複数のソース信号線（映像信号線）２０とを備える。本実施の形態において、複数のゲート信号線１１は、行方向に延在している。一方、複数のソース信号線２０は、画素領域２ａの行方向に直交する方向である列方向に延在している。

ＴＦＴ基板１００は、さらに、第２方向に延在する複数のゲート引出線１２を備える。具体的には、複数のゲート引出線１２は、列方向に延在している。つまり、複数のゲート引出線１２は、複数のソース信号線２０と平行に形成されており、また、複数のゲート信号線１１と直交している。このように、表示パネル２には、ゲート線１０として、行方向に延在する横ゲート線であるゲート信号線１１（第１ゲート線）が設けられているとともに、列方向に延在する縦ゲート線であるゲート引出線１２（第２ゲート線）が設けられている。

複数のゲート信号線１１、複数のゲート引出線１２及び複数のソース信号線２０は、少なくとも画素領域２ａに設けられている。具体的には、複数のゲート信号線１１、複数のゲート引出線１２及び複数のソース信号線２０は、画素領域２ａの全域にわたって設けられている。

ゲート信号線１１とソース信号線２０とは直交するので、ゲート信号線１１とソース信号線２０とは異なるメタル層（配線層）に形成されている。同様に、ゲート信号線１１とゲート引出線１２とが直交するので、ゲート信号線１１とゲート引出線１２とは異なるメタル層に形成されている。また、列方向に延在するソース信号線２０とゲート引出線１２とは、同層に配置されている（つまり同一のメタル層に形成されている）。

本実施の形態において、ゲート信号線１１が形成される第１メタル層は、ソース信号線２０及びゲート引出線１２が形成される第２メタル層よりも下層に位置する。具体的には、ゲート信号線１１は、ゲート絶縁膜によって覆われており、ソース信号線２０及びゲート引出線１２は、このゲート絶縁膜の上に配置されている。つまり、ゲート信号線１１が形成される第１メタル層とソース信号線２０及びゲート引出線１２が形成される第２メタル層との間には、層間絶縁膜としてゲート絶縁膜が形成されている。

複数のゲート信号線１１の各々は、１つ以上のゲート引出線１２と電気的に接続されている。具体的には、複数のゲート信号線１１と複数のゲート引出線１２とは、画素領域２ａ内における複数のゲート信号線１１と複数のゲート引出線１２との複数の交差部のうちの少なくとも１箇所において、第１ゲートコンタクトホール１０ａ（第１コンタクトホール）を介して接続されている。

本実施の形態において、行方向に延在する１本のゲート信号線１１は、列方向に延在する２本のゲート引出線１２に接続されている。つまり、１本のゲート信号線１１は、２箇所の第１ゲートコンタクトホール１０ａにおいて２本のゲート引出線１２に接続されている。なお、１本のゲート信号線１１における第１ゲートコンタクトホール１０ａの数は、２つに限らず、３つ以上であってもよく、少なくとも１つあればよい。すなわち、１本のゲート信号線１１は、少なくとも１本のゲート引出線１２に接続されていればよい。

ゲートＣＯＦ３は、ＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）又はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃａｂｌｅ）等のフレキシブル基板にゲートドライバＩＣ３ａが実装されたＴＣＰであり、ＣＯＦ方式により、表示パネル２の額縁領域２ｂに実装されている。

具体的には、ＴＦＴ基板１００の額縁領域２ｂの一辺には複数のゲート端子電極からなるゲート端子部１６が設けられており、ゲートＣＯＦ３は、例えばＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）圧着によりゲート端子部１６に接続される。

ゲートＣＯＦ３のゲートドライバＩＣ３ａは、ゲート信号線１１と電気的に接続されている。本実施の形態において、ゲートドライバＩＣ３ａは、ゲート引出線１２を介してゲート信号線１１と電気的に接続されている。具体的には、ゲートドライバＩＣ３ａは、ＴＦＴ基板１００の額縁領域２ｂに設けられたゲート中継配線１５によってゲート信号線１１及びゲート引出線１２と電気的に接続されている。

複数のゲート中継配線１５は、複数のゲート引出線１２とゲート端子部１６のゲート端子電極とを接続している。ゲート中継配線１５は、ゲート引出線１２と異なるメタル層に形成されており、コンタクトホール１５ａを介してゲート引出線１２に接続されている。また、ゲート中継配線１５は、コンタクトホール１５ｂを介してゲート端子部１６のゲート端子電極に接続されている。本実施の形態において、ゲート中継配線１５は、ソース信号線２０と同層に形成されている。したがって、コンタクトホール１５ａ及び１５ｂは、ゲート信号線１１が形成される第１メタル層と、ゲート中継配線１５及びソース信号線２０が形成される第２メタル層との間のゲート絶縁膜に形成されている。

ゲートドライバＩＣ３ａは、ゲート信号として、画像処理回路５から入力されるタイミング信号に応じて映像信号を書き込む画素のＴＦＴをオンする電圧（ゲートオン電圧）をゲート信号線１１に供給する。

ソースＣＯＦ４は、ゲートＣＯＦ３と同様に、ＦＦＣ又はＦＰＣ等のフレキシブル基板にソースドライバＩＣ４ａが実装されたＴＣＰであり、ＣＯＦ方式により、ＴＦＴ基板１００の額縁領域２ｂに実装されている。

具体的には、ＴＦＴ基板１００の額縁領域２ｂにおけるゲート端子部１６と同じ辺には複数のソース端子電極からなるソース端子部２６が設けられており、ソースＣＯＦ４は、例えばＡＣＦ圧着によりソース端子部２６に接続される。

このように、ゲートＣＯＦ３が接続されるゲート端子部１６とソースＣＯＦ４が接続されるソース端子部２６とが額縁領域２ｂの同じ辺に設けられているので、ゲートＣＯＦ３とソースＣＯＦ４とは額縁領域２ｂの同じ辺に実装される。本実施の形態において、全てのゲートＣＯＦ３と全てのソースＣＯＦ４とは、額縁領域２ｂの４辺のうち列方向に対向する２つの辺のうちの一方の辺（具体的には、長辺）のみに接続されている。

ソースＣＯＦ４のソースドライバＩＣ４ａは、ソース信号線２０と電気的に接続されている。具体的には、ソースドライバＩＣ４ａは、表示パネル２の額縁領域２ｂに設けられたソース中継配線２５によってソース信号線２０と電気的に接続されている。

複数のソース中継配線２５は、複数のソース信号線２０とソース端子部２６とを接続している。ソース中継配線２５は、ソース信号線２０と同じメタル層に形成されており、ゲート中継配線１５とは異なる層に形成されている。これにより、ソース中継配線２５とゲート中継配線１５とは交差することができる。また、ソース中継配線２５とソース信号線２０とが同じメタル層に形成されているので、ソース中継配線２５とソース信号線２０とはコンタクトホールを介することなく連続的に形成されている。

ソースドライバＩＣ４ａは、ゲートドライバＩＣ３ａによるゲート信号線１１の選択に合わせて、選択されたゲート信号線１１に接続されるＴＦＴのそれぞれに、画像処理回路５から入力される各画素の階調値を表す映像信号に応じた電圧をソース信号線２０に供給する。これにより、選択されたゲート信号線１１に対応する画素に映像信号が書き込まれる。

画像処理回路５は、ＣＰＵ等の演算処理回路と、ＲＯＭやＲＡＭ等のメモリとを備えている。画像処理回路５には映像データが入力される。画像処理回路５は、ＣＰＵがメモリに格納されたプログラムを読み出して実行することにより各種の処理を実行する。具体的には、画像処理回路５は、映像データに対して色調整等の各種の画像信号処理を行って各画素の階調値を示す映像信号とタイミング信号を生成し、映像信号をソースドライバＩＣ４ａに出力するとともにタイミング信号をゲートドライバＩＣ３ａに出力する。

このように構成される表示パネル２では、ゲートドライバＩＣ３ａからのゲートオン電圧がゲート中継配線１５を介してゲート信号線１１に供給されると、選択された画素のＴＦＴがオンし、このＴＦＴに接続されたソース信号線２０から映像信号が画素電極に供給される。そして、画素電極に供給された映像信号によるデータ電圧と、画素電極の対となる共通電極に供給されたコモン電圧との差により表示パネル２の液晶層に電界が生じる。この電界により各画素における液晶層の液晶分子の配向状態が変化し、表示パネル２を通過するバックライトの光の透過率が画素ごとに制御される。これにより、表示パネル２の画素領域２ａに所望の画像が表示される。

次に、表示パネル２の具体的な構造について、図１を参照しつつ、図２〜図５を用いて説明する。図２は、図２は、実施の形態に係る表示パネル２の画素の構成を示す平面図である。図３は、図２のIII−III線における同表示パネル２の断面図であり、図４は、図２のIV−IV線における同表示パネル２の断面図であり、図５は、図２のV−V線における同表示パネル２の断面図である。

図２に示すように、複数の画素ＰＸ（サブ画素）の各々には、ＴＦＴ３０、画素電極４０及び共通電極（コモン電極）５０が設けられている。ＴＦＴ３０は、ゲート電極ＧＴと一対のソースドレイン電極ＳＤとを有する。一対のソースドレイン電極ＳＤは、一方がソース電極であり、他方がドレイン電極である。

ＴＦＴ３０及び画素電極４０は、各画素ＰＸに１つずつ設けられている。具体的には、赤色用画素ＰＸＲ、緑色用画素ＰＸＧ及び青色用画素ＰＸＢの各々には、１つのＴＦＴ３０と１つの画素電極４０とが設けられている。なお、ＴＦＴ３０及び画素電極４０は、各画素ＰＸに複数ずつ設けられていてもよい。

共通電極５０は、複数の画素ＰＸにわたって設けられている。本実施の形態において、共通電極５０は、画素領域２ａの全ての画素ＰＸにわたって設けられている。つまり、共通電極５０は、全ての画素ＰＸに共通する１つの平面状の電極であり、画素領域２ａの全体に形成されている。

上述のように、表示パネル２には、行方向（第１方向）に延在する複数のゲート信号線１１と、行方向に直交する列方向（第２方向）に延在する複数のソース信号線２０及びゲート引出線１２とが形成されている。画素領域２ａの各画素ＰＸは、行方向に延在するゲート信号線１１と列方向に延在するソース信号線２０とによって囲まれる領域である。

ゲート信号線１１は、列方向に隣り合う２つの画素ＰＸの境界部ごとに１本ずつ設けられている。各ゲート信号線１１は、行方向に配列された複数の画素ＰＸの各々のＴＦＴ３０に接続されている。具体的には、各ゲート信号線１１は、各ＴＦＴ３０のゲート電極ＧＴに接続されている。

ソース信号線２０は、行方向に隣り合う２つの画素ＰＸの境界部ごとに１本ずつ設けられている。各ソース信号線２０は、列方向に配列された複数の画素ＰＸの各々の複数のＴＦＴ３０に接続されている。具体的には、各ソース信号線２０は、各ＴＦＴ３０の一対のソースドレイン電極ＳＤの一方に接続されている。なお、各画素ＰＸにおいて、ＴＦＴ３０のソースドレイン電極ＳＤの他方は、画素電極４０に接続されている。

ゲート引出線１２は、行方向に隣り合う２つの画素ＰＸの間に設けられている。例えば、ゲート引出線１２は、図２に示すように、部分的には、行方向に隣り合う３つの画素ＰＸごとに１本ずつ設けられている。具体的には、ゲート引出線１２は、赤色用画素ＰＸＲ、緑色用画素ＰＸＧ及び青色用画素ＰＸＢの３つのサブ画素を一単位として、３つのサブ画素ごと１本ずつ設けられている。なお、ゲート引出線１２は、行方向に延在する複数のゲート信号線１１の本数に応じて、画素領域２ａ内の任意の画素間に形成されていてもよい。

次に、表示パネル２の断面構造を中心に説明する。図３〜図５に示すように、表示パネル２は、ＴＦＴ基板１００と、ＴＦＴ基板１００に対向するＣＦ基板２００と、ＴＦＴ基板１００とＣＦ基板２００との間に配置された液晶層３００とを備える。図示しないが、液晶層３００は、額縁領域２ｂに形成された枠状の封止部材によってＴＦＴ基板１００とＣＦ基板２００との間に封止されている。

ＴＦＴ基板１００には、ＴＦＴ３０と、ゲート信号線１１、ゲート引出線１２、ゲート補助線１３及びソース信号線２０等の各種配線と、これらの配線間に形成された層間絶縁膜と、画素電極４０と、共通電極５０と、コモン線６０とが設けられている。これらの部材は、第１透明基板１１０に形成される。第１透明基板１１０は、例えば、ガラス基板又は透明樹脂基板の透明基材である。

第１透明基板１１０に形成されたＴＦＴ３０は、ゲート電極ＧＴと、一対のソースドレイン電極ＳＤと、チャネル層となる半導体層ＳＣとによって構成されている。本実施の形態において、ＴＦＴ３０は、ボトムゲート構造のＴＦＴであり、第１透明基板１１０の上に形成されたゲート電極ＧＴと、ゲート電極ＧＴの上に形成されたゲート絶縁膜である第１絶縁膜１２１と、第１絶縁膜１２１を介してゲート電極ＧＴの上方に形成された半導体層ＳＣとを備える。なお、一対のソースドレイン電極ＳＤは、半導体層ＳＣの上に形成される。

ゲート電極ＧＴは、例えば、モリブデン膜と銅膜との２層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる１層の金属膜によって構成されていてもよい。第１絶縁膜１２１は、例えば、酸化シリコン膜と窒化シリコン膜との２層構造の絶縁膜によって構成されていてもよいし、酸化シリコン膜又は窒化シリコン膜の１層の絶縁膜によって構成されていてもよい。半導体層ＳＣは、例えば、ｉ−アモルファスシリコン膜とｎ−アモルファスシリコン膜との２層構造からなる半導体膜によって構成されていてもよいし、１層の半導体膜によって構成されていてもよい。一対のソースドレイン電極ＳＤは、例えば、モリブデン膜と銅膜との２層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる１層の金属膜によって構成されていてもよい。

なお、ゲート電極ＧＴ、一対のソースドレイン電極ＳＤ、半導体層ＳＣ及び第１絶縁膜（ゲート絶縁膜）１２１の材料は、上記の材料に限定されるものではない。例えば、半導体層ＳＣの材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体等を用いてもよい。

図３に示すように、ゲート信号線１１は、ゲート電極ＧＴと同層に形成されている。つまり、ゲート信号線１１とゲート電極ＧＴとは、同一の第１メタル層に形成されており、同じ金属膜をパターニングすることによって形成される。本実施の形態において、ゲート電極ＧＴは、ゲート信号線１１の一部である。

また、ソース信号線２０及びゲート引出線１２は、一対のソースドレイン電極ＳＤと同層に形成されている。つまり、ソース信号線２０及びゲート引出線１２と一対のソースドレイン電極ＳＤとは、同一の第２メタル層に形成されており、同じ金属膜をパターニングすることによって形成される。本実施の形態において、一対のソースドレイン電極ＳＤのうちソース信号線２０に接続される方のソースドレイン電極は、ソース信号線２０の一部である。

ゲート信号線１１とゲート電極ＧＴとが形成される第１メタル層は、第２メタル層よりも下層に位置する。したがって、ゲート信号線１１及びゲート電極ＧＴと、ソース信号線２０、ゲート引出線１２及び一対のソースドレイン電極ＳＤとは、異なるメタル層に形成されている。

図２、図３及び図５に示すように、異なるメタル層に形成されたゲート信号線１１とゲート引出線１２とは、第１ゲートコンタクトホール１０ａを介して接続されている。第１ゲートコンタクトホール１０ａは、ゲート信号線１１とゲート引出線１２とのコンタクト部であり、図３及び図５に示すように、ゲート信号線１１が形成された第１メタル層とゲート引出線１２が形成された第２メタル層との間の第１絶縁膜１２１に形成されている。

図２、図３及び図５に示すように、第１ゲートコンタクトホール１０ａは、ゲート引出線１２が形成された第２メタル層側（ゲート引出線１２側）に開口した上側の開口１０ａ１と、ゲート信号線１１が形成された第１メタル層側（ゲート信号線１１側）に開口した下側の開口１０ａ２と、を含んでいる。すなわち、第１ゲートコンタクトホール１０ａの上側の開口１０ａ１は、第１絶縁膜１２１のうちの第２メタル層側を向く上面に形成され、下側の開口１０ａ２は、第１絶縁膜１２１のうちの第１メタル層側を向く下面に形成されている。

また、図２及び図４に示すように、ＴＦＴ基板１００には、ゲート引出線１２と重なるようにしてゲート補助線１３が形成されている。具体的には、図２に示すように、ゲート補助線１３は、列方向に延在するように形成されている。つまり、ゲート補助線１３は、平面視において、ソース信号線２０と平行に形成されている。

また、ゲート補助線１３は、ゲート信号線１１と同層に形成されている。つまり、ゲート補助線１３とゲート信号線１１とは、同一の第１メタル層に形成されており、同じ金属膜をパターニングすることによって形成される。

本実施の形態において、ゲート補助線１３は、島状に形成されている。つまり、ゲート補助線１３は、ゲート信号線１１と同層に形成されているが、列方向に隣り合う２つのゲート信号線１１の間に形成されており、かつ、この２つのゲート信号線１１と分離して形成されている。

ゲート補助線１３は、当該ゲート補助線１３と重なるゲート引出線１２に接続されている。具体的には、図２、図４及び図５に示すように、ゲート補助線１３と当該ゲート補助線１３と重なるゲート引出線１２とは第２ゲートコンタクトホール１０ｂ（第２コンタクトホール）を介して接続されている。第２ゲートコンタクトホール１０ｂは、ゲート補助線１３とゲート引出線１２とのコンタクト部であり、図４及び図５に示すように、ゲート補助線１３が形成された第１メタル層とゲート引出線１２が形成された第２メタル層との間の第１絶縁膜１２１に形成されている。

図２に示すように、本実施の形態において、１つのゲート補助線１３は、２つの第２ゲートコンタクトホール１０ｂを介してゲート引出線１２に接続されている。具体的には、２つの第２ゲートコンタクトホール１０ｂの一方は、ゲート補助線１３の長手方向の一方の端部に対応する位置に形成され、２つの第２ゲートコンタクトホール１０ｂの他方は、ゲート補助線１３の長手方向の他方の端部に対応する位置に形成されている。

このように、ゲート信号線１１に接続されるゲート補助線１３を形成することによって、ゲート信号線１１の低抵抗化を図ることができる。

また、図３〜図５に示すように、第１透明基板１１０の上方には、ＴＦＴ３０、ゲート信号線１１、ゲート引出線１２、ゲート補助線１３及びソース信号線２０を覆うように、第２絶縁膜１２２が形成されている。具体的には、第２絶縁膜１２２は、第１絶縁膜１２１の上に形成された第２メタル層（本実施の形態では、ゲート引出線１２、ソース信号線２０、ソースドレイン電極ＳＤが形成された層）を覆っている。第２絶縁膜１２２は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。無機絶縁膜である第２絶縁膜１２２は、例えばＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によって成膜することができる。

さらに、第２絶縁膜１２２を覆うように第３絶縁膜１２３が形成されている。本実施の形態において、第３絶縁膜１２３の厚さは、第２絶縁膜１２２の厚さよりも厚い。具体的には、第３絶縁膜１２３の厚さは、第２絶縁膜１２２の厚さの１０倍以上であり、一例として、３０００ｎｍである。これにより、ゲート信号線１１及びソース信号線２０等の配線と共通電極５０との間の厚み方向の距離を大きくすることができるので、ゲート信号線１１及びソース信号線２０等の配線と共通電極５０とで形成される寄生容量を軽減することができる。しかも、第３絶縁膜１２３を厚くすることで、ＴＦＴ３０、ゲート信号線１１及びソース信号線２０等が形成された積層構造のＴＦＴ層を平坦化することができる。これにより、表面が平坦化された第３絶縁膜１２３を形成することができるので、第３絶縁膜１２３の直上の共通電極５０を平坦な平面状に形成することができる。

本実施の形態において、第３絶縁膜１２３は、炭素を含む有機材料からなる有機絶縁膜によって構成されている。有機絶縁膜である第３絶縁膜１２３は、例えば液状の有機材料を塗布して硬化することによって形成することができる。これにより、第３絶縁膜１２３を容易に厚膜化することができるので、全ての画素ＰＸにわたって第３絶縁膜１２３の表面を容易に平坦にすることができる。つまり、第３絶縁膜１２３は、平坦化層として機能している。

また、ＴＦＴ基板１００に形成された共通電極５０及び画素電極４０は、第４絶縁膜１２４を介して対向して積層されている。本実施の形態において、共通電極５０は、第３絶縁膜１２３の上に形成されている。そして、共通電極５０を覆うように第４絶縁膜１２４が形成され、第４絶縁膜１２４の上に画素電極４０が所定形状で形成されている。一例として、画素電極４０は、櫛歯状に形成されているが、これに限らない。

共通電極５０及び画素電極４０は、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明金属酸化物によって構成された透明電極である。また、第４絶縁膜１２４は、例えば、窒化シリコン膜等の無機絶縁膜によって構成されている。無機絶縁膜である第４絶縁膜１２４は、例えばＣＶＤ法によって成膜することができる。

上述のように、共通電極５０は、全ての画素ＰＸにわたって形成された平面状のべた電極である。これにより、ゲート信号線１１及びソース信号線２０等の配線が共通電極５０によって覆われるので、ゲート信号線１１及びソース信号線２０等の配線で発生する電界を共通電極５０によって遮蔽することができる。つまり、ＴＦＴ層で発生する電界を共通電極５０によってシールドすることができる。したがって、共通電極５０の上に形成する画素電極４０の形状及び大きさの設計の自由度が向上するので、画素ＰＸの光透過率及び開口率を容易に向上させることができる。

共通電極５０は薄膜平面状のべた電極であるが、図２に示すように、共通電極５０におけるゲート信号線１１の上には、ＴＦＴ３０のソースドレイン電極ＳＤと画素電極４０とを接続するために開口部５１が形成されている。したがって、共通電極５０の開口部５１には、第２絶縁膜１２２、第３絶縁膜１２３及び第４絶縁膜１２４の３層構造の絶縁層を貫通するコンタクトホールが設けられており、各画素ＰＸにおいて、ＴＦＴ３０のソースドレイン電極ＳＤと画素電極４０とはこのコンタクトホールを介して接続されている。

なお、図示しないが、画素電極４０の上には配向膜が形成されている。配向膜は、第１透明基板１１０の上方において、画素電極４０を覆うように全ての画素ＰＸにわたって形成されている。配向膜は、液晶層３００に接しており、液晶層３００の液晶分子の初期配向角度を制御する。具体的には、液晶分子の初期配向角度を一定方向に揃えるために、配向膜にはラビング処理が施されている。

また、図２に示すように、行方向に隣り合う２つの画素ＰＸの間には、列方向に延在する縦コモン電極であるコモン線６０が設けられている。つまり、コモン線６０は、平面視において、ソース信号線２０と平行に形成されている。

コモン線６０は、画素領域２ａ内において周期的に設けられている。本実施の形態において、コモン線６０は、行方向に隣り合う３つの画素ＰＸごとに１本ずつ設けられている。具体的には、コモン線６０は、ゲート引出線１２と同様に、赤色用画素ＰＸＲ、緑色用画素ＰＸＧ及び青色用画素ＰＸＢの３つのサブ画素を一単位として、３つのサブ画素ごとに１本ずつ設けられている。なお、コモン線６０は、全ての画素間に設けられていてもよい。

また、コモン線６０は、共通電極５０に電気的に接続されている。本実施の形態では、図３及び図４に示すように、コモン線６０は、共通電極５０の直上に設けられている。すなわち、コモン線６０は、共通電極５０に接触して共通電極５０に積層されている。

コモン線６０は、共通電極５０よりも低抵抗の材料によって構成されている。例えば、コモン線６０は、金属材料からなる遮光性及び導電性を有する金属膜である。本実施の形態において、コモン線６０は、銅膜によって構成されている。このように、共通電極５０にコモン線６０を積層することによって共通電極５０の時定数を下げることができる。

コモン線６０は、ゲート引出線１２と重なるようにして列方向に延在している。具体的には、コモン線６０は、ゲート引出線１２の上方に位置しており、かつ、ゲート引出線１２が延在する列方向に沿って延在している。

また、コモン線６０は、ＴＦＴ基板１００の平面視において、ゲート信号線１１とゲート引出線１２とを接続する第１ゲートコンタクトホール１０ａを覆っている。つまり、コモン線６０は、第１ゲートコンタクトホール１０ａを覆う被覆部を有する。

本実施の形態において、コモン線６０は、第１ゲートコンタクトホール１０ａを覆う部分において他の部分よりも幅広に形成されている。具体的には、コモン線６０は、列方向に延在する延在部６１と、延在部６１より行方向の幅が広い幅広部６２とを有しており、ＴＦＴ基板１００を平面視したときに、第１ゲートコンタクトホール１０ａは、幅広部６２で覆われている。つまり、幅広部６２が第１ゲートコンタクトホール１０ａを覆う被覆部である。このように、幅広部６２を設けることで、第１ゲートコンタクトホール１０ａを覆うだけではなく、共通電極５０の時定数を一層下げることもできる。

延在部６１は、列方向に隣り合う２つのゲート信号線１１の間に位置している。延在部６１は、幅広部６２よりも幅が狭い幅狭部である。本実施の形態において、延在部６１の幅は、ゲート引出線１２の幅よりも狭くなっており、ゲート引出線１２からはみ出さないように形成されているが、これに限らない。

幅広部６２は、ゲート信号線１１とゲート引出線１２との交差部に位置している。本実施の形態において、幅広部６２は、ゲート引出線１２の幅よりも広くなっているが、これに限らない。また、幅広部６２の列方向の長さは、延在部６１よりも短く、本実施の形態では、ゲート信号線１１の列方向の幅よりも狭くなっている。

図３に示すように、ＴＦＴ基板１００の断面視において、コモン線６０における第１ゲートコンタクトホール１０ａを覆う部分の幅は、第１ゲートコンタクトホール１０ａの上側の開口１０ａ１の幅以上である。具体的には、コモン線６０の幅広部６２の幅をＷ１ｂとし、第１ゲートコンタクトホール１０ａの上側の開口１０ａ１の幅をＷ３とすると、幅広部６２の幅Ｗ１と第１ゲートコンタクトホール１０ａの上側の開口の幅Ｗ３とは、Ｗ１ｂ≧Ｗ３の関係を満たしている。

さらに、図３に示すように、第１ゲートコンタクトホール１０ａを通り且つ行方向に沿ってＴＦＴ基板１００を切断したときの断面（図２のIII−III線における断面）を第１断面とすると、第１断面において、コモン線６０の幅は、ゲート引出線１２の幅よりも大きくなっている。具体的には、ゲート引出線１２の幅をＷ２とすると、幅広部６２の幅Ｗ１とゲート引出線１２の幅をＷ２とは、Ｗ１ｂ＞Ｗ２の関係を満たしている。

また、図４に示すように、隣り合う２つのゲート信号線１１の間の一部を行に沿ってＴＦＴ基板１００を切断したときの断面（図２のIV−IV線における断面）を第２断面とすると、第２断面において、コモン線６０の幅は、ゲート引出線１２の幅よりも小さい。具体的には、コモン線６０の延在部６１の幅をＷ１ａとすると、この延在部６１の幅Ｗ１ａとゲート引出線１２の幅をＷ２とは、Ｗ１ａ＜Ｗ２の関係を満たしている。

さらに、図４に示すように、この第２断面において、コモン線６０の幅は、ゲート補助線１３の幅よりも小さい。具体的には、ゲート補助線１３の幅をＷ４とすると、延在部６１の幅Ｗ１ａとゲート補助線１３の幅Ｗ４とは、Ｗ１ａ＜Ｗ４の関係を満たしている。

さらに、本実施の形態では、この第２断面において、ゲート補助線１３の幅Ｗ４は、ゲート引出線１２の幅Ｗ２よりも小さい。具体的には、ゲート補助線１３の幅Ｗ４とゲート引出線１２の幅Ｗ２とは、Ｗ４＜Ｗ２の関係を満たしている。なお、ゲート補助線１３の幅Ｗ４は、ゲート引出線１２の幅Ｗ２よりも大きくてもよい。

また、図２に示すように、コモン線６０は、第１ゲートコンタクトホール１０ａだけではなく、ゲート信号線１１とゲート補助線１３とを接続する第２ゲートコンタクトホール１０ｂも覆っている。具体的には、第２ゲートコンタクトホール１０ｂは、コモン線６０の延在部６１で覆われている。本実施の形態において、１つの延在部６１は、２つの第２ゲートコンタクトホール１０ｂを覆っている。

次に、ＣＦ基板２００について説明する。図３〜図５に示すように、ＣＦ基板２００は、ＴＦＴ基板１００に対向する対向基板である。本実施の形態において、ＣＦ基板２００は、カラーフィルタを有するカラーフィルタ基板である。

具体的には、ＣＦ基板２００は、第２透明基板２１０と、第２透明基板２１０に形成されたカラーフィルタ層２２０及び遮光層２３０とを有する。第２透明基板２１０は、第１透明基板１１０と同様に、例えば、ガラス基板又は透明樹脂基板の透明基材である。

カラーフィルタ層２２０は、各画素ＰＸに対応するカラーフィルタを有する。具体的には、カラーフィルタ層２２０は、赤色用画素ＰＸＲに対応する赤色カラーフィルタと、緑色用画素ＰＸＧに対応する緑色カラーフィルタと、青色用画素ＰＸＢに対応する青色カラーフィルタとを有する。これらのカラーフィルタは、遮光層２３０の間の領域（つまり遮光層２３０の開口部）に形成される。

遮光層２３０は、黒色層であり、例えばカーボンブラックによって構成されている。遮光層２３０は、列方向に隣り合う２つの画素ＰＸの境界部ごとに形成されている。具体的には、遮光層２３０は、少なくともゲート信号線１１を覆うように行方向に沿ってライン状に形成されている。なお、遮光層２３０は、ゲート引出線１２及びソース信号線２０を覆うように列方向に沿ってもライン状に形成されていてもよい。この場合、遮光層２３０は、格子状に形成されたブラックマトリクスである。

このように構成される表示パネル２には、一対の偏光板（不図示）が貼り合わされている。例えば、一対の偏光板の一方がＴＦＴ基板１００の外面に形成され、一対の偏光板の他方がＣＦ基板２００の外面に形成される。一対の偏光板は、偏光方向が互いに直交するように配置されている。また、一対の偏光板には、位相差板が貼り合わされていてもよい。

なお、表示パネル２は、ＴＦＴ基板１００がバックライトＢＬ側に位置し、ＣＦ基板２００が観察者側に位置するようにして配置される。つまり、表示パネル２は、ＣＦ基板２００がＴＦＴ基板１００よりも前方となるように配置される。

次に、本実施の形態に係るＴＦＴ基板１００及び表示パネル２の作用効果について、本発明に至った経緯も含めて説明する。

表示パネルでは、ＴＦＴ基板とＣＦ基板との間に液晶層を封止する前に、ＴＦＴ基板の外観検査を行う。ＴＦＴ基板の検査を行う場合、例えば、ＴＦＴ基板の上方に配置されたカメラによってＴＦＴ基板を撮像し、撮像した画像をもとに画素領域の異常の有無を判定する。この場合、１枚のＴＦＴ基板の全体を撮像するのではなく、画素領域内の特定寸法以下の範囲に含まれる複数の画素（例えば、ＲＧＢの３画素）を一単位として繰り返し撮像して画像を取得し、取得した画像ごとに異常の有無を判定する。具体的には、周期的に繰り返して撮像した複数の画像同士の差分を見ることで、画素の欠陥の有無を判定する。例えば、撮像した画像をもとに、ＴＦＴ又は配線等が正常に形成されているか否かを判定する。

このとき、複数のゲート引出線と複数のゲート信号線とが交差する構造のＴＦＴ基板については、複数のゲート引出線と複数のゲート信号線とを接続するためのゲートコンタクトホールが画素領域内に非周期的に設けられているので、複数の画素を一単位として周期的に繰り返して撮像した画像をもとにＴＦＴ基板の外観検査を行う上記の方法では対応することができず、ゲートコンタクトホールが存在する箇所では適切な判定を行うことができない。具体的には、ゲートコンタクトホールが画素領域内に非周期的に設けられているので、周期的に撮像した複数の画像同士の差分を見たときに、ゲートコンタクトホールを画素の欠陥であると誤判定してしまう。

このように、複数のゲート信号線と複数のゲート引出線とが交差する構造のＴＦＴ基板については、ＴＦＴ基板の外観検査を行うことが難しい。

そこで、本願発明者らは、この課題に対して鋭意検討した結果、複数のゲート信号線と複数のゲート引出線とが交差する構造を有していても適切に外観検査を行うことができるＴＦＴ基板を見出した。

具体的には、本実施の形態に係るＴＦＴ基板１００では、共通電極５０の直上に設けられたコモン線６０が、ゲート信号線１１とゲート引出線１２とを接続する第１ゲートコンタクトホール１０ａを覆っている。

この構成により、図６に示すように、ＴＦＴ基板１００の上方に配置されたカメラ９を用いてＴＦＴ基板１００の外観検査を行う場合に、第１ゲートコンタクトホール１０ａがコモン線６０で覆われているので、カメラ９で撮像した画像における第１ゲートコンタクトホール１０ａの検出感度を低下させることができる。

例えば、ＴＦＴ基板１００の画素領域２ａ内の特定寸法以下の範囲に含まれる複数の画素（例えば、赤色用画素ＰＸＲ、緑色用画素ＰＸＧ及び青色用画素ＰＸＢの３画素）を一単位としてこの一単位の画像を周期的に繰り返して撮像した複数の画像同士の差分を見ることでＴＦＴ基板１００の外観検査を行う際に、第１ゲートコンタクトホール１０ａの上には金属膜等の遮光性を有するコモン線６０が重畳しているので、カメラ９で撮像した画像に第１ゲートコンタクトホール１０ａが現れない。

これにより、第１ゲートコンタクトホール１０ａが画素領域２ａ内に非周期的に設けられていたとしても、１回の撮像範囲となる画素領域２ａ内の特定寸法以下の範囲に周期的に設けられたコモン線６０が第１ゲートコンタクトホール１０ａを覆っているので、ＴＦＴ基板１００の外観検査時に画像を判定する際に、第１ゲートコンタクトホール１０ａを画像判定の対象から除外して無視することができる。この結果、第１ゲートコンタクトホール１０ａが画像に現れることで第１ゲートコンタクトホール１０ａを画素の欠陥であると誤判定するリスクを軽減できる。したがって、複数のゲート信号線１１と複数のゲート引出線１２とが交差する構造を有するＴＦＴ基板１００であっても、ＴＦＴ基板１００の外観検査を適切に行うことができる。

この場合、本実施の形態におけるＴＦＴ基板１００では、ＴＦＴ基板１００の断面視において、コモン線６０における第１ゲートコンタクトホール１０ａを覆う部分の幅は、第１ゲートコンタクトホール１０ａの上側の開口の幅以上となっている。

これにより、１つの第１ゲートコンタクトホール１０ａの全体がコモン線６０によって覆われるので、カメラ９を用いてＴＦＴ基板１００の外観検査を行う際に、カメラ９で撮像した画像に第１ゲートコンタクトホール１０ａが現れることをより確実に防止することができる。

また、本実施の形態におけるＴＦＴ基板１００において、コモン線６０は、ゲート引出線１２と重なるようにして列方向に延在している。

これにより、列方向に延在するコモン線６０によって、第１ゲートコンタクトホール１０ａを覆うことができる。

また、本実施の形態におけるＴＦＴ基板１００において、ゲート引出線１２と重なるように列方向に延在するコモン線６０は、列方向に延在する延在部６１と、延在部６１より行方向の幅が広い幅広部６２とを有しており、ＴＦＴ基板１００を平面視したときに、第１ゲートコンタクトホール１０ａは、コモン線６０の幅広部６２で覆われている。

このように、コモン線６０の一部に幅が広い幅広部６２を形成することで、この幅広部６２によって第１ゲートコンタクトホール１０ａを確実に覆うことができる。したがって、カメラ９で撮像した画像における第１ゲートコンタクトホール１０ａの検出感度を一層低下させることができる。

また、本実施の形態におけるＴＦＴ基板１００では、第１ゲートコンタクトホール１０ａを通り且つ行方向に沿ってＴＦＴ基板１００を切断したときの第１断面において、コモン線６０の幅は、ゲート引出線１２の幅よりも大きい。具体的には、この第１断面において、コモン線６０の幅広部６２の列方向の幅がゲート引出線１２の幅よりも大きくなっている。

通常、第１断面におけるゲート引出線１２の幅は、第１ゲートコンタクトホール１０ａの開口幅よりも広くしているので、上記のように、第１断面におけるコモン線６０の幅をゲート引出線１２の幅よりも大きくすることで、コモン線６０によって第１ゲートコンタクトホール１０ａを確実に覆うことができる。

また、本実施の形態におけるＴＦＴ基板１００では、隣り合う２つのゲート信号線１１の間の一部を行方向に沿ってＴＦＴ基板１００を切断したときの第２断面において、コモン線６０の幅は、ゲート引出線１２の幅よりも小さい。さらに、上記第２断面において、コモン線６０の幅は、ゲート補助線１３の幅よりも小さい。具体的には、この第２断面において、コモン線６０の延在部６１の列方向の幅がゲート引出線１２の幅及びゲート補助線１３の幅よりも小さくなっている。

この構成により、幅が狭い延在部６１によってコモン線６０全体の線幅を細くしつつも、幅が広い幅広部６２によって第１ゲートコンタクトホール１０ａを確実に覆うことができる。これにより、コモン線６０の線幅を無駄に広くすることなく、カメラ９で撮像した画像における第１ゲートコンタクトホール１０ａの検出感度を低下させることができる。

さらに、上記第２断面において、ゲート補助線１３の幅は、ゲート引出線１２の幅よりも小さい。

この構成により、ゲート信号線１１の低抵抗化のためにゲート補助線１３を設けたとしても、ゲート引出線１２によってゲート補助線１３を覆うことができる。これにより、カメラ９を用いてＴＦＴ基板１００の外観検査を行う際に、カメラ９で撮像した画像におけるゲート補助線１３の検出感度を低下させることができる。例えば、カメラ９で撮像した画像にはゲート補助線１３が現れない。したがって、ＴＦＴ基板１００の外観検査時に画像を判定する際、ゲート補助線１３の存在によって誤判定するリスクについても軽減できる。特に、第１ゲートコンタクトホール１０ａと同様にゲート補助線１３も画素領域２ａ内に非周期的に設けられている場合（特定の画素のみにゲート補助線１３が設けられている場合等）には、ゲート補助線１３によって誤判定してしまうので、ゲート補助線１３はゲート引出線１２によって覆われているとよい。

また、本実施の形態におけるＴＦＴ基板１００において、ゲート補助線１３は、島状に形成されている。

この構成により、第２ゲートコンタクトホール１０ｂを介してゲート信号線１１に接続されるゲート補助線１３を、ゲート補助線１３に重畳するゲート信号線１１のみに接続させることができる。

また、本実施の形態におけるＴＦＴ基板１００において、コモン線６０は、ゲート補助線１３とゲート引出線１２とを接続する第２ゲートコンタクトホール１０ｂも覆っている。

この構成により、カメラ９を用いてＴＦＴ基板１００の外観検査を行う際に、第２ゲートコンタクトホール１０ｂもコモン線６０で覆われているので、第２ゲートコンタクトホール１０ｂの検出感度についても低下させることができる。例えば、カメラ９で撮像した画像に第２ゲートコンタクトホール１０ｂが現れない。これにより、ＴＦＴ基板１００の外観検査時に画像を判定する際に第２ゲートコンタクトホール１０ｂについても画像判定の対象から除外して無視することができる。この結果、第２ゲートコンタクトホール１０ｂが画像に現れることで第２ゲートコンタクトホール１０ｂを画素の欠陥であると誤判定するリスクについても軽減できる。したがって、ゲート信号線１１の低抵抗化のために第２ゲートコンタクトホール１０ｂを介してゲート信号線１１とゲート補助線１３とを接続したとしても、ＴＦＴ基板１００の外観検査を適切に行うことができる。特に、第１ゲートコンタクトホール１０ａと同様に第２ゲートコンタクトホール１０ｂも画素領域２ａ内に非周期的に設けられている場合には、第２ゲートコンタクトホール１０ｂによって誤判定してしまうので、第２ゲートコンタクトホール１０ｂはコモン線６０によって覆われているとよい。

以上説明したように、本実施の形態におけるＴＦＴ基板１００を用いることによって、誤判定することなくＴＦＴ基板１００の外観検査を適切に行うことができる。

なお、図７に示すように、コモン線６０の幅広部６２に対向する位置に配置されたスペーサ２４０を有するＣＦ基板２００Ａを用いてもよい。スペーサ２４０は、例えば、第２透明基板２１０から第１透明基板１１０に向かって突出するように第２透明基板２１０に形成される。スペーサ２４０は、液晶層３００を挟むＴＦＴ基板１００とＣＦ基板２００Ａとの間隔（セルギャップ）を一定に維持するための部材であり、スペーサ２４０を設けることで液晶層３００の厚みを一定に維持することができる。一例として、スペーサ２４０は、円柱台形状であり、上端部及び下端部の平面視形状は円形である。また、スペーサ２４０は、アクリル樹脂等の樹脂材料によって構成されており、弾性変形することができる。

このように、コモン線６０の幅広部６２に対向する位置にスペーサ２４０を設けることで、幅広部６２をスペーサ２４０の台座として機能させることができる。これにより、ＴＦＴ基板１００とＣＦ基板２００Ａとの間隔を一定に維持させることができる。なお、スペーサ２４０は、表示パネル２内に周期的に配置されていてもよいし、表示パネル２内に非周期的に任意の位置に配置されていてもよい。

（変形例）
以上、本開示に係るＴＦＴ基板及び表示パネル等について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。

例えば、上記実施の形態において、列方向に延在するゲート引出線１２及びソース信号線２０の幅は、列方向に沿って一定であったが、これに限らない。例えば、ゲート引出線１２及びソース信号線２０は、途中で幅が広くなったり狭くなったりしていてもよい。また、ゲート引出線１２及びソース信号線２０は、列方向と平行に形成されていなくてもよく、途中で屈曲していてもよい。同様に、コモン線６０も列方向と平行に形成されていなくてもよく、コモン線６０は、ゲート引出線１２及びソース信号線２０と同様に、途中で屈曲していてもよい。また、上記実施の形態において、コモン線６０の幅広部６２は、延在部６１よりも幅方向に突出させる構成であったが、コモン線６０に凹部を形成することで幅広部６２を構成してもよい。この場合、幅広部６２は、上記実施の形態のように幅方向の両方に突出する形状に限らず、幅方向の一方のみに突出する形状であってもよい。

また、上記実施の形態では、ＴＦＴ基板１００の外観検査はカメラ９を用いて行ったが、これに限らない。例えば、カメラ９等の撮像機器を用いることなく、人間の目視によってＴＦＴ基板１００の外観検査を行ってもよい。

また、上記実施の形態では、ゲート信号線１１とゲート引出線１２及びソース信号線２０とが直交（つまり９０°で交差）する場合について説明したが、これに限らない。例えば、ゲート信号線１１とゲート引出線１２及びソース信号線２０とは、９０°以外に交差する場合であってもよい。

また、上記実施の形態において、表示パネル２として液晶表示パネルを用いたが、これに限らない。例えば、表示パネル２は、有機ＥＬパネル又は無機ＥＬパネル等の他の表示デバイスであってもよい。つまり、上記実施の形態におけるＴＦＴ基板１００は、有機ＥＬパネル又は無機ＥＬパネル等にも適用することができる。

また、上記実施の形態において、ゲートドライバＩＣ３ａ及びソースドライバＩＣ４ａは、ＣＯＦ方式によって表示パネル２（ＴＦＴ基板１００）に実装されていたが、これに限らない。例えば、ゲートドライバＩＣ３ａ及びソースドライバＩＣ４ａは、ＣＯＧ方式によって表示パネル２に実装されていてもよい。

その他、上記実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。

１ 画像表示装置
２ 表示パネル
２ａ 画素領域
２ｂ 額縁領域
３ ゲートＣＯＦ
３ａ ゲートドライバＩＣ
４ ソースＣＯＦ
４ａ ソースドライバＩＣ
５ 画像処理回路
１０ ゲート線
１０ａ 第１ゲートコンタクトホール
１０ｂ 第２ゲートコンタクトホール
１１ ゲート信号線
１２ ゲート引出線
１３ ゲート補助線
１５ ゲート中継配線
１５ａ、１５ｂ コンタクトホール
１６ ゲート端子部
２０ ソース信号線
２５ ソース中継配線
２６ ソース端子部
３０ ＴＦＴ
４０ 画素電極
５０ 共通電極
６０ コモン線
６１ 延在部
６２ 幅広部
１００ ＴＦＴ基板
１１０ 第１透明基板
１２１ 第１絶縁膜
１２２ 第２絶縁膜
１２３ 第３絶縁膜
１２４ 第４絶縁膜
２００、２００Ａ ＣＦ基板
２１０ 第２透明基板
２２０ カラーフィルタ層
２３０ 遮光層
２４０ スペーサ
３００ 液晶層

Claims (13)

1. 複数の画素によって構成された画素領域を有する薄膜トランジスタ基板であって、
   前記画素領域に設けられ、第１方向に延在する複数のゲート信号線と、
   前記画素領域に設けられ、前記第１方向と異なる第２方向に延在する複数のゲート引出線と、
   前記複数の画素の各々に設けられた薄膜トランジスタ及び画素電極と、
   前記複数の画素にわたって設けられた共通電極と、
   前記共通電極に電気的に接続されたコモン線とを備え、
   前記複数のゲート信号線と前記複数のゲート引出線とは、当該複数のゲート信号線と当該複数のゲート引出線との複数の交差部のうちの少なくとも１箇所において、第１コンタクトホールを介して接続されており、
   前記薄膜トランジスタ基板の平面視において、前記コモン線は、前記第１コンタクトホールを覆っている、
   薄膜トランジスタ基板。
2. 前記第１ゲートコンタクトホールは、前記ゲート信号線と前記ゲート引出線との間に設けられた第１絶縁膜に形成され、
   前記第１ゲートコンタクトホールは、前記ゲート引出線側に開口した上側の開口と、前期ゲート信号線側に開口した下側の開口と、を含み、
   前記薄膜トランジスタ基板の断面視において、前記コモン線における前記第１コンタクトホールを覆う部分の幅は、前記第１コンタクトホールの前記上側の開口の幅以上である、
   請求項１に記載の薄膜トランジスタ基板。
3. 前記コモン線は、前記ゲート引出線と重なるようにして前記第２方向に延在している、
   請求項１又は２に記載の薄膜トランジスタ基板。
4. 前記コモン線は、前記第２方向に延在する延在部と、前記延在部より前記第１方向の幅が広い幅広部とを有し、
   前記薄膜トランジスタ基板を平面視したときに、前記第１コンタクトホールは、前記幅広部で覆われている、
   請求項３に記載の薄膜トランジスタ基板。
5. 前記第１コンタクトホールを通り且つ前記第１方向に沿って前記薄膜トランジスタ基板を切断したときの第１断面において、前記コモン線の幅は、前記ゲート引出線の幅よりも大きい、
   請求項３又は４に記載の薄膜トランジスタ基板。
6. 隣り合う２つの前記ゲート信号線の間の一部を前記第１方向に沿って前記薄膜トランジスタ基板を切断したときの第２断面において、前記コモン線の幅は、前記ゲート引出線の幅よりも小さい、
   請求項３〜５のいずれか１項に記載の薄膜トランジスタ基板。
7. 前記ゲート信号線と同層に形成され、前記ゲート引出線と重なるようにして前記第２方向に延在するゲート補助線を有し、
   前記ゲート補助線と当該ゲート補助線と重なる前記ゲート引出線とは第２コンタクトホールを介して接続されており、
   前記コモン線は、前記第２コンタクトホールも覆っている、
   請求項３〜６のいずれか１項に記載の薄膜トランジスタ基板。
8. 隣り合う２つの前記ゲート信号線の間の一部を前記第１方向に沿って前記薄膜トランジスタ基板を切断したときの第２断面において、前記コモン線の幅は、前記ゲート補助線の幅よりも小さい、
   請求項７に記載の薄膜トランジスタ基板。
9. 前記第２断面において、前記ゲート補助線の幅は、前記ゲート引出線の幅よりも小さい、
   請求項８に記載の薄膜トランジスタ基板。
10. 前記ゲート補助線は、島状に形成されている、
    請求項７〜９のいずれか１項に記載の薄膜トランジスタ基板。
11. 前記ゲート信号線を覆う第１絶縁膜と、
    前記ゲート引出線を覆う第２絶縁膜と、
    炭素を含み、前記第２絶縁膜を覆う第３絶縁膜とを備え、
    前記第３絶縁膜の厚さは、前記第１絶縁膜及び前記第２絶縁膜の厚さよりも厚い、
    請求項１に記載の薄膜トランジスタ基板。
12. 請求項１〜１１のいずれか１項に記載の薄膜トランジスタ基板と、
    前記薄膜トランジスタ基板に対向する対向基板とを備える、
    表示パネル。
13. 前記薄膜トランジスタ基板と前記対向基板との間に配置された液晶層と、
    前記コモン線における前記第１コンタクトホールを覆う部分の上に配置されたスペーサとを備える、
    請求項１２に記載の表示パネル。

Images