JP2020078213A

JP2020078213A - Switching element control circuit

Info

Publication number: JP2020078213A
Application number: JP2018211683A
Authority: JP
Inventors: 友彦佐藤; Tomohiko Satou
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2018-11-09
Filing date: 2018-11-09
Publication date: 2020-05-21

Abstract

To achieve further appropriate protection of a switching element from an overcurrent.SOLUTION: A switching element control circuit includes: a switching element; a load connected with the switching element; a power supply for applying an input voltage into the switching element and a direct circuit of the load; a short-circuit detection circuit for detecting a short circuit of the load; and a short-circuit gate drive circuit for applying a negative potential to a gate of the switching element when the short-circuit detection circuit detects a short circuit of the load.SELECTED DRAWING: Figure 1

Description

本明細書に開示の技術は、スイッチング素子制御回路に関する。 The technology disclosed in this specification relates to a switching element control circuit.

特許文献１には、スイッチング素子制御回路が開示されている。このスイッチング素子制御回路は、スイッチング素子と、スイッチング素子のゲート電位を制御するゲート制御回路を有している。ゲート制御装置は、スイッチング素子をターンオフするときに、スイッチング素子の主電極間の電圧が所定値以上に上昇するよりも前に、スイッチング素子のゲート電位を閾値以下に低下させる。これによって、スイッチング素子の信頼性を向上させることができる。 Patent Document 1 discloses a switching element control circuit. This switching element control circuit has a switching element and a gate control circuit that controls the gate potential of the switching element. When turning off the switching element, the gate control device lowers the gate potential of the switching element to a threshold value or less before the voltage between the main electrodes of the switching element rises to a predetermined value or more. Thereby, the reliability of the switching element can be improved.

特開２００６−３４０３９０号公報JP, 2006-340390, A

スイッチング素子に接続されている負荷が短絡し、スイッチング素子に過電流が流れる場合がある。この場合には、スイッチング素子を素早くターンオフさせ、スイッチング素子を過電流から保護する必要がある。しかしながら、過電流時にスイッチング素子を素早くターンオフさせると、高いサージ電圧が発生する。高いサージ電圧によりスイッチング素子の内部で局所的なアバランシェ降伏が発生すると、スイッチング素子の信頼性が低下する。本明細書では、スイッチング素子を過電流からより適切に保護することが可能な技術を提案する。 The load connected to the switching element may be short-circuited and an overcurrent may flow through the switching element. In this case, it is necessary to quickly turn off the switching element and protect the switching element from overcurrent. However, when the switching element is quickly turned off at the time of overcurrent, a high surge voltage is generated. When a high surge voltage causes a local avalanche breakdown in the switching element, the reliability of the switching element deteriorates. The present specification proposes a technique capable of more appropriately protecting a switching element from an overcurrent.

本明細書が開示するスイッチング素子制御回路は、スイッチング素子と、前記スイッチング素子に接続されている負荷と、前記スイッチング素子と前記負荷の直接回路に入力電圧を印加する電源と、前記負荷の短絡を検出する短絡検出回路と、前記短絡検出回路が前記負荷の短絡を検出したときに前記スイッチング素子のゲートに負電位を印可する短絡時ゲート駆動回路を有する。 A switching element control circuit disclosed in the present specification includes a switching element, a load connected to the switching element, a power supply that applies an input voltage to a direct circuit of the switching element and the load, and a short circuit of the load. A short circuit detection circuit for detecting and a short circuit gate drive circuit for applying a negative potential to the gate of the switching element when the short circuit detection circuit detects a short circuit of the load.

なお、負電位は、電源の負極の電位よりも低い電位を意味する。 Note that the negative potential means a potential lower than the potential of the negative electrode of the power supply.

このスイッチング素子制御回路では、スイッチング素子がオン状態で負荷が短絡すると、スイッチング素子に過電流が流れる。すると、短絡検出回路が、負荷の短絡を検出する。すると、短絡時ゲート駆動回路が、スイッチング素子のゲートに負電位を印加して、スイッチング素子をターンオフさせる。過電流が流れている状態でスイッチング素子をターンオフさせるので、スイッチング素子に高いサージ電圧が印加される。このようにスイッチング素子に高いサージ電圧が印加されると、スイッチング素子の内部（すなわち、半導体基板の内部）でアバランシェ降伏が生じる。しかしながら、ゲート電位が負電位まで引き下げられると、半導体基板の全体でアバランシェ降伏が比較的均一に発生し、アバランシェ電流が半導体基板内で分散する。このため、スイッチング素子に加わるストレスが抑制され、スイッチング素子の信頼性が確保される。 In this switching element control circuit, when the switching element is on and the load is short-circuited, an overcurrent flows through the switching element. Then, the short circuit detection circuit detects a short circuit of the load. Then, the short-circuit gate drive circuit applies a negative potential to the gate of the switching element to turn off the switching element. Since the switching element is turned off while the overcurrent is flowing, a high surge voltage is applied to the switching element. When a high surge voltage is applied to the switching element in this way, avalanche breakdown occurs inside the switching element (that is, inside the semiconductor substrate). However, when the gate potential is lowered to a negative potential, avalanche breakdown occurs relatively uniformly in the entire semiconductor substrate, and the avalanche current is dispersed in the semiconductor substrate. Therefore, the stress applied to the switching element is suppressed, and the reliability of the switching element is ensured.

スイッチング素子制御回路の回路図。The circuit diagram of a switching element control circuit. ミラー電圧を説明するグラフ。The graph explaining Miller voltage. 変形例の短絡検出回路の回路図。The circuit diagram of the short circuit detection circuit of a modification. インバータ回路の回路図。The circuit diagram of an inverter circuit.

図１に示すスイッチング素子制御回路１０は、ＩＧＢＴ（insulated gate bipolar transistor）１２ａ、１２ｂを有している。ＩＧＢＴ１２ａとＩＧＢＴ１２ｂは、並列に接続されている。すなわち、ＩＧＢＴ１２ａのコレクタがＩＧＢＴ１２ｂのコレクタに接続されており、ＩＧＢＴ１２ａのソースがＩＧＢＴ１２ｂのソースに接続されている。スイッチング素子制御回路１０は、ＩＧＢＴ１２ａ、１２ｂをスイッチングさせる。スイッチング素子制御回路１０は、Ｌ負荷１４、ダイオード１６、電源１８、平滑化コンデンサ２０、及び、ゲート制御回路３０ａ、３０ｂを有している。 The switching element control circuit 10 shown in FIG. 1 has IGBTs (insulated gate bipolar transistors) 12a and 12b. The IGBT 12a and the IGBT 12b are connected in parallel. That is, the collector of the IGBT 12a is connected to the collector of the IGBT 12b, and the source of the IGBT 12a is connected to the source of the IGBT 12b. The switching element control circuit 10 switches the IGBTs 12a and 12b. The switching element control circuit 10 includes an L load 14, a diode 16, a power supply 18, a smoothing capacitor 20, and gate control circuits 30a and 30b.

Ｌ負荷１４は、モータやリアクトル等の高インダクタンスを有する負荷である。Ｌ負荷１４の一端は、ＩＧＢＴ１２ａ、１２ｂのコレクタに接続されている。Ｌ負荷１４の他端は、電源１８の正極に接続されている。 The L load 14 is a load having a high inductance such as a motor and a reactor. One end of the L load 14 is connected to the collectors of the IGBTs 12a and 12b. The other end of the L load 14 is connected to the positive electrode of the power supply 18.

ダイオード１６のアノードは、ＩＧＢＴ１２ａ、１２ｂのコレクタに接続されている。ダイオード１６のカソードは、電源１８の正極に接続されている。すなわち、ダイオード１６は、Ｌ負荷１４に対して並列に接続されている。 The anode of the diode 16 is connected to the collectors of the IGBTs 12a and 12b. The cathode of the diode 16 is connected to the positive electrode of the power supply 18. That is, the diode 16 is connected in parallel with the L load 14.

電源１８の負極は、ＩＧＢＴ１２ａ、１２ｂのエミッタに接続されている。電源１８は、ＩＧＢＴ１２ａ、１２ｂとＬ負荷１４の直列回路に対して入力電圧Ｖ１（直流電圧）を印加する。 The negative electrode of the power supply 18 is connected to the emitters of the IGBTs 12a and 12b. The power supply 18 applies an input voltage V1 (DC voltage) to the series circuit of the IGBTs 12a and 12b and the L load 14.

平滑化コンデンサ２０は、電源１８に対して並列に接続されている。平滑化コンデンサ２０の両端間の電圧は、電源１８が印加する入力電圧Ｖ１と等しい。 The smoothing capacitor 20 is connected in parallel with the power supply 18. The voltage across the smoothing capacitor 20 is equal to the input voltage V1 applied by the power supply 18.

ゲート制御回路３０ａは、ＩＧＢＴ１２ａのゲートＧａに接続されている。ゲート制御回路３０ａは、ゲートＧａの電位Ｖｇを制御する。ゲート制御回路３０ｂは、ＩＧＢＴ１２ｂのゲートＧｂに接続されている。ゲート制御回路３０ｂは、ＩＧＢＴ１２ｂのゲートＧｂの電位を制御する。ゲート制御回路３０ａとゲート制御回路３０ｂの構成は等しい。したがって、以下では、ゲート制御回路３０ａについて主に説明し、ゲート制御回路３０ｂについての説明を簡略化する。ゲート制御回路３０ａは、短絡検出回路２２、通常時ゲート駆動回路２４、短絡時ゲート駆動回路２６、ゲート抵抗２８、及び、ゲート抵抗２９を有している。 The gate control circuit 30a is connected to the gate Ga of the IGBT 12a. The gate control circuit 30a controls the potential Vg of the gate Ga. The gate control circuit 30b is connected to the gate Gb of the IGBT 12b. The gate control circuit 30b controls the potential of the gate Gb of the IGBT 12b. The gate control circuit 30a and the gate control circuit 30b have the same configuration. Therefore, hereinafter, the gate control circuit 30a will be mainly described, and the description of the gate control circuit 30b will be simplified. The gate control circuit 30a has a short circuit detection circuit 22, a normal-time gate drive circuit 24, a short-circuit gate drive circuit 26, a gate resistance 28, and a gate resistance 29.

通常時ゲート駆動回路２４は、ゲート抵抗２８を介してＩＧＢＴ１２ａのゲートＧａに接続されている。また、通常時ゲート駆動回路２４は、ゲートオン電位Ｖｏｎとゲートオフ電位Ｖｏｆｆに接続されている。ゲートオフ電位Ｖｏｆｆは電源１８の負極の電位と等しく、ゲートオン電位Ｖｏｎはゲートオフ電位Ｖｏｆｆよりも高い。通常時ゲート駆動回路２４は、ゲートオン電位Ｖｏｎがゲート抵抗２８を介してゲートＧａに印加される状態と、ゲートオフ電位Ｖｏｆｆがゲート抵抗２８を介してゲートＧａに印加される状態とを切り換える。これによって、通常時ゲート駆動回路２４は、ゲートＧａの電位Ｖｇを、ゲートオン電位Ｖｏｎとゲートオフ電位Ｖｏｆｆの間で変化させる。通常時（スイッチング素子制御回路１０に異常が生じていないとき）は、通常時ゲート駆動回路２４によってゲートＧａの電位Ｖｇが制御される。ＩＧＢＴ１２ａのゲート閾値は、ゲートオン電位Ｖｏｎよりも低く、ゲートオフ電位Ｖｏｆｆよりも高い。したがって、ゲートＧａにゲートオン電位Ｖｏｎが印加されるとＩＧＢＴ１２ａがオンし、ゲートＧａにゲートオフ電位Ｖｏｆｆが印加されるとＩＧＢＴ１２ａがオフする。このように、通常時は、通常時ゲート駆動回路２４によってＩＧＢＴ１２ａが制御される。同様に、ＩＧＢＴ１２ｂは、通常時は、ゲート制御回路３０ｂが有する通常時ゲート駆動回路（図示省略）によって制御される。 The normal-time gate drive circuit 24 is connected to the gate Ga of the IGBT 12a via a gate resistor 28. The normal-time gate drive circuit 24 is connected to the gate-on potential Von and the gate-off potential Voff. The gate-off potential Voff is equal to the negative potential of the power supply 18, and the gate-on potential Von is higher than the gate-off potential Voff. The normal-time gate drive circuit 24 switches between a state in which the gate-on potential Von is applied to the gate Ga via the gate resistor 28 and a state in which the gate-off potential Voff is applied to the gate Ga via the gate resistor 28. As a result, the normal-time gate drive circuit 24 changes the potential Vg of the gate Ga between the gate-on potential Von and the gate-off potential Voff. During normal times (when no abnormality has occurred in the switching element control circuit 10), the normal time gate drive circuit 24 controls the potential Vg of the gate Ga. The gate threshold of the IGBT 12a is lower than the gate-on potential Von and higher than the gate-off potential Voff. Therefore, when the gate-on potential Von is applied to the gate Ga, the IGBT 12a is turned on, and when the gate-off potential Voff is applied to the gate Ga, the IGBT 12a is turned off. Thus, in the normal state, the IGBT 12a is controlled by the normal-time gate drive circuit 24. Similarly, the IGBT 12b is normally controlled by a normal-time gate drive circuit (not shown) included in the gate control circuit 30b.

通常時は、ＩＧＢＴ１２ａ、１２ｂが共にオンし、ＩＧＢＴ１２ａ、１２ｂが共にオフするように、ＩＧＢＴ１２ａ、１２ｂが制御される。ＩＧＢＴ１２ａ、１２ｂがオンすると、電源１８の正極から、Ｌ負荷１４とＩＧＢＴ１２ａ、１２ｂを介して、電源１８の負極へ電流が流れる。この状態では、Ｌ負荷１４に流れる電流が徐々に増加する。ＩＧＢＴ１２ａ、１２ｂがオフすると、Ｌ負荷１４が電流を流し続ける方向に起電力を生じさせる。このため、Ｌ負荷１４とダイオード１６により構成される閉ループに電流が流れる。この状態では、Ｌ負荷１４に流れる電流が徐々に減少する。ＩＧＢＴ１２ａ、１２ｂは繰り返しオン‐オフする。これによって、Ｌ負荷１４に流れる電流の大きさが制御される。また、回路の誤動作等によってＬ負荷１４が短絡する場合がある。Ｌ負荷１４が短絡している状態でＩＧＢＴ１２ａ、１２ｂがオンすると、電源１８の入力電圧Ｖ１がＩＧＢＴ１２ａ、１２ｂに直接印加され、ＩＧＢＴ１２ａ、１２ｂに過電流が流れる。 Under normal conditions, the IGBTs 12a and 12b are controlled so that the IGBTs 12a and 12b are both turned on and the IGBTs 12a and 12b are both turned off. When the IGBTs 12a and 12b are turned on, current flows from the positive electrode of the power supply 18 to the negative electrode of the power supply 18 via the L load 14 and the IGBTs 12a and 12b. In this state, the current flowing through the L load 14 gradually increases. When the IGBTs 12a and 12b are turned off, the L load 14 generates an electromotive force in the direction in which the current continues to flow. Therefore, a current flows in the closed loop formed by the L load 14 and the diode 16. In this state, the current flowing through the L load 14 gradually decreases. The IGBTs 12a and 12b are repeatedly turned on and off. This controls the magnitude of the current flowing through the L load 14. Further, the L load 14 may be short-circuited due to a malfunction of the circuit or the like. When the IGBTs 12a and 12b are turned on while the L load 14 is short-circuited, the input voltage V1 of the power supply 18 is directly applied to the IGBTs 12a and 12b, and an overcurrent flows through the IGBTs 12a and 12b.

短絡検出回路２２は、ゲートＧａに接続されている。短絡検出回路２２は、ゲートＧａの電位Ｖｇに基づいて、Ｌ負荷１４が短絡しているか否かを判定する。短絡検出回路２２は、Ｌ負荷１４が短絡しているか否かを示す信号を、短絡時ゲート駆動回路２６に送信する。以下に、図２を用いて、Ｌ負荷１４の短絡の判定方法について説明する。図２は、通常時ゲート駆動回路２４がＩＧＢＴ１２ａをオンさせるときのゲートＧａの電位Ｖｇの変化を示している。図２の縦軸は電位Ｖｇを示しており、図２の横軸はゲートＧａに蓄えられる電荷（ゲート電荷）を示している。また、図２の実線のグラフＡは通常時のグラフを示しており、図２の破線のグラフＢはＬ負荷１４が短絡しているときのグラフを示している。図２に示すように、通常時ゲート駆動回路２４は、電位Ｖｇをゲートオフ電位Ｖｏｆｆからゲートオン電位Ｖｏｎまで上昇させることで、ＩＧＢＴ１２ａをオンさせる。 The short circuit detection circuit 22 is connected to the gate Ga. The short circuit detection circuit 22 determines whether or not the L load 14 is short-circuited based on the potential Vg of the gate Ga. The short-circuit detection circuit 22 transmits a signal indicating whether or not the L load 14 is short-circuited to the short-time gate drive circuit 26. Hereinafter, a method of determining a short circuit of the L load 14 will be described with reference to FIG. FIG. 2 shows changes in the potential Vg of the gate Ga when the normal-time gate drive circuit 24 turns on the IGBT 12a. The vertical axis of FIG. 2 represents the potential Vg, and the horizontal axis of FIG. 2 represents the electric charge (gate electric charge) stored in the gate Ga. A solid line graph A in FIG. 2 shows a normal graph, and a broken line graph B in FIG. 2 shows a graph when the L load 14 is short-circuited. As shown in FIG. 2, the normal-time gate drive circuit 24 turns on the IGBT 12a by increasing the potential Vg from the gate-off potential Voff to the gate-on potential Von.

グラフＡに示すように、通常時は、ゲートオフ電位Ｖｏｆｆからゲートオン電位Ｖｏｎまで上昇する途中で、ゲート電荷が増加しても電位Ｖｇがミラー電位Ｖｍｒから上昇しない領域が存在する。他方、Ｌ負荷１４が短絡している状態では、ＩＧＢＴ１２ａがオンすると同時に、ＩＧＢＴ１２ａに過電流が流れる。この場合、グラフＢに示すように、電位Ｖｇがミラー電位Ｖｍｒで一定となる領域が存在せず、電位Ｖｇがゲートオフ電位Ｖｏｆｆからゲートオン電位Ｖｏｎまで直線的に変化する。 As shown in the graph A, normally, there is a region where the potential Vg does not rise from the mirror potential Vmr even when the gate charge increases while the gate off potential Voff increases to the gate on potential Von. On the other hand, when the L load 14 is short-circuited, the IGBT 12a is turned on and, at the same time, an overcurrent flows through the IGBT 12a. In this case, as shown in the graph B, there is no region where the potential Vg is constant at the mirror potential Vmr, and the potential Vg changes linearly from the gate-off potential Voff to the gate-on potential Von.

短絡検出回路２２は、ＩＧＢＴ１２ａがオンするときに、ゲートＧａの電位Ｖｇがミラー電位Ｖｍｒで一定となる領域を有するか否かによって、Ｌ負荷１４が短絡しているか否かを判定する。 The short-circuit detection circuit 22 determines whether or not the L load 14 is short-circuited depending on whether or not the potential Vg of the gate Ga has a constant region at the mirror potential Vmr when the IGBT 12a is turned on.

短絡時ゲート駆動回路２６は、ゲート抵抗２９を介してＩＧＢＴ１２ａのゲートＧａに接続されている。ゲート抵抗２９の電気抵抗は、ゲート抵抗２８の電気抵抗よりも低い。また、短絡時ゲート駆動回路２６は、負電位Ｖｎｅｇに接続されている。負電位Ｖｎｅｇは、電源１８の負極の電位よりも低い電位である。通常時は、短絡時ゲート駆動回路２６は、負電位ＶｎｅｇをゲートＧａに印加しない。短絡時ゲート駆動回路２６は、短絡検出回路２２からＬ負荷１４の短絡を示す信号を受信すると、ゲート抵抗２９を介して負電位ＶｎｅｇをゲートＧａに印加する。これによって、ＩＧＢＴ１２ａをオフさせて、ＩＧＢＴ１２ａを過電流から保護する。 The short-circuit gate drive circuit 26 is connected to the gate Ga of the IGBT 12a via a gate resistor 29. The electric resistance of the gate resistance 29 is lower than the electric resistance of the gate resistance 28. The short-circuit gate drive circuit 26 is connected to the negative potential Vneg. The negative potential Vneg is lower than the negative potential of the power supply 18. Normally, the short-circuit gate drive circuit 26 does not apply the negative potential Vneg to the gate Ga. Upon receiving the signal indicating the short circuit of the L load 14 from the short circuit detection circuit 22, the short-circuit gate drive circuit 26 applies the negative potential Vneg to the gate Ga via the gate resistor 29. This turns off the IGBT 12a and protects the IGBT 12a from overcurrent.

次に、スイッチング素子制御回路１０の動作について、詳細に説明する。上述したように、通常時は、通常時ゲート駆動回路２４がＩＧＢＴ１２ａを繰り返しオン‐オフさせ、ゲート制御回路３０ｂの通常時ゲート駆動回路がＩＧＢＴ１２ｂを繰り返しオン‐オフさせる。スイッチング素子制御回路１０の動作中にＬ負荷１４が短絡すると、ＩＧＢＴ１２ａ、１２ｂに電源１８の入力電圧Ｖ１が直接印加される。このため、ＩＧＢＴ１２ａ、１２ｂに過電流が流れる。製造ばらつき等によってＩＧＢＴ１２ａ、１２ｂの特性に差があると、過電流が一方のＩＧＢＴに偏って流れるので、そのＩＧＢＴにより高いストレスが加わる。このため、ゲート制御回路３０ａ、３０ｂは、過電流が流れると、ＩＧＢＴ１２ａ、１２ｂをオフさせる。 Next, the operation of the switching element control circuit 10 will be described in detail. As described above, during normal operation, the normal-time gate drive circuit 24 repeatedly turns on and off the IGBT 12a, and the normal-time gate drive circuit of the gate control circuit 30b repeatedly turns on and off the IGBT 12b. When the L load 14 is short-circuited during the operation of the switching element control circuit 10, the input voltage V1 of the power supply 18 is directly applied to the IGBTs 12a and 12b. Therefore, an overcurrent flows through the IGBTs 12a and 12b. If there is a difference in the characteristics of the IGBTs 12a and 12b due to manufacturing variations or the like, the overcurrent flows unevenly in one of the IGBTs, so that high stress is applied to the IGBT. Therefore, the gate control circuits 30a and 30b turn off the IGBTs 12a and 12b when an overcurrent flows.

ＩＧＢＴ１２ａに過電流が流れると、短絡検出回路２２が過電流（すなわち、Ｌ負荷１４の短絡）を検出する。すると、短絡時ゲート駆動回路２６が、ゲート抵抗２９を介してゲートＧａを負電位Ｖｎｅｇに接続する。すると、ゲート抵抗２９を介してゲートＧａが放電され、ゲートＧａの電位が負電位Ｖｎｅｇまで低下する。ゲート抵抗２９の電気抵抗が小さいので、ゲートＧａの電位が負電位Ｖｎｅｇまで急速に低下する。このため、ＩＧＢＴ１２ａが高速でオフし、ＩＧＢＴ１２ａが過電流から保護される。ＩＧＢＴ１２ａが高速でオフすると、ＩＧＢＴ１２ａのコレクタ−エミッタ間電流が急速に減少する。すると、スイッチング素子制御回路１０が有する寄生インダクタンスの影響によって、ＩＧＢＴ１２ａに高いサージ電圧が印加される。すなわち、ＩＧＢＴ１２ａに、電源１８の入力電圧Ｖ１に加えて高いサージ電圧が印加される。すると、ＩＧＢＴ１２ａの半導体基板の内部でアバランシェ降伏が生じる。このとき、ゲートＧａの電位Ｖｇが負電位Ｖｎｅｇに制御されているので、半導体基板の内部で比較的均一にアバランシェ降伏が生じる。このため、半導体基板の内部でアバランシェ電流が分散して流れる。その結果、ＩＧＢＴ１２ａに対するストレスが軽減される。 When the overcurrent flows through the IGBT 12a, the short circuit detection circuit 22 detects the overcurrent (that is, the short circuit of the L load 14). Then, the short-circuit gate drive circuit 26 connects the gate Ga to the negative potential Vneg via the gate resistor 29. Then, the gate Ga is discharged through the gate resistor 29, and the potential of the gate Ga drops to the negative potential Vneg. Since the electric resistance of the gate resistor 29 is small, the potential of the gate Ga rapidly drops to the negative potential Vneg. Therefore, the IGBT 12a is turned off at high speed, and the IGBT 12a is protected from overcurrent. When the IGBT 12a is turned off at a high speed, the collector-emitter current of the IGBT 12a rapidly decreases. Then, a high surge voltage is applied to the IGBT 12a due to the influence of the parasitic inductance of the switching element control circuit 10. That is, a high surge voltage is applied to the IGBT 12a in addition to the input voltage V1 of the power supply 18. Then, avalanche breakdown occurs inside the semiconductor substrate of the IGBT 12a. At this time, since the potential Vg of the gate Ga is controlled to the negative potential Vneg, avalanche breakdown occurs relatively uniformly inside the semiconductor substrate. Therefore, the avalanche current disperses and flows inside the semiconductor substrate. As a result, the stress on the IGBT 12a is reduced.

同様に、ＩＧＢＴ１２ｂに過電流が流れると、ゲート制御回路３０ｂは、ゲート制御回路３０ａと同様にして、ＩＧＢＴ１２ｂをオフさせる。したがって、ＩＧＢＴ１２ｂが過電流から保護される。 Similarly, when an overcurrent flows through the IGBT 12b, the gate control circuit 30b turns off the IGBT 12b in the same manner as the gate control circuit 30a. Therefore, the IGBT 12b is protected from overcurrent.

以上に説明したように、Ｌ負荷１４が短絡してＩＧＢＴ１２ａ、１２ｂに過電流が流れると、ゲート制御回路３０ａ、３０ｂは、ＩＧＢＴ１２ａ、１２ｂのゲートに負電位を印可することで、過電流を停止させる。また、ＩＧＢＴ１２ａ、１２ｂのゲートに負電位を印可することで、ＩＧＢＴ１２ａ、１２ｂの半導体基板内で比較的均一にアバランシェ降伏を生じさせて、ＩＧＢＴ１２ａ、１２ｂへのストレスを軽減することができる。したがって、Ｌ負荷１４の短絡時に、ＩＧＢＴ１２ａ、１２ｂを適切に保護することができる。 As described above, when the L load 14 is short-circuited and an overcurrent flows in the IGBTs 12a and 12b, the gate control circuits 30a and 30b apply a negative potential to the gates of the IGBTs 12a and 12b to stop the overcurrent. Let Further, by applying a negative potential to the gates of the IGBTs 12a and 12b, it is possible to cause the avalanche breakdown comparatively uniformly in the semiconductor substrates of the IGBTs 12a and 12b and reduce stress on the IGBTs 12a and 12b. Therefore, when the L load 14 is short-circuited, the IGBTs 12a and 12b can be appropriately protected.

なお、ＩＧＢＴの半導体基板内でアバランシェ降伏が発生すると、高電界により発生したホットキャリアがゲート絶縁膜に注入されて、ゲート絶縁膜の劣化やゲート閾値の上昇等が引き起こされる場合がある。しかしながら、スイッチング素子制御回路１０では、負荷１４の短絡時にアバランシェ降伏が生じるので、アバランシェ降伏が生じる頻度が少ない。したがって、ホットキャリアの問題が顕在化することを防止できる。 When avalanche breakdown occurs in the semiconductor substrate of the IGBT, hot carriers generated by the high electric field may be injected into the gate insulating film, which may cause deterioration of the gate insulating film or increase of the gate threshold. However, in the switching element control circuit 10, since avalanche breakdown occurs when the load 14 is short-circuited, the frequency of avalanche breakdown is low. Therefore, it is possible to prevent the problem of hot carriers from becoming apparent.

なお、短絡検出回路２２は、図３のように構成されていてもよい。図３では、ＩＧＢＴ１２ａが、メインエミッタＭＥとセンスエミッタＳＥを有している。メインエミッタＭＥは通常のエミッタ端子であり、センスエミッタＳＥはメインエミッタＭＥに流れる電流ＩＭＥに略比例するとともに電流ＩＭＥよりも小さい電流ＩＳＥが流れるエミッタ端子である。メインエミッタＭＥはグランド（電源１８の負極）に直接接続されており、センスエミッタＳＥは抵抗５０を介してグランドに接続されている。短絡検出回路２２は、センスエミッタＳＥに接続されている。ＩＧＢＴ１２ａがオンすると、メインエミッタＭＥからグランドへ電流ＩＭＥが流れる。同時に、センスエミッタＳＥから抵抗５０を介してグランドへ電流ＩＳＥが流れる。したがって、センスエミッタＳＥの電位ＶＳＥは電流ＩＳＥに比例した電位となる。上述したように、電流ＩＳＥは電流ＩＭＥに略比例するので、電位ＶＳＥは電流ＩＭＥに略比例する。短絡検出回路２２は、電位ＶＳＥを検出することで、電流ＩＭＥを検出する。短絡検出回路２２は、電流ＩＭＥが所定値を超えたときは、Ｌ負荷１４が短絡してＩＧＢＴ１２ａに過電流が流れていると判定する。このように、図３の構成でも、短絡検出回路２２がＬ負荷１４の短絡を検出することができる。 The short circuit detection circuit 22 may be configured as shown in FIG. In FIG. 3, the IGBT 12a has a main emitter ME and a sense emitter SE. The main emitter ME is a normal emitter terminal, and the sense emitter SE is an emitter terminal in which a current ISE smaller than the current IME flows while being substantially proportional to the current IME flowing in the main emitter ME. The main emitter ME is directly connected to the ground (negative electrode of the power supply 18), and the sense emitter SE is connected to the ground via the resistor 50. The short circuit detection circuit 22 is connected to the sense emitter SE. When the IGBT 12a is turned on, a current IME flows from the main emitter ME to the ground. At the same time, the current ISE flows from the sense emitter SE to the ground via the resistor 50. Therefore, the potential VSE of the sense emitter SE becomes a potential proportional to the current ISE. As described above, the current ISE is approximately proportional to the current IME, so the potential VSE is approximately proportional to the current IME. The short circuit detection circuit 22 detects the current IME by detecting the potential VSE. When the current IME exceeds a predetermined value, the short-circuit detection circuit 22 determines that the L load 14 is short-circuited and an overcurrent flows in the IGBT 12a. Thus, even with the configuration of FIG. 3, the short circuit detection circuit 22 can detect a short circuit in the L load 14.

なお、図１の実施形態では、通常時に使用されるゲート抵抗２８よりも電気抵抗が小さいゲート抵抗２９を介して短絡時ゲート駆動回路２６がゲートＧａに接続されていた。しかしながら、短絡時ゲート駆動回路２６がゲート抵抗２８を介してゲートＧａに接続されていてもよい。但し、短絡時に使用するゲート抵抗を通常時に使用するゲート抵抗よりも小さくすることで、短絡時により早くＩＧＢＴをオフさせることができ、ＩＧＢＴをより適切に過電流から保護することができる。 In the embodiment of FIG. 1, the short-circuit gate drive circuit 26 is connected to the gate Ga via the gate resistor 29 having an electric resistance smaller than that of the gate resistor 28 normally used. However, the short-circuit gate drive circuit 26 may be connected to the gate Ga through the gate resistor 28. However, by making the gate resistance used in the short circuit smaller than the gate resistance used in the normal circuit, the IGBT can be turned off earlier in the short circuit, and the IGBT can be more appropriately protected from the overcurrent.

また、図１の実施形態では、ＩＧＢＴ１２ａとＩＧＢＴ１２ｂが並列に接続されていたが、１つのＩＧＢＴによってスイッチングする回路において、短絡時にＩＧＢＴのゲートに負電位を印加してもよい。 Further, in the embodiment of FIG. 1, the IGBT 12a and the IGBT 12b are connected in parallel, but in a circuit that switches by one IGBT, a negative potential may be applied to the gate of the IGBT at the time of short circuit.

図４は、実施形態の技術をインバータ回路１００に適用した例を示している。インバータ回路１００は、６個のＩＧＢＴ１２ｐ〜１２ｕを有している。各ＩＧＢＴ１２に対して、ダイオード１６が逆並列に接続されている。インバータ回路１００は、各ＩＧＢＴ１２をスイッチングさせることで、電源１８が供給する入力電圧Ｖ１を三相交流電圧に変換し、三相交流電圧をＬ負荷１４に供給する。インバータ回路１００では、上アームのＩＧＢＴ１２と下アームのＩＧＢＴ１２が同時にオンすると、Ｌ負荷１４が短絡する。例えば、ＩＧＢＴ１２ｐとＩＧＢＴ１２ｓが同時にオンすると、ＩＧＢＴ１２ｐとＩＧＢＴ１２ｓを介して電源１８の正極と負極が短絡する。この場合、ＩＧＢＴ１２ｐ、１２ｓに過電流が流れるので、ＩＧＢＴ１２ｐ、１２ｓのゲートに負電位が印加され、ＩＧＢＴ１２ｐ、１２ｓが保護される。 FIG. 4 shows an example in which the technique of the embodiment is applied to the inverter circuit 100. The inverter circuit 100 has six IGBTs 12p to 12u. A diode 16 is connected in antiparallel to each IGBT 12. The inverter circuit 100 switches each IGBT 12 to convert the input voltage V1 supplied from the power source 18 into a three-phase AC voltage, and supplies the three-phase AC voltage to the L load 14. In the inverter circuit 100, when the upper arm IGBT 12 and the lower arm IGBT 12 are turned on at the same time, the L load 14 is short-circuited. For example, when the IGBT 12p and the IGBT 12s are turned on at the same time, the positive electrode and the negative electrode of the power supply 18 are short-circuited via the IGBT 12p and the IGBT 12s. In this case, since an overcurrent flows through the IGBTs 12p and 12s, a negative potential is applied to the gates of the IGBTs 12p and 12s to protect the IGBTs 12p and 12s.

なお、上述した実施形態では、スイッチング素子としてＩＧＢＴを用いたが、スイッチング素子としてＭＯＳＦＥＴ等を用いてもよい。 Although the IGBT is used as the switching element in the above-described embodiment, a MOSFET or the like may be used as the switching element.

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in the present specification or the drawings exert technical utility alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Further, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and achieving the one object among them has technical utility.

１０：スイッチング素子制御回路
１４：Ｌ負荷
１６：ダイオード
１８：電源
２０：平滑化コンデンサ
２２：入力電圧検出部
２４：制御部
２６：ゲート駆動回路
３０：ゲート制御回路 10: switching element control circuit 14: L load 16: diode 18: power supply 20: smoothing capacitor 22: input voltage detection unit 24: control unit 26: gate drive circuit 30: gate control circuit

Claims

A switching element control circuit,
A switching element,
A load connected to the switching element,
A power supply for applying an input voltage to the switching element and the direct circuit of the load,
A short circuit detection circuit for detecting a short circuit of the load,
When the short-circuit detection circuit detects a short circuit of the load, a short-circuit gate drive circuit that applies a negative potential to the gate of the switching element,
And a switching element control circuit.