JP2020072580A - Controller for dc/ac converter - Google Patents
Controller for dc/ac converter Download PDFInfo
- Publication number
- JP2020072580A JP2020072580A JP2018206056A JP2018206056A JP2020072580A JP 2020072580 A JP2020072580 A JP 2020072580A JP 2018206056 A JP2018206056 A JP 2018206056A JP 2018206056 A JP2018206056 A JP 2018206056A JP 2020072580 A JP2020072580 A JP 2020072580A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- mask time
- value
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
Description
本発明は、直流電圧を交流電圧に変換するＤＣ・ＡＣ変換装置に適用される制御装置に関する。 The present invention relates to a control device applied to a DC / AC converter that converts a DC voltage into an AC voltage.
特許文献１には、ＡＣ・ＤＣ変換装置のリアクトルに流れるリアクトル電流を指令値に制御すべく、周知のピーク電流モード制御により駆動スイッチを操作する制御装置が開示されている。この制御装置は、交流電圧の位相に応じて変化する電流補正値を指令値に加算することで、出力電流の歪みを低減している。具体的には、電流補正値は、リアクトル電流の平均値と指令値との間の乖離幅に基づいて算出される。
ところで、直流電圧を交流電圧に変換する電力変換装置においても、出力電圧の歪みを改善することにより、交流電源に供給する交流電力の力率を改善することが望まれる。 By the way, also in a power converter that converts a DC voltage into an AC voltage, it is desired to improve the power factor of the AC power supplied to the AC power supply by improving the distortion of the output voltage.
本発明は上記課題に鑑みたものであり、ＤＣ・ＡＣ変換装置の制御装置において、出力電流の歪みを抑制することができる制御装置を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a controller for a DC / AC converter that can suppress distortion of output current.
上記課題を解決するために本発明は、リアクトルと、駆動スイッチとを有し、入力端子を通じて供給される直流電圧を交流電圧に変換し、変換した前記交流電圧を出力端子に接続された交流電源に供給するＤＣ・ＡＣ変換装置に適用されるＤＣ・ＡＣ変換装置の制御装置に関する。ＤＣ・ＡＣ変換装置の制御装置は、前記リアクトルに流れる電流値であるリアクトル電流を取得する電流取得部と、前記交流電源の電圧値である交流電圧を取得する交流電圧取得部と、取得された前記リアクトル電流を、取得された前記交流電圧に基づいて生成された正弦波状の電流指令値に制御すべく、ピーク電流モード制御により前記駆動スイッチをオンオフ操作する電流制御部と、前記ピーク電流モード制御の実施時において、前記駆動スイッチの１スイッチング周期におけるオン操作期間の最小値を定めるマスク時間を設定するマスク時間設定部と、を備えている。前記マスク時間設定部は、取得された前記交流電圧がゼロとなるゼロクロスタイミングの近傍の期間である可変期間内において、前記マスク時間が最小値を取るように前記マスク時間を可変設定する。 In order to solve the above problems, the present invention has a reactor and a drive switch, converts a DC voltage supplied through an input terminal into an AC voltage, and converts the converted AC voltage into an AC power supply connected to an output terminal. The present invention relates to a control device for a DC / AC conversion device applied to a DC / AC conversion device that is supplied to The control device of the DC / AC converter includes a current acquisition unit that acquires a reactor current that is a current value flowing in the reactor, an AC voltage acquisition unit that acquires an AC voltage that is a voltage value of the AC power supply, and In order to control the reactor current to a sinusoidal current command value generated based on the acquired AC voltage, a current control unit that turns on and off the drive switch by peak current mode control, and the peak current mode control. And a mask time setting unit that sets a mask time that determines the minimum value of the ON operation period in one switching cycle of the drive switch. The mask time setting unit variably sets the mask time so that the mask time takes a minimum value within a variable period that is a period near the zero-cross timing at which the acquired AC voltage becomes zero.
ピーク電流モード制御を用いるＤＣ・ＡＣ変換装置では、交流電源に供給する交流電力の力率を改善するために、交流電圧に基づいてリアクトルに流れるリアクトル電流の電流指令値を設定する。そのため、交流電源のゼロクロスタイミング近傍において、リアクトル電流をゼロ付近の値とするために、電流指令値が最も小さな値となる。ここで、ピーク電流モード制御において、交流電源のゼロクロスタイミング近傍で検出されたリアクトル電流にスイッチングノイズ等のノイズが重畳することにより、リアクトル電流が電流指令値を上回り、駆動スイッチを意図しないタイミングでオフ操作させる誤ターンオフが生じる場合がある。交流電圧のゼロクロスタイミング近傍での駆動スイッチの誤ターンオフは、出力電流の歪みを生じさせる要因となる。そのため、駆動スイッチの１スイッチング周期における最小のオン操作期間をノイズの重畳を想定して長めに設定しておくことが考えられる。しかし、駆動スイッチのオン操作期間が長くなることにより、一時的に過剰な出力電流が流れることが懸念される。例えば、駆動スイッチのオン操作期間を長くしたことに伴い、リアクトルが励磁され過ぎてリアクトルに過剰な電流が流れることにより、出力電流が一時的に過剰となる。特に、駆動スイッチのオン操作期間が最小値となる交流電圧のゼロクロスタイミングでは、マスク時間を長くしたことに伴い、交流電源に過剰な出力電流が流れ易くなることが懸念される。 In the DC / AC converter using the peak current mode control, the current command value of the reactor current flowing in the reactor is set based on the AC voltage in order to improve the power factor of the AC power supplied to the AC power supply. Therefore, in the vicinity of the zero-cross timing of the AC power supply, the current command value becomes the smallest value in order to set the reactor current to a value near zero. Here, in peak current mode control, noise such as switching noise is superimposed on the reactor current detected near the zero-cross timing of the AC power supply, causing the reactor current to exceed the current command value and turn off the drive switch at an unintended timing. Incorrect turn-off may occur. The erroneous turn-off of the drive switch near the zero cross timing of the AC voltage causes a distortion of the output current. Therefore, it is conceivable that the minimum ON operation period in one switching cycle of the drive switch is set to be long in consideration of noise superposition. However, it is apprehended that an excessive output current may temporarily flow due to the long ON period of the drive switch. For example, when the ON period of the drive switch is lengthened, the reactor is over-excited and an excessive current flows in the reactor, so that the output current temporarily becomes excessive. In particular, at the zero-cross timing of the AC voltage at which the ON period of the drive switch becomes the minimum value, it is feared that an excessive output current easily flows to the AC power supply due to the lengthening of the mask time.
この点を鑑み、本発明では、ピーク電流モード制御の実施時において、駆動スイッチのオン操作期間の最小値を定めるマスク時間を可変設定することとした。具体的には、交流電圧のゼロクロスタイミングの近傍となる期間である可変期間内において、マスク時間が最小値を取るようにマスク時間が可変設定される。これにより、ＤＣ・ＡＣ変換装置からの過剰な出力電流の発生を防止しつつ、出力電流の歪みを好適に抑制することができる。 In view of this point, in the present invention, when the peak current mode control is executed, the mask time that determines the minimum value of the ON period of the drive switch is variably set. Specifically, the mask time is variably set so that the mask time takes a minimum value in a variable period that is a period near the zero-cross timing of the AC voltage. As a result, it is possible to preferably suppress the distortion of the output current while preventing the generation of an excessive output current from the DC / AC converter.
＜第１実施形態＞
本実施形態に係るＤＣ・ＡＣ変換装置（以下、電力変換装置という）について説明する。電力変換装置は、入力端子である直流端子を介して交流電源に接続されており、直流端子を通じて供給される直流電力を交流電力へ変換して交流電源に供給する。
<First Embodiment>
A DC / AC converter (hereinafter referred to as a power converter) according to this embodiment will be described. The power conversion device is connected to an AC power supply via a DC terminal that is an input terminal, converts DC power supplied through the DC terminal into AC power, and supplies the AC power to the AC power supply.
図１に示す電力変換装置１００の第１，第２直流端子ＴＤ１、ＴＤ２には、不図示の直流電源が接続されており、第１，第２交流端子ＴＡ１，ＴＡ２には、交流電源２００が接続されている。交流電源２００は、例えば、商用電源であり、直流電源はバッテリである。
A DC power supply (not shown) is connected to the first and second DC terminals TD1 and TD2 of the
電力変換装置１００は、コンデンサ１６と、ハーフブリッジ回路１５と、リアクトル１３と、フルブリッジ回路１２と、第１〜第６配線ＬＰ１〜ＬＰ６とを備えている。
The
第１直流端子ＴＤ１には、第１配線ＬＰ１の第１端が接続されており、第２直流端子ＴＤ２には第２配線ＬＰ２の第１端が接続されている。第１配線ＬＰ１と第２配線ＬＰ２との間には、コンデンサ１６が接続されている。
The first DC terminal TD1 is connected to the first end of the first wiring LP1, and the second DC terminal TD2 is connected to the first end of the second wiring LP2. The
第１，第２配線ＬＰ１，ＬＰ２の第２端には、ハーフブリッジ回路１５が接続されている。ハーフブリッジ回路１５は、第５スイッチＳＷ５と、第６スイッチＳＷ６とを備えている。第５，第６スイッチＳＷ５，ＳＷ６は、電圧駆動型のスイッチであり、本実施形態では、ＮチャネルＭＯＳＦＥＴである。第５スイッチＳＷ５のソースと、第６スイッチＳＷ６のドレインとが接続されている。第５スイッチＳＷ５のドレインが第１配線ＬＰ１に接続され、第６スイッチＳＷ６のソースが第２配線ＬＰ２に接続されている。第５，第６スイッチＳＷ５，ＳＷ６それぞれは、逆並列接続された寄生ダイオードを備えている。本実施形態では、第５スイッチＳＷ５が駆動スイッチに相当する。
The
ハーフブリッジ回路１５とフルブリッジ回路１２とは、第３配線ＬＰ３及び第４配線ＬＰ４により接続されている。第３配線ＬＰ３の第１端は、第５スイッチＳＷ５のソースと、第６スイッチＳＷ６のドレインとの間の第１接続点Ｋ１に接続されている。第３配線ＬＰ３には、リアクトル１３が設けられている。また、第４配線ＬＰ４の第１端は、第６スイッチＳＷ６のソースに接続されている。第３，４配線ＬＰ３，ＬＰ４それぞれの第２端は、フルブリッジ回路１２に接続されている。
The
フルブリッジ回路１２は、第１〜第４スイッチＳＷ１〜ＳＷ４を備えている。第１〜第４スイッチＳＷ１〜ＳＷ４は、電圧駆動型のスイッチであり、本実施形態では、ＮチャネルＭＯＳＦＥＴである。第３スイッチＳＷ３のソースと、第４スイッチＳＷ４のドレインとが接続されている。第１スイッチＳＷ１のソースと、第２スイッチＳＷ２のドレインとが接続されている。第１，第３スイッチＳＷ１，ＳＷ３の各ドレインが第３配線ＬＰ３に接続され、第２，第４スイッチＳＷ２，ＳＷ４の各ソースが第４配線ＬＰ４に接続されている。
The
第３スイッチＳＷ３のソースと第４スイッチＳＷ４のドレインとの間の第２接続点Ｋ２は、第６配線ＬＰ６の第１端に接続されており、第６配線ＬＰ６の第２端は第２交流端子ＴＡ２に接続されている。第１スイッチＳＷ１と第２スイッチＳＷ２との第３接続点Ｋ３は、第５配線ＬＰ５の第１端に接続されており、第５配線ＬＰ５の第２端は第１交流端子ＴＡ１に接続されている。 The second connection point K2 between the source of the third switch SW3 and the drain of the fourth switch SW4 is connected to the first end of the sixth wiring LP6, and the second end of the sixth wiring LP6 has a second alternating current. It is connected to the terminal TA2. The third connection point K3 between the first switch SW1 and the second switch SW2 is connected to the first end of the fifth wiring LP5, and the second end of the fifth wiring LP5 is connected to the first AC terminal TA1. There is.
電力変換装置１００は、第１電圧センサ３１と、電流センサ３２と、第２電圧センサ３３とを備えている。第１電圧センサ３１は、第１，第２配線ＬＰ１，ＬＰ２の間に接続されており、第１，第２直流端子ＴＤ１，ＴＤ２を通じて入力される直流電圧を入力電圧Ｖｄｃとして検出する。電流センサ３２は、第４配線ＬＰ４に設けられており、リアクトル１３に流れる電流値をリアクトル電流ＩＬｒとして検出する。第２電圧センサ３３は、第５，第６配線ＬＰ５，ＬＰ６の間に接続されており、交流電源２００の電圧を交流電圧Ｖａｃとして検出する。
The
電力変換装置１００は、制御装置３０を備えている。制御装置３０は、第１〜第６スイッチＳＷ１〜ＳＷ６を操作する。なお、制御装置３０が提供する各機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
The
図２は、制御装置３０の機能を説明する機能ブロック図である。制御装置３０は、周知のピーク電流モード制御により、第５，第６スイッチＳＷ５，ＳＷ６をオン状態又はオフ状態に操作する。制御装置３０は、波形生成部３４、乗算器３５、絶対値算出部３６、加算器３７、電流補正部４０、電流制御部５０、及び極性切替部５５を備えている。本実施形態では、制御装置３０が、電流取得部と、交流電圧取得部とに相当する。
FIG. 2 is a functional block diagram illustrating the functions of the
波形生成部３４は、交流電圧Ｖａｃの基準波形ｓｉｎωｔを生成する。基準波形ｓｉｎωｔは、交流電圧Ｖａｃの半周期（Ｔ／２）における電圧変化を示す値であり、振幅が１であり、交流電圧Ｖａｃと同じ周期で変動する。本実施形態においては、基準波形ｓｉｎωｔは、交流電圧Ｖａｃと同位相となる。波形生成部３４は、第２電圧センサ３３により検出された交流電圧Ｖａｃが０となるタイミングをゼロクロスタイミングとして検出し、交流電圧Ｖａｃが、ゼロクロスタイミングから次のゼロクロスタイミングまで変化する期間を、交流電圧Ｖａｃの半周期（Ｔ／２）として設定する。
The
乗算器３５は、リアクトル電流ＩＬｒの振幅指令値Ｉａ＊と基準波形ｓｉｎωｔとを乗算する。振幅指令値Ｉａ＊は、リアクトル電流ＩＬｒの振幅を定める指令値である。絶対値算出部３６は、乗算器３５からの出力値の絶対値を、補正前指令電流ＩＬ＊として設定する。
The
電流補正部４０は、出力電流Ｉａｃの歪みを抑制すべく、補正前指令電流ＩＬ＊に対する補正に用いる電流補正値Ｉｃを設定する。加算器３７は、補正前指令電流ＩＬ＊に電流補正値Ｉｃを加算し、加算後の値を補正後指令電流ＩＬａ＊として設定する。本実施形態では、補正後指令電流ＩＬａ＊が電流指令値に相当する。
The
電流制御部５０は、電流センサ３２により検出されたリアクトル電流ＩＬｒと、補正後指令電流ＩＬａ＊とに基づいて、第５スイッチＳＷ５を操作する第５ゲート信号ＧＳ５と、第６スイッチＳＷ６を操作する第６ゲート信号ＧＳ６とを生成する。本実施形態では、電流制御部５０は、周知のピーク電流モード制御により、第５，第６ゲート信号ＧＳ５，ＧＳ６を生成する。
The
電流制御部５０は、ＤＡ変換器３５１と、コンパレータ３５２と、加算器３５３と、ＲＳフリップフロップ３５７と、スロープ補償部６０と、マスク時間設定部７０とを備えている。補正後指令電流ＩＬａ＊は、ＤＡ変換器３５１に入力される。ＤＡ変換器３５１は、入力された補正後指令電流ＩＬａ＊をデジタル値からアナログ値に変換する。アナログ値に変換された補正後指令電流ＩＬａ＊は、コンパレータ３５２の反転入力端子に入力される。加算器３５３は、リアクトル電流ＩＬｒとスロープ補償部６０により設定されたスロープ補償信号Ｓｌｏｐｅとを加算し、補償したリアクトル電流ＩＬｒを出力する。加算器３５３からの出力は、コンパレータ３５２の非反転入力端子に入力される。なお、スロープ補償信号Ｓｌｏｐｅは、リアクトル１３に流れる電流の変動に伴う発振を抑制するものである。
The
コンパレータ３５２は、補正後指令電流ＩＬａ＊とリアクトル電流ＩＬｒとを比較し、リアクトル電流ＩＬｒが補正後指令電流ＩＬａ＊より小さい期間において、ロー状態の判定信号ＯＵＴをマスク時間設定部７０に入力する。また、コンパレータ３５２は、リアクトル電流ＩＬｒが補正後指令電流ＩＬａ＊より大きい期間において、ハイ状態の判定信号ＯＵＴをマスク時間設定部７０に入力する。
The
マスク時間設定部７０は、第５スイッチＳＷ５の１スイッチング周期Ｔｓｗにおいて、マスク時間ＴＭの経過前に判定信号ＯＵＴがハイ状態となった場合に、マスク時間ＴＭの経過後にリセット信号ＲＥを出力し、マスク時間ＴＭの経過後に判定信号ＯＵＴがハイ状態となった場合に、ハイ状態の判定信号ＯＵＴの入力に合わせてリセット信号ＲＥを出力する。マスク時間ＴＭは、第５スイッチＳＷ５の１スイッチング周期Ｔｓｗにおけるオン操作期間Ｔｏｎの最小値を定める時間である。リセット信号ＲＥは、第５スイッチＳＷ５の１スイッチング周期Ｔｓｗにおけるオン操作期間Ｔｏｎの終了タイミングを定める信号である。
The mask
マスク時間設定部７０は、パルス生成部７１と、ＡＮＤ回路７２とを備えている。パルス生成部７１は、マスク時間ＴＭを設定するためのマスク信号ＭＳＳを生成する。本実施形態では、マスク信号ＭＳＳの１周期のうち、マスク信号ＭＳＳがローとなる期間の長さがマスク時間ＴＭとなる。本実施形態において、マスク信号ＭＳＳの１周期は、第５スイッチＳＷ５の１スイッチング周期Ｔｓｗと同じ周期となっている。
The mask
図３（ａ）はリアクトル電流ＩＬｒ及び補正後指令電流ＩＬａ＊の推移を示し、図３（ｂ）はセット信号ＳＥの推移を示す。図３（ｃ）は判定信号ＯＵＴの推移を示し、図３（ｄ）はリセット信号ＲＥの推移を示す。図３（ｄ）はマスク信号ＭＳＳの推移を示し、図３（ｅ）は第５スイッチＳＷ５を操作する第５ゲート信号ＧＳ５の推移を示す。セット信号ＳＥは、第５スイッチＳＷ５の１スイッチング周期Ｔｓｗを定める信号である。 FIG. 3A shows changes in the reactor current ILr and the corrected command current ILa *, and FIG. 3B shows changes in the set signal SE. 3C shows the transition of the determination signal OUT, and FIG. 3D shows the transition of the reset signal RE. FIG. 3D shows the transition of the mask signal MSS, and FIG. 3E shows the transition of the fifth gate signal GS5 that operates the fifth switch SW5. The set signal SE is a signal that defines one switching cycle Tsw of the fifth switch SW5.
ＡＮＤ回路７２の第１の入力端子には、パルス生成部７１からのマスク信号ＭＳＳが入力され、第２の入力端子には、コンパレータ３５２からの判定信号ＯＵＴが入力される。図３（ｃ）で示すように、ＡＮＤ回路７２は、マスク信号ＭＳＳがハイ状態となるハイ期間に判定信号ＯＵＴがハイ状態である場合、ハイ状態のリセット信号ＲＥを出力する。一方、ＡＮＤ回路７２は、マスク信号ＭＳＳがロー状態となるロー期間（即ち、マスク時間ＴＭ）では、破線で示すように判定信号ＯＵＴがハイ状態であっても、ロー状態のリセット信号ＲＥを出力する。
The mask signal MSS from the
ＲＳフリップフロップ３５７のＳ端子には、クロック３５４からのセット信号ＳＥが入力される。ＲＳフリップフロップ３５７のＱ端子は、第５スイッチＳＷ５のゲートに接続されている。Ｑ端子から第５スイッチＳＷ５のゲートに出力される信号が、第５ゲート信号ＧＳ５となる。そのため、Ｓ端子にハイ状態のセット信号ＳＥが入力されてから、Ｒ端子にハイ状態のリセット信号ＲＥが入力されるまでの期間が、第５スイッチＳＷ５のオン操作期間Ｔｏｎである。
The set signal SE from the
ＲＳフリップフロップ３５７の出力端子は、反転器３５８を介して第６スイッチＳＷ６のゲートに接続されている。Ｑ端子から反転器３５８を介して第６スイッチＳＷ６のゲートに出力される信号が、第６ゲート信号ＧＳ６となる。第６ゲート信号ＧＳ６は、第５ゲート信号ＧＳ５を反転させた値となる。
The output terminal of the RS flip-
極性切替部５５は、交流電圧Ｖａｃの極性に応じて、出力信号を反転させる。極性切替部５５は、交流電圧Ｖａｃの極性を正の極性と判定した場合に、ハイ状態の出力信号を出力する。一方、極性切替部５５は、交流電圧Ｖａｃの極性を負の極性と判定した場合に、ロー状態の出力信号を出力する。
The
極性切替部５５の出力端子は、第１，第４スイッチＳＷ１，ＳＷ４の各ゲートに接続されている。極性切替部５５の出力端子から第１，第４スイッチＳＷ１，ＳＷ４の各ゲートに出力される信号が、第１，第４ゲート信号ＧＳ１，ＧＳ４となる。また、極性切替部５５の出力端子は、反転器３５９を介して、第２，第３スイッチＳＷ２，ＳＷ３の各ゲートに接続されている。極性切替部５５の出力端子から反転器３５９を介して第２，第３スイッチＳＷ２，ＳＷ３の各ゲートに出力される信号が、第２，第３ゲート信号ＧＳ２，ＧＳ３となる。第２，第３ゲート信号ＧＳ２，ＧＳ３は、第１，第４ゲート信号ＧＳ１，ＧＳ４を反転させた値となる。
The output terminal of the
次に、電力変換装置１００の動作を説明する。図４は電力変換装置１００のタイミングチャートである。図４（ａ）は交流電圧Ｖａｃ及び入力電圧Ｖｄｃの推移を示している。図４（ｂ）は第１，第４ゲート信号ＧＳ１，ＧＳ４、及び第２，第３ゲート信号ＧＳ２，ＧＳ３を反転させた値の推移を示し、図４（ｃ）は第５ゲート信号ＧＳ５及び第６ゲート信号ＧＳ６を反転させた値の推移を示す。図４（ｄ）は補正前指令電流ＩＬ＊の推移を示し、図４（ｅ）はリアクトル電流ＩＬｒの推移を示す。図４（ｆ）は出力電流Ｉａｃの推移を示す。
Next, the operation of the
交流電圧Ｖａｃが正となる第１期間Ｐ１では、第１，第４ゲート信号ＧＳ１，ＧＳ４がハイ状態となることにより、第１，第４スイッチＳＷ１，ＳＷ４がオン状態となる。第２，第３ゲート信号ＧＳ２，ＧＳ３がロー状態となることにより、第２，第３スイッチＳＷ２，ＳＷ３がオフ状態となる。この第１期間Ｐ１において、第５ゲート信号ＧＳ５がオフ状態となり、第６ゲート信号ＧＳ６がオン状態となることにより、リアクトル１３、第１スイッチＳＷ１、第４スイッチＳＷ４及び第６スイッチＳＷ６を含む閉回路が形成される。この閉回路内において、第１交流端子ＴＡ１から交流電源２００を介して第２交流端子ＴＡ２の向きに出力電流Ｉａｃが流れる。このとき、１スイッチング周期Ｔｓｗでのリアクトル電流ＩＬｒは、第５スイッチＳＷ５の１スイッチング周期Ｔｓｗにおけるオン操作期間Ｔｏｎの比を示すデューティ比Ｄ（＝Ｔｏｎ／Ｔｓｗ）に応じた値となる。
During the first period P1 in which the AC voltage Vac is positive, the first and fourth gate signals GS1 and GS4 are in the high state, and the first and fourth switches SW1 and SW4 are in the on state. When the second and third gate signals GS2 and GS3 are in the low state, the second and third switches SW2 and SW3 are in the off state. In the first period P1, the fifth gate signal GS5 is turned off and the sixth gate signal GS6 is turned on, so that the
交流電圧Ｖａｃが負となる第２期間Ｐ２では、第１，第４ゲート信号ＧＳ１，ＧＳ４がロー状態となることにより、第１，第４スイッチＳＷ１，ＳＷ４がオフ状態となる。第２，第３ゲート信号ＧＳ２，ＧＳ３がハイ状態となることにより、第２，第３スイッチＳＷ２，ＳＷ３がオン状態となる。この第２期間Ｐ２においても、リアクトル１３には、第５スイッチＳＷ５のデューティ比Ｄに応じたリアクトル電流ＩＬｒが流れる。
During the second period P2 in which the AC voltage Vac is negative, the first and fourth gate signals GS1 and GS4 are in the low state, so that the first and fourth switches SW1 and SW4 are in the off state. When the second and third gate signals GS2 and GS3 are in the high state, the second and third switches SW2 and SW3 are in the on state. Even in the second period P2, the reactor current ILr corresponding to the duty ratio D of the fifth switch SW5 flows through the
制御装置３０は、交流電源２００に供給する交流電力の力率を改善するために、交流電圧Ｖａｃの基準波形ｓｉｎωｔに振幅指令値Ｉａ＊を乗算した値を補正前指令電流ＩＬ＊として設定している。そのため、補正前指令電流ＩＬ＊は、正弦波の正の半波が周期Ｔ／２で繰り返される波形となっている。図４では、補正前指令電流ＩＬ＊は、交流電圧Ｖａｃのゼロクロスタイミングｔａ，ｔｃから交流電圧Ｖａｃのピークタイミングｔｂ，ｔｄに推移するに従い電流が増加する。また、補正前指令電流ＩＬ＊は、交流電圧Ｖａｃのピークタイミングｔｂ，ｔｄからゼロクロスタイミングｔｃ，ｔｅに推移するに従い電流が減少する。ピークタイミングは、交流電圧Ｖａｃの１周期Ｔにおいて、交流電圧Ｖａｃが正の最大値又は負の最小値を取るタイミングである。
The
リアクトル電流ＩＬｒの平均値Ｉａｖｅは、補正前指令電流ＩＬ＊と同様、ゼロクロスタイミングｔａ，ｔｃ，ｔｅにおいて０付近の値を取るように正の半波状に推移する。このため、ピーク電流モード制御において、交流電圧Ｖａｃのゼロクロスタイミングｔａ，ｔｃ，ｔｅ付近で検出されたリアクトル電流ＩＬｒにスイッチングノイズ等のノイズが重畳することにより、補償後のリアクトル電流ＩＬｒが補正後指令電流ＩＬａ＊を上回り、意図したタイミングと異なるタイミングで第５スイッチＳＷ５をオフ操作させる誤ターンオフが生じる場合がある。 The average value Iave of the reactor current ILr changes in a positive half-wave shape so as to take a value near 0 at the zero-cross timings ta, tc, and te, like the pre-correction command current IL *. Therefore, in the peak current mode control, noise such as switching noise is superimposed on the reactor current ILr detected near the zero-cross timing ta, tc, te of the AC voltage Vac, so that the compensated reactor current ILr is corrected. There is a case where the current ILa * is exceeded and an erroneous turn-off occurs in which the fifth switch SW5 is turned off at a timing different from the intended timing.
図５（ａ），（ｂ）では、第５スイッチＳＷ５の誤ターンオフにより、当初意図したオン操作期間Ｔｏｎ２の終了タイミングよりも前に第５スイッチＳＷ５のオン操作期間Ｔｏｎ１が終了している。そのため、第５スイッチＳＷ５の１スイッチング周期Ｔｓｗでの実際のオン操作期間Ｔｏｎ１が、当初意図したオン操作期間Ｔｏｎ２よりも短くなっている。オン操作期間Ｔｏｎの意図しない短縮は、出力電流Ｉａｃを過度に変化させるため、交流電圧Ｖａｃのゼロクロスタイミング付近での第５スイッチＳＷ５の誤ターンオフが出力電流Ｉａｃの歪みを生じさせる要因となる。 5A and 5B, the ON operation period Ton1 of the fifth switch SW5 ends before the end timing of the originally intended ON operation period Ton2 due to the false turn-off of the fifth switch SW5. Therefore, the actual ON operation period Ton1 in one switching cycle Tsw of the fifth switch SW5 is shorter than the initially intended ON operation period Ton2. Since the unintentional shortening of the ON operation period Ton excessively changes the output current Iac, the erroneous turn-off of the fifth switch SW5 near the zero cross timing of the AC voltage Vac causes the output current Iac to be distorted.
このような誤ターンオフの発生を抑制するために、ノイズが重畳する期間に応じてマスク時間ＴＭを長めに設定しておくことが考えられる。図５（ｃ）では、一例として、ノイズの重畳が終了した後も第５スイッチＳＷ５のオン操作期間Ｔｏｎ３が継続している。マスク時間ＴＭを長めに設定した場合、補正後指令電流ＩＬａ＊で想定されるデューティ比が低い期間では、図５（ｄ）で示すように、実際のオン操作期間Ｔｏｎ３が、意図したオン操作期間Ｔｏｎ２よりも長くなることが懸念される。特に、交流電圧Ｖａｃのゼロクロスタイミング近傍では、オン操作期間Ｔｏｎが長くなることにより、リアクトル１３に過剰な電流が流れることにより、交流電源２００に一時的に過剰な出力電流Ｉａｃが流れるおそれがある。
In order to suppress the occurrence of such erroneous turn-off, it can be considered to set the mask time TM longer according to the period in which noise is superimposed. In FIG. 5C, as an example, the ON operation period Ton3 of the fifth switch SW5 continues even after the noise superposition ends. When the mask time TM is set to be long, as shown in FIG. 5D, the actual on-operation period Ton3 is the intended on-operation period during the period when the duty ratio assumed by the corrected command current ILa * is low. There is concern that it will be longer than Ton2. In particular, in the vicinity of the zero-cross timing of the AC voltage Vac, the ON operation period Ton becomes long and an excessive current flows in the
そこで、本実施形態では、マスク時間設定部７０は、交流電圧Ｖａｃのゼロクロスタイミングの近傍において、マスク時間ＴＭが最小値となるように、マスク時間ＴＭを可変設定することとした。これにより、過剰な出力電流Ｉａｃの発生を防止しつつ、誤ターンオフに起因する出力電流Ｉａｃの歪みを好適に抑制することができる。
Therefore, in the present embodiment, the mask
次に、図６を用いて、マスク時間設定部７０のパルス生成部７１が、交流電圧Ｖａｃの絶対値に応じて、マスク信号ＭＳＳを可変設定する方法を説明する。図６に示す交流電圧Ｖａｃは、ｔ０，ｔ８が，交流電圧Ｖａｃが負の値から正の値に切り替わるゼロアップクロスタイミングであり、ｔ４が、交流電圧Ｖａｃが正の値から負の値に切り替わるゼロダウンクロスタイミングである。ｔ２，ｔ６が、交流電圧Ｖａｃの正負それぞれのピークタイミングである。
Next, with reference to FIG. 6, a method in which the
パルス生成部７１は、交流電圧Ｖａｃの半周期（Ｔ／２）である第１，第２期間Ｐ１，Ｐ２のそれぞれにおいて、マスク時間ＴＭを可変期間ＣＰ内で最小値を取るように設定する。可変期間ＣＰは、交流電圧Ｖａｃの１周期において、交流電圧Ｖａｃのゼロクロスタイミングｔ０，ｔ４，ｔ８の近傍の期間（ｔ０−ｔ１、ｔ３−ｔ５、ｔ７−ｔ８）である。本実施形態では、パルス生成部７１は、交流電圧Ｖａｃのゼロクロスタイミングにおいて、マスク時間ＴＭを最小値に設定する。マスク時間ＴＭの最小値は、０よりも大きな値であり、例えば、ゼロクロスタイミングを含む第５スイッチＳＷ５の操作期間において、補正後指令電流ＩＬａ＊より意図されるオン操作期間Ｔｏｎよりも小さな値に設定されればよい。
The
例えば、可変期間ＣＰを、交流電圧Ｖａｃの１周期で、交流電圧Ｖａｃが、ゼロクロスタイミングからピーク値の２０％の値となるタイミングまでの期間、及びピーク値の２０％の値となるタイミングからゼロクロスタイミングまでの期間に定めてもよい。より好ましくは、可変期間ＣＰを、交流電圧Ｖａｃの１周期で、交流電圧Ｖａｃが、ゼロクロスタイミングからピーク値の１０％の値となるタイミングまでの期間、及びピーク値の１０％の値となるタイミングからゼロクロスタイミングまでの期間に定めてもよい。 For example, in the variable period CP, one cycle of the AC voltage Vac, a period from the zero-cross timing to the timing when the AC voltage Vac becomes a value of 20% of the peak value, and a zero-cross period from the timing when the AC voltage Vac becomes a value of 20% of the peak value. It may be set to a period until the timing. More preferably, the variable period CP is one cycle of the AC voltage Vac, the period from the zero-cross timing to the timing when the AC voltage Vac is 10% of the peak value, and the timing when the AC voltage Vac is 10% of the peak value. To the zero-cross timing may be set.
ＤＣ・ＡＣ変換装置において第５スイッチＳＷ５の１スイッチング周期Ｔｓｗに対するオン操作期間Ｔｏｎの比であるデューティ比Ｄは、交流電圧Ｖａｃがゼロクロスタイミングからピークタイミング側に推移するほど増加し、交流電圧Ｖａｃがピークタイミング側からゼロクロスタイミングに推移するほど減少する。そのため、パルス生成部７１は、可変期間ＣＰにおいて、交流電圧Ｖａｃがゼロクロスタイミングからピークタイミング側に推移するほど、マスク時間ＴＭを長くする。パルス生成部７１は、可変期間ＣＰにおいて、交流電圧Ｖａｃがピークタイミング側からゼロクロスタイミングに推移するほど、マスク時間ＴＭを短くする。本実施形態では、パルス生成部７１は、第５スイッチＳＷ５の１スイッチング周期Ｔｓｗに同期させて、マスク時間ＴＭを可変設定する。
In the DC / AC converter, the duty ratio D, which is the ratio of the ON operation period Ton to the one switching cycle Tsw of the fifth switch SW5, increases as the AC voltage Vac shifts from the zero-cross timing to the peak timing side, and the AC voltage Vac increases. It decreases as it shifts from the peak timing side to the zero-cross timing. Therefore, in the variable period CP, the
パルス生成部７１は、可変期間ＣＰ以外の期間（ｔ１−ｔ３，ｔ５−ｔ７）において、マスク時間ＴＭを固定値に設定している。具体的には、交流電圧Ｖａｃの１周期Ｔでの可変期間ＣＰ以外の期間において、マスク時間ＴＭを、第５スイッチＳＷ５で想定されるオン操作期間Ｔｏｎの最大値よりも短い値に設定している。
The
次に、本実施形態に係る電流補正部４０の構成について図７を用いて説明する。ＤＣ・ＡＣ変換装置では、補正前指令電流ＩＬ＊と、歪みが生じているリアクトル電流ＩＬｒの平均値Ｉａｖｅとの差を示す乖離幅Δｉは、ゼロクロスタイミング付近において最も小さな値となる。ここで、乖離幅Δｉは、出力電流Ｉａｃの歪みの要因となる。乖離幅Δｉは、補正前指令電流ＩＬ＊からリアクトル電流ＩＬｒの平均値Ｉａｖｅを引いた下記式（１）を用いて演算することができる。
Next, the configuration of the
上記式（１）により、入力電圧Ｖｄｃを交流電圧Ｖａｃに変換する場合、乖離幅Δｉは、交流電圧Ｖａｃのゼロクロスタイミングにおいて最小値を取り、交流電圧Ｖａｃが最大となるピークタイミングにおいて最大値を取る。そのため、電流補正部４０は、上記式（１）により算出される乖離幅Δｉに応じて、電流補正値Ｉｃを算出する。
When the input voltage Vdc is converted into the AC voltage Vac by the above equation (1), the deviation width Δi takes the minimum value at the zero-cross timing of the AC voltage Vac and the maximum value at the peak timing when the AC voltage Vac becomes the maximum. .. Therefore, the
図７に示す電流補正部４０は、実効値算出部４１と、係数設定部４２と、基準補正値算出部４３と、乗算器４４と、を備えている。例えば、実効値算出部４１は、交流電圧Ｖａｃに基づいて、交流電源２００の実効値Ｖｒｍｓを算出する。
The
基準補正値算出部４３は、実効値算出部４１により算出された実効値Ｖｒｍｓに基づいて、電流補正値Ｉｃの基準補正値Ｉｈを設定する。基準補正値Ｉｈは、第５スイッチＳＷ５の１スイッチング周期Ｔｓｗ内の電流補正値Ｉｃの基準となる値であり、上記式（１）で示される乖離幅Δｉに応じた値である。基準補正値Ｉｈは、交流電圧Ｖａｃのゼロクロスタイミングにおいて最小値を取り、交流電圧Ｖａｃのピークタイミングにおいて極大値を取る正の半波状に設定される。本実施形態では、基準補正値Ｉｈは、ゼロクロスタイミングにおいてゼロに定められているが、これに限定されず、ゼロクロスタイミングにおいてゼロより大きい値に定められていてもより。
The reference correction
基準補正値算出部４３は、実効値Ｖｒｍｓと、交流電圧Ｖａｃと、入力電圧Ｖｄｃとの組合せに応じた基準補正値Ｉｈを記録した基準補正値マップを備えている。各基準補正値マップは、交流電源２００の実効値Ｖｒｍｓが大きいほど、基準補正値Ｉｈの最大値が小さな値となるようにその値が定められている。
The reference correction
係数設定部４２は、交流電圧Ｖａｃ、及び振幅指令値Ｉａ＊に基づいて、基準補正値Ｉｈに乗算する補正係数βを設定する。補正係数βは、０より大きく、１以下の値としている。例えば、係数設定部４２は、振幅指令値Ｉａ＊が閾値ＴＨ１より小さい場合、振幅指令値Ｉａ＊が大きいほど補正係数βを大きな値に設定し、閾値ＴＨ１以上の場合、補正係数βを所定値とする。
The
乗算器４４は、基準補正値算出部４３により設定された基準補正値Ｉｈに、係数設定部４２により設定された補正係数βを乗算した値を電流補正値Ｉｃに設定する。これにより、交流電圧Ｖａｃのゼロクロスタイミングにおいて、補正係数βが小さな値となるため、電流補正値Ｉｃが小さな値に設定される。
The
次に、電力変換装置１００の動作を、図８を用いて説明する。図８（ａ）は交流電圧Ｖａｃ及び入力電圧Ｖｄｃの推移を示し、図８（ｂ）は第５ゲート信号ＧＳ５、第６ゲート信号ＧＳ６を反転させた値の推移を示す。図８（ｃ）は電流補正値Ｉｃの推移を示し、図８（ｄ）は補正前指令電流ＩＬ＊の推移を示す。図８（ｅ）はマスク時間ＴＭの推移を示し、図８（ｆ）はリアクトル電流ＩＬｒの推移を示す。図８（ｇ）は出力電流Ｉａｃの推移を示す。
Next, the operation of the
交流電圧Ｖａｃが正の値となる第１期間Ｐ１（ｔ１１−ｔ１５）において、リアクトル電流ＩＬｒの平均値Ｉａｖｅと、交流電圧Ｖａｃとの位相差を小さくすべく、ゼロクロスタイミング（ｔ１１，ｔ１５）付近での第５ゲート信号ＧＳ５のデューティ比Ｄ（＝Ｔｏｎ／Ｔｓｗ）が小さな値に設定される。 In the first period P1 (t11-t15) in which the AC voltage Vac has a positive value, in order to reduce the phase difference between the average value Iave of the reactor current ILr and the AC voltage Vac, near zero cross timing (t11, t15). The duty ratio D (= Ton / Tsw) of the fifth gate signal GS5 is set to a small value.
第１期間Ｐ１では、ゼロクロスタイミング（ｔ１１，ｔ１５）においてマスク時間ＴＭが最小値となる。そして、時刻ｔ１１−ｔ１２での可変期間ＣＰにおいて、交流電圧Ｖａｃの増加とともに、マスク時間ＴＭが増加する。また、時刻ｔ１４−ｔ１５での可変期間ＣＰにおいて、交流電圧Ｖａｃの減少とともに、マスク時間ＴＭが減少する。これにより、交流電圧Ｖａｃのゼロクロスタイミング近傍において、誤ターンオフが防止され、ひいては、出力電流Ｉａｃの歪みが抑制される。また、交流電圧Ｖａｃのゼロクロスタイミング近傍において、一時的に過剰な出力電流Ｉａｃが流れるのが防止される。 In the first period P1, the mask time TM becomes the minimum value at the zero-cross timing (t11, t15). Then, in the variable period CP between times t11 and t12, the mask time TM increases as the AC voltage Vac increases. In the variable period CP from time t14 to time t15, the mask time TM decreases as the AC voltage Vac decreases. As a result, erroneous turn-off is prevented in the vicinity of the zero-cross timing of the AC voltage Vac, and consequently the distortion of the output current Iac is suppressed. Further, it is possible to prevent the excessive output current Iac from flowing temporarily near the zero cross timing of the AC voltage Vac.
また、補正前指令電流ＩＬ＊とリアクトル電流ＩＬｒの平均値Ｉａｖｅとの乖離幅に応じて、電流補正値Ｉｃがゼロクロスタイミングで最小値となる正の半波状に設定される。これにより、乖離幅が小さくなるよう第５ゲート信号ＧＳ５のデューティ比Ｄが設定されることにより、出力電流Ｉａｃの歪みがいっそう抑制される。 In addition, the current correction value Ic is set in a positive half-wave shape having a minimum value at the zero-cross timing according to the deviation width between the pre-correction command current IL * and the average value Iave of the reactor current ILr. As a result, the duty ratio D of the fifth gate signal GS5 is set so that the deviation width becomes smaller, and thus the distortion of the output current Iac is further suppressed.
交流電圧Ｖａｃが負の値となる第２期間Ｐ２（ｔ１５−ｔ１９）においても、ゼロクロスタイミングを含む可変期間（ｔ１５−ｔ１６，ｔ１８−ｔ１９）において、交流電圧Ｖａｃの変化に応じて、マスク時間ＴＭが可変設定される。これにより、一時的に過剰な出力電流Ｉａｃが流れるのが防止されるとともに、誤ターンオフに伴う出力電流Ｉａｃの歪みが抑制される。 Even in the second period P2 (t15-t19) in which the AC voltage Vac has a negative value, the mask time TM is changed according to the change of the AC voltage Vac in the variable period (t15-t16, t18-t19) including the zero-cross timing. Is variably set. This prevents a temporary excess output current Iac from flowing and suppresses distortion of the output current Iac due to erroneous turn-off.
次に、基準補正値マップの作成方法について図９を用いて説明する。 Next, a method of creating the reference correction value map will be described with reference to FIG.
本実施形態では、乖離幅Δｉを、補正前指令電流ＩＬ＊からリアクトル電流ＩＬｒの平均値Ｉａｖｅを引いた値としている。なお、図９において、Ｄは、第５スイッチＳＷ５におけるオン操作期間のデューティ比を示す。 In the present embodiment, the deviation width Δi is a value obtained by subtracting the average value Iave of the reactor current ILr from the pre-correction command current IL *. In FIG. 9, D indicates the duty ratio of the ON operation period of the fifth switch SW5.
図９より、乖離幅Δｉは、オン操作期間（＝Ｄ×Ｔｓｗ）でのスロープ補償信号Ｓｌｏｐｅの最大増加分Δｓｌｏｐｅに、リアクトル電流ＩＬｒの最大増加分ΔＩＬの半分の値（ΔＩＬ／２）を加えたものとみなすことができる。そのため、乖離幅Δｉは、下記数式（２）により算出される。 From FIG. 9, the deviation width Δi is obtained by adding a half value (ΔIL / 2) of the maximum increase amount ΔIL of the reactor current ILr to the maximum increase amount Δslope of the slope compensation signal Slope in the ON operation period (= D × Tsw). It can be regarded as a thing. Therefore, the deviation width Δi is calculated by the following mathematical expression (2).
Δｉ＝ＩＬ＊−Ｉａｖｅ＝Δｓｌｏｐｅ＋ΔＩＬ／２ … （２）
また、リアクトル電流ＩＬｒの最大増加分ΔＩＬは、リアクトル１３の両端に生じる電圧と、リアクトル１３のインダクタンスＬとを用いて、下記式（３）により算出することができる。
Δi = IL * −Iave = Δslope + ΔIL / 2 (2)
Further, the maximum increase ΔIL of the reactor current ILr can be calculated by the following formula (3) using the voltage generated across the
Δｓｌｏｐｅ ＝ ｍｓ×Ｄ×Ｔｓｗ … （４）
例えば、乖離幅Δｉを算出する際のスロープ補償信号Ｓｌｏｐｅの傾きｍｓは、傾きｍｓの平均値を用いればよい。
Δslope = ms × D × Tsw (4)
For example, as the slope ms of the slope compensation signal Slope when calculating the deviation width Δi, an average value of the slope ms may be used.
第５スイッチＳＷ５のオン操作期間Ｔｏｎのデューティ比Ｄは、交流電圧Ｖａｃの実効値Ｖｒｍｓを用いて、下記式（５）により算出することができる。 The duty ratio D of the ON operation period Ton of the fifth switch SW5 can be calculated by the following equation (5) using the effective value Vrms of the AC voltage Vac.
以上説明した本実施形態では、以下の効果を奏することができる。 The following effects can be achieved in the present embodiment described above.
・制御装置３０は、ピーク電流モード制御の実施時において、交流電圧Ｖａｃのゼロクロスタイミングの近傍となる期間である可変期間内において、マスク時間ＴＭが最小値を取るようにマスク時間ＴＭを可変設定する。これにより、電力変換装置１００からの過剰な出力電流Ｉａｃの発生を防止しつつ、出力電流Ｉａｃの歪みを好適に抑制することができる。
The
・制御装置３０は、可変期間ＣＰにおいて、交流電圧Ｖａｃがゼロクロスタイミングからピークタイミング側に推移するほど、マスク時間ＴＭを長くし、交流電圧Ｖａｃがピークタイミング側からゼロクロスタイミングに推移するほど、マスク時間ＴＭを短くする。これにより、第５スイッチＳＷ５のオン操作期間Ｔｏｎが、当初意図した長さから大きくずれることを防止することができ、過剰な出力電流Ｉａｃの防止と、出力電流の歪みの抑制とを好適に両立することができる。
The
・制御装置３０は、第５スイッチＳＷ５の１スイッチング周期Ｔｓｗに同期させて、マスク時間ＴＭを可変設定する。これにより、マスク時間ＴＭの算出に要する制御装置３０の演算負荷の増加を抑制することができる。
The
＜第１実施形態の変形例１＞
マスク時間設定部７０が設定するマスク時間ＴＭは、交流電圧Ｖａｃのゼロクロスタイミングにおいて最小値を取るものであればよい。
<
The mask time TM set by the mask
図１０〜図１３は、本実施形態に係るマスク時間ＴＭを説明する図である。いずれのマスク時間ＴＭも、交流電圧Ｖａｃのゼロクロスタイミングで最小値を取っている。 10 to 13 are diagrams for explaining the mask time TM according to the present embodiment. In any of the mask times TM, the minimum value is taken at the zero cross timing of the AC voltage Vac.
図１０〜図１２では、マスク時間ＴＭは、交流電圧Ｖａｃのピークタイミングで最大値を取っている。図１０では、マスク時間ＴＭは、第１，第２期間Ｐ１，Ｐ２それぞれで、最大値と最小値との間で線形に推移することにより、上に凸状となる折れ線状になっている。図１１では、マスク時間ＴＭは、第１，第２期間Ｐ１，Ｐ２それぞれで、最大値と最小値との間で曲線状に推移することにより、上に凸状となる円弧状になっている。図１２では、マスク時間ＴＭは、第１，第２期間Ｐ１，Ｐ２それぞれで、上に凸状となる階段状になっている。 10 to 12, the mask time TM takes the maximum value at the peak timing of the AC voltage Vac. In FIG. 10, the mask time TM has a linear shape that is convex upward by linearly changing between the maximum value and the minimum value in each of the first and second periods P1 and P2. In FIG. 11, the mask time TM has an arc shape that is convex upward by changing in a curve between the maximum value and the minimum value in each of the first and second periods P1 and P2. .. In FIG. 12, the mask time TM has a step-like shape that is convex upward in each of the first and second periods P1 and P2.
図１３では、マスク時間ＴＭは、可変期間ＣＰのほぼ全ての期間が最小値となるように推移している。マスク時間ＴＭは、交流電圧Ｖａｃの１周期における可変期間ＣＰ以外の期間では、最大値を取るように推移している。なお、図１３に示すマスク時間ＴＭにおいて、可変期間ＣＰ以外の期間を、一定としなくともよい。 In FIG. 13, the mask time TM changes such that almost all the periods of the variable period CP become the minimum value. The mask time TM changes so as to take the maximum value in a period other than the variable period CP in one cycle of the AC voltage Vac. In the mask time TM shown in FIG. 13, the periods other than the variable period CP do not have to be constant.
以上説明した本実施形態においても、第１実施形態と同様の効果を奏することができる。 Also in the present embodiment described above, the same effects as in the first embodiment can be obtained.
＜第２実施形態＞
ＤＣ・ＡＣ変換装置では、交流電圧Ｖａｃのゼロクロスタイミングにおいて、第５スイッチＳＷ５のデューティ比Ｄが最も小さくなる。そのため、交流電圧Ｖａｃのゼロクロスタイミングにおいて、第５スイッチＳＷ５のオン操作期間Ｔｏｎがマスク時間ＴＭよりも短くなり易くなるため、一時的に過剰な出力電流Ｉａｃが流れることが懸念される。
<Second Embodiment>
In the DC / AC converter, the duty ratio D of the fifth switch SW5 is smallest at the zero-cross timing of the AC voltage Vac. Therefore, at the zero cross timing of the AC voltage Vac, the ON operation period Ton of the fifth switch SW5 is likely to be shorter than the mask time TM, and there is a concern that an excessive output current Iac may temporarily flow.
図１４に示す電力変換装置１００は、交流電圧Ｖａｃのゼロクロスタイミング近傍において、電流制御部５０による第５，第６スイッチＳＷ５，ＳＷ６のオン操作を一時的に停止する停止部７５を備えている。停止部７５は、交流電圧Ｖａｃに基づいて、現在の第５スイッチＳＷ５のスイッチング周期Ｔｓｗ内に、交流電圧Ｖａｃのゼロクロスタイミングを含むか否かを判定する。そして、現在の第５スイッチのスイッチング周期Ｔｓｗ内に交流電圧Ｖａｃのゼロクロスタイミングを含むと判定した場合に、電流制御部５０から第５，第６スイッチＳＷ５，ＳＷ６への第５，第６ゲート信号ＧＳ５，ＧＳ６の供給を停止する。
The
次に、電力変換装置１００の動作を、図１５を用いて説明する。図１５（ａ）は交流電圧Ｖａｃ及び入力電圧Ｖｄｃの推移を示す。図１５（ｂ）は第５ゲート信号ＧＳ５の推移を示し、図１５（ｃ）は、第６ゲート信号ＧＳ６の推移を示す。図１５（ｄ）は補正前指令電流ＩＬ＊の推移をし、図１５（ｅ）はマスク時間ＴＭの推移を示す。図１５（ｆ）はリアクトル電流ＩＬｒの推移を示し、図１５（ｇ）は出力電流Ｉａｃの推移を示す。
Next, the operation of the
第１期間Ｐ１での交流電圧Ｖａｃのゼロクロスタイミング（ｔ２１，ｔ２５）を含む操作期間において、電流制御部５０から第５，第６スイッチＳＷ５，ＳＷ６への第５，第６ゲート信号ＧＳ５，ＧＳ６の供給が停止される。そのため、交流電圧Ｖａｃのゼロクロスタイミング付近において、リアクトル１３の励磁が停止されることにより、リアクトル電流ＩＬｒが減少し易くなる。
In the operation period including the zero-cross timing (t21, t25) of the AC voltage Vac in the first period P1, the fifth and sixth gate signals GS5 and GS6 from the
第２期間Ｐ２においても、交流電圧Ｖａｃのゼロクロスタイミング（ｔ２９）で、電流制御部５０から第５，第６スイッチＳＷ５，ＳＷ６への第５，第６ゲート信号ＧＳ５，ＧＳ６の供給が停止される。そのため、第２期間Ｐ２における交流電圧Ｖａｃのゼロクロスタイミング付近において、リアクトル電流ＩＬｒが減少し易くなる。
Also in the second period P2, the supply of the fifth and sixth gate signals GS5 and GS6 from the
以上説明した本実施形態では、交流電圧Ｖａｃのゼロクロスタイミング付近での、過剰な出力電流Ｉａｃをいっそう抑制することができる。 In the present embodiment described above, it is possible to further suppress the excessive output current Iac near the zero cross timing of the AC voltage Vac.
＜第３実施形態＞
第３実施形態では、第１実施形態と異なる構成を主に説明する。なお、第１実施形態と同一の符号を付した構成は同一の構成を示し、その説明は繰り返さない。
<Third Embodiment>
In the third embodiment, a configuration different from the first embodiment will be mainly described. The same reference numerals as those of the first embodiment indicate the same structures, and the description thereof will not be repeated.
本実施形態では、出力電流Ｉａｃの歪みを抑制するために、電流補正値Ｉｃにより補正前指令電流ＩＬ＊を補正することに換えて、電流補正値Ｉｃによりリアクトル電流ＩＬｒを補正する。 In the present embodiment, in order to suppress the distortion of the output current Iac, instead of correcting the pre-correction command current IL * with the current correction value Ic, the reactor current ILr is corrected with the current correction value Ic.
図１６は、本実施形態に係る電力変換装置１００の構成図である。本実施形態では、リアクトル電流ＩＬｒを検出する電流センサ３２を、第５スイッチＳＷ５のソースと第６スイッチＳＷ６のドレインとを結ぶ第１接続点Ｋ１よりも第５スイッチＳＷ５のソース側に設けている。この場合、制御装置３０は、第５スイッチＳＷ５に流れる電流をリアクトル電流ＩＬｒとして取得する。
FIG. 16: is a block diagram of the
図１７は、本実施形態に係る制御装置３０のブロック構成図である。電流補正部４０は、交流電圧Ｖａｃと、入力電圧Ｖｄｃとに基づいて、リアクトル電流ＩＬｒの補正に用いる電流補正値Ｉｃを変更する。本実施形態において、電流補正部４０が設定する電流補正値Ｉｃは、第１実施形態と同様のものを用いることができる。本実施形態では、制御装置３０は、リアクトル電流ＩＬｒから電流補正値Ｉｃを減算する減算器５３を備えている。そのため、リアクトル電流ＩＬｒから電流補正値Ｉｃを減算した値が、加算器３５３に入力される。加算器３５３は、電流補正値Ｉｃが減算されたリアクトル電流ＩＬｒに、スロープ補償信号Ｓｌｏｐｅを加算し、補償後のリアクトル電流ＩＬｒを出力する。
FIG. 17 is a block configuration diagram of the
制御装置３０に入力された補正前指令電流ＩＬ＊は、そのままＤＡ変換器３５１に入力される。ＤＡ変換器３５１によりアナログ値に変換された補正前指令電流ＩＬ＊は、コンパレータ３５２の反転入力端子に入力される。コンパレータ３５２は、補償後のリアクトル電流ＩＬｒが補正前指令電流ＩＬ＊より小さい期間において、ロー状態の判定信号ＯＵＴをマスク時間設定部７０に出力する。また、コンパレータ３５２は、補償後のリアクトル電流ＩＬｒが補正前指令電流ＩＬ＊より大きい期間において、ハイ状態の判定信号ＯＵＴをマスク時間設定部７０に出力する。
The pre-correction command current IL * input to the
以上説明した本実施形態においても第１実施形態と同様の効果を奏することができる。 Also in the present embodiment described above, the same effect as that of the first embodiment can be obtained.
＜第４実施形態＞
本実施形態では、第１実施形態に示す電力変換装置１００と比べて、回路トポロジーが異なる。具体的には、本実施形態に係る電力変換装置１００は、第１実施形態と異なり、ハーフブリッジ回路を備えていない。
<Fourth Embodiment>
In this embodiment, the circuit topology is different from that of the
図１８は、本実施形態に係る電力変換装置１００を示す図である。第１直流端子ＴＤ１とフルブリッジ回路１２とは、第１配線ＬＰ１を介して接続されている。第２直流端子ＴＤ２とフルブリッジ回路１２とは、第２配線ＬＰ２を介して接続されている。
FIG. 18: is a figure which shows the
フルブリッジ回路１２は、第１〜第４スイッチＳＷ１１〜ＳＷ１４を備えている。第１〜第４スイッチＳＷ１１〜ＳＷ１４は、第１実施形態のフルブリッジ回路１２が備える第１〜第４スイッチＳＷ１〜ＳＷ４と回路構成が同じであるため、説明を省略する。
The
第３スイッチＳＷ１３のソースと、第４スイッチＳＷ１４のドレインとの間には、第１電流センサ６１が設けられている。第１電流センサ６１は、第１，第４スイッチＳＷ１１，ＳＷ１４に流れる電流を第１リアクトル電流ＩＬ１ｒとして検出する。また、第１スイッチＳＷ１１のソースと、第２スイッチＳＷ１２のドレインとの間には、第２電流センサ６２が設けられている。第２電流センサ６２は、第２，第３スイッチＳＷ１２，ＳＷ１３に流れる電流を第２リアクトル電流ＩＬ２ｒとして検出する。
The first
図１９は、本実施形態に係る制御装置３０の機能を示す機能ブロック図である。本実施形態においても、制御装置３０は、ピーク電流モード制御により、電力変換装置１００を制御する。
FIG. 19 is a functional block diagram showing the functions of the
制御装置３０は、電流補正部４０により出力される電流補正値Ｉｃを、第１，第２リアクトル電流ＩＬ１ｒ，ＩＬ２ｒから減算する減算器５３と、第１電流制御部５１と、第２電流制御部５２とを備えている。第１電流制御部５１は、電流補正値Ｉｃが減算された第１リアクトル電流ＩＬ１ｒを補正後指令電流ＩＬａ＊に制御すべく、ピーク電流モード制御を実施する。第２電流制御部５２は、電流補正値Ｉｃが減算された第２リアクトル電流ＩＬ２ｒを補正後指令電流ＩＬａ＊に制御すべく、ピーク電流モード制御を実施する。第１，第２電流制御部５１，５２の構成は、電流制御部５０の構成と同様であるため、その説明を省略する。
The
第１電流制御部５１の出力は、第１ＡＮＤ回路３８２の一方の入力端子に接続されており、第２電流制御部５２の出力は、第２ＡＮＤ回路３８３の一方の入力端子に接続されている。極性切替部５５の出力端子は、第２ＡＮＤ回路３８３の他方の入力端子と、反転器３６０の入力端子とに接続されている。反転器３６０の出力端子は、第１ＡＮＤ回路３８２の他方の入力端子に接続されている。
The output of the first
第１ＡＮＤ回路３８２には、第１電流制御部５１のＲＳフリップフロップ３５７の出力信号と、極性切替部５５からの出力信号とが入力される。第１ＡＮＤ回路３８２の出力端子は、第４スイッチＳＷ１４のゲートに接続されている。第１ＡＮＤ回路３８２から第４スイッチＳＷ１４のゲートに出力される信号が、第４ゲート信号ＧＳ４となる。また、第１ＡＮＤ回路３８２の出力端子は、反転器３６１を介して第３スイッチＳＷ１３のゲートに接続されている。第１ＡＮＤ回路３８２から反転器３６１を介して第３スイッチＳＷ１３のゲートに出力される信号が、第３ゲート信号ＧＳ３となる。第３ゲート信号ＧＳ３は、第４ゲート信号ＧＳ４を反転させたものとなる。
The output signal of the RS flip-
第２ＡＮＤ回路３８３には、第２電流制御部５２のＲＳフリップフロップ３５７の出力信号と、極性切替部５５からの出力信号とが入力される。第２ＡＮＤ回路３８３の出力側は、第２スイッチＳＷ１２のゲートに接続されている。第２ＡＮＤ回路３８３から第２スイッチＳＷ１２のゲートに出力される信号が、第２ゲート信号ＧＳ２となる。また、第２ＡＮＤ回路３８３の出力端子は、反転器３６２を介して第１スイッチＳＷ１１のゲートに接続されている。第２ＡＮＤ回路３８３から反転器３６２を介して第１スイッチＳＷ１１のゲートに出力される信号が、第１ゲート信号ＧＳ１となる。第１ゲート信号ＧＳ１は、第２ゲート信号ＧＳ２を反転させたものとなる。
The output signal of the RS flip-
第１ＡＮＤ回路３８２に、ハイ状態の極性切替部５５の出力信号とハイ状態のＲＳフリップフロップ３５７の出力信号とが入力されることで、第１ＡＮＤ回路３８２は、ハイ状態の第４ゲート信号ＧＳ４を出力し、ロー状態の第３ゲート信号ＧＳ３を出力する。また、第２ＡＮＤ回路３８３に、ハイ状態の極性切替部５５の出力信号とハイ状態のＲＳフリップフロップ３５７の出力信号とが入力されることで、第２ＡＮＤ回路３８３は、ハイ状態の第２ゲート信号ＧＳ２と、ロー状態の第１ゲート信号ＧＳ１を出力する。
The first AND
図２０は、本実施形態に係る電力変換装置１００のタイミングチャートである。図２０（ａ）は、入力電圧Ｖｄｃ及び交流電圧Ｖａｃの推移を示す。図２０（ｂ）は第１ゲート信号ＧＳ１の推移を示し、図２０（ｃ）は第２ゲート信号ＧＳ２の推移を示す。図２０（ｄ）は第３ゲート信号ＧＳ３の推移を示し、図２０（ｅ）は第４ゲート信号ＧＳ４の推移を示す。図２０（ｆ）は補正前指令電流ＩＬ＊の推移を示し、図２０（ｇ）はマスク時間ＴＭの推移を示す。図２０（ｈ）はリアクトル電流ＩＬｒの推移を示し、図２０（ｉ）は出力電流Ｉａｃの推移を示す。
FIG. 20 is a timing chart of the
交流電圧Ｖａｃが正となる第１期間Ｐ１では、第１ゲート信号ＧＳ１がハイ状態となることで第１スイッチＳＷ１１がオン状態となり、第２ゲート信号ＧＳ２がロー状態となることで第２スイッチＳＷ１２がオフ状態となる。第１期間Ｐ１では、第１，第２電流制御部５１，５２が実施するピーク電流モード制御により、第３，４ゲート信号ＧＳ３，ＧＳ４がハイ状態又はロー状態に変更される。これにより、第３，第４スイッチＳＷ１３，ＳＷ１４が操作され、第１交流端子ＴＡ１から交流電源２００を介して第２交流端子ＴＡ２の向きに出力電流Ｉａｃが流れる。
In the first period P1 in which the AC voltage Vac is positive, the first switch SW11 is turned on by the first gate signal GS1 being in the high state, and the second switch SW12 is turned on by the second gate signal GS2 in the low state. Turns off. In the first period P1, the third and fourth gate signals GS3 and GS4 are changed to the high state or the low state by the peak current mode control performed by the first and second
交流電圧Ｖａｃが負となる第２期間Ｐ２では、フルブリッジ回路１２では、第３ゲート信号ＧＳ３がハイ状態となることで第３スイッチＳＷ１３がオン状態となり、第４ゲート信号ＧＳ４がロー状態となることで第４スイッチＳＷ１４がオフ状態となる。第２期間Ｐ２では、第１，第２電流制御部５２が実施するピーク電流モード制御により、第１，２ゲート信号ＧＳ１，ＧＳ２がハイ状態又はロー状態に変更される。これにより、第２交流端子ＴＡ２から交流電源２００を介して第１交流端子ＴＡ１の向きに出力電流Ｉａｃが流れる。
In the second period P2 in which the AC voltage Vac is negative, in the
本実施形態においても、交流電圧Ｖａｃのゼロクロスタイミング（ｔ３１，ｔ３５，ｔ３９）においてマスク時間ＴＭが最小値となる。また、マスク時間ＴＭの近傍の可変期間ＣＰにおいて、交流電圧Ｖａｃの増減に応じて、マスク時間ＴＭが変化する。 Also in the present embodiment, the mask time TM becomes the minimum value at the zero-cross timing (t31, t35, t39) of the AC voltage Vac. In the variable period CP near the mask time TM, the mask time TM changes according to the increase / decrease of the AC voltage Vac.
以上説明した本実施形態では、第１実施形態と同様の効果を奏する。 The present embodiment described above has the same effects as the first embodiment.
＜第４実施形態の変形例１＞
第１電流センサ６１が、第１スイッチＳＷ１１のドレイン側に設けられていてもよい。第２電流センサ６２が、第２スイッチＳＷ１２のドレイン側に設けられていてもよい。
<
The first
＜第４実施形態の変形例２＞
図２１は、第４実施形態の変形例に係る電力変換装置１００の構成図である。本実施形態では、第１電流センサ６１が、第１スイッチＳＷ１１のドレイン側に設けられている。第２電流センサ６２が、第１，第２スイッチＳＷ１１，ＳＷ１２間のソースとドレインとを接続する配線において、第５接続点Ｋ５よりも第２スイッチＳＷ１２側に設けられている。
<
FIG. 21: is a block diagram of the
図２２は、第４実施形態の変形例に係る制御装置３０の機能ブロック図である。本変形例においても、制御装置３０は、ピーク電流モード制御により、電力変換装置１００を制御する。
FIG. 22 is a functional block diagram of the
第１電流制御部５１には、減算器５３により電流補正値Ｉｃが減算された第２リアクトル電流ＩＬ２ｒが入力される。また、第２電流制御部５２には、減算器５３により電流補正値Ｉｃが減算された第１リアクトル電流ＩＬ１ｒが入力される。
The second reactor current IL2r from which the current correction value Ic has been subtracted by the
極性切替部５５の出力端子は、第２ＡＮＤ回路３８３の入力端子と、第４スイッチＳＷ１４のゲートと、反転器３６０の入力端子とに接続されている。反転器３６０の出力端子側は、第１ＡＮＤ回路３８２の入力端子と第３スイッチＳＷ１３のゲートとに接続されている。
The output terminal of the
第１ＡＮＤ回路３８２には、第１電流制御部５１のＲＳフリップフロップ３５７の出力信号と、極性切替部５５からの出力信号とが入力される。第１ＡＮＤ回路３８２の出力端子は、第２スイッチＳＷ１２のゲートに接続されている。
The output signal of the RS flip-
第２ＡＮＤ回路３８３には、第２電流制御部５２のＲＳフリップフロップ３５７の出力信号と、極性切替部５５からの出力信号とが入力される。第２ＡＮＤ回路３８３の出力側は、第１スイッチＳＷ１１のゲートに接続されている。
The output signal of the RS flip-
第１ＡＮＤ回路３８２から第２スイッチＳＷ１２のゲートに出力される信号が第２ゲート信号ＧＳ２となる。第２ＡＮＤ回路３８３から第１スイッチＳＷ１１のゲートに出力される信号が第１ゲート信号ＧＳ１となる。極性切替部５５から反転器３６０を介して第３スイッチＳＷ１３のゲートに出力される信号が第３ゲート信号ＧＳ３となる。極性切替部５５から第４スイッチＳＷ１４のゲートに出力される信号が第４ゲート信号ＧＳ４となる。
The signal output from the first AND
交流電圧Ｖａｃが正となる第１期間Ｐ１では、極性切替部５５からの出力信号がハイ状態となることにより、第４ゲート信号ＧＳ４がハイ状態となり、第３ゲート信号ＧＳ３がロー状態となる。また、第１期間Ｐ１では、第１，第２電流制御部５１，５２は、ピーク電流モード制御により第１，第２ゲート信号ＧＳ１，ＧＳ２をハイ状態又はロー状態に変化させて、第１，第２スイッチＳＷ１１，ＳＷ１２を操作する。
In the first period P1 in which the AC voltage Vac is positive, the output signal from the
交流電圧Ｖａｃが負となる第２期間Ｐ２では、極性切替部５５からの出力信号がロー状態となることにより、第４ゲート信号ＧＳ４がロー状態となり、第３ゲート信号ＧＳ３がハイ状態となる。また、第２期間Ｐ２では、第１，第２電流制御部５１，５２は、ピーク電流モード制御により第１，第２ゲート信号ＧＳ１，ＧＳ２をハイ状態又はロー状態に変化させて、第１，第２スイッチＳＷ１１，ＳＷ１２を操作する。
In the second period P2 in which the AC voltage Vac is negative, the output signal from the
本実施形態においても、交流電圧Ｖａｃのゼロクロスタイミングにおいてマスク時間ＴＭが最小値に設定される。また、マスク時間ＴＭの近傍の可変期間ＣＰにおいて、交流電圧Ｖａｃの増減に応じて、マスク時間ＴＭが変化する。 Also in this embodiment, the mask time TM is set to the minimum value at the zero-cross timing of the AC voltage Vac. In the variable period CP near the mask time TM, the mask time TM changes according to the increase / decrease of the AC voltage Vac.
以上説明した本実施形態においても、第１実施形態と同様の効果を奏することができる。 Also in the present embodiment described above, the same effects as in the first embodiment can be obtained.
＜その他の実施形態＞
・マスク時間設定部７０は、各電流制御部５０〜５２と各駆動スイッチとの間に設けられていてもよい。この場合、マスク時間ＴＭの経過よりも前に、ゲート信号がハイ状態からロー状態に変化した場合、マスク時間ＴＭの経過後にゲート信号をロー状態に変化させればよい。この場合においても、マスク時間設定部７０は、交流電圧Ｖａｃのゼロクロスタイミングの近傍においてマスク時間ＴＭが最小値を取るように、マスク時間ＴＭを可変設定する。
<Other embodiments>
The mask
・制御装置３０は、指令電流及びリアクトル電流を電流補正値により補正しない構成としてもよい。
The
・フルブリッジ回路１２を、４つのＩＧＢＴを用いた回路により構成してもよい。
The
１３…リアクトル、３０…制御装置、５０…電流制御部、７０…マスク時間設定部、２００…交流電源，１００…電力変換装置。 13 ... Reactor, 30 ... Control device, 50 ... Current control part, 70 ... Mask time setting part, 200 ... AC power supply, 100 ... Power conversion device.
Claims (5)
前記リアクトルに流れる電流値であるリアクトル電流を取得する電流取得部と、
前記交流電源の電圧値である交流電圧を取得する交流電圧取得部と、
取得された前記リアクトル電流を、取得された前記交流電圧に基づいて生成された正弦波状の電流指令値に制御すべく、ピーク電流モード制御により前記駆動スイッチをオンオフ操作する電流制御部（５０〜５２）と、
前記ピーク電流モード制御の実施時において、前記駆動スイッチの１スイッチング周期におけるオン操作期間の最小値を定めるマスク時間を設定するマスク時間設定部（７０）と、
を備え、
前記マスク時間設定部は、取得された前記交流電圧がゼロとなるゼロクロスタイミングの近傍の期間である可変期間内において、前記マスク時間が最小値を取るように前記マスク時間を可変設定するＤＣ・ＡＣ変換装置の制御装置。 It has a reactor (13) and drive switches (SW1 to SW14), converts a DC voltage supplied through the input terminals (TD1, TD2) to an AC voltage, and outputs the converted AC voltage to the output terminals (TA1, TA2). A DC / AC converter device (30) applied to a DC / AC converter device (100) for supplying to an AC power source (200) connected to
A current acquisition unit that acquires a reactor current that is a current value flowing in the reactor,
An AC voltage acquisition unit that acquires an AC voltage that is the voltage value of the AC power supply,
In order to control the obtained reactor current to a sinusoidal current command value generated based on the obtained AC voltage, a current control unit (50 to 52) that turns on and off the drive switch by peak current mode control. )When,
A mask time setting unit (70) that sets a mask time that determines a minimum value of an ON operation period in one switching cycle of the drive switch when the peak current mode control is performed;
Equipped with
The mask time setting unit variably sets the mask time so that the mask time takes a minimum value within a variable period that is a period near the zero cross timing when the acquired AC voltage becomes zero. Converter control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018206056A JP7132822B2 (en) | 2018-10-31 | 2018-10-31 | Controller for DC/AC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018206056A JP7132822B2 (en) | 2018-10-31 | 2018-10-31 | Controller for DC/AC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020072580A true JP2020072580A (en) | 2020-05-07 |
| JP7132822B2 JP7132822B2 (en) | 2022-09-07 |
Family
ID=70548211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018206056A Active JP7132822B2 (en) | 2018-10-31 | 2018-10-31 | Controller for DC/AC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7132822B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130051106A1 (en) * | 2011-08-23 | 2013-02-28 | Yeong-Chau Kuo | Analog controller for inverter |
| JP2015019583A (en) * | 2014-10-30 | 2015-01-29 | 日立アプライアンス株式会社 | System interconnection inverter and distributed power-supply system including the same |
| JP2015107027A (en) * | 2013-12-02 | 2015-06-08 | 株式会社日本自動車部品総合研究所 | Power conversion device |
| JP2015198460A (en) * | 2014-03-31 | 2015-11-09 | 株式会社デンソー | Power conversion device |
| JP2017018000A (en) * | 2016-10-27 | 2017-01-19 | 京セラ株式会社 | Power conditioner and control method of inverter |
-
2018
- 2018-10-31 JP JP2018206056A patent/JP7132822B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130051106A1 (en) * | 2011-08-23 | 2013-02-28 | Yeong-Chau Kuo | Analog controller for inverter |
| JP2015107027A (en) * | 2013-12-02 | 2015-06-08 | 株式会社日本自動車部品総合研究所 | Power conversion device |
| JP2015198460A (en) * | 2014-03-31 | 2015-11-09 | 株式会社デンソー | Power conversion device |
| JP2015019583A (en) * | 2014-10-30 | 2015-01-29 | 日立アプライアンス株式会社 | System interconnection inverter and distributed power-supply system including the same |
| JP2017018000A (en) * | 2016-10-27 | 2017-01-19 | 京セラ株式会社 | Power conditioner and control method of inverter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7132822B2 (en) | 2022-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8879285B2 (en) | Power converter for outputting power to a system | |
| US10615680B2 (en) | Control apparatus for power converter | |
| JP7157640B2 (en) | Power converter controller | |
| JP6983082B2 (en) | DC / AC converter control device | |
| KR102441722B1 (en) | Conversion device | |
| CN111937288B (en) | Control device for power conversion device | |
| JP7045346B2 (en) | Power converter control device | |
| US20180166979A1 (en) | Conversion device and method for controlling the same | |
| JP7132822B2 (en) | Controller for DC/AC converter | |
| JP7128717B2 (en) | Controller for DC/AC converter | |
| US11418128B2 (en) | Control apparatus for electric power conversion apparatus | |
| JP2018137841A (en) | Power factor improvement circuit and charger | |
| JP7161447B2 (en) | power converter | |
| JP6716039B2 (en) | Power converter | |
| JP5456578B2 (en) | Power converter | |
| CN111989854B (en) | Control device for power conversion device | |
| JP7204489B2 (en) | Controller for DC/AC converter | |
| JP6993925B2 (en) | Power converter control device | |
| JP2018186671A (en) | Electric power conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220826 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7132822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |