JP2020071469A - 画像制御装置およびそれを用いたディスプレイウォールシステム並びにディスプレイウォールに画像を出力する制御方法 - Google Patents

画像制御装置およびそれを用いたディスプレイウォールシステム並びにディスプレイウォールに画像を出力する制御方法 Download PDF

Info

Publication number
JP2020071469A
JP2020071469A JP2019070485A JP2019070485A JP2020071469A JP 2020071469 A JP2020071469 A JP 2020071469A JP 2019070485 A JP2019070485 A JP 2019070485A JP 2019070485 A JP2019070485 A JP 2019070485A JP 2020071469 A JP2020071469 A JP 2020071469A
Authority
JP
Japan
Prior art keywords
image
data
sub
display
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019070485A
Other languages
English (en)
Inventor
黄士榮
Shih-Jung Huang
陳▲エキ▼任
Yi-Jen Chen
張慈牧
Tsu-Mu Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aten International Co Ltd
Original Assignee
Aten International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aten International Co Ltd filed Critical Aten International Co Ltd
Publication of JP2020071469A publication Critical patent/JP2020071469A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18Timing circuits for raster scan displays
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/007Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/02Composition of display devices
    • G09G2300/026Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

【課題】画像制御装置およびそれを用いたディスプレイウォールシステム並びにディスプレイウォールに画像を出力する制御方法を提供する。【解決手段】ディスプレイウォール30は、第1表示装置30aと第1表示装置に垂直方向に隣接する第2表示装置30bとを含む。画像制御装置2は、複数のフレーム画像を含む画像信号を受信する画像受信部に電気的に接続され、複数のフレームのデータを受信して記憶する画像遅延モジュールとを含む。各フレームのデータは、第1サブフレーム画像と第2サブフレーム画像データとを含む。画像遅延制御モジュール21は、記憶された複数フレームのうち、1つのフレームのデータを読み取る。読み出されたフレーム画像の第1サブフレーム画像および第2サブフレームのデータをそれぞれ第1時間および第2時間に第1表示装置および第2表示装置に出力する。第1時間は第2時間と時間差がある。【選択図】図2

Description

本発明は、画像出力技術に関し、特に、ディスプレイウォールの隣接する表示装置間の視覚的不連続性を除去し、ディスプレイウォールおよびそれを用いたビデオ表示ウォールへの出力画像の制御方法を行う画像制御装置に関する。
工業や商業の発展に伴い、広告主や展示会場では、大きなサイズのディスプレイ広告や情報の表示のニーズがある。しかしながら、単一の大型表示装置のサイズには、依然として制約がある。このため、市場では、複数の単一表示装置を接合して、表示面積の広いディスプレイウォールを形成するニーズが徐々に浮上している。
また、複数の表示装置が互いに接続されているため、マトリクススイッチなどの映像配信装置は、映像を各表示装置に独立または分割する必要があり、大型表示装置でマルチメディア情報を表示する必要がある。
実際の用途では、各表示装置において独立した入力信号が使用され、それらの間の通信は不可能であるため、表示装置間の同期の問題が業界の突破すべき焦点であり、ディスプレイウォールの画質に影響を与える重要な要因でもある。
図1は、従来のディスプレイウォールのシステムアーキテクチャの概略図である。ディスプレイウォールシステム1は、ディスプレイウォール10と、画像制御装置11とを含み、ディスプレイウォール10は、複数の表示装置D1〜D4を接合した2次元ディスプレイアレイである。画像制御装置11は、少なくとも1つの画像入力インターフェース110と、画像入力処理ユニット111と、画像出力処理ユニット112(例えば、FPGA素子)と、複数の画像出力インターフェース113とを有する。各画像入力インターフェース110は、画像ソース100に電気的に接続され、複数のフレーム画像データを有する画像信号90を受け取る。各画像出力インターフェース113は、それぞれ表示装置D1〜D4のいずれかに電気的に接続されている。画像入力処理ユニット111は、画像受信部(RX PHY)を有し、画像信号90を受け取り、各フレームの画像データは対応する各表示装置D1〜D4のサブフレーム画像データに分割され、さらに、対応する画像出力処理ユニット112を介して対応する表示装置D1〜D4に出力される。
各表示装置D1〜D4の画素クロック(Pixel Clock)は同期していないので、各画面間に1〜3フレーム (frame)の表示差が存在することがある。画像信号中の物体が動いている場合、図1の点線円Aで示すように、スクリーン境界部は深刻な段差現象を生じる。このような問題を解決するために、従来のクロックトラッカ(Clock Tracker)画像技術を応用するか、または同一のコモンクロック(Common Clock)を用いて上述の段差現象を処理する。しかし、実際には、水平方向に段差を表示する現象のみを解決できるに過ぎず、垂直方向に隣接する2つの表示装置には画像化に時間差があり、図1に示すような点線円Bとなり、良い改善効果がない。
このため、従来技術の欠陥に鑑みて、上記従来の手段の欠如を改善するために、画像制御装置およびこれを用いたディスプレイウォールシステムおよびディスプレイウォールに画像を出力する制御方法が提案されている。
本発明は、画像をディスプレイウォールに出力するための制御方法を提供する。垂直方向に配列された表示装置に出力される画像信号の時間差を調整することにより、垂直方向に配列された表示装置の境界における視覚的に不連続なずれの問題が解決される。
本発明は、画像制御装置およびこれを用いたディスプレイウォールシステムを提供し、画像制御装置には画像一時記憶領域が設けられ、画像遅延出力の時間制御により異なる垂直方向に配列されている表示装置に画像を出力する。垂直方向に配置された表示装置の境界において視覚的に不連続性を有するという問題をさらに解決する。本発明の画像制御装置は、さまざまなブランドや新旧の表示装置からなる画像ウォールに適用できる。したがって、表示装置内部の設計を変更する必要がないので、視覚的不連続性の問題が解決され、その問題を解決するコストが節約される。
一実施形態では、本発明は、画像をディスプレイウォールに出力することを制御する方法を提供し、以下のステップを含む。
まずは、複数の表示装置が、第1表示装置と、第1表示装置に垂直的に隣接する第2表示装置とを含むディスプレイウォールに接合される。次に、画像制御装置は、複数のフレーム画像のデータを含む画像信号を受信する。最後に、画像制御装置は、複数フレームのうちの1つのフレームの第1サブフレーム画像のデータを第1時間に第1表示装置に出力し、時間差を遅延させ、第2時間に、フレーム画像の第2サブフレーム画像のデータを第2表示装置に出力する。第2表示装置は、第1表示装置に垂直方向に隣接し、画像制御装置は、画像受信機と画像遅延制御モジュールとを含む。
一実施形態では、本発明は、ディスプレイウォールでの使用に適した画像制御装置を提供し、ディスプレイウォールは、第1表示装置と第2表示装置を含む。画像受信装置は画像信号を受信し、画像信号は複数のフレーム画像のデータを含み、画像遅延制御モジュールは、画像受信装置に電気的に接続され、複数フレームの画像のデータを受信して記憶する。各フレーム画像のデータは、第1サブフレーム画像および第2サブフレーム画像のデータを含む。画像遅延制御モジュールは、記憶されたフレーム画像のうち、1つのフレームのデータを読み取り、フレームの第1サブフレームおよび第2サブフレームのデータを読み取り、それぞれ第1時間および第2時間に第1表示装置および第2表示装置に出力する。第1時間は第2時間と時間差がある。
一実施形態では、本発明は、ディスプレイウォールシステムと、ディスプレイウォールと、画像制御装置とを含むディスプレイウォールシステムを提供し、ディスプレイウォールは、複数の表示装置を接合することによって形成され、ディスプレイウォールは、第1表示装置と、第1表示装置に垂直的に隣接する第2表示装置とを含む。画像制御装置は、画像受信装置と画像遅延制御モジュールとを含み、画像受信装置は画像信号を受信し、画像信号は複数のフレーム画像のデータを含む。画像遅延制御モジュールは、画像受信装置に電気的に接続され、複数のフレーム画像のデータを受信して記憶し、各フレーム画像のデータは、第1サブフレーム画像と第2サブフレーム画像のデータとを有する。画像遅延制御モジュールは、複数のフレーム画像のうちの1つのフレーム画像の記憶されたデータを読み出し、読み出されたフレーム画像の第1サブフレーム画像および第2サブフレーム画像のデータをそれぞれ第1時間および第2時間に第1表示装置および第2表示装置に出力させる。第1時間は第2時間と時間差がある。
本発明は垂直方向に配列された表示装置に出力される画像信号の時間差を調整することにより、垂直方向に配列された表示装置の境界における視覚的に不連続性の段差問題が解決できる。また、本発明の画像制御装置は、さまざまなブランドや新旧の表示装置からなる画像ウォールに適用できるため、表示装置内部の設計を変更する必要がなく、視覚的不連続性の問題が解決されることにより、その問題を解決するコストが節約できる。
従来のディスプレイウォールシステムアーキテクチャの概略図である。 本発明の一実施形態によるディスプレイウォールシステムの概略図である。 本発明の一実施形態による画像信号の1つのフレーム画像の概略図である。 本発明の一実施形態に係る画像信号における1つのフレームの画像信号を2×2に分割して4つのサブフレーム画像を形成する概略図である。 本発明の一実施形態による画像遅延制御モジュールの概略図である。 本発明の他の実施形態に係る画像遅延制御モジュールの概略図である。 本発明の一実施形態によるディスプレイウォールへの出力画像を制御する方法のフローチャートである。 本発明による遅延時間差を利用して画像を出力するフローチャートである。 従来のディスプレイウォールの垂直方向に隣接する表示装置の境界の不連続性を示す概略図である。 本発明の一実施形態によるディスプレイウォールが、垂直方向に隣接する表示装置の境界の不連続性を改善したことを示す概略図である。
以下、添付の図面を参照して、さまざまな例示的な実施形態をより完全に説明することができる。いくつかの例示的な実施形態が添付の図面に示されている。しかしながら、本発明の概念は、多くの異なる形態で具体化されてもよく、本明細書に記載される例示的な実施形態に限定されると解釈されるべきではない。むしろ、これらの例示的な実施形態による本発明は、詳細に説明され、当業者によって完全に伝達されるであろう。類似の数字は、常に同様の素子を示す。
以下、図面を参照して画像制御装置および前記装置を用いたディスプレイウォールおよび画像をディスプレイウォールに出力する制御方法について説明するが、以下の実施の形態は本発明を限定するものではない。
図2は本発明の一実施形態によるディスプレイウォールシステムの概略図である。図2に示すように、ディスプレイウォールシステム3は、ディスプレイウォール30および画像制御装置2を含む。
ディスプレイウォール30は、複数の表示装置30a〜30dを接合して形成されている。本実施形態は、2×2マトリックスタイプに接合されたディスプレイウォールによって説明される。垂直方向Yの第1行において、ディスプレイウォール30は、第1表示装置30aと、第1表示装置30aに垂直的に隣接する第2表示装置30bとを含む。そして、垂直方向Yの第2行において、第3表示装置30cは、第1表示装置30cに垂直的に隣接する第4表示装置30dに隣接している。水平方向Xの第1列において、ディスプレイウォール30は、第1表示装置30aと、第1表示装置30aに水平に隣接する第3表示装置30cと、水平方向Xの第2列に、第2表示装置30bと水平方向に隣接する第4表示装置30dとを含む。表示装置30a〜30dは、液晶表示装置であってもよいし、OLED表示装置などの発光ダイオード表示装置であってもよい。
画像制御装置2は、KVMスイッチ、ビデオマトリクススイッチ、または分割表示画面を制御するための他の装置であってもよい。本実施形態では、画像制御装置2は、ビデオ・オーディオアレイ切り替え装置ある。ビデオ・オーディオアレイ切り替え装置は、当業者に周知の装置であるので、本発明の特徴を強調するために、本発明の特徴を実現するために必要な要素のみを用いて説明する。
画像制御装置2は、画像入力インターフェース24と、複数の画像出力インターフェース25と、画像受信装置20と、画像遅延制御モジュール21と、複数の画像発信装置(TX PHY)22a〜22dとを備えている。画像入力インターフェース24は、画像信号90を受信するように構成されている。なお、本実施形態では、1つの画像入力インターフェース24しか図示していないが、必要に応じてその数を決定することができ、本発明の数に限定されるものではない。複数の画像出力インターフェース25がそれぞれ複数の表示装置30a〜30dに電気的に接続されている。対応する表示装置30a〜30dに画像情報を出力し、表示装置30a〜30dに画像を表示させる。一実施形態では、画像入力インターフェース24および画像出力インターフェース25は、同じ仕様または異なる仕様であってもよい。画像入力インターフェース24および画像出力インターフェース25の仕様は、高精細なマルチメディアインターフェース(HDMI(登録商標))、デジタルビデオインターフェース(DVI)インターフェース、またはディスプレイポート(DP)インターフェースであってもよいが、本発明を限定するものではない。
画像受信装置20は、画像入力インターフェース24に電気的に接続され、画像信号90を受信する。本実施形態では、画像信号90は、特定のフレームレート(frame rate)で複数のフレーム画像のデータを含み、連続する動画像を形成する。一般に、フレームレートは、フレーム/秒(Frames per Second,FPS)またはヘルツ(Hz)の単位で動的速度を表すことができる。また、画像信号90は、画像信号と同時に出力が可能な音声信号とを有するマルチメディアメッセージを形成するための音声情報をさらに含むことができる。画像遅延制御モジュール21は、画像受信機20に電気的に接続され、複数のフレームのデータを受信して記憶する。ディスプレイウォールの表示画面の一実施形態では、各フレームのデータは、複数の表示装置30a〜30dに必要な表示データを有する。
図3Aは、本発明の一実施形態による画像信号の1つフレームの概略図である。図3(a)に示すように、各フレーム画像900は、1920×1080画素を有する。
例えば、画像900の各フレームが単一の表示装置30a上に表示される場合、複数の走査線901が順次走査されて対応する画素を画像化する。各走査線が走査されると、走査される列の画素Pixが対応して画像化される。一例として、薄膜トランジスタ液晶ディスプレイを例にとると、液晶表示信号データの走査方式は一度に1コラムであり、1つずつリスト表示される。各トランジスタのゲート(Gate)にはゲートドライバーチップ(Gate Driver IC)が各列のスイッチとして接続されている。画素の列を走査する場合、画素の全列に対応するトランジスタ(図3Aに示す列900の画素Pix、Pix1、Pix2...PixN)が一度に開いて、このとき、ソースドライバIC(Source Driver IC)は、各トランジスタのソース(Source)端とドレイン(Drain)端とで形成されたチャネルを介して各画素表示情報の制御電圧を制御することができ、光の色の接合割合を変更し、その列を画像化する。
本実施形態は、薄膜トランジスタ液晶ディスプレイによって例示されているが、OLEDディスプレイなど他のタイプのフラットパネルディスプレイも同様の概念であることに留意されたい。その走査方法は、当業者には周知なので、ここでは説明しない。さらに、ディスプレイは上述の画像化特性を有するので、ディスプレイウォールに組み合わされた2つの垂直方向に隣接するディスプレイの境界は、画像化に時間差を有することがあり、その結果、視聴者の視覚的不連続が生じる。
図3Bは、本発明の一実施形態における画像信号の1つレームの画像を2×2に分割して4つのサブフレーム画像を形成する概略図である。図3Bに示すように、本実施形態のディスプレイウォールは2x2表示装置で組み合わされているので、フレーム画像900は4つのサブフレーム画像Div1〜Div4に分割される。
第1サブフレーム画像Div1および第2サブフレーム画像Div2は垂直方向Yに設けられ、サブフレーム画像Div1およびDiv2のデータは対応する表示装置30a〜30bにそれぞれ出力される。同様に、第3サブフレーム画像Div3および第4サブフレーム画像Div4の垂直方向のデータは、対応する表示装置30c〜30dに出力される。画像遅延制御モジュール21は、図3Bに示すフレーム画像900のデータのように、記憶された複数フレーム画像の1つを読み取り、読み出されたフレーム画像900は、Div1〜Div4に分割され、それぞれ画像発信装置(TX PHY)22a〜22dに出力される。
垂直方向Yに隣接する表示装置30a〜30bの第1サブフレーム画像Div1と第2サブフレーム画像Div2を例にとると、画像遅延制御モジュール21は、第1時間のサブフレーム画像Div1と第2時間のサブフレーム画像Div2のデータをそれぞれ第1時間と第2時間の画像発信装置(TX PHY)22b〜22cに出力する。画像発信装置(TX PHY)22b〜22cは、遅延制御モジュール21が出力するサブフレーム画像データを、それに結合された画像出力インターフェース25に発信し、対応する表示装置30aおよび30bに発信する役割を果たす。ここでは、第1時間と第2時間に時間差があり、時間差は、表示装置が1つのレームまたは2つのフレーム以上を表示するのに必要な時間、第1または第2サブフレーム画像を表示するのに要する時間、少なくとも1列の走査線を画像化する時間、または、列の走査線上に少なくとも1つの画素を表示するのに必要な時間の上記いずれでの時間であってもよい。
以下は、時間差のさらなる説明である。時間差が、表示装置が1つのフレームまたは2つのフレーム以上を表示するのに必要な時間である実施形態において、画像発信装置22bは、まず、第1サブフレーム画像Div1を表示装置30aに出力する。画像遅延制御モジュール21は、1つのフレームまたは2つのフレームの表示に要する時間を待って、第2サブフレーム画像Div2を画像発信装置22cに出力する。第2サブフレーム画像Div2は、画像発信装置22cから表示装置30bに出力される。例えば、1920×1080の解像度を有する液晶表示装置は、1080画素の水平走査線を有する。
一般的な表示装置のフレームレート(FPS)を一例として60Hzとすると、表示装置は毎秒60フレームを表示できるので、画像を完成させるのに要する時間は1/60=16ミリ秒(ms)である。したがって、1つのフレームの画像を表示するのに必要な時間は16ms、2つのフレームの時間は32msなどとなる。留意されたいのは、各フレームの画像を表示するのに必要な時間は、表示装置のフレームレートに応じて変化するので、ユーザーは必要に応じて必要な時間差を設定できる点である。以上の説明は一例であり、本発明はこれに限定されるものではない。
なお、上記の時間差は、表示装置が1つのフレームまたは2つのフレーム以上を表示するのに要する時間に応じて記述されるが、ユーザーは実際の状況に応じて時間差を延長または短縮できる。例えば、時間差を2つのフレーム以上の表示に要する時間に延長したり、1つの走査線分の時間差を短くしたり、あるいは1つまたは複数の画素を画像化するのに必要な時間にできる。また、第1または第2サブフレーム画像の表示に要する時間、走査線の少なくとも1つの列を画像化するのに必要な時間、または列の走査線上の少なくとも1つの画素を表示するのに必要な時間、これらの条件に対応する時間は、フレームレートによっても変化し得るので、時間差は、上記の時間によって制限されない。
別の実施形態では、時間差は、経験に基づいて固定値に設定もできる。別の実施形態では、時間差は、ユーザーが必要に応じて時間差設定を変更できるように、画像インターフェースなどのユーザーインターフェースおよび修正方法によってユーザーまたはファームウェアによって変更できる。また別の実施形態では、時間差は、アプリケーションプログラムまたはファームウェアを介して、ユーザーは、画像インターフェースなどのインターフェースを操作し、変更することにより、必要に応じて時間差を設定できる。別の実施形態では、本発明の画像制御装置は、現在の画面のフレームレートに応じて時間差を自動的に調整もできる。
図4は、本発明の一実施形態による画像遅延制御モジュールの概略図である。図4に示すように、画像遅延制御モジュール21は、画像取り込みユニット210と、記憶制御ユニット211と、時間遅延制御ユニット212とを備えている。
図2および図4を一緒に参照する。画像取り込みユニット210は、画像受信装置20と電気的に接続され、画像信号90から各フレームのデータを抽出する。記憶制御ユニット211は、画像取り込みユニット210と電気的に接続され、記憶ユニット40における各フレームのデータの記憶を制御する。時間遅延制御部212は、記憶制御部211に電気的に接続され、記憶制御部211を制御して、各表示装置30a〜30dに必要な画像データを記憶部40に取り込み、画像データの出力を対応する表示装置30a〜30dを制御する。
本実施形態では、記憶ユニット40は、フレーム全体のデータを記憶する。図3Bに示すように、1つのフレーム分のデータを例にとると、時間遅延制御部212は、フレーム画像を取り出した後、ディスプレイウォールで表示される領域に応じて、複数のセグメントに分割することを決定する。例えば、本実施形態では、画像表示ディスプレイウォールは2×2であるため、時間遅延制御ユニット212は、フレーム画像を取り出した後、図3Bに示すように、Div1〜Div4の4つのサブフレームに分割する。分割が完了した後、縦配置の表示装置30a〜30bを例にとると、時間遅延制御ユニット212は、第1サブフレーム画像の出力と第2サブフレーム画像の出力との時間差を決め、第1サブフレーム画像と第2サブフレーム画像とを時間差に応じて出力する。
本実施形態では、画像遅延制御モジュール21は、時間遅延制御ユニット212に電気的に接続された画像タイミング発生ユニット213をさらに有する。画像タイミング発生ユニット213は、時間遅延制御ユニット212から出力されたサブフレーム画像の情報を受け取り、タイミングデータに変換する。例えば、第1および第2サブフレーム画像を例にとると、画像タイミング発生ユニット213は、第1および第2サブフレーム画像Div1、Div2を受信した後、第1および第2サブフレーム画像を第1画像タイミングデータおよび第2画像タイミングデータに変換する。画像タイミングデータは、対応する表示装置30a、30bに出力される。なお、タイミングデータは、例えば、01011001...のようなクロックや画素を含むシーケンスデータであり、信号伝送線を介して表示装置に出力される。
上記実施形態では、時間遅延制御ユニット212は、まず、記憶ユニット40に記憶された画像データのフレーム全体を読み出した後に、表示領域に応じて分割を行ったが、これに限定されるものではない。
例えば、他の実施形態では、時間遅延制御ユニット212は、表示装置の数に応じて予め分割されるべき状態を知っていてもよい。そして、各表示装置が必要とする画像データを記憶部から読み出した後、その読み出された画像データを遅延時間差に応じて対応する表示装置に出力する。
図4の実施形態では、画像タイミング発生ユニットは単一の構成要素であり、図2の画像発信ユニット(TX PHY)22a〜22dにそれぞれ電気的に接続された複数のチャネルを有する。図5は、本発明の他の実施形態による画像遅延制御モジュールの概略図である。図5に示すように、画像タイミング発生ユニット213は、時間遅延制御部212に電気的に接続された複数の独立画像タイミング発生装置213a〜213dをさらに備える。
各画像タイミング発生装置213a〜213dは、それぞれ画像発信装置22a〜22dに電気的に接続されている。画像タイミング発生装置213bは、第1サブフレーム画像の表示データに応じて第1画像タイミングデータを発生し、第1表示装置30aに第1サブフレーム画像を表示させる。画像タイミング発生装置213cは、第2サブフレーム画面の表示データと時間差に応じた第2画像タイミングデータを発生し、第2表示装置30bが第2サブフレーム画像を表示する。画像タイミング発生装置213aは、第3サブフレーム画像の表示データに基づいて第3画像タイミングデータを発生し、第3サブフレーム画像を表示する。画像タイミング発生装置213aは、第3サブフレーム画像の表示データに基づいて第3画像タイミングデータを発生し、第3サブフレーム画像を表示する。画像タイミング発生装置213dは、第4サブフレーム画面の表示データと時間差に基づいて第4画像タイミングデータを発生し、第4表示装置30dが第4サブフレーム画像を表示する。
図6Aは、本発明の一実施形態によるディスプレイウォールへの画像の出力を制御する方法のフローチャートである。図6Aに示すように、プロセス5は、ステップ50〜52を含む。
ステップ50:複数の表示装置をディスプレイウォールに接合する。ステップ50は図2に示され、ディスプレイウォール30は2×2アレイ表示領域を形成する表示装置30a、30b、30c、および30dから構成される。垂直方向Yにおいて、表示装置30aは表示装置30bに隣接し、表示装置30cは表示装置30dに隣接し、水平方向において表示装置30aは表示装置30cに隣接し、表示装置30bは表示装置30dに隣接する。
ステップ51:画像制御装置が画像信号を受信することを可能にする。画像信号は、複数のフレーム画像のデータを含む。ステップ51が図5に示されている。画像制御装置2の画像入力インターフェース24(例えば、DVI、HDMI又はDPインターフェース)は、画像ソース(図示せず)に結合され、画像ソースによって供給される画像信号を受信する。画像ソースは、DVDプレーヤ、コンピューター、またはビデオ装置であってもよいが、これに限定されるものではない。画像制御装置21、画像入力インターフェース24を介して、画像ソースによって提供される複数フレーム画像データを含む画像信号90を受信する。
図7Aは、従来のディスプレイウォールの垂直方向に隣接する表示装置の境界の不連続性を示す概略図である。一般的なディスプレイウォールシステムの場合、画像制御装置2は、画像信号90内の各単一画像の画像データを必要に応じて複数のサブピクチャに分割し、対応する表示装置30a〜30dに出力する。本発明の技術を使用せず、画像信号90が動画である場合(例えば、画像ソースの隣接するフレームの表示データが異なる場合)には、垂直方向に隣接する表示装置30aと30b、または30cと30dの境界は、図7Aに示すように、不連続な画像発生時間によって不連続な段差Bを形成し、ユーザーの視覚効果に影響を及ぼす。
図7Bは、本発明の一実施形態によるディスプレイウォールは、垂直方向に隣接する表示装置の境界の不連続性を改善したことを示す概略図である。本発明は、図7Bに示すように、画像制御方法により垂直方向に隣接する表示装置30aと30b、または30cと30dの画像発生時間を制御し、垂直的に接続された表示装置30aと30b、または30cと30dの境界画像の不連続性を改善する。
引き続き図6Aを参照されたい。
ステップ52:画像制御装置2は、複数フレーム画像のうち、1つの画像の同じ列(column)に垂直的に接続された表示装置にサブフレーム画像を表示させ、時間差に同じ列に隣接する表示装置30aと30b、または30cと30dに出力させる。例えば、画像ソースによって提供されるフレームの場合、表示装置30a〜30dがフレーム画像を協働して表示させるために、画像制御装置2は、フレーム画像を4つのサブフレーム画像に分割する。そして、第1時間に表示装置30a、30cで表示するサブフレーム画像を出力し、ある時間を待ってから、第2時間に表示装置30b、30dで表示するサブフレーム画像を出力する。画像信号90は、複数のフレーム画像から構成されているので、画像制御装置2は、ディスプレイウォールで見た画像が視覚的な違いのない連続した動画像となるように、各フレームの画像を発信して処理する。
図6Bは、本発明による遅延時間差を利用して画像を出力するフローチャートである。図6Aのステップ52のより詳細な説明を図6Bに示す。図6Bに示すように、フロー52はステップ520〜523を含む。図2および図4を参照されたい。
ステップ520:画像制御装置2の画像遅延制御モジュール21は、フレームのデータを受信して記憶装置40に記憶する。
ステップ521:画像遅延制御モジュール21は、フレーム画像の第1サブフレーム画像および第2サブフレーム画像のデータを記憶ユニット40から取り出す。ステップ521において、画像遅延制御モジュール21は、まずフレーム画像のデータを取り出し、次に画像を分割する。本実施形態のディスプレイウォールは2×2の表示装置で構成されているので、画像遅延制御モジュール21は、フレーム画像を4つのサブフレーム画像のデータに分割する。垂直方向の隣り合う表示装置30aと30b、または30cと30dの境界における画像発生時間の違いによる画像段差をなくすために、次に、画像遅延制御モジュール21は、ステップ522において、第1時間の第1表示装置30aに第1サブフレーム画像のデータを出力する。次に、ステップ523において、画像遅延制御モジュール21の時間差を遅延させ、第2時間に第2サブフレーム画像のデータを第2表示装置30bに出力する。時間差を選択するには上述した表示装置では、1つのフレームの画像や2つのフレーム以上の画像を表示する時間、第1または第2のサブフレーム画像の表示に要する時間、少なくとも1列の走査線を画像発生するのに要する時間、または、列の走査線上に少なくとも1つの画素を形成するのに必要な時間の上記いずれかの時間から選択してもよい。それは上記の通りであり、ここでは説明しない。
同様に、他方の垂直方向の第3および第4の表示装置30c、30dについても同様のステップ方式が採用されている。まず、分割された第3サブフレーム画像のデータを第3表示装置30cに出力し、第4サブフレーム画像のデータを第4表示装置30dに出力する。このようにして、画像信号90の第1フレームのデータ表示が完了する。画像信号90の第1フレーム画像の後、各フレーム画像についても、同様にステップ520〜523が実行され、画像信号90の出力および表示が完了する。画像遅延制御モジュール21は、上述した図4または図5に示すアーキテクチャであってもよく、ここでは説明しないことに留意されたい。
要するに、本発明の画像制御装置およびこれを用いたディスプレイウォールシステム、ディスプレイウォールに出力する制御方法は、垂直方向に配置された表示装置の境界における視覚的な不連続の段差問題を解消することができ、ディスプレイウォールによる画像出力を視覚的に連続的な効果を有する。
本発明の画像制御装置は、さまざまなブランドや新旧の表示装置からなるディスプレイウォールに応用できる。したがって、表示装置のデザインを変更する必要がないので、視覚的不連続性の段差問題を解決するコストが節約される。
以上の説明は、本発明の技術的手段を実施するための好ましい形態又は実施例を説明するためのものであって、本発明の範囲を限定するものではない。すなわち、本発明の請求項の範囲または本発明の範囲に基づいてなされた同等の変更および改正は、本発明の範囲に含まれる。
1 ディスプレイウォールシステム
10 ディスプレイウォール
11 画像制御装置
110 画像入力インターフェース
111 画像入力処理ユニット
112 画像出力処理ユニット
113 複数の画像出力インターフェース
D1〜D4 表示装置
2 画像制御装置
20 画像受信装置
21 画像遅延制御モジュール
210 画像取り込みユニット
211 記憶制御ユニット
212 時間遅延制御ユニット
213 画像タイミング発生ユニット
213a〜213d 画像タイミング発生装置
22a〜22d 画像発信装置
24 画像入力インターフェース
25 画像出力インターフェース
3 ディスプレイウォールシステム
30 ディスプレイウォール
30a 第1表示装置
30b 第2表示装置
30c 第3表示装置
30d 第4表示装置
40 記憶ユニット
5 プロセス
50〜52 ステップ
520〜523 ステップ
90 画像信号
900 画像
900 1つのフレーム
901、901a 走査線
Pix〜Pix2 画素
Div1〜Div4 サブフレーム画像

Claims (20)

  1. 画像をディスプレイウォールに出力する制御方法であって、次の手順を含み、
    複数の表示装置を接合して、ディスプレイウォールとし、前記ディスプレイウォールは、第1表示装置と、前記第1表示装置に垂直して隣接する第2表示装置とを有し、
    画像制御装置が画像信号を受信し、前記画像信号は、複数のフレーム画像のデータを含み、
    前記画像制御装置は、前記複数のフレーム画像の中の1つフレーム画像の第1サブフレーム画像のデータを第1時間に前記第1表示装置に出力させ、時間差を遅延させ、第2時間に前記フレーム画像の第2サブフレーム画像のデータを前記第2表示装置に出力することを特徴とする、
    画像をディスプレイウォールに出力する制御方法。
  2. 前記時間差は、少なくとも1つのフレーム画像を表示するのに要する時間、前記第1または第2サブフレーム画像を表示する時間、少なくとも1列の走査線が画像発生する時間、または少なくとも1つの画素を表示するのに要する時間であることを特徴とする、請求項1に記載の画像をディスプレイウォールに出力する制御方法。
  3. 前記画像制御装置はさらに、画像受信装置と画像遅延制御モジュールとを含み、前記画像遅延制御モジュールは、前記画像受信装置に電気的に接続され、前記複数のフレーム画像データを受信して記憶し、前記画像遅延制御モジュールは、前記第1および第2表示装置の前記第1および第2サブフレーム画像に対応するデータを読み出して出力し、前記時間差を遅延させるように制御することを特徴とする、請求項1に記載の画像をディスプレイウォールに出力する制御方法。
  4. 前記画像制御装置は、前記第1時間に前記第1サブフレーム画像のデータを前記第1表示装置に出力し、前記第2時間に前記第2サブフレーム画像のデータを前記第2表示装置に出力し、以下のステップを含み、前記画像遅延制御モジュールは、前記フレーム画像のデータを受け取り、記憶装置に記憶し、前記画像遅延制御モジュールは、前記フレーム画像中の前記第1サブフレーム画像および前記第2サブフレーム画像のデータを前記記憶ユニットに取り込み、前記画像遅延制御モジュールは、前記第1時間に前記第1表示装置に前記第1サブフレーム画像のデータを出力させ、前記画像遅延制御モジュールを前記時間差を遅延させ、前記第2時間に前記第2サブフレーム画像のデータを前記第2表示装置に出力することを特徴とする、請求項3に記載の画像をディスプレイウォールに出力する制御方法。
  5. 前記画像遅延制御モジュールはさらに、画像取り込みユニットと、記憶制御ユニットと、時間遅延制御ユニットとを含み、前記画像取り込みユニットは、各フレーム画像からデータを取り込み、前記記憶制御ユニットは、前記画像取り込みユニットに電気的に接続され、各フレーム画像のデータを記憶ユニットに記憶するように制御し、前記時間遅延制御ユニットは前記記憶制御ユニットに電気的に接続され、前記記憶制御ユニットが前記第1および第2表示装置に対応する前記第1および第2サブフレーム画像のデータを、前記記憶ユニットに取り込むことを制御し、前記第1および第2サブフレーム画像を出力する時間を決定することを特徴とする、請求項3に記載の画像をディスプレイウォールに出力する制御方法。
  6. 前記画像遅延制御モジュールは、さらに、前記時間遅延制御ユニットに電気的に接続されている画像タイミング発生ユニットを有し、前記第1および第2サブフレーム画像のデータをそれぞれ第1画像タイミングデータおよび第2画像タイミングデータに変換することを特徴とする、請求項5に記載の画像をディスプレイウォールに出力する制御方法。
  7. 前記画像タイミング発生ユニットはさらに前記時間遅延制御ユニットに電気的に接続されている複数の画像タイミング発生装置を有し、各前記画像タイミング発生装置は、それぞれ画像発信機に結合され、前記画像タイミング発生装置は、前記第1サブフレーム画像のデータに応じて前記第1画像タイミングデータを発生し、前記第1表示装置に前記第1サブフレーム画像を表示させ、他の前記画像タイミング発生ユニットは、前記第2サブフレーム画像のデータと前記時間差に応じて、前記第2画像タイミングデータを発生し、前記第2表示装置は、前記第2サブフレーム画像を表示することを特徴とする、請求項6に記載の画像をディスプレイウォールに出力する制御方法。
  8. 前記画像制御装置は、前記第1時間に前記第1サブフレーム画像のデータを前記第1表示装置に出力し、前記第2時間に第2サブフレーム画像のデータを前記第2表示装置に出力するステップは、以下のステップを含み、前記画像取り込みユニットは、前記フレーム画像のデータを取り込み、前記記憶制御ユニットは、前記フレーム画像のデータを前記記憶ユニットに記憶させ、前記時間遅延制御ユニットは、前記フレーム画像中の第1サブフレーム画像のデータと前記第2サブフレーム画像のデータとを前記記憶ユニットに取り込み、前記時間遅延制御ユニットは、前記第1時間に、前記第1サブフレーム画像のデータを前記画像タイミング発生ユニットに出力させ、前記画像タイミング発生ユニットにより、前記第1サブフレーム画像のデータを対応する前記第1表示装置に出力し、前記遅延制御ユニットを前記時間差を遅延させ、前記第2時間に前記第2サブフレーム画像のデータを前記画像タイミング発生ユニットに出力し、前記画像タイミング発生ユニットにより、前記第2サブフレーム画像のデータを対応する前記第2表示装置に出力することを特徴とする、請求項5に記載の画像をディスプレイウォールに出力する制御方法。
  9. 一種の画像制御装置であり、ディスプレイウォールに適用し、
    前記ディスプレイウォールは、第1表示装置と第2表示装置とを含み、
    前記第2表示装置は、前記第1表示装置に垂直方向に隣接しており、
    前記画像制御装置は画像受信装置と、画像遅延制御モジュールとを含み、
    前記画像受信装置は画像信号を受信し、前記画像信号は複数のフレーム画像のデータを含み、
    前記画像遅延制御モジュールは、前記画像受信機に電気的に接続され、前記複数フレーム画像のデータを受信して記憶し、
    各フレーム画像のデータは、第1サブフレーム画像および第2サブフレーム画像のデータを含み、
    前記画像遅延制御モジュールは、記憶された前記複数フレームのうちの1つフレームのデータを読み出し、読みだされた前記フレーム画像の前記第1サブフレーム画像と前記第2サブフレーム画像のデータをそれぞれ第1時間および第2時間に前記第1表示装置および前記第2表示装置に出力し、
    前記第1時間は前記第2時間と時間差があることを特徴とする、
    画像制御装置。
  10. 前記画像制御装置は、第1画像発信装置(TX PHY)および第2画像発信装置をさらに備え、前記第1画像発信装置は、前記第1時間に前記第1サブフレーム画像のデータを前記第1表示装置に出力し、前記第2画像発信装置は、前記第2サブフレーム画像のデータを前記第2時間に前記第2表示装置に出力することを特徴とする、請求項9に記載の画像制御装置。
  11. 前記画像遅延制御モジュールはさらに、画像取り込みユニットと、記憶制御ユニットと、時間遅延制御ユニットとを含み、前記画像取り込みユニットは、各フレーム画像からデータを取り込み、前記時間遅延制御ユニットは前記記憶制御ユニットに電気的に接続され、前記記憶制御ユニットが前記第1および第2表示装置に対応する前記第1および第2サブフレーム画像のデータを、前記記憶ユニットに取り込むことを制御し、前記第1時間に前記第1サブフレーム画像のデータを前記第1表示装置に出力し、前記時間差を遅延させた後、前記第2時間に前記第2サブフレーム画像のデータを前記第2表示装置に出力することを特徴とする、請求項9に記載の画像制御装置。
  12. 前記画像遅延制御モジュールは、さらに、前記時間遅延制御ユニットに電気的に接続されている画像タイミング発生ユニットを有し、前記第1および第2サブフレーム画像のデータをそれぞれ第1画像タイミングデータおよび第2画像タイミングデータに変換することを特徴とする、請求項11に記載の画像制御装置。
  13. 前記画像タイミング発生ユニットはさらに前記時間遅延制御ユニットに電気的に接続されている複数の画像タイミング発生装置を有し、各前記画像タイミング発生装置は、それぞれ画像発信機に結合され、前記画像タイミング発生装置は、前記第1サブフレーム画像のデータに応じて前記第1画像タイミングデータを発生し、前記第1表示装置に前記第1サブフレーム画像を表示させ、他の前記画像タイミング発生ユニットは、前記第2サブフレーム画像のデータと前記時間差に応じて、前記第2画像タイミングデータを発生し、前記第2表示装置は、前記第2サブフレーム画像を表示することを特徴とする、請求項12に記載の画像制御装置。
  14. 前記時間差は、少なくとも1つのフレーム画像を表示するのに要する時間、前記第1または第2サブフレーム画像を表示する時間、少なくとも1列の走査線が画像発生する時間、または少なくとも1つの画素を表示するのに要する時間であることを特徴とする、請求項9に記載の画像制御装置。
  15. 一種のディスプレイウォールシステムであり、ディスプレイウォールと画像制御装置とを含み、
    前記ディスプレイウォールは複数の表示装置の接合からなり、
    前記ディスプレイウォールは第1表示装置と前記第1表示装置に垂直的に隣接する第2表示装置とを含み、
    前記画像制御装置は画像受信装置と、画像遅延制御モジュールとを含み、
    前記画像受信装置は画像信号を受信し、前記画像信号は複数のフレーム画像のデータを含み、
    前記画像遅延制御モジュールは、前記画像受信機に電気的に接続され、前記複数フレーム画像のデータを受信して記憶し、
    各フレーム画像のデータは、第1サブフレーム画像および第2サブフレーム画像のデータを含み、
    前記画像遅延制御モジュールは、記憶された前記複数フレームのうちの1つフレームのデータを読み出し、読みだされた前記フレーム画像の前記第1サブフレーム画像と前記第2サブフレーム画像のデータをそれぞれ第1時間および第2時間に前記第1表示装置および前記第2表示装置に出力し、
    前記第1時間は前記第2時間と時間差があることを特徴とする、
    ディスプレイウォールシステム。
  16. 前記画像制御装置は、第1画像発信装置(TX PHY)および第2画像発信装置をさらに備え、前記第1画像発信装置は、前記第1時間に前記第1サブフレーム画像のデータを前記第1表示装置に出力し、前記第2画像発信装置は、前記第2サブフレーム画像のデータを前記第2時間に前記第2表示装置に出力することを特徴とする、請求項15に記載のディスプレイウォールシステム。
  17. 前記画像遅延制御モジュールはさらに、画像取り込みユニットと、記憶制御ユニットと、時間遅延制御ユニットとを含み、前記画像取り込みユニットは、各フレーム画像からデータを取り込み、前記時間遅延制御ユニットは前記記憶制御ユニットに電気的に接続され、前記記憶制御ユニットが前記第1および第2表示装置に対応する前記第1および第2サブフレーム画像のデータを、前記記憶ユニットに取り込むことを制御し、前記第1時間に前記第1サブフレーム画像のデータを前記第1表示装置に出力し、前記時間差を遅延させた後、前記第2時間に前記第2サブフレーム画像のデータを前記第2表示装置に出力することを特徴とする、請求項15に記載のディスプレイウォールシステム。
  18. 前記画像遅延制御モジュールは、さらに、前記時間遅延制御ユニットに電気的に接続されている画像タイミング発生ユニットを有し、前記第1および第2サブフレーム画像のデータをそれぞれ第1画像タイミングデータおよび第2画像タイミングデータに変換することを特徴とする、請求項17に記載のディスプレイウォールシステム。
  19. 前記画像タイミング発生ユニットはさらに前記時間遅延制御ユニットに電気的に接続されている複数の画像タイミング発生装置を有し、各前記画像タイミング発生装置は、それぞれ画像発信機に結合され、前記画像タイミング発生装置は、前記第1サブフレーム画像のデータに応じて前記第1画像タイミングデータを発生し、前記第1表示装置に前記第1サブフレーム画像を表示させ、他の前記画像タイミング発生ユニットは、前記第2サブフレーム画像のデータと前記時間差に応じて、前記第2画像タイミングデータを発生し、前記第2表示装置は、前記第2サブフレーム画像を表示することを特徴とする、請求項18に記載のディスプレイウォールシステム。
  20. 前記時間差は、少なくとも1つのフレーム画像を表示するのに要する時間、前記第1または第2サブフレーム画像を表示する時間、少なくとも1列の走査線が画像発生する時間、または少なくとも1つの画素を表示するのに要する時間であることを特徴とする、請求項15に記載のディスプレイウォールシステム。
JP2019070485A 2018-11-01 2019-04-02 画像制御装置およびそれを用いたディスプレイウォールシステム並びにディスプレイウォールに画像を出力する制御方法 Pending JP2020071469A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107138843A TW202019149A (zh) 2018-11-01 2018-11-01 影像控制裝置以及使用該裝置之電視牆系統與輸出影像至電視牆的控制方法
TW107138843 2018-11-01

Publications (1)

Publication Number Publication Date
JP2020071469A true JP2020071469A (ja) 2020-05-07

Family

ID=68242398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019070485A Pending JP2020071469A (ja) 2018-11-01 2019-04-02 画像制御装置およびそれを用いたディスプレイウォールシステム並びにディスプレイウォールに画像を出力する制御方法

Country Status (5)

Country Link
US (1) US20200143772A1 (ja)
EP (1) EP3648097A1 (ja)
JP (1) JP2020071469A (ja)
CN (1) CN111124330A (ja)
TW (1) TW202019149A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020179618A1 (ja) * 2019-03-04 2020-09-10
US11195452B1 (en) 2020-05-14 2021-12-07 Cisco Technology, Inc. Sub-frame synchronization of multiple displays with independent vertical refresh rates
CN111586553B (zh) * 2020-05-27 2022-06-03 京东方科技集团股份有限公司 显示装置及其工作方法
CN111866410A (zh) * 2020-08-04 2020-10-30 中航华东光电有限公司 可接收多路光纤sdi信号的显示器处理系统
US11694604B2 (en) 2021-04-23 2023-07-04 Netflix, Inc. Adjustable light-emissive elements in a display wall

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001222269A (ja) * 2000-02-10 2001-08-17 Olympus Optical Co Ltd マルチディスプレイ装置
JP2003153128A (ja) * 2001-11-14 2003-05-23 Olympus Optical Co Ltd マルチディスプレイ装置
JP2004500731A (ja) * 1998-06-18 2004-01-08 ソニー エレクトロニクス インク 複数のディスプレイ装置に亘ってビデオ及び/又はグラフィック画像を分割し、スケーリングし、表示する方法及び装置
JP2011172107A (ja) * 2010-02-19 2011-09-01 Nec Corp マルチディスプレイシステム、マルチディスプレイ調整方法およびプログラム
JP2012078393A (ja) * 2010-09-30 2012-04-19 Sharp Corp マルチディスプレイ装置および映像信号発生装置
JP2013205821A (ja) * 2012-03-29 2013-10-07 Nec Corp マルチディスプレイシステムの映像表示装置、方法及びプログラム
JP2016095378A (ja) * 2014-11-13 2016-05-26 シャープ株式会社 マルチディスプレイ装置、ディスプレイ及び画像表示方法
JP2017107173A (ja) * 2015-11-06 2017-06-15 パナソニックIpマネジメント株式会社 マルチディスプレイ装置
WO2017130353A1 (ja) * 2016-01-28 2017-08-03 Necディスプレイソリューションズ株式会社 マルチディスプレイ装置及びマルチディスプレイ装置の制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012090006A (ja) * 2010-10-18 2012-05-10 Funai Electric Co Ltd 映像表示装置
CN102737604B (zh) * 2012-07-02 2015-04-29 旭曜科技股份有限公司 显示面板驱动与扫描的系统及方法
KR102253315B1 (ko) * 2014-12-04 2021-05-17 엘지전자 주식회사 비디오월 시스템
KR102353274B1 (ko) * 2015-08-31 2022-01-18 엘지디스플레이 주식회사 비디오 월 장치 및 디스플레이 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004500731A (ja) * 1998-06-18 2004-01-08 ソニー エレクトロニクス インク 複数のディスプレイ装置に亘ってビデオ及び/又はグラフィック画像を分割し、スケーリングし、表示する方法及び装置
JP2001222269A (ja) * 2000-02-10 2001-08-17 Olympus Optical Co Ltd マルチディスプレイ装置
JP2003153128A (ja) * 2001-11-14 2003-05-23 Olympus Optical Co Ltd マルチディスプレイ装置
JP2011172107A (ja) * 2010-02-19 2011-09-01 Nec Corp マルチディスプレイシステム、マルチディスプレイ調整方法およびプログラム
JP2012078393A (ja) * 2010-09-30 2012-04-19 Sharp Corp マルチディスプレイ装置および映像信号発生装置
JP2013205821A (ja) * 2012-03-29 2013-10-07 Nec Corp マルチディスプレイシステムの映像表示装置、方法及びプログラム
JP2016095378A (ja) * 2014-11-13 2016-05-26 シャープ株式会社 マルチディスプレイ装置、ディスプレイ及び画像表示方法
JP2017107173A (ja) * 2015-11-06 2017-06-15 パナソニックIpマネジメント株式会社 マルチディスプレイ装置
WO2017130353A1 (ja) * 2016-01-28 2017-08-03 Necディスプレイソリューションズ株式会社 マルチディスプレイ装置及びマルチディスプレイ装置の制御方法

Also Published As

Publication number Publication date
CN111124330A (zh) 2020-05-08
EP3648097A1 (en) 2020-05-06
US20200143772A1 (en) 2020-05-07
TW202019149A (zh) 2020-05-16

Similar Documents

Publication Publication Date Title
JP2020071469A (ja) 画像制御装置およびそれを用いたディスプレイウォールシステム並びにディスプレイウォールに画像を出力する制御方法
US9830884B2 (en) Multi-display device, display system including the same and display method thereof
CN102239696B (zh) 图像传输系统、图像传输设备和图像传输方法
TWI277923B (en) Circuit and method for driving electro-optical device, electro-optical device, and electronic apparatus
TWI390500B (zh) 顯示視頻資料的處理器與方法
US8390613B2 (en) Display driver integrated circuits, and systems and methods using display driver integrated circuits
KR101626742B1 (ko) 멀티 영상 표시 시스템
CN107665105B (zh) 显示设备接口转换装置、多屏显示系统及多屏显示方法
US20070046658A1 (en) Display drive control circuit
US7259734B2 (en) Multi-scanning control process and LED displaying device
US5293474A (en) System for raster imaging with automatic centering and image compression
CN101437128A (zh) 显示设备和显示方法
KR102581490B1 (ko) 표시 장치
KR20170039335A (ko) 디스플레이 장치, 그의 디스플레이 방법 및 디스플레이 시스템
KR100881142B1 (ko) 엘이디 디스플레이 장치
US11238819B2 (en) Display-driving circuit, display apparatus, and display method based on time-division data output
GB2563960A (en) Display device and gate driving circuit thereof
US20230045165A1 (en) Four-way dual scanning electronic display board capable of scan control
US20090102764A1 (en) Liquid Crystal Display and Driving Method Therefor
KR102568911B1 (ko) 표시 장치 및 이의 구동 방법
US11438557B2 (en) Projector system and camera
US20120268431A1 (en) Drive circuit for display, display, and method of driving display
TWI397896B (zh) 使用單一資料致能訊號來控制顯示器時序之方法及相關時序控制電路
CN111314630B (zh) 显示设备及其显示方法
JPH0583658A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220329