JP2020068418A5 - - Google Patents

Description

実施例の光電変換装置は、複数の画素と、前記複数の画素から出力された信号に対してアナログデジタル変換を行う信号処理回路と、信号が読み出される画素を選択するための選択信号を供給する走査回路と、少なくとも２つの画素の信号を加算することによって生成される第１信号を前記信号処理回路へ入力する第１モードと、前記少なくとも２つの画素の信号のそれぞれを第２信号として個別に前記信号処理回路へ入力する第２モードと、を切り替えるスイッチ部と、を備え、前記第１モードにおいて、前記信号が読み出される画素からの前記信号の出力開始から終了までの第１の期間が、前記第２モードにおいて、前記信号が読み出される画素からの前記信号の出力開始から終了までの第２の期間より短い。

実施例の信号処理装置は、入力された信号に対してアナログデジタル変換を行う信号処理回路と、信号が読み出される画素を選択するための選択信号を供給する走査回路と、を備え、前記信号処理回路は、少なくとも２つの信号を加算することによって生成される第１信号が前記信号処理回路へ入力される第１モードと、前記少なくとも２つの信号のそれぞれが第２信号として個別に前記信号処理回路へ入力される第２モードとを有し、前記第１モードにおいて、前記信号が読み出される画素からの前記信号の出力開始から終了までの期間に対応する第１のアナログデジタル変換期間が、前記第２モードにおいて、前記信号が読み出される画素からの前記信号の出力開始から終了までの期間に対応する第２のアナログデジタル変換期間より短い。

Claims (26)

1. 複数の画素と、
   前記複数の画素から出力された信号に対してアナログデジタル変換を行う信号処理回路と、
   信号が読み出される画素を選択するための選択信号を供給する走査回路と、
   少なくとも２つの画素の信号を加算することによって生成される第１信号を前記信号処理回路へ入力する第１モードと、前記少なくとも２つの画素の信号のそれぞれを第２信号として個別に前記信号処理回路へ入力する第２モードと、を切り替えるスイッチ部と、を備え、
   前記第１モードにおいて、前記信号が読み出される画素からの前記信号の出力開始から終了までの第１の期間が、前記第２モードにおいて、前記信号が読み出される画素からの前記信号の出力開始から終了までの第２の期間より短い、
   ことを特徴とする光電変換装置。
2. 前記第１モードにおいて、前記複数の画素または前記信号処理回路を制御するための制御信号は第１のパルス幅のパルス信号を含み、
   前記第２モードにおいて、前記制御信号は前記第１のパルス幅より長い第２のパルス幅のパルス信号を含む、
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記第１モードにおいて、前記信号処理回路は第１周波数のクロック信号に基づいてアナログデジタル変換を行い、
   前記第２モードにおいて、前記信号処理回路は前記第１周波数より低い第２周波数のクロック信号に基づいてアナログデジタル変換を行う、
   ことを特徴とする請求項１または請求項２に記載の光電変換装置。
4. 前記第１モードにおいて、１つの前記第１信号を処理するために前記信号処理回路が行う前記読み出し動作が、第１回数の前記アナログデジタル変換を含み、
   前記第２モードにおいて、１つの前記第２信号を処理するために前記信号処理回路が行う前記読み出し動作が、前記第１回数よりも多い第２回数の前記アナログデジタル変換を含む、
   ことを特徴とする請求項１乃至請求項３のいずれか一項に記載の光電変換装置。
5. 前記複数の画素のそれぞれは、光電変換によって生じた電荷に基づく信号を受ける入力ノードと、前記入力ノードをリセットするためのリセット部と、を含み、
   前記第１モードにおいて、前記少なくとも２つの画素のいずれかが、前記光電変換によって生じた電荷に基づく信号が前記入力ノードに入力された状態で、前記第１信号を出力し、
   前記第２モードにおいて、前記少なくとも２つの画素のそれぞれが、前記入力ノードがリセットされた状態で、リセットレベル信号を出力し、さらに、光電変換によって生じた電荷に基づく前記信号が前記入力ノードに入力された状態で、前記第２信号を出力し、
   前記第２モードにおいて、１つの前記第２信号を処理するために前記信号処理回路が行う前記読み出し動作は、前記リセットレベル信号に対するアナログデジタル変換と、前記第２信号に対するアナログデジタル変換と、を含む、
   ことを特徴とする請求項４に記載の光電変換装置。
6. 前記複数の画素は複数の列を構成するように配列され、
   前記信号処理回路は、それぞれがアナログデジタル変換器を含む複数の列回路を有し、
   前記第１モードにおいて、前記第１信号は前記複数の列回路の少なくとも１つに入力され、
   前記第２モードにおいて、前記少なくとも２つの画素からの前記第２信号は、前記複数の列回路のうちの２つの列回路に個別に入力される、
   ことを特徴とする請求項１乃至請求項５のいずれか一項に記載の光電変換装置。
7. 前記複数の列に対応した複数の出力線を備え、
   前記スイッチ部は前記複数の出力線の２つを接続する第１スイッチ素子を含み、
   前記第１スイッチ素子がオン状態となることで、前記第１信号が生成され、
   前記第１スイッチ素子がオフ状態のとき、前記少なくとも２つの画素からの前記第２信号が、前記２つの列回路に個別に入力される、
   ことを特徴とする請求項６に記載の光電変換装置。
8. 前記複数の画素のそれぞれは、光電変換によって生じた電荷に基づく信号を受ける入力ノードを含み、
   前記スイッチ部は、前記少なくとも２つの画素の前記入力ノードを接続する第２スイッチ素子を含み、
   前記第２スイッチ素子がオン状態となることで、前記第１信号が生成され、
   前記第２スイッチ素子がオフ状態のとき、前記少なくとも２つの画素からの前記第２信号が、前記信号処理回路に個別に入力される、
   ことを特徴とする請求項１乃至請求項５のいずれか一項に記載の光電変換装置。
9. 前記複数の画素のそれぞれは、光電変換によって生じた電荷に基づく信号を受ける入力ノードを含み、
   前記複数の画素は複数の列を構成するように配列され、
   前記信号処理回路は、それぞれがアナログデジタル変換器を含む複数の列回路を有し、
   前記スイッチ部は、前記複数の出力線の２つを接続する第１スイッチ素子と、前記少なくとも２つの画素の前記入力ノードを接続する第２スイッチ素子と、を含み、
   前記第１モードにおいて、前記第１スイッチ素子および前記第２スイッチ素子の両方がオン状態となることで、前記第１信号が生成され、かつ、前記第１信号は前記複数の列回路の少なくとも１つに入力され、
   前記第２モードにおいて、前記第１スイッチ素子がオフ状態のとき、前記少なくとも２つの画素からの前記第２信号が、前記信号処理回路に個別に入力される、
   ことを特徴とする請求項１乃至請求項５のいずれか一項に記載の光電変換装置。
10. 前記第１モードで得られる第１画像と第２画像との差分を取得し、前記差分が閾値より大きいことを検知したことに応じて、前記第１モードから前記第２モードに切り替える制御部を備える、
    ことを特徴とする請求項１乃至請求項９のいずれか一項に記載の光電変換装置。
11. 前記第１モードで得られる複数の画像のそれぞれについて前の画像との差分を取得し、前記差分が閾値より小さいことを連続で検知した回数が所定の値に達したことに応じて、前記第１モードから前記第２モードに切り替える制御部を備える、
    ことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の光電変換装置。
12. 複数の画素と、
    前記複数の画素から出力された信号に対してアナログデジタル変換を行う信号処理回路と、
    少なくとも２つの画素の信号を加算することによって生成される第１信号を前記信号処理回路へ入力する第１モードと、前記少なくとも２つの画素の信号のそれぞれを第２信号として個別に前記信号処理回路へ入力する第２モードと、を切り替えるスイッチ部と、を備え、
    前記第１モードにおいて、１つの前記第１信号を処理するために前記信号処理回路が行う読み出し動作が、第１回数の前記アナログデジタル変換を含み、
    前記第２モードにおいて、１つの前記第２信号を処理するために前記信号処理回路が行う読み出し動作が、前記第１回数よりも多い第２回数の前記アナログデジタル変換を含む、
    ことを特徴とする光電変換装置。
13. 前記複数の画素のそれぞれは、光電変換によって生じた電荷に基づく信号を受ける入力ノードと、前記入力ノードをリセットするためのリセット部と、を含み、
    前記第１モードにおいて、前記少なくとも２つの画素のいずれかが、前記光電変換によって生じた電荷に基づく信号が前記入力ノードに入力された状態で、前記第１信号を出力し、
    前記第２モードにおいて、前記少なくとも２つの画素のそれぞれが、前記入力ノードがリセットされた状態で、リセットレベル信号を出力し、さらに、光電変換によって生じた電荷に基づく前記信号が前記入力ノードに入力された状態で、前記第２信号を出力し、
    前記第２モードにおいて、１つの前記第２信号を処理するために前記信号処理回路が行う前記読み出し動作は、前記リセットレベル信号に対するアナログデジタル変換と、前記第２信号に対するアナログデジタル変換と、を含む、
    ことを特徴とする請求項１２に記載の光電変換装置。
14. 前記第１モードにおいて、前記複数の画素または前記信号処理回路を制御するための制御信号は第１のパルス幅のパルス信号を含み、
    前記第２モードにおいて、前記制御信号は前記第１のパルス幅より長い第２のパルス幅のパルス信号を含む、
    ことを特徴とする請求項１２または請求項１３に記載の光電変換装置。
15. 前記第１モードにおいて、前記信号処理回路は第１周波数のクロック信号に基づいてアナログデジタル変換を行い、
    前記第２モードにおいて、前記信号処理回路は前記第１周波数より低い第２周波数のクロック信号に基づいてアナログデジタル変換を行う、
    ことを特徴とする請求項１２乃至請求項１４のいずれか一項に記載の光電変換装置。
16. 前記複数の画素は複数の列を構成するように配列され、
    前記信号処理回路は、それぞれがアナログデジタル変換器を含む複数の列回路を有し、
    前記第１モードにおいて、前記第１信号は前記複数の列回路の少なくとも１つに入力され、
    前記第２モードにおいて、前記少なくとも２つの画素からの前記第２信号は、前記複数の列回路のうちの２つの列回路に個別に入力される、
    ことを特徴とする請求項１２乃至請求項１５のいずれか一項に記載の光電変換装置。
17. 前記複数の列に対応した複数の出力線を備え、
    前記スイッチ部は前記複数の出力線の２つを接続する第１スイッチ素子を含み、
    前記第１スイッチ素子がオン状態となることで、前記第１信号が生成され、
    前記第１スイッチ素子がオフ状態のとき、前記少なくとも２つの画素からの前記第２信号が、前記２つの列回路に個別に入力される、
    ことを特徴とする請求項１６に記載の光電変換装置。
18. 前記第１回数、および、前記第２回数は、それぞれ、１つの前記列回路の行うアナログデジタル変換の回数である、
    ことを特徴とする請求項１７に記載の光電変換装置。
19. 前記複数の画素のそれぞれは、光電変換によって生じた電荷に基づく信号を受ける入力ノードを含み、
    前記スイッチ部は、前記少なくとも２つの画素の前記入力ノードを接続する第２スイッチ素子を含み、
    前記第２スイッチ素子がオン状態となることで、前記第１信号が生成され、
    前記第２スイッチ素子がオフ状態のとき、前記少なくとも２つの画素からの前記第２信号が、前記信号処理回路に個別に入力される、
    ことを特徴とする請求項１２乃至請求項１５のいずれか一項に記載の光電変換装置。
20. 前記複数の画素のそれぞれは、光電変換によって生じた電荷に基づく信号を受ける入力ノードを含み、
    前記複数の画素は複数の列を構成するように配列され、
    前記信号処理回路は、それぞれがアナログデジタル変換器を含む複数の列回路を有し、
    前記スイッチ部は、前記複数の出力線の２つを接続する第１スイッチ素子と、前記少なくとも２つの画素の前記入力ノードを接続する第２スイッチ素子と、を含み、
    前記第１モードにおいて、前記第１スイッチ素子および前記第２スイッチ素子の両方がオン状態となることで、前記第１信号が生成され、かつ、前記第１信号は前記複数の列回路の少なくとも１つに入力され、
    前記第２モードにおいて、前記第１スイッチ素子がオフ状態のとき、前記少なくとも２つの画素からの前記第２信号が、前記信号処理回路に個別に入力される、
    ことを特徴とする請求項１２乃至請求項１５のいずれか一項に記載の光電変換装置。
21. 前記第１モードで得られる第１画像と第２画像との差分を取得し、前記差分が閾値より大きいことを検知したことに応じて、前記第１モードから前記第２モードに切り替える制御部を備える、
    ことを特徴とする請求項１２乃至請求項２０のいずれか一項に記載の光電変換装置。
22. 前記第１モードで得られる複数の画像のそれぞれについて前の画像との差分を取得し、前記差分が閾値より小さいことを連続で検知した回数が所定の値に達したことに応じて、前記第１モードから前記第２モードに切り替える制御部を備える、
    ことを特徴とする請求項１２乃至請求項２１のいずれか一項に記載の光電変換装置。
23. 請求項１乃至請求項２２のいずれか一項に記載の光電変換装置と、
    前記光電変換装置に被写体からの光を結像するための光学部と、を備える、
    ことを特徴とするカメラ。
24. 移動体であって、
    請求項２３に記載のカメラと、
    前記カメラによって取得された画像信号に基づいて前記移動体を制御する制御手段と、を有する、
    ことを特徴とする移動体。
25. 入力された信号に対してアナログデジタル変換を行う信号処理回路と、
    信号が読み出される画素を選択するための選択信号を供給する走査回路と、を備え、
    前記信号処理回路は、少なくとも２つの信号を加算することによって生成される第１信号が前記信号処理回路へ入力される第１モードと、前記少なくとも２つの信号のそれぞれが第２信号として個別に前記信号処理回路へ入力される第２モードとを有し、
    前記第１モードにおいて、前記信号が読み出される画素からの前記信号の出力開始から終了までの期間に対応する第１のアナログデジタル変換期間が、前記第２モードにおいて、前記信号が読み出される画素からの前記信号の出力開始から終了までの期間に対応する第２のアナログデジタル変換期間より短い、
    ことを特徴とする信号処理装置。
26. 入力された信号に対してアナログデジタル変換を行う信号処理回路を備え、
    前記信号処理回路は、少なくとも２つの信号を加算することによって生成される第１信号が前記信号処理回路へ入力される第１モードと、前記少なくとも２つの信号のそれぞれが第２信号として個別に前記信号処理回路へ入力される第２モードとを有し、
    前記第１モードにおいて、１つの前記第１信号を処理するために前記信号処理回路が行う読み出し動作が、第１回数の前記アナログデジタル変換を含み、
    前記第２モードにおいて、１つの前記第２信号を処理するために前記信号処理回路が行う読み出し動作が、前記第１回数よりも多い第２回数の前記アナログデジタル変換を含む、
    ことを特徴とする信号処理装置。