JP2020064940A - Manufacturing method of multilayer ceramic electronic component - Google Patents

Manufacturing method of multilayer ceramic electronic component Download PDF

Info

Publication number
JP2020064940A
JP2020064940A JP2018195231A JP2018195231A JP2020064940A JP 2020064940 A JP2020064940 A JP 2020064940A JP 2018195231 A JP2018195231 A JP 2018195231A JP 2018195231 A JP2018195231 A JP 2018195231A JP 2020064940 A JP2020064940 A JP 2020064940A
Authority
JP
Japan
Prior art keywords
ceramic
cover
outer layer
laminated
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018195231A
Other languages
Japanese (ja)
Other versions
JP7232010B2 (en
Inventor
浩平 前田
Kohei Maeda
浩平 前田
小川 隆
Takashi Ogawa
隆 小川
哲彦 福岡
Tetsuhiko Fukuoka
哲彦 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018195231A priority Critical patent/JP7232010B2/en
Publication of JP2020064940A publication Critical patent/JP2020064940A/en
Application granted granted Critical
Publication of JP7232010B2 publication Critical patent/JP7232010B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

To provide a manufacturing method of a multilayer ceramic electronic component capable of improving yield.SOLUTION: A manufacturing method of a multilayer ceramic electronic component according to an embodiment of the present invention includes a step of preparing a ceramic laminate including an electrode laminated region in which internal electrodes are laminated in a first direction via a ceramic sheet, and a first cover region including a first cover layer on the electrode laminated region and a first outer layer outside the first cover layer, and a second cover region that respectively cover the electrode laminated region from both sides in the first direction. The ceramic laminate is cut without dividing the first outer layer from the surface of the second cover region to the first outer layer. The first outer layer is removed, and then a multilayer chip is singulated from the ceramic laminate.SELECTED DRAWING: Figure 8

Description

本発明は、積層セラミックコンデンサ等の積層セラミック電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a monolithic ceramic electronic component such as a monolithic ceramic capacitor.

積層セラミックコンデンサ等の積層セラミック電子部品は、一般に、内部電極が積層された大判のセラミック積層体を、切断装置によって積層チップに個片化することで製造される。   BACKGROUND ART A monolithic ceramic electronic component such as a monolithic ceramic capacitor is generally manufactured by cutting a large-sized ceramic laminate having internal electrodes laminated into individual chips by a cutting device.

特許文献1には、積層体を粘着シートに貼り付けて切断し、複数の積層体チップを個片化する積層セラミック電子部品の製造方法が記載されている。同文献の製造方法では、粘着剤屑の発生を防止する観点から、セラミック層と内部導体とが交互に積層された領域を備えた積層体の一方主面側から切削ハーフカット溝を形成し、他方主面に位置決め溝を形成した後、位置決め溝に基づいて切削ハーフカット溝に達するように他方主面を溝状に切削して、積層体を複数の個々の積層体チップに分割する。   Patent Document 1 describes a method of manufacturing a laminated ceramic electronic component in which a laminated body is attached to an adhesive sheet and cut to separate a plurality of laminated body chips into individual pieces. In the manufacturing method of the same document, from the viewpoint of preventing the generation of adhesive waste, a cutting half-cut groove is formed from one main surface side of a laminate having a region in which ceramic layers and internal conductors are alternately laminated, After forming the positioning groove on the other main surface, the other main surface is cut into a groove shape so as to reach the cutting half-cut groove based on the positioning groove, and the laminated body is divided into a plurality of individual laminated body chips.

特開2014−143357号公報JP, 2014-143357, A

しかしながら、特許文献1に記載の方法では、他方主面側の溝が切削ハーフカット溝に対してわずかにずれた場合に、切断面に各溝に起因する段差が形成されることがあった。これにより、形状不良や、切断面に露出した内部電極の短絡不良が発生し、歩留まりが低下しやすかった。   However, in the method described in Patent Document 1, when the groove on the other main surface side is slightly displaced from the cutting half-cut groove, a step due to each groove may be formed on the cut surface. As a result, a defective shape or a short circuit failure of the internal electrode exposed on the cut surface occurs, and the yield is likely to decrease.

以上のような事情に鑑み、本発明の目的は、歩留まりを向上させることが可能な積層セラミック電子部品の製造方法を提供することにある。   In view of the above circumstances, it is an object of the present invention to provide a method for manufacturing a monolithic ceramic electronic component capable of improving the yield.

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法は、内部電極がセラミックシートを介して第1方向に積層された電極積層領域と、上記電極積層領域を上記第1方向両側からそれぞれ覆う第1カバー領域及び第2カバー領域と、を有するセラミック積層体であって、上記第1カバー領域は、上記電極積層領域上の第1カバー層と、上記第1カバー層の外側の第1外層と、を含む、セラミック積層体を準備する工程を含む。
上記第2カバー領域の表面から上記第1外層に達するまで、上記第1外層を分断せずに上記セラミック積層体が切断される。
上記第1外層を除去することで、上記セラミック積層体から積層チップが個片化される。
In order to achieve the above object, in a method for manufacturing a laminated ceramic electronic component according to an aspect of the present invention, an electrode laminated area in which internal electrodes are laminated in a first direction via a ceramic sheet, and the electrode laminated area are A ceramic laminate having a first cover region and a second cover region respectively covering from both sides in one direction, wherein the first cover region is a first cover layer on the electrode laminate region, and the first cover layer. And a first outer layer on the outside of the.
The ceramic laminated body is cut without dividing the first outer layer from the surface of the second cover region to the first outer layer.
By removing the first outer layer, laminated chips are singulated from the ceramic laminated body.

上記製造方法では、セラミック積層体が第1外層を残した状態で切断された後、第1外層全体が除去されることで積層チップが個片化される。つまり、切断工程では、第1外層によってセラミック積層体が接続された状態であるため、分断された部分の姿勢を安定化できる。したがって、切断刃と積層チップとの接触に起因する切断面の傷の形成を防止できる。さらに、切断工程で切断刃の先端部分が達する第1外層が除去されるので、当該先端部分に起因する段差が形成されず、切断面の傷をより確実に防止できる。これらにより、上記積層セラミック電子部品の製造過程における歩留まりを向上できる。   In the above-mentioned manufacturing method, after the ceramic laminated body is cut with the first outer layer left, the entire first outer layer is removed, whereby the laminated chip is diced. That is, in the cutting step, since the ceramic laminated body is connected by the first outer layer, the posture of the divided portion can be stabilized. Therefore, it is possible to prevent the formation of scratches on the cut surface due to the contact between the cutting blade and the laminated chip. Furthermore, since the first outer layer reached by the tip portion of the cutting blade is removed in the cutting step, a step due to the tip portion is not formed, and scratches on the cutting surface can be more reliably prevented. As a result, the yield in the manufacturing process of the monolithic ceramic electronic component can be improved.

上記製造方法では、回転刃によって上記セラミック積層体を切断してもよい。
回転刃を用いることで、切断面の向きが安定化し、積層チップの形状不良を防止できる。したがって、上記積層セラミック電子部品の製造過程における歩留まりをさらに向上できる。
In the above manufacturing method, the ceramic laminate may be cut with a rotary blade.
By using the rotary blade, the orientation of the cut surface is stabilized, and the defective shape of the laminated chip can be prevented. Therefore, the yield in the manufacturing process of the monolithic ceramic electronic component can be further improved.

また、上記積層チップは、上記内部電極が露出する切断面を有し、
上記積層チップの上記切断面にサイドマージン部が形成されてもよい。
つまり、サイドマージン部が上記積層チップに後付けされてもよい。これにより、内部電極の交差面積を増大させ、大容量化を実現できる。また、切断面の傷が防止されることで、切断面における内部電極の短絡不良を防止することができ、歩留まりを向上させることができる。
Further, the laminated chip has a cutting surface to expose the internal electrode,
A side margin portion may be formed on the cut surface of the layered chip.
That is, the side margin portion may be attached to the laminated chip later. As a result, the cross-sectional area of the internal electrodes can be increased and a large capacity can be realized. Further, by preventing the cut surface from being scratched, it is possible to prevent a short circuit defect of the internal electrode on the cut surface, and improve the yield.

上記第1外層は、上記第1方向に直交する面全体が、上記第1方向にほぼ均一な厚みで切削されることで除去されてもよい。
これにより、第1外層全体が除去され、第1カバー領域のうち第1カバー層のみが残ることとなり、積層チップを小型化することができる。
The first outer layer may be removed by cutting the entire surface orthogonal to the first direction with a substantially uniform thickness in the first direction.
As a result, the entire first outer layer is removed, and only the first cover layer remains in the first cover area, and the layered chip can be downsized.

上記第1外層は、50μm以上であってもよい。
これにより、第1外層の厚みを十分確保することができ、切断工程において、分断された部分の姿勢をより安定化できる。また、第1外層を除去する際の切断厚みを容易に制御することができる。
The first outer layer may be 50 μm or more.
Thereby, the thickness of the first outer layer can be sufficiently secured, and the posture of the divided portion can be further stabilized in the cutting step. Further, the cutting thickness when removing the first outer layer can be easily controlled.

さらに、上記第2カバー領域は、上記電極積層領域上の第2カバー層と、上記第2カバー層の外側の第2外層と、を含み、
上記セラミック積層体の切断後、上記第2外層を除去してもよい。
これにより、第1カバー領域と第2カバー領域とを同様の厚みで形成することができ、セラミック積層体の形状のバランスを安定化させることができる。
Further, the second cover region includes a second cover layer on the electrode laminated region and a second outer layer outside the second cover layer,
The second outer layer may be removed after cutting the ceramic laminate.
Accordingly, the first cover region and the second cover region can be formed with the same thickness, and the shape balance of the ceramic laminate can be stabilized.

上記第2外層は、上記第1方向に直交する面全体が、上記第1方向にほぼ均一な厚みで切削されることで除去されてもよい。
これにより、第2外層全体が除去され、第2カバー領域のうち第2カバー層のみが残ることとなり、積層チップを小型化することができる。
The second outer layer may be removed by cutting the entire surface orthogonal to the first direction with a substantially uniform thickness in the first direction.
As a result, the entire second outer layer is removed, and only the second cover layer remains in the second cover area, so that the layered chip can be downsized.

以上のように、本発明によれば、歩留まりを向上させることが可能な積層セラミック電子部品の製造方法を提供することができる。   As described above, according to the present invention, it is possible to provide a method for manufacturing a monolithic ceramic electronic component capable of improving the yield.

本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。1 is a perspective view of a monolithic ceramic capacitor according to an embodiment of the present invention. 上記積層セラミックコンデンサのA−A'線に沿った断面図である。FIG. 3 is a cross-sectional view taken along the line AA ′ of the multilayer ceramic capacitor. 上記積層セラミックコンデンサのB−B'線に沿った断面図である。FIG. 3 is a cross-sectional view of the monolithic ceramic capacitor taken along line BB ′. 上記積層セラミックコンデンサの製造方法を示すフローチャートである。6 is a flowchart showing a method for manufacturing the above-mentioned multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。FIG. 6 is a perspective view showing a manufacturing process of the multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す側面図である。It is a side view which shows the manufacturing process of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す側面図である。It is a side view which shows the manufacturing process of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す側面図である。It is a side view which shows the manufacturing process of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。FIG. 6 is a perspective view showing a manufacturing process of the multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す側面図である。It is a side view which shows the manufacturing process of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す側面図である。It is a side view which shows the manufacturing process of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す側面図である。It is a side view which shows the manufacturing process of the said monolithic ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。FIG. 6 is a perspective view showing a manufacturing process of the multilayer ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。FIG. 6 is a perspective view showing a manufacturing process of the multilayer ceramic capacitor. 本実施形態の比較例に係る積層セラミックコンデンサの製造過程を示す模式的な側面図である。FIG. 6 is a schematic side view showing a manufacturing process of a multilayer ceramic capacitor according to a comparative example of the present embodiment. 本実施形態の比較例に係る積層チップの側面図である。It is a side view of a layered chip concerning a comparative example of this embodiment. 本実施形態の積層チップの側面図である。It is a side view of the layered chip of this embodiment. 本発明の他の実施形態に係る積層セラミックコンデンサの製造過程を示す斜視図である。FIG. 6 is a perspective view showing a manufacturing process of a monolithic ceramic capacitor according to another embodiment of the present invention.

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the drawings, an X axis, a Y axis, and a Z axis which are orthogonal to each other are shown as appropriate. The X-axis, Y-axis, and Z-axis are common in all the drawings.

[積層セラミックコンデンサ10の構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10のB−B'線に沿った断面図である。
[Structure of Multilayer Ceramic Capacitor 10]
1 to 3 are diagrams showing a monolithic ceramic capacitor 10 according to an embodiment of the present invention. FIG. 1 is a perspective view of a monolithic ceramic capacitor 10. FIG. 2 is a sectional view of the monolithic ceramic capacitor 10 taken along the line AA ′ in FIG. 1. FIG. 3 is a sectional view of the monolithic ceramic capacitor 10 taken along the line BB ′.

積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、典型的には、Z軸方向を向いた2つの主面と、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、を有する。なお、セラミック素体11の各面を接続する稜部は丸みを帯びている。   The monolithic ceramic capacitor 10 includes a ceramic body 11, a first external electrode 14, and a second external electrode 15. The ceramic body 11 typically has two main surfaces facing the Z-axis direction, two end surfaces facing the X-axis direction, and two side surfaces facing the Y-axis direction. The ridges connecting the respective faces of the ceramic body 11 are rounded.

外部電極14,15は、セラミック素体11の端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の端面から主面及び側面に延出している。これにより、外部電極14,15では、X−Z平面に平行な断面、及びX−Y平面に平行な断面がいずれもU字状となっている。なお、外部電極14,15の形状は、図1に示すものに限定されない。   The external electrodes 14 and 15 cover the end surface of the ceramic body 11 and face each other in the X-axis direction with the ceramic body 11 interposed therebetween. The external electrodes 14 and 15 extend from the end surface of the ceramic body 11 to the main surface and side surfaces. Thus, in the external electrodes 14 and 15, both the cross section parallel to the XZ plane and the cross section parallel to the XY plane are U-shaped. The shapes of the external electrodes 14 and 15 are not limited to those shown in FIG.

外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。   The external electrodes 14 and 15 are formed of a good conductor of electricity. Examples of good electrical conductors that form the external electrodes 14 and 15 include copper (Cu), nickel (Ni), tin (Sn), palladium (Pd), platinum (Pt), silver (Ag), and gold (Au). Metals or alloys containing as a main component are mentioned.

セラミック素体11は、積層チップ16と、サイドマージン部17と、を有する。積層チップ16には、X軸方向を向いた2つの端面16aと、Y軸方向を向いた2つの側面16bと、Z軸方向を向いた2つの主面16cと、が形成されている。サイドマージン部17は、積層チップ16の2つの側面16bをそれぞれ被覆している。   The ceramic body 11 has a laminated chip 16 and a side margin portion 17. The laminated chip 16 has two end surfaces 16a facing the X-axis direction, two side surfaces 16b facing the Y-axis direction, and two main surfaces 16c facing the Z-axis direction. The side margin portions 17 respectively cover the two side surfaces 16b of the layered chip 16.

積層チップ16は、容量形成部18と、容量形成部18のZ軸方向両側にそれぞれ設けられた第1カバー部19及び第2カバー部20と、を有する。容量形成部18は、Z軸方向にセラミック層を介して積層された内部電極12,13を有する。   The layered chip 16 has a capacitance forming portion 18, and a first cover portion 19 and a second cover portion 20 which are provided on both sides of the capacitance forming portion 18 in the Z-axis direction. The capacitance forming portion 18 has internal electrodes 12 and 13 stacked in the Z-axis direction with ceramic layers interposed therebetween.

第1内部電極12及び第2内部電極13は、それぞれ、X−Y平面に沿って延びるシート状に構成される。第1内部電極12は、一方の端面16aまでX軸方向に延び、第1外部電極14に接続される。第2内部電極13は、他方の端面16aまでX軸方向に延び、第2外部電極15に接続される。これにより、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間のセラミック層に電圧が加わり、容量形成部18に当該電圧に応じた電荷が蓄えられる。   Each of the first internal electrode 12 and the second internal electrode 13 is formed in a sheet shape extending along the XY plane. The first inner electrode 12 extends in the X-axis direction to the one end surface 16 a and is connected to the first outer electrode 14. The second internal electrode 13 extends in the X-axis direction to the other end surface 16a and is connected to the second external electrode 15. Accordingly, when a voltage is applied between the first external electrode 14 and the second external electrode 15, a voltage is applied to the ceramic layer between the first internal electrode 12 and the second internal electrode 13, and the capacitance forming portion A charge corresponding to the voltage is stored in 18.

内部電極12,13は、Y軸方向においては、容量形成部18の全幅にわたって形成され、積層チップ16の両側面16bに露出している。これらの内部電極12,13の端部の位置は、Y軸方向に0.5μmの範囲内に相互に揃っている。   The internal electrodes 12 and 13 are formed over the entire width of the capacitance forming portion 18 in the Y-axis direction, and are exposed on both side surfaces 16b of the multilayer chip 16. The positions of the ends of the internal electrodes 12 and 13 are aligned with each other within a range of 0.5 μm in the Y-axis direction.

内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。   The internal electrodes 12 and 13 are formed of a good conductor of electricity. As a good electric conductor forming the internal electrodes 12 and 13, nickel (Ni) is typically mentioned. In addition to this, copper (Cu), palladium (Pd), platinum (Pt), silver (Ag), Examples of the metal or alloy include gold (Au) as a main component.

セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。 In the ceramic body 11, a dielectric ceramic having a high dielectric constant is used in order to increase the capacity of each ceramic layer between the internal electrodes 12 and 13. Examples of the dielectric ceramic having a high dielectric constant include a material having a perovskite structure containing barium (Ba) and titanium (Ti), which is represented by barium titanate (BaTiO 3 ).

なお、セラミック層は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで構成してもよい。 The ceramic layer includes strontium titanate (SrTiO 3 ) system, calcium titanate (CaTiO 3 ) system, magnesium titanate (MgTiO 3 ) system, calcium zirconate (CaZrO 3 ) system, calcium zirconate titanate (Ca (Ca (Ca Zr, Ti) O 3 ) system, barium zirconate (BaZrO 3 ) system, titanium oxide (TiO 2 ) system, etc. may be used.

第1カバー部19及び第2カバー部20並びにサイドマージン部17は、絶縁性セラミックスで形成されるが、例えばセラミック素体11で用いられた誘電体セラミックスを含んでいてもよい。これにより、カバー部19,20及びサイドマージン部17と容量形成部18との間に発生し得る内部応力が抑制される。   The first cover portion 19, the second cover portion 20, and the side margin portion 17 are formed of insulating ceramics, but may include, for example, the dielectric ceramics used in the ceramic body 11. As a result, the internal stress that may occur between the cover portions 19 and 20, the side margin portion 17, and the capacitance forming portion 18 is suppressed.

第1カバー部19及び第2カバー部20は、以下の製造方法に示すように、未焼成のセラミックグリーンシートを焼成後の設計値よりも厚くなるように積層した後、所定の厚みで外層が除去されることで形成される。   As shown in the manufacturing method below, the first cover portion 19 and the second cover portion 20 are formed by stacking unfired ceramic green sheets so as to be thicker than the design value after firing, and then forming an outer layer with a predetermined thickness. It is formed by being removed.

[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5〜14は積層セラミックコンデンサ10の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5〜14を適宜参照しながら説明する。
[Manufacturing Method of Multilayer Ceramic Capacitor 10]
FIG. 4 is a flowchart showing a method for manufacturing the monolithic ceramic capacitor 10. 5 to 14 are diagrams schematically showing a manufacturing process of the monolithic ceramic capacitor 10. Hereinafter, a method for manufacturing the monolithic ceramic capacitor 10 will be described along with FIG. 4 with reference to FIGS.

(ステップS01:セラミック積層体104の作製)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19,20を形成するための第3セラミックシート103と、を積層し、圧着することで、セラミック積層体104を作製する。
(Step S01: Fabrication of Ceramic Laminate 104)
In step S01, the first ceramic sheet 101 and the second ceramic sheet 102 for forming the capacitance forming portion 18 and the third ceramic sheet 103 for forming the cover portions 19 and 20 are laminated and pressure-bonded. Then, the ceramic laminated body 104 is produced.

図5に示すセラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。第1セラミックシート101には、第1内部電極12に対応する未焼成の第1内部電極112が形成される。第2セラミックシート102には、第2内部電極13に対応する未焼成の第2内部電極113が形成される。第3セラミックシート103には、内部電極が形成されていない。   The ceramic sheets 101, 102, 103 shown in FIG. 5 are configured as unfired dielectric green sheets containing dielectric ceramics as a main component. An unfired first internal electrode 112 corresponding to the first internal electrode 12 is formed on the first ceramic sheet 101. An unfired second internal electrode 113 corresponding to the second internal electrode 13 is formed on the second ceramic sheet 102. Internal electrodes are not formed on the third ceramic sheet 103.

各内部電極112,113は、X軸方向に平行な切断線Lxを横切り、かつY軸方向に平行な切断線Lyに沿って延びる複数の帯状の電極パターンを有する。これらの内部電極112,113は、印刷法等により、導電性ペーストをセラミックシート101,102に塗布することで形成される。   Each of the internal electrodes 112, 113 has a plurality of strip-shaped electrode patterns that cross the cutting line Lx parallel to the X-axis direction and extend along the cutting line Ly parallel to the Y-axis direction. These internal electrodes 112 and 113 are formed by applying a conductive paste to the ceramic sheets 101 and 102 by a printing method or the like.

図5に示すように、セラミックシート101,102がZ軸方向に交互に積層されることで、内部電極112,113がZ軸方向に積層された電極積層領域105が形成される。また、セラミックシート103が電極積層領域105のZ軸方向上下面に積層されることで、電極積層領域105をZ軸方向両側からそれぞれ覆う第1カバー領域106及び第2カバー領域107が形成される。   As shown in FIG. 5, the ceramic sheets 101 and 102 are alternately laminated in the Z-axis direction to form an electrode laminated region 105 in which the internal electrodes 112 and 113 are laminated in the Z-axis direction. Further, the ceramic sheets 103 are laminated on the upper and lower surfaces in the Z axis direction of the electrode laminated area 105, so that the first cover area 106 and the second cover area 107 that cover the electrode laminated area 105 from both sides in the Z axis direction are formed. .

図6は、セラミック積層体104の模式的な側面図である。
第1カバー領域106は、電極積層領域105上の第1カバー層106aと、第1カバー層106aの外側の第1外層106bと、を含む。第1カバー層106aは、焼成後の第1カバー部19に対応する。第1外層106bは、後述する工程において除去される。
FIG. 6 is a schematic side view of the ceramic laminate 104.
The first cover region 106 includes a first cover layer 106a on the electrode laminated region 105 and a first outer layer 106b outside the first cover layer 106a. The first cover layer 106a corresponds to the first cover portion 19 after firing. The first outer layer 106b is removed in the process described below.

第1カバー層106aは、例えば、Z軸方向における厚みが20μm以上50μm以下で形成される。また、第1外層106bは、例えば、Z軸方向における厚みが50μm以上200μm以下となるように形成される。これにより、焼成後の積層セラミックコンデンサ10を小型化できるとともに、後述するステップS03の切断工程において、分断された電極積層領域105の姿勢をより確実に安定化させることができる。   The first cover layer 106a is formed to have a thickness in the Z-axis direction of 20 μm or more and 50 μm or less, for example. The first outer layer 106b is formed so that the thickness in the Z-axis direction is 50 μm or more and 200 μm or less, for example. As a result, the laminated ceramic capacitor 10 after firing can be downsized, and the posture of the divided electrode laminated region 105 can be more reliably stabilized in the cutting step of step S03 described later.

第1カバー層106a及び第1外層106bのZ軸方向における厚みは、セラミックシート103の積層枚数で調整することができる。つまり、第1カバー層106a及び第1外層106bは、セラミックシート103が異なる枚数で積層された構成を有している。   The thickness of the first cover layer 106a and the first outer layer 106b in the Z-axis direction can be adjusted by the number of laminated ceramic sheets 103. That is, the first cover layer 106a and the first outer layer 106b have a configuration in which different numbers of ceramic sheets 103 are stacked.

第2カバー領域107は、電極積層領域105上の第2カバー層107aと、第2カバー層107aの外側の第2外層107bと、を含む。第2カバー層107aは、焼成後の第2カバー部20に対応する。第2外層107bは、後述する工程において除去される。第2カバー層107a及び第2外層107bは、いずれもセラミックシート103の積層体で構成される。   The second cover region 107 includes a second cover layer 107a on the electrode laminated region 105 and a second outer layer 107b outside the second cover layer 107a. The second cover layer 107a corresponds to the second cover portion 20 after firing. The second outer layer 107b is removed in a step described later. Each of the second cover layer 107a and the second outer layer 107b is composed of a laminated body of the ceramic sheets 103.

第2カバー層107a及び第2外層107bは、例えば、第1カバー層106a及び第1外層106bと同様の厚みで構成される。つまり、第2カバー層107aは、例えば、Z軸方向における厚みが20μm以上50μm以下で形成される。また、第2外層107bは、例えば、Z軸方向における厚みが50μm以上200μm以下で形成される。   The second cover layer 107a and the second outer layer 107b are configured to have the same thickness as the first cover layer 106a and the first outer layer 106b, for example. That is, the second cover layer 107a is formed to have a thickness in the Z-axis direction of 20 μm or more and 50 μm or less, for example. The second outer layer 107b is formed to have a thickness in the Z-axis direction of 50 μm or more and 200 μm or less, for example.

各セラミックシート101,102,103は、一軸加圧等により圧着されて一体化される。本実施形態では、第1カバー領域106及び第2カバー領域107がZ軸方向にほぼ同一の厚みで構成される。このため、圧着時に加熱されセラミックシート103が熱収縮した場合にも、第1カバー領域106及び第2カバー領域107の収縮率が同様となり、セラミック積層体104の反りなどの形状不良を防止できる。   The ceramic sheets 101, 102, 103 are pressure-bonded by uniaxial pressure or the like to be integrated. In the present embodiment, the first cover area 106 and the second cover area 107 are configured to have substantially the same thickness in the Z axis direction. Therefore, even when the ceramic sheet 103 is heated and contracted by heat during the pressure bonding, the contraction rates of the first cover region 106 and the second cover region 107 are similar, and it is possible to prevent a shape defect such as warpage of the ceramic laminate 104.

(ステップS02:第1テープT1の貼り付け)
ステップS02では、図7に示すように、第1外層106bの表面に、剥離可能な第1テープT1を貼り付ける。第1テープT1は、例えば所定の温度以上に加熱することにより粘着性が消失する発泡剥離テープや、紫外線照射により粘着性が消失するUV剥離テープ等を用いることができる。第1テープT1のZ軸方向における厚みは特に限定されないが、例えば、50μm以上200μm以下とすることができる。第1外層106bに第1テープT1を貼り付けることで、ステップS03の切断工程において、分断された電極積層領域105の姿勢をより安定化させることができる。
(Step S02: Attaching the first tape T1)
In step S02, as shown in FIG. 7, the peelable first tape T1 is attached to the surface of the first outer layer 106b. As the first tape T1, for example, a foaming peeling tape whose adhesiveness disappears when heated to a predetermined temperature or higher, a UV peeling tape whose adhesiveness disappears by ultraviolet irradiation, and the like can be used. The thickness of the first tape T1 in the Z-axis direction is not particularly limited, but may be, for example, 50 μm or more and 200 μm or less. By attaching the first tape T1 to the first outer layer 106b, the posture of the divided electrode laminated region 105 can be further stabilized in the cutting step of step S03.

(ステップS03:セラミック積層体104の切断(ハーフカット))
ステップS03では、図8に示すように、第2カバー領域107の表面から第1外層106bに達するまで、第1外層106bを分断せずにセラミック積層体104を切断する。すなわち、本ステップでは、セラミック積層体104の第2カバー領域107から第1カバー領域106の第1カバー層106aまでをハーフカットする。なお、ここでいうハーフカットとは、第1カバー層106aの少なくとも一部を残して切断する態様をいうものとする。
(Step S03: Cutting of ceramic laminate 104 (half cut))
In step S03, as shown in FIG. 8, the ceramic laminate 104 is cut without dividing the first outer layer 106b until the surface of the second cover region 107 reaches the first outer layer 106b. That is, in this step, the second cover area 107 of the ceramic laminate 104 to the first cover layer 106a of the first cover area 106 is half-cut. In addition, the half-cut here refers to a mode in which at least a part of the first cover layer 106a is left and cut.

図9に示すように、セラミック積層体104は、本実施形態において、回転刃Pを有する切断装置を用いて、X軸方向及びY軸方向に沿って切断される。このような切断装置は、セラミック積層体104の側面から、セラミック積層体104を切削しながらX軸方向又はY軸方向に回転刃Pを進行させる(図9の白抜き矢印参照)。これにより、回転刃Pの進入によって発生するセラミック積層体104の内部応力を低減させることができる。したがって、この内部応力によって回転刃PがX軸方向及びY軸方向に対して斜めに進行することを防止でき、個片化された積層チップの形状不良を防止できる。   As shown in FIG. 9, in the present embodiment, the ceramic laminate 104 is cut along the X-axis direction and the Y-axis direction using a cutting device having a rotary blade P. Such a cutting device advances the rotary blade P in the X-axis direction or the Y-axis direction while cutting the ceramic laminated body 104 from the side surface of the ceramic laminated body 104 (see the white arrow in FIG. 9). As a result, the internal stress of the ceramic laminate 104 generated by the entry of the rotary blade P can be reduced. Therefore, it is possible to prevent the rotary blade P from advancing obliquely with respect to the X-axis direction and the Y-axis direction due to this internal stress, and it is possible to prevent the defective shape of the individual laminated chips.

回転刃Pの回転方向は限定されないが、例えば進行方向に位置する部分がZ軸方向上方から下方、つまり第2カバー領域107から第1カバー領域106へと回転する方向とすることができる(図9の太線矢印参照)。これにより、切削屑が回転刃Pの進行方向後方へと排出でき、切削屑の散乱を防止することができる。   Although the rotation direction of the rotary blade P is not limited, for example, the portion located in the traveling direction can be set to the direction from the upper side to the lower side in the Z-axis direction, that is, from the second cover area 107 to the first cover area 106 (FIG. (See 9 thick arrow). As a result, the cutting waste can be discharged rearward in the traveling direction of the rotary blade P, and the scattering of the cutting waste can be prevented.

(ステップS04:第2外層107bの除去)
ステップS04では、図10に示すように、Z軸方向上方に向いた第2外層107bを除去する。第2外層107bは、例えば、ステップS03で用いた切断装置や、グラインダ等の切削装置を用いて、Z軸方向に直交するXY平面全体がほぼ均一な厚みで切削されることにより除去される。これにより、第2カバー領域107側のZ軸方向の厚みが、焼成後の第2カバー部20に対応する厚みに調整される。
(Step S04: Removal of Second Outer Layer 107b)
In step S04, as shown in FIG. 10, the second outer layer 107b facing upward in the Z-axis direction is removed. The second outer layer 107b is removed by cutting the entire XY plane orthogonal to the Z-axis direction with a substantially uniform thickness using, for example, the cutting device used in step S03 or a cutting device such as a grinder. Thus, the thickness of the second cover region 107 side in the Z-axis direction is adjusted to the thickness corresponding to the second cover portion 20 after firing.

(ステップS05:第2テープT2の貼り付け及び第1テープT1の剥離)
ステップS05では、図11に示すように、第2カバー層107aの表面に、剥離可能な第2テープT2を貼り付けるとともに、第1外層106bから第1テープT1を剥離する。第2テープT2は、例えば所定の温度以上に加熱することにより粘着性が消失する発泡剥離テープや、紫外線照射により粘着性が消失するUV剥離テープ等を用いることができる。第2テープT2として発泡剥離テープを用いる場合は、例えば、第1テープT1よりも高い温度(発泡温度)で粘着力が消失するテープを用いることができる。これにより、第1テープT1の発泡温度以上であって、第2テープT2の発泡温度以下の温度で加熱することで、第1テープT1のみを選択的に剥離することができる。
(Step S05: Attaching the second tape T2 and peeling the first tape T1)
In step S05, as shown in FIG. 11, the peelable second tape T2 is attached to the surface of the second cover layer 107a, and the first tape T1 is peeled from the first outer layer 106b. As the second tape T2, for example, a foam peeling tape whose adhesiveness disappears when heated to a predetermined temperature or higher, a UV peeling tape whose adhesiveness disappears by ultraviolet irradiation, and the like can be used. When a foam release tape is used as the second tape T2, for example, a tape whose adhesive force disappears at a temperature (foaming temperature) higher than that of the first tape T1 can be used. Thereby, by heating at a temperature equal to or higher than the foaming temperature of the first tape T1 and equal to or lower than the foaming temperature of the second tape T2, only the first tape T1 can be selectively peeled.

(ステップS06:第1外層106bの除去)
ステップS06では、図12に示すように、第1外層106bを除去する。本ステップでは、例えば第1外層106bがZ軸方向上方に向くようにセラミック積層体104をZ軸方向に反転させた後、ステップS04の第2外層107bの除去と同様に第1外層106b全体を除去する。つまり、第1外層106bは、Z軸方向に直交するXY平面全体がほぼ均一な厚みで切削されることにより除去される。これにより、第1カバー領域106側のZ軸方向の厚みが、焼成後の第1カバー部19に対応する厚みに調整されるとともに、セラミック積層体104から複数の積層チップ116が個片化される。
(Step S06: Removal of the first outer layer 106b)
In step S06, as shown in FIG. 12, the first outer layer 106b is removed. In this step, for example, after inverting the ceramic laminate 104 in the Z-axis direction so that the first outer layer 106b faces upward in the Z-axis direction, the entire first outer layer 106b is removed in the same manner as the removal of the second outer layer 107b in step S04. Remove. That is, the first outer layer 106b is removed by cutting the entire XY plane orthogonal to the Z-axis direction with a substantially uniform thickness. As a result, the thickness of the first cover region 106 side in the Z-axis direction is adjusted to the thickness corresponding to the first cover portion 19 after firing, and the plurality of laminated chips 116 are separated from the ceramic laminate 104. It

図13は、積層チップ116の斜視図である。積層チップ116は、Y軸方向に向いた切断面である側面116bと、X軸方向に向いた切断面である端面116aと、を有する。側面116bからは、未焼成の内部電極112,113の端部が露出している。   FIG. 13 is a perspective view of the laminated chip 116. The laminated chip 116 has a side surface 116b which is a cutting surface facing in the Y-axis direction and an end surface 116a which is a cutting surface facing in the X-axis direction. Ends of the unfired internal electrodes 112 and 113 are exposed from the side surface 116b.

(ステップS07:サイドマージン部117の形成)
ステップS07では、積層チップ116の側面116bにサイドマージン部117を形成する。サイドマージン部117は、セラミックシートの貼り付け、セラミックペーストの塗布等によって形成される。これにより、図14に示すような未焼成のセラミック素体111が作製される。
(Step S07: Formation of Side Margin 117)
In step S07, the side margin portion 117 is formed on the side surface 116b of the layered chip 116. The side margin portion 117 is formed by attaching a ceramic sheet, applying a ceramic paste, or the like. As a result, an unfired ceramic element body 111 as shown in FIG. 14 is produced.

(ステップS08:焼成)
ステップS08では、ステップS07で得られたセラミック素体111を焼成することにより、図1〜3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。焼成温度は、セラミック素体111の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(Step S08: firing)
In step S08, the ceramic body 111 of the multilayer ceramic capacitor 10 shown in FIGS. 1 to 3 is manufactured by firing the ceramic body 111 obtained in step S07. The firing temperature can be determined based on the sintering temperature of the ceramic body 111. The firing can be performed, for example, in a reducing atmosphere or a low oxygen partial pressure atmosphere.

(ステップS09:外部電極形成)
ステップS09では、ステップS08で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成する。一例として、まず、導電性ペーストをセラミック素体11のX軸方向両端部に塗布し、この導電性ペーストを焼き付けて下地膜を形成する。次に、下地膜が形成されたセラミック素体11をメッキ液に浸漬させて電解メッキを行うことで、1又は複数のメッキ膜を形成する。
これにより、図1〜3に示すような積層セラミックコンデンサ10が形成される。
(Step S09: External Electrode Formation)
In step S09, the external electrodes 14 and 15 are formed on both ends in the X-axis direction of the ceramic body 11 obtained in step S08. As an example, first, a conductive paste is applied to both ends of the ceramic body 11 in the X-axis direction, and the conductive paste is baked to form a base film. Next, one or a plurality of plating films are formed by immersing the ceramic body 11 on which the base film is formed in a plating solution and performing electrolytic plating.
As a result, the monolithic ceramic capacitor 10 as shown in FIGS.

なお、上記のステップS09における処理の一部を、ステップS08の前に行ってもよい。例えば、ステップS08の前に未焼成のセラミック素体111のX軸方向両端面に未焼成の電極材料を塗布し、ステップS08において、未焼成のセラミック素体111を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極14,15の下地層を形成してもよい。また、脱バインダ処理したセラミック素体111に未焼成の電極材料を塗布して、これらを同時に焼成してもよい。   Note that part of the processing in step S09 may be performed before step S08. For example, before step S08, an unfired electrode material is applied to both end surfaces of the unfired ceramic element body 111 in the X-axis direction, and in step S08, the unfired ceramic element body 111 is fired at the same time as the unfired electrode material. The material may be baked to form the underlying layers of the external electrodes 14 and 15. Alternatively, the unbindered electrode material may be applied to the binder-removed ceramic body 111 and these may be simultaneously fired.

以上の製造方法では、セラミック積層体104が、第1カバー層106aの外側に第1外層106bを有し、第1外層106bを分断せずにセラミック積層体104をハーフカットする。つまり、第1外層106bの存在によって、切断中の電極積層領域105を固定し、姿勢を安定化できる。これにより、回転刃Pに接触することによる切断面(側面116b)への傷の形成を防止するとともに、切断位置ずれに伴う積層チップ116の形状不良を防止することができる。   In the above manufacturing method, the ceramic laminated body 104 has the first outer layer 106b outside the first cover layer 106a, and the ceramic laminated body 104 is half-cut without dividing the first outer layer 106b. That is, the presence of the first outer layer 106b makes it possible to fix the electrode laminated region 105 being cut and stabilize the posture. As a result, it is possible to prevent the cut surface (side surface 116b) from being scratched due to the contact with the rotary blade P, and to prevent the laminated chip 116 from being defective in shape due to the displacement of the cutting position.

図15は、本実施形態の比較例に係るセラミック積層体204を切断する工程を示す模式的な側面図である。セラミック積層体204は、セラミック積層体104と同様の電極積層領域105と、これをZ軸方向両側から覆う第1カバー層206a及び第2カバー層207aと、を有し、第1外層及び第2外層を有さない。セラミック積層体204は、第2カバー層207aをZ軸方向上方に向けて、第1カバー層206aをテープT3に貼り付けられた状態で切断される。   FIG. 15: is a typical side view which shows the process of cutting the ceramic laminated body 204 which concerns on the comparative example of this embodiment. The ceramic laminated body 204 has the same electrode laminated region 105 as the ceramic laminated body 104, and a first cover layer 206a and a second cover layer 207a that cover the electrode laminated region 105 from both sides in the Z-axis direction. Has no outer layer. The ceramic laminated body 204 is cut with the second cover layer 207a facing upward in the Z-axis direction and the first cover layer 206a attached to the tape T3.

テープT3は、例えば剥離可能な発泡テープで構成され、所定以上の温度で発泡する発泡剤を含む粘着層T31と、基材となるフィルム層T32と、を有する。セラミック積層体204の切断時には、粘着層T31に貼り付けられた第1カバー層206aを完全に分断するため、フィルム層T32の途中まで切断刃によって切断される。   The tape T3 is composed of, for example, a peelable foam tape, and has an adhesive layer T31 containing a foaming agent that foams at a temperature of a predetermined temperature or higher, and a film layer T32 serving as a base material. When the ceramic laminated body 204 is cut, the first cover layer 206a attached to the adhesive layer T31 is completely cut off, so that the film layer T32 is cut to the middle by a cutting blade.

これにより、積層チップ216が、分断された粘着層T31のみによって支持されることとなる。積層チップ216は、直方体状で重心が高いことに加え、支持部である粘着層T31が柔らかく変形しやすい。このため、切断刃の進入によって積層チップ216の姿勢が不安定になり、切断面が切断刃に接触しやすい。   As a result, the laminated chip 216 is supported only by the divided adhesive layer T31. The laminated chip 216 has a rectangular parallelepiped shape and a high center of gravity, and in addition, the adhesive layer T31 that is a support portion is soft and easily deformed. Therefore, the posture of the laminated chip 216 becomes unstable due to the entry of the cutting blade, and the cutting surface easily contacts the cutting blade.

この結果、図16の側面図に示すように、切断面である積層チップ216の側面216bには、切断刃と接触したことによる多数の傷Hが形成される。このような傷Hは、積層チップ216の形状不良を引き起こす。これに加えて、内部電極112,113が側面216bから露出する場合には、短絡不良も引き起こすことがある。したがって、切断工程における歩留まりが低下する。   As a result, as shown in the side view of FIG. 16, a large number of scratches H due to the contact with the cutting blade are formed on the side surface 216b of the laminated chip 216 which is the cutting surface. Such a scratch H causes a defective shape of the laminated chip 216. In addition to this, when the internal electrodes 112 and 113 are exposed from the side surface 216b, a short circuit defect may occur. Therefore, the yield in the cutting process is reduced.

一方、本実施形態によれば、切断時において各積層チップ116の姿勢及び位置が第1外層106bによって完全に固定されるため、切断面が切断刃と接触することを防止できる。これにより、図17に示すように、傷のほとんどない側面116bが実現でき、形状不良や短絡不良に起因する歩留まりの低下を抑制できる。   On the other hand, according to the present embodiment, since the posture and position of each laminated chip 116 are completely fixed by the first outer layer 106b during cutting, it is possible to prevent the cutting surface from coming into contact with the cutting blade. As a result, as shown in FIG. 17, the side surface 116b having almost no scratches can be realized, and a decrease in yield due to a defective shape or a defective short circuit can be suppressed.

さらに、切断時に回転刃Pの先端部分が達する第1外層が、ステップS06において除去される。これにより、切断面である端面116a及び側面116bに当該先端部分に起因する段差が形成されず、傷をより確実に防止できる。   Further, the first outer layer reached by the tip portion of the rotary blade P during cutting is removed in step S06. As a result, a step due to the tip portion is not formed on the end surface 116a and the side surface 116b, which are cut surfaces, and scratches can be more reliably prevented.

また、本実施形態では、大幅な工数の増加や設備の導入をせずに、切断工程における各積層チップ116を固定することができる。これにより、生産性を維持しつつ、切断工程における歩留まりを容易に向上させることができる。   Further, in the present embodiment, it is possible to fix each laminated chip 116 in the cutting process without significantly increasing the man-hours and introducing equipment. As a result, it is possible to easily improve the yield in the cutting process while maintaining the productivity.

以上、本発明の一実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。   Although one embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment, and it goes without saying that various changes can be made without departing from the scope of the present invention.

上述の実施形態では、サイドマージン部117を積層チップ116に後付けする製造方法を示したが、これに限定されない。例えば、図18に示すように、セラミックシート101,102に、複数の矩形パターンを含む内部電極112,113を形成し、内部電極112,113周囲のマージン部分を切断することで、サイドマージン部117を有するセラミック素体111を積層チップとして個片化してもよい。この場合にも、切断面の傷や姿勢の不安定さに起因する積層チップ116の形状不良を防止できる。   In the above-described embodiment, the manufacturing method in which the side margin portion 117 is attached to the laminated chip 116 afterwards has been described, but the present invention is not limited to this. For example, as shown in FIG. 18, the side margin portion 117 is formed by forming internal electrodes 112 and 113 including a plurality of rectangular patterns on the ceramic sheets 101 and 102 and cutting a margin portion around the internal electrodes 112 and 113. The ceramic element body 111 having the above may be diced as a laminated chip. Also in this case, it is possible to prevent the defective shape of the laminated chip 116 due to the scratches on the cut surface and the unstable posture.

また、第2カバー領域107は、第2外層を有さなくてもよく、第2カバー層107aを少なくとも有していればよい。この場合は、ステップS04の第2外層107bの除去工程は不要となる。   Further, the second cover region 107 does not have to have the second outer layer, and may have at least the second cover layer 107a. In this case, the step of removing the second outer layer 107b in step S04 becomes unnecessary.

また、ステップS02の第1テープT1の貼り付け工程及びステップS05の第2テープT2の貼り付け及び第1テープT1の剥離工程は必須ではなく、例えばこれらのテープT1,T2を用いずに、切断装置の真空チャック機構等によってセラミック積層体104を固定しつつ切断してもよい。   Further, the step of attaching the first tape T1 in step S02, the step of attaching the second tape T2 in step S05, and the step of peeling off the first tape T1 are not essential. For example, cutting without using these tapes T1 and T2. The ceramic laminate 104 may be fixed and cut by a vacuum chuck mechanism of the apparatus or the like.

上述のステップS03では、回転刃Pによってセラミック積層体104を切断する態様を示したが、押切刃を用いてもよい。この場合も、切断時にセラミック積層体104を固定できるため、積層チップ116の形状不良を効果的に防止できる。   In the above-mentioned step S03, although the aspect which cuts the ceramic laminated body 104 by the rotary blade P was shown, you may use a push-cut blade. Also in this case, since the ceramic laminated body 104 can be fixed at the time of cutting, the defective shape of the laminated chip 116 can be effectively prevented.

また、上記実施形態では、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、相互に対を成す内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。   Further, in the above-described embodiment, the monolithic ceramic capacitor has been described as an example of the monolithic ceramic electronic component, but the present invention is applicable to all monolithic ceramic electronic components in which internal electrodes forming a pair are alternately arranged. Examples of such a monolithic ceramic electronic component include a piezoelectric element and the like.

10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極
16…積層チップ
17…サイドマージン部
19…第1カバー部
20…第2カバー部
104…(未焼成の)セラミック積層体
105…電極積層領域
106…第1カバー領域
106a…第1カバー層
106b…第1外層
107…第2カバー領域
107a…第2カバー層
107b…第2外層
116…(未焼成の)積層チップ
117…(未焼成の)サイドマージン部
DESCRIPTION OF SYMBOLS 10 ... Multilayer ceramic capacitor 11 ... Ceramic body 12, 13 ... Internal electrodes 14, 15 ... External electrode 16 ... Multilayer chip 17 ... Side margin part 19 ... First cover part 20 ... Second cover part 104 ... (unfired) Ceramic laminate 105 ... Electrode laminate region 106 ... First cover region 106a ... First cover layer 106b ... First outer layer 107 ... Second cover region 107a ... Second cover layer 107b ... Second outer layer 116 ... (unfired) laminate Chip 117 ... (unfired) side margin

Claims (7)

内部電極がセラミックシートを介して第1方向に積層された電極積層領域と、前記電極積層領域を前記第1方向両側からそれぞれ覆う第1カバー領域及び第2カバー領域と、を有するセラミック積層体であって、前記第1カバー領域は、前記電極積層領域上の第1カバー層と、前記第1カバー層の外側の第1外層と、を含む、セラミック積層体を準備し、
前記第2カバー領域の表面から前記第1外層に達するまで、前記第1外層を分断せずに前記セラミック積層体を切断し、
前記第1外層を除去することで、前記セラミック積層体から積層チップを個片化する
積層セラミック電子部品の製造方法。
A ceramic laminate having an electrode laminated region in which internal electrodes are laminated in a first direction via a ceramic sheet, and a first cover region and a second cover region that respectively cover the electrode laminated region from both sides in the first direction. Wherein the first cover area includes a first cover layer on the electrode laminated area and a first outer layer outside the first cover layer, and a ceramic laminated body is prepared.
Cutting the ceramic laminate without dividing the first outer layer from the surface of the second cover region to the first outer layer,
A method for manufacturing a monolithic ceramic electronic component, wherein a monolithic chip is singulated from the ceramic laminate by removing the first outer layer.
請求項1に記載の積層セラミック電子部品の製造方法であって、
回転刃によって前記セラミック積層体を切断する
積層セラミック電子部品の製造方法。
A method for manufacturing a monolithic ceramic electronic component according to claim 1,
A method for manufacturing a monolithic ceramic electronic component, comprising cutting the ceramic laminate with a rotary blade.
請求項1又は2に記載の積層セラミック電子部品の製造方法であって、
前記積層チップは、前記内部電極が露出する切断面を有し、
前記積層チップの前記切断面にサイドマージン部を形成する
積層セラミック電子部品の製造方法。
A method for manufacturing a monolithic ceramic electronic component according to claim 1 or 2, wherein
The laminated chip has a cut surface at which the internal electrodes are exposed,
A method of manufacturing a laminated ceramic electronic component, wherein a side margin portion is formed on the cut surface of the laminated chip.
請求項1から3のいずれか一項に記載の積層セラミック電子部品の製造方法であって、
前記第1外層は、前記第1方向に直交する面全体が、前記第1方向にほぼ均一な厚みで切削されることで除去される
積層セラミック電子部品の製造方法。
It is a manufacturing method of the multilayer ceramic electronic component according to any one of claims 1 to 3,
A method for manufacturing a monolithic ceramic electronic component, wherein the first outer layer is removed by cutting the entire surface orthogonal to the first direction with a substantially uniform thickness in the first direction.
請求項1から4のいずれか一項に記載の積層セラミック電子部品の製造方法であって、
前記第1外層は、50μm以上である
積層セラミック電子部品の製造方法。
A method for manufacturing a monolithic ceramic electronic component according to any one of claims 1 to 4,
The first outer layer has a thickness of 50 μm or more.
請求項1から5のいずれか一項に記載の積層セラミック電子部品の製造方法であって、
前記第2カバー領域は、前記電極積層領域上の第2カバー層と、前記第2カバー層の外側の第2外層と、を含み、
前記セラミック積層体の切断後、前記第2外層を除去する
積層セラミック電子部品の製造方法。
A method for manufacturing a monolithic ceramic electronic component according to any one of claims 1 to 5, comprising:
The second cover region includes a second cover layer on the electrode laminated region and a second outer layer outside the second cover layer,
A method of manufacturing a laminated ceramic electronic component, wherein the second outer layer is removed after cutting the ceramic laminated body.
請求項6に記載の積層セラミック電子部品の製造方法であって、
前記第2外層は、前記第1方向に直交する面全体が、前記第1方向にほぼ均一な厚みで切削されることで除去される
積層セラミック電子部品の製造方法。
A method for manufacturing a monolithic ceramic electronic component according to claim 6, wherein
The method for manufacturing a monolithic ceramic electronic component, wherein the second outer layer is removed by cutting the entire surface orthogonal to the first direction in a substantially uniform thickness in the first direction.
JP2018195231A 2018-10-16 2018-10-16 Manufacturing method for multilayer ceramic electronic component Active JP7232010B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018195231A JP7232010B2 (en) 2018-10-16 2018-10-16 Manufacturing method for multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018195231A JP7232010B2 (en) 2018-10-16 2018-10-16 Manufacturing method for multilayer ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2020064940A true JP2020064940A (en) 2020-04-23
JP7232010B2 JP7232010B2 (en) 2023-03-02

Family

ID=70387553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018195231A Active JP7232010B2 (en) 2018-10-16 2018-10-16 Manufacturing method for multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP7232010B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122455A (en) * 1993-10-20 1995-05-12 Murata Mfg Co Ltd Manufacture of multilayered ceramic electronic component
US5800761A (en) * 1996-10-08 1998-09-01 International Business Machines Corporation Method of making an interface layer for stacked lamination sizing and sintering
JP2002134352A (en) * 2000-10-23 2002-05-10 Murata Mfg Co Ltd Method for manufacturing laminated ceramic electronic component
JP2005191409A (en) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd Method for manufacturing laminated ceramic capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122455A (en) * 1993-10-20 1995-05-12 Murata Mfg Co Ltd Manufacture of multilayered ceramic electronic component
US5800761A (en) * 1996-10-08 1998-09-01 International Business Machines Corporation Method of making an interface layer for stacked lamination sizing and sintering
JP2002134352A (en) * 2000-10-23 2002-05-10 Murata Mfg Co Ltd Method for manufacturing laminated ceramic electronic component
JP2005191409A (en) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd Method for manufacturing laminated ceramic capacitor

Also Published As

Publication number Publication date
JP7232010B2 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US11017949B2 (en) Multi-layer ceramic capacitor and method of producing the same
CN108573811B (en) Multilayer ceramic capacitor and method for manufacturing same
US10141114B2 (en) Multi-layer ceramic capacitor and method of producing the same
US10269498B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP2018067566A (en) Multilayer ceramic capacitor and method for manufacturing the same
JP6346910B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
CN108695070B (en) Multilayer ceramic capacitor
US20170287643A1 (en) Method of Producing Multi-Layer Ceramic Electronic Component and Multi-Layer Ceramic Electronic Component
JP7531983B2 (en) Manufacturing method of multilayer ceramic capacitor and multilayer ceramic capacitor
JP2018148117A (en) Multilayer ceramic capacitor and manufacturing method thereof
JP6487364B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2017157754A (en) Manufacturing method of multilayer ceramic electronic component, manufacturing device of multilayer ceramic electronic component, ceramic element body, and multilayer ceramic electronic component
JP2020102479A (en) Multilayer ceramic electronic component and manufacturing method thereof
JP7385374B2 (en) Multilayer ceramic electronic components
JP2021158132A (en) Method for manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component
JP2021064637A (en) Method for manufacturing laminated ceramic electronic component
JP7232010B2 (en) Manufacturing method for multilayer ceramic electronic component
TW202101492A (en) Multi-layer ceramic electronic component and method of producing the same
JP7122121B2 (en) Manufacturing method for multilayer ceramic electronic component
JP7328749B2 (en) Laminated ceramic electronic component and manufacturing method thereof
JP2019145834A (en) Method for manufacturing multilayer ceramic capacitor
JP2019204817A (en) Method of manufacturing multilayer ceramic electronic component
US20230187132A1 (en) Multilayer ceramic electronic component, manufacturing method thereof, circuit board, and package
JP7213644B2 (en) Manufacturing method for multilayer ceramic electronic component
WO2023120216A1 (en) Multilayer ceramic electronic component and method for producing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210902

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230217

R150 Certificate of patent or registration of utility model

Ref document number: 7232010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150