JP2020061459A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2020061459A JP2020061459A JP2018191707A JP2018191707A JP2020061459A JP 2020061459 A JP2020061459 A JP 2020061459A JP 2018191707 A JP2018191707 A JP 2018191707A JP 2018191707 A JP2018191707 A JP 2018191707A JP 2020061459 A JP2020061459 A JP 2020061459A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- processing method
- functional layer
- substrate
- plasma etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 89
- 239000010410 layer Substances 0.000 claims abstract description 76
- 239000002346 layers by function Substances 0.000 claims abstract description 76
- 238000001020 plasma etching Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 34
- 230000001678 irradiating effect Effects 0.000 claims abstract description 6
- 238000012545 processing Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 20
- 238000010030 laminating Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 abstract description 29
- 230000035699 permeability Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 25
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000003507 refrigerant Substances 0.000 description 5
- 238000002679 ablation Methods 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Laser Beam Processing (AREA)
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
Description
本発明は、ウェーハの加工方法、特にプラズマダイシングに関する。 The present invention relates to a wafer processing method, and more particularly to plasma dicing.
シリコン基板等からなる半導体ウェーハは、個々のデバイスチップに分割するため、切削ブレードやレーザー光線を用いた加工方法が適用されることが知られている。これらの加工方法は、分割予定ライン(ストリート)を1本ずつ加工してウェーハをデバイスチップに分割する。近年の電子機器の小型化からデバイスチップの軽薄短小化、コスト削減が進み、サイズが従来のように10mmを超えるようなデバイスチップから2mm以下のようなサイズの小さなデバイスチップが数多く生産されている。サイズの小さなデバイスチップを製造する場合、1枚のウェーハに対する分割予定ラインの数が激増し、1ラインずつの加工では加工時間も長くなってしまう。 It is known that a semiconductor wafer made of a silicon substrate or the like is divided into individual device chips, and thus a processing method using a cutting blade or a laser beam is applied. In these processing methods, the planned dividing lines (streets) are processed one by one to divide the wafer into device chips. Due to the recent miniaturization of electronic devices, lighter, thinner, shorter, and smaller device chips, and cost reductions have progressed, and many device chips with a size of 2 mm or less have been produced from device chips with a size of more than 10 mm as in the past. . When manufacturing a small-sized device chip, the number of lines to be divided into a single wafer is drastically increased, and processing time for each line becomes long.
そこで、ウェーハの分割予定ライン全てを一括で加工するプラズマダイシングという手法が開発されている(例えば、特許文献1参照)。特許文献1に示されたプラズマダイシングは、マスクによって遮蔽された領域以外をプラズマエッチングによって除去し、ウェーハ単位で加工を実施するため、分割予定ラインの本数が多くなっても加工時間が劇的に長くなることがないという効果がある。
Therefore, a technique called plasma dicing has been developed in which all the planned dividing lines of the wafer are collectively processed (for example, refer to Patent Document 1). In the plasma dicing shown in
しかしながら、特許文献1に示されたプラズマダイシングは、エッチングによって除去する領域のみを正確に露出させるために、それぞれのウェーハの分割予定ラインにあった精密なマスクを準備する必要がある(例えば、特許文献2及び特許文献3参照)。
However, in the plasma dicing shown in
しかしながら、特に、特許文献2及び特許文献3に示されたマスクは、製造コスト及び製造工数の抑制、マスクを位置合わせする技術の確立など、切削加工等に比べてコストが高く難易度の高い課題が残されていた。
However, in particular, the masks disclosed in
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、コストを抑制しながらもプラズマエッチングを行うことができるウェーハの加工方法を提供することである。 The present invention has been made in view of the above problems, and an object thereof is to provide a wafer processing method capable of performing plasma etching while suppressing costs.
上述した課題を解決し、目的を達成するために、本発明のウェーハの加工方法は、基板の表面に機能層が積層され複数のデバイスが形成されたウェーハを、該複数のデバイスを区画する分割予定ラインに沿って分割するウェーハの加工方法であって、該ウェーハの表面の該機能層側に保護部材を配設する保護部材配設ステップと、該基板に対して透過性を有する波長のレーザー光線の集光点を該基板の裏面付近に位置付け、ウェーハの裏面から該分割予定ラインに沿って該レーザー光線を照射し、裏面に表出する改質層又は基板の内部の改質層から延びたクラックをウェーハに形成する改質層形成ステップと、チャックテーブルで該保護部材側を保持したウェーハの裏面側にプラズマ状態のエッチングガスを供給し、該改質層又は基板の内部の改質層から延びたクラックを含む該分割予定ラインに沿った基板の領域をエッチングして除去するプラズマエッチングステップと、該プラズマエッチングステップを実施した後に、該機能層に対して吸収性を有する波長のレーザー光線をウェーハの裏面側から露出した該機能層に照射し、分割予定ラインに沿って該機能層を分割する機能層分割ステップと、を備えることを特徴とする。 In order to solve the above-mentioned problems and to achieve the object, a wafer processing method of the present invention is a wafer in which a functional layer is laminated on a surface of a substrate to divide a wafer into a plurality of devices. A method of processing a wafer which is divided along a predetermined line, comprising a protective member disposing step of disposing a protective member on the functional layer side of the surface of the wafer, and a laser beam having a wavelength transparent to the substrate. The focal point of is located near the back surface of the substrate, the laser beam is irradiated from the back surface of the wafer along the dividing line, and the crack extends from the modified layer exposed on the back surface or the modified layer inside the substrate. Forming a modified layer on the wafer, and supplying an etching gas in a plasma state to the back surface side of the wafer holding the protective member side by a chuck table to form the inside of the modified layer or the substrate. A plasma etching step of etching and removing a region of the substrate along the planned dividing line including a crack extending from the modified layer, and a wavelength having an absorptivity for the functional layer after the plasma etching step is performed. Irradiating the laser beam on the functional layer exposed from the back surface side of the wafer, and dividing the functional layer along the division line, the functional layer dividing step.
前記ウェーハの加工方法おいて、該プラズマエッチングステップでは、該ウェーハを収容する真空チャンバーの外部でプラズマ状態にしたエッチングガスを供給管路を経由して該真空チャンバーに供給しても良い。 In the wafer processing method, in the plasma etching step, an etching gas in a plasma state outside the vacuum chamber accommodating the wafer may be supplied to the vacuum chamber via a supply pipeline.
前記ウェーハの加工方法において、該プラズマエッチングステップの前に、ウェーハの裏面を予め研削する予備研削ステップと、を備えても良い。 The wafer processing method may further include a preliminary grinding step of previously grinding the back surface of the wafer before the plasma etching step.
前記ウェーハの加工方法において、該プラズマエッチングステップの後に、ウェーハの裏面を仕上げ厚さまで研削する仕上げ研削ステップと、を備えても良い。 The wafer processing method may further include a finish grinding step of grinding the back surface of the wafer to a finish thickness after the plasma etching step.
本願発明のウェーハの加工方法は、コストを抑制しながらもプラズマエッチングを行うことができるという効果を奏する。 The wafer processing method of the present invention has an effect that plasma etching can be performed while suppressing cost.
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 Modes (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the contents described in the embodiments below. Further, the constituent elements described below include those that can be easily conceived by those skilled in the art and those that are substantially the same. Furthermore, the configurations described below can be appropriately combined. Further, various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.
〔実施形態1〕
本発明の実施形態1に係るウェーハの加工方法を図面に基づいて説明する。図1は、実施形態1に係るウェーハの加工方法の加工対象のウェーハの一例を示す斜視図である。図2は、実施形態1に係るウェーハの加工方法の流れを示すフローチャートである。
[Embodiment 1]
A wafer processing method according to
実施形態1に係るウェーハの加工方法は、図1に示すウェーハ1の加工方法である。実施形態1では、ウェーハ1は、シリコン、サファイア、又はガリウムヒ素などを基板2とする円板状の半導体ウェーハや光デバイスウェーハである。ウェーハ1は、図1に示すように、基板2の表面3に機能層4が積層されて複数のデバイス5が形成されている。機能層4は、SiOF、BSG(SiOB)等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜(Low−k膜)を含む。機能層4は、基板2の表面3に積層されている。
The wafer processing method according to the first embodiment is the
デバイス5は、表面3の交差する複数の分割予定ライン6で区画された各領域にそれぞれ形成されている。即ち、分割予定ライン6は、複数のデバイス5を区画するものである。デバイス5を構成する回路は、機能層4により形成されている。なお、実施形態1において、デバイス5は、切削加工によりウェーハ1から分割されるデバイスよりも小型であり、例えば、1mm×1mm程度の大きさであり、プラズマエッチング(プラズマダイシングともいう)により個々に分割されるのに好適なものである。また、ウェーハ1は、分割予定ライン6の少なくとも一部において、機能層4側に図示しない金属膜とTEG(Test Element Group)とのうち少なくとも一方が形成されてもいい。TEGは、デバイス5に発生する設計上や製造上の問題を見つけ出すための評価用の素子である。
The
実施形態1に係るウェーハの加工方法は、ウェーハ1を分割予定ライン6に沿って個々のデバイス5に分割するとともに、デバイス5を仕上げ厚さ100まで薄化する方法である。ウェーハの加工方法は、図2に示すように、保護部材配設ステップST1と、改質層形成ステップST2と、プラズマエッチングステップST3と、機能層切断ステップST4と、仕上げ研削ステップST5と、ダイアタッチフィルム貼着ステップST6と、ダイアタッチフィルム分割ステップST7とを備える。
The wafer processing method according to the first embodiment is a method of dividing the
(保護部材配設ステップ)
図3は、図2に示すウェーハの加工方法の保護部材配設ステップにおいて、ウェーハの機能層側と基台上の接着材とを対向させた状態を示す斜視図である。図4は、図2に示すウェーハの加工方法の保護部材配設ステップにおいて、ウェーハの機能層に基台を貼着した状態を示す斜視図である。
(Protection member installation step)
FIG. 3 is a perspective view showing a state in which the functional layer side of the wafer and the adhesive on the base are opposed to each other in the protective member disposing step of the wafer processing method shown in FIG. FIG. 4 is a perspective view showing a state in which the base is attached to the functional layer of the wafer in the protective member disposing step of the wafer processing method shown in FIG.
保護部材配設ステップST1は、ウェーハ1の基板2の表面3の機能層4側に保護部材である基台200を貼着するステップである。なお、実施形態1において、基台200は、伸縮量が所定以下であり、好ましくは、基台200の外縁の一部等を支持した際に、基台200上に貼着されたウェーハ1を合わせた自重などにより、基台200が所定以上変形することなく、平坦な面上に載置された時と類似の形状を維持できる程度の剛性を有するものであるが、本発明では、保護部材は、基台200に限定されない。実施形態1において、基台200は、外径がウェーハ1の外径以上の円板状に形成され、ガラスからなるガラス基板、セラミックスからなるセラミックス基板、樹脂からなる樹脂プレートのいずれかである。また、実施形態1において、基台200の表面は、図3に示すように、UV(紫外)線、熱、電界及び化学剤の少なくとも一つの外的刺激によって硬化して粘着力が減少する接着材201が全体に塗布される。なお、接着材201が、外的刺激である紫外線が照射されて硬化するものである場合には、基台200は、透光性を有するように透明又は半透明な材料で構成されるのが望ましい。
The protective member disposing step ST1 is a step of adhering a base 200 which is a protective member to the
実施形態1において、保護部材配設ステップST1では、図3に示すように、ウェーハ1の基板2の表面3に積層された機能層4と、基板2に塗布された接着材201とを対向させる。実施形態1において、保護部材配設ステップST1では、図4に示すように、接着材201に機能層4を貼着して、基台200は、接着材201でウェーハ1に貼着される。ウェーハの加工方法は、ウェーハ1の機能層4側に基台200を貼着すると、改質層形成ステップST2に進む。なお、実施形態1において、保護部材配設ステップST1では、ウェーハ1の機能層4側に基台200を貼着したが、本発明は、環状フレームの開口にテープでウェーハ1が支持されるフレームユニットを構成しても良い。
In the first embodiment, in the protective member disposing step ST1, as shown in FIG. 3, the
(改質層形成ステップ)
図5は、図2に示されたウェーハの加工方法の改質層形成ステップを一部断面で示す側面図である。図6は、図2に示されたウェーハの加工方法の改質層形成ステップ後のウェーハの要部の断面図である。
(Reforming layer forming step)
FIG. 5 is a side view showing a modified layer forming step of the wafer processing method shown in FIG. 2 in a partial cross section. FIG. 6 is a cross-sectional view of the essential part of the wafer after the modified layer forming step of the wafer processing method shown in FIG.
改質層形成ステップST2は、ウェーハ1の基板2に対して透過性を有する波長のレーザー光線11の集光点11−1を基板2の内部の裏面7付近に位置付け、ウェーハ1の裏面7から分割予定ライン6に沿ってレーザー光線11を照射するステップである。また、実施形態1において、改質層形成ステップST2は、裏面7に表出する改質層300をウェーハ1の基板2の内部に形成するステップである。なお、改質層300とは、密度、屈折率、機械的強度やその他の物理的特性が周囲のそれとは異なる状態になった領域のことを意味し、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域、及びこれらの領域が混在した領域等を例示できる。実施形態1では、改質層300の機械的な強度は、周囲の機械的な強度よりも低い。
In the modified layer forming step ST2, the condensing point 11-1 of the
実施形態1において、改質層形成ステップST2では、図5に示すように、レーザー加工装置10のチャックテーブル13の保持面14に基台200を介してウェーハ1の機能層4側を吸引保持する。改質層形成ステップST2では、レーザー加工装置10の図示しない赤外線カメラがウェーハ1の裏面7を撮像して分割予定ライン6を検出し、ウェーハ1とレーザー光線11を照射するレーザー光線照射ユニット12との位置合わせを行なうアライメントを遂行する。
In
改質層形成ステップST2では、レーザー加工装置10は、図5に示すように、ウェーハ1とレーザー光線照射ユニット12とを分割予定ライン6に沿って相対的に移動させながらレーザー光線照射ユニット12から基板2に対して透過性を有する波長のレーザー光線11の集光点11−1を基板2の内部の裏面7付近に設定して、レーザー光線51をウェーハ1の裏面7側から照射する。改質層形成ステップST2では、レーザー加工装置10は、図6に示すように、分割予定ライン6に沿って基板2の内部に改質層300を形成する。
In the modified layer forming step ST2, as shown in FIG. 5, the
実施形態1において、改質層形成ステップST2では、レーザー加工装置10は、例えば、図5に示す点線で示す位置から実線で示す位置に向かってチャックテーブル13に対してレーザー光線照射ユニット12を各分割予定ライン6に沿って相対的に移動させながらレーザー光線11をウェーハ1の分割予定ライン6に照射する。また、実施形態1において、改質層形成ステップST2では、レーザー加工装置10は、レーザー光線11の集光点11−1を、改質層300が裏面7側に表出する位置に設定する。実施形態1では、改質層300が裏面7側に表出する位置は、裏面7付近の位置である。なお、実施形態1において、改質層形成ステップST2では、レーザー加工装置10は、各分割予定ライン6において、ウェーハ1とレーザー光線照射ユニット12とを分割予定ライン6に沿って相対的に複数回移動させながらレーザー光線11を照射するが、本発明では、各分割予定ライン6においてウェーハ1とレーザー光線照射ユニット12とを相対的に移動させる回数は、実施形態1の回数に限定されない。ウェーハ1とレーザー光線照射ユニット12とを相対的に複数回移動させる場合、集光点11−1の位置を回数を重ねるにつれ高い位置(裏面7に近い位置)に設定し複数層の改質層300を形成するのが好ましい。ウェーハの加工方法は、図6に示すように、全ての分割予定ライン6において裏面7側に表出した改質層300を形成すると、プラズマエッチングステップST3に進む。
In the modified layer forming step ST2 in the first embodiment, the
(プラズマエッチングステップ)
図7は、図2に示されたウェーハの加工方法のプラズマエッチングステップで用いられるエッチング装置の構成を示す断面図である。図8は、図2に示されたウェーハの加工方法のプラズマエッチングステップ中のウェーハの要部の断面図である。図9は、図2に示されたウェーハの加工方法のプラズマエッチングステップ後のウェーハの要部の断面図である。
(Plasma etching step)
FIG. 7 is a cross-sectional view showing the configuration of an etching apparatus used in the plasma etching step of the wafer processing method shown in FIG. FIG. 8 is a cross-sectional view of an essential part of the wafer during the plasma etching step of the method for processing a wafer shown in FIG. FIG. 9 is a cross-sectional view of an essential part of the wafer after the plasma etching step of the method for processing a wafer shown in FIG.
プラズマエッチングステップST3は、図7に示すエッチング装置20の真空チャンバー25内のチャックテーブル21で基台200側を保持したウェーハ1の裏面7側にプラズマ状態のエッチングガス400(図8に示す)を供給して、裏面7に表出した改質層300を含む分割予定ライン6に沿った基板2の領域をエッチングして除去し、基板2を分割予定ライン6に沿って分割するステップである。プラズマエッチングステップST3で用いられるエッチング装置20は、電極に高周波電力を印加してウェーハ1を収容した密閉空間内でエッチングガスなどをプラズマ状態にするものではなく、プラズマ状態のエッチングガス400を真空チャンバー25内のウェーハ1を収容した密閉空間27に導入するリモートプラズマ方式のプラズマエッチング装置である。
In the plasma etching step ST3, a plasma state etching gas 400 (shown in FIG. 8) is applied to the
プラズマエッチングステップST3では、エッチング装置20の制御ユニット22が、ゲート作動ユニット23を作動してゲート24を図7中の下方に移動させ、真空チャンバー25の開口26を開ける。次に、図示しない搬出入手段によって改質層形成ステップST2が実施されたウェーハ1を開口26を通して真空チャンバー25内の密閉空間27に搬送し、下部電極28を構成する被加工物保持部29のチャックテーブル21(静電チャック、ESC:Electrostatic chuck)上に基台200を介してウェーハ1の機能層4側を載置する。制御ユニット22は、被加工物保持部29内に設けられた電極32,33に電力を印加してチャックテーブル21上にウェーハ1を吸着保持する。
In the plasma etching step ST3, the
制御ユニット22は、ゲート作動ユニット23を作動してゲート24を上方に移動させ、真空チャンバー25の開口26を閉じる。
The
制御ユニット22は、ガス排出ユニット35を作動して真空チャンバー25内の密閉空間27を真空排気して、図示しない不活性ガス供給ユニットを作動して配管45を通して密閉空間27内に不活性ガスを供給し、密閉空間27の圧力を所定の圧力に維持するとともに、冷媒供給ユニット36を作動させて下部電極28内に設けられた冷媒導入通路37、冷却通路38及び冷媒排出通路39に冷媒であるヘリウムガスを循環させて、下部電極28の異常昇温を抑制する。なお、不活性ガス供給ユニットが供給する不活性ガスは、アルゴンガス(Ar)、ヘリウムガス(He)等の希ガスや、希ガスに窒素ガス(N2)、又は水素ガス(H2)等を混合した混合ガス等で構成することができる。
The
次に、制御ユニット22は、真空チャンバー25の上壁に貫通した供給管路46に接続したエッチングガス供給ユニット40を作動するとともに、供給管路46内を流れるエッチングガスに高周波電力を加えるための電極47に高周波電源42からプラズマ状態のエッチングガス400を生成する高周波電力を印加する。すると、プラズマ状態のエッチングガス400が、供給管路46内で発生し、このプラズマ状態のエッチングガス400は、供給管路46から密閉空間27に供給されるとともに真空チャンバー25の上壁に取り付けられた分散部材48により分散される。
Next, the
プラズマエッチングステップST3では、プラズマ状態のエッチングガス400がウェーハ1の裏面7に供給されるとともに改質層300のように狭い隙間にも入り込む。プラズマエッチングステップST3では、プラズマ状態のエッチングガス400がウェーハ1の裏面7、及び改質層300の内部をエッチングして、改質層300を含む領域が除去され図9に示す溝301を形成するとともに、溝301の幅を広げ、溝301を基板2の表面3に向かって進行させる。このように、プラズマエッチングステップST3では、エッチング装置20によって、ウェーハ1を収容する真空チャンバー25の外部でプラズマ状態にしたエッチングガス400を、供給管路46を経由して真空チャンバー25に供給して、ウェーハ1をプラズマエッチングする。
In the plasma etching step ST3, the
プラズマエッチングステップST3では、制御ユニット22は、溝301の深さやウェーハ1の厚さに応じて、ウェーハ1をプラズマエッチングする所定時間が予め設定されている。プラズマエッチングステップST3において、所定時間、プラズマエッチングされたウェーハ1は、図9に示すように、裏面7全体がエッチングされて、厚さ101分薄化されている。また、所定時間、プラズマエッチングされたウェーハ1は、図9に示すように、溝301の底に残存する基板2がエッチングされ除去され、溝301が機能層4に到達している。ウェーハ1は、基板2が溝301により分割され、溝301内に機能層4が露出して、溝301の底に機能層4が残っている。また、実施形態1において、プラズマエッチングステップST3において形成される溝301は、裏面7から表面3に向かうにしたがって幅が徐々に狭く形成されている。ウェーハの加工方法は、プラズマエッチングステップST3を終了すると、基台200に保持された状態のままウェーハ1を真空チャンバー25から搬出し、機能層切断ステップST4に進む。なお、図9は、プラズマエッチングステップST3後のウェーハ1が溝301の底の基板2を除去している例を示しているが、本発明では、溝301の底に僅かに基板2が残っていても良い。
In the plasma etching step ST3, the
(機能層切断ステップ)
図10は、図2に示されたウェーハの加工方法の機能層切断ステップを示す断面図である。図11は、図2に示されたウェーハの加工方法の機能層切断ステップ後のウェーハの要部の断面図である。
(Functional layer cutting step)
FIG. 10 is a sectional view showing a functional layer cutting step of the wafer processing method shown in FIG. FIG. 11 is a cross-sectional view of the essential part of the wafer after the step of cutting the functional layer of the method for processing a wafer shown in FIG.
機能層切断ステップST4は、プラズマエッチングステップST3を実施した後に、図10に示すレーザー加工装置50のチャックテーブル53の保持面54でウェーハ1の基台200側を保持し、機能層4に対して吸収性を有する波長のレーザー光線51の集光点51−1をエッチングした溝301の底に位置づけて、レーザー光線11をウェーハ1の裏面7側から露出した機能層4に照射し、分割予定ライン6に沿って機能層4を溝301に沿って切断するステップである。
In the functional layer cutting step ST4, after performing the plasma etching step ST3, the
機能層切断ステップST4では、レーザー加工装置50が、チャックテーブル53の保持面54に基台200を介してウェーハ1の機能層4側を保持し、図10に示すように、レーザー光線照射ユニット52とチャックテーブル53とを分割予定ライン6に沿って相対的に移動させながらレーザー光線照射ユニット52から機能層4に対して吸収性を有する波長(例えば、355nm)のレーザー光線51の集光点51−1を溝301の底に露出した機能層4に設定して、レーザー光線51を機能層4に照射する。機能層切断ステップST4では、各分割予定ライン6において、溝301の底で露出した機能層4にアブレーション加工を施して、溝301の底で露出した機能層4を切断して、ウェーハ1を個々のデバイス5に分割する。なお、機能層切断ステップST4では、図示しない分割予定ライン6に形成された金属膜やTEGも分割する。ウェーハの加工方法は、図11に示すように、全ての分割予定ライン6において溝301の底で露出した機能層4を分割すると、仕上げ研削ステップST5に進む。
In the functional layer cutting step ST4, the
(仕上げ研削ステップ)
図12は、図2に示されたウェーハの加工方法の仕上げ研削ステップを示す側断面図である。仕上げ研削ステップST5は、プラズマエッチングステップST3及び機能層切断ステップST4の後に、研削ユニットである仕上げ研削装置60のチャックテーブル61の保持面62で基台200側を保持したウェーハ1の裏面7を研削し、ウェーハ1を仕上げ厚さ100にするステップである。
(Finishing grinding step)
FIG. 12 is a side sectional view showing a finish grinding step of the wafer processing method shown in FIG. In the finishing grinding step ST5, after the plasma etching step ST3 and the functional layer cutting step ST4, the
仕上げ研削ステップST5では、仕上げ研削装置60が、チャックテーブル61の保持面62に基台200を介してウェーハ1の機能層4側を吸引保持する。仕上げ研削ステップST5では、図12に示すように、仕上げ研削装置60が、スピンドル63により仕上げ研削用の研削ホイール64を回転しかつチャックテーブル61を軸心回りに回転しながら研削水を供給するとともに、仕上げ研削用砥石65をチャックテーブル61に所定の送り速度で近づけることによって、仕上げ研削用砥石65でウェーハ1即ちデバイス5の裏面7を仕上げ研削する。仕上げ研削ステップST5では、仕上げ厚さ100になるまでウェーハ1即ちデバイス5を研削する。ウェーハの加工方法は、仕上げ研削装置60が、仕上げ厚さ100までウェーハ1即ちデバイス5を薄化するとダイアタッチフィルム貼着ステップST6に進む。
In the finish grinding step ST5, the
(ダイアタッチフィルム貼着ステップ)
図13は、図2に示されたウェーハの加工方法のダイアタッチフィルム貼着ステップ後のウェーハの断面図である。ダイアタッチフィルム貼着ステップST6は、プラズマエッチングステップST3、機能層切断ステップST4及び仕上げ研削ステップST5の後に、ウェーハ1の裏面7にダイアタッチフィルム210を貼着するステップである。
(Step of attaching die attach film)
FIG. 13 is a cross-sectional view of the wafer after the die attach film attaching step of the wafer processing method shown in FIG. The die attach film attaching step ST6 is a step of attaching the die attach
ダイアタッチフィルム貼着ステップST6では、仕上げ研削ステップST5において仕上げ研削されたウェーハ1即ちデバイス5の裏面7にデバイス5を接着するためのダイアタッチフィルム210を貼着する。ダイアタッチフィルム貼着ステップST6では、図13に示すように、外周縁に環状フレーム204が貼着するとともにダイシングテープ203に積層されたダイアタッチフィルム210をウェーハ1の裏面7に貼着し、機能層4から基台200を接着材201とともに剥がす。ウェーハの加工方法は、基台200を機能層4から剥がすと、ダイアタッチフィルム分割ステップST7に進む。
In the die attach film attaching step ST6, the die attach
(ダイアタッチフィルム分割ステップ)
図14は、図2に示されたウェーハの加工方法のダイアタッチフィルム分割ステップを示す断面図である。図15は、図2に示されたウェーハの加工方法のダイアタッチフィルム分割ステップ後のウェーハの要部の断面図である。ダイアタッチフィルム分割ステップST7は、溝301に沿ってダイアタッチフィルム210に図14に示すレーザー加工装置70がレーザー光線74を照射してダイアタッチフィルム210を分割するステップである。
(Die attach film dividing step)
FIG. 14 is a cross-sectional view showing a die attach film dividing step of the wafer processing method shown in FIG. FIG. 15 is a cross-sectional view of an essential part of the wafer after the die attach film dividing step of the wafer processing method shown in FIG. The die attach film dividing step ST7 is a step of dividing the die attach
ダイアタッチフィルム分割ステップST7では、図14に示すように、レーザー加工装置70がレーザー光線照射ユニット73と図示しないチャックテーブルとを分割予定ライン6に沿って相対的に移動させながらレーザー光線照射ユニット73からダイアタッチフィルム210に対して吸収性を有する波長(例えば、355nm)のレーザー光線74を溝301内で露出したダイアタッチフィルム210に照射する。ダイアタッチフィルム分割ステップST7では、各分割予定ライン6において、溝301内で露出したダイアタッチフィルム210にアブレーション加工を施して、溝301内で露出したダイアタッチフィルム210を分割する。ウェーハの加工方法は、図15に示すように、全ての分割予定ライン6において溝301内で露出したダイアタッチフィルム210を分割すると、ダイアタッチフィルム分割ステップST7を終了する。なお、その後、デバイス5は、ダイアタッチフィルム210毎、図示しないピックアップによりダイシングテープ211からピックアップされる。
In the die attach film dividing step ST7, as shown in FIG. 14, the
実施形態1に係るウェーハの加工方法は、改質層形成ステップST2において裏面7から分割予定ライン6に沿って裏面7に表出する改質層300を形成した後、プラズマエッチングステップST3において裏面7側からプラズマエッチングすることで、裏面7側に改質層300をエッチングして溝301を形成するとともに、溝301を基板2の表面3に向かって進行させて、ウェーハ1を分割する。ウェーハの加工方法は、改質層300が先だって深くエッチングされるので、マスクを不要としたプラズマダイシングを実現することができる。このために、ウェーハの加工方法は、切削加工により分割するデバイスよりも小型であるためにプラズマエッチングで分割するのに好適なデバイス5を備えるウェーハ1の加工方法において、高価なマスクが不要となる。その結果、ウェーハの加工方法は、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5に分割することができる。
In the method for processing a wafer according to the first embodiment, in the modified layer forming step ST2, the modified
また、ウェーハの加工方法は、機能層切断ステップST4において、個々のデバイス5に分割されたウェーハ1が剛性を有する基台200に固定されているため、機能層切断ステップST4後の工程へのウェーハ1の搬送時及び機能層切断ステップST4後の工程の実施時にデバイス同士が擦れることなく、容易に実施することができる。
Further, in the wafer processing method, in the functional layer cutting step ST4, since the
また、ウェーハの加工方法は、改質層形成ステップST2及び仕上げ研削ステップST5前の保護部材配設ステップST1において、機能層4側に基台200が貼着されている。このために、仕上げ研削ステップST5時に生じるコンタミがデバイス5に付着することを抑制することができる。
Further, in the wafer processing method, the
また、ウェーハの加工方法は、機能層切断ステップST4において、溝301の底に残った機能層4にレーザー光線51を照射して分割するので、Low−k膜等のデバイス5を形成する機能層4がプラズマエッチングステップST3をした後の溝301の底に残ったとしても、溝301に沿ってレーザーアブレーションする。このために、ウェーハの加工方法は、Low−k膜等の機能層4が積層されたウェーハ1を個々のデバイス5に分割することができる。また、ウェーハの加工方法は、機能層切断ステップST4前の保護部材配設ステップST1において、機能層4側に基台200が貼着され、機能層切断ステップST4において、裏面7側からレーザー光線51を溝301の底の機能層4に照射するので、アブレーション加工時に生じるデブリが基板2の表面3に設けられたデバイス5に付着することを抑制することができる。また、ウェーハの加工方法は、機能層切断ステップST4において、レーザーアブレーションするのが機能層4だけなので、デブリも非常に少なくなり、溝301の両側に付着するデブリの量を極限まで抑制できる。
Further, in the wafer processing method, in the functional layer cutting step ST4, the
また、ウェーハの加工方法は、プラズマエッチングステップST3において、基板2を分割予定ライン6に沿って分割するために、個々に分割されたデバイス5の側面がプラズマエッチングによって除去された面である。このために、ウェーハの加工方法は、切削加工やレーザー加工による欠け及び改質層300が個々に分割されたデバイス5の側面に残らず、抗折強度が高いデバイス5を製造できる、という効果も奏する。
Further, in the wafer processing method, in the plasma etching step ST3, in order to divide the
また、ウェーハの加工方法は、プラズマエッチングステップST3後の仕上げ研削ステップST5において、ウェーハ1の裏面7を研削して、仕上げ厚さ100にウェーハ1を薄化するので、プラズマエッチングステップST3でのウェーハ1の除去量が変動しても、所定寸法のデバイス5を得ることができる。
Further, in the wafer processing method, in the finish grinding step ST5 after the plasma etching step ST3, the
また、ウェーハの加工方法は、ダイアタッチフィルム貼着ステップST6と、ダイアタッチフィルム分割ステップST7とを備えるので、基板などに固定可能なデバイス5を得ることができる。
Further, since the wafer processing method includes the die attach film attaching step ST6 and the die attach film dividing step ST7, the
また、ウェーハの加工方法は、プラズマエッチングステップST3において、リモートプラズマ方式のエッチング装置20を用いるので、エッチング装置20ではエッチングガスに混入するイオンが供給管路46の内面に衝突して真空チャンバー25内の密閉空間27に到達することを抑制でき、ラジカルが高濃度なエッチングガス400を供給できるので、裏面7に表出した改質層300を通して基板2の内部にプラズマ状態のエッチングガスを引き込むことができ、デバイス5毎に分割することができる。
Further, in the wafer processing method, since the remote plasma
〔実施形態2〕
本発明の実施形態2に係るウェーハの加工方法を図面に基づいて説明する。図16は、実施形態2に係るウェーハの加工方法の流れを示すフローチャートである。図17は、図16に示されたウェーハの加工方法の予備研削ステップを示す側断面図である。図18は、図16に示されたウェーハの加工方法の予備研削ステップ後のウェーハの要部の断面図である。なお、図16、図17及び図18は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 2]
A wafer processing method according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 16 is a flowchart showing the flow of the wafer processing method according to the second embodiment. FIG. 17 is a side sectional view showing a preliminary grinding step of the wafer processing method shown in FIG. FIG. 18 is a cross-sectional view of the essential part of the wafer after the pre-grinding step of the wafer processing method shown in FIG. 16, 17, and 18, the same parts as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted.
実施形態2に係るウェーハの加工方法は、図16に示すように、予備研削ステップST10を備えること以外、実施形態1と同じである。予備研削ステップST10は、プラズマエッチングステップST3の前に、研削装置80のチャックテーブル81で基台200側を保持したウェーハ1の裏面7を予め研削するステップである。実施形態2において、ウェーハの加工方法は、予備研削ステップST10を保護部材配設ステップST1の後でかつ改質層形成ステップST2の前に実施するが、本発明では、プラズマエッチングステップST3の前であれば、保護部材配設ステップST1の前又は改質層形成ステップST2の後に実施しても良い。
The wafer processing method according to the second embodiment is the same as that of the first embodiment except that a preliminary grinding step ST10 is provided as shown in FIG. The preliminary grinding step ST10 is a step of previously grinding the
予備研削ステップST10では、研削装置80が、チャックテーブル81の保持面82に基台200を介してウェーハ1の機能層4側を吸引保持する。予備研削ステップST10では、図17に示すように、スピンドル83により予備研削用の研削ホイール84を回転しかつチャックテーブル81を軸心回りに回転しながら研削水を供給するとともに、予備研削用砥石85をチャックテーブル81に所定の送り速度で近づけることによって、予備研削用砥石85でウェーハ1の裏面7を粗研削する。
In the preliminary grinding step ST10, the grinding
予備研削ステップST10では、図16に示すように、仕上げ厚さ100とプラズマエッチングステップST3において除去される厚さ101とを合わせた厚さ以上になるまでウェーハ1を研削する。実施形態2において、ウェーハの加工方法は、仕上げ厚さ100とプラズマエッチングステップST3において除去される厚さ101とを合わせた厚さ以上になるまでウェーハ1を研削すると改質層形成ステップST2に進む。なお、本発明は、予備研削ステップST10では、仕上げ厚さ100とプラズマエッチングステップST3において除去される厚さ101と仕上げ研削ステップST5で除去される厚さとを合わせた厚さと略等しくなる厚さにウェーハ1を薄化してもいい。
In the preliminary grinding step ST10, as shown in FIG. 16, the
実施形態2に係るウェーハの加工方法は、改質層形成ステップST2において裏面7から分割予定ライン6に沿って裏面7に表出する改質層300を形成した後、プラズマエッチングステップST3において裏面7側からプラズマエッチングするので、マスクを不要としたプラズマダイシングを実現することができる。その結果、ウェーハの加工方法は、実施形態1と同様に、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5に分割することができる。
In the method for processing a wafer according to the second embodiment, in the modified layer forming step ST2, after the modified
また、実施形態2に係るウェーハの加工方法は、プラズマエッチングステップST3の前に予備研削ステップST10を実施してウェーハ1を薄化するので、プラズマエッチングステップST3時のウェーハ1の基板2の除去量を削減することができる。その結果、実施形態2に係るウェーハの加工方法は、プラズマエッチングステップST3において生じる所謂アウトガスの量と加工時間とを削減することができる。
Further, in the wafer processing method according to the second embodiment, since the
また、実施形態2に係るウェーハの加工方法は、改質層形成ステップST2の前に予備研削ステップST10を実施してウェーハ1の裏面7を研削するので、予備研削ステップST10の前においてウェーハ1の裏面7が梨地面(細かい凹凸を有する面)であっても、改質層形成ステップST2の前に裏面7を平坦化することができる。その結果、実施形態2に係るウェーハの加工方法は、改質層形成ステップST2において、赤外線カメラによる撮影が可能となり、撮像したウェーハ1表面の画像に基づいてアライメントを遂行した際のレーザー光線照射ユニット12と分割予定ライン6との位置合わせを可能とする。
Further, in the wafer processing method according to the second embodiment, since the
〔実施形態3〕
本発明の実施形態3に係るウェーハの加工方法を図面に基づいて説明する。図19は、実施形態3に係るウェーハの加工方法の改質層形成ステップ後のウェーハの要部の断面図である。なお、図19は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 3]
A wafer processing method according to a third embodiment of the present invention will be described with reference to the drawings. FIG. 19 is a cross-sectional view of the main part of the wafer after the modified layer forming step of the wafer processing method according to the third embodiment. In addition, in FIG. 19, the same parts as those in the first embodiment are denoted by the same reference numerals and the description thereof will be omitted.
実施形態3に係るウェーハの加工方法は、改質層形成ステップST2とプラズマエッチングステップST3とが異なること以外、実施形態1に係るウェーハの加工方法と同じである。実施形態3に係るウェーハの加工方法は、改質層形成ステップST2において、分割予定ライン6に沿って基板2の内部に改質層300を形成し、図17に示すように、基板2の内部の改質層300から裏面7まで延びて、裏面7に表出したクラック302をウェーハ1の各分割予定ライン6に形成する。即ち、実施形態3では、レーザー光線11の集光点11−1を設定する位置(高さまたは深さ)は、基板2の内部に形成された改質層300から延びたクラック302が裏面7に表出する位置(高さまたは深さ)である。実施形態3に係るウェーハの加工方法は、プラズマエッチングステップST3において、基板2の内部の改質層300から延びたクラック302を含む分割予定ライン6に沿った基板2の領域をエッチングして除去する。実施形態3に係るウェーハの加工方法は、プラズマエッチングステップST3において、基板2の内部の改質層300とクラック302から入り込んだプラズマ状態のエッチングガス400が基板2内に内部に侵入し、溝301を形成して、基板2を個々のデバイス5毎に分割する。
The wafer processing method according to the third embodiment is the same as the wafer processing method according to the first embodiment, except that the modified layer forming step ST2 and the plasma etching step ST3 are different. In the method of processing a wafer according to the third embodiment, in the modified layer forming step ST2, the modified
実施形態3に係るウェーハの加工方法は、改質層形成ステップST2において裏面7から分割予定ライン6に沿って基板2の内部の改質層から延びかつ裏面7に表出するクラック302をエッチングして溝301を形成するので、マスクを不要としたプラズマダイシングを実現することができる。その結果、ウェーハの加工方法は、実施形態1と同様に、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5に分割することができる。
In the method for processing a wafer according to the third embodiment, in the modified layer forming step ST2, a
なお、実施形態3に係るウェーハの加工方法は、実施形態2と同様に、予備研削ステップST10を実施しても良い。 The wafer processing method according to the third embodiment may perform the preliminary grinding step ST10 as in the second embodiment.
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。例えば、本発明では、分割予定ライン6に形成される機能層4、金属膜及びTEGを改質層形成ステップST2の前に、表面からレーザー光線を照射して、アブレーションで除去しても良い。また、本発明は、ウェーハ1の裏面7に予め酸化被膜が形成されている場合、プラズマエッチングステップST3において、この酸化被膜をマスクとしてプラズマエッチングを行っても良い。また、本発明は、仕上げ研削ステップST5及び予備研削ステップST10の双方において、予備研削用砥石85を用いてウェーハ1の裏面7を粗研削した後に、予備研削用砥石85より砥粒の小さい仕上げ研削用砥石65でウェーハ1の裏面7を仕上げ研削しても良いし、ウェーハ1の裏面7を粗研削のみしても良いし、ウェーハ1の裏面7を仕上げ研削のみしても良い。また、本発明は、デバイス5のサイズが上記実施形態に記載されたものに限定されない。
The present invention is not limited to the above embodiment. That is, various modifications can be made without departing from the gist of the present invention. For example, in the present invention, the
1 ウェーハ
2 基板
3 表面
4 機能層
5 デバイス
6 分割予定ライン
7 裏面
11 レーザー光線
11−1 集光点
21 チャックテーブル
25 真空チャンバー
46 供給管路
51 レーザー光線
100 仕上げ厚さ
200 基台(保護部材)
300 改質層
302 クラック
400 エッチングガス
ST1 保護部材配設ステップ
ST2 改質層形成ステップ
ST3 プラズマエッチングステップ
ST4 機能層切断ステップ
ST5 仕上げ研削ステップ
ST10 予備研削ステップ
1
300 modified
Claims (4)
該ウェーハの表面の該機能層側に保護部材を配設する保護部材配設ステップと、
該基板に対して透過性を有する波長のレーザー光線の集光点を該基板の裏面付近に位置付け、ウェーハの裏面から該分割予定ラインに沿って該レーザー光線を照射し、裏面に表出する改質層又は基板の内部の改質層から延びたクラックをウェーハに形成する改質層形成ステップと、
チャックテーブルで該保護部材側を保持したウェーハの裏面側にプラズマ状態のエッチングガスを供給し、該改質層又は基板の内部の改質層から延びたクラックを含む該分割予定ラインに沿った基板の領域をエッチングして除去するプラズマエッチングステップと、
該プラズマエッチングステップを実施した後に、該機能層に対して吸収性を有する波長のレーザー光線をウェーハの裏面側から露出した該機能層に照射し、分割予定ラインに沿って該機能層を分割する機能層分割ステップと、を備えるウェーハの加工方法。 A wafer processing method of dividing a wafer having a plurality of devices formed by laminating a functional layer on a surface of a substrate, along a division line that divides the plurality of devices,
A protective member disposing step of disposing a protective member on the functional layer side of the surface of the wafer;
A modified layer exposed on the back surface of the substrate by arranging a condensing point of a laser beam having a wavelength that is transparent to the substrate near the back surface of the substrate and irradiating the laser beam from the back surface of the wafer along the dividing line. Or, a modified layer forming step of forming a crack extending from the modified layer inside the substrate on the wafer,
A substrate along the planned dividing line including a crack extending from the reformed layer or the reformed layer inside the substrate by supplying an etching gas in a plasma state to the back surface side of the wafer holding the protective member side by a chuck table. A plasma etching step of etching and removing the region of
After performing the plasma etching step, a function of irradiating the functional layer exposed from the back surface side of the wafer with a laser beam having a wavelength having an absorptivity for the functional layer, and dividing the functional layer along a dividing line. A method for processing a wafer, comprising: a layer dividing step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018191707A JP2020061459A (en) | 2018-10-10 | 2018-10-10 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018191707A JP2020061459A (en) | 2018-10-10 | 2018-10-10 | Wafer processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020061459A true JP2020061459A (en) | 2020-04-16 |
Family
ID=70220319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018191707A Pending JP2020061459A (en) | 2018-10-10 | 2018-10-10 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020061459A (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027675A (en) * | 2005-06-17 | 2007-02-01 | Seiko Epson Corp | Semiconductor device, manufacturing method therefor, circuit substrate and electronic device |
JP2009039755A (en) * | 2007-08-09 | 2009-02-26 | Hamamatsu Photonics Kk | Machining method for cutting |
JP2015095508A (en) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | Method for processing wafer |
JP2016163043A (en) * | 2015-02-27 | 2016-09-05 | 株式会社ディスコ | Wafer dividing method |
JP2017011234A (en) * | 2015-06-26 | 2017-01-12 | 株式会社日立国際電気 | Semiconductor device manufacturing method, substrate processing apparatus and program |
JP2018032664A (en) * | 2016-08-22 | 2018-03-01 | 東京エレクトロン株式会社 | Etching method and method of manufacturing dram capacitor |
-
2018
- 2018-10-10 JP JP2018191707A patent/JP2020061459A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027675A (en) * | 2005-06-17 | 2007-02-01 | Seiko Epson Corp | Semiconductor device, manufacturing method therefor, circuit substrate and electronic device |
JP2009039755A (en) * | 2007-08-09 | 2009-02-26 | Hamamatsu Photonics Kk | Machining method for cutting |
JP2015095508A (en) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | Method for processing wafer |
JP2016163043A (en) * | 2015-02-27 | 2016-09-05 | 株式会社ディスコ | Wafer dividing method |
JP2017011234A (en) * | 2015-06-26 | 2017-01-12 | 株式会社日立国際電気 | Semiconductor device manufacturing method, substrate processing apparatus and program |
JP2018032664A (en) * | 2016-08-22 | 2018-03-01 | 東京エレクトロン株式会社 | Etching method and method of manufacturing dram capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9379015B2 (en) | Wafer processing method | |
TWI732949B (en) | Wafer processing method | |
US11114342B2 (en) | Wafer processing method | |
JP2009176793A (en) | Method of dividing wafer | |
JP2018041765A (en) | Wafer processing method | |
JP2017162901A (en) | Wafer dividing method | |
JP2020061499A (en) | Wafer processing method | |
JP7106382B2 (en) | Wafer processing method | |
JP2020061459A (en) | Wafer processing method | |
JP7083716B2 (en) | Wafer processing method | |
JP2020061494A (en) | Wafer processing method | |
JP2019212772A (en) | Wafer processing method | |
JP7061022B2 (en) | Wafer processing method | |
JP7146555B2 (en) | Wafer processing method | |
JP2020061495A (en) | Wafer processing method | |
JP2019212839A (en) | Wafer processing method | |
JP7292803B2 (en) | Wafer processing method | |
JP2020061463A (en) | Wafer processing method | |
JP2020061501A (en) | Wafer processing method | |
JP2020017677A (en) | Wafer processing method | |
JP2020061496A (en) | Wafer processing method | |
JP2020061440A (en) | Wafer processing method | |
JP7138534B2 (en) | Wafer processing method | |
JP2019212771A (en) | Wafer processing method | |
JP2020017629A (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230228 |