JP2020061494A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2020061494A JP2020061494A JP2018192854A JP2018192854A JP2020061494A JP 2020061494 A JP2020061494 A JP 2020061494A JP 2018192854 A JP2018192854 A JP 2018192854A JP 2018192854 A JP2018192854 A JP 2018192854A JP 2020061494 A JP2020061494 A JP 2020061494A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- laser processing
- functional layer
- processing method
- plasma etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 95
- 238000012545 processing Methods 0.000 claims abstract description 139
- 238000001020 plasma etching Methods 0.000 claims abstract description 77
- 239000002346 layers by function Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005520 cutting process Methods 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 230000001678 irradiating effect Effects 0.000 claims abstract description 8
- 238000000227 grinding Methods 0.000 claims description 64
- 230000001681 protective effect Effects 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 22
- 239000002390 adhesive tape Substances 0.000 abstract description 21
- 238000004140 cleaning Methods 0.000 description 19
- 239000007789 gas Substances 0.000 description 17
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 238000002679 ablation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000002826 coolant Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 2
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 2
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- ZERVJPYNQLONEK-UHFFFAOYSA-N canthin-6-one Chemical compound C12=CC=CC=C2N2C(=O)C=CC3=NC=CC1=C32 ZERVJPYNQLONEK-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Laser Beam Processing (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
- Grinding Of Cylindrical And Plane Surfaces (AREA)
Abstract
Description
本発明は、ウェーハの加工方法、特にプラズマダイシングに関する。 The present invention relates to a wafer processing method, and more particularly to plasma dicing.
シリコン基板等からなる半導体ウェーハは、個々のデバイスチップに分割するため、切削ブレードやレーザー光線を用いた加工方法が適用されることが知られている。これらの加工方法は、分割予定ライン(ストリート)を1本ずつ加工してウェーハをデバイスチップに分割する。近年の電子機器の小型化からデバイスチップの軽薄短小化、コスト削減が進み、サイズが従来のように10mmを超えるようなデバイスチップから2mm以下のようなサイズの小さなデバイスチップが数多く生産されている。サイズの小さなデバイスチップを製造する場合、1枚のウェーハに対する分割予定ラインの数が激増し、1ラインずつの加工では加工時間も長くなってしまう。 It is known that a semiconductor wafer made of a silicon substrate or the like is divided into individual device chips, and thus a processing method using a cutting blade or a laser beam is applied. In these processing methods, the planned dividing lines (streets) are processed one by one to divide the wafer into device chips. Due to the recent miniaturization of electronic devices, lighter, thinner, shorter, and smaller device chips, and cost reductions have progressed, and many device chips with a size of 2 mm or less have been produced from device chips with a size of more than 10 mm as in the past. . When manufacturing a small-sized device chip, the number of lines to be divided into a single wafer is drastically increased, and processing time for each line becomes long.
そこで、ウェーハの分割予定ライン全てを一括で加工するプラズマダイシングという手法が開発されている(例えば、特許文献1参照)。特許文献1に示されたプラズマダイシングは、マスクによって遮蔽された領域以外をプラズマエッチングによって除去し、ウェーハ単位で加工を実施するため、分割予定ラインの本数が多くなっても加工時間が劇的に長くなることがないという効果がある。
Therefore, a technique called plasma dicing has been developed in which all the planned dividing lines of the wafer are collectively processed (for example, refer to Patent Document 1). In the plasma dicing shown in
しかしながら、特許文献1に示されたプラズマダイシングは、エッチングによって除去する領域のみを正確に露出させるために、それぞれのウェーハの分割予定ラインにあった精密なマスクを準備する必要がある(例えば、特許文献2及び特許文献3参照)。
However, in the plasma dicing shown in
しかしながら、特に、特許文献2及び特許文献3に示されたマスクは、製造コスト及び製造工数の抑制、マスクを位置合わせする技術の確立など、切削加工等に比べてコストが高く難易度の高い課題が残されていた。
However, in particular, the masks disclosed in
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、コストを抑制しながらもプラズマエッチングを行うことができるウェーハの加工方法を提供することである。 The present invention has been made in view of the above problems, and an object thereof is to provide a wafer processing method capable of performing plasma etching while suppressing costs.
上述した課題を解決し、目的を達成するために、本発明のウェーハの加工方法は、基板の表面に機能層が積層され複数のデバイスが形成されたデバイス領域と該デバイス領域を囲む外周余剰領域とを備えるウェーハを、該複数のデバイスを区画する分割予定ラインに沿って分割するウェーハの加工方法であって、ウェーハの表面に保護部材を配設する、保護部材配設ステップと、該ウェーハの該保護部材側をレーザー加工装置のチャックテーブルで保持し、該基板に対して吸収性を有する波長のレーザー光線を該分割予定ラインに沿って照射し、該デバイス領域に対応したウェーハの裏面側に該機能層に至らない深さのレーザー加工溝を形成するレーザー加工溝形成ステップと、該ウェーハの該保護部材側をプラズマ装置のチャックテーブルで保持し、該ウェーハの裏面側にプラズマ化したガスを供給し、該レーザー加工溝の底に残存する基板をエッチングして除去し、該基板を該分割予定ラインに沿ってウェーハをチップに分割するプラズマエッチングステップと、プラズマエッチングで分割された該ウェーハの裏面側から、レーザー光線を該レーザー加工溝に露出する該機能層に照射し、該機能層を該レーザー加工溝に沿って切断する機能層切断ステップと、を備えることを特徴とする。 In order to solve the above problems and to achieve the object, a wafer processing method of the present invention is a device region in which a plurality of devices are formed by laminating a functional layer on the surface of a substrate, and a peripheral excess region surrounding the device region. A wafer processing method of dividing a wafer comprising: a wafer along a dividing line that divides the plurality of devices, wherein a protective member is disposed on the surface of the wafer; The protection member side is held by a chuck table of a laser processing device, a laser beam having a wavelength having an absorptivity for the substrate is irradiated along the dividing line, and the back surface side of the wafer corresponding to the device region is irradiated with the laser beam. A laser processing groove forming step of forming a laser processing groove having a depth that does not reach the functional layer, and a chuck table of a plasma device for holding the protection member side of the wafer. Hold and supply plasmaized gas to the back side of the wafer, etch and remove the substrate remaining at the bottom of the laser processing groove, and divide the wafer into chips along the dividing lines. Plasma etching step and cutting the functional layer by irradiating the functional layer exposed in the laser processing groove with a laser beam from the back surface side of the wafer divided by the plasma etching and cutting the functional layer along the laser processing groove. And a step.
前記ウェーハの加工方法において、該プラズマエッチングステップの前に、ウェーハの裏面を予め研削する予備研削ステップと、を備えても良い。 The wafer processing method may further include a preliminary grinding step of previously grinding the back surface of the wafer before the plasma etching step.
前記ウェーハの加工方法において、該プラズマエッチングステップの後に、ウェーハの裏面を研削する研削ステップと、を備えても良い。 The wafer processing method may further include a grinding step of grinding the back surface of the wafer after the plasma etching step.
本願発明のウェーハの加工方法は、コストを抑制しながらもプラズマエッチングを行うことができるという効果を奏する。 The wafer processing method of the present invention has an effect that plasma etching can be performed while suppressing cost.
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 Modes (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the contents described in the embodiments below. Further, the constituent elements described below include those that can be easily conceived by those skilled in the art and those that are substantially the same. Furthermore, the configurations described below can be appropriately combined. Further, various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.
〔実施形態1〕
本発明の実施形態1に係るウェーハの加工方法を図面に基づいて説明する。図1は、実施形態1に係るウェーハの加工方法の加工対象のウェーハの一例を示す斜視図である。図2は、実施形態1に係るウェーハの加工方法の流れを示すフローチャートである。
[Embodiment 1]
A wafer processing method according to
実施形態1に係るウェーハの加工方法は、図1に示すウェーハ1の加工方法である。実施形態1では、ウェーハ1は、シリコン、サファイア、又はガリウムヒ素などを基板2とする円板状の半導体ウェーハや光デバイスウェーハである。ウェーハ1は、図1に示すように、基板2の表面3に機能層4が積層され、デバイス領域110と、デバイス領域110を囲む外周余剰領域120とを備える。デバイス領域110は、基板2の表面3に積層された機能層4によって複数のデバイス5が形成されている。機能層4は、SiOF、BSG(SiOB)等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜(Low−k膜)を含む。機能層4は、基板2の表面3に積層されている。なお、本明細書は、以下、基板2の裏面7をウェーハ1の裏面とし、機能層4の表面8をウェーハ1の表面とする。
The wafer processing method according to the first embodiment is the
デバイス5は、表面3の交差する複数の分割予定ライン6で区画された各領域にそれぞれ形成されている。即ち、分割予定ライン6は、複数のデバイス5を区画するものである。デバイス5を構成する回路は、機能層4により形成されている。なお、実施形態1において、デバイス5は、切削加工によりウェーハ1から分割されるデバイスよりも小型であり、例えば、1mm×1mm程度の大きさであり、プラズマエッチング(プラズマダイシングともいう)により個々に分割されるのに好適なものである。また、ウェーハ1は、分割予定ライン6の少なくとも一部において、機能層4側に図示しない金属膜とTEG(Test Element Group)とのうち少なくとも一方が形成されている。TEGは、デバイス5に発生する設計上や製造上の問題を見つけ出すための評価用の素子である。外周余剰領域120は、デバイス領域110の全周に亘ってデバイス領域110を囲繞するとともに、デバイス5が未形成の領域である。
The
実施形態1に係るウェーハの加工方法は、ウェーハ1を分割予定ライン6に沿ってデバイス5を含む個々のチップ9(図1に示す)に分割するとともに、ウェーハ1即ちチップ9を仕上がり厚さ100まで薄化する方法である。ウェーハの加工方法は、図2に示すように、保護部材配設ステップST1と、レーザー加工溝形成ステップST2と、プラズマエッチングステップST3と、機能層切断ステップST4と、研削ステップST5と、ダイアタッチフィルム貼着ステップST6と、ダイアタッチフィルム分割ステップST7とを備える。
The wafer processing method according to the first embodiment divides the
(保護部材配設ステップ)
保護部材配設ステップST1は、ウェーハ1の表面8に保護部材である粘着テープ200を配設するステップである。実施形態1において、保護部材配設ステップST1は、図1に示すように、ウェーハ1よりも大径な粘着テープ200をウェーハ1の表面8に貼着し、粘着テープ200の外周縁に環状フレーム201を貼着する。実施形態1では、保護部材として粘着テープ200を用いるが、本発明では、保護部材は、粘着テープ200に限定されない。ウェーハの加工方法は、ウェーハ1の表面8に粘着テープ200を貼着すると、レーザー加工溝形成ステップST2に進む。
(Protection member installation step)
The protective member disposing step ST1 is a step of disposing the
(レーザー加工溝形成ステップ)
図3は、図2に示されたウェーハの加工方法のレーザー加工溝形成ステップを一部断面で示す側面図である。図4は、図2に示されたウェーハの加工方法のレーザー加工溝形成ステップ後のウェーハの斜視図である。図5は、図2に示されたウェーハの加工方法のレーザー加工溝形成ステップ後のウェーハの要部の断面図である。
(Laser processing groove forming step)
FIG. 3 is a side view showing a partial cross section of a laser processing groove forming step of the wafer processing method shown in FIG. FIG. 4 is a perspective view of the wafer after the laser processing groove forming step of the wafer processing method shown in FIG. FIG. 5 is a cross-sectional view of the essential part of the wafer after the laser processing groove forming step of the wafer processing method shown in FIG.
レーザー加工溝形成ステップST2は、ウェーハ1の粘着テープ200を図3に示すレーザー加工装置10のチャックテーブル13で吸引保持し、基板2に対して吸収性を有する波長のレーザー光線11を分割予定ライン6に沿って照射し、デバイス領域110に対応したウェーハ1の裏面7側に機能層4に至らない深さのレーザー加工溝300を基板2に形成するステップである。実施形態1において、レーザー加工溝形成ステップST2では、図3に示すように、レーザー加工装置10のチャックテーブル13の保持面14に粘着テープ200を介してウェーハ1の機能層4側を吸引保持する。レーザー加工溝形成ステップST2では、レーザー加工装置10の図示しない赤外線カメラがウェーハ1の裏面7を撮像して分割予定ライン6を検出し、ウェーハ1とレーザー光線照射ユニット12との位置合わせを行なうアライメントを遂行する。
In the laser processing groove forming step ST2, the
レーザー加工溝形成ステップST2では、レーザー加工装置10は、例えば、図3に示す点線で示す位置から実線で示す位置に向かってチャックテーブル13に対してレーザー光線照射ユニット12を分割予定ライン6に沿って相対的に移動させながら基板2に対して吸収性を有する波長のレーザー光線11をデバイス領域110の各分割予定ライン6に向かって照射する。即ち、レーザー加工溝形成ステップST2では、レーザー加工装置10は、チャックテーブル13に対してレーザー光線照射ユニット12を分割予定ライン6に沿って相対的に移動させながらレーザー光線照射ユニット12がデバイス領域110の上方に位置すると、レーザー光線照射ユニット12からレーザー光線11を各分割予定ライン6に向かって照射する。また、レーザー加工溝形成ステップST2では、レーザー加工装置10は、チャックテーブル13に対してレーザー光線照射ユニット12を分割予定ライン6に沿って相対的に移動させながらレーザー光線照射ユニット12がデバイス領域110の上方から離れて例えば外周余剰領域120の上方に位置すると、レーザー光線照射ユニット12からのレーザー光線11の照射を停止する。
In the laser processing groove forming step ST2, the
レーザー加工溝形成ステップST2では、レーザー加工装置10は、図4に示すように、ウェーハ1の裏面7のうちのデバイス領域110の分割予定ライン6に対応した位置にアブレーション加工を保施して、ウェーハ1の裏面7のデバイス領域110に対応した位置に分割予定ライン6に沿ってレーザー加工溝300を形成する。なお、本発明では、ウェーハ1の裏面7のうちのデバイス領域110の分割予定ライン6に対応した位置は、ウェーハ1の裏面7のうちのデバイス領域110の各分割予定ライン6と基板2の厚さ方向に重なる位置を示している。
In the laser processing groove forming step ST2, as shown in FIG. 4, the
レーザー加工溝形成ステップST2において形成されるレーザー加工溝300は、図3及び図5に示すように、ウェーハ1の基板2の裏面7から凹に形成され、機能層4に至らない深さに形成されるとともに、図4に示すように、デバイス領域110の分割予定ライン6に沿って直線状に延びている。
The laser-machined
レーザー加工溝形成ステップST2では、レーザー加工装置10は、図4に示すように、ウェーハ1の裏面7のうちのデバイス領域110の分割予定ライン6に対応した位置にレーザー加工溝300を形成するとともに、外周余剰領域120に対応した位置にはレーザー加工溝300を形成することが規制されている。即ち、レーザー加工溝形成ステップST2では、レーザー加工装置10は、図4に示すように、外周余剰領域120に対応した位置にはレーザー加工溝300を形成しない。なお、外周余剰領域120に対応した位置は、ウェーハ1の裏面7のうちの外周余剰領域120と基板2の厚さ方向に重なる位置を示している。
In the laser processing groove forming step ST2, the
レーザー加工溝形成ステップST2では、レーザー加工装置10は、ウェーハ1の裏面7側に機能層4に至らない深さのレーザー加工溝300を形成して、レーザー加工溝300の底301に基板2を残存させる。ウェーハの加工方法は、図4に示すように、ウェーハ1のデバイス領域110の全ての分割予定ライン6の裏面7側にレーザー加工溝300を形成すると、プラズマエッチングステップST3に進む。なお、本発明のレーザー加工溝形成ステップST2では、レーザー加工装置10は、チャックテーブル13に対してレーザー光線照射ユニット12を分割予定ライン6に沿って相対的に複数回移動させる場合、レーザー光線11の集光点の位置を回数を重ねるにつれ高い位置(裏面7に近い位置)に設定し複数層のレーザー加工溝300を形成するのが好ましい。
In the laser processing groove forming step ST2, the
(プラズマエッチングステップ)
図6は、図2に示されたウェーハの加工方法のプラズマエッチングステップで用いられるプラズマ装置の構成を示す断面図である。図7は、図2に示されたウェーハの加工方法のプラズマエッチングステップ後のウェーハの断面図である。図8は、図2に示されたウェーハの加工方法のプラズマエッチングステップ後のウェーハの要部の断面図である。
(Plasma etching step)
FIG. 6 is a cross-sectional view showing the configuration of a plasma device used in the plasma etching step of the wafer processing method shown in FIG. FIG. 7 is a cross-sectional view of the wafer after the plasma etching step of the wafer processing method shown in FIG. FIG. 8 is a cross-sectional view of an essential part of the wafer after the plasma etching step of the method for processing a wafer shown in FIG.
プラズマエッチングステップST3は、ウェーハ1の粘着テープ200側を図6に示すプラズマ装置20のプラズマエッチングチャンバー25内のチャックテーブル21で保持し、ウェーハ1の裏面7側にプラズマ化したエッチングガスを供給し、レーザー加工溝300の底301(図5に示す)に残存する基板2をエッチングして除去し、基板2を分割予定ライン6に沿って分割するステップである。プラズマエッチングステップST3は、ウェーハ1の基板2をプラズマダイシングするステップである。
In the plasma etching step ST3, the
プラズマエッチングステップST3では、プラズマ装置20の制御ユニット22が、ゲート作動ユニット23を作動してゲート24を図6中の下方に移動させ、プラズマエッチングチャンバー25の開口26を開ける。次に、図示しない搬出入手段によってレーザー加工溝形成ステップST2が実施されたウェーハ1を開口26を通してプラズマエッチングチャンバー25内の密閉空間27に搬送し、下部電極28を構成する被加工物保持部29のチャックテーブル21(静電チャック、ESC:Electrostatic chuck)上に粘着テープ200を介してウェーハ1の機能層4側を載置する。このとき、制御ユニット22は、昇降駆動ユニット30を作動して上部電極31を上昇させておく。制御ユニット22は、被加工物保持部29内に設けられた電極32,33に電力を印加してチャックテーブル21上にウェーハ1を吸着保持する。
In the plasma etching step ST3, the
制御ユニット22は、ゲート作動ユニット23を作動してゲート24を上方に移動させ、プラズマエッチングチャンバー25の開口26を閉じる。制御ユニット22は、昇降駆動ユニット30を作動して上部電極31を下降させ、上部電極31を構成するガス噴出部34の下面と下部電極28を構成するチャックテーブル21に保持されたウェーハ1との間の距離をプラズマエッチング処理に適した所定の電極間距離に位置付ける。
The
制御ユニット22は、ガス排出ユニット35を作動してプラズマエッチングチャンバー25内の密閉空間27を真空排気して、密閉空間27の圧力を所定の圧力に維持するとともに、冷媒供給ユニット36を作動させて下部電極28内に設けられた冷媒導入通路37、冷却通路38及び冷媒排出通路39に冷媒であるヘリウムガスを循環させて、下部電極28の異常昇温を抑制する。
The
次に、制御ユニット22は、ガス供給ユニット40を作動しエッチングガスを上部電極31の複数の噴出口41から下部電極28のチャックテーブル21上に保持されたウェーハ1に向けて噴出するとともに、エッチングガスを供給した状態で、高周波電源42から上部電極31にプラズマを作り維持する高周波電力を印加し、高周波電源42から下部電極28にイオンを引き込むための高周波電力を印加する。これにより、下部電極28と上部電極31との間の空間にプラズマ化されたエッチングガスが発生し、このプラズマ化されたエッチングガスがウェーハ1側に引き込まれて、ウェーハ1の裏面7、レーザー加工溝300の内面及び底301をエッチングして、レーザー加工溝300を基板2の表面3に向かって進行させる。
Next, the
なお、実施形態1では、基板2がシリコンで構成される場合、エッチングガスとして、SF6、C4F8又はCF4等を用いるが、エッチングガスは、これらに限定されない。
In the first embodiment, when the
プラズマエッチングステップST3では、制御ユニット22は、レーザー加工溝300の深さ即ちウェーハ1の厚さに応じて、ウェーハ1をプラズマエッチングする所定時間が予め設定されている。プラズマエッチングステップST3において、所定時間、プラズマエッチングされたウェーハ1は、図7及び図8に示すように、裏面7全体がエッチングされて、厚さ101分薄化されている。また、所定時間、プラズマエッチングされたウェーハ1は、図7及び図8に示すように、レーザー加工溝300の底301に残存する基板2がエッチングされ除去され、レーザー加工溝300が機能層4に到達している。ウェーハ1は、デバイス領域110おいて、基板2がレーザー加工溝300により分割され、レーザー加工溝300内に機能層4が露出して、レーザー加工溝300の底に機能層4が残っている。
In the plasma etching step ST3, the
また、所定時間、プラズマエッチングされたウェーハ1は、レーザー加工溝形成ステップST2において外周余剰領域120にはレーザー加工溝300が形成されていないために、外周余剰領域120が分割されずに、デバイス領域110を囲繞するリング形状を維持している。また、実施形態1において、プラズマエッチングステップST3において形成されるレーザー加工溝300は、裏面7から表面3に向かうにしたがって幅が徐々に狭く形成されている。
Further, in the
ウェーハの加工方法は、プラズマエッチングステップST3において、所定時間、プラズマエッチングを行うと、機能層切断ステップST4に進む。なお、図7及び図8は、プラズマエッチングステップST3後のウェーハ1がレーザー加工溝300の底の基板2が除去されている例を示しているが、本発明では、レーザー加工溝300の底301に僅かに基板2が残っていても良い。また、本発明のウェーハの加工方法は、プラズマエッチングステップST3において、ウェーハ1の裏面7全体をエッチングするとともにレーザー加工溝300を基板2の表面3に向かって進行させるエッチングステップと、エッチングステップに次いでウェーハ1の裏面7、レーザー加工溝300の内面及び底301に被膜を堆積させる被膜堆積ステップとを交互に繰り返す、所謂ボッシュ法でウェーハ1をプラズマエッチングしても良い。
In the wafer processing method, after performing plasma etching for a predetermined time in plasma etching step ST3, the process proceeds to functional layer cutting step ST4. 7 and 8 show an example in which the
(機能層切断ステップ)
図9は、図2に示されたウェーハの加工方法の機能層切断ステップを示す断面図である。図10は、図2に示されたウェーハの加工方法の機能層切断ステップ後のウェーハの要部の断面図である。
(Functional layer cutting step)
FIG. 9 is a cross-sectional view showing a functional layer cutting step of the wafer processing method shown in FIG. FIG. 10 is a cross-sectional view of the essential part of the wafer after the step of cutting the functional layer of the method for processing a wafer shown in FIG.
機能層切断ステップST4は、プラズマエッチングで機能層4に到達したレーザー加工溝300で基板2が分割されたウェーハ1の裏面7側から図9に示すレーザー加工装置50が機能層4に対して吸収性を有する波長のレーザー光線51の集光点51−1をレーザー加工溝300の底に露出する機能層4に位置づけて照射し、機能層4をレーザー加工溝300に沿って切断するステップである。
In the functional layer cutting step ST4, the
機能層切断ステップST4では、レーザー加工装置50が、チャックテーブルに粘着テープ200を介してウェーハ1の機能層4側を保持し、図9に示すように、レーザー光線照射ユニット52とチャックテーブルとを分割予定ライン6に沿って相対的に移動させながらレーザー光線照射ユニット52から機能層4に対して吸収性を有する波長(例えば、355nm)のレーザー光線51の集光点51−1をレーザー加工溝300の底に露出した機能層4に設定して、レーザー光線51を機能層4に照射する。機能層切断ステップST4では、各分割予定ライン6において、レーザー加工溝300の底で露出した機能層4にアブレーション加工を施して、レーザー加工溝300の底で露出した機能層4を切断して、ウェーハ1を個々のチップ9に分割する。
In the functional layer cutting step ST4, the
なお、機能層切断ステップST4では、図示しない分割予定ライン6に形成された金属膜やTEGも分割する。ウェーハの加工方法は、図10に示すように、全ての分割予定ライン6においてレーザー加工溝300の底で露出した機能層4を分割すると、研削ステップST5に進む。また、実施形態1では、レーザー加工溝形成ステップST2をレーザー加工装置10が行い、機能層切断ステップST4をレーザー加工装置10とは別のレーザー加工装置50が行っていたが、本発明は、レーザー加工溝形成ステップST2及び機能層切断ステップST4を一つのレーザー加工装置で行っても良い。
In the functional layer cutting step ST4, the metal film and TEG formed on the planned dividing line 6 (not shown) are also divided. As shown in FIG. 10, the wafer processing method proceeds to a grinding step ST5 when the
(研削ステップ)
図11は、図2に示されたウェーハの加工方法の研削ステップを示す側断面図である。研削ステップST5は、プラズマエッチングステップST3、及び機能層切断ステップST4の後に、ウェーハ1の裏面7を研削してウェーハ1を仕上がり厚さ100にするステップである。
(Grinding step)
FIG. 11 is a side sectional view showing a grinding step of the wafer processing method shown in FIG. The grinding step ST5 is a step of grinding the
研削ステップST5では、研削装置60が、チャックテーブル61の保持面62に粘着テープ200を介してウェーハ1の機能層4側を吸引保持する。研削ステップST5では、図11に示すように、スピンドル63により仕上げ研削用の研削ホイール64を回転しかつチャックテーブル61を軸心回りに回転しながら研削水を供給するとともに、仕上げ研削用砥石65をチャックテーブル61に所定の送り速度で近づけることによって、仕上げ研削用砥石65でウェーハ1即ちチップ9の裏面7を仕上げ研削する。研削ステップST5では、仕上がり厚さ100になるまでウェーハ1即ちチップ9を研削する。ウェーハの加工方法は、仕上がり厚さ100までウェーハ1即ちチップ9を薄化するとダイアタッチフィルム貼着ステップST6に進む。
In the grinding step ST5, the grinding
(ダイアタッチフィルム貼着ステップ)
図12は、図2に示されたウェーハの加工方法のダイアタッチフィルム貼着ステップ後のウェーハの断面図である。ダイアタッチフィルム貼着ステップST6は、プラズマエッチングステップST3、機能層切断ステップST4、及び研削ステップST5の後に、ウェーハ1の裏面7にダイアタッチフィルム202を貼着するステップである。
(Step of attaching die attach film)
FIG. 12 is a cross-sectional view of the wafer after the die attach film attaching step of the wafer processing method shown in FIG. The die attach film attaching step ST6 is a step of attaching the die attach
ダイアタッチフィルム貼着ステップST6では、研削ステップST5において仕上げ研削されたウェーハ1即ちチップ9の裏面7にチップ9を接着するためのダイアタッチフィルム202を貼着する。ダイアタッチフィルム貼着ステップST6では、図12に示すように、外周縁に環状フレーム204が貼着するとともにダイシングテープ203に積層されたダイアタッチフィルム202をウェーハ1の裏面7に貼着し、機能層4から粘着テープ200を剥がす。ウェーハの加工方法は、粘着テープ200を機能層4から剥がすと、ダイアタッチフィルム分割ステップST7に進む。
In the die attach film attaching step ST6, the die attach
(ダイアタッチフィルム分割ステップ)
図13は、図2に示されたウェーハの加工方法のダイアタッチフィルム分割ステップを示す断面図である。図14は、図2に示されたウェーハの加工方法のダイアタッチフィルム分割ステップ後のウェーハの要部の断面図である。ダイアタッチフィルム分割ステップST7は、レーザー加工溝300に沿ってダイアタッチフィルム202に図13に示すレーザー加工装置70がレーザー光線71を照射してダイアタッチフィルム202を分割するステップである。
(Die attach film dividing step)
FIG. 13 is a cross-sectional view showing a die attach film dividing step of the wafer processing method shown in FIG. FIG. 14 is a cross-sectional view of the essential part of the wafer after the die attach film dividing step of the wafer processing method shown in FIG. The die-attach film dividing step ST7 is a step of dividing the die-attach
ダイアタッチフィルム分割ステップST7では、レーザー加工装置70が、チャックテーブルにダイシングテープ203を介してウェーハ1の裏面7側を保持し、図13に示すように、レーザー光線照射ユニット72とチャックテーブルとを分割予定ライン6に沿って相対的に移動させながらレーザー光線照射ユニット72からダイアタッチフィルム202に対して吸収性を有する波長(例えば、355nm)のレーザー光線71をレーザー加工溝300内で露出したダイアタッチフィルム202に照射する。ダイアタッチフィルム分割ステップST7では、各分割予定ライン6において、レーザー加工溝300内で露出したダイアタッチフィルム202にアブレーション加工を施して、レーザー加工溝300内で露出したダイアタッチフィルム202を分割する。ウェーハの加工方法は、図14に示すように、全ての分割予定ライン6においてレーザー加工溝300内で露出したダイアタッチフィルム202を分割すると、終了する。なお、その後、チップ9は、ダイアタッチフィルム202毎、図示しないピックアップによりダイシングテープ203からピックアップされる。
In the die attach film dividing step ST7, the
実施形態1に係るウェーハの加工方法は、レーザー加工溝形成ステップST2において裏面7から分割予定ライン6に沿ってレーザー加工溝300を形成した後、プラズマエッチングステップST3において裏面7側からプラズマエッチングすることで、レーザー加工溝300を基板2の表面3に向かって進行させて、ウェーハ1を分割するため、レーザー加工溝300の方が他の領域より早く裏面7までエッチングが進み、マスクを不要としたプラズマダイシングを実現することができる。このために、ウェーハの加工方法は、切削加工により分割するデバイスよりも小型であるためにプラズマエッチングで分割するのに好適なデバイス5を備えるウェーハ1の加工方法において、高価なマスクが不要となる。その結果、ウェーハの加工方法は、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5即ちチップ9に分割することができる。
In the wafer processing method according to the first embodiment, after the
また、ウェーハの加工方法は、レーザー加工溝形成ステップST2及び研削ステップST5前の保護部材配設ステップST1において、機能層4側に粘着テープ200が貼着されている。このために、レーザー加工溝形成ステップST2及び研削ステップST5時に発生するデブリ及びコンタミがデバイス5に付着することを抑制することができる。
Further, in the wafer processing method, the
また、ウェーハの加工方法は、機能層切断ステップST4において、レーザー加工溝300の溝底に残った機能層4にレーザー光線51を照射して分割するので、プラズマエッチングステップST3後に、レーザー加工溝300の底にLow−k膜等の樹脂を含む機能層4が残ったとしても、Low−k膜等の機能層4が積層されたウェーハ1を個々のデバイス5に分割することができる。また、ウェーハの加工方法は、機能層切断ステップST4前の保護部材配設ステップST1において、機能層4側に粘着テープ200が貼着され、機能層切断ステップST4において、裏面7側からレーザー光線51をレーザー加工溝300の底の機能層4に照射するので、アブレーション加工時に発生するデブリがデバイス5に付着することを抑制することができる。
Further, in the wafer processing method, in the functional layer cutting step ST4, the
また、ウェーハの加工方法は、レーザー加工溝形成ステップST2において、外周余剰領域120にはレーザー加工溝300を形成しないために、プラズマエッチングステップST3後のウェーハ1の外周余剰領域120を分割せずに、デバイス領域110を囲繞するリング形状に維持している。その結果、ウェーハの加工方法は、レーザー加工装置10からプラズマ装置20のプラズマエッチングチャンバー25にウェーハ1を搬送する際のウェーハ1の割れを抑制することが出来る。また、ウェーハの加工方法は、プラズマ装置20のプラズマエッチングチャンバー25外にウェーハ1を搬出する際も、外周余剰領域120がリング形状を維持しているため、ウェーハ1の撓みによるデバイス5同士の擦れが発生しにくいという効果もある。
Further, in the wafer processing method, since the
また、ウェーハの加工方法は、プラズマエッチングステップST3において、基板2を分割予定ライン6に沿って分割するために、個々に分割されたチップ9の側面がプラズマエッチングによって除去された面である。このために、ウェーハの加工方法は、切削加工による欠けが個々に分割されたチップ9の側面に残らず、抗折強度が高いチップ9を製造できる、という効果も奏する。
Further, in the wafer processing method, in the plasma etching step ST3, in order to divide the
また、ウェーハの加工方法は、ダイアタッチフィルム貼着ステップST6と、ダイアタッチフィルム分割ステップST7とを備えるので、基板などに固定可能なデバイス5を得ることができる。
Further, since the wafer processing method includes the die attach film attaching step ST6 and the die attach film dividing step ST7, the
〔実施形態2〕
本発明の実施形態2に係るウェーハの加工方法を図面に基づいて説明する。図15は、実施形態2に係るウェーハの加工方法の流れを示すフローチャートである。図16は、図15に示されたウェーハの加工方法の予備研削ステップを示す側断面図である。図17は、図15に示されたウェーハの加工方法の予備研削ステップ後のウェーハの要部の断面図である。なお、図15、図16及び図17は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 2]
A wafer processing method according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 15 is a flowchart showing the flow of the wafer processing method according to the second embodiment. 16 is a side sectional view showing a pre-grinding step of the method for processing a wafer shown in FIG. FIG. 17 is a cross-sectional view of the essential part of the wafer after the pre-grinding step of the wafer processing method shown in FIG. 15, 16, and 17, the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
実施形態2に係るウェーハの加工方法は、図15に示すように、予備研削ステップST10を備えること以外、実施形態1と同じである。予備研削ステップST10は、プラズマエッチングステップST3の前に、ウェーハ1の裏面7を予め研削するステップである。実施形態2において、ウェーハの加工方法は、予備研削ステップST10を保護部材配設ステップST1の後でかつレーザー加工溝形成ステップST2の前に実施するが、本発明では、プラズマエッチングステップST3の前であれば、保護部材配設ステップST1の前又はレーザー加工溝形成ステップST2の後に実施しても良い。
The wafer processing method according to the second embodiment is the same as that of the first embodiment except that a preliminary grinding step ST10 is provided as shown in FIG. The preliminary grinding step ST10 is a step of previously grinding the
予備研削ステップST10では、研削装置80が、チャックテーブル81の保持面82に粘着テープ200を介してウェーハ1の機能層4側を吸引保持する。予備研削ステップST10では、図16に示すように、スピンドル83により予備研削用の研削ホイール84を回転しかつチャックテーブル81を軸心回りに回転しながら研削水を供給するとともに、予備研削用砥石85をチャックテーブル81に所定の送り速度で近づけることによって、予備研削用砥石85でウェーハ1の裏面7を粗研削する。
In the preliminary grinding step ST10, the grinding
予備研削ステップST10では、図17に示すように、仕上がり厚さ100とプラズマエッチングステップST3において除去される厚さ101とを合わせた厚さ以上になるまでウェーハ1を研削する。実施形態2において、ウェーハの加工方法は、仕上がり厚さ100とプラズマエッチングステップST3において除去される厚さ101とを合わせた厚さ以上になるまでウェーハ1を研削するとプラズマエッチングステップST3に進む。なお、本発明は、予備研削ステップST10では、仕上がり厚さ100とプラズマエッチングステップST3において除去される厚さ101と研削ステップST5で除去される厚さとを合わせた厚さと略等しくなる厚さにウェーハ1を薄化してもいい。
In the preliminary grinding step ST10, as shown in FIG. 17, the
実施形態2に係るウェーハの加工方法は、レーザー加工溝形成ステップST2において裏面7から分割予定ライン6に沿ってレーザー加工溝300を形成した後、プラズマエッチングステップST3において裏面7側からプラズマエッチングするので、レーザー加工溝300の方が他の領域より早く裏面7までエッチングが進み、マスクを不要としたプラズマダイシングを実現することができる。その結果、ウェーハの加工方法は、実施形態1と同様に、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5即ちチップ9に分割することができる。
In the wafer processing method according to the second embodiment, after the
また、実施形態2に係るウェーハの加工方法は、プラズマエッチングステップST3の前に予備研削ステップST10を実施してウェーハ1を薄化するので、プラズマエッチングステップST3時のウェーハ1の基板2の除去量を削減することができる。その結果、実施形態2に係るウェーハの加工方法は、プラズマエッチングステップST3において発生する所謂アウトガスの量と加工時間とを削減することができる。
Further, in the wafer processing method according to the second embodiment, since the
また、実施形態2に係るウェーハの加工方法は、レーザー加工溝形成ステップST2の前に予備研削ステップST10を実施してウェーハ1の裏面7を研削するので、予備研削ステップST10の前においてウェーハ1の裏面7が梨地面(細かい凹凸を有する面)であっても、レーザー加工溝形成ステップST2の前に裏面7を平坦化することができる。その結果、実施形態2に係るウェーハの加工方法は、レーザー加工溝形成ステップST2において、赤外線カメラによる撮影が可能となり、撮像したウェーハ1表面の画像に基づいてアライメントを遂行した際のレーザー光線照射ユニット12と分割予定ライン6との位置合わせを可能とする。
Further, in the wafer processing method according to the second embodiment, since the
〔実施形態3〕
本発明の実施形態3に係るウェーハの加工方法を図面に基づいて説明する。図18は、実施形態3に係るウェーハの加工方法の流れを示すフローチャートである。図19は、図18に示されたウェーハの加工方法の水溶性保護膜形成ステップを示す側断面図である。図20は、図18に示されたウェーハの加工方法の水溶性保護膜形成ステップ後のウェーハの要部の断面図である。図21は、図18に示されたウェーハの加工方法の洗浄ステップステップを示す側断面図である。なお、図18、図19、図20及び図21は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 3]
A wafer processing method according to a third embodiment of the present invention will be described with reference to the drawings. FIG. 18 is a flowchart showing the flow of the wafer processing method according to the third embodiment. FIG. 19 is a side sectional view showing a water-soluble protective film forming step of the method for processing a wafer shown in FIG. FIG. 20 is a cross-sectional view of the essential part of the wafer after the step of forming the water-soluble protective film of the method for processing a wafer shown in FIG. 21 is a side sectional view showing a cleaning step of the wafer processing method shown in FIG. 18, FIG. 19, FIG. 20, and FIG. 21, the same parts as those of the first embodiment are designated by the same reference numerals, and the description thereof will be omitted.
実施形態3に係るウェーハの加工方法は、水溶性保護膜形成ステップST11と洗浄ステップST12とを備えること以外、実施形態1と同じである。水溶性保護膜形成ステップST11は、レーザー加工溝形成ステップST2の前に、ウェーハ1の裏面7に水溶性樹脂を供給して、ウェーハ1の裏面7に硬化した水溶性樹脂91により構成される水溶性保護膜92を形成するステップである。実施形態3において、ウェーハの加工方法は、水溶性保護膜形成ステップST11を保護部材配設ステップST1の後でかつレーザー加工溝形成ステップST2の前に実施するが、本発明では、レーザー加工溝形成ステップST2の前であれば、保護部材配設ステップST1の前に実施しても良い。
The wafer processing method according to the third embodiment is the same as that of the first embodiment except that it includes a water-soluble protective film forming step ST11 and a cleaning step ST12. In the water-soluble protective film forming step ST11, before the laser processing groove forming step ST2, a water-soluble resin is supplied to the
実施形態3において、水溶性保護膜形成ステップST11では、保護膜形成装置90が、図19に示すように、ウェーハ1の粘着テープ200側をスピンナテーブル93の保持面94で吸引保持し、スピンナテーブル93を軸心回りに回転させながら、ウェーハ1の中央上の塗布ノズル95からウェーハ1の裏面7側に液状の水溶性樹脂91を塗布する。水溶性樹脂91は、ポリビニルアルコール(polyvinyl alcohol:PVA)又はポリビニルピロリドン(polyvinyl pyrrolidone:PVP)等の水溶性の液状の樹脂等を含む。ウェーハ1の表面に塗布された水溶性樹脂91は、スピンナテーブル93の回転により生じる遠心力によりウェーハ1の外縁側に拡げられて、ウェーハ1の裏面7全体を被覆する。
In the third embodiment, in the water-soluble protective film forming step ST11, the protective
水溶性保護膜形成ステップST11では、保護膜形成装置90が、ウェーハ1の裏面7側に水溶性樹脂91を塗布した後、水溶性樹脂91を乾燥又は加熱して、硬化させても良い。保護膜形成装置90が、図20に示すように、ウェーハ1の裏面7全体を水溶性保護膜92で被覆する。ウェーハの加工方法は、ウェーハ1の裏面7全体を水溶性保護膜92で被覆すると、レーザー加工溝形成ステップST2に進む。
In the water-soluble protective film forming step ST11, the protective
洗浄ステップST12は、レーザー加工溝形成ステップST2を実施後、ウェーハ1の裏面7に純水からなる洗浄水131を供給して、水溶性保護膜92をアブレーション加工で発生するデブリと共に除去するステップである。
The cleaning step ST12 is a step of supplying the cleaning
洗浄ステップST12では、図21に示すように、洗浄装置130がスピンナテーブル133の保持面134に粘着テープ200を介してウェーハ1の機能層4側を吸引保持し、スピンナテーブル133を軸心回りに回転させるとともに、ウェーハ1の上方を移動する洗浄水ノズル135から洗浄水131をウェーハ1の裏面7に向けて噴射する。洗浄ステップST12では、洗浄水131がスピンナテーブル133の回転により生じる遠心力によりウェーハ1の裏面7上をスムーズに流れて、水溶性保護膜92とともに、水溶性保護膜92に付着したデブリを洗い流して除去することとなる。洗浄ステップST12では、所定時間、洗浄装置130がスピンナテーブル133を回転させながらウェーハ1の裏面7に洗浄水131を供給すると、ウェーハ1の洗浄を終了し、ウェーハ1を乾燥させる。ウェーハの加工方法は、ウェーハ1の裏面7の乾燥を終了すると、プラズマエッチングステップST3に進む。
In the cleaning step ST12, as shown in FIG. 21, the
なお、実施形態3では、水溶性保護膜形成ステップST11を保護膜形成装置90が行い、洗浄ステップST12を保護膜形成装置90とは別の洗浄装置130が行っていたが、本発明は、水溶性保護膜形成ステップST11及び洗浄ステップST12をノズル95,135を備える一つの装置で行っても良い。
In addition, in the third embodiment, the water-soluble protective film forming step ST11 is performed by the protective
実施形態3に係るウェーハの加工方法は、レーザー加工溝形成ステップST2において裏面7から分割予定ライン6に沿ってレーザー加工溝300を形成した後、プラズマエッチングステップST3において裏面7側からプラズマエッチングするので、マスクを不要としたプラズマダイシングを実現することができる。その結果、ウェーハの加工方法は、実施形態1と同様に、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5即ちチップ9に分割することができる。
In the wafer processing method according to the third embodiment, after the
また、実施形態3に係るウェーハの加工方法は、水溶性保護膜形成ステップST11において裏面7全体を水溶性保護膜92で被覆(保護)してからレーザー加工溝形成ステップST2においてレーザー光線11を用いたアブレーション加工でレーザー加工溝300を形成するので、裏面7にデブリ310の付着がない、という効果を奏する。また、ウェーハの加工方法は、レーザー加工溝形成ステップST2後に、洗浄ステップST12において、ウェーハ1の裏面7を洗浄するので、デブリがウェーハ1の裏面7に残存することを抑制することができる。
Further, in the wafer processing method according to the third embodiment, the
なお、実施形態3に係るウェーハの加工方法は、実施形態2と同様に、予備研削ステップST10を実施しても良い。 The wafer processing method according to the third embodiment may perform the preliminary grinding step ST10 as in the second embodiment.
〔実施形態4〕
本発明の実施形態4に係るウェーハの加工方法を説明する。実施形態4に係るウェーハの加工方法は、プラズマエッチングステップST3において、電極に高周波電力を印加して密閉空間内でエッチングガスなどをプラズマするものではなく、プラズマ状態にしたエッチングガスなどをプラズマエッチングチャンバー内の密閉空間に導入するリモートプラズマ方式のプラズマエッチング装置を用いる。
[Embodiment 4]
A wafer processing method according to the fourth embodiment of the present invention will be described. In the method of processing a wafer according to the fourth embodiment, in the plasma etching step ST3, high-frequency power is not applied to the electrodes to plasma the etching gas or the like in the sealed space, but the etching gas in the plasma state is used in the plasma etching chamber. A remote plasma type plasma etching apparatus for introducing into a closed space is used.
実施形態4に係るウェーハの加工方法は、プラズマエッチングステップST3において、リモートプラズマ方式のプラズマ装置を用いるので、プラズマ装置ではプラズマ化したエッチングガスに混入するイオンが供給管の内面に衝突してプラズマエッチングチャンバー内の密閉空間に到達することを抑制でき、ラジカルが高濃度なエッチングガスを供給できるので、より幅の狭いレーザー加工溝300であっても基板2をデバイス5毎に分割することができる。
In the plasma processing step ST3, the wafer processing method according to the fourth embodiment uses the remote plasma type plasma apparatus. Therefore, in the plasma apparatus, the ions mixed in the plasmaized etching gas collide with the inner surface of the supply pipe to perform plasma etching. Since it is possible to prevent the gas from reaching the closed space in the chamber and supply the etching gas having a high concentration of radicals, the
なお、実施形態4に係るウェーハの加工方法は、実施形態2と同様に、予備研削ステップST10を実施しても良い。 The wafer processing method according to the fourth embodiment may perform the preliminary grinding step ST10 as in the second embodiment.
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。例えば、本発明では、分割予定ライン6に形成される機能層4、金属膜及びTEGをレーザー加工溝形成ステップST2の前に、表面からレーザー光線を照射して、アブレーションで除去しても良い。また、本発明は、ウェーハ1の裏面7に予め酸化被膜が形成されている場合、プラズマエッチングステップST3において、この酸化被膜をマスクとしてプラズマエッチングを行っても良い。また、本発明は、研削ステップST5及び予備研削ステップST10の双方において、予備研削用砥石85を用いてウェーハ1の裏面7を粗研削した後に、予備研削用砥石85より砥粒の小さい仕上げ研削用砥石65でウェーハ1の裏面7を仕上げ研削しても良いし、ウェーハ1の裏面7を粗研削のみしても良いし、ウェーハ1の裏面7を仕上げ研削のみしても良い。また、本発明は、デバイス5のサイズが上記実施形態に記載されたものに限定されない。
The present invention is not limited to the above embodiment. That is, various modifications can be made without departing from the gist of the present invention. For example, in the present invention, the
1 ウェーハ
2 基板
3 表面
4 機能層
5 デバイス
6 分割予定ライン
7 裏面
8 表面
9 チップ
10 レーザー加工装置
11 レーザー光線
13 チャックテーブル
20 プラズマ装置
21 チャックテーブル
51 レーザー光線
110 デバイス領域
120 外周余剰領域
200 粘着テープ(保護部材)
300 レーザー加工溝
301 底
ST1 保護部材配設ステップ
ST2 レーザー加工溝形成ステップ
ST3 プラズマエッチングステップ
ST4 機能層切断ステップ
ST5 研削ステップ
ST10 予備研削ステップ
1
300
Claims (3)
ウェーハの表面に保護部材を配設する、保護部材配設ステップと、
該ウェーハの該保護部材側をレーザー加工装置のチャックテーブルで保持し、該基板に対して吸収性を有する波長のレーザー光線を該分割予定ラインに沿って照射し、該デバイス領域に対応したウェーハの裏面側に該機能層に至らない深さのレーザー加工溝を形成するレーザー加工溝形成ステップと、
該ウェーハの該保護部材側をプラズマ装置のチャックテーブルで保持し、該ウェーハの裏面側にプラズマ化したガスを供給し、該レーザー加工溝の底に残存する基板をエッチングして除去し、該基板を該分割予定ラインに沿ってウェーハをチップに分割するプラズマエッチングステップと、
プラズマエッチングで分割された該ウェーハの裏面側から、レーザー光線を該レーザー加工溝に露出する該機能層に照射し、該機能層を該レーザー加工溝に沿って切断する機能層切断ステップと、を備えるウェーハの加工方法。 A wafer having a device region in which a plurality of devices are formed by stacking a functional layer on the surface of a substrate and an outer peripheral surplus region surrounding the device region, and dividing the wafer along division lines that divide the plurality of devices. A processing method,
A protective member disposing step of disposing a protective member on the surface of the wafer,
The back side of the wafer corresponding to the device area is held by holding the protective member side of the wafer by a chuck table of a laser processing apparatus and irradiating a laser beam having a wavelength having an absorptivity to the substrate along the dividing line. A laser processing groove forming step of forming a laser processing groove having a depth not reaching the functional layer on the side,
The protection member side of the wafer is held by a chuck table of a plasma device, plasmaized gas is supplied to the back surface side of the wafer, and the substrate remaining at the bottom of the laser processing groove is removed by etching. A plasma etching step for dividing the wafer into chips along the dividing line,
A functional layer cutting step of irradiating the functional layer exposed to the laser processing groove with a laser beam from the back surface side of the wafer divided by plasma etching, and cutting the functional layer along the laser processing groove. Wafer processing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018192854A JP2020061494A (en) | 2018-10-11 | 2018-10-11 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018192854A JP2020061494A (en) | 2018-10-11 | 2018-10-11 | Wafer processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020061494A true JP2020061494A (en) | 2020-04-16 |
Family
ID=70219063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018192854A Pending JP2020061494A (en) | 2018-10-11 | 2018-10-11 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020061494A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022260128A1 (en) * | 2021-06-09 | 2022-12-15 | 株式会社荏原製作所 | Substrate processing system, and substrate processing method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182178A (en) * | 2008-01-31 | 2009-08-13 | Disco Abrasive Syst Ltd | Method of manufacturing device |
JP2015095509A (en) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | Method for processing wafer |
JP2015095508A (en) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | Method for processing wafer |
JP2017011133A (en) * | 2015-06-23 | 2017-01-12 | 株式会社ディスコ | Wafer processing method |
JP2018156973A (en) * | 2017-03-15 | 2018-10-04 | 株式会社ディスコ | Wafer processing method |
-
2018
- 2018-10-11 JP JP2018192854A patent/JP2020061494A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009182178A (en) * | 2008-01-31 | 2009-08-13 | Disco Abrasive Syst Ltd | Method of manufacturing device |
JP2015095509A (en) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | Method for processing wafer |
JP2015095508A (en) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | Method for processing wafer |
JP2017011133A (en) * | 2015-06-23 | 2017-01-12 | 株式会社ディスコ | Wafer processing method |
JP2018156973A (en) * | 2017-03-15 | 2018-10-04 | 株式会社ディスコ | Wafer processing method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022260128A1 (en) * | 2021-06-09 | 2022-12-15 | 株式会社荏原製作所 | Substrate processing system, and substrate processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9379015B2 (en) | Wafer processing method | |
US10083867B2 (en) | Method of processing a wafer | |
US11114342B2 (en) | Wafer processing method | |
JP7106382B2 (en) | Wafer processing method | |
JP2020061494A (en) | Wafer processing method | |
JP2020061499A (en) | Wafer processing method | |
CN111312658B (en) | Wafer processing method | |
JP7171138B2 (en) | Device chip manufacturing method | |
JP7061022B2 (en) | Wafer processing method | |
JP2020061500A (en) | Wafer processing method | |
JP2019212839A (en) | Wafer processing method | |
JP7146555B2 (en) | Wafer processing method | |
JP2019212772A (en) | Wafer processing method | |
JP2020061463A (en) | Wafer processing method | |
JP7138534B2 (en) | Wafer processing method | |
JP2020061440A (en) | Wafer processing method | |
JP2020061496A (en) | Wafer processing method | |
JP2020061495A (en) | Wafer processing method | |
JP2019096812A (en) | Processing method of workpiece | |
JP7292803B2 (en) | Wafer processing method | |
JP2020061461A (en) | Wafer processing method | |
JP7083716B2 (en) | Wafer processing method | |
JP2020017677A (en) | Wafer processing method | |
JP2019212771A (en) | Wafer processing method | |
JP2020061501A (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220906 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230307 |