JP2019212772A - Wafer processing method - Google Patents
Wafer processing method Download PDFInfo
- Publication number
- JP2019212772A JP2019212772A JP2018108061A JP2018108061A JP2019212772A JP 2019212772 A JP2019212772 A JP 2019212772A JP 2018108061 A JP2018108061 A JP 2018108061A JP 2018108061 A JP2018108061 A JP 2018108061A JP 2019212772 A JP2019212772 A JP 2019212772A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- functional layer
- processing method
- cutting
- wafer processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 108
- 239000002346 layers by function Substances 0.000 claims abstract description 87
- 238000001020 plasma etching Methods 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000227 grinding Methods 0.000 claims description 66
- 230000001681 protective effect Effects 0.000 claims description 18
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- 239000002390 adhesive tape Substances 0.000 abstract description 27
- 235000012431 wafers Nutrition 0.000 description 231
- 239000007789 gas Substances 0.000 description 58
- 238000000034 method Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000003507 refrigerant Substances 0.000 description 5
- 238000002679 ablation Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Grinding Of Cylindrical And Plane Surfaces (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Dicing (AREA)
Abstract
Description
本発明は、ウェーハの加工方法、特にプラズマダイシングに関する。 The present invention relates to a wafer processing method, and more particularly to plasma dicing.
シリコン基板等からなる半導体ウェーハは、個々のデバイスチップに分割するため、切削ブレードやレーザー光線を用いた加工方法が適用されることが知られている。これらの加工方法は、分割予定ライン(ストリート)を1本ずつ加工してウェーハをデバイスチップに分割する。近年の電子機器の小型化からデバイスチップの軽薄短小化、コスト削減が進み、サイズが従来のように10mmを超えるようなデバイスチップから2mm以下のようなサイズの小さなデバイスチップが数多く生産されている。サイズの小さなデバイスチップを製造する場合、1枚のウェーハに対する分割予定ラインの数が激増し、1ラインずつの加工では加工時間も長くなってしまう。 It is known that a processing method using a cutting blade or a laser beam is applied in order to divide a semiconductor wafer made of a silicon substrate or the like into individual device chips. In these processing methods, the division lines (streets) are processed one by one to divide the wafer into device chips. Due to the recent miniaturization of electronic devices, the miniaturization and cost reduction of device chips have progressed, and many device chips having a size of less than 2 mm have been produced from device chips having a size exceeding 10 mm as in the past. . When manufacturing a device chip with a small size, the number of lines to be divided for one wafer increases dramatically, and the processing time for each line becomes longer.
そこで、ウェーハの分割予定ライン全てを一括で加工するプラズマダイシングという手法が開発されている(例えば、特許文献1参照)。特許文献1に示されたプラズマダイシングは、マスクによって遮蔽された領域以外をプラズマエッチングによって除去し、ウェーハ単位で加工を実施するため、分割予定ラインの本数が多くなっても加工時間が劇的に長くなることがないという効果がある。
In view of this, a technique called plasma dicing has been developed in which all the division lines of a wafer are processed at once (for example, see Patent Document 1). The plasma dicing disclosed in
しかしながら、特許文献1に示されたプラズマダイシングは、エッチングによって除去する領域のみを正確に露出させるために、それぞれのウェーハの分割予定ラインにあった精密なマスクを準備する必要がある(例えば、特許文献2及び特許文献3参照)。
However, in the plasma dicing disclosed in
しかしながら、特に、特許文献2及び特許文献3に示されたマスクは、製造コスト及び製造工数の抑制、マスクを位置合わせする技術の確立など、切削加工等に比べてコストが高く難易度の高い課題が残されていた。
However, in particular, the masks disclosed in
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、コストを抑制しながらもプラズマエッチングを行うことができるウェーハの加工方法を提供することである。 The present invention has been made in view of such problems, and an object of the present invention is to provide a wafer processing method capable of performing plasma etching while suppressing cost.
上述した課題を解決し、目的を達成するために、本発明のウェーハの加工方法は、基板の表面に樹脂を含む機能層が積層され複数のデバイスが形成されたウェーハを、該複数のデバイスを区画する分割予定ラインに沿って分割するウェーハの加工方法であって、該ウェーハの表面の該機能層側に保護部材を配設する保護部材配設ステップと、該ウェーハの裏面に切削ブレードを切り込ませ、該機能層に至らない深さの切削溝を該分割予定ラインに沿って該基板に形成する切削ステップと、チャックテーブルで該保護部材側を保持した該ウェーハを裏面側にプラズマ化したガスを供給し、該切削溝の底に残存する基板をエッチングして除去し、該分割予定ラインに沿った分割溝で該基板を分割するプラズマエッチングステップと、該プラズマエッチングステップを実施した後に、ウェーハの裏面側にオゾンを含むガスを供給し、該分割溝の底で露出した樹脂を含む該機能層の少なくとも一部を除去する機能層エッチングステップと、該機能層エッチングステップの後に、該保護部材を引き延ばして拡張し、除去された部分を破断起点として該機能層を該分割予定ラインに沿って破断する破断ステップと、を備えることを特徴とする。 In order to solve the above-described problems and achieve the object, a wafer processing method according to the present invention includes a wafer in which a plurality of devices are formed by laminating a functional layer containing a resin on a surface of a substrate. A method for processing a wafer to be divided along a division line to be divided, comprising: a protective member disposing step of disposing a protective member on the functional layer side of the front surface of the wafer; and cutting a cutting blade on the back surface of the wafer. A cutting step for forming a cutting groove having a depth that does not reach the functional layer on the substrate along the division line, and the wafer holding the protective member side with a chuck table is converted into a plasma on the back surface side. A plasma etching step of supplying a gas, etching and removing the substrate remaining at the bottom of the cutting groove, and dividing the substrate by dividing grooves along the planned dividing line; A functional layer etching step of supplying a gas containing ozone to the back surface side of the wafer after performing the chucking step and removing at least a part of the functional layer including the resin exposed at the bottom of the dividing groove; After the etching step, the protective member is stretched and expanded, and a breaking step is provided in which the functional layer is broken along the planned dividing line using the removed portion as a break starting point.
前記ウェーハの加工方法において、該プラズマエッチングステップの後に、ウェーハの裏面を研削してウェーハを仕上がり厚さにする仕上げ研削ステップを備えても良い。 The wafer processing method may include a finish grinding step for grinding the back surface of the wafer to a finished thickness after the plasma etching step.
前記ウェーハの加工方法において、該プラズマエッチングステップの前に、ウェーハの裏面を予め研削する予備研削ステップと、を備えても良い。 The wafer processing method may include a pre-grinding step for grinding the back surface of the wafer in advance before the plasma etching step.
本願発明のウェーハの加工方法は、コストを抑制しながらもプラズマエッチングを行うことができるという効果を奏する。 The wafer processing method of the present invention produces an effect that plasma etching can be performed while suppressing costs.
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 DESCRIPTION OF EMBODIMENTS Embodiments (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. The constituent elements described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the structures described below can be combined as appropriate. Various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.
〔実施形態1〕
本発明の実施形態1に係るウェーハの加工方法を図面に基づいて説明する。図1は、実施形態1に係るウェーハの加工方法の加工対象のウェーハの一例を示す斜視図である。図2は、実施形態1に係るウェーハの加工方法の流れを示すフローチャートである。
A wafer processing method according to
実施形態1に係るウェーハの加工方法は、図1に示すウェーハ1の加工方法である。実施形態1では、ウェーハ1は、シリコン、サファイア、又はガリウムヒ素などを基板2とする円板状の半導体ウェーハや光デバイスウェーハである。ウェーハ1は、図1に示すように、基板2の表面3に樹脂を含む機能層4が積層されて複数のデバイス5が形成されている。機能層4は、SiOF、BSG(SiOB)等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜(Low−k膜)により構成されている。機能層4は、基板2の表面3に積層されている。
The wafer processing method according to the first embodiment is a method of processing the
デバイス5は、表面3の交差する複数の分割予定ライン6で区画された各領域にそれぞれ形成されている。即ち、分割予定ライン6は、複数のデバイス5を区画するものである。デバイス5を構成する回路は、機能層4により支持されている。なお、実施形態1において、デバイス5は、切削加工によりウェーハ1から分割されるデバイスよりも小型であり、例えば、1mm×1mm程度の大きさである。また、ウェーハ1は、分割予定ライン6の少なくとも一部において、基板2の表面3側に図示しない金属膜とTEG(Test Element Group)とのうち少なくとも一方が形成されている。TEGは、デバイス5に発生する設計上や製造上の問題を見つけ出すための評価用の素子である。
The
実施形態1に係るウェーハの加工方法は、ウェーハ1を分割予定ライン6に沿って個々のデバイス5に分割するとともに、デバイス5を仕上がり厚さ100まで薄化する方法である。ウェーハの加工方法は、図2に示すように、保護部材配設ステップST1と、切削ステップST2と、プラズマエッチングステップST3と、機能層エッチングステップST4と、破断ステップST5と、仕上げ研削ステップST6と、ダイアタッチフィルム貼着ステップST7と、ダイアタッチフィルム分割ステップST8とを備える。
The wafer processing method according to the first embodiment is a method in which the
(保護部材配設ステップ)
保護部材配設ステップST1は、ウェーハ1の基板2の表面3の機能層4側に保護部材である粘着テープ200を配設するステップである。実施形態1において、保護部材配設ステップST1は、図1に示すように、ウェーハ1よりも大径な粘着テープ200を機能層4側に貼着し、粘着テープ200の外周縁に環状フレーム201を貼着する。実施形態1では、保護部材として粘着テープ200を用いるが、本発明では、保護部材は、粘着テープ200に限定されない。ウェーハの加工方法は、ウェーハ1の機能層4側に粘着テープ200を貼着すると、切削ステップST2に進む。
(Protective member placement step)
The protective member disposing step ST1 is a step of disposing an
(切削ステップ)
図3は、図2に示されたウェーハの加工方法の切削ステップを一部断面で示す側面図である。図4は、図2に示されたウェーハの加工方法の切削ステップ後のウェーハの要部の断面図である。
(Cutting step)
FIG. 3 is a side view partially showing a cutting step of the wafer processing method shown in FIG. 4 is a cross-sectional view of the main part of the wafer after the cutting step of the wafer processing method shown in FIG.
切削ステップST2は、ウェーハ1の基板2の裏面7に図3に示す切削装置10の切削ブレード12を切り込ませ、機能層4に至らない深さの切削溝300を分割予定ライン6に沿って基板2に形成するステップである。実施形態1において、切削ステップST2では、図3に示すように、切削ユニット11を2つ備えた、即ち、2スピンドルのダイサ、いわゆるフェイシングデュアルタイプの切削装置10のチャックテーブル13の保持面14に粘着テープ200を介してウェーハ1の機能層4側を吸引保持する。切削ステップST2では、切削装置10の図示しない赤外線カメラがウェーハ1の裏面7を撮像して、ウェーハ1と各切削ユニット11の切削ブレード12との位置合わせを行なうアライメントを遂行する。
In the cutting
切削ステップST2では、ウェーハ1と各切削ユニット11の切削ブレード12とを分割予定ライン6に沿って相対的に移動させながら切削ブレード12を裏面7に切り込ませて、ウェーハ1の裏面7側に切削溝300を形成する。実施形態1で用いる切削装置10の一対の切削ユニット11のうちの一方の切削ユニット11(以下、符号11−1で記す)の切削ブレード12(以下、符号12−1で記す)の厚さは、他方の切削ユニット11(以下、符号11−2で記す)の切削ブレード12(以下、符号12−2で記す)の厚さよりも厚い。実施形態1の切削ステップST2では、一方の切削ユニット11−1の切削ブレード12−1を裏面7に仕上げ厚さ100分切り込ませて、第1切削溝301をウェーハ1の裏面7に形成する。なお、実施形態1では、切削ステップST2において、一方の切削ユニット11−1の切削ブレード12−1を裏面7に仕上げ厚さ100分切り込ませるが、本発明は、一方の切削ユニット11−1の切削ブレード12−1を裏面7に仕上がり厚さ100よりも浅い深さ切り込ませても良く、要するに、一方の切削ユニット11−1の切削ブレード12−1を裏面7に仕上がり厚さ100以下の深さ切り込ますのが望ましい。
In the cutting step ST2, the
切削ステップST2では、第1切削溝301を形成した後、他方の切削ユニット11−2の切削ブレード12−2を第1切削溝301の溝底303に切り込ませて、第1切削溝301より細い第2切削溝302を第1切削溝301の溝底303に形成する。切削ステップST2では、第1切削溝301と第2切削溝302とを形成して、ウェーハ1の裏面7にウェーハ1の仕上がり厚さ100を超えるとともに機能層4に至らない深さの切削溝300を形成して、プラズマエッチングステップST3でのプラズマ化したエッチングガスの切削溝300への侵入を促進させる。なお、実施形態1において、切削溝300は、第1切削溝301と第2切削溝302とで構成される。ウェーハの加工方法は、図4に示すように、ウェーハ1の全ての分割予定ライン6の裏面7側に第1切削溝301及び第2切削溝302を形成すると、プラズマエッチングステップST3に進む。なお、実施形態1において、切削ステップST2では、ウェーハ1を太い切削ブレード12−1で切削した後に、細い切削ブレード12−2で切削する所謂ステップカットを実施したが、本発明は、ウェーハ1を1枚の切削ブレードで切削する所謂シングルカットを実施しても良い。
In the cutting step ST <b> 2, after forming the
(プラズマエッチングステップ)
図5は、図2に示されたウェーハの加工方法のプラズマエッチングステップ及び機能層エッチングステップで用いられるエッチング装置の構成を示す断面図である。図6は、図2に示されたウェーハの加工方法のプラズマエッチングステップ後のウェーハの要部の断面図である。
(Plasma etching step)
FIG. 5 is a cross-sectional view showing a configuration of an etching apparatus used in the plasma etching step and the functional layer etching step of the wafer processing method shown in FIG. 6 is a cross-sectional view of the main part of the wafer after the plasma etching step of the wafer processing method shown in FIG.
プラズマエッチングステップST3は、図5に示すエッチング装置20のチャックテーブル21で粘着テープ200側を保持したウェーハ1を裏面7側にプラズマ化したエッチングガスを供給し、切削溝300の底304(図4に示す)に残存する基板2をエッチングして除去し、分割予定ライン6に沿った分割溝310で基板2を分割するステップである。
In the plasma etching step ST3, an etching gas obtained by converting the
プラズマエッチングステップST3では、エッチング装置20の制御ユニット22が、ゲート作動ユニット23を作動してゲート24を図5中の下方に移動させ、ハウジング25の開口26を開ける。次に、図示しない搬出入手段によって切削ステップST2が実施されたウェーハ1を開口26を通してハウジング25内の密閉空間27に搬送し、下部電極28を構成する被加工物保持部29のチャックテーブル21(静電チャック、ESC:Electrostatic chuck)上に粘着テープ200を介してウェーハ1の機能層4側を載置する。このとき、制御ユニット22は、昇降駆動ユニット30を作動して上部電極31を上昇させておく。制御ユニット22は、被加工物保持部29内に設けられた電極32,33に電力を印加してチャックテーブル21上にウェーハ1を吸着保持する。
In the plasma etching step ST3, the
制御ユニット22は、ゲート作動ユニット23を作動してゲート24を上方に移動させ、ハウジング25の開口26を閉じる。制御ユニット22は、昇降駆動ユニット30を作動して上部電極31を下降させ、上部電極31を構成するガス噴出部34の下面と下部電極28を構成するチャックテーブル21に保持されたウェーハ1との間の距離をプラズマエッチング処理に適した所定の電極間距離に位置付ける。
The
制御ユニット22は、ガス排出ユニット35を作動してハウジング25内の密閉空間27を真空排気して、密閉空間27の圧力を所定の圧力に維持するとともに、冷媒供給ユニット36を作動させて下部電極28内に設けられた冷媒導入通路37、冷却通路38及び冷媒排出通路39に冷媒であるヘリウムガスを循環させて、下部電極28の異常昇温を抑制する。
The
次に、制御ユニット22は、ウェーハ1に対してプラズマ化したSF6ガスを供給してウェーハ1の裏面7全体をエッチングするとともに切削溝300を基板2の表面3に向かって進行させるエッチングステップと、エッチングステップに次いでプラズマ化したC4F8ガスをウェーハ1に供給してウェーハ1の裏面7、切削溝301,302の内面及び切削溝300の底304に被膜を堆積させる被膜堆積ステップとを交互に繰り返す。なお、被膜堆積ステップ後のエッチングステップは、切削溝300の底304の被膜を除去して切削溝300の底304をエッチングする。このように、プラズマエッチングステップST3は、所謂ボッシュ法でウェーハ1をプラズマエッチングする。
Next, the
なお、エッチングステップでは、制御ユニット22は、SF6ガス供給ユニット40を作動しエッチングガスであるSF6ガスを上部電極31の複数の噴出口41から下部電極28のチャックテーブル21上に保持されたウェーハ1に向けて噴出する。そして、制御ユニット22は、プラズマ発生用のSF6ガスを供給した状態で、高周波電源42から上部電極31にプラズマを作り維持する高周波電力を印加し、高周波電源42から下部電極28にイオンを引き込むための高周波電力を印加する。これにより、下部電極28と上部電極31との間の空間にSF6ガスからなる等方性を有するプラズマ化したエッチングガスが発生し、このプラズマ化したエッチングガスがウェーハ1に引き込まれて、ウェーハ1の裏面7、切削溝301,302の内面及び切削溝300の底304をエッチングして、切削溝300を基板2の表面3に向かって進行させる。
In the etching step, the
また、被膜堆積ステップでは、制御ユニット22は、C4F8ガス供給ユニット43を作動しエッチングガスであるC4F8ガスを上部電極31の複数の噴出口41から下部電極28のチャックテーブル21上に保持されたウェーハ1に向けて噴出する。そして、制御ユニット22は、プラズマ発生用のC4F8ガスを供給した状態で、高周波電源42から上部電極31にプラズマを作り維持する高周波電力を印加し、高周波電源42から下部電極28にイオンを引き込むための高周波電力を印加する。これにより、下部電極28と上部電極31との間の空間にC4F8ガスからなるプラズマ化したエッチングガスが発生し、このプラズマ化したエッチングガスがウェーハ1に引き込まれて、ウェーハ1に被膜を堆積させる。
Further, in the film deposition step, the
プラズマエッチングステップST3では、制御ユニット22は、切削溝300の深さ即ちウェーハ1の厚さに応じて、エッチングステップと被膜堆積ステップとを繰り返す回数が予め設定されている。プラズマエッチングステップST3において、エッチングステップと被膜堆積ステップとを予め設定された回数繰り返されたウェーハ1は、図6に示すように、始めのエッチンングステップによって裏面7全体がエッチングされて、厚さ101分薄化されている。また、エッチングステップと被膜堆積ステップとを予め設定された回数繰り返されたウェーハ1は、図6に示すように、エッチングステップにおいて切削溝300の底304に残存する基板2がエッチングされ除去され、切削溝300が機能層4に到達して、切削溝300が基板2を分割する分割溝310となる。ウェーハ1は、基板2が分割溝310により分割され、分割溝310内に機能層4が露出して、分割溝310の底に機能層4が残っている。ウェーハの加工方法は、プラズマエッチングステップST3を終了すると、機能層エッチングステップST4に進む。
In the plasma etching step ST3, the number of times the
(機能層エッチングステップ)
図7は、図2に示されたウェーハの加工方法の機能層エッチングステップ後のウェーハの要部の断面図である。
(Functional layer etching step)
FIG. 7 is a cross-sectional view of the main part of the wafer after the functional layer etching step of the wafer processing method shown in FIG.
機能層エッチングステップST4は、プラズマエッチングステップST3を実施した後に、ウェーハ1の裏面7側にオゾンを含むガスを供給し、分割溝310の底で露出した樹脂を含む機能層4の少なくとも一部を除去するステップである。
In the functional layer etching step ST4, after performing the plasma etching step ST3, a gas containing ozone is supplied to the
機能層エッチンングステップST4では、エッチング装置20の制御ユニット22が、チャックテーブル21上にウェーハ1を吸着保持し、密閉空間27の圧力を所定の圧力に維持するとともに、下部電極28の異常昇温を抑制した状態で、ガス供給ユニット44を作動しオゾンを含むガスを上部電極31の複数の噴出口41から下部電極28のチャックテーブル21上に保持されたウェーハ1に向けて噴出する。そして、制御ユニット22は、オゾンを含むガスを供給した状態で、高周波電源42から上部電極31にプラズマを作り維持する高周波電力を印加し、高周波電源42から下部電極28にイオンを引き込むための高周波電力を印加する。これにより、下部電極28と上部電極31との間の空間にオゾンを含むガスからなる等方性を有するプラズマ化したガスが発生し、このプラズマ化したガスがウェーハ1に引き込まれて、被膜堆積ステップで形成された被膜等をマスクとして、機能層4の分割溝310の底で露出した部分4−1をエッチングする。
In the functional layer etching step ST4, the
機能層エッチンングステップST4では、制御ユニット22は、所定時間、機能層4の分割溝310の底で露出した部分4−1をエッチングすると、高周波電源42からの電極28,31への高周波電力の印加、及びガス供給ユニット44の動作を停止させる。機能層エッチングステップST4において、所定時間、エッチングされた機能層4の分割溝310の底で露出した部分4−1は、図7に示すように、基板2が積層されている他の部分よりも薄化されて、エッチング溝311が形成されている。ウェーハの加工方法は、機能層エッチングステップST4を終了すると、破断ステップST5に進む。
In the functional layer etching step ST4, when the
(破断ステップ)
図8は、図2に示されたウェーハの加工方法の破断ステップにおいて、ウェーハを拡張装置に保持した状態を示す断面図である。図9は、図2に示されたウェーハの加工方法の破断ステップにおいて、機能層を分割予定ラインに沿って破断した状態を示す断面図である。
(Breaking step)
FIG. 8 is a cross-sectional view showing a state where the wafer is held by the expansion device in the breaking step of the wafer processing method shown in FIG. FIG. 9 is a cross-sectional view showing a state in which the functional layer is broken along the planned dividing line in the breaking step of the wafer processing method shown in FIG.
破断ステップST5は、機能層エッチングステップST4の後に、粘着テープ200を引き延ばして拡張し、除去された部分である機能層4の分割溝310の底で露出して薄化された部分4−1を破断起点として、機能層4を分割予定ライン6に沿って破断するステップである。実施形態1において、破断ステップST5では、図8に示すように、裏面7側を上方に向けた状態で、拡張装置50が、クランプ部51で環状フレーム201を挟み込んで、機能層エッチングステップST4後のウェーハ1を固定する。このとき、図8に示すように、拡張装置50は、円筒状の拡張ドラム52を粘着テープ200のウェーハ1と環状フレーム201との間の領域に当接させておく。拡張ドラム52は、環状フレーム201の内径より小さくウェーハ1の外径より大きい内径および外径を有し、クランプ部51により固定される環状フレーム201と同軸となる位置に配置される。
In the breaking step ST5, after the functional layer etching step ST4, the
実施形態1において、破断ステップST5では、図9に示すように、拡張装置50がクランプ部51を下降させる。すると、粘着テープ200が拡張ドラム52に当接しているために、粘着テープ200が面方向に拡張される。破断ステップST5では、拡張の結果、粘着テープ200は、放射状の引張力が作用する。このようにウェーハ1の表面3に貼着された粘着テープ200に放射状に引張力が作用すると、ウェーハ1は、機能層エッチングステップST4において、機能層4の分割溝310の底で露出した部分4−1が薄化されているために、図9に示すように、機能層4が前述した部分4−1を破断起点としてデバイス5毎に分割されて、個々のデバイス5に分割される。なお、実施形態1では、破断ステップST5において、クランプ部51を下降させて粘着テープ200を拡張したが、本発明は、これに限定されることなく、拡張ドラム52を上昇させても良く、要するに、拡張ドラム52をクランプ部51に対して相対的に上昇させ、クランプ部51を拡張ドラム52に対して相対的に下降させれば良い。ウェーハの加工方法は、破断ステップST5を終了すると、仕上げ研削ステップST6に進む。
In the first embodiment, in the breaking step ST5, as shown in FIG. 9, the
(仕上げ研削ステップ)
図10は、図2に示されたウェーハの加工方法の仕上げ研削ステップを示す側断面図である。仕上げ研削ステップST6は、プラズマエッチングステップST3、機能層エッチングステップST4及び破断ステップST5の後に、ウェーハ1の裏面7を研削してウェーハ1を仕上がり厚さ100にするステップである。
(Finishing grinding step)
FIG. 10 is a side sectional view showing a finish grinding step of the wafer processing method shown in FIG. The finish grinding step ST6 is a step of grinding the
仕上げ研削ステップST6では、研削装置60が、チャックテーブル61の保持面62に粘着テープ200を介してウェーハ1の機能層4側を吸引保持する。仕上げ研削ステップST6では、図10に示すように、スピンドル63により仕上げ研削用の研削ホイール64を回転しかつチャックテーブル61を軸心回りに回転しながら研削水を供給するとともに、仕上げ研削用砥石65をチャックテーブル61に所定の送り速度で近づけることによって、仕上げ研削用砥石65でウェーハ1即ちデバイス5の裏面7を仕上げ研削する。仕上げ研削ステップST6では、仕上がり厚さ100になるまでウェーハ1即ちデバイス5を研削する。仕上げ研削ステップST6では、仕上がり厚さ100になるまでウェーハ1即ちデバイス5を研削すると、第1切削溝301が除去されて、第1切削溝301と第2切削溝302との間の段差が除去される。ウェーハの加工方法は、仕上がり厚さ100までウェーハ1即ちデバイス5を薄化するとダイアタッチフィルム貼着ステップST7に進む。
In the finish grinding step ST <b> 6, the grinding
(ダイアタッチフィルム貼着ステップ)
図11は、図2に示されたウェーハの加工方法のダイアタッチフィルム貼着ステップ後のウェーハの断面図である。ダイアタッチフィルム貼着ステップST7は、プラズマエッチングステップST3、機能層エッチングステップST4、破断ステップST5及び仕上げ研削ステップST6の後に、ウェーハ1の裏面7にダイアタッチフィルム202を貼着するステップである。
(Die attach film sticking step)
FIG. 11 is a cross-sectional view of the wafer after the die attach film attaching step of the wafer processing method shown in FIG. The die attach film sticking step ST7 is a step for sticking the die attach
ダイアタッチフィルム貼着ステップST7では、仕上げ研削ステップST6において仕上げ研削されたウェーハ1即ちデバイス5の裏面7にデバイス5を接着するためのダイアタッチフィルム202を貼着する。ダイアタッチフィルム貼着ステップST7では、図11に示すように、外周縁に環状フレーム204が貼着されたダイシングテープ203に積層されたダイアタッチフィルム202をウェーハ1の裏面7に貼着するとともに、機能層4から粘着テープ200を剥がす。ウェーハの加工方法は、粘着テープ200を機能層4から剥がすと、ダイアタッチフィルム分割ステップST8に進む。
In the die attach film attaching step ST7, the die attach
(ダイアタッチフィルム分割ステップ)
図12は、図2に示されたウェーハの加工方法のダイアタッチフィルム分割ステップを示す断面図である。図13は、図2に示されたウェーハの加工方法のダイアタッチフィルム分割ステップ後のウェーハの要部の断面図である。ダイアタッチフィルム分割ステップST8は、分割溝310に沿ってダイアタッチフィルム202に図12に示すレーザー加工装置70がレーザー光線71を照射してダイアタッチフィルム202を分割するステップである。
(Die attach film dividing step)
12 is a cross-sectional view showing a die attach film dividing step of the wafer processing method shown in FIG. FIG. 13 is a cross-sectional view of the main part of the wafer after the die attach film dividing step of the wafer processing method shown in FIG. The die attach film dividing step ST8 is a step of dividing the die attach
ダイアタッチフィルム分割ステップST8では、レーザー加工装置70が、チャックテーブルにダイシングテープ203を介してウェーハ1の裏面7側を保持し、図12に示すように、レーザー光線照射ユニット72とチャックテーブルとを分割予定ライン6に沿って相対的に移動させながらレーザー光線照射ユニット72からダイアタッチフィルム202に対して吸収性を有する波長(例えば、355nm)のレーザー光線71を分割溝310内で露出したダイアタッチフィルム202に照射する。ダイアタッチフィルム分割ステップST8では、各分割予定ライン6において、分割溝310内で露出したダイアタッチフィルム202にアブレーション加工を施して、分割溝310内で露出したダイアタッチフィルム202を分割する。ウェーハの加工方法は、図13に示すように、全ての分割予定ライン6において分割溝310内で露出したダイアタッチフィルム202を分割すると、終了する。なお、その後、デバイス5は、ダイアタッチフィルム202毎、図示しないピックアップによりダイシングテープ203からピックアップされる。
In the die attach film dividing step ST8, the
実施形態1に係るウェーハの加工方法は、切削ステップST2において裏面7から分割予定ライン6に沿って切削溝300を形成した後、プラズマエッチングステップST3において裏面7側からプラズマエッチングすることで、切削溝300を基板2の表面3に向かって進行させて、ウェーハ1を分割するため、マスクを不要としたプラズマダイシングを実現することができる。このために、ウェーハの加工方法は、切削加工により分割するデバイスよりも小型であるためにプラズマエッチングで分割するのに好適なデバイス5を備えるウェーハ1の加工方法において、高価なマスクが不要となる。その結果、ウェーハの加工方法は、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5に分割することができる。
In the wafer processing method according to the first embodiment, the cutting
また、ウェーハの加工方法は、切削ステップST2及び仕上げ研削ステップST6前の保護部材配設ステップST1において、機能層4側に粘着テープ200が貼着されている。このために、切削ステップST2及び仕上げ研削ステップST6時に生じるコンタミがデバイス5に付着することを抑制することができる。
In the wafer processing method, the
また、ウェーハの加工方法は、機能層エッチングステップST4においてオゾンを含むガスを用いて分割溝310の底で露出した機能層4をプラズマエッチングし、破断ステップST5において機能層4の部分4−1を破断起点として分割する。このために、ウェーハの加工方法は、Low−k膜等の機能層4がプラズマエッチングステップST3後に残ったとしても、オゾンを含むガスを利用したプラズマエッチングで機能層4に僅かながらもエッチング溝311を形成し、エッチング溝311を破断起点に破断する。その結果、ウェーハの加工方法は、機能層4を分割するために、機能層4にレーザー光線を照射する必要が生じないので、レーザー光線を照射するためのアライメントを行う必要がなく、機能層4が積層されたウェーハ1を効率的に個々のデバイス5に分割することができる。
Further, in the wafer processing method, the
また、ウェーハの加工方法は、破断ステップST5において、拡張装置50で粘着テープ200を拡張して機能層4をデバイス5毎に分割するので、機能層4を分割するためにアブレーション加工を行う必要がなく、アブレーション加工時に生じるデブリがデバイス5に付着することを抑制することができる。
Further, in the wafer processing method, in the breaking step ST5, the
また、ウェーハの加工方法は、切削ステップST2において、第1切削溝301を形成した後に第1切削溝301の溝底303に第1切削溝301よりも細い第2切削溝302を形成すると共に、プラズマエッチングステップST3においてボッシュ法でウェーハ1をプラズマエッチングする。このために、ウェーハの加工方法は、プラズマエッチングステップST3のエッチングステップにおいて、SF6ガスからなるプラズマを切削溝300の底304を通してウェーハ1に引き込むことができる。その結果、ウェーハの加工方法は、効率的にウェーハ1の基板2を分割することができる。
Further, in the wafer processing method, in the cutting step ST2, after forming the
また、ウェーハの加工方法は、切削ステップST2において、ウェーハ1の仕上がり厚さ100より深い切削溝300を形成することで、裏面7側に仕上がり厚さ100以上の段差を設け、プラズマエッチングステップST3後に残されるウェーハ1の厚さが仕上がり厚さ100になりつつ、所望の深さの切削溝300を形成できる。
Further, in the wafer processing method, in the cutting step ST2, by forming a cutting
また、ウェーハの加工方法は、プラズマエッチングステップST3において、基板2を分割予定ライン6に沿って分割するために、個々に分割されたデバイス5の側面がプラズマエッチングによって除去された面である。このために、ウェーハの加工方法は、切削加工による欠けが個々に分割されたデバイス5の側面に残らず、抗折強度が高いデバイス5を製造できる、という効果も奏する。
Further, the wafer processing method is a surface in which the side surfaces of the individually divided
また、ウェーハの加工方法は、仕上げ研削ステップST6において、ウェーハ1の裏面7を研削して、第1切削溝301と第2切削溝302との間の段差を除去するので、所定寸法のデバイス5を得ることができる。
Further, in the processing method of the wafer, in the finish grinding step ST6, the
また、ウェーハの加工方法は、ダイアタッチフィルム貼着ステップST7と、ダイアタッチフィルム分割ステップST8とを備えるので、基板などに固定可能なデバイス5を得ることができる。
In addition, since the wafer processing method includes the die attach film sticking step ST7 and the die attach film dividing step ST8, the
〔実施形態2〕
本発明の実施形態2に係るウェーハの加工方法を図面に基づいて説明する。図14は、実施形態2に係るウェーハの加工方法の流れを示すフローチャートである。図15は、図14に示されたウェーハの加工方法の予備研削ステップを示す側断面図である。図16は、図14に示されたウェーハの加工方法の予備研削ステップ後のウェーハの要部の断面図である。なお、図14、図15及び図16は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 2]
A wafer processing method according to
実施形態2に係るウェーハの加工方法は、図14に示すように、予備研削ステップST10を備えること以外、実施形態1と同じである。予備研削ステップST10は、プラズマエッチングステップST3の前に、ウェーハ1の裏面7を予め研削するステップである。実施形態2において、ウェーハの加工方法は、予備研削ステップST10を保護部材配設ステップST1の後でかつ切削ステップST2の前に実施するが、本発明では、プラズマエッチングステップST3の前であれば、保護部材配設ステップST1の前又は切削ステップST2の後に実施しても良い。
The wafer processing method according to the second embodiment is the same as that of the first embodiment except that a pre-grinding step ST10 is provided as shown in FIG. The preliminary grinding step ST10 is a step for grinding the
予備研削ステップST10では、研削装置80が、チャックテーブル81の保持面82に粘着テープ200を介してウェーハ1の機能層4側を吸引保持する。予備研削ステップST10では、図15に示すように、スピンドル83により粗研削用の研削ホイール84を回転しかつチャックテーブル81を軸心回りに回転しながら研削水を供給するとともに、粗研削用砥石85をチャックテーブル81に所定の送り速度で近づけることによって、粗研削用砥石85でウェーハ1の裏面7を粗研削する。なお、粗研削用砥石85は、仕上げ研削用砥石65よりも大きな砥粒を有する研削砥石である。また、本発明は、予備研削ステップST10において、粗研削の後に、仕上げ研削ステップST6と同様の方法で、仕上げ研削用砥石65でウェーハ1の裏面7を仕上げ研削してもよい。
In preliminary grinding step ST10, the grinding
予備研削ステップST10では、図16に示すように、仕上がり厚さ100とプラズマエッチングステップST3において除去される厚さ101とを合わせた厚さ以上になるまでウェーハ1を研削する。実施形態2において、ウェーハの加工方法は、仕上がり厚さ100とプラズマエッチングステップST3において除去される厚さ101とを合わせた厚さ以上になるまでウェーハ1を研削するとプラズマエッチングステップST3に進む。なお、本発明は、予備研削ステップST10では、仕上がり厚さ100とプラズマエッチングステップST3において除去される厚さ101とを合わせた厚さと略等しくなる厚さにウェーハ1を薄化するのが望ましい。
In the preliminary grinding step ST10, as shown in FIG. 16, the
実施形態2に係るウェーハの加工方法は、切削ステップST2において裏面7から分割予定ライン6に沿って切削溝300を形成した後、プラズマエッチングステップST3において裏面7側からプラズマエッチングするので、マスクを不要としたプラズマダイシングを実現することができる。その結果、ウェーハの加工方法は、実施形態1と同様に、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5に分割することができる。
In the wafer processing method according to the second embodiment, since the cutting
また、実施形態2に係るウェーハの加工方法は、プラズマエッチングステップST3の前に予備研削ステップST10を実施してウェーハ1を薄化するので、プラズマエッチングステップST3時のウェーハ1の基板2の除去量を抑制することができる。その結果、実施形態2に係るウェーハの加工方法は、プラズマエッチングステップST3において生じる所謂アウトガスの量を抑制することができる。
Further, in the wafer processing method according to the second embodiment, since the
また、実施形態2に係るウェーハの加工方法は、切削ステップST2の前に予備研削ステップST10を実施してウェーハ1の裏面7を研削するので、予備研削ステップST10の前においてウェーハ1の裏面7が梨地面(細かい凹凸を有する面)であっても、切削ステップST2の前に裏面7を平坦化することができる。その結果、実施形態2に係るウェーハの加工方法は、切削ステップST2において、赤外線カメラが撮像した画像に基づいてアライメントを遂行した際の切削ブレード12−1,12−2と分割予定ライン6との位置ずれを抑制することができる。
In the wafer processing method according to the second embodiment, the pre-grinding step ST10 is performed before the cutting step ST2 to grind the
〔実施形態3〕
本発明の実施形態3に係るウェーハの加工方法を図面に基づいて説明する。図17は、実施形態3に係るウェーハの加工方法のプラズマエッチングステップ後のウェーハの要部の断面図である。なお、図17は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 3]
A wafer processing method according to
実施形態3に係るウェーハの加工方法は、プラズマエッチングステップST3において、ボッシュ法の代わりに、異方性エッチングによりウェーハ1をエッチングすること以外、実施形態1と同じである。実施形態3に係るウェーハの加工方法は、プラズマエッチングステップST3では、図17に点線で示すエッチング前のウェーハ1の裏面7及び切削溝300の形状を維持した状態で、図17に実線で示すように、基板2全体を裏面7側からエッチングして、基板2を分割予定ライン6に沿って分割する。
The wafer processing method according to the third embodiment is the same as that of the first embodiment except that, in the plasma etching step ST3, the
実施形態3に係るウェーハの加工方法は、切削ステップST2において裏面7から分割予定ライン6に沿って切削溝300を形成した後、プラズマエッチングステップST3において裏面7側からプラズマエッチングするので、マスクを不要としたプラズマダイシングを実現することができる。その結果、ウェーハの加工方法は、実施形態1と同様に、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5に分割することができる。
In the wafer processing method according to the third embodiment, since the cutting
また、実施形態3に係るウェーハの加工方法は、プラズマエッチングステップST3において、異方性エッチングによりウェーハ1の基板2を裏面7側からエッチングするので、ボッシュ法でエッチングする場合よりもウェーハ1の基板2を薄化することができる。その結果、ウェーハ1の加工方法は、仕上げ研削ステップST6における基板2の研削量を抑制することができる。
Further, in the wafer processing method according to the third embodiment, since the
なお、実施形態3に係るウェーハの加工方法は、実施形態2と同様に、予備研削ステップST10を実施しても良い。 In the wafer processing method according to the third embodiment, the pre-grinding step ST10 may be performed as in the second embodiment.
〔実施形態4〕
本発明の実施形態4に係るウェーハの加工方法を図面に基づいて説明する。図18は、実施形態4に係るウェーハの加工方法のプラズマエッチングステップ及び機能層エッチングステップで用いられるエッチング装置の構成を示す断面図である。なお、図18は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 4]
A wafer processing method according to
実施形態4に係るウェーハの加工方法は、プラズマエッチングステップST3及び機能層エッチングステップST4で用いられる図18に示すエッチング装置20−4の構成が、エッチング装置20と異なること以外、実施形態1と同じである。
The wafer processing method according to the fourth embodiment is the same as that of the first embodiment except that the configuration of the etching apparatus 20-4 shown in FIG. 18 used in the plasma etching step ST3 and the functional layer etching step ST4 is different from that of the
エッチング装置20−4は、電極28,31に高周波電力を印加して密閉空間27内でエッチングガスなどをプラズマするものではなく、プラズマ化したエッチングガスなどをハウジング25内の密閉空間27に導入するリモートプラズマ方式のプラズマエッチング装置である。エッチング装置20−4は、図18に示すように、図示しない不活性ガス供給ユニットから不活性ガスが供給される配管45がハウジング25の外壁を貫通して接続している。なお、不活性ガス供給ユニットが供給する不活性ガスは、アルゴンガス(Ar)、ヘリウムガス(He)等の希ガスや、希ガスに窒素ガス(N2)、又は水素ガス(H2)等を混合した混合ガス等で構成することができる。
The etching apparatus 20-4 does not apply high-frequency power to the
また、エッチング装置20−4は、図18に示すように、ガス供給ユニット40,43,44からのエッチングガス又はオゾンを含むガスが供給される供給管46がハウジング25の上壁に貫通して接続し、供給管46内を流れるガスに高周波電力を加えるための電極47が供給管46に設けられている。供給管46は、ガス供給ユニット40,43,44から供給されるガスをハウジング25内の密閉空間27に導入する。電極47は、高周波電源42から高周波電力が印加されて、供給管46内を流れるガスをプラズマ化する。また、エッチング装置20−4は、供給管46から密閉空間27に供給されるプラズマ化されたガスを分散させる分散部材48を備える。
In addition, as shown in FIG. 18, the etching apparatus 20-4 has a
実施形態4に係るウェーハの加工方法は、実施形態1と同様に、プラズマエッチングステップST3において、エッチング装置20−4の制御ユニット22が、ウェーハ1をハウジング25内の密閉空間27に収容した後、チャックテーブル21上に吸着保持する。実施形態4に係るウェーハの加工方法のプラズマエッチングステップST3では、制御ユニット22が、ガス排出ユニット35を作動して密閉空間27を真空排気するとともに、不活性ガス供給ユニットを作動して密閉空間27内に不活性ガスを供給し、密閉空間27の圧力を所定の圧力に維持するとともに、冷媒供給ユニット36を作動させてヘリウムガスを循環させて、下部電極28の異常昇温を抑制する。
In the wafer processing method according to the fourth embodiment, after the
実施形態4に係るウェーハの加工方法は、プラズマエッチングステップST3において、実施形態1と同様に、ボッシュ法でウェーハ1をプラズマエッチングする。なお、プラズマエッチングステップST3のエッチングステップでは、制御ユニット22は、SF6ガス供給ユニット40を作動するとともに高周波電源42から電極47にプラズマを作り維持する高周波電力を印加して、SF6ガスをプラズマ化して、供給管46から下部電極28のチャックテーブル21上に保持されたウェーハ1に向けて噴出する。そして、制御ユニット22は、高周波電源42から下部電極28にイオンを引き込むための高周波電力を印加して、ウェーハ1の裏面7、切削溝301,302の内面及び切削溝300の底304をエッチングする。
In the wafer processing method according to the fourth embodiment, plasma etching is performed on the
また、プラズマエッチングステップST3の被膜堆積ステップでは、制御ユニット22は、C4F8ガス供給ユニット43を作動しC4F8ガスを高周波電源42から電極47に印加する高周波電力でプラズマ化して、供給管46から下部電極28のチャックテーブル21上に保持されたウェーハ1に向けて噴出する。そして、制御ユニット22は、高周波電源42から下部電極28にイオンを引き込むための高周波電力を印加して、ウェーハ1に被膜を堆積させる。
In the film deposition step of the plasma etching step ST3, the
実施形態4に係るウェーハの加工方法は、機能層エッチングステップST4において、制御ユニット22が、チャックテーブル21上にウェーハ1を吸着保持し、密閉空間27の圧力を所定の圧力に維持するとともに、下部電極28の異常昇温を抑制した状態で、ガス供給ユニット44を作動しオゾンを含むガスを高周波電源42から電極47に印加する高周波電力でプラズマ化して、供給管46から下部電極28のチャックテーブル21上に保持されたウェーハ1に向けて噴出する。そして、制御ユニット22は、高周波電源42から下部電極28にイオンを引き込むための高周波電力を印加して、機能層4の分割溝310の底で露出した部分4−1をエッチングする。
In the wafer processing method according to the fourth embodiment, in the functional layer etching step ST4, the
実施形態4に係るウェーハの加工方法は、切削ステップST2において裏面7から分割予定ライン6に沿って切削溝300を形成した後、プラズマエッチングステップST3において裏面7側からプラズマエッチングするので、マスクを不要としたプラズマダイシングを実現することができる。その結果、ウェーハの加工方法は、実施形態1と同様に、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5に分割することができる。
In the wafer processing method according to the fourth embodiment, since the cutting
また、実施形態4に係るウェーハの加工方法は、プラズマエッチングステップST3及び機能層エッチングステップST4において、リモートプラズマ方式のエッチング装置20−4を用いるので、エッチング装置20−4ではプラズマ化したガスに混入するイオンが供給管46の内面に衝突してハウジング25内の密閉空間27に到達することを抑制できるので、より幅の狭い切削溝300であっても基板2をデバイス5毎に分割することができる。
In addition, since the wafer processing method according to the fourth embodiment uses the remote plasma etching apparatus 20-4 in the plasma etching step ST3 and the functional layer etching step ST4, the etching apparatus 20-4 is mixed with plasma gas. Can be prevented from colliding with the inner surface of the
なお、実施形態4に係るウェーハの加工方法は、実施形態2と同様に、予備研削ステップST10を実施しても良い。 In the wafer processing method according to the fourth embodiment, the preliminary grinding step ST10 may be performed as in the second embodiment.
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。例えば、本発明では、分割予定ライン6に形成される機能層4、金属膜及びTEGを切削ステップST2の前に、表面からレーザー光線を照射して、アブレーションで除去しても良い。
The present invention is not limited to the above embodiment. That is, various modifications can be made without departing from the scope of the present invention. For example, in the present invention, the
また、本発明は、破断ステップST5において、拡張装置50を内部が冷却された冷却チャンバーに収容したり、粘着テープ200に冷気を吹きつけたり、又は粘着テープ200を保持面が冷却される冷却テーブルに保持して、機能層4を冷却して機能層4の伸縮性を低下させてから、部分4−1を破断起点として、機能層4をデバイス5毎に分割しても良い。また、本発明は、ウェーハ1の裏面7に予め酸化被膜が形成されている場合、プラズマエッチングステップST3において、この酸化被膜をマスクとしてプラズマエッチングを行っても良い。
Further, according to the present invention, in the breaking step ST5, the
1 ウェーハ
2 基板
3 表面
4 機能層
4−1 部分
5 デバイス
6 分割予定ライン
7 裏面
12,12−1,12−2 切削ブレード
21 チャックテーブル
100 仕上がり厚さ
200 粘着テープ(保護部材)
300 切削溝
304 底
310 分割溝
ST1 保護部材配設ステップ
ST2 切削ステップ
ST3 プラズマエッチングステップ
ST4 機能層エッチングステップ
ST5 破断ステップ
ST6 仕上げ研削ステップ
ST10 予備研削ステップ
DESCRIPTION OF
300
Claims (3)
該ウェーハの表面の該機能層側に保護部材を配設する保護部材配設ステップと、
該ウェーハの裏面に切削ブレードを切り込ませ、該機能層に至らない深さの切削溝を該分割予定ラインに沿って該基板に形成する切削ステップと、
チャックテーブルで該保護部材側を保持した該ウェーハを裏面側にプラズマ化したガスを供給し、該切削溝の底に残存する基板をエッチングして除去し、該分割予定ラインに沿った分割溝で該基板を分割するプラズマエッチングステップと、
該プラズマエッチングステップを実施した後に、ウェーハの裏面側にオゾンを含むガスを供給し、該分割溝の底で露出した樹脂を含む該機能層の少なくとも一部を除去する機能層エッチングステップと、
該機能層エッチングステップの後に、該保護部材を引き延ばして拡張し、除去された部分を破断起点として該機能層を該分割予定ラインに沿って破断する破断ステップと、を備えるウェーハの加工方法。 A wafer processing method for dividing a wafer in which a plurality of devices are formed by laminating a functional layer containing a resin on a surface of a substrate, along a division schedule line dividing the plurality of devices,
A protective member disposing step of disposing a protective member on the functional layer side of the surface of the wafer;
A cutting step in which a cutting blade is cut on the back surface of the wafer, and a cutting groove having a depth not reaching the functional layer is formed on the substrate along the division line;
A gas that is plasmatized to the back side of the wafer holding the protective member side with a chuck table is supplied, and the substrate remaining on the bottom of the cutting groove is removed by etching, and the dividing groove along the division planned line is used. A plasma etching step for dividing the substrate;
After performing the plasma etching step, supply a gas containing ozone to the back side of the wafer, and remove at least part of the functional layer containing the resin exposed at the bottom of the dividing groove; and
A wafer processing method comprising, after the functional layer etching step, a step of extending the protective member to expand and rupturing the functional layer along the division line with the removed portion as a rupture starting point.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018108061A JP2019212772A (en) | 2018-06-05 | 2018-06-05 | Wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018108061A JP2019212772A (en) | 2018-06-05 | 2018-06-05 | Wafer processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019212772A true JP2019212772A (en) | 2019-12-12 |
Family
ID=68845450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018108061A Pending JP2019212772A (en) | 2018-06-05 | 2018-06-05 | Wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019212772A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11189530B2 (en) | 2019-04-19 | 2021-11-30 | Disco Corporation | Manufacturing method of chips |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303077A (en) * | 2005-04-19 | 2006-11-02 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor chip |
JP2014165246A (en) * | 2013-02-22 | 2014-09-08 | Disco Abrasive Syst Ltd | Processing method of wafer |
JP2015133438A (en) * | 2014-01-15 | 2015-07-23 | 株式会社ディスコ | Wafer division method |
JP2015213135A (en) * | 2014-05-07 | 2015-11-26 | 株式会社ディスコ | Method of processing wafer |
-
2018
- 2018-06-05 JP JP2018108061A patent/JP2019212772A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303077A (en) * | 2005-04-19 | 2006-11-02 | Matsushita Electric Ind Co Ltd | Method of manufacturing semiconductor chip |
JP2014165246A (en) * | 2013-02-22 | 2014-09-08 | Disco Abrasive Syst Ltd | Processing method of wafer |
JP2015133438A (en) * | 2014-01-15 | 2015-07-23 | 株式会社ディスコ | Wafer division method |
JP2015213135A (en) * | 2014-05-07 | 2015-11-26 | 株式会社ディスコ | Method of processing wafer |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11189530B2 (en) | 2019-04-19 | 2021-11-30 | Disco Corporation | Manufacturing method of chips |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9379015B2 (en) | Wafer processing method | |
US11114342B2 (en) | Wafer processing method | |
KR20160016608A (en) | Wafer processing method | |
JP7106382B2 (en) | Wafer processing method | |
JP2019212772A (en) | Wafer processing method | |
JP2020061499A (en) | Wafer processing method | |
JP2009283802A (en) | Method of manufacturing semiconductor device | |
JP7154697B2 (en) | Workpiece processing method | |
JP2019212839A (en) | Wafer processing method | |
JP7061022B2 (en) | Wafer processing method | |
JP7138534B2 (en) | Wafer processing method | |
JP7146555B2 (en) | Wafer processing method | |
JP7083716B2 (en) | Wafer processing method | |
JP2019212771A (en) | Wafer processing method | |
CN111312658B (en) | Wafer processing method | |
JP2020061494A (en) | Wafer processing method | |
JP2019212769A (en) | Wafer processing method | |
JP2020017676A (en) | Wafer processing method | |
JP2020017677A (en) | Wafer processing method | |
JP2020061460A (en) | Wafer processing method | |
JP2020017629A (en) | Wafer processing method | |
JP2019212768A (en) | Wafer processing method | |
JP2020061496A (en) | Wafer processing method | |
JP2020092191A (en) | Method for manufacturing device chip | |
JP2019212825A (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220906 |