JP2020061440A - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
JP2020061440A
JP2020061440A JP2018191091A JP2018191091A JP2020061440A JP 2020061440 A JP2020061440 A JP 2020061440A JP 2018191091 A JP2018191091 A JP 2018191091A JP 2018191091 A JP2018191091 A JP 2018191091A JP 2020061440 A JP2020061440 A JP 2020061440A
Authority
JP
Japan
Prior art keywords
wafer
functional layer
dividing
processing method
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018191091A
Other languages
Japanese (ja)
Inventor
高橋 邦充
Kunimitsu Takahashi
邦充 高橋
尚樹 村澤
Naoki Murasawa
尚樹 村澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2018191091A priority Critical patent/JP2020061440A/en
Publication of JP2020061440A publication Critical patent/JP2020061440A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

To provide a wafer processing method capable of performing plasma etching while holding down costs.SOLUTION: A wafer processing method for dividing a wafer in which a plurality of devices are formed on a surface of a substrate composed of gallium arsenide comprises a protection member arranging step (ST1), a cutting step (ST2), a plasma etching step (ST3), and a functional layer dividing step (ST4). The protection member arranging step arranges an adhesive tape on a functional layer side on a surface of the wafer. The cutting step forms a cut groove on a rear surface of the wafer along division schedule lines. The plasma etching step supplies a plasmatized etching gas to the rear surface side of the wafer and divides the substrate at a division groove. The functional layer dividing step divides the wafer by irradiating an exposed functional layer from the rear surface side of the wafer with a laser beam.SELECTED DRAWING: Figure 2

Description

本発明は、ウェーハの加工方法、特にプラズマダイシングに関する。   The present invention relates to a wafer processing method, and more particularly to plasma dicing.

シリコン基板等からなる半導体ウェーハは、個々のデバイスチップに分割するため、切削ブレードやレーザー光線を用いた加工方法が適用されることが知られている。これらの加工方法は、分割予定ライン(ストリート)を1本ずつ加工してウェーハをデバイスチップに分割する。近年の電子機器の小型化からデバイスチップの軽薄短小化、コスト削減が進み、サイズが従来のように10mmを超えるようなデバイスチップから2mm以下のようなサイズの小さなデバイスチップが数多く生産されている。特に、ガリウムヒ素基板などから形成されるLED(Light Emitting Diode)は、その傾向が顕著である。サイズの小さなデバイスチップを製造する場合、1枚のウェーハに対する分割予定ラインの数が激増し、1ラインずつの加工では加工時間も長くなってしまう。   It is known that a semiconductor wafer made of a silicon substrate or the like is divided into individual device chips, and thus a processing method using a cutting blade or a laser beam is applied. In these processing methods, the planned dividing lines (streets) are processed one by one to divide the wafer into device chips. Due to the recent miniaturization of electronic devices, lighter, thinner, shorter, and smaller device chips, and cost reductions have progressed, and many device chips with a size of 2 mm or less have been produced from device chips with a size of more than 10 mm as in the past. . In particular, the tendency is remarkable in an LED (Light Emitting Diode) formed from a gallium arsenide substrate or the like. When manufacturing a small-sized device chip, the number of lines to be divided into a single wafer is drastically increased, and processing time for each line becomes long.

そこで、ウェーハの分割予定ライン全てを一括で加工するプラズマダイシングという手法が開発されている(例えば、特許文献1参照)。特許文献1に示されたプラズマダイシングは、マスクによって遮蔽された領域以外をプラズマエッチングによって除去し、ウェーハ単位で加工を実施するため、分割予定ラインの本数が多くなっても加工時間が劇的に長くなることがないという効果がある。   Therefore, a technique called plasma dicing has been developed in which all the planned dividing lines of the wafer are collectively processed (for example, refer to Patent Document 1). In the plasma dicing shown in Patent Document 1, the area other than the area shielded by the mask is removed by plasma etching and processing is performed on a wafer-by-wafer basis, so that the processing time is dramatically increased even if the number of planned division lines increases. The effect is that it will not be long.

しかしながら、特許文献1に示されたプラズマダイシングは、エッチングによって除去する領域のみを正確に露出させるために、それぞれのウェーハの分割予定ラインにあった精密なマスクを準備する必要がある(例えば、特許文献2及び特許文献3参照)。   However, in the plasma dicing shown in Patent Document 1, it is necessary to prepare a precise mask that matches the planned dividing line of each wafer in order to accurately expose only the region to be removed by etching (for example, Patent Document 1). Reference 2 and Patent Reference 3).

特開2006−114825号公報JP, 2006-114825, A 特開2013−055120号公報JP, 2013-055120, A 特開2014−199833号公報JP, 2014-199833, A

しかしながら、特に、特許文献2及び特許文献3に示されたマスクは、製造コスト及び製造工数の抑制、マスクを位置合わせする技術の確立など、切削加工等に比べてコストが高く難易度の高い課題が残されていた。   However, in particular, the masks disclosed in Patent Documents 2 and 3 have a higher cost and a higher degree of difficulty than cutting processes, such as the suppression of manufacturing cost and the number of manufacturing steps, and the establishment of a technique for aligning the mask. Was left.

本発明は、かかる問題点に鑑みてなされたものであり、その目的は、コストを抑制しながらもプラズマエッチングを行うことができるウェーハの加工方法を提供することである。   The present invention has been made in view of the above problems, and an object thereof is to provide a wafer processing method capable of performing plasma etching while suppressing costs.

上述した課題を解決し、目的を達成するために、本発明のウェーハの加工方法は、ガリウムヒ素からなる基板の表面に機能層が積層され複数のデバイスが形成されたウェーハを、該複数のデバイスを区画する分割予定ラインに沿って分割するウェーハの加工方法であって、該ウェーハの表面の該機能層側に保護部材を配設する保護部材配設ステップと、該ウェーハの裏面に切削ブレードを切り込ませ、該機能層に至らない深さの切削溝を該分割予定ラインに沿って該基板に形成する切削ステップと、該ウェーハの裏面側にプラズマ状態のガスを供給し、該切削溝の底に残存する基板をエッチングして除去し、該分割予定ラインに沿った分割溝で該基板を分割するプラズマエッチングステップと、該プラズマエッチングステップを実施した後に、該機能層に対して吸収性を有する波長のレーザー光線をウェーハの裏面側から露出した該機能層に照射し、分割予定ラインに沿って該機能層を分割する機能層分割ステップと、を備えることを特徴とする。   In order to solve the above-mentioned problems and achieve the object, a wafer processing method of the present invention is a wafer in which a functional layer is laminated on a surface of a substrate made of gallium arsenide to form a plurality of devices. A method of processing a wafer that is divided along a dividing line that divides the wafer, including a protective member disposing step of disposing a protective member on the functional layer side of the front surface of the wafer, and a cutting blade on the back surface of the wafer. A cutting step of forming a cutting groove having a depth not reaching the functional layer on the substrate along the dividing line, and supplying a gas in a plasma state to the back surface side of the wafer to cut the cutting groove. A plasma etching step of removing the substrate remaining at the bottom by etching and dividing the substrate by dividing grooves along the dividing line, and after performing the plasma etching step A functional layer dividing step of irradiating the functional layer exposed from the back surface side of the wafer with a laser beam having a wavelength having an absorptivity with respect to the functional layer, and dividing the functional layer along a dividing line. Characterize.

前記ウェーハの加工方法において、該プラズマエッチングステップの後に、ウェーハの裏面を研削してウェーハを仕上がり厚さにする仕上げ研削ステップを備えても良い。   The wafer processing method may further include, after the plasma etching step, a finish grinding step of grinding the back surface of the wafer to a finished thickness of the wafer.

前記ウェーハの加工方法において、該プラズマエッチングステップの前に、ウェーハの裏面を予め研削する予備研削ステップと、を備えても良い。   The wafer processing method may further include a preliminary grinding step of previously grinding the back surface of the wafer before the plasma etching step.

本願発明のウェーハの加工方法は、コストを抑制しながらもプラズマエッチングを行うことができるという効果を奏する。   The wafer processing method of the present invention has an effect that plasma etching can be performed while suppressing cost.

図1は、実施形態1に係るウェーハの加工方法の加工対象のウェーハの一例を示す斜視図である。FIG. 1 is a perspective view showing an example of a wafer to be processed by the wafer processing method according to the first embodiment. 図2は、実施形態1に係るウェーハの加工方法の流れを示すフローチャートである。FIG. 2 is a flowchart showing the flow of the wafer processing method according to the first embodiment. 図3は、図2に示されたウェーハの加工方法の切削ステップを一部断面で示す側面図である。FIG. 3 is a side view showing a partial cross section of a cutting step of the method for processing the wafer shown in FIG. 図4は、図2に示されたウェーハの加工方法の切削ステップ後のウェーハの要部の断面図である。FIG. 4 is a cross-sectional view of the essential part of the wafer after the cutting step of the wafer processing method shown in FIG. 図5は、図2に示されたウェーハの加工方法のプラズマエッチングステップで用いられるエッチング装置の構成を示す断面図である。FIG. 5 is a sectional view showing the structure of an etching apparatus used in the plasma etching step of the wafer processing method shown in FIG. 図6は、図2に示されたウェーハの加工方法のプラズマエッチングステップ後のウェーハの要部の断面図である。FIG. 6 is a cross-sectional view of an essential part of the wafer after the plasma etching step of the wafer processing method shown in FIG. 図7は、図2に示されたウェーハの加工方法の機能層分割ステップを示す断面図である。FIG. 7 is a sectional view showing a functional layer dividing step of the wafer processing method shown in FIG. 図8は、図2に示されたウェーハの加工方法の機能層分割ステップ後のウェーハの要部の断面図である。FIG. 8 is a cross-sectional view of the essential part of the wafer after the functional layer dividing step of the wafer processing method shown in FIG. 図9は、図2に示されたウェーハの加工方法の仕上げ研削ステップを示す側断面図である。FIG. 9 is a side sectional view showing a finish grinding step of the wafer processing method shown in FIG. 図10は、図2に示されたウェーハの加工方法のダイアタッチフィルム貼着ステップ後のウェーハの断面図である。FIG. 10 is a cross-sectional view of the wafer after the die attach film attaching step of the wafer processing method shown in FIG. 図11は、図2に示されたウェーハの加工方法のダイアタッチフィルム分割ステップを示す断面図である。FIG. 11 is a cross-sectional view showing a die attach film dividing step of the wafer processing method shown in FIG. 図12は、図2に示されたウェーハの加工方法のダイアタッチフィルム分割ステップ後のウェーハの要部の断面図である。FIG. 12 is a cross-sectional view of the essential part of the wafer after the die attach film dividing step of the wafer processing method shown in FIG. 図13は、実施形態2に係るウェーハの加工方法の流れを示すフローチャートである。FIG. 13 is a flowchart showing the flow of the wafer processing method according to the second embodiment. 図14は、図13に示されたウェーハの加工方法の予備研削ステップを示す側断面図である。14 is a side sectional view showing a pre-grinding step of the wafer processing method shown in FIG. 図15は、図13に示されたウェーハの加工方法の予備研削ステップ後のウェーハの要部の断面図である。FIG. 15 is a cross-sectional view of the essential part of the wafer after the pre-grinding step of the wafer processing method shown in FIG.

本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。   Modes (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the contents described in the embodiments below. Further, the constituent elements described below include those that can be easily conceived by those skilled in the art and those that are substantially the same. Furthermore, the configurations described below can be appropriately combined. Further, various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.

〔実施形態1〕
本発明の実施形態1に係るウェーハの加工方法を図面に基づいて説明する。図1は、実施形態1に係るウェーハの加工方法の加工対象のウェーハの一例を示す斜視図である。図2は、実施形態1に係るウェーハの加工方法の流れを示すフローチャートである。
[Embodiment 1]
A wafer processing method according to Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view showing an example of a wafer to be processed by the wafer processing method according to the first embodiment. FIG. 2 is a flowchart showing the flow of the wafer processing method according to the first embodiment.

実施形態1に係るウェーハの加工方法は、図1に示すウェーハ1の加工方法である。実施形態1では、ウェーハ1は、ガリウムヒ素からなる基板2を有する円板状の半導体ウェーハや光デバイスウェーハである。ウェーハ1は、図1に示すように、基板2の表面3に機能層4が積層され、かつ複数のデバイス5が形成されている。機能層4は、SiOF、BSG(SiOB)等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜(Low−k膜)を含む。機能層4は、基板2の表面3に積層されている。   The wafer processing method according to the first embodiment is the wafer 1 processing method shown in FIG. In the first embodiment, the wafer 1 is a disk-shaped semiconductor wafer or optical device wafer having a substrate 2 made of gallium arsenide. In the wafer 1, as shown in FIG. 1, a functional layer 4 is laminated on a surface 3 of a substrate 2 and a plurality of devices 5 are formed. The functional layer 4 includes a low dielectric constant insulating film (Low-k film) made of an inorganic film such as SiOF or BSG (SiOB) or an organic film such as a polyimide or parylene polymer film. The functional layer 4 is laminated on the surface 3 of the substrate 2.

デバイス5は、表面3の交差する複数の分割予定ライン6で区画された各領域にそれぞれ形成されている。即ち、分割予定ライン6は、複数のデバイス5を区画するものである。デバイス5を構成する回路は、機能層4により形成されている。なお、実施形態1において、デバイス5は、切削加工によりウェーハ1から分割されるデバイスよりも小型であり、例えば、1mm×1mm程度の大きさであり、プラズマエッチング(プラズマダイシングともいう)により個々に分割されるのに好適なものである。また、ウェーハ1は、分割予定ライン6の少なくとも一部において、機能層4側に図示しない金属膜とTEG(Test Element Group)とのうち少なくとも一方が形成されている。TEGは、デバイス5に発生する設計上や製造上の問題を見つけ出すための評価用の素子である。   The device 5 is formed in each area of the surface 3 which is divided by a plurality of planned dividing lines 6. That is, the planned dividing line 6 divides the plurality of devices 5. The circuit forming the device 5 is formed by the functional layer 4. In the first embodiment, the device 5 is smaller than the device divided from the wafer 1 by cutting, and has a size of, for example, about 1 mm × 1 mm, and is individually processed by plasma etching (also referred to as plasma dicing). It is suitable for being divided. At least one of a metal film (not shown) and a TEG (Test Element Group) is formed on the functional layer 4 side in at least a part of the planned dividing line 6 of the wafer 1. The TEG is an evaluation element for finding a design or manufacturing problem that occurs in the device 5.

実施形態1に係るウェーハの加工方法は、ウェーハ1を分割予定ライン6に沿って個々のデバイス5に分割するとともに、デバイス5を仕上がり厚さ100まで薄化する方法である。ウェーハの加工方法は、図2に示すように、保護部材配設ステップST1と、切削ステップST2と、プラズマエッチングステップST3と、機能層分割ステップST4と、仕上げ研削ステップST5と、ダイアタッチフィルム貼着ステップST6と、ダイアタッチフィルム分割ステップST7とを備える。   The wafer processing method according to the first embodiment is a method of dividing the wafer 1 into individual devices 5 along the dividing line 6 and thinning the devices 5 to a finished thickness of 100. As shown in FIG. 2, the wafer processing method includes a protection member disposing step ST1, a cutting step ST2, a plasma etching step ST3, a functional layer dividing step ST4, a finishing grinding step ST5, and a die attach film attachment. The step ST6 and the die attach film dividing step ST7 are provided.

(保護部材配設ステップ)
保護部材配設ステップST1は、ウェーハ1の基板2の表面3の機能層4側に保護部材である粘着テープ200を配設するステップである。実施形態1において、保護部材配設ステップST1は、図1に示すように、ウェーハ1よりも大径な粘着テープ200を機能層4側に貼着し、粘着テープ200の外周縁に環状フレーム201を貼着する。実施形態1では、保護部材として粘着テープ200を用いるが、本発明では、保護部材は、粘着テープ200に限定されない。ウェーハの加工方法は、ウェーハ1の機能層4側に粘着テープ200を貼着すると、切削ステップST2に進む。
(Protection member installation step)
The protective member disposing step ST1 is a step of disposing the adhesive tape 200 as a protective member on the surface 3 of the substrate 2 of the wafer 1 on the side of the functional layer 4. In the first embodiment, in the protection member disposing step ST1, as shown in FIG. 1, an adhesive tape 200 having a diameter larger than that of the wafer 1 is attached to the functional layer 4 side, and the annular frame 201 is provided on the outer peripheral edge of the adhesive tape 200. Affix. Although the adhesive tape 200 is used as the protective member in the first embodiment, the protective member is not limited to the adhesive tape 200 in the present invention. The processing method of the wafer proceeds to the cutting step ST2 when the adhesive tape 200 is attached to the functional layer 4 side of the wafer 1.

(切削ステップ)
図3は、図2に示されたウェーハの加工方法の切削ステップを一部断面で示す側面図である。図4は、図2に示されたウェーハの加工方法の切削ステップ後のウェーハの要部の断面図である。
(Cutting step)
FIG. 3 is a side view showing a partial cross section of a cutting step of the method for processing the wafer shown in FIG. FIG. 4 is a cross-sectional view of the essential part of the wafer after the cutting step of the wafer processing method shown in FIG.

切削ステップST2は、ウェーハ1の基板2の裏面7に図3に示す切削装置10の切削ブレード12を切り込ませ、機能層4に至らない深さの切削溝300を分割予定ライン6に沿って基板2に形成するステップである。実施形態1において、切削ステップST2では、図3に示すように、切削ユニット11を1つ備えた切削装置10のチャックテーブル13の保持面14に粘着テープ200を介してウェーハ1の機能層4側を吸引保持する。切削ステップST2では、切削装置10の図示しない赤外線カメラがウェーハ1の裏面7を撮像して分割予定ライン6を検出し、ウェーハ1と切削ユニット11の切削ブレード12との位置合わせを行なうアライメントを遂行する。   In the cutting step ST2, the cutting blade 12 of the cutting device 10 shown in FIG. 3 is cut into the back surface 7 of the substrate 2 of the wafer 1, and the cutting groove 300 having a depth not reaching the functional layer 4 is cut along the dividing line 6. This is a step of forming on the substrate 2. In the first embodiment, in the cutting step ST2, as shown in FIG. 3, the functional layer 4 side of the wafer 1 is attached to the holding surface 14 of the chuck table 13 of the cutting device 10 having one cutting unit 11 via the adhesive tape 200. Hold by suction. In the cutting step ST2, an infrared camera (not shown) of the cutting device 10 images the back surface 7 of the wafer 1 to detect the planned dividing line 6, and performs alignment for aligning the wafer 1 and the cutting blade 12 of the cutting unit 11. To do.

切削ステップST2では、切削装置10は、ウェーハ1と切削ユニット11の切削ブレード12とを分割予定ライン6に沿って相対的に移動させながら切削ブレード12を裏面7から切り込ませて、ウェーハ1の裏面7側に機能層4に至らない深さの切削溝300を形成する。   In the cutting step ST2, the cutting device 10 causes the cutting blade 12 to cut from the back surface 7 while relatively moving the wafer 1 and the cutting blade 12 of the cutting unit 11 along the planned dividing line 6, and A cutting groove 300 having a depth that does not reach the functional layer 4 is formed on the back surface 7 side.

切削ステップST2では、切削装置10は、ウェーハ1の裏面7側に機能層4に至らない深さの切削溝300を形成して、切削溝300の底301に基板2の母材を残存させる。ウェーハの加工方法は、図4に示すように、ウェーハ1の全ての分割予定ライン6の裏面7側に切削溝300を形成すると、プラズマエッチングステップST3に進む。なお、実施形態1において、切削ステップST2では、ウェーハ1を1枚の切削ブレード12で切削する所謂シングルカットを実施したが、ウェーハ1を2枚のうちの太い一方の切削ブレードで切削した後に、細い他方の切削ブレードで切削する所謂ステップカットを実施しても良い。   In the cutting step ST2, the cutting device 10 forms a cutting groove 300 having a depth that does not reach the functional layer 4 on the back surface 7 side of the wafer 1 and leaves the base material of the substrate 2 at the bottom 301 of the cutting groove 300. As shown in FIG. 4, the wafer processing method proceeds to plasma etching step ST3 when the cutting grooves 300 are formed on the back surface 7 side of all the planned dividing lines 6 of the wafer 1. In the first embodiment, in the cutting step ST2, a so-called single cut in which the wafer 1 is cut with one cutting blade 12 is performed, but after the wafer 1 is cut with one of the two thick cutting blades, You may implement what is called a step cut which cuts with the other thin cutting blade.

(プラズマエッチングステップ)
図5は、図2に示されたウェーハの加工方法のプラズマエッチングステップで用いられるエッチング装置の構成を示す断面図である。図6は、図2に示されたウェーハの加工方法のプラズマエッチングステップ後のウェーハの要部の断面図である。
(Plasma etching step)
FIG. 5 is a sectional view showing the structure of an etching apparatus used in the plasma etching step of the wafer processing method shown in FIG. FIG. 6 is a cross-sectional view of an essential part of the wafer after the plasma etching step of the wafer processing method shown in FIG.

プラズマエッチングステップST3は、図5に示すエッチング装置20のプラズマエッチングチャンバー25内のチャックテーブル21で粘着テープ200側を保持したウェーハ1の裏面7側にプラズマ状態のエッチングガスを供給し、切削溝300の底301(図4に示す)に残存する基板2をエッチングして除去し、分割予定ライン6に沿った分割溝310(図6に示す)で基板2を分割するステップである。プラズマエッチングステップST3は、ウェーハ1の基板2をプラズマダイシングするステップである。   In the plasma etching step ST3, the etching gas in the plasma state is supplied to the back surface 7 side of the wafer 1 holding the adhesive tape 200 side by the chuck table 21 in the plasma etching chamber 25 of the etching apparatus 20 shown in FIG. The substrate 2 remaining on the bottom 301 (shown in FIG. 4) of the substrate is removed by etching, and the substrate 2 is divided by the dividing groove 310 (shown in FIG. 6) along the dividing line 6. The plasma etching step ST3 is a step of plasma dicing the substrate 2 of the wafer 1.

プラズマエッチングステップST3では、エッチング装置20の制御ユニット22が、ゲート作動ユニット23を作動してゲート24を図5中の下方に移動させ、プラズマエッチングチャンバー25の開口26を開ける。次に、図示しない搬出入手段によって切削ステップST2が実施されたウェーハ1を開口26を通してプラズマエッチングチャンバー25内の密閉空間27に搬送し、下部電極28を構成する被加工物保持部29のチャックテーブル21(静電チャック、ESC:Electrostatic chuck)上に粘着テープ200を介してウェーハ1の機能層4側を載置する。このとき、制御ユニット22は、昇降駆動ユニット30を作動して上部電極31を上昇させておく。制御ユニット22は、被加工物保持部29内に設けられた電極32,33に電力を印加してチャックテーブル21上にウェーハ1を吸着保持する。   In the plasma etching step ST3, the control unit 22 of the etching apparatus 20 operates the gate operating unit 23 to move the gate 24 downward in FIG. 5, and opens the opening 26 of the plasma etching chamber 25. Next, the wafer 1 on which the cutting step ST2 has been performed by the loading / unloading means (not shown) is transferred to the closed space 27 in the plasma etching chamber 25 through the opening 26, and the chuck table of the workpiece holder 29 that constitutes the lower electrode 28. The functional layer 4 side of the wafer 1 is placed on 21 (electrostatic chuck, ESC: Electrostatic chuck) via the adhesive tape 200. At this time, the control unit 22 operates the lift drive unit 30 to raise the upper electrode 31. The control unit 22 applies electric power to the electrodes 32 and 33 provided in the workpiece holder 29 to suck and hold the wafer 1 on the chuck table 21.

制御ユニット22は、ゲート作動ユニット23を作動してゲート24を上方に移動させ、プラズマエッチングチャンバー25の開口26を閉じる。制御ユニット22は、昇降駆動ユニット30を作動して上部電極31を下降させ、上部電極31を構成するガス噴出部34の下面と下部電極28を構成するチャックテーブル21に保持されたウェーハ1との間の距離をプラズマエッチング処理に適した所定の電極間距離に位置付ける。   The control unit 22 operates the gate operating unit 23 to move the gate 24 upward, and closes the opening 26 of the plasma etching chamber 25. The control unit 22 operates the elevating and lowering drive unit 30 to lower the upper electrode 31, thereby lowering the lower surface of the gas ejection portion 34 forming the upper electrode 31 and the wafer 1 held on the chuck table 21 forming the lower electrode 28. The distance between them is set to a predetermined electrode distance suitable for the plasma etching process.

制御ユニット22は、ガス排出ユニット35を作動してプラズマエッチングチャンバー25内の密閉空間27を真空排気して、密閉空間27の圧力を所定の圧力に維持するとともに、冷媒供給ユニット36を作動させて下部電極28内に設けられた冷媒導入通路37、冷却通路38及び冷媒排出通路39に冷媒であるヘリウムガスを循環させて、下部電極28の異常昇温を抑制する。   The control unit 22 operates the gas discharge unit 35 to evacuate the closed space 27 in the plasma etching chamber 25 to maintain the pressure of the closed space 27 at a predetermined pressure and to operate the coolant supply unit 36. Helium gas, which is a coolant, is circulated in the coolant introduction passage 37, the cooling passage 38, and the coolant discharge passage 39 provided in the lower electrode 28 to suppress abnormal temperature rise of the lower electrode 28.

次に、制御ユニット22は、ガス供給ユニット40を作動しエッチングガスを上部電極31の複数の噴出口41から下部電極28のチャックテーブル21上に保持されたウェーハ1に向けて噴出するとともに、エッチングガスを供給した状態で、高周波電源42から上部電極31にプラズマを作り維持する高周波電力を印加し、高周波電源42から下部電極28にイオンを引き込むための高周波電力を印加する。これにより、下部電極28と上部電極31との間の空間にプラズマ状態のエッチングガスが発生し、このプラズマ状態のエッチングガスがウェーハ1に引き込まれて、ウェーハ1の裏面7、切削溝300の内面及び底301をエッチングして、切削溝300を基板2の表面3に向かって進行させる。   Next, the control unit 22 operates the gas supply unit 40 to eject the etching gas from the plurality of ejection ports 41 of the upper electrode 31 toward the wafer 1 held on the chuck table 21 of the lower electrode 28 and perform etching. With the gas supplied, high frequency power for generating and maintaining plasma is applied from the high frequency power supply 42 to the upper electrode 31, and high frequency power for attracting ions to the lower electrode 28 is applied from the high frequency power supply 42. As a result, an etching gas in a plasma state is generated in the space between the lower electrode 28 and the upper electrode 31, the etching gas in the plasma state is drawn into the wafer 1, and the back surface 7 of the wafer 1 and the inner surface of the cutting groove 300 are drawn. The bottom 301 is etched and the cutting groove 300 is advanced toward the surface 3 of the substrate 2.

なお、実施形態1では、エッチングガスとして、Cl等を用いるが、エッチングガスは、これらに限定されない。また、実施形態1において、プラズマエッチングステップST3は、エッチングデポとして、AsCl3、GaCl等を発生するが、エッチングデポはこれらに限定されない。 Although Cl 2 or the like is used as the etching gas in the first embodiment, the etching gas is not limited to these. Further, in the first embodiment, the plasma etching step ST3 generates AsCl 3 , GaCl or the like as an etching deposit, but the etching deposit is not limited to these.

プラズマエッチングステップST3では、制御ユニット22は、切削溝300の深さやウェーハ1の厚さに応じて、ウェーハ1をプラズマエッチングする所定時間が予め設定されている。プラズマエッチングステップST3において、所定時間、プラズマエッチングされたウェーハ1は、図6に示すように、裏面7全体がエッチングされて、厚さ101分薄化されている。また、所定時間、プラズマエッチングされたウェーハ1は、図6に示すように、切削溝300の底301に残存する基板2がエッチングされ除去され、切削溝300が機能層4に到達して、切削溝300が基板2を分割する分割溝310となる。ウェーハ1は、基板2が分割溝310により分割され、分割溝310内に機能層4が露出して、分割溝310の底に機能層4が残っている。また、実施形態1において、プラズマエッチングステップST3において形成される分割溝310は、裏面7から表面3に向かうにしたがって幅が徐々に狭く形成されている。   In the plasma etching step ST3, the control unit 22 presets a predetermined time for plasma etching the wafer 1 according to the depth of the cutting groove 300 and the thickness of the wafer 1. In the plasma etching step ST3, as shown in FIG. 6, the entire back surface 7 of the wafer 1 that has been plasma-etched for a predetermined time is etched and thinned by a thickness of 101. Further, as shown in FIG. 6, the substrate 1 remaining on the bottom 301 of the cutting groove 300 is etched and removed from the wafer 1 plasma-etched for a predetermined time, and the cutting groove 300 reaches the functional layer 4 and is cut. The groove 300 serves as a dividing groove 310 that divides the substrate 2. In the wafer 1, the substrate 2 is divided by the dividing grooves 310, the functional layers 4 are exposed in the dividing grooves 310, and the functional layers 4 remain on the bottoms of the dividing grooves 310. Further, in the first embodiment, the dividing groove 310 formed in the plasma etching step ST3 is formed such that the width thereof gradually becomes narrower from the back surface 7 toward the front surface 3.

ウェーハの加工方法は、プラズマエッチングステップST3において、所定時間、プラズマエッチングを行うと、機能層分割ステップST4に進む。なお、図6は、プラズマエッチングステップST3後のウェーハ1が分割溝310の底の基板2が除去されている例を示しているが、本発明では、切削溝300の底301に僅かに基板2が残っていても良い。また、本発明のウェーハの加工方法は、プラズマエッチングステップST3において、ウェーハ1の裏面7全体をエッチングするとともに切削溝300を基板2の表面3に向かって進行させるエッチングステップと、エッチングステップに次いでウェーハ1の裏面7、切削溝300の内面及び底301に被膜を堆積させる被膜堆積ステップとを交互に繰り返す、所謂ボッシュ法でウェーハ1をプラズマエッチングしても良い。   In the wafer processing method, after performing plasma etching for a predetermined time in plasma etching step ST3, the process proceeds to functional layer dividing step ST4. Note that FIG. 6 shows an example in which the substrate 2 at the bottom of the dividing groove 310 is removed from the wafer 1 after the plasma etching step ST3, but in the present invention, the substrate 2 is slightly left at the bottom 301 of the cutting groove 300. May remain. Further, in the wafer processing method of the present invention, in the plasma etching step ST3, an etching step of etching the entire back surface 7 of the wafer 1 and advancing the cutting grooves 300 toward the front surface 3 of the substrate 2 is performed. The wafer 1 may be plasma-etched by a so-called Bosch method in which a coating film deposition step of depositing a coating film on the back surface 7 of 1, the inner surface of the cutting groove 300 and the bottom 301 is alternately repeated.

(機能層分割ステップ)
図7は、図2に示されたウェーハの加工方法の機能層分割ステップを示す断面図である。図8は、図2に示されたウェーハの加工方法の機能層分割ステップ後のウェーハの要部の断面図である。
(Function layer division step)
FIG. 7 is a sectional view showing a functional layer dividing step of the wafer processing method shown in FIG. FIG. 8 is a cross-sectional view of the essential part of the wafer after the functional layer dividing step of the wafer processing method shown in FIG.

機能層分割ステップST4は、プラズマエッチングステップST3を実施した後に、図7に示すレーザー加工装置50が機能層4に対して吸収性を有する波長のレーザー光線51をウェーハ1の裏面7側から露出した機能層4に照射し、分割予定ライン6に沿って機能層4を分割するステップである。   The functional layer dividing step ST4 is a function in which the laser processing apparatus 50 shown in FIG. 7 exposes the laser beam 51 having a wavelength having an absorptivity to the functional layer 4 from the back surface 7 side of the wafer 1 after performing the plasma etching step ST3. It is a step of irradiating the layer 4 and dividing the functional layer 4 along the dividing line 6.

機能層分割ステップST4では、レーザー加工装置50が、チャックテーブルに粘着テープ200を介してウェーハ1の機能層4側を保持し、図7に示すように、レーザー光線照射ユニット52とチャックテーブルとを分割予定ライン6に沿って相対的に移動させながらレーザー光線照射ユニット52から機能層4に対して吸収性を有する波長(例えば、355nm)のレーザー光線51の集光点51−1を切削溝300の底301に露出した機能層4に設定して、レーザー光線51を機能層4に照射する。機能層分割ステップST4では、各分割予定ライン6において、分割溝310の底で露出した機能層4にアブレーション加工を施して、分割溝310の底で露出した機能層4を切断して、ウェーハ1を個々のデバイス5に分割する。なお、機能層分割ステップST4では、図示しない分割予定ライン6に形成された金属膜やTEGも分割する。ウェーハの加工方法は、図8に示すように、全ての分割予定ライン6において分割溝310の底で露出した機能層4を分割すると、仕上げ研削ステップST5に進む。   In the functional layer dividing step ST4, the laser processing device 50 holds the functional layer 4 side of the wafer 1 on the chuck table via the adhesive tape 200, and divides the laser beam irradiation unit 52 and the chuck table as shown in FIG. The bottom 301 of the cutting groove 300 is formed by moving the condensing point 51-1 of the laser beam 51 having a wavelength (for example, 355 nm) having an absorptivity to the functional layer 4 from the laser beam irradiation unit 52 while moving relatively along the planned line 6. The functional layer 4 exposed to the above is set and the laser beam 51 is irradiated to the functional layer 4. In the functional layer dividing step ST4, the functional layer 4 exposed at the bottom of the dividing groove 310 is ablated in each planned dividing line 6, the functional layer 4 exposed at the bottom of the dividing groove 310 is cut, and the wafer 1 Is divided into individual devices 5. In the functional layer dividing step ST4, the metal film or TEG formed on the division line 6 (not shown) is also divided. As shown in FIG. 8, the wafer processing method proceeds to finish grinding step ST5 when the functional layer 4 exposed at the bottom of the dividing groove 310 is divided in all the dividing lines 6 to be divided.

(仕上げ研削ステップ)
図9は、図2に示されたウェーハの加工方法の仕上げ研削ステップを示す側断面図である。仕上げ研削ステップST5は、プラズマエッチングステップST3、機能層分割ステップST4の後に、ウェーハ1の裏面7を研削してウェーハ1を仕上がり厚さ100にするステップである。
(Finishing grinding step)
FIG. 9 is a side sectional view showing a finish grinding step of the wafer processing method shown in FIG. The finish grinding step ST5 is a step in which the back surface 7 of the wafer 1 is ground and the wafer 1 has a finished thickness of 100 after the plasma etching step ST3 and the functional layer dividing step ST4.

仕上げ研削ステップST5では、研削装置60が、チャックテーブル61の保持面62に粘着テープ200を介してウェーハ1の機能層4側を吸引保持する。仕上げ研削ステップST5では、図9に示すように、スピンドル63により仕上げ研削用の研削ホイール64を回転しかつチャックテーブル61を軸心回りに回転しながら研削水を供給するとともに、仕上げ研削用砥石65をチャックテーブル61に所定の送り速度で近づけることによって、仕上げ研削用砥石65でウェーハ1即ちデバイス5の裏面7を仕上げ研削する。仕上げ研削ステップST5では、仕上がり厚さ100になるまでウェーハ1即ちデバイス5を研削する。ウェーハの加工方法は、仕上がり厚さ100までウェーハ1即ちデバイス5を薄化するとダイアタッチフィルム貼着ステップST6に進む。   In the finish grinding step ST5, the grinding device 60 sucks and holds the functional layer 4 side of the wafer 1 on the holding surface 62 of the chuck table 61 via the adhesive tape 200. In the finishing grinding step ST5, as shown in FIG. 9, while the spindle 63 rotates the grinding wheel 64 for finishing grinding and the chuck table 61 is rotated about the axis, the grinding water is supplied and the grinding stone 65 for finishing grinding is used. Is brought closer to the chuck table 61 at a predetermined feeding speed, and the grinding wheel 65 for finish grinding finishes the wafer 1 or the back surface 7 of the device 5. In the finish grinding step ST5, the wafer 1 or the device 5 is ground until the finished thickness is 100. In the wafer processing method, when the wafer 1 or the device 5 is thinned to a finished thickness of 100, the process proceeds to a die attach film attaching step ST6.

(ダイアタッチフィルム貼着ステップ)
図10は、図2に示されたウェーハの加工方法のダイアタッチフィルム貼着ステップ後のウェーハの断面図である。ダイアタッチフィルム貼着ステップST6は、プラズマエッチングステップST3、機能層分割ステップST4及び仕上げ研削ステップST5の後に、ウェーハ1の裏面7にダイアタッチフィルム202を貼着するステップである。
(Step of attaching die attach film)
FIG. 10 is a cross-sectional view of the wafer after the die attach film attaching step of the wafer processing method shown in FIG. The die attach film attaching step ST6 is a step of attaching the die attach film 202 to the back surface 7 of the wafer 1 after the plasma etching step ST3, the functional layer dividing step ST4 and the finish grinding step ST5.

ダイアタッチフィルム貼着ステップST6では、仕上げ研削ステップST5において仕上げ研削されたウェーハ1即ちデバイス5の裏面7にデバイス5を接着するためのダイアタッチフィルム202を貼着する。ダイアタッチフィルム貼着ステップST6では、図10に示すように、外周縁に環状フレーム204が貼着するとともにダイシングテープ203に積層されたダイアタッチフィルム202をウェーハ1の裏面7に貼着し、機能層4から粘着テープ200を剥がす。ウェーハの加工方法は、粘着テープ200を機能層4から剥がすと、ダイアタッチフィルム分割ステップST7に進む。   In the die attach film attaching step ST6, the die attach film 202 for attaching the device 5 is attached to the back surface 7 of the wafer 1 that has been finish ground in the finish grinding step ST5, that is, the device 5. In the die attach film attaching step ST6, as shown in FIG. 10, the annular frame 204 is attached to the outer peripheral edge, and the die attach film 202 laminated on the dicing tape 203 is attached to the back surface 7 of the wafer 1 to function. The adhesive tape 200 is peeled off from the layer 4. In the wafer processing method, when the adhesive tape 200 is peeled from the functional layer 4, the process proceeds to the die attach film dividing step ST7.

(ダイアタッチフィルム分割ステップ)
図11は、図2に示されたウェーハの加工方法のダイアタッチフィルム分割ステップを示す断面図である。図12は、図2に示されたウェーハの加工方法のダイアタッチフィルム分割ステップ後のウェーハの要部の断面図である。ダイアタッチフィルム分割ステップST7は、分割溝310に沿ってダイアタッチフィルム202に図11に示すレーザー加工装置70がレーザー光線71を照射してダイアタッチフィルム202を分割するステップである。
(Die attach film dividing step)
FIG. 11 is a cross-sectional view showing a die attach film dividing step of the wafer processing method shown in FIG. FIG. 12 is a cross-sectional view of the essential part of the wafer after the die attach film dividing step of the wafer processing method shown in FIG. The die-attach film dividing step ST7 is a step of dividing the die-attach film 202 by irradiating the die-attach film 202 with the laser beam 71 along the dividing groove 310 with the laser processing device 70 shown in FIG.

ダイアタッチフィルム分割ステップST7では、レーザー加工装置70が、チャックテーブルにダイシングテープ203を介してウェーハ1の裏面7側を保持し、図11に示すように、レーザー光線照射ユニット72とチャックテーブルとを分割予定ライン6に沿って相対的に移動させながらレーザー光線照射ユニット72からダイアタッチフィルム202に対して吸収性を有する波長(例えば、355nm)のレーザー光線71を切削溝300内で露出したダイアタッチフィルム202に照射する。ダイアタッチフィルム分割ステップST7では、各分割予定ライン6において、分割溝310内で露出したダイアタッチフィルム202にアブレーション加工を施して、分割溝310内で露出したダイアタッチフィルム202を分割する。ウェーハの加工方法は、図12に示すように、全ての分割予定ライン6において分割溝310内で露出したダイアタッチフィルム202を分割すると、終了する。なお、その後、デバイス5は、ダイアタッチフィルム202毎、図示しないピックアップによりダイシングテープ203からピックアップされる。   In the die attach film dividing step ST7, the laser processing device 70 holds the back surface 7 side of the wafer 1 on the chuck table via the dicing tape 203, and divides the laser beam irradiation unit 72 and the chuck table as shown in FIG. A laser beam 71 having a wavelength (for example, 355 nm) having an absorptivity for the die attach film 202 from the laser beam irradiation unit 72 is moved to the die attach film 202 exposed in the cutting groove 300 while relatively moving along the planned line 6. Irradiate. In the die-attach film dividing step ST7, the die-attach film 202 exposed in the dividing groove 310 is ablated in each division line 6 to divide the die-attach film 202 exposed in the dividing groove 310. As shown in FIG. 12, the wafer processing method ends when the die attach film 202 exposed in the dividing grooves 310 is divided in all the dividing lines 6 to be divided. In addition, after that, the device 5 is picked up from the dicing tape 203 by a not-shown pickup for each die attach film 202.

実施形態1に係るウェーハの加工方法は、切削ステップST2において裏面7から分割予定ライン6に沿って切削溝300を形成した後、プラズマエッチングステップST3において裏面7側からプラズマエッチングすることで、切削溝300を基板2の表面3に向かって進行させて、ウェーハ1を分割するため、切削溝300の方が他の領域より早く裏面7までエッチングが進むため、マスクを不要としたプラズマダイシングを実現することができる。このために、ウェーハの加工方法は、切削加工により分割するデバイスよりも小型であるためにプラズマエッチングで分割するのに好適なデバイス5を備えるウェーハ1の加工方法において、高価なマスクが不要となる。その結果、ウェーハの加工方法は、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5に分割することができる。   In the wafer processing method according to the first embodiment, after the cutting groove 300 is formed from the back surface 7 along the planned dividing line 6 in the cutting step ST2, plasma cutting is performed from the back surface 7 side in the plasma etching step ST3. Since the wafer 1 is divided by advancing 300 toward the front surface 3 of the substrate 2, the cutting groove 300 etches to the back surface 7 earlier than other regions, so that plasma dicing without a mask is realized. be able to. For this reason, since the wafer processing method is smaller than the device divided by the cutting process, the wafer 1 provided with the device 5 suitable for the plasma etching does not require an expensive mask. . As a result, the wafer processing method can divide the wafer 1 into individual devices 5 by performing plasma etching on the wafer 1 while suppressing costs.

また、ウェーハの加工方法は、切削ステップST2及び仕上げ研削ステップST5前の保護部材配設ステップST1において、機能層4側に粘着テープ200が貼着されている。このために、切削ステップST2及び仕上げ研削ステップST5時に発生するコンタミがデバイス5に付着することを抑制することができる。   Further, in the wafer processing method, the adhesive tape 200 is attached to the functional layer 4 side in the protective member disposing step ST1 before the cutting step ST2 and the finish grinding step ST5. For this reason, it is possible to prevent the contamination generated in the cutting step ST2 and the finish grinding step ST5 from adhering to the device 5.

また、ウェーハの加工方法は、機能層分割ステップST4において、分割溝310の溝底に残った機能層4にレーザー光線51を照射して分割するので、プラズマエッチングステップST3後に、分割溝310の底にLow−k膜等の樹脂を含む機能層4が残ったとしても、Low−k膜等の機能層4が積層されたウェーハ1を個々のデバイス5に分割することができる。また、ウェーハの加工方法は、機能層分割ステップST4前の保護部材配設ステップST1において、機能層4側に粘着テープ200が貼着され、機能層分割ステップST4において、裏面7側からレーザー光線51を分割溝310の底の機能層4に照射するので、アブレーション加工時に発生するデブリがデバイス5に付着することを抑制することができる。   Further, in the method of processing a wafer, in the functional layer dividing step ST4, the functional layer 4 remaining on the groove bottom of the dividing groove 310 is irradiated with the laser beam 51 to divide the wafer. Even if the functional layer 4 containing a resin such as a Low-k film remains, the wafer 1 on which the functional layer 4 such as a Low-k film is laminated can be divided into individual devices 5. Further, in the wafer processing method, the adhesive tape 200 is attached to the functional layer 4 side in the protective member disposing step ST1 before the functional layer dividing step ST4, and the laser beam 51 is applied from the back surface 7 side in the functional layer dividing step ST4. Since the functional layer 4 on the bottom of the dividing groove 310 is irradiated, it is possible to prevent debris generated during ablation processing from adhering to the device 5.

また、ウェーハの加工方法は、プラズマエッチングステップST3において、基板2を分割予定ライン6に沿って分割するために、個々に分割されたデバイス5の側面がプラズマエッチングによって除去された面である。このために、ウェーハの加工方法は、切削加工による欠けが個々に分割されたデバイス5の側面に残らず、抗折強度が高いデバイス5を製造できる、という効果も奏する。   Further, in the wafer processing method, in the plasma etching step ST3, in order to divide the substrate 2 along the dividing line 6, the side surfaces of the individually divided devices 5 are removed by plasma etching. For this reason, the wafer processing method has an effect that the chip 5 due to cutting does not remain on the side surface of the individually divided device 5, and the device 5 having high bending strength can be manufactured.

また、ウェーハの加工方法は、ダイアタッチフィルム貼着ステップST6と、ダイアタッチフィルム分割ステップST7とを備えるので、基板などに固定可能なデバイス5を得ることができる。   Further, since the wafer processing method includes the die attach film attaching step ST6 and the die attach film dividing step ST7, the device 5 that can be fixed to the substrate or the like can be obtained.

〔実施形態2〕
本発明の実施形態2に係るウェーハの加工方法を図面に基づいて説明する。図13は、実施形態2に係るウェーハの加工方法の流れを示すフローチャートである。図14は、図13に示されたウェーハの加工方法の予備研削ステップを示す側断面図である。図15は、図13に示されたウェーハの加工方法の予備研削ステップ後のウェーハの要部の断面図である。なお、図13、図14及び図15は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 2]
A wafer processing method according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 13 is a flowchart showing the flow of the wafer processing method according to the second embodiment. 14 is a side sectional view showing a pre-grinding step of the wafer processing method shown in FIG. FIG. 15 is a cross-sectional view of the essential part of the wafer after the pre-grinding step of the wafer processing method shown in FIG. 13, 14, and 15, the same parts as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

実施形態2に係るウェーハの加工方法は、図13に示すように、予備研削ステップST10を備えること以外、実施形態1と同じである。予備研削ステップST10は、プラズマエッチングステップST3の前に、ウェーハ1の裏面7を予め研削するステップである。実施形態2において、ウェーハの加工方法は、予備研削ステップST10を保護部材配設ステップST1の後でかつ切削ステップST2の前に実施するが、本発明では、プラズマエッチングステップST3の前であれば、保護部材配設ステップST1の前又は切削ステップST2の後に実施しても良い。   The wafer processing method according to the second embodiment is the same as that of the first embodiment except that a preliminary grinding step ST10 is provided as shown in FIG. The preliminary grinding step ST10 is a step of previously grinding the back surface 7 of the wafer 1 before the plasma etching step ST3. In the second embodiment, the wafer processing method performs the preliminary grinding step ST10 after the protection member disposing step ST1 and before the cutting step ST2, but in the present invention, if it is before the plasma etching step ST3, It may be performed before the protection member disposing step ST1 or after the cutting step ST2.

予備研削ステップST10では、研削装置80が、チャックテーブル81の保持面82に粘着テープ200を介してウェーハ1の機能層4側を吸引保持する。予備研削ステップST10では、図14に示すように、スピンドル83により予備研削用の研削ホイール84を回転しかつチャックテーブル81を軸心回りに回転しながら研削水を供給するとともに、予備研削用砥石85をチャックテーブル81に所定の送り速度で近づけることによって、予備研削用砥石85でウェーハ1の裏面7を粗研削する。   In the preliminary grinding step ST10, the grinding device 80 sucks and holds the functional layer 4 side of the wafer 1 on the holding surface 82 of the chuck table 81 via the adhesive tape 200. In the pre-grinding step ST10, as shown in FIG. 14, while the spindle 83 rotates the grinding wheel 84 for pre-grinding and the chuck table 81 is rotated around the axis, the grinding water is supplied and the grindstone 85 for pre-grinding is used. Is brought closer to the chuck table 81 at a predetermined feed speed, so that the back surface 7 of the wafer 1 is roughly ground by the pregrinding grindstone 85.

予備研削ステップST10では、図15に示すように、仕上がり厚さ100とプラズマエッチングステップST3において除去される厚さ101とを合わせた厚さ以上になるまでウェーハ1を研削する。実施形態2において、ウェーハの加工方法は、仕上がり厚さ100とプラズマエッチングステップST3において除去される厚さ101とを合わせた厚さ以上になるまでウェーハ1を研削するとプラズマエッチングステップST3に進む。なお、本発明は、予備研削ステップST10では、仕上がり厚さ100とプラズマエッチングステップST3において除去される厚さ101と仕上げ研削ステップST5で除去される厚さを合わせた厚さと略等しくなる厚さにウェーハ1を薄化してもいい。   In the preliminary grinding step ST10, as shown in FIG. 15, the wafer 1 is ground until the finished thickness 100 and the thickness 101 removed in the plasma etching step ST3 are equal to or more than the total thickness. In the second embodiment, the wafer processing method proceeds to the plasma etching step ST3 when the wafer 1 is ground until the finished thickness 100 and the thickness 101 removed in the plasma etching step ST3 are equal to or more than the total thickness. In the present invention, in the preliminary grinding step ST10, the finished thickness 100, the thickness 101 removed in the plasma etching step ST3, and the thickness removed in the finish grinding step ST5 are set to be approximately equal to the total thickness. The wafer 1 may be thinned.

実施形態2に係るウェーハの加工方法は、切削ステップST2において裏面7から分割予定ライン6に沿って切削溝300を形成した後、プラズマエッチングステップST3において裏面7側からプラズマエッチングするので、切削溝300の方が他の領域より早く裏面7までエッチングが進むため、マスクを不要としたプラズマダイシングを実現することができる。その結果、ウェーハの加工方法は、実施形態1と同様に、コストを抑制しながらもウェーハ1にプラズマエッチングを行ってウェーハ1を個々のデバイス5に分割することができる。   In the wafer processing method according to the second embodiment, after the cutting groove 300 is formed from the back surface 7 along the planned dividing line 6 in the cutting step ST2, the plasma etching is performed from the back surface 7 side in the plasma etching step ST3. In this case, the etching progresses to the back surface 7 earlier than the other regions, so that plasma dicing without a mask can be realized. As a result, the wafer processing method can divide the wafer 1 into individual devices 5 by performing plasma etching on the wafer 1 while suppressing the cost, as in the first embodiment.

また、実施形態2に係るウェーハの加工方法は、プラズマエッチングステップST3の前に予備研削ステップST10を実施してウェーハ1を薄化するので、プラズマエッチングステップST3時のウェーハ1の基板2の除去量を削減することができる。その結果、実施形態2に係るウェーハの加工方法は、プラズマエッチングステップST3において発生する所謂アウトガスの量と加工時間とを削減することができる。   Further, in the wafer processing method according to the second embodiment, since the wafer 1 is thinned by performing the preliminary grinding step ST10 before the plasma etching step ST3, the removal amount of the substrate 2 of the wafer 1 at the plasma etching step ST3. Can be reduced. As a result, the wafer processing method according to the second embodiment can reduce the amount of so-called outgas generated in the plasma etching step ST3 and the processing time.

また、実施形態2に係るウェーハの加工方法は、切削ステップST2の前に予備研削ステップST10を実施してウェーハ1の裏面7を研削するので、予備研削ステップST10の前においてウェーハ1の裏面7が梨地面(細かい凹凸を有する面)であっても、切削ステップST2の前に裏面7を平坦化することができる。その結果、実施形態2に係るウェーハの加工方法は、切削ステップST2において、赤外線カメラによる撮影が可能となり、撮像したウェーハ1表面の画像に基づいてアライメントを遂行した際の切削ブレード12と分割予定ライン6との位置合わせを可能とする。   Further, in the wafer processing method according to the second embodiment, the backside 7 of the wafer 1 is ground by performing the preliminary grinding step ST10 before the cutting step ST2. Even on the satin surface (the surface having fine irregularities), the back surface 7 can be flattened before the cutting step ST2. As a result, in the wafer processing method according to the second embodiment, in the cutting step ST2, it is possible to take an image with the infrared camera, and the cutting blade 12 and the planned dividing line when the alignment is performed based on the taken image of the surface of the wafer 1. Positioning with 6 is possible.

〔実施形態3〕
本発明の実施形態3に係るウェーハの加工方法を説明する。実施形態3に係るウェーハの加工方法は、プラズマエッチングステップST3において、電極に高周波電力を印加して密閉空間内でエッチングガスなどをプラズマするものではなく、プラズマ状態にしたエッチングガスなどをプラズマエッチングチャンバー内の密閉空間に導入するリモートプラズマ方式のプラズマエッチング装置を用いる。
[Embodiment 3]
A wafer processing method according to the third embodiment of the present invention will be described. In the method for processing a wafer according to the third embodiment, in the plasma etching step ST3, high-frequency power is not applied to the electrodes to plasma the etching gas or the like in the closed space, but the etching gas in the plasma state is used in the plasma etching chamber. A remote plasma type plasma etching apparatus for introducing into a closed space is used.

実施形態3に係るウェーハの加工方法は、プラズマエッチングステップST3において、リモートプラズマ方式のエッチング装置を用いるので、エッチング装置ではプラズマ化したエッチングガスに混入するイオンが供給管の内面に衝突してプラズマエッチングチャンバー内の密閉空間に到達することを抑制でき、ラジカルが高濃度なエッチングガスを供給できるので、より幅の狭い切削溝300であっても基板2をデバイス5毎に分割することができる。   Since the wafer processing method according to the third embodiment uses the remote plasma type etching apparatus in the plasma etching step ST3, in the etching apparatus, the ions mixed in the plasmaized etching gas collide with the inner surface of the supply pipe to perform plasma etching. Since it is possible to suppress the reaching of the closed space in the chamber and to supply the etching gas with a high concentration of radicals, the substrate 2 can be divided for each device 5 even if the cutting groove 300 has a narrower width.

なお、実施形態3に係るウェーハの加工方法は、実施形態2と同様に、予備研削ステップST10を実施しても良い。   The wafer processing method according to the third embodiment may perform the preliminary grinding step ST10 as in the second embodiment.

なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。例えば、本発明では、分割予定ライン6に形成される機能層4、金属膜及びTEGを切削ステップST2の前に、表面からレーザー光線を照射して、アブレーションで除去しても良い。また、本発明は、ウェーハ1の裏面7に予め酸化被膜が形成されている場合、プラズマエッチングステップST3において、この酸化被膜をマスクとしてプラズマエッチングを行っても良い。また、本発明は、仕上げ研削ステップST5及び予備研削ステップST10の双方において、予備研削用砥石85を用いてウェーハ1の裏面7を粗研削した後に、予備研削用砥石85より砥粒の小さい仕上げ研削用砥石65でウェーハ1の裏面7を仕上げ研削しても良いし、ウェーハ1の裏面7を粗研削のみしても良いし、ウェーハ1の裏面7を仕上げ研削のみしても良い。また、本発明は、デバイス5のサイズが上記実施形態に記載されたものに限定されない。   The present invention is not limited to the above embodiment. That is, various modifications can be made without departing from the gist of the present invention. For example, in the present invention, the functional layer 4, the metal film and the TEG formed on the planned dividing line 6 may be removed by ablation by irradiating a laser beam from the surface before the cutting step ST2. Further, in the present invention, when an oxide film is formed on the back surface 7 of the wafer 1 in advance, plasma etching may be performed using the oxide film as a mask in the plasma etching step ST3. Further, according to the present invention, in both of the finish grinding step ST5 and the preliminary grinding step ST10, after the back surface 7 of the wafer 1 is roughly ground by using the preliminary grinding wheel 85, the finishing grinding having smaller abrasive grains than the preliminary grinding wheel 85 is performed. The back surface 7 of the wafer 1 may be finish ground by the grinding wheel 65, the back surface 7 of the wafer 1 may be only rough ground, or the back surface 7 of the wafer 1 may be only finish ground. Further, the present invention is not limited to the size of the device 5 described in the above embodiment.

1 ウェーハ
2 基板
3 表面
4 機能層
5 デバイス
6 分割予定ライン
7 裏面
12 切削ブレード
51 レーザー光線
100 仕上がり厚さ
200 粘着テープ(保護部材)
300 切削溝
301 底
310 分割溝
ST1 保護部材配設ステップ
ST2 切削ステップ
ST3 プラズマエッチングステップ
ST4 機能層分割ステップ
ST5 仕上げ研削ステップ
ST10 予備研削ステップ
1 Wafer 2 Substrate 3 Surface 4 Functional Layer 5 Device 6 Planned Division Line 7 Backside 12 Cutting Blade 51 Laser Beam 100 Finished Thickness 200 Adhesive Tape (Protective Material)
300 cutting groove 301 bottom 310 dividing groove ST1 protective member disposing step ST2 cutting step ST3 plasma etching step ST4 functional layer dividing step ST5 finishing grinding step ST10 preliminary grinding step

Claims (3)

ガリウムヒ素からなる基板の表面に機能層が積層され複数のデバイスが形成されたウェーハを、該複数のデバイスを区画する分割予定ラインに沿って分割するウェーハの加工方法であって、
該ウェーハの表面の該機能層側に保護部材を配設する保護部材配設ステップと、
該ウェーハの裏面に切削ブレードを切り込ませ、該機能層に至らない深さの切削溝を該分割予定ラインに沿って該基板に形成する切削ステップと、
該ウェーハの裏面側にプラズマ状態のガスを供給し、該切削溝の底に残存する基板をエッチングして除去し、該分割予定ラインに沿った分割溝で該基板を分割するプラズマエッチングステップと、
該プラズマエッチングステップを実施した後に、該機能層に対して吸収性を有する波長のレーザー光線をウェーハの裏面側から露出した該機能層に照射し、分割予定ラインに沿って該機能層を分割する機能層分割ステップと、を備えるウェーハの加工方法。
A method of processing a wafer, in which a functional layer is laminated on the surface of a substrate made of gallium arsenide to form a plurality of devices on a wafer, and the wafer is divided along division lines that divide the plurality of devices.
A protective member disposing step of disposing a protective member on the functional layer side of the surface of the wafer;
A cutting step of cutting a back surface of the wafer with a cutting blade to form a cutting groove having a depth not reaching the functional layer on the substrate along the dividing line;
A plasma etching step of supplying a gas in a plasma state to the back surface side of the wafer, etching and removing the substrate remaining at the bottom of the cutting groove, and dividing the substrate by dividing grooves along the dividing lines.
After performing the plasma etching step, a function of irradiating the functional layer exposed from the back surface side of the wafer with a laser beam having a wavelength having an absorptivity for the functional layer, and dividing the functional layer along a dividing line. A method for processing a wafer, comprising: a layer dividing step.
該プラズマエッチングステップの後に、ウェーハの裏面を研削してウェーハを仕上がり厚さにする仕上げ研削ステップを備える請求項1に記載のウェーハの加工方法。   The method of processing a wafer according to claim 1, further comprising a finish grinding step of grinding the back surface of the wafer to a finished thickness of the wafer after the plasma etching step. 該プラズマエッチングステップの前に、ウェーハの裏面を予め研削する予備研削ステップと、を備える請求項1または請求項2に記載のウェーハの加工方法。   3. The wafer processing method according to claim 1, further comprising a pre-grinding step of previously grinding the back surface of the wafer before the plasma etching step.
JP2018191091A 2018-10-09 2018-10-09 Wafer processing method Pending JP2020061440A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018191091A JP2020061440A (en) 2018-10-09 2018-10-09 Wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018191091A JP2020061440A (en) 2018-10-09 2018-10-09 Wafer processing method

Publications (1)

Publication Number Publication Date
JP2020061440A true JP2020061440A (en) 2020-04-16

Family

ID=70220286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018191091A Pending JP2020061440A (en) 2018-10-09 2018-10-09 Wafer processing method

Country Status (1)

Country Link
JP (1) JP2020061440A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027675A (en) * 2005-06-17 2007-02-01 Seiko Epson Corp Semiconductor device, manufacturing method therefor, circuit substrate and electronic device
JP2015095508A (en) * 2013-11-11 2015-05-18 株式会社ディスコ Method for processing wafer
JP2015213135A (en) * 2014-05-07 2015-11-26 株式会社ディスコ Method of processing wafer
JP2016163043A (en) * 2015-02-27 2016-09-05 株式会社ディスコ Wafer dividing method
JP2016207808A (en) * 2015-04-21 2016-12-08 株式会社ディスコ Processing method for wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027675A (en) * 2005-06-17 2007-02-01 Seiko Epson Corp Semiconductor device, manufacturing method therefor, circuit substrate and electronic device
JP2015095508A (en) * 2013-11-11 2015-05-18 株式会社ディスコ Method for processing wafer
JP2015213135A (en) * 2014-05-07 2015-11-26 株式会社ディスコ Method of processing wafer
JP2016163043A (en) * 2015-02-27 2016-09-05 株式会社ディスコ Wafer dividing method
JP2016207808A (en) * 2015-04-21 2016-12-08 株式会社ディスコ Processing method for wafer

Similar Documents

Publication Publication Date Title
KR20190045067A (en) Processing method of a wafer
US10083867B2 (en) Method of processing a wafer
KR20140077106A (en) Wafer machining method
JP7217623B2 (en) Device chip manufacturing method
CN108015650B (en) Method for processing wafer
JP2020061499A (en) Wafer processing method
JP7106382B2 (en) Wafer processing method
CN109719374B (en) Method for processing workpiece
JP2020061494A (en) Wafer processing method
JP2020061440A (en) Wafer processing method
JP7061022B2 (en) Wafer processing method
JP2020061496A (en) Wafer processing method
JP2020061463A (en) Wafer processing method
JP2020061461A (en) Wafer processing method
JP2019212772A (en) Wafer processing method
JP2019212839A (en) Wafer processing method
JP7171138B2 (en) Device chip manufacturing method
JP2020061500A (en) Wafer processing method
JP7146555B2 (en) Wafer processing method
JP7138534B2 (en) Wafer processing method
JP7083716B2 (en) Wafer processing method
JP2020061501A (en) Wafer processing method
JP2020061495A (en) Wafer processing method
CN111312658A (en) Method for processing wafer
JP2020061460A (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230228