JP2020057162A - 情報処理装置および制御方法 - Google Patents

Abstract

【課題】電源断発生時における不揮発性メモリへの供給電圧の降下を遅延させることができる情報処理装置を提供する。【解決手段】実施形態によれば、情報処理装置は、プロセッサと、不揮発性メモリと、電源電圧監視部とを具備する。電源電圧監視部は、前記プロセッサおよび前記不揮発性メモリを含む各モジュールの動作電圧用に入力される電源電圧を監視する。前記電源電圧監視部は、前記電源電圧の電圧値が閾値を下回った場合、前記プロセッサを停止させるための割り込み信号を前記プロセッサへ送信する。【選択図】図１

Description

本発明の実施形態は、情報処理装置および制御方法に関する。

パーソナルコンピュータなどの情報処理装置においては、起動に必要となるブートローダ、ＢＩＯＳ（Basic Input/Output System)、ＯＳ（Operating System）、アプリケーションプログラムなどの各種データを格納するために、ＨＤＤ（Hard Disc Drive）やＳＳＤ（Solid State Drive）などといった不揮発性メモリが用いられる。

この種の情報処理装置において、不揮発性メモリがデータ書き込み処理を実行中に停電や電源ケーブルの引き抜きによって電源断が発生してしまうと、不揮発性メモリへの供給電圧が動作保証外まで電圧降下した状態で書き込み処理が実行される可能性があり、場合によっては、書き込み途中のデータが破壊され、電源復旧した際に、起動不良や動作異常に陥るケースがある。

特開２００４−１２７１８５号公報

このようなことから、停電や電源ケーブルの引き抜きによって電源断が発生した場合において、不揮発性メモリがデータ書き込み処理を実行中であっても、実行中のデータ書き込み処理については正常終了させることができるように、不揮発性メモリへの供給電圧が動作保証外まで電圧降下することを遅延させるための仕組みが求められる。

本発明が解決しようとする課題は、電源断発生時における不揮発性メモリへの供給電圧の降下を遅延させることができる情報処理装置および制御方法を提供することである。

実施形態によれば、情報処理装置は、プロセッサと、不揮発性メモリと、電源電圧監視部とを具備する。電源電圧監視部は、前記プロセッサおよび前記不揮発性メモリを含む各モジュールの動作電圧用に入力される電源電圧を監視する。前記電源電圧監視部は、前記電源電圧の電圧値が閾値を下回った場合、前記プロセッサを停止させるための割り込み信号を前記プロセッサへ送信する。

実施形態の情報処理装置の一構成例を示す図。 実施形態の情報処理装置の電源断に関する動作手順の一例を示すフローチャート。 図３のフローチャート中のＳＭＩ処理（Ｓ１）の詳細な手順の一例を示すフローチャート。 実施形態の情報処理装置における電源断時の電圧降下について説明するためのグラフ。

以下、実施形態について図面を参照して説明する。
図１は、本実施形態の情報処理装置１の一構成例を示す図である。
この情報処理装置１は、たとえばパーソナルコンピュータなどとして実現される装置であって、図１に示されるように、電源電圧入力部１１と、電源電圧監視部１２と、電圧変換・分配部１３と、ＣＰＵ（Central Processing Unit）と、ＢＩＯＳ１５と、不揮発性メモリ１６と、ＲＴＣ（Real Time Clock）１７と、ＳＲＡＭ（Static RAM[Random Access Memory]）１８と、二次電池１９と、主記憶装置２０とを備える。なお、この情報処理装置１は、パーソナルコンピュータに限らず、たとえば、通信機器などといった様々な装置として実現され得る。

電源電圧入力部１１は、たとえば電源ケーブルなどを介して外部から与えられた情報処理装置１の電源電圧が入力されるモジュールであって、その入力された電源電圧を、電源電圧監視部１２および電圧変換・分配部１３へと展開（供給）する。なお、ここでは、情報処理装置１の電源電圧は、電源電圧入力部１１によって入力される、外部から与えられるもののみであることを想定する。

電源電圧監視部１２は、電源電圧入力部１１から与えられた電源電圧が本情報処理装置１の仕様電圧の下限を下回ったとき、ＣＰＵ１４へＳＭＩ（System Management Interrupts）割り込み通知を行う。このＳＭＩ割り込み通知に起因してＣＰＵ１４によって実行される処理については後述するが、このＳＭＩ割り込み通知は、ＣＰＵ１４を可及的速やかに停止させることを目的として行われるものである。

電圧変換・分配部１３は、電源電圧入力部１１から与えられた電源電圧を用いて、ＣＰＵ１４、不揮発性メモリ１６および主記憶装置２０それぞれの動作電圧を生成するモジュールであって、電源電圧入力部１１から与えられた電源電圧を、ＣＰＵ１４、不揮発性メモリ１６および主記憶装置２０の動作電圧に合った電圧にそれぞれ変換し、決められた順序で分配を行う。

ＣＰＵ１４は、情報処理装置１内の各デバイスを制御するプロセッサであり、主記憶装置２０に格納される、ＢＩＯＳ１５を含む各種プログラムを実行する。ＣＰＵ１４は、電源電圧監視部１２からＳＭＩ割り込み通知を受けた場合、ＳＭＭ（System Management Mode）に移行し、ＢＩＯＳ１５においてあらかじめ決められている処理（電源断処理）を実行する。より具体的には、後述する、ＣＰＵ１４を可及的速やかに停止させるための処理を実行する。

ＢＩＯＳ１５は、情報処理装置１の電源投入時に各デバイスの初期化処理等を実行するファームウェア（プログラム）である。ＢＩＯＳ１５は、不揮発性メモリ１６に格納されており、情報処理装置１の起動時に、ＣＰＵ１４によって、主記憶装置２０へと展開（ロード）される。このＢＩＯＳ１５には、ＣＰＵ１４がＳＭＭに移行した際に実行されるべき一連の処理が記録されている。

不揮発性メモリ１６は、たとえばＨＤＤやＳＳＤなどといった不揮発性のストレージであり、ＢＩＯＳ１５を含む各種プログラムや、各種プログラムで使用される各種データが格納されている。情報処理装置１の動作中、不揮発性メモリ１６においては、ＣＰＵ１４からの要求に基づく書き込み／読み出し処理が発生する可能性がある。

ＲＴＣ１７は、情報処理装置1が内蔵する時計モジュールである。ＳＲＡＭ１８は、高速・小容量な揮発性のストレージであり、電源断発生時には、ＣＰＵ１４がＲＴＣ１７から取得した時刻が記録される。換言すれば、ＣＰＵ１４は、電源断発生時、ＲＴＣ１７から時刻を取得し、その取得した時刻をＳＲＡＭ１８に記録する。この時刻の記録は、ＢＩＯＳ１５に記録されている、ＣＰＵ１４がＳＭＭに移行した際に実行されるべき一連の処理の一環として行われる。

二次電池１９は、ＲＴＣ１７およびＳＲＡＭ１８に電源を供給する電池であり、情報処理装置1に電源電圧が入力されていない場合においても、ＲＴＣの動作およびＳＲＡＭ１８内のデータを維持する役割を持つ。
主記憶装置２０は、ＣＰＵ１４に直接接続されている、たとえばＤＲＡＭ（Dynamic RAM）などといった揮発性のストレージである。情報処理装置１の起動時には、ＣＰＵ１４によって、不揮発性メモリ１６に格納されているＢＩＯＳ１５が、主記憶装置２０に展開（ロード）される。

図２は、以上のような構成を有する本情報処理装置１の電源断に関する動作手順の一例を示すフローチャートである。
情報処理装置１が起動している間、電源電圧監視部１２は、電源電圧値が情報処理装置１の仕様電圧下限（閾値）を下回っていないかを常に判定している（Ｓ１）。

電源ケーブルの抜脱や停電などによって情報処理装置１の電源電圧値が仕様電圧を下回った場合（Ｓ１：Ｙｅｓ）、電源電圧監視部１２は、ＣＰＵ１４に対して即座にＳＭＩ割り込み通知を行う（Ｓ２）。
ＳＭＩ割り込み通知を受けたＣＰＵ１４は、ＳＭＭに移行する（Ｓ３）。このとき、ソフトウェア（プログラム）等によってＣＰＵ１４が他の処理を行っていた場合でも、ＳＭＩ割り込みによるＳＭＭへの移行は最優先で行われる。

ＳＭＭに移行したＣＰＵ１４は、情報処理装置１の起動時に主記憶装置２０へ展開（ロード）されているＢＩＯＳ１５から、あらかじめ決められている一連のＳＭＩ処理を読み込む（Ｓ４）。ＣＰＵ１４は、図３に詳細な手順が示される、読み込んだ一連のＳＭＩ処理を実行する（Ｓ５）。

この図２のフローチャートの処理に掛かる時間は、不揮発性メモリ１６への供給電圧が動作保証外の電圧値に下がる時間に比べて圧倒的に短い。
図３は、図２のフローチャート中のＳＭＩ処理（Ｓ５）の詳細な手順の一例を示すフローチャートである。
ＣＰＵ１４は、ＲＴＣ１７から時刻を取得する（Ｓ５０１）。ＣＰＵ１４は、ＲＴＣ１７から取得した時刻をＳＲＡＭ１８に記録する（Ｓ５０２）。ＳＲＡＭ１８に記録された時刻は、情報処理装置１に電源が供給されない状態においても、二次電池１９から電源が供給されるため保持される。ＣＰＵ１４は、最終処理としてＨＡＬＴ処理を実行し、ＣＰＵ１４自身の動作を停止する（Ｓ５０３）。これにより、ＣＰＵ１４が実行中の他処理は停止し、これ以降、不揮発性メモリ１６における書き込み処理を含む、ＣＰＵ１４による新規処理が発生することはない。なお、ＨＡＬＴ処理は、安全・確実に情報処理装置１を終了させるＳＨＵＴＤＯＷＮ処理と比較して、必要最低限の手順で素早く情報処理装置１を終了させる緊急停止用の処理である。

図４は、本情報処理装置１における電源断時の電圧降下について説明するためのグラフである。図４に示されるグラフの縦軸は、不揮発性メモリ１６の電圧を表し、横軸は、時間を表している。
不揮発性メモリ１６の書き込み処理が発生した後（ｔ１）、不揮発性メモリ１６の書き込み処理中に電源断が発生した場合（ｔ２）、従来では、書き込み処理完了（ｔ４）までに電圧（Ｖ₁）が動作保証外（Ｖ_th未満）まで降下するおそれがあった（ａ２）。これに対して、本情報処理装置１は、図２を参照して説明したように、電圧降下を検知し、Ｓ２〜Ｓ５の処理を実行することで（ｔ３）、電圧降下時間を延ばし、書き込み完了（ｔ４）まで保証内電圧（Ｖ_th以上）を維持する（ａ１）。

つまり、本情報処理装置１は、情報処理装置１への入力電圧値を監視し、電源断により入力電圧が装置の仕様電圧を下回った場合、ＳＭＩとしてＣＰＵ１４へ即座に割り込み通知を行い、不揮発性メモリ１６への供給電圧が動作保証外の電圧値に下がる前に日時記録処理およびＨＡＬＴ処理をＢＩＯＳ１５によって実行してＣＰＵ１４を停止する。これにより、不揮発性メモリ１６の書き込み処理以外の実行中処理を停止および新規処理の発生を防止し、情報処理装置１全体の消費電流を低下させることで、不揮発性メモリ１６へ供給される電圧の降下時間を延ばし、不揮発性メモリ１６が実行中の書き込み処理を動作保証電圧内で正常終了することを実現する。また、電源断が発生した時刻を次回起動時に知ることができるので、障害解析に役立てることができる。

たとえば、電源断が発生した場合、不揮発性メモリ１６への書き込みを禁止したり、不揮発性メモリ１６が実行中の書き込み処理を中断させたりといった方策が採られることがあるが、不揮発性メモリ１６が実行中の書き込み処理を完了させるために、可及的速やかにＣＰＵ１４を停止させることで、不揮発性メモリ１６へ供給される電圧の降下時間を延ばすという技術的思想は、これまで存在しなかった。

このように、本情報処理装置１によれば、電源断発生時における不揮発性メモリ１６への供給電圧の降下を遅延させることが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…情報処理装置、１１…電源電圧入力部、１２…電源電圧監視部、１３…電圧変換・分配部、１４…ＣＰＵ、１５…ＢＩＯＳ、１６…不揮発性メモリ、１７…ＲＴＣ、１８…ＳＲＡＭ、１９…二次電池、２０…主記憶装置。

Claims (5)

1. プロセッサと、
   不揮発性メモリと、
   前記プロセッサおよび前記不揮発性メモリを含む各モジュールの動作電圧用に入力される電源電圧を監視する電源電圧監視部と、
   を具備し、
   前記電源電圧監視部は、前記電源電圧の電圧値が閾値を下回った場合、前記プロセッサを停止させるための割り込み信号を前記プロセッサへ送信する、
   情報処理装置。
2. 時計モジュールと、
   揮発性メモリと、
   前記時計モジュールおよび前記揮発性メモリの動作電源を供給するバッテリと、
   をさらに具備し、
   前記プロセッサは、前記割り込み信号が受信された場合、前記時計モジュールによって計時される時刻を前記揮発性メモリに記録して停止する電源断処理を実行する、
   請求項１に記載の情報処理装置。
3. 前記電源断処理は、前記割り込み信号の受信時における前記プロセッサの動作手順を記述するＢＩＯＳ（Basic Input/Output System）において定義される請求項２に記載の情報処理装置。
4. 前記不揮発性メモリは、前記プロセッサからの要求に基づき、データの書き込み、または、データの読み出しを実行する請求項１乃至３のいずれか１項に記載の情報処理装置。
5. プロセッサと不揮発性メモリとを具備する情報処理装置によって実行される制御方法であって、
   前記プロセッサおよび前記不揮発性メモリを含む各モジュールの動作電圧用に入力される電源電圧を監視することと、
   前記電源電圧の電圧値が閾値を下回った場合、前記プロセッサを停止させるための割り込み信号を前記プロセッサへ送信することと、
   を具備する制御方法。

Images