JP2020053530A - Semiconductor manufacturing device - Google Patents

Semiconductor manufacturing device Download PDF

Info

Publication number
JP2020053530A
JP2020053530A JP2018180491A JP2018180491A JP2020053530A JP 2020053530 A JP2020053530 A JP 2020053530A JP 2018180491 A JP2018180491 A JP 2018180491A JP 2018180491 A JP2018180491 A JP 2018180491A JP 2020053530 A JP2020053530 A JP 2020053530A
Authority
JP
Japan
Prior art keywords
vacuum chamber
port
semiconductor manufacturing
dustproof cover
load lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018180491A
Other languages
Japanese (ja)
Other versions
JP7014117B2 (en
Inventor
錠治 丸山
Joji Maruyama
錠治 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018180491A priority Critical patent/JP7014117B2/en
Publication of JP2020053530A publication Critical patent/JP2020053530A/en
Application granted granted Critical
Publication of JP7014117B2 publication Critical patent/JP7014117B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide a semiconductor manufacturing device capable of improving throughput by preventing particles from adhering to a wafer.SOLUTION: Ports 7 and 8 are provided which are used for air supply or air release of a vacuum chamber 2. A movable dustproof cover 9 covers a semiconductor wafer 10 inside the vacuum chamber 2. The dustproof cover 9 includes a dustproof filter. A lower surface of an outer periphery of the dustproof cover 9 is brought into close contact with a bottom surface of the vacuum chamber 2 when supplying air to or releasing air from the vacuum chamber 2.SELECTED DRAWING: Figure 2

Description

本発明は、真空室を備えた半導体製造装置に関する。   The present invention relates to a semiconductor manufacturing device provided with a vacuum chamber.

半導体製造装置は、真空チャンバ又はロードロック室などの真空室を備えている。真空室を大気圧から真空にする際、又は、その逆に真空から大気圧に戻す際に、パーティクルが舞上がって半導体ウエハに付着する場合がある。これを防ぐために、排気ポート又は給気ポートのバルブを少しずつ開放するスローバキューム及びスローベントが行われていた。しかし、スローバキューム及びスローベントを行うと、大気圧から真空になるまで、又は真空から大気圧に戻るまでに時間がかかるため、スループットが低下するという問題があった。これに対して、真空室の内部で半導体ウエハを防塵カバーで覆う半導体製造装置が提案されている(例えば、特許文献1参照)。   The semiconductor manufacturing apparatus includes a vacuum chamber such as a vacuum chamber or a load lock chamber. When the vacuum chamber is evacuated from atmospheric pressure to vacuum, or vice versa, particles may fly up and adhere to the semiconductor wafer. In order to prevent this, a slow vacuum and a slow vent for gradually opening a valve of an exhaust port or a supply port have been performed. However, when performing slow vacuum and slow vent, it takes time to change from atmospheric pressure to vacuum or to return from vacuum to atmospheric pressure, so that there is a problem that throughput is reduced. On the other hand, there has been proposed a semiconductor manufacturing apparatus in which a semiconductor wafer is covered with a dustproof cover inside a vacuum chamber (for example, see Patent Document 1).

特開平10−092724号公報JP-A-10-092724

従来の半導体製造装置では、通気性の無い密閉タイプの防塵カバーを用いていた。従って、半導体ウエハ周辺を給気又は排気するために、防塵カバーの下面と真空室の底面との間に隙間をあける必要があった。この隙間をパーティクルが通過して半導体ウエハに付着するという問題があった。   In a conventional semiconductor manufacturing apparatus, a sealed dustproof cover having no air permeability is used. Therefore, in order to supply or exhaust air around the semiconductor wafer, it is necessary to provide a gap between the lower surface of the dustproof cover and the bottom surface of the vacuum chamber. There is a problem that particles pass through this gap and adhere to the semiconductor wafer.

本発明は、上述のような課題を解決するためになされたもので、その目的はウエハへのパーティクルの付着を防ぎつつ、スループットを向上することができる半導体製造装置を得るものである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor manufacturing apparatus capable of preventing particles from adhering to a wafer and improving the throughput.

本発明に係る半導体製造装置は、真空室と、前記真空室の給気又は排気に用いるポートと、前記真空室の内部で半導体ウエハを覆う可動式の防塵カバーとを備え、前記防塵カバーは防塵フィルタを有し、前記真空室の給気又は排気の際に前記防塵カバーの外周部の下面を前記真空室の底面に密着させることを特徴とする。   The semiconductor manufacturing apparatus according to the present invention includes a vacuum chamber, a port used for air supply or exhaust of the vacuum chamber, and a movable dust cover that covers the semiconductor wafer inside the vacuum chamber, wherein the dust cover is dustproof. A filter is provided, and the lower surface of the outer periphery of the dustproof cover is brought into close contact with the bottom surface of the vacuum chamber when air is supplied or exhausted from the vacuum chamber.

本発明では、真空室の内部で半導体ウエハを覆う防塵カバーが防塵フィルタを有する。従って、防塵カバーが半導体ウエハ周辺を密閉しないため、防塵カバーの下面と真空室の底面との間に隙間をあけなくても半導体ウエハ周辺の給気又は排気が可能である。そこで、真空室の給気又は排気の際に防塵カバーの外周部の下面を真空室の底面に密着させることで、ウエハへのパーティクルの付着を確実に防ぐことができる。また、スローバキューム及びスローベントを行う必要が無く、素早い真空引きであるファストバキュームが可能となる。このため、真空室が大気圧から真空に減圧されるまでの時間を短縮でき、装置のスループットを向上することができる。   In the present invention, the dust cover that covers the semiconductor wafer inside the vacuum chamber has the dust filter. Therefore, since the dust cover does not seal around the semiconductor wafer, air supply or exhaust around the semiconductor wafer is possible without leaving a gap between the lower surface of the dust cover and the bottom surface of the vacuum chamber. Therefore, by adhering the lower surface of the outer peripheral portion of the dustproof cover to the bottom surface of the vacuum chamber when air is supplied or exhausted from the vacuum chamber, it is possible to reliably prevent particles from adhering to the wafer. In addition, there is no need to perform slow vacuum and slow venting, and fast vacuuming, which is quick vacuuming, is possible. Therefore, the time required for the vacuum chamber to be reduced from the atmospheric pressure to the vacuum can be shortened, and the throughput of the apparatus can be improved.

実施の形態1に係る半導体製造装置を示す断面図である。FIG. 2 is a sectional view showing the semiconductor manufacturing apparatus according to the first embodiment. ロードロック室を真空から大気圧に戻す様子を示す断面図である。It is sectional drawing which shows a mode that a load lock chamber returns to atmospheric pressure from a vacuum. ロードロック室を大気圧から真空にする様子を示す断面図である。It is sectional drawing which shows a mode that the load lock chamber is evacuated from atmospheric pressure. 比較例に係る半導体製造装置を示す断面図である。It is sectional drawing which shows the semiconductor manufacturing apparatus which concerns on a comparative example. 実施の形態2に係る半導体製造装置を示す断面図である。FIG. 13 is a sectional view showing a semiconductor manufacturing apparatus according to a second embodiment. 実施の形態3に係る半導体製造装置を示す断面図である。FIG. 13 is a sectional view showing a semiconductor manufacturing apparatus according to a third embodiment. 実施の形態3に係る半導体製造装置の変形例を示す平面図である。FIG. 15 is a plan view showing a modification of the semiconductor manufacturing apparatus according to the third embodiment.

実施の形態に係る半導体製造装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。   A semiconductor manufacturing apparatus according to an embodiment will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and description thereof may not be repeated.

実施の形態1.
図1は、実施の形態1に係る半導体製造装置を示す断面図である。半導体製造装置は、真空室として真空チャンバ1とロードロック室2を備えている。ロードロック室2は、大気中のパーティクルを真空チャンバ1に入れないために設けられた真空予備室である。真空チャンバ1とロードロック室2の間にゲートバルブ3が設けられている。ロードロック室2と外部の間にゲートバルブ4が設けられている。
Embodiment 1 FIG.
FIG. 1 is a sectional view showing a semiconductor manufacturing apparatus according to the first embodiment. The semiconductor manufacturing apparatus includes a vacuum chamber 1 and a load lock chamber 2 as vacuum chambers. The load lock chamber 2 is a pre-vacuum chamber provided to prevent particles in the atmosphere from entering the vacuum chamber 1. A gate valve 3 is provided between the vacuum chamber 1 and the load lock chamber 2. A gate valve 4 is provided between the load lock chamber 2 and the outside.

真空チャンバ1の底面に、真空チャンバ1の給気に用いる給気ポート5と、真空チャンバ1の排気に用いる排気ポート6が設けられている。ロードロック室2の底面に、ロードロック室2の給気に用いる給気ポート7と、ロードロック室2の排気に用いる排気ポート8が設けられている。各ポートには真空ポンプ(不図示)が設けられている。各ポートの配管等にラインフィルタ等を設けてパーティクルを捕らえるようにしてもよい。   An air supply port 5 used to supply air to the vacuum chamber 1 and an exhaust port 6 used to exhaust the vacuum chamber 1 are provided on the bottom surface of the vacuum chamber 1. An air supply port 7 used for supplying air to the load lock chamber 2 and an exhaust port 8 used for exhausting the load lock chamber 2 are provided on the bottom surface of the load lock chamber 2. Each port is provided with a vacuum pump (not shown). A line filter or the like may be provided in a pipe or the like of each port to catch particles.

上下に可動する可動式の防塵カバー9がロードロック室2の内部で半導体ウエハ10を覆う。防塵カバー9は、通気性を持つHEPA又はULPA等の防塵フィルタを一部に有する。   A movable dustproof cover 9 that can move up and down covers the semiconductor wafer 10 inside the load lock chamber 2. The dustproof cover 9 partially has a dustproof filter such as HEPA or ULPA having air permeability.

図2は、ロードロック室を真空から大気圧に戻す様子を示す断面図である。真空チャンバ1内で加工・処理等された半導体ウエハ10は、ゲートバルブ3を通って真空状態のロードロック室2へ搬送される。この際に半導体ウエハ10の搬送を妨げないように防塵カバー9を上方へ逃がしておく。半導体ウエハ10がロードロック室2に搬送され、ゲートバルブ3を閉じた後、防塵カバー9がロードロック室2の内部で半導体ウエハ10を覆う。この際に防塵カバー9の外周部の下面をロードロック室2の底面に密着させる。次に、給気ポート7を開いてロードロック室2を真空から大気圧に戻す。この際に防塵カバー9が半導体ウエハ10を覆ってパーティクル11の付着を防止する。   FIG. 2 is a cross-sectional view showing how the load lock chamber is returned from vacuum to atmospheric pressure. The semiconductor wafer 10 processed and processed in the vacuum chamber 1 is transferred to the vacuum load lock chamber 2 through the gate valve 3. At this time, the dustproof cover 9 is released upward so as not to hinder the transfer of the semiconductor wafer 10. After the semiconductor wafer 10 is transferred to the load lock chamber 2 and the gate valve 3 is closed, the dustproof cover 9 covers the semiconductor wafer 10 inside the load lock chamber 2. At this time, the lower surface of the outer peripheral portion of the dustproof cover 9 is brought into close contact with the bottom surface of the load lock chamber 2. Next, the air supply port 7 is opened to return the load lock chamber 2 from vacuum to atmospheric pressure. At this time, the dustproof cover 9 covers the semiconductor wafer 10 to prevent the particles 11 from adhering.

図3は、ロードロック室を大気圧から真空にする様子を示す断面図である。半導体ウエハ10は、ゲートバルブ4を通って外部からロードロック室2内部に搬送される。この際に半導体ウエハ10の搬送を妨げないように防塵カバー9を上方へ逃がしておく。半導体ウエハ10がロードロック室2に搬送され、ゲートバルブ4を閉じた後、防塵カバー9がロードロック室2の内部で半導体ウエハ10を覆う。この際に防塵カバー9の外周部の下面をロードロック室2の底面に密着させる。次に、排気ポート8を開いてロードロック室2を大気圧から真空まで減圧する。この際に防塵カバー9が半導体ウエハ10を覆ってパーティクル11の付着を防止する。   FIG. 3 is a cross-sectional view showing how the load lock chamber is evacuated from atmospheric pressure. The semiconductor wafer 10 is transferred from the outside into the load lock chamber 2 through the gate valve 4. At this time, the dustproof cover 9 is released upward so as not to hinder the transfer of the semiconductor wafer 10. After the semiconductor wafer 10 is transferred to the load lock chamber 2 and the gate valve 4 is closed, the dustproof cover 9 covers the semiconductor wafer 10 inside the load lock chamber 2. At this time, the lower surface of the outer peripheral portion of the dustproof cover 9 is brought into close contact with the bottom surface of the load lock chamber 2. Next, the exhaust port 8 is opened to reduce the pressure in the load lock chamber 2 from atmospheric pressure to vacuum. At this time, the dustproof cover 9 covers the semiconductor wafer 10 to prevent the particles 11 from adhering.

続いて、本実施の形態の効果を比較例と比較して説明する。図4は、比較例に係る半導体製造装置を示す断面図である。比較例ではロードロック室2内に防塵カバー9が無いため、舞上がったパーティクル11が半導体ウエハ10に付着する。これを防ぐため、排気ポート又は給気ポートのバルブを少しずつ開放するスローバキューム及びスローベントを行う必要がある。   Subsequently, the effect of the present embodiment will be described in comparison with a comparative example. FIG. 4 is a cross-sectional view illustrating a semiconductor manufacturing apparatus according to a comparative example. In the comparative example, since the dustproof cover 9 is not provided in the load lock chamber 2, the swirled particles 11 adhere to the semiconductor wafer 10. In order to prevent this, it is necessary to perform slow vacuum and slow vent for gradually opening the valve of the exhaust port or the supply port.

これに対して、本実施の形態では、防塵カバー9が半導体ウエハ10を覆ってパーティクル11の付着を防止する。従って、スローバキューム及びスローベントを行う必要が無く、素早い真空引きであるファストバキュームが可能となる。このため、ロードロック室2が真空より大気圧まで戻る時間、又は大気圧から真空に減圧されるまでの時間を短縮でき、装置のスループットが向上する。   On the other hand, in the present embodiment, the dust cover 9 covers the semiconductor wafer 10 to prevent the particles 11 from adhering. Therefore, there is no need to perform slow vacuum and slow vent, and fast vacuum can be achieved, which is quick vacuuming. For this reason, the time required for the load lock chamber 2 to return from vacuum to atmospheric pressure or the time required for reducing pressure from atmospheric pressure to vacuum can be reduced, and the throughput of the apparatus is improved.

また、本実施の形態では、ロードロック室2の内部で半導体ウエハ10を覆う防塵カバー9が防塵フィルタを有する。従って、防塵カバー9は半導体ウエハ10周辺を密閉しないため、防塵カバー9の下面とロードロック室2の底面との間に隙間をあけなくても半導体ウエハ10周辺の給気又は排気が可能である。そこで、ロードロック室2の給気又は排気の際に防塵カバー9の下面を真空室の底面に密着させることで、半導体ウエハ10へのパーティクル11の付着を確実に防ぐことができる。   Further, in the present embodiment, the dustproof cover 9 that covers the semiconductor wafer 10 inside the load lock chamber 2 has a dustproof filter. Therefore, since the dust cover 9 does not seal around the semiconductor wafer 10, air supply or exhaust around the semiconductor wafer 10 is possible without leaving a gap between the lower surface of the dust cover 9 and the bottom surface of the load lock chamber 2. . Therefore, by adhering the lower surface of the dustproof cover 9 to the bottom surface of the vacuum chamber when air is supplied or exhausted from the load lock chamber 2, the adhesion of the particles 11 to the semiconductor wafer 10 can be reliably prevented.

また、給気ポート7は防塵カバー9の外側に設けられている。排気ポート8は防塵カバー9の内側に設けられている。これにより、ロードロック室2を大気圧に戻す場合だけでなく、ロードロック室2を真空引きする際も防塵効果が得られる。   The air supply port 7 is provided outside the dust cover 9. The exhaust port 8 is provided inside the dust cover 9. Thus, not only when the load lock chamber 2 is returned to the atmospheric pressure, but also when the load lock chamber 2 is evacuated, a dustproof effect can be obtained.

また、防塵カバー9に装着された防塵フィルタには、装置の運転毎にパーティクル11がトラップされ、蓄積されて行く。このため、防塵カバー9の定期的な清掃・交換等のメンテナンスが必要となる。そこで、ロードロック室2の内部に半導体ウエハ10が無い状態で、防塵カバー9の下面をロードロック室2の底面に密着させ、給気ポート7と排気ポート8を逆運転させる。即ち、防塵カバー9の外側に設けられた給気ポート7をロードロック室2の内部の排気に用い、防塵カバー9の内側に設けられた排気ポート8をロードロック室2の内部の給気に用いる。これにより、防塵カバー9に蓄積されたパーティクル11をある程度は除去できるため、メンテナンス間隔を延ばし、装置の実働時間を稼ぐことができる。この逆運転は作業者の判断により手動で行うこともできるが、後述のように自動的に行うこともできる。   Further, the particles 11 are trapped and accumulated in the dustproof filter attached to the dustproof cover 9 every time the apparatus is operated. Therefore, maintenance such as periodic cleaning and replacement of the dustproof cover 9 is required. Therefore, in a state where the semiconductor wafer 10 is not inside the load lock chamber 2, the lower surface of the dustproof cover 9 is brought into close contact with the bottom surface of the load lock chamber 2, and the air supply port 7 and the exhaust port 8 are operated in reverse. That is, the air supply port 7 provided outside the dustproof cover 9 is used for exhausting the inside of the load lock chamber 2, and the exhaust port 8 provided inside the dustproof cover 9 is used for supplying air inside the load lock chamber 2. Used. Accordingly, the particles 11 accumulated in the dust cover 9 can be removed to some extent, so that the maintenance interval can be extended and the working time of the apparatus can be increased. The reverse operation can be performed manually at the discretion of the operator, but can also be performed automatically as described later.

実施の形態2.
図5は、実施の形態2に係る半導体製造装置を示す断面図である。防塵カバー感知センサ12が防塵カバー9の動作を感知する。ウエハ感知センサ13がロードロック室2内の半導体ウエハ10の有無を感知する。制御部14は、防塵カバー感知センサ12の感知結果に基づいて防塵カバー9の動作回数をカウントし、一定の動作回数(例えば1000回)毎に逆運転を適正時間(例えば3分間)実施させる。ただし、ウエハ感知センサ13がロードロック室2に半導体ウエハ10が無いことを感知した場合のみ逆運転を実施する。逆運転の終了後に防塵カバー9の動作回数は自動でリセットされる。
Embodiment 2 FIG.
FIG. 5 is a sectional view showing a semiconductor manufacturing apparatus according to the second embodiment. A dust cover detection sensor 12 detects the operation of the dust cover 9. The wafer detection sensor 13 detects the presence or absence of the semiconductor wafer 10 in the load lock chamber 2. The control unit 14 counts the number of operations of the dust cover 9 based on the detection result of the dust cover detection sensor 12, and performs the reverse operation for an appropriate period of time (for example, 3 minutes) every predetermined number of operations (for example, 1000 times). However, the reverse operation is performed only when the wafer detection sensor 13 detects that the semiconductor wafer 10 is not present in the load lock chamber 2. After the end of the reverse operation, the operation count of the dust cover 9 is automatically reset.

実施の形態3.
図6は、実施の形態3に係る半導体製造装置を示す断面図である。防塵カバー9の外側に給気ポート7だけでなく排気ポート15が設けられている。防塵カバー9の内側に排気ポート8だけでなく給気ポート16が設けられている。即ち、防塵カバー9の内外に給気ポートと排気ポートが1セットずつ設けられている。
Embodiment 3 FIG.
FIG. 6 is a sectional view showing a semiconductor manufacturing apparatus according to the third embodiment. An exhaust port 15 is provided outside the dust cover 9 in addition to the air supply port 7. An air supply port 16 is provided inside the dustproof cover 9 in addition to the exhaust port 8. That is, one set of air supply port and one set of exhaust port are provided inside and outside the dustproof cover 9.

通常運転時には給気ポート7と排気ポート8を用い、逆運転時には排気ポート15と給気ポート16を用いる。このように通常運転と逆運転に用いるポートを別にすることで、ポートを兼用した場合に比べて、各ポート又は配管からのパーティクルの逆流等が減少し、パーティクルが少ない安定した運転が可能となる。   The air supply port 7 and the exhaust port 8 are used during normal operation, and the exhaust port 15 and the air supply port 16 are used during reverse operation. By separating the ports used for the normal operation and the reverse operation in this manner, the backflow of particles from each port or pipe is reduced as compared with the case where the ports are also used, and stable operation with few particles can be performed. .

図7は、実施の形態3に係る半導体製造装置の変形例を示す平面図である。図6では防塵カバー9の内外において2つポートを前後に並べている。しかし、装置のスペース効率を向上するために、図7のように2つのポートを左右に並べた方がよい。   FIG. 7 is a plan view showing a modification of the semiconductor manufacturing apparatus according to the third embodiment. In FIG. 6, two ports are arranged front and rear inside and outside the dust cover 9. However, in order to improve the space efficiency of the device, it is better to arrange two ports on the left and right as shown in FIG.

2 ロードロック室(真空室)、7,16 給気ポート(外側ポート)、8,15 排気ポート(内側ポート)、9 防塵カバー、10 半導体ウエハ、12 防塵カバー感知センサ、14 制御部 2 load lock chamber (vacuum chamber), 7, 16 air supply port (outer port), 8, 15 exhaust port (inner port), 9 dustproof cover, 10 semiconductor wafer, 12 dustproof cover sensor, 14 control unit

Claims (5)

真空室と、
前記真空室の給気又は排気に用いるポートと、
前記真空室の内部で半導体ウエハを覆う可動式の防塵カバーとを備え、
前記防塵カバーは防塵フィルタを有し、
前記真空室の給気又は排気の際に前記防塵カバーの外周部の下面を前記真空室の底面に密着させることを特徴とする半導体製造装置。
A vacuum chamber,
A port used for air supply or exhaust of the vacuum chamber,
A movable dust-proof cover that covers the semiconductor wafer inside the vacuum chamber,
The dustproof cover has a dustproof filter,
A semiconductor manufacturing apparatus, wherein a lower surface of an outer peripheral portion of the dustproof cover is brought into close contact with a bottom surface of the vacuum chamber when supplying or exhausting the vacuum chamber.
前記ポートは、前記防塵カバーの外側に設けられた外側ポートと、前記防塵カバーの内側に設けられた内側ポートとを有することを特徴とする請求項1に記載の半導体製造装置。   2. The semiconductor manufacturing apparatus according to claim 1, wherein the port includes an outer port provided outside the dust cover and an inner port provided inside the dust cover. 前記真空室の内部に前記半導体ウエハが無い状態で、前記外側ポートを前記真空室の内部の排気に用い、前記内側ポートを前記真空室の内部の給気に用いる逆運転を行うことを特徴とする請求項2に記載の半導体製造装置。   In a state where the semiconductor wafer is not present in the vacuum chamber, a reverse operation is performed in which the outer port is used for exhausting the inside of the vacuum chamber and the inner port is used for supplying air inside the vacuum chamber. The semiconductor manufacturing apparatus according to claim 2. 前記防塵カバーの動作を感知する防塵カバー感知センサと、
前記防塵カバー感知センサの感知結果に基づいて前記防塵カバーの動作回数をカウントし、一定の動作回数毎に前記逆運転を実施させる制御部とを更に備えることを特徴とする請求項3に記載の半導体製造装置。
A dust cover detection sensor that detects the operation of the dust cover,
4. The control device according to claim 3, further comprising: a control unit that counts the number of operations of the dustproof cover based on a detection result of the dustproof cover detection sensor, and performs the reverse operation every predetermined number of operations. 5. Semiconductor manufacturing equipment.
前記外側ポートは第1の給気ポートと第1の排気ポートを有し、
前記内側ポートは第2の給気ポートと第2の排気ポートを有することを特徴とする請求項2に記載の半導体製造装置。
The outer port has a first air supply port and a first exhaust port;
3. The semiconductor manufacturing apparatus according to claim 2, wherein the inside port has a second air supply port and a second exhaust port.
JP2018180491A 2018-09-26 2018-09-26 Semiconductor manufacturing equipment Active JP7014117B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018180491A JP7014117B2 (en) 2018-09-26 2018-09-26 Semiconductor manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018180491A JP7014117B2 (en) 2018-09-26 2018-09-26 Semiconductor manufacturing equipment

Publications (2)

Publication Number Publication Date
JP2020053530A true JP2020053530A (en) 2020-04-02
JP7014117B2 JP7014117B2 (en) 2022-02-01

Family

ID=69994273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018180491A Active JP7014117B2 (en) 2018-09-26 2018-09-26 Semiconductor manufacturing equipment

Country Status (1)

Country Link
JP (1) JP7014117B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128538A (en) * 1985-11-29 1987-06-10 Fujitsu Ltd Carrying method in vacuum atmosphere
JPS62209825A (en) * 1986-03-11 1987-09-16 Fujitsu Ltd Exhaust transfer venting of vacuum apparatus
JPH0376215A (en) * 1989-08-18 1991-04-02 Fujitsu Ltd Light exposing device
JPH0461227A (en) * 1990-06-29 1992-02-27 Hitachi Ltd Evacuation method of vacuum apparatus
JPH05106041A (en) * 1991-10-17 1993-04-27 Hitachi Ltd Vacuum apparatus
JP2000126581A (en) * 1998-10-29 2000-05-09 Kokusai Electric Co Ltd Load lock apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128538A (en) * 1985-11-29 1987-06-10 Fujitsu Ltd Carrying method in vacuum atmosphere
JPS62209825A (en) * 1986-03-11 1987-09-16 Fujitsu Ltd Exhaust transfer venting of vacuum apparatus
JPH0376215A (en) * 1989-08-18 1991-04-02 Fujitsu Ltd Light exposing device
JPH0461227A (en) * 1990-06-29 1992-02-27 Hitachi Ltd Evacuation method of vacuum apparatus
JPH05106041A (en) * 1991-10-17 1993-04-27 Hitachi Ltd Vacuum apparatus
JP2000126581A (en) * 1998-10-29 2000-05-09 Kokusai Electric Co Ltd Load lock apparatus

Also Published As

Publication number Publication date
JP7014117B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
JP2525284B2 (en) Clean transfer method and device
TWI617368B (en) Recirculation substrate container purging systems and methods
US8062409B2 (en) Cleaning device and method for cleaning a workpiece
US20070158183A1 (en) Methods and apparatus for purging a substrate carrier
KR19990003264A (en) Semiconductor device manufacturing equipment and method of driving the same
WO2012014940A1 (en) Breathing filter unit for n2 gas purge, and purge device for n2 gas purging semiconductor wafer housing container equipped with the filter unit
JP2006170373A (en) Gate valve device, treatment system and seal member replacing method
US20150311100A1 (en) Load port unit and efem system
JP2020053530A (en) Semiconductor manufacturing device
JP2015026752A (en) Transport system
JP2011166047A (en) Gas introduction device and method of introducing gas
TWI447056B (en) Method for storing wafers
CN109786297B (en) Wafer transfer device, control method of wafer transfer device, and wafer processing apparatus
CN114743907A (en) Transport carrier docking device
US20060191636A1 (en) Valve assembly, semiconductor device manufacturing apparatus comprising the same, and method of cleaning a trap of a semiconductor device manufactuing apparatus
JP6552894B2 (en) Vacuum processing equipment
JP4227137B2 (en) Substrate storage container
KR20070037880A (en) Vacuum exhausting apparatus
JP7005887B2 (en) Container cleaning device and cleaning method
JP3794861B2 (en) Clean transfer method and apparatus
JP6340928B2 (en) Wafer loading device
KR20000075300A (en) Wafer fabrication chamber system
JPH1092724A (en) Load lock chamber
JP2002118067A (en) Vacuum treatment method and apparatus thereof
JPH04308123A (en) Operating method and operating device for carrier box

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220103