JP2020046191A - センサ - Google Patents

Abstract

【課題】消費電力の低減を図りながら、高精度のセンサを提供する。【解決手段】センサ１は、センサ素子と、センサ素子からのセンサ信号とサーボ信号Ｖｓに基づくノイズとを含む波形をフィルタリングするアナログフィルタ１１０ｂと、アナログフィルタ１１０ｂでフィルタリングした波形を第１のデジタル信号に変換するＡ／Ｄ変換器１１０ｃと、デジタルフィルタ１１９を含む電子回路であり、サーボ信号Ｖｓに対して、少なくともデジタルフィルタ１１９を用いたフィルタリング処理を含む信号処理を行い、第２のデジタル信号を取得する第１の電子回路と、第１のデジタル信号から第２のデジタル信号を差し引いて、第３のデジタル信号を取得する第２の電子回路を備える。第２のデジタル信号を取得する信号処理の設定が、少なくとも第３のデジタル信号に基づいて変更される。【選択図】図１

Description

本発明は、センサに関し、特に、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）静電容量型の加速度センサに関する。

加速度センサは、例えば石油・天然ガス等を探査するために用いられる。例えば、石油・天然ガスなどを探査する反射法地震探査では、資源が埋蔵されていると予測される地層の地表面上に、多数の加速度センサが所定の２次元配置となるように設置される。人工地震を起こしてその地震波が地層により反射してくる反射波を、加速度センサで加速度として捉える。２次元的に配置された加速度センサ群で一斉に受けた加速度データを解析することで、地層の状態を把握し、石油・天然ガスなどの資源の有無を判定する。

反射法地震探査用の加速度センサは、微弱な加速度信号を検出するために、他の分野の加速度センサと比べて桁違いに雑音（ノイズ）を小さくすることが要求される。また、加速度センサを含む装置の低コスト化を図る上で、加速度センサに給電を行うバッテリのコストを低減することが要求される。そのため、加速度センサの低消費電力化も同時に求められている。

従来の反射法地震探査では、極低雑音の加速度センサとしてジオフォンが用いられてきた。しかし、ジオフォンは、数１０Ｈｚ以下の低周波帯で雑音が大きくなること、原理的に入力周波数帯域幅が狭いこと、量産に不向きなことなどから、次世代の高精度な地震探査には不向きであると考えられる。そこで、上記の問題を原理的に回避でき、高感度かつ低消費電力のＭＥＭＳ加速度センサが、次世代の高精度地震探査用途に期待され始めている。

ＭＥＭＳ加速度センサは、例えば非特許文献１および特許文献１、２に開示されている。

特開２０１６−０７０８１５号公報 国際公開第２０１６／１３２４４７号

Ｍ．Ｐａｓｔｒｅ， Ｍ．Ｋａｙａｌ，Ｈ．Ｓｃｈｍｉｄ， Ａ．Ｈｕｂｅｒ， Ｐ．Ｚｗａｈｌｅｎ， Ａ．Ｎｇｕｙｅｎ ａｎｄ Ｙ．Ｆｏｎｇ， "Ａ ３００Ｈｚ １９ｂ ＤＲ ｃａｐａｃｉｔｉｖｅ ａｃｃｅｌｅｔｏｍｅｔｅｒ ｂａｓｅｄ ｏｎ ａ ｖｅｒｓａｔｉｌｅ ｆｒｏｎｔ ａｎｄ ｉｎ ａ ５ｔｈ−ｏｒｄｅｒ ΔΣ ｌｏｏｐ，" ２００９ＩＥＥＥ Ｅｕｒｏｐｅａｎ Ｓｏｌｉｄ−ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ， ｐｐ．２８８−２９１， Ｓｅｐ．２００９． Ｔ．Ｏｓｈｉｍａ， Ｋ．Ｍａｉｏ， Ｈｉｏｅ ｅｔ ａｌ．， "Ｎｏｖｅｌ ａｕｔｏｍａｔｉｃ ｔｕｎｉｎｇ ｍｅｔｈｏｄ ｏｆ ＲＣ ｆｉｌｔｅｒｓ ｕｓｉｎｇ ａ ｄｉｇｉｔａｌ−ＤＬＬ ｔｅｃｈｎｉｑｕｅ" ＩＥＥＥ Ｊｏｕｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ（ＪＳＳＣ）， ｐｐ．２０５２−２０５４（２００４）．

非特許文献１には、ＭＥＭＳ加速度センサとして、ＭＥＭＳ静電容量型の加速度センサが開示されている。非特許文献１では、安定的に低雑音を実現するために、サーボ制御が用いられている。非特許文献１においては、加速度信号検出用とサーボ制御のための静電気力印加用にＭＥＭＳ容量素子が共用され、時分割処理で、加速度信号検出とサーボ制御とが交互に実施される。時分割処理のため、加速度信号検出とサーボ制御の各々の動作期間が短くなる。そのため、内部の回路をより高速に動作させたり、より高い電圧を静電気力印加用に生成したりする必要があり、消費電力が増加する。

特許文献１においては、加速度信号検出用のＭＥＭＳ容量素子と、サーボ制御のための静電気力印加用のＭＥＭＳ容量素子とが、ともに設けられている。そのため、加速度信号検出とサーボ制御とを同時平行で行えるため、内部の高速動作や高電圧生成が不要となり、消費電力を低減することができる。しかしながら、加速度信号検出とサーボ制御の同時動作に起因して、サーボ信号がリークして検出信号に重畳し、雑音を増加させてしまうという課題がある。次世代の高精度地震探査等で要求される極低雑音の加速度センサを実現するためには、サーボ信号のリーク成分を極めて高い精度でキャンセルすることが必要である。

特許文献２には、サーボ信号のリーク成分（サーボリーク信号）を、チャージアンプの入力に接続した可変容量回路を用いてキャンセルする技術が開示されている。この技術は有効であるが、サーボリーク信号をキャンセルする際の精度を十分に高めるためには、十分に小さな一様の刻み幅で、可変容量回路の容量値を可変にできるようにすることが要求される。しかしながら、半導体製造プロセスの制約、すなわち、製造可能な最小の容量値、容量値の製造ばらつき、寄生容量の影響などにより、そのような可変容量回路を実現するのは容易ではない。

なお、非特許文献２には、ＭＥＭＳ静電容量型の加速度センサは開示されていないが、アナログフィルタとチューニング回路に関する技術が開示されている。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、センサは、センサ素子と、センサ素子からのセンサ信号とサーボ信号に基づくノイズとを含む波形をフィルタリングするアナログフィルタと、アナログフィルタでフィルタリングした波形を第１のデジタル信号に変換するＡ／Ｄ変換器と、デジタルフィルタを含む電子回路であり、サーボ信号に対して、少なくともデジタルフィルタを用いたフィルタリング処理を含む信号処理を行い、第２のデジタル信号を取得する第１の電子回路と、第１のデジタル信号から第２のデジタル信号を差し引いて、第３のデジタル信号を取得する第２の電子回路とを備える。第２のデジタル信号を取得する信号処理の設定が、少なくとも第３のデジタル信号に基づいて変更される。

アナログフィルタでフィルタリングされた波形に含まれるノイズの波形に対応した波形が、デジタルフィルタでサーボ信号をフィルタリングすることにより生成される。第１のデジタル信号から第２のデジタル信号を差し引くことにより取得した第３のデジタル信号に基づいて、フィルタリングの処理を含む信号処理の設定を変更することで、第３のデジタル信号に含まれるノイズ成分を、より低減するような第２のデジタル信号が適応制御によって取得され、第１のデジタル信号から差し引かれる。これにより、第１のデジタル信号に含まれるノイズ成分を高い精度でキャンセル（相殺）することが可能となり、精度の向上を図ることが可能となる。また、センサ素子を用いた検出とサーボ制御とが、時分割処理ではなく、平行して実行されるため、消費電力の低減を図ることができる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

消費電力の低減を図りながら、高精度のセンサを提供する。

上記した以外の課題、構成および効果は、以下の発明を実施するための形態の説明により明らかにされる。

実施の形態１に係わるセンサの構成を示すブロック図である。 実施の形態２に係わるセンサの構成を示すブロック図である。 実施の形態３に係わるセンサの構成を示すブロック図である。 実施の形態４に係わるセンサの構成を示すブロック図である。 実施の形態５に係わるセンサの構成を示すブロック図である。 実施の形態６に係わるセンサの構成を示すブロック図である。 実施の形態６に係わるＦＩＲフィルタの構成を示す図である。 実施の形態１に係わる探索部の構成を示すブロック図である。 実施の形態１に係わるセンサの動作を示すタイムチャート図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下で説明する実施の形態では、加速度センサをセンサの例として説明するが、種々のセンサに適用可能である。

（実施の形態１）
図１は、実施の形態１に係わる加速度センサの構成を示すブロック図である。図１において、１は加速度センサを示している。以下、特に加速度センサであることを明示する必要がない場合、加速度センサは、単にセンサと称する。実施の形態１に係わるセンサ１は、特に制限されないが、３つの半導体装置を備えている。ここでは、説明の都合上、センサ１が備える３つの半導体装置を、センサ用半導体装置ＩＣ＿Ｓ、ドライブ用半導体装置ＩＣ＿Ｄおよび検出・制御用半導体装置ＩＣ＿ＤＣとして説明する。センサ用半導体装置ＩＣ＿Ｓは、加速度センサ素子（以下、センサ素子と称する）が集積化された半導体装置である。ドライブ用半導体装置ＩＣ＿Ｄは、サーボ信号Ｖｓおよびキャリア信号Ｖに基づいて、センサ素子をドライブする半導体装置である。また、検出・制御用半導体装置ＩＣ＿ＤＣは、センサ素子からのセンス信号に基づいたセンス出力を出力するとともに、センサ素子を制御するサーボ信号Ｖｓを出力する半導体装置である。

同図において、一点鎖線１１Ｐは、センサ用半導体装置ＩＣ＿Ｓのパッケージを示している。パッケージ１１Ｐ内にセンサ素子が内蔵されている。図面が複雑になるのを避けるために、ドライブ用半導体装置ＩＣ＿Ｄおよび検出・制御用半導体装置ＩＣ＿ＤＣのパッケージは、同図には明示されていない。

＜センサ素子＞
センサ素子は、ＭＥＭＳ容量素子によって構成されている。ＭＥＭＳ容量素子は、第１検出用可動電極１１ａと、第１検出用固定電極１２、１３と、サーボ制御用可動電極１１ｂと、サーボ制御用固定電極１４、１５と、絶縁部１１ｃとによって構成されている。第１検出用固定電極１２、１３のそれぞれは、第１検出用可動電極１１ａと対向するように配置され、第１検出用固定電極１２、１３と第１検出用可動電極１１ａとの間で検出用容量が形成されている。すなわち、第１検出用可動電極１１ａと一対の第１検出用固定電極１２、１３とによって、検出用容量対が形成されている。

サーボ制御用固定電極１４、１５のそれぞれは、サーボ制御用可動電極１１ｂと対向するように配置され、サーボ制御用固定電極１４、１５とサーボ制御用可動電極１１ｂとの間でサーボ制御用容量が形成されている。すなわち、サーボ制御用可動電極１１ｂと一対のサーボ制御用固定電極１４、１５とによって、サーボ制御用容量対が形成されている。

検出用容量対とサーボ制御用容量対との間を電気的に絶縁するために、第１検出用可動電極１１ａとサーボ制御用可動電極１１ｂとの間には、絶縁部１１ｃが介在している。すなわち、絶縁部１１ｃによって、第１検出用可動電極１１ａとサーボ制御用可動電極１１ｂとは連結し、サーボ制御用可動電極１１ｂの位置の変化（変位）に連動して、第１検出用可動電極１１ａの位置も変化する。例えば、図１の紙面において、サーボ制御用可動電極１１ｂの位置がサーボ制御用固定電極１４側（以下、上側とも称する）に向かって変位した場合、これに連動して、第１検出用可動電極１１ａの位置も上側に変位する。サーボ制御用可動電極１１ｂの位置が、逆にサーボ制御用固定電極１５側（以下、下側とも称する）に向かって変位した場合、これに連動して、第１検出用可動電極１１ａの位置も下側に変位する。すなわち、サーボ制御用可動電極１１ｂの上側、下側への変位変化に連動して、第１検出用可動電極１１ａも上側、下側へ変位する。第１検出用可動電極１１ａとサーボ制御用可動電極１１ｂと絶縁部１１ｃは、センサ素子において、機械的には錘（おもり）の役割も担っており、一体となって運動する。

上記した検出用容量対は、第１検出用可動電極１１ａと第１検出用固定電極１２との間に形成される容量値Ｃ＋ΔＣの容量と、第１検出用可動電極１１ａと第１検出用固定電極１３との間に形成される容量値Ｃ−ΔＣの容量の対である。ここで、容量値Ｃは、錘が第１検出用固定電極１２と第１検出用固定電極１３との間の中央に位置しているときの検出用容量対のそれぞれの容量値を表している。錘が、第１検出用固定電極１２と第１検出用固定電極１３との間の中央の位置に存在するとき、上記した容量ΔＣはゼロとなる。これに対して、錘が中央より上に位置するときには、容量ΔＣは正の値に変化し、錘が中央より下に位置する時、容量ΔＣは負の値に変化する。すなわち、検出用容量対は、錘の位置に応じて、相補的に変化する。言い換えるならば、検出用容量対は、第１検出用固定電極１２、１３と錘との間の距離に応じて、相補的に変化する。

サーボ制御用可動電極１１ｂにおいて、サーボ制御用固定電極１４と対向する部分は、バネ１６によって、センサ１のフレーム部１８に接続され、サーボ制御用固定電極１５と対向する部分は、バネ１７によって、センサ１のフレーム部１８に接続されている。錘を構成する第１検出用可動電極１１ａが、第１検出用固定電極１２と１３との間の中央に位置しているとき、バネ１６および１７は、自然長となっている。そのため、このとき、バネ１６および１７によって、錘に作用する弾性力はゼロとなっている。

これに対して、錘が第１検出用固定電極１２と１３との間の中央よりも上側に位置しているときには、バネ１６が縮み、錘に対して下向きの弾性力が作用する。また、このとき、バネ１７は伸びるため、錘に対して、同様に下向きの弾性力が作用することになる。従って、これらの合力である下向きの力が、錘に作用することになる。一方、錘が中央よりも下側に位置しているときには、バネ１６が伸び、バネ１７が縮むため、バネ１６および１７は、錘に対して、上向きの弾性力を発生し、これらの合力である上向きの力が錘に作用することになる。

上記したようにサーボ制御用可動電極１１ｂは、バネ１６、１７によってフレーム（１６、１７）に接続されているのに対して、サーボ制御用固定電極１４、１５および第１検出用固定電極１２、１３は、センサ１のフレーム（１８、１９）に固定されている。

同図において、ＰＴ１１ａ、ＰＴ１１ｂ、ＰＴ１２〜ＰＴ１５は、パッケージ１１Ｐに設けられたセンサ用半導体装置ＩＣ＿Ｓの端子（ピン）を示している。第１検出用可動電極１１ａ、サーボ制御用可変電極１１ｂ、第１検出用固定電極１２、１３およびサーボ制御用固定電極１４、１５は、例えば対応する半導体チップ上の対応するパッド電極に接続されている。それぞれのパッド電極と、対応するリードフレームとの間がボンディングワイヤ等によって接続されている。このリードフレームの一部分が、端子ＰＴ１１ａ、ＰＴ１１ｂ、ＰＴ１２〜ＰＴ１５として、パッケージ１１Ｐから露出している。例えば、第１検出用可動電極１１ａは、対応するパッド電極に接続され、このパッド電極が端子ＰＴ１１ａに対応するリードフレームに、ボンディングワイヤで接続されている。同様にして、サーボ制御用可変電極１１ｂ、第１検出用固定電極１２、１３およびサーボ制御用固定電極１４、１５は、対応する端子１１ｂ、ＰＴ１２〜ＰＴ１５のリードフレームに接続されている。

＜検出・制御用半導体装置＞
検出・制御用半導体装置ＩＣ＿ＤＣは、検出回路１１０、減算器１２３、復調器１１１、制御回路１１２、ローパスフィルタ１２４および遅延回路１２５を備えている。さらに、検出・制御用半導体装置ＩＣ＿ＤＣは、後で説明するアップサンプラー１１８、デジタルフィルタ１１９、ダウンサンプラー１２０、乗算器１２１、サーボ信号リーク量探索部（以下、探索部と称する）１２２を備えている。

先ず、アップサンプラー１１８、デジタルフィルタ１１９、ダウンサンプラー１２０、乗算器１２１および探索部１２２を除いた基本的な構成を説明する。

第１検出用可動電極１１ａは、端子ＰＴ１１ａを介して配線ＳＮＬ（第２の配線）に接続され、配線ＳＮＬに検出回路１１０が接続されている。検出回路１１０は、容量／電圧（以下、Ｃ／Ｖと称する）変換アンプ１１０ａ、アナログフィルタ１１０ｂおよびアナログ／デジタル（以下、Ａ／Ｄと称する）変換器１１０ｃを備えている。Ｃ／Ｖ変換アンプ１１０ａ、アナログフィルタ１１０ｂおよびＡ／Ｄ変換器１１０ｃは、直列接続され、初段のＣ／Ｖ変換アンプ１１０ａが、配線ＳＮＬに接続されている。

Ｃ／Ｖ変換アンプ１１０ａには、配線ＳＮＬを介して、錘の位置が変化することにより生じる容量変化ΔＣに応じた電荷量の変化（ΔＣ＊Ｖ）が伝えられる。Ｃ／Ｖ変換アンプ１１０ａは、この電荷量の変化に対応した電圧信号を生成する。なお、ここで電圧Ｖは、後で説明するキャリア信号Ｖの電圧である。

Ｃ／Ｖ変換アンプ１１０ａによって生成された電圧信号は、アナログフィルタ１１０ｂに供給され、このアナログフィルタ１１０ｂによって信号帯域外の雑音が抑圧され、後続のＡ／Ｄ変換器１１０ｂに供給される。このように、アナログフィルタ１１０ｂで、供給された電圧信号をフィルタリングすることにより、Ａ／Ｄ変換器１１０ｃにおけるＡ／Ｄ変換の際に生じる折返し雑音を低減する。Ａ／Ｄ変換器１１０ｃは、アナログフィルタ１１０ｂからのフィルタリングされたアナログ電圧をデジタル信号に変換して、検出回路１１０の出力信号として出力する。なお、Ｃ／Ｖ変換アンプ１１０ａとアナログフィルタ１１０ｂとの間にアンプを挿入してもよい。また、アナログフィルタ１１０ｂを複数段に分割し、分割されたアナログフィルタ間にアンプを配置して、アナログフィルタとアンプが交互に配置されるようにしてもよい。

検出回路１１０から出力されたデジタル信号は、減算器１２３に入力される。Ｃ／Ｖ変換アンプ１１０ａが接続された配線ＳＮＬには、後で説明するが、サーボ信号Ｖｓが等価寄生容量１１３を介してリークし、伝播する。すなわち、Ｃ／Ｖ変換アンプ１１０ａには、電荷量の変化（ΔＣ＊Ｖ）に対応した信号に、サーボ信号Ｖｓに基づいた電荷量の変化（同図では、Ｃｐ＊Ｖｓ）に対応したノイズが重畳して供給されることになる。後で説明するが、Ｃｐは等価寄生容量１１３を示し、Ｖｓはサーボ信号Ｖｓの電圧を示している。

そのため、サーボ信号Ｖｓに基づいたノイズを含んだ波形が、アナログフィルタ１１０ｂでフィルタリングされ、Ａ／Ｄ変換されることになる。減算器１２３は、検出回路１１０からのデジタル信号から、サーボ信号Ｖｓのリーク成分に対応したノイズを減算することにより、デジタル信号からサーボ信号Ｖｓのリーク成分をキャンセルするように機能する。減算器１２３の出力であるデジタル信号は、復調器１１１に供給される。また、復調器１１１には、遅延回路１２５によって所定量だけ遅延されたキャリア信号Ｖｓが供給される。復調器１１１においては、供給されたデジタル信号と遅延されたキャリア信号Ｖとの乗算が行われ、容量変化ΔＣに比例したデジタル信号が取得される。この復調器１１１の出力は、制御回路１１２に供給される。

制御回路１１２は、供給された容量変化ΔＣに比例したデジタル信号に基づいて、１ビット（２値）のサーボ信号を生成する。具体的に述べると、制御回路１１２は、ＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ−Ｉｎｔｅｇｒａｌ−Ｄｉｆｆｅｒｅｎｔｉａｌ）制御部１１２ａと、１ビット変換器１１２ｂとを備えている。ＰＩＤ制御部１１２ａは、ＰＩＤ制御の手法によって、容量変化ΔＣに比例したデジタル信号から、多値の制御信号を生成する。次に、１ビット変換器１１２ｂによって、多値の制御信号を１ビットのサーボ信号Ｖｓに変換する。１ビット変換器１１２ｂとしては、例えば、１ビット量子化器や１ビット出力型のデジタルデルタシグマ変換器を用いる。１ビット量子化器で１ビット変換器１１２ｂを構成する場合、多値の制御信号によって表される入力が、非負であれば、“１”のサーボ信号に変換し、入力が負であれば、“−１”のサーボ信号Ｖｓに変換する。

制御回路１１２から出力されたサーボ信号Ｖｓは、ローパスフィルタ１２４によって、高い周波数成分が取り除かれ、センサ１のセンサ出力として出力される。また、制御回路１１２から出力されたサーボ信号Ｖｓは、配線ＳＢＬ（第１の配線）に供給される。配線ＳＢＬは、ドライバ用半導体装置ＩＣ＿Ｄと検出・制御用半導体ＩＣ＿ＤＣ間を接続する配線である。

＜ドライバ用半導体装置＞
ドライバ用半導体装置ＩＣ＿Ｄは、サーボ制御用バッファ１１６、サーボ制御用反転バッファ１１７、検出用バッファ１１４および検出用反転バッファ１１５を備えている。

サーボ制御用バッファ１１６およびサーボ制御用反転バッファ１１７の入力は、配線ＳＢＬに接続されている。また、サーボ制御用バッファ１１６の出力は、端子ＰＴ１４を介してサーボ制御用固定電極１４に接続され、サーボ制御用反転バッファ１１７の出力は、端子ＰＴ１５を介してサーボ制御用固定電極１５に接続されている。

サーボ制御用バッファ１１６およびサーボ制御用反転バッファ１１７には、サーボ制御に適した電圧が給電され、サーボ制御用バッファ１１６およびサーボ制御用反転バッファ１１７は、給電された電圧を電源電圧として動作する。これにより、サーボ制御用バッファ１１６は、配線ＳＢＬを介して供給された１ビットのサーボ信号を、サーボ信号として適切な電圧レベルの１ビット電圧信号ＶＰ（後述の図９参照）に変換する。また、サーボ制御用反転バッファ１１７は、配線ＳＢＬを介して供給された１ビットのサーボ信号を論理反転（位相反転）し、サーボ信号として適切な電圧レベルの１ビット電圧信号ＶＮ（後述の図９参照）に変換する。変換により生成された１ビット電圧信号ＶＰは、サーボ制御用固定電極１４に印加され、１ビット電圧信号ＶＮは、サーボ制御用固定電極１５に印加される。なお、サーボ制御用可動電極１１ｂは、対応する端子ＰＴ１１ｂを介して固定電位、例えば、グランド電位に接続されている。

検出用バッファ１１４および検出用反転バッファ１１５の入力には、配線ＣＲＬを介してキャリア信号Ｖが供給される。キャリア信号Ｖは、所定の一定の周波数のパルス信号である。検出用バッファ１１４および検出用反転バッファ１１５には、検出に適した電圧が給電され、検出用バッファ１１４および検出用反転バッファ１１５は、給電された電圧を電源電圧として動作する。これにより、検出用バッファ１１４は、配線ＣＲＬを介して供給されたキャリア信号を、キャリア信号として適切な電圧レベルのパルス電圧信号ＶＤＰ（後述の図９参照）に変換する。また、検出用反転バッファ１１５は、配線ＣＲＬを介して供給されたキャリア信号を論理反転（位相反転）し、キャリア信号として適切な電圧レベルのパルス電圧信号ＶＤＮ（後述の図９参照）に変換する。変換により生成されたパルス電圧信号ＶＤＰは、検出用固定電極１２に印加され、パルス電圧信号ＶＤＮは、検出用固定電極１３に印加される。

なお、特に制限されないが、サーボ制御用バッファ１１６、サーボ制御用反転バッファ１１７、検出用バッファ１１４および検出用反転バッファ１１５に給電される電源電圧は、検出・制御用半導体装置ＩＣ＿ＤＣにおける回路ブロックに給電される電源電圧よりも高い電圧である。そのため、実施の形態１では、ドライブ用半導体装置ＩＣ＿Ｄが、検出・制御用半導体装置ＩＣ＿ＤＣとは別の半導体装置で構成されている。しかしながら、ドライブ用半導体装置ＩＣ＿Ｄと検出・制御用半導体装置ＩＣ＿ＤＣは、１つの半導体装置によって構成してもよい。

＜キャリア信号とサーボ信号＞
図９は、実施の形態１に係わるセンサの動作を示すタイムチャート図である。図９では、キャリア信号として、検出用バッファ１１４および検出用反転バッファ１１５から出力されるパルス電圧信号が描かれている。配線ＣＲＬおよび遅延回路１２５に供給されるキャリア信号は、検出用バッファ１１４から出力されるパルス電圧信号と同相の信号である。また、サーボ信号としては、サーボ制御用バッファ１１６およびサーボ制御用反転バッファ１１７から出力される１ビット電圧信号が描かれている。制御回路１１２から出力されるサーボ信号Ｖｓは、サーボ制御用バッファ１１６から出力される１ビット電圧信号と同相の信号である。

ここでは、キャリア信号Ｖは、デューティ比が５０％で、周波数が１／（２Ｔ）のパルス信号であるとする。キャリア信号Ｖの電圧は、周期Ｔで電圧が変わる一定の周波数の信号である。一方、サーボ信号Ｖｓは、制御回路１１２から、１／Ｔのレートで出力される。制御回路１１２は、例えば“１”または“−１”の時間的に連続したサーボ信号Ｖｓを出力するため、サーボ信号Ｖｓは、期間Ｔの間隔で出力されることになる。ここで、ｆｓを１／Ｔと定義すると、キャリア信号Ｖの周波数は、ｆｓ／２、サーボ信号Ｖｓの出力レートは、ｆｓとなる。実施の形態１において、Ａ／Ｄ変換器１１０ｃ、減算器１２３、復調器１１１、ＰＩＤ制御部１１２ａおよび１ビット変換部１１２ｂの動作レートはｆｓである。言い換えるならば、これらの回路ブロックの出力は、期間Ｔの間隔で確定する。

＜センサの動作＞
センサ素子において、第１検出用固定電極１２、１３およびサーボ用固定電極１４、１５は、上記したように、フレーム１８、１９に対して固定されている。センサ１のフレーム１８、１９は、加速度を測定したい対象の物体と一体となって運動するように、測定対象の物体の面上に固定される。振動などにより、測定対象の物体とフレーム１８、１９に加速度信号ａが印加されると、錘には、加速度信号ａと逆向きの方向で、かつ、錘の質量と加速度信号ａの大きさとの積の大きさの慣性力「−ｍ＊ａ」が印加されることになる。さらに、錘には重力「ｍ＊ｇ＊ＣＯＳθ」も印加される。ここで、ｍは錘の質量、すなわち、第１検出用可動電極１１aとサーボ制御用可動電極１１ｂと絶縁部１１ｃの質量の総和である。また、ｇは重力加速度である９．８ｍ／ｓ^２、θは錘の振動方向（図１における上下方向）と鉛直方向の間のなす角度である。本明細書では、錘に印加される慣性力と重力の和、すなわち、「ｍ＊（−ａ＋ｇ＊ｃｏｓθ）」を，以下、外部力と称する。

センサ１に加速度信号ａが印加されると、錘に外部力が印加され、錘の位置が変位して、上記した検出容量対に容量変化ΔＣが生じる。錘の変位は、バネ１６、１７による弾性力と外部力がバランスするように生じる。

検出回路１１０および復調器１１１はセンサ素子からのセンサ信号に基づいて、上記したように容量変化ΔＣを検出し、容量変化ΔＣに比例した信号を、制御回路１１２に出力する。制御回路１１２は、容量変化ΔＣに比例した信号に基づいて、容量変化ΔＣがゼロに近づくようなサーボ信号Ｖｓを生成し、サーボ信号Ｖｓに基づいた１ビット信号電圧がサーボ制御用固定電極１４、１５に印加される。サーボ制御用固定電極１４、１５にサーボ信号Ｖｓに基づいた１ビット信号電圧が印加されることにより、サーボ制御用固定電極１４、１５とサーボ制御用可動電極１１ｂとの間で、サーボ信号Ｖｓに比例した静電気力が発生し、静電気力が錘に作用する。これにより、錘には、外部力とともに、それをキャンセルしようとする静電気力も印加されることになる。

サーボ信号Ｖｓに比例して発生している静電気力が、まだ外部力と等しくなっていない場合、両者の力の差分と、バネ１６、１７による弾性力がバランスするように、錘の変位と容量変化ΔＣが生じる。以下、同様にして、容量変化ΔＣの検出、サーボ信号Ｖｓの生成、サーボ信号Ｖｓの印加が繰り返されることで、錘に印加された外部力と静電気力がバランスする定常状態に至る。定常状態では、弾性力はゼロでよいため、錘の変位はゼロ、すなわち、錘は、第１検出用固定電極１２と第１検出用固定電極１３との間の中央の位置に維持されることになる。

また、定常状態では、静電気力が、加速度信号ａに対応する外部力とバランスしているため、その静電気力を発生させているサーボ信号Ｖｓは入力加速度信号ａに対応している。そのため、サーボ信号Ｖｓをセンサ１の出力信号とみなすことができる。サーボ信号Ｖｓは、１ビット変換部１１２ｂで生じる量子化誤差に起因する雑音を高周波領域に多く含むため、上記したようにローパスフィルタ１２４によって、高周波成分を抑圧して、センサ出力として出力される。なお、このローパスフィルタ１２４は、デジタルフィルタによって構成されている。

第１検出用固定電極１２、１３には、上記したようにキャリア信号Ｖに基づいたパルス信号が印加されることで、第１検出用可動電極１１ａには、上記した容量変化ΔＣとキャリア信号Ｖとの積に相当する電荷量（ΔＣ＊Ｖ）の電荷信号が生成される。この電荷信号が、センサ信号として、検出回路１１０の初段に設けられたＣ／Ｖ変換アンプ１１０ａに供給され、電圧信号に変換される。キャリア信号Ｖの周波数は、上記したようにｆｓ／２である。錘が変位することにより生じる容量変化ΔＣの変化は、キャリア信号Ｖの電圧変化に比べて遅いため、遅く変化する容量変化ΔＣ、言い換えるならば低周波の容量変化ΔＣ信号が、キャリア信号Ｖの周波数ｆｓ／２付近の周波数に変換されて、電荷信号としてＣ／Ｖ変換アンプ１１０ａに供給されていることになる。言い換えるならば、電荷信号は、低周波の容量変化ΔＣ信号が、搬送波であるキャリア信号Ｖに重畳されて、形成された信号である。

そのため、検出回路１１０ａにおいて、低周波の１／ｆ雑音や直流オフセット電圧が、電荷信号に加わっても、容量変化ΔＣ信号に対しては雑音とならない。すなわち、検出回路１１０ａにおいて、低周波の１／ｆ雑音や直流オフセット電圧が発生しても、センサ１の雑音とはならない。

電荷信号は、復調器１１１において、遅延回路１２５からのキャリア信号Ｖと再び乗算されることで、容量変化ΔＣ信号に比例した低周波信号に再び変換される。すなわち、復調器１１１の出力は、ΔＣ＊Ｖ^２に比例するが、Ｖであるキャリア信号は、パルス信号であるため、２乗することで、一定値となる。そのため、復調器１１１の出力は、容量変化ΔＣだけに比例することになる。電荷信号は、検出回路１１０によって遅延する。そのため、検出回路１１０により受ける遅延時間と等しい遅延時間だけ、キャリア信号Ｖを遅延回路１２５で遅延させて、キャリア信号Ｖを、復調器１１１での乗算において、電荷信号のタイミングに合わせるようにしている。なお、復調器１１１において、上記した乗算器による乗算の後にフィルタを設け、フィルタで不要成分を抑圧するようにしてもよい。

＜アップサンプラー、デジタルフィルタ、ダウンサンプラー、乗算器、探索部＞
サーボ制御用容量対の２つの容量値、すなわち、サーボ制御用可動電極１１ｂとサーボ制御用固定電極１４との間に形成される容量値と、サーボ制御用可動電極１１ｂとサーボ制御用固定電極１５との間に形成される容量値との間にミスマッチがあると、サーボ信号Ｖｓに比例した電荷がサーボ制御用可動電極１１ｂ上に生成されることになる。しかしながら、絶縁部１１ｃが、サーボ制御用可動電極１１ｂと第１検出用可動電極１１ａとの間に介在しているため、ミスマッチにより生成されるサーボ制御用可動電極１１ｂ上の電荷は、絶縁部１１ｃでブロックされる。その結果として、ミスマッチによって、サーボ信号Ｖｓに比例した電荷が生成されても、この電荷は検出用可動電極１１ａには伝達されない。

しかしながら、実際には、例えば、センサ用半導体装置ＩＣ＿Ｓ、ドライバ用半導体装置ＩＣ＿Ｄ等において、サーボ信号やその反転信号を伝達する各配線間、センサ半導体装置ＩＣ＿Ｓのパッケージ１１Ｐに設けられた端子間および／または半導体装置間を接続する配線間には、寄生容量が存在する。

例えば、ドライバ用半導体装置ＩＣ＿Ｄにおいては、検出用バッファ１１４、検出用反転バッファ１１５、サーボ制御用バッファ１１６、サーボ制御用反転バッファ１１７の出力配線間には、寄生容量が存在することが考えられる。また、センサ用半導体装置ＩＣ＿Ｓにおいては、パッケージ１１Ｐの端子ＰＴ１１ａ、ＰＴ１２〜ＰＴ１５間にも、寄生容量が存在することが考えられる。さらに、センサ用半導体装置ＩＣ＿Ｓにおいては、各電極と対応する端子とを接続するボンディングワイヤ間、リードフレーム間にも、寄生容量が存在することが考えられる。半導体装置間を接続する配線間を考えると、例えば配線ＳＮＬとＳＢＬとの間にも、寄生容量が存在することが考えられる。

これらの寄生容量は、等価的には、配線ＳＮＬとＳＢＬとの間に接続された等価寄生容量１１３として集約することができる。ここでは、等価寄生容量１１３の容量値をＣ_ｐとして、説明する。正相のサーボ信号（例えば、図９のＶＰ）に付随する寄生容量に比べて、反転相のサーボ信号Ｖｓ（例えば、図９のＶＮ）に付随する寄生容量が大きい場合、等価容量値Ｃ_ｐは負の値となる。

等価的に示した等価寄生容量１１３が存在することによって、サーボ信号Ｖｓの変化に応答して、等価寄生容量１１３を介して、サーボ信号Ｖｓの変化がノイズとして、配線ＳＮＬに伝達する。すなわち、サーボ信号Ｖｓと等価寄生容量１１３の容量値Ｃ_ｐとの積に比例したサーボ信号のリーク電荷成分Ｃ_ｐ＊Ｖｓが、配線ＳＮＬに供給され、配線ＳＮＬにおいて電荷信号ΔＣ＊Ｖに重畳されることになる。このリーク電荷成分Ｃ_ｐ＊Ｖｓは、１ビット変換部１１２ｂで生じた量子化誤差に起因する雑音成分を、周波数ｆｓ／２付近の周波数領域で多く含んでいる。すなわち、量子化誤差に起因する雑音成分は、搬送波であるキャリア信号Ｖｓの周波数ｆｓ／２に変換されていることになる。そのため、リーク電荷成分Ｃ_ｐ＊Ｖｓは、同じ周波数ｆｓ／２付近の周波数領域に周波数変換されている電荷信号ΔＣ＊Ｖに対して影響を与えることになり、結果としてセンサ１におけるノイズを上昇させることになる。

実施の形態１においては、サーボ信号のリーク電荷成分Ｃ_ｐ＊Ｖｓを、Ａ／Ｄ変換器１１０ｃの後のデジタル信号領域においてキャンセルする。サーボ信号のリーク電荷成分Ｃ_ｐ＊Ｖｓは、検出回路１１０内のアナログフィルタ１１０ｂの周波数特性によって（フィルタリングによって）波形が変化し、さらに、Ａ／Ｄ変換器１１０ｃによってサンプリングされた離散時間波形の状態で、キャンセルされる必要がある。そこで、実施の形態１においては、制御回路１１２から出力されているサーボ信号Ｖｓに対して、デジタルフィルタ等によりフィルタリングの処理を行い、Ａ／Ｄ変換器１１０ｃによって得られた上記の離散時間波形に対応する離散時間波形を生成する。さらに、生成した離散時間波形に、上記した容量値Ｃ_ｐに対応するサーボ信号のリーク量の推定値を乗算することで、キャンセル信号を生成する。最後に、減算器１２３において、Ａ／Ｄ変換器１１０ｃの出力から、生成したキャンセル信号を減算することで、サーボ信号のリーク電荷成分Ｃ_ｐ＊Ｖｓのキャンセルを行う。

次に、より具体的に説明する。制御回路１１２から出力されたサーボ信号Ｖｓは、アップサンプラー１１８に供給され、アップサンプラー１１８のデジタル出力がデジタルフィルタ１１９に供給される。デジタルフィルタ１１９によってフィルタリングされたデジタル信号は、ダウンサンプラー１２０に供給される。ダウンサンプラー１２０のデジタル出力は、乗算器１２１と、探索部１２２に供給される。乗算器１２１は、ダウンサンプラー１２０からのデジタル出力と、探索部１２２からのデジタル出力とを乗算し、乗算により得られたデジタル信号をキャンセル信号として、減算器１２３に供給する。また、減算器１２３から出力されたデジタル信号が、探索部１２２と上記したように復調器１１１に供給される。

実施の形態１では、連続時間動作を行うアナログフィルタ１１０ｂの周波数特性を模擬するために、アップサンプラー１１８、デジタルフィルタ１１９およびダウンサンプラー１２０が組み合わせられている。すなわち、信号レートがｆｓのサーボ信号Ｖｓに対して、この順番で処理を実施する。１ビット変換部１１２ｂの動作レートは、前記したようにｆｓである。そのため、サーボ信号Ｖｓの信号レートもｆｓとなる。アップサンプラー１１８は、供給されているサーボ信号Ｖｓの信号レートをｆｓからＭ＊ｆｓにして、信号レートをＭ倍に上昇させる。アップサンプラー１１８は、例えば、期間Ｔにおいて、サーボ信号Ｖｓが“１”であった場合、期間Ｔにおいて、“１”の数をＭ倍にし、サーボ信号Ｖｓの信号レートをＭ倍にする。これにより、アナログフィルタ１１０ｂの連続時間動作に近づけている。デジタルフィルタ１１９は、Ｍ＊ｆｓの動作レートで動作させる。このデジタルフィルタ１１９の特性は、アナログフィルタ１１０ｂの伝達関数に基づいて、アナログフィルタ１１０ｂの周波数特性と一致させるように設定する。このようなデジタルフィルタ１１９は、アナログフィルタ１１０ｂの伝達関数に基づいて、双一次変換などの既知の手法を用いることにより、ＩＩＲフィルタとして実現できる。また、近似展開してＦＩＲフィルタとして実現してもよい。

ダウンサンプラー１２０は、Ａ／Ｄ変換器１１０ｃのサンプリング動作を模擬する。すなわち、デジタルフィルタ１１９から出力される信号レートがＭ×ｆｓのデジタル信号を、Ａ／Ｄ変換器１１０ｃのサンプリングタイミングに位相同期させて、Ｍ回に１回の割合で間引いて、出力する。これにより、ダウンサンプラー１２０の出力レートはｆｓとなる。

探索部１２２は、減算器１２３の出力信号とダウンダンプラー１２０の出力信号とに基づいて、ＬＭＳアルゴリズム等の適応制御により、サーボ信号Ｖｓのリーク量（ノイズ量）の推定値を探索して、導出する。

＜探索部＞
図８は、実施の形態１に係わる探索部の構成を示すブロック図である。探索部１２２は、乗算器８１と、利得器８２と、積分器８３を備えている。乗算器８１は、減算器１２３の出力信号とダウンサンプラー１２０の出力信号との積を求める。乗算器１２１、減算器１２３および探索部１２２により構成される負帰還の適応制御のループ利得を決めるステップサイズ「＋μ」が、利得器８２によって、乗算器８１の出力に乗算後、利得器８２の出力信号は、積分器８３で積分され、乗算器１２１に供給されている。

乗算器８１によって、減算器１２３の出力信号とダウンサンプラー１２０の出力信号との積を求めることにより、サーボ信号Ｖｓに基づく成分は、２乗となり、一定値となる。これにより、減算器１２３の出力信号に含まれるサーボ信号Ｖｓのリーク量に相当する成分が、利得器８２で乗算され、積分器８３で積分され、サーボ信号Ｖｓのリーク量の推定値が生成される。ダウンサンプラー１２０の出力信号である離散的時間波形と、推定されたサーボ信号Ｖｓのリーク量とを、乗算器１２１において乗算することにより、キャンセル信号が生成される。すなわち、Ａ／Ｄ変換器１１０ｃから出力されるアナログフィルタ１１０ｂの出力信号の波形を模擬したダウンサンプラー１２０からの離散的時間波形に、推定されたリーク量が重畳され、キャンセル信号が生成される。減算器１２３において、Ａ／Ｄ変換器１１０ｃからの出力信号から、キャンセル信号が減算されることにより、Ａ／Ｄ変換器１１０ｃの出力信号から、推定したリーク量が減算されることになる。上記した負帰還の適応制御は、Ａ／Ｄ変換器１１０ｃからの出力信号に含まれるリーク量を低減するように機能する。

リーク量をキャンセルするキャンセル精度を希望する精度にするためには、デジタルフィルタ１１９、乗算器１２１、探索部１２２および減算器１２３等の演算語長を、Ａ／Ｄ変換器１１０ｃの変換語長と同じか、大きくなるように確保する。

図８では、乗算器８１にダウンサンプラー１２０の出力信号を供給する例を示したが、これに限定されるものではない。例えば、図１において、二点鎖線１２６で示したように、サーボ信号Ｖｓを探索部１２２に供給し、探索部１２２において、ダウンサンプラー１２０の出力信号の代わりに、制御回路１１２からのサーボ信号Ｖｓが、直接、乗算器８１に供給されるようにしてもよい。このようにしても、乗算器８１によって、サーボ信号Ｖｓの成分を一定値にすることが可能である。

実施の形態１に係わるセンサ１においては、サーボ信号Ｖｓによってセンサ素子のサーボ制御が行われているときに、センサ素子からのセンサ信号に基づいた加速度信号検出が行われる。すなわち、時分割的に、センサ素子のサーボ制御と加速度信号検出が行われるのではなく、サーボ制御と加速度信号検出は、同時平行的に行われる。そのため、サーボ制御および加速度信号検出を高速に行わなくても済む。また、強い静電気力を発生するための高電圧も必要としない。その結果、センサ１の消費電力を低減することが可能である。また、センサ素子のサーボ制御と加速度信号検出が同時平行的に行われるため、サーボ信号Ｖｓに基づくノイズが発生するが、キャンセル信号によって、サーボ信号のリーク成分を高い精度でキャンセルすることができるため、ノイズを低減して、高精度のセンサを提供することが可能である。

（実施の形態２）
図２は、実施の形態２に係わるセンサの構成を示すブロック図である。図２は、図１と類似しているため、相異点を主に説明する。図１との相異点は、図２では、検出回路１１０が変更されていることである。図２において、検出回路１１０は、さらにチューニング回路１１０ｄを備えている。アナログフィルタ１１０ｂは、チューニング回路１１０ｄに接続されている。アナログフィルタ１１０ｂは、チューニング回路１１０ｄによって、その周波数特性が所望の特性となるように設定され。このようなアナログフィルタ１１０ｂおよびチューニング回路１１０ｄは、例えば非特許文献２に示されているような技術によって実現することが可能である。

実施の形態２においては、アップサンプラー１１８、デジタルフィルタ１１９およびダウンサンプラー１２０により実現されるフィルタの周波数特性に、検出回路１１０内のアナログフィルタ１１０ｂの周波数特性をマッチングさせるように、チューニング回路１１０ｄによってアナログフィルタ１１０ｂを設定することが可能である。これにより、上記したサーボ信号のリーク量を、高精度でキャンセルすることが可能となる。

（実施の形態３）
図３は、実施の形態３に係わるセンサの構成を示すブロック図である。図３は、図１に類似しているので、主に相異点を説明する。図３では、図１に示したＣ／Ｖ変換アンプ１１０ａの構成が詳しく示されている。

Ｃ／Ｖ変換回路１１０ａは、所謂オペアンプによって構成された増幅器１１０１ａと、容量素子１１０２ａと、抵抗素子１１０３ａを備えている。増幅器１１０１ａの正相入力ノード＋には、所定の電圧Ｖｂが供給され、反転入力ノード（−）は、配線ＳＮＬに接続され、出力ノードは、アナログフィルタ１１０ｂの入力に接続されている。増幅器１１０１ａの反転入力ノード（−）と出力端子との間には、容量素子１１０２ａと抵抗素子１１０３ａとが並列的に接続されている。これにより、所謂、負帰還型の反転増幅器が構成されている。この構成では、帰還容量として作用する容量素子１１０２ａによって、配線ＳＮＬにおける電荷信号（ΔＣ＊Ｖ）が電圧信号に変換される。

抵抗素子１１０３ａは、比較的高抵抗の抵抗素子によって構成されている。この抵抗素子１１０３ａによって、増幅器１１０１ａの反転入力ノード（−）上のリーク電流を補償する電流フィードバック経路が構成され、増幅器１１０１ａの出力ノードにおける直流電位を最適値に維持している。

高抵抗の抵抗素子１１０３ａの代わりに、スイッチを用いることも可能である。しかしながら、この場合には、スイッチのオン／オフによって、サンプリング雑音が発生するため、抵抗素子１１０３ａを用いる場合に比べて雑音が大きくなる。高抵抗の抵抗素子１１０３ａが発生する熱雑音は、抵抗素子１１０３ａと容量素子１１０２ａによるローパスフィルタ特性により抑圧されるため、電荷信号におけるｆｓ／２付近の周波数領域の成分には影響を与えず、センサ１の雑音にも影響しない。

（実施の形態４）
図４は、実施の形態４に係わるセンサの構成を示すブロック図である。実施の形態４においては、センサ素子から出力されるセンサ信号が差動のセンサ信号に変更され、検出回路も差動回路によって構成される。これにより、例えば電源配線やグランド配線における同相の雑音に対する耐性を高め、センサの低雑音化を図ることが可能である。

図４は、図１と類似している部分が多いので、図１との相異点を主に説明する。

＜センサ用半導体装置およびドライバ用半導体装置＞
センサ用半導体装置ＩＣ＿Ｓには、第２検出用可動電極１１ｅと、絶縁部１１ｄと、第２検出用固定電極４１、４２と、端子ＰＴ１１ｅ、ＴＰ４１、ＴＰ４２とが追加されている。

特に制限されないが、第２検出用可動電極１１ｅは、サーボ制御用可動電極１１ｂにおいて第１検出用可動電極１１ａが連結されていない端部側に、絶縁部１１ｄを介して連結されている。第１検出用可動電極１１ａと同様に、第２検出用可動電極１１ｅも。サーボ制御用可動電極１１ｂと連動して、サーボ制御用可動電極１１ｂが変位すると、同じ方向に変位する。この第２検出可動電極１１ｅは、パッケージ１１Ｐの端子ＰＴ１１ｅに接続されている。第２検出用固定電極４１は、フレーム１８と対向する方向に配置された第２検出可動電極１１ｅの部分（面）と、対向するように配置され、パッケージ１１Ｐの端子ＰＴ４１に接続されている。また、第２検出用可動電極４２は、フレーム１９と対向する方向に配置された第２検出可動電極１１ｅの部分と、対向するように配置され、パッケージ１１Ｐの端子ＰＴ４２に接続されている。第２検出用固定電極４１、４２は、第１検出用固定電極１２、１３と同様に、センサ１のフレーム１８、１９に固定されている。

ドライバ用半導体装置ＩＣ＿Ｄには、検出用バッファ４４および検出用反転バッファ４３が追加されている。図４に示すように、フレーム１８に対向する方向に配置された第１検出可動電極１１ａの部分と対向する第１検出用固定電極１２には、検出用バッファ１１４を介して位相反転されていないキャリア信号が供給される。これに対して、同じフレーム１８に対向する第２検出可動電極１１ｅの部分に対向する第２検出用固定電極４１には、検出用反転バッファ４３で位相反転されたキャリア信号が供給される。同様に、フレーム１９に対向する方向に配置された第１検出可動電極１１ａの部分と対向する第１検出用固定電極１３には、検出用反転バッファ１１５によって位相反転されたキャリア信号が供給される。これに対して、同じフレーム１９に対向する第２検出可動電極１１ｅの部分に対向する第２検出用固定電極４２には、検出用バッファ４４を介して、位相反転されていないキャリア信号が供給される。

これにより、第１検出用可動電極１１ａと第２検出用可動電極１１ｅから出力される一対のセンサ信号を差動信号とすることができる。すなわち、第１検出用固定電極１２、１３と第１検出用可動電極１１ａとの間に形成される第１の検出用容量対と、第２検出用固定電極４１、４２と第２検出用可動電極１１ｅとの間に形成される第２の検出用容量対とには、逆相でキャリア信号が印加されることになる。その結果、電荷信号ΔＣ＊Ｖに比例した正相電荷信号が、正相センサ信号として、第１検出用固定電極１１ａから配線ＳＮＬに出力される。これに対して、電荷信号−ΔＣ＊Ｖに比例した逆相電荷信号が、逆相センサ信号として、第２検出用固定電極１１ｅから配線／ＳＮＬ（第２の配線）に出力される。

＜検出・制御用半導体装置＞
検出・制御用半導体装置ＩＣ＿ＤＣにおいては、検出回路１１０が変更されている。すなわち、検出回路１１０は、正相電荷信号を正相電圧信号に変換する第１Ｃ／Ｖ変換アンプと、逆相電荷信号を逆相電圧信号に変換する第２Ｃ／Ｖ変換アンプと、差動のアナログフィルタ１１０ｂと、差動のＡ／Ｄ変換器１１０ｃを備えている。第１Ｃ／Ｖ変換アンプは、配線ＳＮＬに接続され、増幅器１１０１ａと、容量素子１１０２ａと、抵抗素子１１０３ａを備えている。また、第２Ｃ／Ｖ変換アンプは、配線／ＳＮＬに接続され、増幅器１１０４ａと、容量素子１１０５ａと、抵抗素子１１０６ａを備えている。第１Ｃ／Ｖ変換アンプおよび第２Ｃ／Ｖ変換アンプの構成および動作は、実施の形態３で説明したＣ／Ｖ変換アンプと同じであるため、説明は省略する。

差動のアナログフィルタ１１０ｂは、第１Ｃ／Ｖ変換アンプおよび第２Ｃ／Ｖ変換アンプからの正相電圧信号と逆相電圧信号との間の差電圧をフィルタリングして、差動信号を出力する。この差動信号が、差動のＡ／Ｄ変換器１１０ｃによって、デジタル信号に変換され、減算器１２３へ供給される。なお、図４では、図１〜図３に示した等価寄生容量は省略されているが、配線ＳＢＬと配線ＳＮＬ間および配線ＳＢＬと配線／ＳＮＬ間に等価寄生容量が接続されている。

センサ素子からのセンサ信号が差動のセンサ信号（正相センサ信号と逆相センサ信号）であり、検出回路１１０も差動回路によって構成されているため、同相の雑音に対する耐性を向上させることが可能である。

（実施の形態５）
図５は、実施の形態５に係わるセンサの構成を示すブロック図である。図５は、図４と類似しているため、相異点を主に説明する。図４においては、第１Ｃ／Ｖ変換アンプおよび第２Ｃ／Ｖ変換アンプは、オペアンプ２つを独立に用いる疑似差動型のアンプによって構成されていた。これに対して、実施の形態５においては、増幅器として完全差動オペアンプ５１が用いられている。すなわち、完全差動オペアンプ５１の反転入力ノード（−）が、配線／ＳＮＬに接続され、この反転入力ノード−と正相出力ノード（＋）との間に容量素子１１０５ａと抵抗素子１１０６ａとが並列に接続されている。また、完全差動オペアンプ５１の正相入力ノード（＋）が、配線ＳＮＬに接続され、この正相入力ノード（＋）と反転出力ノード（−）との間に容量素子１１０２ａと抵抗素子１１０３ａとが並列に接続されている。正相出力ノード（＋）と反転出力ノード（−）における差動信号が、次段のアナログフィルタ１１０ｂに供給される。実施の形態５によれば、雑音、消費電力および回路面積を低減することができる。しかしながら、実施の形態４の方が回路設計は容易である。

（実施の形態６）
図６は、実施の形態６に係わるセンサの構成を示すブロック図である。図６は、図４と類似しているため、主に相異点を説明する。実施の形態６においては、図４に示したデジタルフィルタ１１９がＦＩＲフィルタにより構成され、さらに図４に示した乗算器１２１がＦＩＲフィルタに融合されている。

一般にＦＩＲフィルタは、入力信号と、入力信号を順次クロック周期分遅延して得た信号とを、重み付け加算して出力する。すなわち、ＦＩＲフィルタは、入力信号と、入力信号を１クロック周期分遅延した信号と、入力信号を２クロック周期分遅延した信号と、・・・入力信号をＮクロック周期分遅延した信号とを、重み付け加算して出力する。それぞれの信号に乗算される重み係数は、ＦＩＲフィルタのタップ係数と呼ばれ、それらの比率によって、ＦＩＲフィルタ周波数特性が設定される。

実施の形態６においては、上記したサーボ信号Ｖｓのリーク量の推定値が、重み付け係数値に乗算され、乗算により得られた重み付け係数値が、ＦＩＲフィルタのタップ係数として用いられる。これにより、図４に示した乗算器１２１は不要となり、ＦＩＲフィルタのみとすることが可能である。図６において、６１はＦＩＲフィルタを示しており、ＦＩＲフィルタ６１は、ＦＩＲフィルタと、そのタップ係数を探索するタップ係数探索部とを備えている。

図７は、実施の形態６に係わるＦＩＲフィルタの構成を示す図である。図７において、符号Ｚ^−１は、１クロック周期分の遅延器を示している。アップサンプラー１１８からの入力信号は、同図において、左側に配置された遅延器列Ｄ＿ＣＬにおいて、順次１クロック周期分遅延する。遅延器列Ｄ＿ＣＬからの入力信号および各遅延信号は、同図において右側に示されている乗算器列Ｓ＿ＣＬにおいて、対応する乗算器Ｓ７＿２によって、対応するタップ係数と乗算される。対応するタップ係数は、同図において中央部付近に示されている積分器列Ｉ＿ＣＬにおいて生成される。積分器列Ｉ＿ＣＬにおける各積分器は、中央部付近に示されている遅延器（Ｚ^−１）と加算器Ａ７＿１のループにより構成され、その出力は、対応する乗算器Ｓ７＿２に供給される。

減算器１２３の出力は、乗算器Ａ７＿３によってパラメータμが乗算され、乗算器Ａ７＿３の出力は、遅延器列Ｄ＿ＣＬからの各遅延信号との間で、乗算器Ｓ７＿１によって乗算され、対応する積分器の入力となる。

図７において、ＯＬ１〜ＯＬｎは、入力信号または遅延器（Ｚ^−１）によって遅延された遅延信号と、乗算器Ａ７＿３からの減算器１２３の出力との間で演算を行う演算行を示している。例えば、演算行ＯＬ１は、入力信号と乗算器Ａ７＿３からの減算器１２３の出力との間で演算を行う演算行を示し、演算行ＯＬ２は、初段の遅延器（Ｚ^−１）からの遅延信号と乗算器Ａ７＿３からの減算器１２３の出力との間で演算を行う演算行を示している。演算行ＯＬ１に設けられている乗算器Ｓ７＿１、Ｓ７＿２、加算器Ａ７＿１および遅延器（Ｚ^−１）が、遅延器列Ｄ＿ＣＬからの入力信号（アップサンプラー１１８からの信号）に対応する。また、演算行ＯＬ２に設けられている乗算器Ｓ７＿１、Ｓ７＿２、加算器Ａ７＿１および遅延器（Ｚ^−１）が、初段の遅延器（Ｚ^−１）からの遅延信号に対応している。以下、同様にして、演算行ＯＬｎまでの各演算行は、演算行ＯＬ２と同様に、対応する遅延器（Ｚ^−１）からの遅延信号と減算器１２３からの出力との間で演算を行う。演算行ＯＬ１〜ＯＬｎでの演算結果が、加算器列Ａ＿ＣＬに配置された加算器Ａ７＿２によって加算され、ダウンサンプラー１２０への出力が生成される。

これにより、演算行ＯＬ１〜ＯＬｎにおいて、積分器列Ｉ＿ＣＬにおける各積分器の出力には、適切なタップ係数値が探索される。例えば、現在のタップ係数値が未だ適切でない場合、すなわち、アナログフィルタ１１０ｂとＦＩＲフィルタ６１との間でアンマッチがある場合、減算器１２３の出力には、遅延器列Ｄ＿ＣＬにおいて生成される遅延信号のうち、アンマッチに対応する遅延信号の成分が残存することになる。

例えば、アンマッチにより、減算器１２３の出力に、初段の遅延器（Ｚ^−１）の遅延信号の成分が残存していた場合、残存する遅延信号の成分は、初段の遅延器（Ｚ^−１）の遅延信号に対応する演算行ＯＬ２に設けられている積分器により積分され、直流成分が生成され、タップ係数として積分器から対応する乗算器Ｓ７＿２へ出力されることになる。これにより、タップ係数値は、より適切な方向へ更新される。

減算器１２３からの出力を用いた負帰還制御により、各積分器の出力として生成される各タップ係数値は、アナログフィルタ１１０ｂの周波数特性を近似する周波数特性が得られるような比率で、かつ、サーボ信号Ｖｓのリーク量の推定値が乗算された値に自動的に収束する。そのため、実施の形態６においては、アナログフィルタ１１０ｂの周波数特性が製造バラツキや温度変化により変動しても、タップ係数値がそれに応じた値に自動的に調整されるため、高精度なキャンセルを維持できる。つまり、実施の形態６では、デジタルのＦＩＲフィルタ６１の特性が、アナログフィルタ１１０ｂの特性に自動的に合わせられる。

なお、図７において、右側に示した加算器列Ａ＿ＣＬは、タップ係数値が乗算された各遅延信号を加算する加算器Ａ７＿２の列を示している。すなわち、加算器列Ａ＿ＣＬは、ＦＩＲフィルタ６１の重み付け加算機能の加算器部を示している。乗算器１２１がＦＩＲフィルタ６１に融合されているため、このＦＩＲフィルタ６１の出力は、ダウンサンプラー１２０に供給され、ダウンサンプラー１２０の出力がキャンセル信号として、減算器１２３に供給される。

実施の形態１〜６で説明したＡ／Ｄ変換器１１０ｃは、アナログフィルタ１１０ｂによるフィルタリングにより生成された波形を、第１のデジタル信号に変換していると見なすことができる。

また、実施の形態１〜５で説明したアップサンプラー１１８、デジタルフィルタ１１９、ダウンサンプラー１２０、探索部１２２および乗算器１２１は、デジタルフィルタ１１９を含み、フィルタリング処理を含む信号処理を行い、乗算器１２１から減算器１２３へキャンセル信号である第２のデジタル信号を出力する第１の電子回路と見なすことができる。実施の形態６では、アップサンプラー１１８、ＦＩＲフィルタ６１およびダウンサンプラー１２０が、デジタルフィルタを含む第１の電子回路に該当し、ダウンサンプラー１２０から減算器１２３に供給するキャンセル信号が第２のデジタル信号に該当する。

実施の形態１〜６では、減算器１２３が、第１のデジタル信号から第２のデジタル信号を差し引き、減算の結果を第３のデジタル信号として出力する第２の電子回路と見なすことができる。

実施の形態１〜５においては、第３のデジタル信号に基づいた探索部１２２の出力に従って、乗算器１２１が、デジタルフィルタ１１９によるフィルタリングにより得られる波形に対して変更を行う。一方、実施の形態６においては、第３のデジタル信号に基づいて、ＦＩＲフィルタ６１のタップ係数値が変更される。すなわち、実施の形態１〜６のいずれにおいても、第３のデジタル信号に基づいて、第２のデジタル信号を取得する信号処理の設定が変更される。

また、実施の形態１〜６に示した制御回路１１２は、第３のデジタル信号に基づいて、サーボ信号Ｖｓである第４のデジタル信号を生成していると見なすことができる。

なお、以上の各実施の形態１〜６においては、連続時間動作を行うアナログフィルタ１１０ｂの周波数特性を模擬するための一つの方法として、アップサンプラー１１８を適用し、デジタルフィルタ１１９は、それに応じた高速な動作レートで動作しているが、他の方法として、アップサンプラー１１８とダウンサンプラー１２０を取り除き、デジタルフィルタ１１９を、サーボ信号Ｖｓの出力レートと等しいｆｓの動作レートで動作させてもよい。その場合、各実施の形態１〜５において、デジタルフィルタ１１９の各タップ係数の値は、アナログフィルタ１１０ｂのインパルス応答に、離散時間／連続時間変換に相当する所定の演算を施すことで導出し、適用すればよい。また、実施の形態６の場合は、前記所定の演算が施された各タップ係数の値が、前記の構成により自動的に探索される。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、センサ１が３つの半導体装置を備えている例を説明したが、この数に限定されるものではない。例えば、ドライブ用半導体装置と検出・制御用半導体装置を、１つの半導体装置で構成し、センサ１が２つの半導体装置を備えるようにしてもよい。

１ センサ
１１ａ 第１検出用可動電極
１１ｂ サーボ制御用可動電極
１２、１３ 第１検出用固定電極
１４、１５ サーボ制御用固定電極
１１０ 検出回路
１１０ｂ アナログフィルタ
１１０ｃ Ａ／Ｄ変換器
１１１ 復調器
１１２ 制御回路
１１３ 等価寄生容量
１１９ デジタルフィルタ
１２１ 乗算器
１２２ 探索部
１２３ 減算器
Ｖ キャリア信号
Ｖｓ サーボ信号

Claims (14)

1. センサ素子と、
   前記センサ素子からのセンサ信号と、サーボ信号に基づくノイズとを含む波形をフィルタリングするアナログフィルタと、
   前記アナログフィルタでフィルタリングした波形を第１のデジタル信号に変換するＡ／Ｄ変換器と、
   デジタルフィルタを含む電子回路であり、前記サーボ信号に対して、少なくとも前記デジタルフィルタを用いたフィルタリング処理を含む信号処理を行い、第２のデジタル信号を取得する第１の電子回路と、
   前記第１のデジタル信号から前記第２のデジタル信号を差し引いて、第３のデジタル信号を取得する第２の電子回路と、
   を備え、
   前記第１の電子回路は、少なくとも前記第３のデジタル信号に基づいて、前記第２のデジタル信号を取得する前記信号処理の設定を変更し、前記第２のデジタル信号を変更する、センサ。
2. 請求項１に記載のセンサにおいて、
   前記サーボ信号により、前記センサ素子を制御する制御回路と、
   前記制御回路と前記センサ素子とを結合する第１の配線と、
   前記センサ素子と前記アナログフィルタとを結合する第２の配線と、
   を、さらに備え、
   前記サーボ信号に基づくノイズは、前記第１の配線と前記第２の配線との間の寄生容量によって伝達される前記サーボ信号によるノイズを少なくとも含む、センサ。
3. 請求項１に記載のセンサにおいて、
   前記サーボ信号に基づくノイズは、前記サーボ信号の変化に応答して、変化する、センサ。
4. 請求項１に記載のセンサにおいて、
   前記センサ素子は、加速度センサのセンサ素子であって、加速度の変化を容量変化に変換し、前記サーボ信号とは異なる信号であるキャリア信号と前記容量変化に基づいて、前記センサ信号を生成する、センサ。
5. 請求項１に記載のセンサにおいて、
   前記第２のデジタル信号は、前記サーボ信号に基づくノイズを、前記アナログフィルタによるフィルタリングで取得した波形を模擬した信号である、センサ。
6. 請求項２に記載のセンサにおいて、
   前記サーボ信号は、前記第３のデジタル信号に基づいたデジタル信号であり、
   前記サーボ信号が、ローパスフィルタを介して、センサ出力として出力される、センサ。
7. 請求項４に記載のセンサにおいて、
   前記キャリア信号は、所定の周波数の信号であり、前記キャリア信号に、前記容量変化が重畳され、前記センサ信号として生成される、センサ。
8. 請求項７に記載のセンサにおいて、
   前記センサ素子は、加速度の変化に応じて位置が変化する第１検出用可動電極と、前記第１検出用可動電極と対向し、前記キャリア信号に基づいた信号が供給される第１検出用固定電極とを備え、前記第１検出用可動電極と前記第１検出用固定電極との間の距離の変化が、前記容量変化となる、センサ。
9. 請求項８に記載のセンサにおいて、
   前記センサ素子は、前記第１検出用可動電極と連結されたサーボ制御用可動電極と、前記サーボ制御用可動電極に結合されたバネと、前記サーボ信号に基づいた信号が供給されるサーボ制御用固定電極とを、さらに備え、
   前記サーボ制御用可動電極には、前記バネの弾性力と、前記サーボ制御用固定電極と前記サーボ制御用可動電極との間で生じる静電気力とが加わる、センサ。
10. 請求項１に記載のセンサにおいて、
    前記第１の電子回路は、アップサンプラーと、ダウンサンプラーと、演算器と、前記第３のデジタル信号と前記サーボ信号に基づいたデジタル信号とに基づいてノイズ量を探索する探索部とを、さらに備え、
    前記サーボ信号は、前記アップサンプラーによってアップサンプルされ、前記デジタルフィルタには、前記アップサンプラーによってアップサンプルされたデジタル信号が供給され、前記デジタルフィルタの出力は、前記ダウンサンプラーによってダウンサンプルされ、
    前記演算器は、前記ダウンサンプラーによってダウンサンプルされたデジタル信号と、前記探索部の出力とに基づいて、前記第２のデジタル信号を生成する、センサ。
11. 請求項１０に記載のセンサにおいて、
    前記探索部は、前記ダウンサンプルにより取得されたデジタル信号と前記第３のデジタル信号とに基づいて、ノイズ量を探索する、センサ。
12. 請求項１に記載のセンサにおいて、
    前記センサ素子は、前記サーボ制御用可動電極と連結された第２検出用可動電極と、前記第２検出用可動電極と対向し、前記キャリア信号とは反転位相のキャリア信号が供給される第２検出用固定電極とを備え、
    前記アナログフィルタには、前記第１検出用可動電極からのセンサ信号と、前記第２検出用可動電極からのセンサ信号が供給される、センサ。
13. 請求項１に記載のセンサにおいて、
    前記デジタルフィルタの特性は、タップ係数によって設定され、
    前記第３デジタル信号に基づいて、前記タップ係数が変更される、センサ。
14. 請求項１３に記載のセンサにおいて、
    前記デジタルフィルタは、ＦＩＲフィルタである、センサ。
    
    
    

Images