JP2020039180A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2020039180A
JP2020039180A JP2019223577A JP2019223577A JP2020039180A JP 2020039180 A JP2020039180 A JP 2020039180A JP 2019223577 A JP2019223577 A JP 2019223577A JP 2019223577 A JP2019223577 A JP 2019223577A JP 2020039180 A JP2020039180 A JP 2020039180A
Authority
JP
Japan
Prior art keywords
signal
transistor
pixel
unit
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019223577A
Other languages
English (en)
Other versions
JP6909985B2 (ja
Inventor
雅史 村上
Masafumi Murakami
雅史 村上
西村　佳壽子
Kazuko Nishimura
佳壽子 西村
阿部　豊
Yutaka Abe
豊 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018233349A external-priority patent/JP6643656B2/ja
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2019223577A priority Critical patent/JP6909985B2/ja
Publication of JP2020039180A publication Critical patent/JP2020039180A/ja
Application granted granted Critical
Publication of JP6909985B2 publication Critical patent/JP6909985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】高速な非破壊読み出しが可能な固体撮像装置を提供する。【解決手段】固体撮像装置１は、行列状に配置された複数の画素１１０を有する画素アレイ部１０と、画素列ごとに設けられた垂直信号線２１０と、垂直信号線２１０とは異なる基準信号線２９５と、画素１１０から出力された画素信号と基準信号線２９５を介して送られる基準信号とが入力される信号保持部５０と、垂直信号線２１０に接続され、画素１１０から信号保持部５０への画素信号の入力及び遮断を切り替える第１スイッチ部８０Ａと、基準信号線２９５に接続され、信号保持部５０への基準信号の入力及び遮断を切り替える第２スイッチ部８０Ｂとを備える。【選択図】図１２

Description

本発明は、固体撮像装置に関し、特に非破壊読み出しが可能な固体撮像装置に関する。
画素セルが行列状に配置された画素アレイ部を有する固体撮像装置では、相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）という信号処理が行われる。具体的には、画素列に対応して配置された垂直信号線における任意の異なる二つのタイミングにおける電位差、つまりリセット動作時のリセット電位と画素信号出力時の電位との差に対応したＣＤＳ画素信号が出力信号として生成される。このＣＤＳ処理において、画素セルで生成された画素信号がリセット動作により破壊されない、いわゆる非破壊動作が必要とされる場合がある。
特許文献１には、２次元画素アレイと、画素列ごとに配置され雑音抑圧回路の出力を保持する保持手段と、当該保持手段から水平ブランキング期間中に複数回読み出された信号を積分する積分手段とを備えた非破壊読み出し型の固体撮像装置が開示されている。
特許第４１１６７１０号公報
しかしながら、特許文献１に開示された固体撮像装置では、積分回路部が垂直信号線をリセットするが、垂直信号線は大容量を有するためリセット時の充放電に時間がかかる。さらに、積分回路部はスイッチトキャパシタを有する積分器で構成されており、垂直信号線からの入力電圧が無（暗）信号であっても当該スイッチトキャパシタのスイッチング動作により、当該入力電圧と基準（接地）電圧との差であるオフセット電圧が発生する。このオフセット電圧を有しながらのスイッチング動作により読み出し動作にかかる時間が長くなる。
上記課題に鑑み、本発明は、高速な非破壊読み出しが可能な固体撮像装置を提供することを目的とする。
上記課題を解決するために、本発明に係る固体撮像装置の一態様は、行列状に配置された複数の画素を有する画素アレイ部と、画素列ごとに設けられた垂直信号線と、前記垂直信号線とは異なる基準信号線と、前記複数の画素のそれぞれから出力された画素信号と、前記基準信号線を介して送られる基準信号と、が入力される信号処理部と、前記垂直信号線に接続され、前記複数の画素のそれぞれから前記信号処理部への前記画素信号の入力及び遮断を切り替える第１スイッチ部と、前記基準信号線に接続され、前記信号処理部への前記基準信号の入力及び遮断を切り替える第２スイッチ部と、を備えることを特徴とする。
本発明に係る固体撮像装置によれば、高速な非破壊読み出しが可能となる。
実施の形態１に係る固体撮像装置の全体構成を示すブロック図である。 実施の形態１に係る画素及び基準信号生成部の回路構成の一例を示す図である。 実施の形態１の変形例に係る画素及び基準信号生成部の回路構成の一例を示す図である。 実施の形態１に係る信号保持部及びその周辺部の回路構成の一例を示す図である。 実施の形態１に係る固体撮像装置及び従来の固体撮像装置における画素信号のＣＤＳ処理を説明する動作タイミングチャートである。 実施の形態１の変形例に係る固体撮像装置及び従来の固体撮像装置における画素信号のＣＤＳ処理を説明する動作タイミングチャートである。 実施の形態２に係る固体撮像装置の全体構成を示すブロック図である。 実施の形態２に係る固体撮像装置の回路構成の一例を示す図である。 実施の形態３に係る固体撮像装置の全体構成を示すブロック図である。 実施の形態３に係る固体撮像装置の回路構成の一例を示す図である。 実施の形態３の変形例に係る固体撮像装置の回路構成の一例を示す図である。 実施の形態４に係る画素及び基準信号生成部の回路構成の一例を示す図である。 実施の形態４に係る固体撮像装置及び従来の固体撮像装置における画素信号のＣＤＳ処理を説明する動作タイミングチャートである。 実施の形態５に係る画素及び基準信号生成部の回路構成の一例を示す図である。 実施の形態５に係る固体撮像装置及び従来の固体撮像装置における画素信号のＣＤＳ処理を説明する動作タイミングチャートである。 実施の形態６に係る固体撮像装置の全体構成を示すブロック図である。 実施の形態７に係る固体撮像装置の全体構成を示すブロック図である。
以下では、本開示の固体撮像装置について、図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する趣旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、同じ構成部材については同じ符号を付している。
（実施の形態１）
まず、実施の形態１に係る固体撮像装置の全体構成を説明する。
［１．全体構成］
図１は、実施の形態１に係る固体撮像装置の全体構成を示すブロック図である。同図に示された固体撮像装置１は、画素アレイ部１０と、駆動制御部２０と、垂直走査部３０と、水平走査部４０と、信号保持部５０と、電流源６０と、基準信号生成部７０と、第１スイッチ部８０Ａと、第２スイッチ部８０Ｂとを備える。また、画素アレイ部１０及びその周辺領域には、画素列ごとに垂直信号線２１０が配置され、画素行ごとに走査線２２０が配置されている。
画素アレイ部１０は、複数の画素１００が行列状に配置された撮像部である。
垂直走査部３０は、行単位で画素１００のリセット動作、電荷の蓄積動作、及び読み出し動作を制御する機能を有する。
電流源６０は、垂直信号線２１０に接続され、垂直信号線２１０に対応して配置されている。電流源６０は、画素１００が有する増幅トランジスタとともにソースフォロワ回路を構成し、画素１００に蓄積された電荷に対応した電圧を増幅する機能を有する。
信号保持部５０は、画素１００から出力された画素信号と当該画素１００に対応したリセット信号との差分信号を保持し、後述する水平走査部４０の指示に従い当該差分信号を出力する信号保持部である。
基準信号生成部７０は、画素１００に対応したリセット信号を生成する。
第１スイッチ部８０Ａは、垂直信号線２１０に接続され、垂直信号線２１０に対応して配置されている。第１スイッチ部８０Ａは、画素１００から信号保持部５０への画素信号の入力及び遮断を切り替える。
第２スイッチ部８０Ｂは、基準信号生成部７０に接続され、垂直信号線２１０に対応して配置されている。第２スイッチ部８０Ｂは、基準信号生成部７０から信号保持部５０へのリセット信号の入力及び遮断を切り替える。
水平走査部４０は、信号保持部５０に保持された一行分の上記差分信号を順次選択し、信号保持部５０の出力側に配置された出力回路（図示せず）へ読み出す機能を有する。
駆動制御部２０は、垂直走査部３０、水平走査部４０、信号保持部５０、基準信号生成部７０、第１スイッチ部８０Ａ、及び第２スイッチ部８０Ｂに対して各種制御信号を供給することにより各部を制御する。具体的には、例えば、駆動制御部２０は、まず、第２スイッチ部８０Ｂを導通状態にして信号保持部５０に上記リセット信号を保持させる。次に、駆動制御部２０は、信号保持部５０が上記リセット信号を保持した状態で、第１スイッチ部８０Ａを導通状態にして信号保持部５０に垂直信号線２１０を介して画素信号を入力させる。これにより、信号保持部５０は、画素１００から信号保持部５０へ出力された画素信号と、当該画素１００に対応したリセット信号との差分信号を保持する。
［２．各部構成］
図２は、実施の形態１に係る画素及び基準信号生成部の回路構成の一例を示す図である。同図には、画素１００、基準信号生成部７０、電流源６０、及び各スイッチ部の具体的な回路構成例が示されている。
［２−１．画素］
画素１００は、光電変換素子１０１と、リセットトランジスタ１０２と、増幅トランジスタ１０３と、選択トランジスタ１０４と、電荷蓄積部１０５とを備える。
光電変換素子１０１は、入射光を信号電荷に光電変換する光電変換部である。具体的には、光電変換素子１０１は、上部電極と下部電極と両電極に挟まれた光電変換膜とで構成されており、光電変換膜は、例えば、高い光吸収能を有する有機分子を含む。また、光電変換膜の厚さは、例えば、約５００ｎｍである。また、光電変換膜は、例えば、真空蒸着法を用いて形成される。上記有機分子は波長約４００ｎｍから約７００ｎｍの可視光全域にわたって高い光吸収機能を有する。
なお、本実施の形態に係る画素１００が備える光電変換素子は、上述した有機光電変換膜で構成されていることに限定されず、例えば、無機材料で構成されたフォトダイオードであってもよい。
電荷蓄積部１０５は、光電変換素子１０１に接続され、信号電荷を蓄積する。
増幅トランジスタ１０３は、ゲートが電荷蓄積部１０５に接続され、ドレインに電源電圧ＶＤＤが供給され、電荷蓄積部１０５に蓄積された信号電荷の電荷量に応じた画素信号を出力する。
リセットトランジスタ１０２は、ドレインにリセット電圧ＶＲＳＴが供給され、ソースが電荷蓄積部１０５に接続され、電荷蓄積部１０５の電位をリセットする。
選択トランジスタ１０４は、ドレインが増幅トランジスタ１０３のソースに接続され、ソースが垂直信号線２１０に接続され、増幅トランジスタ１０３から画素信号を出力するタイミングを決定する。
［２−２．基準信号生成部］
基準信号生成部７０は、トランジスタ７２〜７５を備える。
トランジスタ７３は、ドレインに電源電圧ＶＤＤが供給された第１トランジスタである。
トランジスタ７４は、ドレインがトランジスタ７３のソースに接続され、ソースがスイッチ部８０Ｂのスイッチトランジスタ８２に接続された第２トランジスタである。
トランジスタ７２は、ドレインにリセット電圧ＶＲＳＴが供給され、ソースがトランジスタ７３のゲートに接続された第３トランジスタである。
トランジスタ７５は、ドレインがトランジスタ７４のソースに接続され、ソースが接地された電流源トランジスタである。
基準信号生成部７０の上記回路構成は、光電変換素子１０１を除いた画素１００と電流源トランジスタ６１とを合わせた回路構成と同じとなっている。
［２−３．電流源］
電流源トランジスタ６１は、ドレインが垂直信号線２１０に接続され、ソースが接地され、図１に示された電流源６０を構成する。
［２−４．スイッチ部］
スイッチトランジスタ８１は、ドレインが垂直信号線２１０に接続され、ソースが信号保持部５０に接地された第１スイッチ部８０Ａである。
スイッチトランジスタ８２は、ドレインが基準信号線２７１に接続され、ソースが信号保持部５０に接地された第２スイッチ部８０Ｂである。
基準信号生成部７０の上記構成により、ＣＤＳ処理におけるリセット動作時の信号処理として、リセット信号を、画素１００から垂直信号線２１０を介して信号保持部５０へ出力する代わりに、基準信号生成部７０から基準信号線２７１を介して信号保持部５０へ出力する。
これにより、画素列方向に延在し大容量を有する垂直信号線２１０をリセット電圧ＶＲＳＴで充放電する時間をかけずとも、画素１００のリセット信号に対応したリセット信号を短時間で信号保持部５０に保持させることが可能となる。
ここで、トランジスタ７３の電気特性は、増幅トランジスタ１０３の電気特性と実質的に同一であることが好ましい。
また、トランジスタ７４の電気特性は、選択トランジスタ１０４の電気特性と実質的に同一であることが好ましい。
また、トランジスタ７２の電気特性は、リセットトランジスタ１０２の電気特性と実質的に同一であることが好ましい。
また、トランジスタ７５の電気特性は、電流源トランジスタ６１の電気特性と実質的に同一であることが好ましい。
また、基準信号生成部７０は、基準信号線２７１を駆動するために、トランジスタを並列接続する等により、複数のアレイ構成としてもよい。これにより、基準信号生成部７０の出力インピーダンスを下げることができるので、駆動能力を上げ、また、ノイズレベルを下げることが可能となる。
これにより、基準信号生成部７０の回路構成と光電変換素子１０１を除いた画素１００の回路構成とを略同一にすることができる。つまり、基準信号生成部７０の回路構成は、画素１００におけるソースフォロワ回路のレプリカとなっている。よって、基準信号生成部７０から出力されるリセット信号電圧を、リセットトランジスタ１０２をオン状態にして画素１００から出力されるリセット信号電圧と略同一にすることが可能となる。よって、画素１００の電荷蓄積部１０５の電位をリセットすることなく、信号保持部５０にてＣＤＳ処理を実行できるので、高速かつ高精度な非破壊読み出しが可能となる。
なお、基準信号生成部７０によるリセット動作の詳細については、図５及び図６を用いて後述する。
［２−５．基準信号生成部の変形例］
図３は、実施の形態１の変形例に係る画素及び基準信号生成部の回路構成の一例を示す図である。同図に示された画素及び基準信号生成部の回路構成は、図２に示された画素及び基準信号生成部の回路構成と比較して、基準信号生成部の回路構成のみが異なる。以下、図２に示された回路構成と異なる点を中心に説明する。
基準信号生成部７１は、トランジスタ７３〜７５を備え、トランジスタ７３のゲートにリセット電圧ＶＲＳＴを供給するトランジスタ７２を備えない。トランジスタ７３のゲートには、バイアス電圧供給線によりバイアス電圧ＶＢＩＡＳが供給される。
本変形例に係る基準信号生成部７１の構成によれば、基準信号生成部７１の回路構成と光電変換素子１０１を除いた画素１００の回路構成とを略同一にすることができる。よって、基準信号生成部７１から出力されるリセット信号電圧を、画素１００から出力されるリセット信号電圧と略同一にすることが可能となる。よって、画素１００の電荷蓄積部１０５の電位をリセットすることなく、信号保持部５０にてＣＤＳ処理を実行できるので、高速かつ高精度な非破壊読み出しが可能となる。
なお、基準信号生成部７１は、基準信号生成部７０と比較して、トランジスタ７３のゲートに一定電圧が印加されるので、より安定したリセット信号を供給することが可能である。一方、基準信号生成部７０は、リセットトランジスタ１０２に対応したトランジスタ７２を備えるので、リセットトランジスタ１０２がオフ状態である場合、トランジスタ７４のゲートはフローティング状態となりノイズの影響を受け易くなる。しかし、リセットトランジスタ１０２がオフ状態である場合、容量結合によるオフセットを反映したリセット信号を再現できる点で、より高精度なＣＤＳ処理を実現できる。
［２−６．信号保持部］
図４は、実施の形態１に係る信号保持部及びその周辺部の回路構成の一例を示す図である。同図に示された信号保持回路５０Ａは、垂直信号線２１０に対応して配置され、スイッチトランジスタ８１を介して垂直信号線２１０に接続され、スイッチトランジスタ８２を介して基準信号線２７１に接続されている。垂直信号線２１０に対応して配置された複数の信号保持回路５０Ａは、信号保持部５０を構成している。
信号保持回路５０Ａは、入力容量５１と、トランジスタ５２〜５４と、信号保持容量５５とを備える。本構成により、信号保持回路５０Ａは、垂直信号線２１０を介して画素１００から出力される画素信号電圧、及び、基準信号線２７１を介して基準信号生成部７０から出力されるリセット信号電圧を信号保持容量５５に保持する。そして、水平走査部４０の制御によりトランジスタ５４をオン状態とすることで、上記画素信号電圧と上記リセット信号電圧との差分電圧であるＣＤＳ画素信号を水平信号線２５４へ順次水平方向に転送し、出力回路（図示せず）に出力する。
なお、信号保持回路５０ＡによるＣＤＳ動作の詳細については、図５を用いて後述する。
［２−７．ＣＤＳ読み出し動作］
図５は、実施の形態１に係る固体撮像装置及び従来の固体撮像装置における画素信号のＣＤＳ処理を説明する動作タイミングチャートである。同図には、上から順に、選択トランジスタ１０４の導通状態を制御する選択信号ＳＥＬ、スイッチトランジスタ８１の導通状態を制御する制御信号Ｓ１、スイッチトランジスタ８２の導通状態を制御する制御信号Ｎ１、信号保持回路５０Ａの入力端子ＯＵＴ１、トランジスタ５４の導通状態を制御する制御信号ＨＳＥＬ、トランジスタ５３の導通状態を制御する制御信号ＮＣＳＨ、トランジスタ５２の導通状態を制御する制御信号ＮＣＣＬ、トランジスタ５３、５４及び信号保持容量５５の接続端子ＯＵＴ２、従来方式における選択信号ＳＥＬ、従来方式における選択信号ＲＳＴ、及び従来方式における入力端子ＯＵＴ１、の電圧レベルが表されている。
［２−７−１．従来のＣＤＳ読み出し動作］
まず、従来方式の読み出し動作（破壊読み出し動作）について説明する。
時刻Ｔ１において、垂直走査部は選択信号ＳＥＬをハイレベルにして選択トランジスタ１０４をオン状態にする。また同時に、制御信号ＮＣＳＨ及びＮＣＣＬをハイレベルにしてトランジスタ５３及び５２をオン状態にする。これにより、入力端子ＯＵＴ１の電位が画素信号電圧へと収束すると同時に、接続端子ＯＵＴ２の電位は参照電圧ＶＲＥＦにクランプされる（収束する）。
次に、時刻Ｔ２において、制御信号ＮＣＣＬをローレベルにしてトランジスタ５２をオフ状態にする。これにより、入力容量５１に画素信号電圧が保持される。
次に、時刻Ｔ３において、垂直走査部は制御信号ＲＳＴをハイレベルにしてリセットトランジスタ１０２をオン状態にする。これにより、電荷蓄積部１０５の電位がリセット電圧ＶＲＳＴでリセットされる。
次に、時刻Ｔ５において、垂直走査部は制御信号ＲＳＴをローレベルにしてリセットトランジスタ１０２をオフ状態にする。これにより、電荷蓄積部１０５のリセット電圧ＶＲＳＴが、垂直信号線２１０を介して入力端子ＯＵＴ１に伝達され、接続端子ＯＵＴ２の電位は、画素信号電圧とリセット信号電圧との差分電圧へと収束する。ここで、従来方式の読み出し動作の場合、電荷蓄積部１０５がリセット電圧ＶＲＳＴとなった時点から入力端子ＯＵＴ１の電位がリセット電圧ＶＲＳＴに収束するまでの期間はＰ２である。この期間Ｐ２は、リセット電圧ＶＲＳＴを伝達する垂直信号線２１０の時定数に依存する。
次に、時刻Ｔ６において、制御信号ＮＣＳＨをローレベルにしてトランジスタ５３をオフ状態にする。これにより、信号保持容量５５に上記差分電圧であるＣＤＳ画素信号が保持される。
次に、時刻Ｔ８において、水平走査部は、制御信号ＨＳＥＬをハイレベルにしてトランジスタ５４をオン状態にする。これにより、上記差分電圧であるＣＤＳ画素信号が水平信号線２５４へ読み出される。
［２−７−２．ＣＤＳ非破壊読み出し動作］
ここで、本実施の形態に係る読み出し動作（非破壊読み出し動作）について説明する。
時刻Ｔ１において、垂直走査部３０は、選択信号ＳＥＬをハイレベルにして選択トランジスタ１０４をオン状態にする。また同時に、制御信号Ｓ１、ＮＣＳＨ及びＮＣＣＬをハイレベルにしてスイッチトランジスタ８１、トランジスタ５３及び５２をオン状態にする。これにより、入力端子ＯＵＴ１の電位が画素信号電圧へと収束すると同時に、接続端子ＯＵＴ２の電位は参照電圧ＶＲＥＦにクランプされる（収束する）。
次に、時刻Ｔ２において、制御信号ＮＣＣＬをローレベルにしてトランジスタ５２をオフ状態にする。これにより、接続端子ＯＵＴ２の電位は参照電圧ＶＲＥＦから画素信号電圧へと収束する。
次に、時刻Ｔ３において、制御信号Ｓ１をローレベルにしてスイッチトランジスタ８１をオフ状態にする。
次に、時刻Ｔ４において、制御信号Ｎ１をハイレベルにしてスイッチトランジスタ８２をオン状態にする。これにより、基準信号生成部７０から出力されるリセット電圧ＶＲＳＴが、基準信号線２７１を介して入力端子ＯＵＴ１に伝達される。ここで、本実施の形態に係る読み出し動作の場合、スイッチトランジスタ８２がオン状態となった時点から入力端子ＯＵＴ１の電位がリセット電圧ＶＲＳＴに収束するまでの期間はＰ１である。この期間Ｐ１は、リセット電圧ＶＲＳＴを伝達する基準信号線２７１の時定数に依存する。
次に、時刻Ｔ６において、制御信号ＮＣＳＨをローレベルにしてトランジスタ５３をオフ状態にする。これにより、接続端子ＯＵＴ２の電位は、画素信号電圧とリセット信号電圧との差分電圧へと収束する。
次に、時刻Ｔ８において、水平走査部は、制御信号ＨＳＥＬをハイレベルにしてトランジスタ５４をオン状態にする。これにより、上記差分電圧であるＣＤＳ画素信号が水平信号線２５４へ読み出される。
上述したＣＤＳ読み出し動作において、入力端子ＯＵＴ１の電位がリセット信号電圧レベルに収束するまでの期間が、ＣＤＳ読み出し速度を決定する。従来のＣＤＳ読み出し動作では、期間Ｐ２は垂直信号線２１０の時定数に依存し、本実施の形態に係る読み出し動作では、期間Ｐ１は、基準信号線２７１の時定数に依存する。垂直信号線２１０は、画素列方向に沿って画素領域にわたり延在する配線であり、また画素列数だけ配置されているため、配線厚みや幅は制限される。これに対して、基準信号線２７１は、少なくとも一本以上配置されていればよく、また、基準信号生成部７０の配置レイアウトも自由度がある。例えば、基準信号生成部７０は、基準信号線２７１を駆動するために、トランジスタを並列接続する等により、複数のアレイ構成としてもよい。これにより、基準信号生成部７０出力インピーダンスが下がるので、駆動能力が向上し、ノイズレベルが低下する。よって、基準信号線２７１の時定数を、垂直信号線２１０の時定数よりも十分小さく設定できる。
なお、本実施の形態に係る読み出し動作において、画素１００をリセットしてもよい。
図６は、実施の形態１の変形例に係る固体撮像装置及び従来の固体撮像装置における画素信号のＣＤＳ処理を説明する動作タイミングチャートである。同図に示された動作タイミングチャートは、図５に示された動作タイミングチャートと比較して、リセットトランジスタ１０２の導通状態を制御する制御信号ＲＳＴの動作タイミング、及び、電荷蓄積部１０５の電圧が示されている点が異なる。以下、図５に示された動作タイミングチャートと異なる点のみ説明する。
上記非破壊読み出し動作の後で、画素１００をリセットしたい場合には、制御信号ＮＣＳＨをローレベルとした後に、リセットトランジスタ１０２の制御信号ＲＳＴをハイレベルにしてリセットトランジスタ１０２をオン状態にすればよい。なお、上記制御信号ＲＳＴをハイレベルにするタイミングは、制御信号ＳＥＬをローレベルにした後（図６において、時刻Ｔ７とＴ８との間のタイミング）が望ましい。制御信号ＳＥＬがローレベルとなることにより、画素１００と垂直信号線２１０とが電気的に切断される。これにより、図６に示すように、画素１００の電荷蓄積部１０５を、垂直信号線２１０の負荷の影響を受けずに高速にリセットできる。
なお、本変形例に係る読み出し動作は、非破壊読み出しを継続させる場合には実行されない。
以上より、本実施の形態に係る固体撮像装置１によれば、上記期間Ｐ１を上記期間Ｐ２よりも短くすることができるので、高速な非破壊ＣＤＳ読み出しを実現することが可能となる。
さらに、本実施の形態に係る固体撮像装置１では、信号保持部５０にて画素信号電圧とリセット信号電圧とを切り替えて保持するにあたり、スイッチトキャパシタを有する積分器のような構成を用いず、垂直信号線２１０と基準信号線２７１とを切り替えるスイッチトランジスタという簡略化された構成を用いている。また、画素１００の回路構成と基準信号生成部７０の回路構成とを略同一としている。これにより、例えば、画素信号とリセット信号とを切り替えるスイッチング動作において、オフセット電圧が発生しない。よって、画素信号のダイナミックレンジの制限を伴わない、高速かつ高精度なＣＤＳ非破壊読み出しを実現することが可能となる。
（実施の形態２）
本実施の形態では、基準信号生成部の配置レイアウトにより、読み出し動作の高速性及び読み出し精度を向上させている。
図７は、実施の形態２に係る固体撮像装置の全体構成を示すブロック図である。同図に示された固体撮像装置２は、画素アレイ部１０と、駆動制御部２０と、垂直走査部３０と、水平走査部４０と、信号保持部５０と、電流源６０と、基準信号生成部１７０と、第１スイッチ部８０Ａと、第２スイッチ部８０Ｂとを備える。また、画素アレイ部１０及びその周辺領域には、画素列ごとに垂直信号線２１０が配置され、画素行ごとに走査線２２０が配置されている。
固体撮像装置２は、実施の形態１に係る固体撮像装置１と比較して、基準信号生成部１７０の配置及び構成が異なる。以下、実施の形態１に係る固体撮像装置１と同じ点は説明を省略し、異なる点を中心に説明する。
基準信号生成部１７０は、画素１００に対応したリセット信号を生成する。
基準信号生成部１７０は、いわゆる、垂直ＯＢ（Ｏｐｔｉｃａｌ Ｂｌａｃｋ）領域に配置されている。なお、電流源６０は、本実施の形態において、垂直ＯＢ領域に配置されていないが、垂直ＯＢ領域に配置されてもよい。垂直ＯＢ領域とは、有効画素領域の列方向である上下いずれか（または両方）に、有効画素領域に隣接して配置された第１周辺領域である。有効画素領域とは、被写体から入射する光を結像させることにより２次元画像の各点に対応する画素信号を出力する複数の画素１００で形成された領域である。
垂直ＯＢ領域は、光を遮る以外は基本的に画素１００と同じ構造及び回路構成を備える複数の遮光画素を、画素１００と同じ平面状に並べ、画素１００と同様の制御と読み出しを行うことで、画素信号の明るさレベルを決めるための黒レベル信号を出力する。
基準信号生成部１７０は、上記複数の遮光画素が配置された垂直ＯＢ領域に配置される。
図８は、実施の形態２に係る固体撮像装置の回路構成の一例を示す図である。同図には、図７に示された固体撮像装置２の全体構成に対応した具体的回路構成が示されている。
垂直ＯＢ領域には、複数の基準信号生成回路１７０Ａが画素列に対応して配置され、当該複数の基準信号生成回路１７０Ａは、基準信号生成部１７０を構成している。基準信号生成回路１７０Ａは、画素列ごとに配置されたスイッチトランジスタ８２に接続されている。基準信号生成回路１７０Ａの回路構成は、実施の形態１に係る基準信号生成部７０の回路構成と同じであり、トランジスタ７４のソース端子が、スイッチトランジスタ８２のドレイン端子に接続されている。なお、基準信号生成回路１７０Ａの回路構成は、実施の形態１の変形例に係る基準信号生成部７１の回路構成と同じであってもよい。
また、信号保持部５０は、画素列ごとに配置された複数の信号保持回路５０Ａを備える。信号保持回路５０Ａは、画素列ごとに配置されたスイッチトランジスタ８１及び８２の接続点と接続されている。
上記構成のように、基準信号生成部１７０を有効画素領域に隣接する垂直ＯＢ領域に配置することにより、基準信号生成回路１７０Ａの構造を画素１００の構造と酷似させることが可能となる。これにより、基準信号生成回路１７０Ａから出力されるリセット信号を、画素１００から出力されるリセット信号に高精度に合わせることが可能となり、より高精度な非破壊ＣＤＳ動作が実現される。
また、基準信号生成回路１７０Ａが画素列ごとに配置されているので、トランジスタ７５と電流源トランジスタ６１とを近接して配置することができるので、列毎に精度よくリセット信号を追従させることができる。また、電流源トランジスタから電流が流れることにより発生するグランド電圧の変動が、画素列の位置（例えば、行（水平）方向で、画素の中央と画素端）に依存しないので、列毎に精度よくリセット信号を追従させることができる。これにより、基準信号生成部１７０から出力されるリセット信号が、画素１００に依存しない要因により変動することを抑制できるので、高精度なリセット信号を信号保持部５０に供給することが可能となる。
なお、基準信号生成回路１７０Ａが画素列ごとに配置されていることにより、画素列ごとに基準信号生成回路１７０Ａの電流源トランジスタから電流が流れて電力が上昇することが想定される。この対策として、例えば、リセット信号を出力するなどの必要な場合のみ電流源トランジスタから電流を流す回路構成を付加することが望ましい。
また、消費電力低減対策として、画素信号の出力時に必要な電流源とリセット信号の出力時に必要な電流源とを共有させてもよい。つまり、図７において、同じ画素列に配置された電流源トランジスタ６１及びトランジスタ７５を、共用の電流源トランジスタとする。具体的には、電流源トランジスタ６１及びトランジスタ７５の代わりに、スイッチトランジスタ８１及び８２の接続点と信号保持回路５０Ａの入力端子とを接続する配線上に共用の電流源トランジスタのドレインを接続する。これにより、画素信号出力時またはリセット信号出力時において排他的に電流源トランジスタから電流が流れるので、消費電力を低減することが可能となる。
また、基準信号生成回路１７０Ａの回路構成が基準信号生成部７０の回路構成と同じである場合、基準信号生成回路１７０Ａは遮光されていることが望ましい。リセットトランジスタとして機能するトランジスタ７２が、入射光により導通状態の変動を受けることを排除するためである。
また、基準信号生成回路１７０Ａからスイッチトランジスタ８２を介して出力されるリセット信号は、画素列間で共通化されてもよい。この場合、１つの基準信号生成回路１７０Ａから複数の画素列にリセット信号を出力するために、基準信号生成回路１７０Ａを構成するトランジスタは並列接続されることが好ましい。上記並列接続によるアレイ構成により、出力インピーダンスを下げることができるので、駆動能力を上げる、及び、ノイズレベルを下げることができる。また、トランジスタ７５と電流源トランジスタ６１とを近接して配置することにより、電流源トランジスタから電流が流れることにより発生するグランド電圧の変動に対する影響を抑制（平均化）することができる。
（実施の形態３）
本実施の形態では、基準信号生成部の配置レイアウトにより、読み出し動作の高速性及び読み出し精度の向上に加え、消費電力の低減を実現させている。
図９は、実施の形態３に係る固体撮像装置の全体構成を示すブロック図である。同図に示された固体撮像装置３は、画素アレイ部１０と、駆動制御部２０と、垂直走査部３０と、水平走査部４０と、信号保持部５０と、電流源６０と、基準信号生成部２７０と、第１スイッチ部８０Ａと、第２スイッチ部８０Ｂとを備える。また、画素アレイ部１０及びその周辺領域には、画素列ごとに垂直信号線２１０が配置され、画素行ごとに走査線２２０が配置されている。
固体撮像装置３は、実施の形態１に係る固体撮像装置１と比較して、基準信号生成部２７０の配置及び構成が異なる。以下、実施の形態１に係る固体撮像装置１と同じ点は説明を省略し、異なる点を中心に説明する。
基準信号生成部２７０は、画素１００に対応したリセット信号を生成する。
基準信号生成部２７０は、垂直ＯＢ領域及び水平ＯＢ領域の双方に隣接する第３周辺領域に配置されている。垂直ＯＢ領域とは、有効画素領域の列方向である上下いずれか（または両方）に、有効画素領域に隣接して配置された第１周辺領域である。また、水平ＯＢ領域とは、有効画素領域の行方向である左右いずれか（または両方）に、有効画素領域に隣接して配置された第２周辺領域である。有効画素領域とは、被写体から入射する光を結像させることにより２次元画像の各点に対応する画素信号を出力する複数の画素１００で形成された領域である。
垂直ＯＢ領域及び水平ＯＢ領域は、光を遮る以外は基本的に画素１００と同じ構造及び回路構成を備える複数の遮光画素を、画素１００と同じ平面状に並べ、画素１００と同様の制御と読み出しを行うことで、画素信号の明るさレベルを決めるための黒レベル信号を出力する。
電流源６０は、画素列に対応して配置され、第１スイッチ部８０Ａ及び第２スイッチ部８０Ｂの接続点と信号保持部５０との間に配置されている。
図１０は、実施の形態３に係る固体撮像装置の回路構成の一例を示す図である。同図には、図９に示された固体撮像装置３の全体構成に対応した具体的回路構成が示されている。
垂直ＯＢ領域及び水平ＯＢ領域の双方に隣接する第３周辺領域には、基準信号生成部２７０が配置されている。基準信号生成部２７０は、トランジスタ７２〜７４を備え、トランジスタ７４のソース端子が基準信号線２７１を介して、画素列ごとに配置されたスイッチトランジスタ８２に接続されている。基準信号生成部２７０は、実施の形態１に係る基準信号生成部７０と比較して、トランジスタ７５を備えない点のみが異なる。
電流源トランジスタ６２は、ドレイン端子が垂直信号線２１０に接続されている。これにより、電流源トランジスタ６２は、スイッチトランジスタ８１が導通状態の場合には、画素１００の画素信号を出力する際の電流源として機能し、スイッチトランジスタ８２が導通状態の場合には、基準信号生成部２７０のリセット信号を出力する際の電流源として機能する。
第３周辺領域は、垂直ＯＢ領域及び水平ＯＢ領域と比べて面積が小さいため、実施の形態２に係る基準信号生成部１７０のように、画素列ごとに基準信号生成回路１７０Ａを配置させることは困難である。この観点から、電流源トランジスタ６２が、基準信号生成部２７０の電流源と画素１００の電流源とを兼用することにより、基準信号生成部２７０内の電流源トランジスタが削減できるので、領域面積が狭い第３周辺領域に基準信号生成部を配置することが容易となる。
なお、図１０に示された基準信号生成部２７０では、１組のトランジスタ７２〜７４が配置されているが、第３周辺領域の面積に応じて、また、画素列数に応じてトランジスタ７２〜７４で構成される基準信号生成回路を複数配置してもよい。これにより、各画素列に供給されるリセット信号に対して基準信号生成部２７０の負荷が低減され、安定したリセット信号を出力することが可能となる。
なお、基準信号生成部２７０の回路構成は、実施の形態１の変形例に係る基準信号生成部７１の回路構成と同じであってもよい。
上記構成のように、基準信号生成部２７０を水平ＯＢ領域及び垂直ＯＢ領域に隣接する第３周辺領域に配置することにより、基準信号生成部２７０の構造を画素１００の構造と酷似させることが可能となる。これにより、基準信号生成部２７０から出力されるリセット信号を、画素１００から出力されるリセット信号に高精度に合わせることが可能となり、より高精度な非破壊ＣＤＳ動作が実現される。
［変形例］
なお、第３周辺領域の面積の制約により、基準信号生成回路の配置数には制限がある。よって、大面積及び多画素化に伴い、基準信号生成部の負荷変動が大きくなるとともに基準信号線２７１の電位変動が大きくなることが想定される。本変形例に係る固体撮像装置は、実施の形態３に係る固体撮像装置３に対して、基準信号線２７１の電位変動を抑制する構成が付加されている。
図１１は、実施の形態３の変形例に係る固体撮像装置の回路構成の一例を示す図である。同図に示された固体撮像装置３Ａは、実施の形態３に係る固体撮像装置３と比較して、基準信号生成部及び電流源の構成が異なる。以下、実施の形態３に係る固体撮像装置３と同じ点は説明を省略し、異なる点を中心に説明する。
基準信号生成部２７０Ａは、トランジスタ７２〜７５と、バッファアンプ９１とを備える。トランジスタ７２〜７５の接続構成は、基準信号生成部７０におけるトランジスタ７２〜７５の接続構成と同じである。バッファアンプは、負入力端子と出力端子とが短絡されたボルテージフォロワ型のバッファ回路を構成している。
電流源トランジスタ６１は、画素列ごとに配置され、垂直信号線２１０に接続されている。
これにより、バッファアンプ９１の入力側のリセット信号電圧は、負荷変動があっても、出力側である基準信号線２７１へ安定して伝達される。よって、基準信号生成部２７０Ａを構成する基準信号生成回路が少数であっても、リセット信号を駆動する能力が高まるので、負荷変動に影響されない高精度なリセット信号を信号保持部５０に供給することが可能となる。
本変形例では、リセット信号の駆動能力を高める回路構成として、負入力端子と出力端子とが短絡されたボルテージフォロワ型のバッファ回路を挙げたが、リセット信号の駆動能力を高める回路構成は、これに限定されない。回路の出力インピーダンスを下げ、当該回路の入力電圧に、出力電圧が追従する構成であればどのような回路構成であってもよい。
（実施の形態４）
実施の形態１〜３では、画素１００から垂直信号線２１０を介して信号保持部５０へ出力されるリセット信号の代わりに、基準信号生成部で生成されたリセット信号を信号保持部５０へ出力することにより非破壊ＣＤＳ読み出しを実現する。これに対して、本実施の形態では、垂直信号線を基準電圧でリセットした上で、画素信号を、当該垂直信号線を介して信号保持部５０へ出力する。これにより、非破壊ＣＤＳ読み出しを実現する。
図１２は、実施の形態４に係る画素及び基準信号生成部の回路構成の一例を示す図である。同図には、画素１１０、電流源トランジスタ６１、基準信号生成部３７０、スイッチトランジスタ８１及び８２、垂直走査部３０、ならびに信号保持部５０が示されている。なお、本実施の形態に係る固体撮像装置は、図１２に示された構成要素を備えるのに加えて、実施の形態１〜３と同様に駆動制御部２０及び水平走査部４０を備える。
画素１１０の回路構成は、画素１００と比較して、リセットトランジスタ１０２のドレインがリセット電源に接続されず、基準信号生成部３７０に接続されている点のみが異なる。
基準信号生成部３７０は、実施の形態１に係る基準信号生成部７０の各構成要素に加え、反転増幅器９５を備える。反転増幅器９５は、第２入力端子である正入力端子がリセット電圧Ｖ１を供給する基準信号線２９５に接続され、第１入力端子である負入力端子が垂直信号線２１０に接続され、出力端子はリセットトランジスタ１０２のドレイン端子に接続されてたバッファアンプである。
スイッチトランジスタ８１は、ドレインが垂直信号線２１０に接続され、ソースが信号保持部５０に接続され、ゲートが制御信号Ｓ１を供給する制御線に接続された第１スイッチ部である。
スイッチトランジスタ８２は、ドレインが基準信号線２９５に接続され、ソースが信号保持部５０に接続され、ゲートが制御信号Ｎ１を供給する制御線に接続された第２スイッチ部である。
ここで、上記構成におけるＣＤＳ非破壊読み出し動作について説明する。
図１３は、実施の形態４に係る固体撮像装置及び従来の固体撮像装置における画素信号のＣＤＳ処理を説明する動作タイミングチャートである。以下、図１３を参照して、本実施の形態に係るＣＤＳ非破壊読み出し動作を説明する。
まず、時刻Ｔ１において、垂直走査部３０は、選択信号ＳＥＬをハイレベルにして選択トランジスタ１０４をオン状態にする。また同時に、制御信号Ｓ１、信号保持部５０に供給される制御信号ＮＣＳＨ及びＮＣＣＬ（図４に図示）をハイレベルにしてスイッチトランジスタ８１、信号保持部５０のトランジスタ５３及び５２（図４に図示）をオン状態にする。これにより、入力端子ＯＵＴ１の電位が画素信号電圧へと収束すると同時に、信号保持部５０の接続端子ＯＵＴ２（図４に図示）の電位は参照電圧ＶＲＥＦ（図４に図示）にクランプされる（収束する）。
次に、時刻Ｔ２において、制御信号ＮＣＣＬをローレベルにしてトランジスタ５２をオフ状態にする。これにより、接続端子ＯＵＴ２の電位は参照電圧ＶＲＥＦから画素信号電圧へと収束する。
次に、時刻Ｔ３において、制御信号Ｓ１をローレベルにしてスイッチトランジスタ８１をオフ状態にする。
次に、時刻Ｔ４において、制御信号Ｎ１をハイレベルにしてスイッチトランジスタ８２をオン状態にする。これにより、基準信号生成部３７０から出力されるリセット電圧Ｖ１が、基準信号線２９５を介して入力端子ＯＵＴ１に伝達される。ここで、本実施の形態に係る読み出し動作の場合、スイッチトランジスタ８２がオン状態となった時点から入力端子ＯＵＴ１の電位がリセット電圧Ｖ１に収束するまでの期間はＰ１である。この期間Ｐ１は、リセット電圧Ｖ１を伝達する基準信号線２９５の時定数に依存する。
これにより、画素１１０の電荷蓄積部１０５の電位をリセットすることなく、信号保持部５０にてＣＤＳ処理を実行できるので、高速かつ高精度な非破壊読み出しが可能となる。
次に、時刻Ｔ６において、制御信号ＮＣＳＨをローレベルにしてトランジスタ５３をオフ状態にする。これにより、接続端子ＯＵＴ２の電位は、画素信号電圧とリセット信号電圧との差分電圧へと収束する。
次に、時刻Ｔ８において、水平走査部は、制御信号ＨＳＥＬをハイレベルにしてトランジスタ５４をオン状態にする。これにより、上記差分電圧であるＣＤＳ画素信号が水平信号線２５４へ読み出される。
ここで、画素１１０をリセットする際に、垂直信号線２１０を基準信号生成部３７０のリセット信号Ｖ１に設定する動作について説明する。時刻Ｔ７以降の時刻Ｔ７’において、リセット信号ＲＳＴをハイレベルにしてリセットトランジスタ１０２をオン状態にする。このとき、反転増幅器９５の作用により、垂直信号線２１０に接続される負入力端子の電圧は、基準信号線２９５に接続される正入力端子のリセット電圧Ｖ１と同じ電圧になるよう収束する。
これにより、画素１１０をリセットする際に、垂直信号線２１０を基準信号生成部３７０のリセット信号Ｖ１に設定することができる。本実施の形態の特徴及び効果として、反転増幅器９５の作用により、画素部のトランジスタのばらつきや、電流源のばらつきに依存することなく、垂直信号線２１０に接続される負入力端子の電圧は、基準信号線２９５に接続される正入力端子のリセット電圧Ｖ１と同じ電圧になるよう精度よく収束させることができる。つまり、垂直信号線からの入力電圧が無（暗）信号の場合に、基準電圧Ｖ１との差は発生しないため、ダイナミックレンジを損なうことなく、高速な非破壊読み出しが可能な固体撮像装置を提供することができる。
また、画素１１０をリセットする際に、画素のリセットにはＰ２に相当する期間が必要となるが、例えば水平転送期間と同一期間に動作させることで、高速性（フレームレート）を損なうことなく、駆動させることができる。
（実施の形態５）
実施の形態１〜３では、画素１００から垂直信号線２１０を介して信号保持部５０へ出力されるリセット信号の代わりに、基準信号生成部で生成されたリセット信号を信号保持部５０へ出力することにより、非破壊ＣＤＳ読み出しを実現する。これに対して、本実施の形態では、垂直信号線を基準電圧でリセットした上で、画素信号を、当該垂直信号線を介して信号保持部５０へ出力する。これにより、非破壊ＣＤＳ読み出しを実現する。
図１４は、実施の形態５に係る画素及び基準信号生成部の回路構成の一例を示す図である。同図には、画素１１０、電流源トランジスタ６１、基準信号生成部４７０、スイッチトランジスタ８１及び８２、垂直走査部３０、ならびに信号保持部５０が示されている。なお、本実施の形態に係る固体撮像装置は、図１４に示された構成要素を備えるのに加えて、実施の形態１〜３と同様に駆動制御部２０及び水平走査部４０を備える。
画素１１０の回路構成は、画素１００と比較して、リセットトランジスタ１０２のドレインがリセット電源に接続されず、スイッチトランジスタ８１を介して基準信号生成部４７０に接続されている点のみが異なる。
基準信号生成部４７０は、実施の形態１に係る基準信号生成部７０の各構成要素に加え、反転増幅器９６を備える。反転増幅器９６は、第２入力端子である正入力端子がリセット電圧Ｖ１を供給する基準信号線２９６に接続され、第１入力端子である負入力端子がスイッチトランジスタ８２を介して垂直信号線２１０に接続され、出力端子がスイッチトランジスタ８１を介してリセットトランジスタ１０２のドレインに接続されたバッファアンプである。さらに、反転増幅器９６の負入力端子と出力端子とは、スイッチトランジスタ８３を介して接続されている。
スイッチトランジスタ８１は、ドレインがリセットトランジスタ１０２のドレインに接続され、ソースが反転増幅器９６の負入力端子に接続され、ゲートが制御信号Ｓ１を供給する制御線に接続された第４スイッチトランジスタである。
スイッチトランジスタ８２は、ドレインが垂直信号線２１０に接続され、ソースが反転増幅器９６の負入力端子及びスイッチトランジスタ８３の一端に接続され、ゲートが制御信号Ｓ１を供給する制御線に接続された第５スイッチトランジスタである。
スイッチトランジスタ８１及び８２は、第１スイッチ部を構成する。
スイッチトランジスタ８３は、ソース及びドレインの一端が反転増幅器９６の負入力端子及びスイッチトランジスタ８２のソースに接続され、ソース及びドレインの他端が反転増幅器９６の出力端子及びスイッチトランジスタ８１のソースに接続された第２スイッチ部である。
ここで、上記構成におけるＣＤＳ非破壊読み出し動作について説明する。
図１５は、実施の形態５に係る固体撮像装置及び従来の固体撮像装置における画素信号のＣＤＳ処理を説明する動作タイミングチャートである。以下、図１５を参照して、本実施の形態に係るＣＤＳ非破壊読み出し動作を説明する。
まず、時刻Ｔ１において、垂直走査部３０は、選択信号ＳＥＬをハイレベルにして選択トランジスタ１０４をオン状態にする。また同時に、制御信号Ｓ１、信号保持部５０に供給される制御信号ＮＣＳＨ及びＮＣＣＬ（図４に図示）をハイレベルにしてスイッチトランジスタ８１、スイッチトランジスタ８２、トランジスタ５３及び５２（図４に図示）をオン状態にする。これにより、入力端子ＯＵＴ１の電位が画素信号電圧へと収束すると同時に、信号保持部５０の接続端子ＯＵＴ２（図４に図示）の電位は参照電圧ＶＲＥＦ（図４に図示）にクランプされる（収束する）。
次に、時刻Ｔ２において、制御信号ＮＣＣＬをローレベルにしてトランジスタ５２をオフ状態にする。これにより、接続端子ＯＵＴ２の電位は参照電圧ＶＲＥＦから画素信号電圧へと収束する。
次に、時刻Ｔ３において、制御信号Ｓ１をローレベルにしてスイッチトランジスタ８１及びスイッチトランジスタ８２をオフ状態にする。
次に、時刻Ｔ４において、制御信号Ｎ１をハイレベルにしてスイッチトランジスタ８３をオン状態にする。これにより、反転増幅器９６の負入力端子と出力端子が接続され、反転増幅器９６はボルテージフォロア回路として動作することができる。そのため、基準信号生成部４７０から出力されるリセット電圧Ｖ１が、基準信号線２９６を介して反転増幅器９６の正入力端子に伝達され、反転増幅器９６を介して、リセット電圧Ｖ１が入力端子ＯＵＴ１に伝達される。ここで、本実施の形態に係る読み出し動作の場合、スイッチトランジスタ８２がオン状態となった時点から入力端子ＯＵＴ１の電位がリセット電圧Ｖ１に収束するまでの期間はＰ１である。この期間Ｐ１は、リセット電圧Ｖ１を伝達する基準信号線２９５の時定数に依存する。
これにより、画素１１０の電荷蓄積部１０５の電位をリセットすることなく、信号保持部５０にてＣＤＳ処理を実行できるので、高速かつ高精度な非破壊読み出しが可能となる。
次に、時刻Ｔ６において、制御信号ＮＣＳＨをローレベルにしてトランジスタ５３をオフ状態にする。これにより、接続端子ＯＵＴ２の電位は、画素信号電圧とリセット信号電圧との差分電圧へと収束する。
次に、時刻Ｔ８において、水平走査部は、制御信号ＨＳＥＬをハイレベルにしてトランジスタ５４をオン状態にする。これにより、上記差分電圧であるＣＤＳ画素信号が水平信号線２５４へ読み出される。
ここで、画素１１０をリセットする際に、垂直信号線２１０を基準信号生成部４７０のリセット信号Ｖ１に設定する動作について説明する。時刻Ｔ７以降の時刻Ｔ７’において、リセット信号ＲＳＴをハイレベルにしてリセットトランジスタ１０２をオン状態にする。また、制御信号Ｓ１をハイレベルにしてスイッチトランジスタ８１及び８２をオン状態にし、制御信号Ｎ１をローレベルにしてスイッチトランジスタ８３をオフ状態にする。反転増幅器９６の作用により、垂直信号線２１０に接続される負入力端子の電圧は、基準信号線２９６に接続される正入力端子のリセット電圧Ｖ１と同じ電圧になるよう収束する。
これにより、画素１１０をリセットする際に、垂直信号線２１０を基準信号生成部４７０のリセット信号Ｖ１に設定することができる。本実施の形態の特徴及び効果として、反転増幅器９６の作用により、画素１１０のトランジスタのばらつきや、電流源のばらつきに依存することなく、垂直信号線２１０に接続される負入力端子の電圧は、基準信号線２９６に接続される正入力端子のリセット電圧Ｖ１と同じ電圧になるよう精度よく収束させることができる。本実施の形態では、時刻Ｔ５からＴ６の間のリセット時のリセット信号Ｖ１設定時も、時刻Ｔ７’で画素部をリセットする際のリセット信号Ｖ１設定時も、共に反転増幅器９６の負入力端子でリセット信号Ｖ１を設定することができるため、リセット信号Ｖ１のオフセット差をなくすことができる。つまり、垂直信号線からの入力電圧が無（暗）信号の場合に、基準電圧Ｖ１との差は発生しないため、ダイナミックレンジを損なうことなく、高速な非破壊読み出しが可能な固体撮像装置を提供することができる。
また、画素１１０をリセットする際に、画素のリセットにはＰ２に相当する期間が必要となるが、例えば水平転送期間と同一期間に動作させることで、高速性（フレームレート）を損なうことなく、駆動させることができる。
（実施の形態６）
実施の形態１〜５に係る固体撮像装置は、デジタル出力型のイメージセンサに適用することが可能である。
図１６は、実施の形態６に係る固体撮像装置の全体構成を示すブロック図である。同図に記載された固体撮像装置４は、デジタル出力型のイメージセンサであり、画素アレイ部５１０と、垂直走査部５３０と、タイミング制御回路５２０と、ＡＤ変換（アナログ／デジタルコンバータ）回路５４０と、電流源５６０と、基準信号生成部５７０と、第１スイッチ部５８１と、第２スイッチ部５８２と、参照信号生成部５９０と、出力Ｉ／Ｆ５４６とを備える。
画素アレイ部５１０は、実施の形態１に係る画素１００と同様の構成を有する。各画素は、垂直走査部５３０で制御される走査線と、画素信号をＡＤ変換回路５４０に伝達する垂直信号線６１０とに接続される。
タイミング制御回路５２０は、外部端子を介して入力されたマスタークロックＣＬＫ０およびデータＤＡＴＡを受け取り、種々の内部クロックを生成し、垂直走査部５３０、基準信号生成部５７０、参照信号生成部５９０、第１スイッチ部５８１、及び第２スイッチ部５８２を制御する。
参照信号生成部５９０は、ＡＤ変換回路５４０のカラムＡＤ回路５４１にＡＤ変換用の参照電圧ＲＡＭＰを供給する。
ＡＤ変換回路５４０は、画素列に対応して設けられたカラムＡＤ回路５４１を複数有する。カラムＡＤ回路５４１は、参照信号生成部５９０で生成される参照電圧ＲＡＭＰを用いて、画素１００から出力された画素信号及び基準信号生成部５７０から出力されたリセット信号であるアナログの電圧信号をデジタル信号に変換する。
カラムＡＤ回路５４１は、電圧比較部５４２、カウンタ部５４３、スイッチ５４４及びメモリ５４５から構成される。電圧比較部５４２は、画素１００から垂直信号線６１０を経由して得られるアナログの画素信号を参照電圧ＲＡＭＰと比較する。また、電圧比較部５４２は、基準信号生成部５７０から基準信号線５７１を経由して得られるアナログのリセット信号を参照電圧ＲＡＭＰと比較する。メモリ５４５は、電圧比較部５４２が比較処理を完了するまでの時間とカウンタ部５４３を利用してカウントした結果とを保持する。
電圧比較部５４２の一方の入力端子には、他の電圧比較部５４２の入力端子と共通に、参照信号生成部５９０で生成される階段状の参照電圧ＲＡＭＰが入力され、他方の入力端子には、画素１００からの画素信号または基準信号生成部５７０からのリセット信号が入力される。電圧比較部５４２の出力信号はカウンタ部５４３に供給される。
カラムＡＤ回路５４１は、電圧比較部５４２に参照電圧ＲＡＭＰが供給されると同時にクロック信号でのカウント（計数）を開始し、入力されたアナログの電圧信号を参照電圧ＲＡＭＰと比較することによってパルス信号が得られるまでカウントすることでＡＤ変換を行う。
この際、カラムＡＤ回路５４１は、ＡＤ変換とともに、リセット信号レベル（ノイズレベル）と画素信号レベルとの差分をとる処理を行う。これにより、ノイズ信号成分を電圧信号から取り除くことができる。
なお、カラムＡＤ回路５４１は、リセット信号レベルをダウンカウントし、画素信号レベルをアップカウントすることで真の信号レベルのみを取り出す構成であり、このカラムＡＤ回路５４１でデジタル化された信号は、水平信号線５４７を介して出力Ｉ／Ｆ５４６に入力される。
上記構成において、固体撮像装置４は、第１スイッチ部５８１を導通状態にして画素信号をＡＤ変換回路５４０へ出力し、その後、第２スイッチ部５８２を導通状態にして基準信号生成部５７０からのリセット信号をＡＤ変換回路５４０へ出力する。
これにより、画素列方向に延在し大容量を有する垂直信号線６１０をリセット電圧ＶＲＳＴで充放電する時間をかけずとも、画素のリセット信号に対応したリセット信号を短時間でＡＤ変換回路５４０に保持させることが可能となる。
また、基準信号生成部５７０の回路構成と光電変換素子を除いた画素の回路構成とを略同一にすることにより、基準信号生成部５７０から出力されるリセット信号電圧を、リセットトランジスタ１０２をオン状態にして画素から出力されるリセット信号電圧と略同一にすることが可能となる。よって、画素をリセットすることなく、ＡＤ変換回路５４０にてＣＤＳ処理を実行できるので、高速かつ高精度なデジタル出力信号の非破壊読み出しが可能となる。
（実施の形態７）
実施の形態１〜６に係る固体撮像装置では、非破壊ＣＤＳ処理を実行するための構成、つまり、基準信号生成部、電流源、スイッチ部、及び信号保持部は、画素１００が配置される有効画素領域の周辺に配置される。上記構成が付加されることにより、固体撮像装置のチップサイズは大きくなり、また、多画素化に伴う画素間の狭ピッチ化が制約されることになる。
本実施の形態に係る固体撮像装置は、非破壊ＣＤＳ処理を実行するための上記構成を小型化するものである。
図１７は、実施の形態７に係る固体撮像装置の全体構成を示すブロック図である。同図に示された固体撮像装置５は、画素アレイ部１０と、駆動制御部２０と、垂直走査部３０と、水平走査部４０と、信号保持部５０と、電流源６０と、基準信号生成部７０と、第１スイッチ部８０Ａと、第２スイッチ部８０Ｂと、マルチプレクサ１５０とを備える。また、画素アレイ部１０及びその周辺領域には、画素列ごとに垂直信号線２１０が配置され、画素行ごとに走査線２２０が配置されている。
本実施の形態に係る固体撮像装置５は、実施の形態１に係る固体撮像装置１と比較して、マルチプレクサ１５０を備える点が構成として異なる。以下、実施の形態１に係る固体撮像装置１と同じ点は説明を省略し、異なる点を中心に説明する。
マルチプレクサ１５０は、２つの入力端子と１つの出力端子とを有し、隣接する２つの画素列ごとに配置されている。上記２つの入力端子のそれぞれは、隣接する２本の垂直信号線２１０のそれぞれに接続されており、上記出力端子は、上記隣接する２つの画素列ごとに配置された電流源６０及び第１スイッチ部８０Ａに接続されている。
基準信号生成部７０は、上記隣接する２つの画素列ごとに配置された第２スイッチ部８０Ｂに接続されている。
信号保持部５０は、上記隣接する２つの画素列ごとに配置された信号保持回路５０Ａを備える。信号保持回路５０Ａの入力端子は、第１スイッチ部８０Ａ及び第２スイッチ部８０Ｂの接続点に接続されている。
上記構成において、固体撮像装置５は、例えば、以下の動作を行う。
まず、マルチプレクサ１５０に対して、奇数列目の垂直信号線２１０との接続を選択させる。
次に、第１スイッチ部８０Ａを導通させて奇数列の画素１００から画素信号を信号保持回路５０Ａへ出力させる。
次に、第２スイッチ部８０Ｂを導通させて基準信号生成部７０からリセット信号を信号保持回路５０Ａへ出力させる。
次に、信号保持回路５０Ａは、上記画素信号及びリセット信号から奇数画素列のＣＤＳ画素信号を生成し、保持する。
次に、マルチプレクサ１５０に対して、偶数列目の垂直信号線２１０との接続を選択させる。
次に、第１スイッチ部８０Ａを導通させて偶数列の画素１００から画素信号を信号保持回路５０Ａへ出力させる。
次に、第２スイッチ部８０Ｂを導通させて基準信号生成部７０からリセット信号を信号保持回路５０Ａへ出力させる。
次に、信号保持回路５０Ａは、上記画素信号及びリセット信号から偶数画素列のＣＤＳ画素信号を生成し、保持する。
水平走査部により、奇数画素列のＣＤＳ画素信号及び偶数画素列のＣＤＳ画素信号が信号保持部５０から読み出される。
上記構成によれば、非破壊ＣＤＳ読み出し動作を実行するにあたり、電流源６０、第１スイッチ部８０Ａ、第２スイッチ部８０Ｂ、及び信号保持回路５０Ａを画素列ごとに配置する必要がなく、２画素列ごとに配置すればよい。よって、画素アレイ部１０の周辺に配置される回路面積を縮小することが可能となり、固体撮像装置を小型化することが可能となる。
なお、実施の形態２に係る固体撮像装置２のように、基準信号生成回路１７０Ａが画素列ごとに配置されるような構成において、本実施の形態に係るマルチプレクサ１５０を、垂直信号線２１０上に配置することにより、基準信号生成回路１７０Ａの配置数を半減させることができる。この場合においても、画素アレイ部１０の周辺に配置される回路面積を縮小することが可能となり、固体撮像装置を小型化することが可能となる。
また、１つのマルチプレクサ１５０により選択可能な画素列数は２に限られず、信号保持回路５０Ａの信号保持能力に応じて３以上の画素列を接続してもよい。
（効果など）
以上のように、上記実施の形態に係る固体撮像装置は、行列状に配置された複数の画素１００を有する画素アレイ部１０と、画素列ごとに設けられた垂直信号線２１０と、複数の画素１００から出力された画素信号と画素１００に対応したリセット信号との差分信号を出力する信号保持部５０と、垂直信号線２１０に接続され画素１００から信号保持部５０への画素信号の入力及び遮断を切り替える第１スイッチ部８０Ａと、リセット信号を生成する基準信号生成部７０と、基準信号生成部７０に接続され基準信号生成部７０から信号保持部５０へのリセット信号の入力及び遮断を切り替える第２スイッチ部８０Ｂとを備える。
これにより、画素列方向に延在し大容量を有する垂直信号線２１０をリセット電圧で充放電する時間をかけずとも、画素１００のリセット信号に対応したリセット信号を短時間で信号保持部５０に保持させることができる。よって、高速な非破壊読み出しが可能となる。
また、さらに、第１スイッチ部８０Ａを導通状態かつ第２スイッチ部８０Ｂを非導通状態にして信号保持部５０に画素信号を保持させ、信号保持部５０が画素信号を保持した状態で第１スイッチ部８０Ａを非導通状態かつ第２スイッチ部８０Ｂを導通状態にして信号保持部５０にリセット信号を入力させることにより、信号保持部５０に差分信号を保持させる駆動制御部２０を備えてもよい。
これにより、画素１００の電荷蓄積部１０５の電位をリセットすることなく、信号保持部５０にてＣＤＳ処理を実行でき、高速な非破壊読み出しが可能となる。
また、画素１００は、入射光を信号電荷に光電変換する光電変換素子１０１と、光電変換素子１０１に接続され信号電荷を蓄積する電荷蓄積部１０５と、ゲートが電荷蓄積部１０５に接続されドレインに電源電圧が供給され信号電荷の電荷量に応じた画素信号を出力する増幅トランジスタ１０３と、ドレインにリセット電圧が供給されソースが電荷蓄積部１０５に接続され電荷蓄積部１０５の電位をリセットするリセットトランジスタ１０２と、ドレインが増幅トランジスタ１０３のソースに接続されソースが垂直信号線２１０に接続され増幅トランジスタから画素信号を出力するタイミングを決定する選択トランジスタ１０４とを備え、基準信号生成部７０は、ドレインに電源電圧が供給されたトランジスタ７３と、ドレインがトランジスタ７３のソースに接続されソースが第２スイッチ部８０Ｂに接続されたトランジスタ７４とを備えてもよい。
また、トランジスタ７３は、増幅トランジスタ１０３と実質的に同一の電気特性を有し、トランジスタ７４は、選択トランジスタ１０４と実質的に同一の電気特性を有してもよい。
また、基準信号生成部７０は、さらに、ドレインにリセット電圧が供給され、ソースがトランジスタ７３のゲートに接続されたトランジスタ７２を備えてもよい。
また、トランジスタ７２は、リセットトランジスタ１０２と実質的に同一の電気特性を有してもよい。
これらによれば、基準信号生成部７０の回路構成と光電変換素子１０１を除いた画素１００の回路構成とを略同一にすることができる。つまり、基準信号生成部７０の回路構成は、画素１００におけるソースフォロワ回路のレプリカとなっている。よって、基準信号生成部７０から出力されるリセット信号電圧を、リセットトランジスタ１０２をオン状態にして画素１００から出力されるリセット信号電圧と略同一にすることが可能となる。よって、画素１００の電荷蓄積部１０５の電位をリセットすることなく、信号保持部５０にてＣＤＳ処理を実行できるので、高速かつ高精度な非破壊読み出しが可能となる。
また、第１スイッチ部８０Ａの一方の端子は、垂直信号線２１０に接続され、第２スイッチ部８０Ｂの一方の端子は、トランジスタ７４のソースに接続され、さらに、ドレインが第１スイッチ部８０Ａの他方の端子及び第２スイッチ部８０Ｂの他方の端子に接続され、ソースが接地された電流源トランジスタ６２を備えてもよい。
これにより、電流源トランジスタ６２は、第１スイッチ部８０Ａが導通状態の場合には、画素１００の画素信号を出力する際の電流源として機能し、第２スイッチ部８０Ｂが導通状態の場合には、基準信号生成部のリセット信号を出力する際の電流源として機能する。よって、基準信号生成部内の電流源トランジスタが削減できるので、基準信号生成部を省面積化することが容易となる。
また、画素１００は、画素アレイ部１０において、被写体からの入射光を受光することにより画素信号を生成する有効画素領域を形成し、基準信号生成部１７０は、有効画素領域の列方向に隣接する第１周辺領域に配置されている。
これにより、基準信号生成部１７０を有効画素領域に隣接する第１周辺領域に配置することにより、基準信号生成回路１７０Ａの構造を画素１００の構造と酷似させることが可能となる。これにより、基準信号生成回路１７０Ａから出力されるリセット信号を、画素１００から出力されるリセット信号に高精度に合わせることが可能となり、より高精度な非破壊ＣＤＳ動作が実現される。
また、基準信号生成回路１７０Ａを画素列ごとに配置することが可能となるので、基準信号生成部１７０と第２スイッチ部８０Ｂとの距離を短くでき、また、基準信号生成部１７０の電力負荷を複数の基準信号生成回路１７０Ａで分散できる。これにより、基準信号生成部１７０から出力されるリセット信号が、画素１００に依存しない要因により変動することを抑制できるので、高精度なリセット信号を信号保持部５０に供給することが可能となる。
また、基準信号生成部２７０は、有効画素領域の列方向に隣接する第１周辺領域と、有効画素領域の行方向に隣接する第２周辺領域との双方に隣接する第３周辺領域に配置されてもよい。
これにより、基準信号生成部２７０の構造を画素１００の構造と酷似させることが可能となる。これにより、基準信号生成部２７０から出力されるリセット信号を、画素１００から出力されるリセット信号に高精度に合わせることが可能となり、より高精度な非破壊ＣＤＳ動作が実現される。
また、基準信号生成部２７０Ａは、リセット信号の出力端子と第２スイッチ部８０Ｂとの間に、バッファアンプ９１が挿入されてもよい。
これにより、バッファアンプ９１の入力側のリセット信号電圧は、負荷変動があっても、出力側である基準信号線２７１へ安定して伝達される。よって、基準信号生成部２７０Ａを構成する基準信号生成回路が少数であっても、リセット信号を駆動する能力が高まるので、負荷変動に影響されない高精度なリセット信号を信号保持部５０に供給することが可能となる。
また、画素１１０は、入射光を信号電荷に光電変換する光電変換素子１０１と、光電変換素子１０１に接続され信号電荷を蓄積する電荷蓄積部１０５と、ゲートが電荷蓄積部１０５に接続されドレインに電源電圧が供給され、信号電荷の電荷量に応じた画素信号を出力する増幅トランジスタ１０３と、ソースが電荷蓄積部１０５に接続され電荷蓄積部１０５の電位をリセットするリセットトランジスタ１０２と、ドレインが増幅トランジスタ１０３のソースに接続されソースが垂直信号線２１０に接続され増幅トランジスタ１０３から画素信号を出力するタイミングを決定する選択トランジスタ１０４とを備え、基準信号生成部３７０は、ドレインに電源電圧が供給されたトランジスタ７３と、ドレインがトランジスタ７３のソースに接続されソースが第２スイッチ部８０Ｂに接続されたトランジスタ７４と、第１入力端子、第２入力端子及び出力端子を有する反転増幅器９５とを備え、第１入力端子は垂直信号線２１０及び第１スイッチ部８０Ａに接続され、第２入力端子は第２スイッチ部８０Ｂと接続されるとともに第２入力端子にはリセット信号であるリセット電圧Ｖ１が入力され、出力端子はリセットトランジスタ１０２のドレインに接続されている。
これにより、画素１１０の電荷蓄積部１０５の電位をリセットすることなく、信号保持部５０にてＣＤＳ処理を実行できるので、高速かつ高精度な非破壊読み出しが可能となる。また、画素１１０をリセットする際に、垂直信号線２１０を基準信号生成部３７０のリセット信号Ｖ１に設定することができる。反転増幅器９５の作用により、画素１１０が有する各トランジスタのばらつきや、電流源のばらつきに依存することなく、垂直信号線２１０に接続される負入力端子の電圧は、基準信号線２９５に接続される正入力端子のリセット電圧Ｖ１と同じ電圧になるよう精度よく収束させることができる。つまり、垂直信号線２１０からの入力電圧が無（暗）信号の場合に、基準電圧Ｖ１との差は発生しないため、ダイナミックレンジを損なうことなく、高速な非破壊読み出しが可能な固体撮像装置を提供することができる。
また、画素１１０は、入射光を信号電荷に光電変換する光電変換素子１０１と、光電変換素子１０１に接続され信号電荷を蓄積する電荷蓄積部１０５と、ゲートが電荷蓄積部１０５に接続されドレインに電源電圧が供給され、信号電荷の電荷量に応じた画素信号を出力する増幅トランジスタ１０３と、ソースが電荷蓄積部１０５に接続され電荷蓄積部１０５の電位をリセットするリセットトランジスタ１０２と、ドレインが増幅トランジスタ１０３のソースに接続されソースが垂直信号線２１０に接続され増幅トランジスタ１０３から画素信号を出力するタイミングを決定する選択トランジスタ１０４とを備え、第１スイッチ部８０Ａは、スイッチトランジスタ８１及びスイッチトランジスタ８２を有し、基準信号生成部４７０は、ドレインに電源電圧が供給されたトランジスタ７３と、ドレインがトランジスタ７３のソースに接続されたトランジスタ７４と、第１入力端子、第２入力端子及び出力端子を有する反転増幅器９６とを備え、スイッチトランジスタ８１のドレインはリセットトランジスタ１０２のドレインに接続され、スイッチトランジスタ８２のドレインは垂直信号線２１０に接続され、第２入力端子はスイッチトランジスタ８２のソース及び第２スイッチ部８０Ｂの一端に接続され、第１入力端子にはリセット信号であるリセット電圧が入力され、出力端子はスイッチトランジスタ８１のソース及び第２スイッチ部８０Ｂの他端に接続されている。
これにより、画素１１０の電荷蓄積部１０５の電位をリセットすることなく、信号保持部５０にてＣＤＳ処理を実行できるので、高速かつ高精度な非破壊読み出しが可能となる。また、画素１１０をリセットする際に、垂直信号線２１０を基準信号生成部４７０のリセット信号Ｖ１に設定することができる。反転増幅器９６の作用により、画素１１０が有する各トランジスタのばらつきや、電流源のばらつきに依存することなく、垂直信号線２１０に接続される負入力端子の電圧は、基準信号線２９６に接続される正入力端子のリセット電圧Ｖ１と同じ電圧になるよう精度よく収束させることができる。また、リセット信号Ｖ１のオフセット差をなくすことができる。つまり、垂直信号線２１０からの入力電圧が無（暗）信号の場合に、基準電圧Ｖ１との差は発生しないため、ダイナミックレンジを損なうことなく、高速な非破壊読み出しが可能な固体撮像装置を提供することができる。
また、さらに、複数の垂直信号線２１０と第１スイッチ部８０Ａとに間に配置され、複数の垂直信号線２１０のうちの一の垂直信号線２１０と第１スイッチ部８０Ａとの接続を選択的に切り替えるマルチプレクサ１５０を備え、第１スイッチ部８０Ａ及び第２スイッチ部８０Ｂは、それぞれ、マルチプレクサ１５０に対応して配置されてもよい。
これにより、非破壊ＣＤＳ読み出し動作を実行するにあたり、電流源６０、第１スイッチ部８０Ａ、第２スイッチ部８０Ｂ、及び信号保持回路５０Ａを画素列ごとに配置する必要がなく、複数の画素列ごとに配置すればよい。よって、画素アレイ部１０の周辺に配置される回路面積を縮小することが可能となり、固体撮像装置を小型化することが可能となる。
（その他の実施の形態）
以上、本開示の固体撮像装置について、実施の形態１〜７に基づいて説明したが、本発明は実施の形態１〜７に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
また、上記実施の形態に係る固体撮像装置は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
また、上記実施形態に係る固体撮像装置の機能のうち少なくとも一部を組み合わせてもよい。
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。
また、上記実施の形態では、選択トランジスタ１０４及びトランジスタ７４を有する例を示したが、増幅トランジスタ１０３及びトランジスタ７３の電源をパルス駆動するなどにより、選択トランジスタ１０４及びトランジスタ７４を有しない画素構成を用いてもよい。
また、上記実施の形態では、ＮｃｈタイプのＭＯＳトランジスタを用いた例を示したが、Ｐｃｈタイプのトランジスタを用いてもよい。
また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、他のトランジスタを用いてもよい。
また、上記実施の形態では、信号保持部５０のリセット動作として、画素信号を保持した後にリセットする動作を例に示したが、信号保持部５０をリセットした後に、画素信号を保持するなど、発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
更に、本発明の主旨を逸脱しない限り、本実施形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
本発明に係る固体撮像装置は、高速な非破壊読み出しが可能であり、デジタルスチルカメラ、ビデオカメラ、車載カメラ、監視カメラ、医療用カメラ等に有用である。
１、２、３、３Ａ、４、５ 固体撮像装置
１０、５１０ 画素アレイ部
２０ 駆動制御部
３０、５３０ 垂直走査部
４０ 水平走査部
５０ 信号保持部
５０Ａ 信号保持回路
５１ 入力容量
５２、５３、５４、７２、７３、７４、７５ トランジスタ
５５ 信号保持容量
６０、５６０ 電流源
６１、６２ 電流源トランジスタ
７０、７１、１７０、２７０、２７０Ａ、３７０、４７０、５７０ 基準信号生成部
８０Ａ、５８１ 第１スイッチ部
８０Ｂ、５８２ 第２スイッチ部
８１、８２、８３ スイッチトランジスタ
９１ バッファアンプ
９５、９６ 反転増幅器
１００、１１０ 画素
１０１ 光電変換素子
１０２ リセットトランジスタ
１０３ 増幅トランジスタ
１０４ 選択トランジスタ
１０５ 電荷蓄積部
１５０ マルチプレクサ
１７０Ａ 基準信号生成回路
２１０、６１０ 垂直信号線
２２０ 走査線
２５４、５４７ 水平信号線
２７１、２９５、２９６、５７１ 基準信号線
５２０ タイミング制御回路
５４０ ＡＤ変換（アナログ／デジタルコンバータ）回路
５４１ カラムＡＤ回路
５４２ 電圧比較部
５４３ カウンタ部
５４４ スイッチ
５４５ メモリ
５４６ 出力Ｉ／Ｆ
５９０ 参照信号生成部

Claims (14)

  1. 行列状に配置された複数の画素を有する画素アレイ部と、
    画素列ごとに設けられた垂直信号線と、
    前記垂直信号線とは異なる基準信号線と、
    前記複数の画素のそれぞれから出力された画素信号と、前記基準信号線を介して送られる基準信号と、が入力される信号処理部と、
    前記垂直信号線に接続され、前記複数の画素のそれぞれから前記信号処理部への前記画素信号の入力及び遮断を切り替える第１スイッチ部と、
    前記基準信号線に接続され、前記信号処理部への前記基準信号の入力及び遮断を切り替える第２スイッチ部と、を備える
    固体撮像装置。
  2. 駆動制御部を備え、
    前記駆動制御部は、前記第１スイッチ部を導通状態かつ前記第２スイッチ部を非導通状態にして前記信号処理部に前記画素信号を保持させ、前記信号処理部が前記画素信号を保持した状態で前記第１スイッチ部を非導通状態かつ前記第２スイッチ部を導通状態にして前記信号処理部に前記基準信号を入力させることにより、前記信号処理部に前記画素信号と前記基準信号との差分信号を保持させる
    請求項１に記載の固体撮像装置。
  3. さらに、
    前記基準信号を生成する基準信号生成部を備え、
    前記複数の画素のそれぞれは、
    入射光を信号電荷に光電変換する光電変換部と、
    前記光電変換部に接続され、前記信号電荷を蓄積する電荷蓄積部と、
    ゲートが前記電荷蓄積部に接続され、ソース及びドレインの一方に電源電圧が供給され、前記信号電荷の電荷量に応じた画素信号を出力する増幅トランジスタと、
    ソース及びドレインの一方にリセット電圧が供給され、ソース及びドレインの他方が前記電荷蓄積部に接続され、前記電荷蓄積部の電位をリセットするリセットトランジスタと、
    ソース及びドレインの一方が前記増幅トランジスタのソース及びドレインの他方に接続され、ソース及びドレインの他方が前記垂直信号線に接続され、前記増幅トランジスタから前記画素信号を出力するタイミングを決定する選択トランジスタと、を備え、
    前記基準信号生成部は、
    ソース及びドレインの一方に前記電源電圧が供給された第１トランジスタと、
    ソース及びドレインの一方が前記第１トランジスタのソース及びドレインの他方に接続され、ソース及びドレインの他方が前記第２スイッチ部に接続された第２トランジスタとを備える
    請求項１または２に記載の固体撮像装置。
  4. 前記第１トランジスタは、前記増幅トランジスタと実質的に同一の電気特性を有し、
    前記第２トランジスタは、前記選択トランジスタと実質的に同一の電気特性を有する
    請求項３に記載の固体撮像装置。
  5. 前記基準信号生成部は、さらに、
    ソース及びドレインの一方に前記リセット電圧が供給され、ソース及びドレインの他方が前記第１トランジスタのゲートに接続された第３トランジスタを備える
    請求項３または４に記載の固体撮像装置。
  6. 前記第３トランジスタは、前記リセットトランジスタと実質的に同一の電気特性を有する
    請求項５に記載の固体撮像装置。
  7. 前記第１スイッチ部の一方の端子は、前記垂直信号線に接続され、
    前記第２スイッチ部の一方の端子は、前記第２トランジスタの前記ソース及びドレインの他方に接続され、
    前記固体撮像装置は、さらに、
    ソース及びドレインの一方が前記第１スイッチ部の他方の端子及び前記第２スイッチ部の他方の端子に接続され、ソース及びドレインの他方が接地された電流源トランジスタを備える
    請求項３〜６のいずれか１項に記載の固体撮像装置。
  8. 前記複数の画素は、前記画素アレイ部において、被写体からの入射光を受光することにより画素信号を生成する有効画素領域を形成し、
    前記基準信号生成部は、前記有効画素領域の列方向に隣接する第１周辺領域に配置されている
    請求項３〜７のいずれか１項に記載の固体撮像装置。
  9. 前記複数の画素は、前記画素アレイ部において、被写体からの入射光を受光することにより画素信号を生成する有効画素領域を形成し、
    前記基準信号生成部は、前記有効画素領域の列方向に隣接する第１周辺領域および前記有効画素領域の行方向に隣接する第２周辺領域の双方に隣接する第３周辺領域に配置されている
    請求項３〜７のいずれか１項に記載の固体撮像装置。
  10. 前記基準信号生成部は、前記基準信号の出力端子と前記第２スイッチ部との間に、バッファ回路が挿入されている
    請求項９に記載の固体撮像装置。
  11. さらに、
    前記基準信号を生成する基準信号生成部を備え、
    前記複数の画素のそれぞれは、
    入射光を信号電荷に光電変換する光電変換部と、
    前記光電変換部に接続され、前記信号電荷を蓄積する電荷蓄積部と、
    ゲートが前記電荷蓄積部に接続され、ソース及びドレインの一方に電源電圧が供給され、前記信号電荷の電荷量に応じた画素信号を出力する増幅トランジスタと、
    ソース及びドレインの一方が前記電荷蓄積部に接続され、前記電荷蓄積部の電位をリセットするリセットトランジスタと、
    ソース及びドレインの一方が前記増幅トランジスタのソース及びドレインの他方に接続され、ソース及びドレインの他方が前記垂直信号線に接続され、前記増幅トランジスタから前記画素信号を出力するタイミングを決定する選択トランジスタと、を備え、
    前記基準信号生成部は、
    ソース及びドレインの一方に前記電源電圧が供給された第１トランジスタと、
    ソース及びドレインの一方が前記第１トランジスタのソース及びドレインの他方に接続され、ソース及びドレインの他方が前記第２スイッチ部に接続された第２トランジスタと、
    第１入力端子、第２入力端子及び出力端子を有するバッファアンプと、を備え、
    前記第１入力端子は前記垂直信号線及び前記第１スイッチ部に接続され、前記第２入力端子は前記第２スイッチ部と接続されるとともに前記第２入力端子には前記基準信号が入力され、前記出力端子は前記リセットトランジスタのソース及びドレインの他方に接続されている
    請求項１に記載の固体撮像装置。
  12. さらに、
    前記基準信号を生成する基準信号生成部を備え、
    前記複数の画素のそれぞれは、
    入射光を信号電荷に光電変換する光電変換部と、
    前記光電変換部に接続され、前記信号電荷を蓄積する電荷蓄積部と、
    ゲートが前記電荷蓄積部に接続され、ソース及びドレインの一方に電源電圧が供給され、前記信号電荷の電荷量に応じた画素信号を出力する増幅トランジスタと、
    ソース及びドレインの一方が前記電荷蓄積部に接続され、前記電荷蓄積部の電位をリセットするリセットトランジスタと、
    ソース及びドレインの一方が前記増幅トランジスタのソース及びドレインの他方に接続され、ソース及びドレインの他方が前記垂直信号線に接続され、前記増幅トランジスタから前記画素信号を出力するタイミングを決定する選択トランジスタと、を備え、
    前記第１スイッチ部は、第４スイッチトランジスタ及び第５スイッチトランジスタを有し、
    前記基準信号生成部は、
    ソース及びドレインの一方に前記電源電圧が供給された第１トランジスタと、
    ソース及びドレインの一方が前記第１トランジスタのソース及びドレインの他方に接続された第２トランジスタと、
    第１入力端子、第２入力端子及び出力端子を有するバッファアンプとを備え、
    前記第４スイッチトランジスタのソース及びドレインの一方は前記リセットトランジスタのソース及びドレインの他方に接続され、
    前記第５スイッチトランジスタのソース及びドレインの一方は前記垂直信号線に接続され、
    前記第１入力端子は前記第５スイッチトランジスタのソース及びドレインの他方及び前記第２スイッチ部の一端に接続され、前記第２入力端子には前記基準信号が入力され、前記出力端子は前記第４スイッチトランジスタのソース及びドレインの他方及び前記第２スイッチ部の他端に接続されている
    請求項１に記載の固体撮像装置。
  13. さらに、
    複数の前記垂直信号線と前記第１スイッチ部とに間に配置され、前記複数の垂直信号線のうちの一の垂直信号線と前記第１スイッチ部との接続を選択的に切り替えるマルチプレクサを備え、
    前記第１スイッチ部及び前記第２スイッチ部は、それぞれ、前記マルチプレクサに対応して配置されている
    請求項１〜１２のいずれか１項に記載の固体撮像装置。
  14. 行列状に配置された複数の画素を有する固体撮像装置の駆動方法であって、
    前記固体撮像装置は、
    画素列ごとに設けられた垂直信号線と、
    前記垂直信号線とは異なる基準信号線と、
    前記複数の画素のそれぞれから出力された画素信号と、前記基準信号線を介して送られる基準信号と、が入力される信号処理部と、
    前記垂直信号線に接続され、前記複数の画素のそれぞれから前記信号処理部への前記画素信号の入力及び遮断を切り替える第１スイッチ部と、
    前記基準信号線に接続され、前記信号処理部への前記基準信号の入力及び遮断を切り替える第２スイッチ部とを備え、
    前記第１スイッチ部を導通状態かつ前記第２スイッチ部を非導通状態にして前記信号処理部に前記画素信号を保持させ、
    前記信号処理部が前記画素信号を保持した状態で前記第１スイッチ部を非導通状態かつ前記第２スイッチ部を導通状態にして前記信号処理部に前記基準信号を入力させることにより、前記信号処理部に前記画素信号と前記基準信号との差分信号を保持させる
    固体撮像装置の駆動方法。
JP2019223577A 2018-12-13 2019-12-11 固体撮像装置 Active JP6909985B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019223577A JP6909985B2 (ja) 2018-12-13 2019-12-11 固体撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018233349A JP6643656B2 (ja) 2018-12-13 2018-12-13 固体撮像装置
JP2019223577A JP6909985B2 (ja) 2018-12-13 2019-12-11 固体撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018233349A Division JP6643656B2 (ja) 2018-12-13 2018-12-13 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2020039180A true JP2020039180A (ja) 2020-03-12
JP6909985B2 JP6909985B2 (ja) 2021-07-28

Family

ID=69738293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019223577A Active JP6909985B2 (ja) 2018-12-13 2019-12-11 固体撮像装置

Country Status (1)

Country Link
JP (1) JP6909985B2 (ja)

Also Published As

Publication number Publication date
JP6909985B2 (ja) 2021-07-28

Similar Documents

Publication Publication Date Title
JP6459025B2 (ja) 固体撮像装置
JP5959829B2 (ja) 固体撮像装置
US6903771B2 (en) Image pickup apparatus
US20100079648A1 (en) Driving method of solid-state imaging apparatus
US9549138B2 (en) Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter
US9030582B2 (en) Solid state image sensor and method for driving the same
KR20070005508A (ko) Ａｄ 변환 장치, 반도체 장치, ｃｍｏｓ 이미지 센서 및촬상 장치
JPWO2009150828A1 (ja) 固体撮像素子
JP2015198315A (ja) 固体撮像装置及び撮像システム
JP2010199989A (ja) 固体撮像素子およびそれを備えた撮像装置
US11658200B2 (en) Imaging device
US10116854B2 (en) Photoelectric conversion apparatus, switching an electric path between a conductive state and a non-conductive state
JP4661212B2 (ja) 物理情報取得方法および物理情報取得装置並びに半導体装置
JP6245856B2 (ja) 光電変換装置、光電変換システム
JP6532224B2 (ja) 撮像装置、撮像システム、及び撮像装置の駆動方法
JP6643656B2 (ja) 固体撮像装置
JP6909985B2 (ja) 固体撮像装置
JP2017188842A (ja) 固体撮像装置及び撮像システム
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
JP2011151461A (ja) 固体撮像素子
JP5001970B2 (ja) 固体撮像装置
JP2001197378A (ja) 固体撮像素子
JP2024054607A (ja) 固体撮像素子
JP2014150327A (ja) 固体撮像装置および撮像装置
CN116057952A (zh) 固体摄像装置、摄像装置以及距离测量装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210406

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210406

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210415

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210617

R151 Written notification of patent or utility model registration

Ref document number: 6909985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151