JP2020031371A - Solid-state imaging element and electronic apparatus - Google Patents
Solid-state imaging element and electronic apparatus Download PDFInfo
- Publication number
- JP2020031371A JP2020031371A JP2018156686A JP2018156686A JP2020031371A JP 2020031371 A JP2020031371 A JP 2020031371A JP 2018156686 A JP2018156686 A JP 2018156686A JP 2018156686 A JP2018156686 A JP 2018156686A JP 2020031371 A JP2020031371 A JP 2020031371A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- signal line
- output
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 89
- 238000012545 processing Methods 0.000 claims description 17
- 239000003086 colorant Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 description 51
- 238000012546 transfer Methods 0.000 description 45
- 239000003990 capacitor Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 28
- 230000000875 corresponding effect Effects 0.000 description 19
- 230000003321 amplification Effects 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 18
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 238000003199 nucleic acid amplification method Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 12
- 230000001276 controlling effect Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004204 blood vessel Anatomy 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 210000004761 scalp Anatomy 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明は、固体撮像素子および電子機器に関する。 The present invention relates to a solid-state imaging device and an electronic device.
CMOS(Complementary Metal Oxide Semiconductor)などを用いた固体撮像素子を備える撮像装置では、高輝度な被写体を撮像した場合、A/D(Analog to Digital)変換部の一斉反転による電源ノイズの影響によって、撮像画像上で左右方向に延びる帯状のラインノイズ、いわゆるストリーキングが発生する。このストリーキングを補正する方法として、水平遮光部の出力信号を用いて検出した各ラインの信号レベルと黒レベルとを用いて、各ラインのストリーキング補正信号を求める技術が知られている(例えば特許文献1参照)。 2. Description of the Related Art In an imaging apparatus including a solid-state imaging device using a CMOS (Complementary Metal Oxide Semiconductor) or the like, when an image of a high-luminance subject is imaged, the image is affected by power supply noise caused by simultaneous inversion of an A / D (Analog to Digital) converter. Band-like line noise extending in the left-right direction on the image, so-called streaking, occurs. As a method of correcting the streaking, there is known a technique of obtaining a streaking correction signal of each line by using a signal level and a black level of each line detected using an output signal of a horizontal light shielding unit (for example, see Patent Document 1). 1).
ところで、CMOS型の固体撮像素子では、赤外光を受光するための画素や像面位相差を検出するための画素などの特殊画素を、水平ライン上に所定の間隔で配置することがある。このように特殊画素が配置された固体撮像素子を用いて高輝度な被写体を撮像した場合、被写体像の位置に関わらず、特殊画素が配置された撮像画像の水平ライン上にストリーキングが発生する。しかしながら、特許文献1の技術では、特殊画素に起因するストリーキングについて何ら考慮されていなかった。
By the way, in a CMOS type solid-state imaging device, special pixels such as a pixel for receiving infrared light and a pixel for detecting an image plane phase difference may be arranged at predetermined intervals on a horizontal line. When a high-luminance subject is imaged using a solid-state imaging device in which special pixels are arranged in this way, streaking occurs on a horizontal line of a captured image in which special pixels are arranged, regardless of the position of the subject image. However, the technique of
本開示は、特殊画素に起因するストリーキングを軽減可能な固体撮像素子および電子機器を提供することを目的とする。 An object of the present disclosure is to provide a solid-state imaging device and an electronic device capable of reducing streaking caused by a special pixel.
上記目的を達成するために、本開示の固体撮像素子は、垂直信号線に接続される第1の画素と、垂直信号線に接続される第2の画素と、垂直信号線に接続され、垂直信号線に現れた画素信号を保持する保持部と、第1の画素および第2の画素に接続され、第1の画素および第2の画素から垂直信号線への画素信号の読み出しを制御する第1の制御信号が入力される第1の信号線と、保持部に接続され、垂直信号線に読み出された画素信号を保持部に保持させる第2の制御信号が入力される第2の信号線と、保持部に接続され、保持部が保持する画素信号の垂直信号線への読み出しを制御する第3の制御信号が入力される第3の信号線と、第1の信号線、第2の信号線および第3の信号線が接続され、第1の制御信号を第1の信号線に出力し、第2の制御信号を第2の信号線に出力し、第3の制御信号を第3の信号線に出力する制御部と、を備える。 In order to achieve the above object, a solid-state imaging device according to an embodiment of the present disclosure includes a first pixel connected to a vertical signal line, a second pixel connected to the vertical signal line, and a vertical pixel connected to the vertical signal line. A holding unit for holding a pixel signal appearing on the signal line, and a holding unit connected to the first pixel and the second pixel for controlling reading of the pixel signal from the first pixel and the second pixel to the vertical signal line; A first signal line to which one control signal is input, and a second signal to which a second control signal which is connected to the holding unit and holds the pixel signal read out to the vertical signal line by the holding unit is input. A third signal line connected to the holding unit, to which a third control signal for controlling reading of a pixel signal held by the holding unit to a vertical signal line is input; a first signal line; a second signal line; And a third signal line are connected, and a first control signal is output to the first signal line. Outputs two control signals to the second signal line, and a control unit for the third control signal and outputs the third signal line, a.
以下、本開示の実施形態について、図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより、重複する説明を省略する。 Hereinafter, embodiments of the present disclosure will be described in detail with reference to the drawings. In the following embodiments, the same portions will be denoted by the same reference numerals, and redundant description will be omitted.
[第1の実施形態]
(第1の実施形態に適用可能な固体撮像素子および電子機器の構成例)
図1は、本開示の第1の実施形態に適用可能な固体撮像素子、および、当該固体撮像素子を用いた電子機器の概略的な構成例を示すブロック図である。図1において、撮像装置1は、画素アレイ部11と、垂直走査部12と、A/D変換部13と、参照信号生成部14と、水平走査部15と、画素信号線16と、垂直信号線17と、出力部18と、制御部19と、を含む。
[First Embodiment]
(Configuration Example of Solid-State Image Sensor and Electronic Apparatus Applicable to First Embodiment)
FIG. 1 is a block diagram illustrating a solid-state imaging device applicable to the first embodiment of the present disclosure and a schematic configuration example of an electronic device using the solid-state imaging device. 1, the
画素アレイ部11は、受光した光に対して光電変換を行う光電変換部を有する画素が水平方向(行方向)および垂直方向(列方向)に2次元マトリクス状に配置されてなる。光電変換部は、フォトダイオードなどを用いて構成される。
The
また、画素アレイ部11には、行毎に画素信号線16(第1の信号線)が接続され、列毎に垂直信号線17が接続される。画素信号線16の画素アレイ部11と接続されない端部は、垂直走査部12に接続される。画素信号線16は、画素から画素信号を読み出す際の駆動パルスなどの制御信号を垂直走査部12から画素アレイ部11へ伝送する。垂直信号線17の画素アレイ部11と接続されない端部は、A/D(Analog to Digital)変換部13に接続される。垂直信号線17は、画素から読み出された画素信号をA/D変換部13へ伝送する。
In the
垂直走査部12は、制御部19の制御のもと、画素アレイ部11の選択された画素行の画素信号線16に駆動パルスを含む各種信号を供給することによって、画素信号等を垂直信号線17へ出力させる。垂直走査部12は、例えばシフトレジスタやアドレスデコーダ等を用いて構成される。
The
A/D変換部13は、垂直信号線17毎に設けられたカラムA/D変換部131と、信号処理部132と、を有する。
The A / D converter 13 includes a column A /
カラムA/D変換部131は、垂直信号線17を介して画素から出力された画素信号に対して、ノイズ低減を行う相関二重サンプリング(CDS:Correlated Double Sampling)処理のためのカウント処理を実行する。カラムA/D変換部131は、コンパレータ131aと、カウンタ部131bと、を有する。
The column A /
コンパレータ131aは、P相(Preset Phase)期間において、垂直信号線17を介して画素から入力された画素信号と、参照信号生成部14から供給されたランプ信号RAMPとを比較し、この比較結果をカウンタ部131bへ出力する。ここで、P相期間とは、CDS処理において画素信号のリセットレベルを検出する期間である。また、ランプ信号RAMPとは、例えば、レベル(電圧値)が一定の傾きで低下する信号、または、レベルが階段状に低下する鋸波状の信号である。コンパレータ131aは、ランプ信号RAMPのレベルが画素信号のレベルより大である場合、High(ハイ)の差信号をカウンタ部131bへ出力する。また、コンパレータ131aは、ランプ信号RAMPのレベルが画素信号のレベルと同一またはそれ以下となった場合、出力を反転させ、Low(ロー)の差信号をカウンタ部131bへ出力する。なお、ランプ信号RAMPのレベルは、コンパレータ131aの出力が反転した後、所定値にリセットされる。
The
カウンタ部131bは、P相期間において、コンパレータ131aから入力された差信号に応じて、ランプ信号RAMPが電圧降下を開始してから画素信号と同一またはそれ以下のレベルとなるまでの時間をダウンカウントし、このカウント結果を信号処理部132へ出力する。また、カウンタ部131bは、D相(Data Phase)期間において、コンパレータ131aから入力された差信号に応じて、ランプ信号RAMPが電圧降下を開始してから画素信号と同一またはそれ以下のレベルとなるまでの時間をアップカウントし、このカウント結果を信号処理部132へ出力する。ここで、D相期間とは、CDS処理において画素信号の信号レベルを検出する検出期間である。
The
信号処理部132は、カウンタ部131bから入力されるP相期間のカウント結果と、D相期間のカウント結果とに基づいてCDS処理およびA/D変換処理を行ってデジタルの画像データを生成し、出力部18へ出力する。
The
参照信号生成部14は、制御部19から入力される制御信号に基づいて、ランプ信号RAMPを生成し、この生成したランプ信号RAMPをA/D変換部13のコンパレータ131aへ出力する。参照信号生成部14は、例えばD/A変換回路等を用いて構成される。
The reference
水平走査部15は、制御部19の制御のもと、各カラムA/D変換部131を所定の順番で選択する選択走査を行うことによって、各カラムA/D変換部131が一時的に保持しているカウント結果を信号処理部132へ順次出力させる。水平走査部15は、例えばシフトレジスタやアドレスデコーダ等を用いて構成される。
Under the control of the
出力部18は、信号処理部132から入力された画像データに対して所定の信号処理を行って撮像装置1の外部へ出力する。
The
制御部19は、垂直走査部12、A/D変換部13、参照信号生成部14および水平走査部15などの駆動制御を行う。制御部19は、例えばタイミングジェネレータ等を用いて構成される。制御部19は、垂直走査部12、A/D変換部13、参照信号生成部14および水平走査部15の動作の基準となる各種の駆動信号を生成する。
The
このように構成された撮像装置1は、カラムA/D変換部131が列毎に配置されたカラムAD方式のCMOS(Complementary Metal Oxide Semiconductor)イメージセンサである。なお、図1においては、A/D変換部13が1つであるが、例えば画素アレイ部11の上下方向に2つのA/D変換部13を設け、画素アレイ部11の奇数列と偶数列とを上下方向に分割して画素信号を出力させてもよい。
The
図2は、第1の実施形態に適用可能な画素アレイ部11の回路構成の一部を示す図である。
FIG. 2 is a diagram illustrating a part of a circuit configuration of the
図2に示すように、画素アレイ部11は、定電流源2と、画素3(以下、「通常画素3」という)と、画素4(以下、「特殊画素4」という)と、を有する。画素アレイ部11は、複数の通常画素3および複数の特殊画素4が所定の配置パターンをなして2次元マトリクス状に並んでおり、特殊画素4が所定の画素行に所定の間隔で配置されている。各通常画素3には、画素信号線16として、第1の転送信号線161、リセット信号線162および行選択信号線163が接続される。また、各特殊画素4には、画素信号線16として、リセット信号線162、行選択信号線163および第2の転送信号線164が接続される。
As shown in FIG. 2, the
定電流源2は、各垂直信号線17に設けられる。また、定電流源2は、Nチャンネル型のMOS(metal-oxide-semiconductor field-effect)トランジスタ(以下、「NMOS」と略称する)などを用いて構成される。定電流源2は、一端側が接地され、他端側が垂直信号線17に接続される。
The constant
通常画素3は、画素アレイ部11上において2次元マトリクス状に配置される。通常画素3は、光電変換部31と、転送スイッチ32と、フローティングディフュージョン33(以下、「FD33」と略称する)と、リセットスイッチ34と、増幅トランジスタ35と、行選択スイッチ36と、を有する。
The
光電変換部31は、受光した光に対して光電変換を行って画像用の信号電荷を生成する。光電変換部31は、例えばPN接合のフォトダイオードを用いて構成される。光電変換部31は、アノード端子が接地されると共に、カソード端子が転送スイッチ32を介してFD33と接続される。なお、第1の実施形態では、光電変換部31が第1の光電変換部として機能する。
The
転送スイッチ32は、一端が光電変換部31に接続され、他端がFD33に接続される。さらに、転送スイッチ32は、第1の転送信号線161が接続される。転送スイッチ32は、第1の転送信号線161を介して転送パルスTRが供給された場合、オン状態(閉状態)となり、光電変換部31で光電変換された信号電荷をFD33へ転送する。
The
FD33は、光電変換部31から転送された信号電荷を一時的に保持すると共に、その電荷量に応じた電圧に変換する。
The
リセットスイッチ34は、一端がFD33に接続され、他端が電源電圧に接続される。さらに、リセットスイッチ34は、リセット信号線162に接続される。リセットスイッチ34は、リセット信号線162を介してリセットパルスRSTが供給された場合、オン状態となり、FD33の電荷を電源電圧へ排出することによって、FD33の電位を所定電位にリセットする。
The
増幅トランジスタ35は、一端が電源電圧に接続され、他端が行選択スイッチ36に接続される。さらに、増幅トランジスタ35のゲート端には、FD33が接続される。増幅トランジスタ35は、垂直信号線17を介して接続されている定電流源2とともにソースフォロアとして機能する。増幅トランジスタ35は、リセットスイッチ34によってリセットされた後のFD33の電位に応じたレベルを示すリセット信号(リセットレベル)を垂直信号線17へ出力する。また、増幅トランジスタ35は、転送スイッチ32によって光電変換部31から信号電荷が転送された後のFD33に保持された信号電荷の電荷量に応じたレベルを示す画像用の画素信号を垂直信号線17へ出力する。
The
行選択スイッチ36は、一端が増幅トランジスタ35に接続され、他端が垂直信号線17に接続される。さらに、行選択スイッチ36は、行選択信号線163に接続される。行選択スイッチ36は、行選択信号線163から行選択信号SELが供給された場合、オン状態となり、増幅トランジスタ35から出力されるリセット信号または画素信号(第1の信号)を垂直信号線17へ出力する。
The
垂直信号線17の一端は、A/D変換部13のコンパレータ131aまたは131a_Sに接続される。図2の例では、特殊画素4が接続される垂直信号線17に接続されるコンパレータ131aを、コンパレータ131a_Sとして示している。
One end of the
このように構成された通常画素3の転送スイッチ32、リセットスイッチ34、増幅トランジスタ35および行選択スイッチ36は、例えばNMOSまたはPチャンネル型のMOSトランジスタ(PMOSと略称する)を用いて構成される。また、通常画素3は、光電変換部31の受光面に積層されるR(赤色)フィルタ、G(緑色)フィルタおよびB(青色)フィルタの何れか1つのカラーフィルタを備える。通常画素3は、画素アレイ部11上において、ベイヤ配列を構成する。
The
以下においては、Gフィルタが受光面に積層された光電変換部31を画素G、Rフィルタが受光面に積層された光電変換部31を画素R、Bフィルタが受光面に積層された光電変換部31を画素Bとして説明する。図3Aは、ベイヤ配列をより具体的に示す図である。図3Aに例示されるように、ベイヤ配列は、それぞれ1つの画素Rおよび画素Bと、2つの画素Gとを含む組により構成される。
Hereinafter, a
特殊画素4は、所定の画素行に所定の間隔で配置される。例えば特殊画素4は、所定の画素行において画素Gと交互に配置される。具体的には、図2に示すように、特殊画素4は、所定の画素行における通常画素3のベイヤ配列の画素Bに相当する位置であって、同じ行の画素Gと隣接する位置に順次配置される。図3Bは、図3Aに示したベイヤ配列の画素Bを特殊画素4(画素S)と置き換えた例を示す図である。図3Bに示す画素Sを含む配列は、それぞれ1つの画素R、画素G、画素Bおよび画素Sを含む組により構成される。
The
特殊画素4は、通常画素3と同様の構成を有し、光電変換部41と、転送スイッチ42と、フローティングディフュージョン43(以下、単に「FD43」という)と、リセットスイッチ44と、増幅トランジスタ45と、行選択スイッチ46と、を有する。特殊画素4は、光電変換部41の受光面に積層される特殊フィルタを備える。また、特殊画素4は、転送スイッチ42が第2の転送信号線164に接続され、第2の転送信号線164から転送パルスTR_Sが供給される。これら以外の特殊画素4の構成は、通常画素3と同様である。なお、第1の第1の実施形態では、光電変換部41が第2の光電変換部として機能する。
The
特殊画素4は、フルカラー画像を形成するために可視光領域において色情報と輝度情報とを取得するための画素(例えば画素R、画素G、画素B)以外の画素である。特殊画素4の例としては、赤外光画素、白画素、モノクロ画素、黒画素、偏光画素および像面位相差画素が挙げられる。赤外光画素は、光電変換部41の受光面に赤外光を受光可能な赤外フィルタが積層されている。白画素は、光電変換部41の受光面に赤色、緑色および青色の全ての可視光を受光可能なホワイトフィルタが積層されている。モノクロ画素は、光電変換部41の受光面に透明なフィルタが積層されている。黒画素は、光電変換部41の受光面に遮光フィルタが積層されている。偏光画素は、偏光光を受光するための偏光素子を用いた画素である。
The
像面位相差画素は、光電変換部41の受光面に所定の領域のみ開口された開口フィルタが積層されている。より具体的には、像面位相差画素は、光電変換部41の受光面の例えば左側1/2の領域を開口した開口フィルタが積層された画素と、他の光電変換部41の受光面の右側1/2の領域を開口した開口フィルタが積層された画素と、の2画素を1組とし、この2画素に受光された光の位相差に基づき測距を行うようにしたものである。
In the image plane phase difference pixel, an aperture filter having only a predetermined area opened on the light receiving surface of the
このように、特殊画素4が受光した光を光電変換した画素信号は、通常画素3が受光した光を光電変換した画素信号とは異なる機能を実現できる。以下、図面においては、特殊画素4または特殊画素4の光電変換部41を「S」として表現する。
As described above, the pixel signal obtained by photoelectrically converting the light received by the
次に、上述した撮像装置1における画素信号の読み出し方法について説明する。図4は、撮像装置1による画素信号の読み出しを模式的に示すタイミングチャートである。図4において、横軸が時間を示す。また、図4において、上段に垂直同期パルスの出力タイミングを示し、中段に垂直走査部12における水平同期パルスの出力タイミングを示す。図4においては、撮像装置1が1フレームの画素信号を読み出す場合を示している。
Next, a method of reading out pixel signals in the above-described
図4に示すように、制御部19は、まず、例えば撮像装置1の外部から入力される垂直同期パルスおよび水平同期パルスに従って、画素アレイ部11の特殊画素4が配置された特殊画素行から特殊画素4の画素信号(第2の信号)を順次読み出す。例えば、図5に示すように、制御部19は、垂直走査部12に特殊画素行における第2の転送信号線164を介してHigh(ハイ)状態の転送パルスTR_Sを特殊画素4に供給させ、通常画素3をオフした状態で、特殊画素4から画素信号を読み出す。この場合、通常画素3は、光を受光して信号電荷を蓄積する蓄積状態(露光状態)となる。
As illustrated in FIG. 4, the
全ての特殊画素行の特殊画素4から画素信号(第2の信号)を読み出した後、制御部19は、画素アレイ部11の行毎に各通常画素3から画素信号(第1の信号)を順次読み出す。具体的には、制御部19は、通常画素行および特殊画素行から各通常画素3の画素信号を順次読み出す。制御部19は、通常画素3のみ配置された通常画素行から画素信号を読み出す場合、例えば、図6に示すように、垂直走査部12が第1の転送信号線161を介してHigh状態の転送パルスTRを通常画素3に供給する。
After reading out the pixel signals (second signals) from the
また、制御部19は、特殊画素4が配置された特殊画素行の通常画素3から画素信号を読み出す場合、図7に示すように、垂直走査部12が第1の転送信号線161を介してHigh状態の転送パルスTRのみを通常画素3に供給する。即ち、制御部19は、特殊画素行における特殊画素4の転送スイッチ42をオフした状態で、通常画素3のみから画素信号を順次読み出す。このとき、特殊画素4は、転送スイッチ42がオフした状態のため、黒レベル相当(電源電圧相当)の出力となる。なお、特殊画素4の画素信号は、例えば撮像装置1の外部に設けられた画像処理装置などによって周辺画素の画素信号を用いたデモザイキング処理などを行うことによって補間される。
When reading out the pixel signals from the
このように、撮像装置1は、先ず、全ての特殊画素行から特殊画素4の画素信号を読み出した後に、画素アレイ部11の行毎に各通常画素3から画素信号を順次読み出す読み出し方法を行う。以下、この読み出し方法を分割読み出しという。
As described above, the
[既存技術におけるストリーキングの発生について]
次に、既存技術による撮像装置におけるストリーキングの発生について説明する。図8は、画素としては通常画素3のみが配置され、特殊画素4が配置されていない画素アレイ部11を含む、既存技術による撮像装置1aの概略構成を模式的に示す図である。図9は、図8の撮像装置1aを用いて高輝度な被写体を撮像した際の画像データに対応する撮像画像の一例を模式的に示す図である。なお、図8において、垂直方向における左側の2列の各通常画素3を遮光して遮光画素VOPBとするとともに、最下位の水平方向の各通常画素を遮光して遮光画素VOPBとする。
[About streaking in existing technologies]
Next, the occurrence of streaking in the imaging device according to the existing technology will be described. FIG. 8 is a diagram schematically illustrating a schematic configuration of an
図8に示す撮像装置1aは、画角の一部の領域において高輝度な被写体を撮像した場合、A/D変換部13の一斉反転による電源ノイズの影響を受ける。このため、図9に示すように、画像P1には、被写体領域OB1近傍にストリーキングST1が発生する。一方、図9の例では、暗領域BP2(背景領域)には、ストリーキングは発生していない。
When the
図10は、既存技術による、2次元マトリクス状に配置される通常画素3に対して、所定の行に所定の間隔で特殊画素4が配置された画素アレイ部11を含む撮像装置1bの構成を概略的に示す図である。この場合において、特殊画素4は、所定の位置の通常画素3と置き換えて配置される。
FIG. 10 shows a configuration of an
図11は、上述した図9と対応する図であって、図10の撮像装置1bを用いて高輝度な被写体を撮像した際の画像データに対応する撮像画像の一例を模式的に示す図である。図11に示されるように、画角の一部の領域において高輝度な被写体を撮像した場合、A/D変換部13の一斉反転による電源ノイズの影響を受け、画像P1には、被写体領域OB1近傍にストリーキングST1が発生し、さらに、暗領域BP2の特殊画素行にストリーキングST2が発生する。
FIG. 11 is a diagram corresponding to FIG. 9 described above, and is a diagram schematically illustrating an example of a captured image corresponding to image data when a high-luminance subject is captured using the
このストリーキングST2が発生する理由を説明する。特殊画素行では、画素信号の振幅の大きい通常画素3の数(出力画素の数)が通常画素行より少ない。このため、特殊画素行では、電源ノイズ量が異なることでストリーキングST2が発生する。なお、図10および図11では、説明を簡略化するため、特殊画素行が画素アレイ部11上に1行のみ設けられた例について説明したが、特殊画素行が画素アレイ部11上に複数行設けられている場合、複数のストリーキングST2が発生する。
The reason why the streaking ST2 occurs will be described. In the special pixel row, the number of normal pixels 3 (the number of output pixels) having a large amplitude of the pixel signal is smaller than that of the normal pixel row. Therefore, in the special pixel row, the streaking ST2 occurs due to the difference in the amount of power supply noise. In FIGS. 10 and 11, an example in which only one special pixel row is provided on the
また、図示は省略するが、被写体領域OB1においても、特殊画素行にストリーキングが発生する場合がある。 Although not shown, streaking may occur in a special pixel row even in the subject area OB1.
[既存技術による撮像装置の動作]
次に、上述した、既存技術による撮像装置1bの動作について説明する。なお、以下においては、上述した分割読み出しによって画素アレイ部11における全ての特殊画素行の特殊画素4から画素信号が読み出された後に、通常画素3から画素信号を読み出す画像生成の動作について説明する。
[Operation of imaging device using existing technology]
Next, the operation of the above-described
図12および図13を用いて、選択行が通常画素行である場合の動作について説明する。図12は、既存技術による、選択行が通常画素行である場合の動作を示す一例のタイミングチャートである。また、図13は、既存技術による、画素アレイ部11における複数の通常画素3が配置された通常画素行を抜粋して示す図である。
The operation when the selected row is a normal pixel row will be described with reference to FIGS. FIG. 12 is an example timing chart showing an operation according to the existing technology when a selected row is a normal pixel row. FIG. 13 is a diagram showing an excerpt of a normal pixel row in which a plurality of
図12に示すように、制御部19は、時点t100で選択行の行選択信号SELをHigh状態として、当該選択行の各行選択スイッチ36をオン状態とする。この行選択信号SELのHigh状態は、選択行の画素信号の読み出しが終了する時点t105まで維持される。
As shown in FIG. 12, the
次に、制御部19は、時点t101で、選択行のリセットパルスRSTをHigh状態とする。この結果、選択行の増幅トランジスタ35は、リセットスイッチ34によってリセットされた後のFD33の電荷量に基づくリセット信号を垂直信号線17へ出力する。リセットパルスRSTは、時点t102でLow状態とされる。
Next, the
その後の時点t103で、制御部19は、選択行の転送パルスTRおよび転送パルスTR_Sの各々をHigh状態とし、時点t104で各転送パルスをLow状態とする。この時点t103から時点t104までの期間、図8に示すように、選択行の各転送スイッチ32は、オン状態となる。この結果、増幅トランジスタ35は、光電変換部31が受光して光電変換した信号電荷の電荷量に応じた画素信号VSLを垂直信号線17へ出力する。この場合、画素信号VSLのレベルは、所定の電位(黒レベル)から信号電荷の電荷量に応じて低下する。
At a later time t 103, the
次に、図14および図15を用いて、選択行が特殊画素行である場合の動作について説明する。図14は、既存技術による、選択行が特殊画素行である場合の動作を示す一例のタイミングチャートである。また、図15は、既存技術による、画素アレイ部11における、それぞれ複数の通常画素3と特殊画素4とが配置された特殊画素行を抜粋して示す図である。
Next, the operation when the selected row is a special pixel row will be described with reference to FIGS. FIG. 14 is a timing chart illustrating an example of an operation performed when a selected row is a special pixel row according to the existing technology. FIG. 15 is a diagram illustrating a special pixel row in which a plurality of
図14に示すように、制御部19は、時点t110で選択行の行選択信号SELをHigh状態として、当該選択行の各通常画素の各行選択スイッチ36と、各特殊画素4の各行選択スイッチ46と、をオン状態とする。この行選択信号SELのHigh状態は、選択行の画素信号の読み出しが終了する時点t115まで維持される。
As shown in FIG. 14, the
次に、制御部19は、時点t111で、選択行のリセットパルスRSTをHigh状態とする。この結果、選択行の増幅トランジスタ35は、リセットスイッチ34によってリセットされた後のFD33の電荷量に基づくリセット信号を垂直信号線17へ出力する。また、選択行の増幅トランジスタ45は、リセットスイッチ44によってリセットされた後のFD43の電荷量に基づくリセット信号を垂直信号線17へ出力する。リセットパルスRSTは、時点t112でLow状態とされる。
Next, the
その後の時点t113で、制御部19は、選択行の転送パルスTRをHigh状態とし、時点t114で転送パルスTRをLow状態とする。また、制御部19は、選択行の転送パルスTR_Sについては、時点t115までLow状態を維持する。
At a later time t 113, the
通常画素3において、時点t113から時点t114までの期間、図15に示すように、選択行の各転送スイッチ32は、オン状態となる。この結果、増幅トランジスタ35は、光電変換部31が受光して光電変換した信号電荷の電荷量に応じた画素信号VSLを垂直信号線17へ出力する。この場合、画素信号VSLのレベルは、所定の電位(黒レベル)から信号電荷の電荷量に応じて低下する。このときの通常画素3による画素信号VSLを、図15において画素信号VSL_Nとして示している。
In
一方、特殊画素4では、転送パルスTR_SがLow状態のままなので、図15に示すように、選択行の各転送スイッチ42においてオフ状態が維持される。その結果、光電変換部41からFD43への電荷の転送が行われず、FD43の蓄電電荷がリセットレベルのままとなる。したがって、選択行の増幅トランジスタ45から垂直信号線17に対し、リセット信号のレベルの信号が画素信号VSL_Sとして出力される。この画素信号VSL_Nのレベルは、図15に例示されるように、電源ノイズの影響によって低下すること無く、一定値(黒レベル)を維持する。このため、画素アレイ部11の所定の行において所定の間隔で特殊画素4が配置された場合、特殊画素4の画素信号VSL_Sのレベルの影響により、ストリーキングが発生する。
On the other hand, in the
[第1の実施形態に係る撮像装置]
次に、第1の実施形態に係る撮像装置について説明する。図16は、第1の実施形態に係る撮像装置1における画素アレイ部11aの一例の構成を示す図である。画素アレイ部11aは、上述の図1に示す撮像装置1における画素アレイ部11として適用されるものである。
[Imaging Device According to First Embodiment]
Next, the imaging device according to the first embodiment will be described. FIG. 16 is a diagram illustrating an example of a configuration of the
図16において、画素アレイ部11aは、図2で説明した画素アレイ部11aに対してダミー行(DMY行)が追加される。また、画素アレイ部11aは、それぞれ複数の通常画素3と特殊画素4とが配列される行(例えば図16のN行)と、複数の通常画素3が配列され特殊画素4が配列されない行(例えば図16のN+2行)とに、図2の行選択信号線163に代えて、行選択信号線163aおよび163bが配置される。行選択信号線163aは、特殊画素4を含まない列において、各通常画素3に接続される。一方、行選択信号線163bは、特殊画素4を含む列において、各通常画素3および各特殊画素4に接続される。
In FIG. 16, a dummy row (DMY row) is added to the
なお、図16において、特殊画素4が配置されるN行と、通常画素3として画素Bが配置されるN−2行とを記載し、通常画素3として画素Gおよび画素Rが配置されるN−1行の記載は省略している。N−1行においても、N−2行と同様に、特殊画素4を含まない列において行選択信号線163aが各通常画素3に接続され、特殊画素4を含む列において行選択信号線164bが各通常画素3に接続される。また、図16の例では、特殊画素4は、ベイヤ配列における画素Bに対応する位置に配置される。
In FIG. 16, N rows where the
ダミー行は、各垂直信号線17に対応して、ダミー部500aを含む。各ダミー部500aは、バッファ部をソースフォロワアンプにより構成するトランジスタ50と、ダミー選択スイッチ51aまたは51bと、保持部501と、を含む。また、ダミー部500aには、ダミー行信号線180として、ダミー行選択信号線181および182と、読み出し制御線183および184(第3の信号線)と、保持制御線185および186(第2の信号線)と、が接続される。
The dummy row includes a
第1の実施形態では、トランジスタ50は、例えばMOS型トランジスタであって、電源電圧がドレインに接続され、保持部501にゲートが接続され、ダミー選択スイッチ51aまたは51bの一端にソースが接続される。ダミー選択スイッチ51aおよび51bの他端は、垂直信号線17に接続される。このように、トランジスタ50は、MOS型トランジスタによるソースフォロワアンプとして用いられている。
In the first embodiment, the
特殊画素4を含まない列に対応するダミー部500aにおいて、ダミー選択スイッチ51aは、ダミー行選択信号線181に接続される。ダミー選択スイッチ51aは、ダミー行選択信号線181を介して供給されるダミー行選択信号SELDMYがHigh(ハイ)状態でオン状態となる。同様に、特殊画素4を含む列に対応するダミー部500aにおいて、ダミー選択スイッチ51bは、ダミー行選択信号線182に接続される。ダミー選択スイッチ51bは、ダミー行選択信号線182を介して供給されるダミー行選択信号SEL_SDMYがHigh(ハイ)状態でオン状態となる。
In the
各保持部501は、アナログスイッチ52aと、キャパシタ53aと、保持選択スイッチ54aと、を含むP相保持部と、アナログスイッチ52bと、キャパシタ53bと、保持選択スイッチ54bと、を含むD相保持部と、を有する。
Each holding
P相保持部において、アナログスイッチ52aは、保持制御線185が端子55a1に接続される。アナログスイッチ52aは、保持制御線185に供給される保持制御パルスSH_PがHigh状態で、端子55a2と端子55a3との間を双方向に接続する。アナログスイッチ52aの端子55a2が、保持選択スイッチ54aの一端と、キャパシタ53aの一端と、に接続される。キャパシタ53aの他端は、接地電位とされる。保持選択スイッチ54aの他端は、トランジスタ50のゲートに接続される。読み出し制御線183が保持選択スイッチ54aに接続される。保持選択スイッチ54aは、読み出し制御線183から供給される読み出し制御信号RD_PがHigh状態でオン状態とされる。また、アナログスイッチ52aの端子55a3が垂直信号線17に接続される。
In the P-phase holding unit, the holding
D相保持部も、上述のP相保持部と同様の構成を有する。すなわち、D相保持部において、アナログスイッチ52bは、保持制御線186が端子55b1に接続され、保持制御線186に供給される保持制御パルスSH_DがHigh状態で、端子55b2と端子55b3との間を双方向に接続する。アナログスイッチ52bの端子55b2が、保持選択スイッチ54bの一端と、他端が接地電位とされるキャパシタ53bの一端と、に接続される。保持選択スイッチ54bの他端は、上述した保持選択スイッチ54aと共通して、トランジスタ50のゲートに接続される。読み出し制御線184が保持選択スイッチ54bに接続され、読み出し制御線184から供給される読み出し制御信号RD_DがHigh状態でオン状態とされる。また、アナログスイッチ52bの端子55b3が、上述したアナログスイッチ52aの端子55a3と共通して、垂直信号線17に接続される。
The D-phase holding unit has the same configuration as the above-described P-phase holding unit. That is, in the D-phase holding unit, the analog switch 52b is held
第1の実施形態では、上述した画素アレイ部11aの動作を制御することで、特殊画素4の出力を、特殊画素4が配置されない行における、特殊画素4と同一の垂直信号線17に接続され、且つ、ベイヤ配列において当該特殊画素4に対応する位置の通常画素3の出力により置き換えることができる。
In the first embodiment, the output of the
[第1の実施形態に係る撮像装置の動作]
次に、第1の実施形態に係る撮像装置1の動作について説明する。なお、上述と同様に、以下においては、図4を用いて説明した分割読み出しによって画素アレイ部11aにおける全ての特殊画素行の特殊画素4から画素信号が読み出された後に、通常画素3から画素信号を読み出す画像生成の動作について説明する。
[Operation of Imaging Device According to First Embodiment]
Next, the operation of the
図17は、第1の実施形態に係る撮像装置の動作を示す一例のタイミングチャートである。ここで、図17は、特殊画素4のD相の出力を、当該特殊画素4と同一の列、且つ、ベイヤ配列において当該特殊画素4と対応する位置に配置される通常画素3(画素B)のD相の出力と置き換える例について示している。なお、各行の読み出しは、各行をN−2行、N−1行、N行の順に選択行として選択して行われるが、図17では、N−2行およびN行の読み出し動作について示し、N−1行の読み出し動作に関する記載を省略している。
FIG. 17 is an example timing chart illustrating the operation of the imaging device according to the first embodiment. Here, FIG. 17 shows the output of the D phase of the
先ず、特殊画素4が含まれない行である、N−2行の読み出し動作について説明する。
First, the read operation of the (N-2) th row, which is a row that does not include the
制御部19は、N−2行の読み出し期間内において、ダミー行選択信号SELDMYのLow状態を維持する。そのため、特殊画素4が配置されない列のダミー部500aにおけるダミー選択スイッチ51aがオフ状態(開状態)を維持し、キャパシタ53aおよび53bに保持される電圧は、垂直信号線17に供給されない。また、制御部19は、ダミー行選択信号SEL_SMDYも、N−2行の読み出し期間内は、Low状態とする。したがって、特殊画素4が配置される列のダミー部500aにおけるダミー選択スイッチ51bもオフ状態を維持し、当該期間中は、キャパシタ53aおよび53bに保持される電圧が垂直信号線17に供給されない。
The
制御部19は、N−2行の読み出し期間の開始に応じて、時点t00で行選択信号SELN-2およびSEL_SN-2をそれぞれHigh状態とし、行選択スイッチ36および46aをそれぞれオン状態とする。次に、制御部19は、時点t01から時点t02の期間、リセットパルスRSTをHigh状態とする。この結果、選択行であるN−2行の増幅トランジスタ35は、リセットスイッチ34によってリセットされた後のFD33の蓄積電荷に基づくリセット信号を垂直信号線17へ出力する。
制御部19は、時点02でリセットパルスRSTをLow状態としてから所定時間後(例えば画素信号VSLが安定したと見做されるタイミング)の時点t03で、読み出し制御信号RD_PをHigh状態とすると共に、保持制御パルスSH_Pを時点t04までの間High状態とする。これにより、保持選択スイッチ54aがオン状態とされると共に、アナログスイッチ52aにおいて端子55a2と端子55a3とが接続される。ダミー選択スイッチ51bは、オフ状態を維持しているので、リセット信号の電圧がキャパシタ53aに保持される。
制御部19は、時点t04の所定時間後の時点t05から時点t06の期間、N−2行の転送パルスTRおよび転送パルスTR_Sの各々をHigh状態とする。この時点t05から時点t06までの期間、N−2行の通常画素3に含まれる各転送スイッチ32がオン状態となる。この結果、増幅トランジスタ35は、光電変換部31が受光して光電変換した信号電荷の電荷量に応じた画素信号VSLを垂直信号線17へ出力する。この場合、画素信号VSLのレベルは、所定の電位(黒レベル)から信号電荷の電荷量に応じて低下する。
制御部19は、時点t06の所定時間後(例えば画素信号VSLが低下状態で安定したと見做されるタイミング)の時点t07から時点t08の期間、保持制御パルスSH_DをHigh状態とする。これにより、保持選択スイッチ54bがオン状態とされると共に、アナログスイッチ52bにおいて端子55b2と端子55b3とが接続される。ダミー選択スイッチ51bは、オフ状態を維持しているので、画素信号VSLの電圧がキャパシタ53bに保持される。
制御部19は、時点t09で行選択信号SELN-2およびSEL_SN-2をそれぞれLow状態として、N−2行の読み出し期間を終了させる。
次に、図17において記載が省略されている、N−1行の読み出し動作について、概略的に説明する。 Next, a read operation of the (N-1) th row, whose description is omitted in FIG. 17, will be schematically described.
N−1行は、画素としては通常画素3のみが含まれ、特殊画素4は含まれない。また、N−1行の画素の配列は、ベイヤ配列における画素Gおよび画素Bが配置されるN−2行とは異なり、画素Rおよび画素Gが配置される。すなわち、N−1行の画素の配置は、ベイヤ配列における画素Gおよび画素Bのうち画素Bが特殊画素4である画素Sに置き換えられたN行の配置と対応しない配置となる。
The N-1th row includes only
N−1行の読み出し動作は、上述したN−2行の読み出し動作と、保持制御パルスSH_PおよびSH_D以外は、略同一である。すなわち、N−1行の読み出し動作において、保持制御パルスSH_PおよびSH_Dは、Low状態が維持される。したがって、N−1行の読み出し動作において、リセット信号の電圧のキャパシタ53aへの保持と、画素信号VSLの電圧のキャパシタ53bへの保持と、が行われない。すなわち、キャパシタ53aおよび53bに保持される各電圧は、N−2行の読み出し動作においてそれぞれ保持された、リセット信号の電圧および画素信号VSLの電圧が維持される。
The read operation of the (N-1) th row is substantially the same as the above-mentioned read operation of the (N-2) th row, except for the hold control pulses SH_P and SH_D. That is, in the read operation of the (N-1) th row, the hold control pulses SH_P and SH_D are maintained in the Low state. Therefore, in the read operation of the (N-1) th row, the holding of the voltage of the reset signal in the
次に、特殊画素4が含まれる行である、N行の読み出し動作について説明する。
Next, a read operation of N rows, which are rows including the
制御部19は、N−2行の読み出し期間内において、ダミー行選択信号SELDMYのLow状態を維持する。そのため、特殊画素4が配置されない列のダミー部500aにおけるダミー選択スイッチ51aがオフ状態を維持し、キャパシタ53aおよび53bに保持される電圧は、垂直信号線17に供給されない。また、制御部19は、ダミー行選択信号SEL_SDMYについて、N行の読み出し期間の開始から後述する時点t24まで、Low状態とする。したがって、特殊画素4が配置される列のダミー部500aにおけるダミー選択スイッチ51bは、時点t24までオフ状態とされ、N行の読み出し期間の開始から時点t24までの期間中は、キャパシタ53aおよび53bに保持される電圧が垂直信号線17に供給されない。
The
さらに、制御部19は、N行の読み出し期間内において、保持制御パルスSH_PおよびSH_Dをlow状態に維持する。
Further, the
制御部19は、読み出し期間の開始に応じて、時点t20で行選択信号SELNおよびSEL_SNをそれぞれHigh状態とし、行選択スイッチ36および46aをそれぞれオン状態とする。
次に、制御部19は、時点t21から時点t22の期間、リセットパルスRSTをHigh状態とする。この結果、選択行であるN行の、通常画素3に含まれる増幅トランジスタ35は、リセットスイッチ34によってリセットされた後のFD33の蓄積電荷に基づくリセット信号を垂直信号線17へ出力する。同様に、N行の、特殊画素に含まれる増幅トランジスタ45は、リセットスイッチ44によってリセットされた後のFD43の蓄積電荷に基づくリセット信号を垂直信号線17へ出力する。このリセットパルスRSTがHigh状態とされる時点t21が、P相の開始タイミングとなる。
Next, the
ここで、読み出し制御信号RD_Pは、直前の行であるN−1行の読み出し期間において、上述のN−2行と同様に、時点t03に対応するタイミングでHigh状態とされている。一方、上述したように、ダミー行選択信号SEL_SDMYは、時点t24まで、Low状態とされている。したがって、特殊画素4が配置される列のダミー部500aにおけるダミー選択スイッチ51bもオフ状態を維持し、当該期間中は、キャパシタ53aおよび53bに保持される電圧が垂直信号線17に供給されない。
Here, the read control signal RD_P, in N-1 line readout period is a previous line, like the N-2 lines above, there is a High state at a timing corresponding to the time point t 03. On the other hand, as described above, dummy row select signal SEL_S DMY until time t 24, there is a Low state. Therefore, the
制御部19は、時点t23で、読み出し制御信号RD_PをLow状態とする。時点t23は、例えば、画素信号VSLが安定したと見做されるタイミングである。
制御部19は、時点t23の所定時間後の時点t24から時点t25の期間、N行の、通常画素3に供給される転送パルスTRをHigh状態とする。この時点t24から時点t25までの期間、N行の、各通常画素3に含まれる各転送スイッチ32は、オン状態となる。この結果、増幅トランジスタ35は、光電変換部31が受光して光電変換した信号電荷の電荷量に応じた画素信号VSLを垂直信号線17へ出力する。この場合、画素信号VSLのレベルは、所定の電位(黒レベル)から信号電荷の電荷量に応じて低下する。すなわち、時点t24が、P相からD相への遷移タイミングとなる。
一方、制御部19は、時点t24から時点t25の期間、N行の、特殊画素4に供給される転送パルスTR_Sを、Low状態に維持する。したがって、N行の、各特殊画素4に含まれる各転送スイッチ42のオフ状態が維持され、光電変換部41が受光して光電変換した信号電荷の電荷量に応じた画素信号VSLは、垂直信号線17に出力されない。
On the other hand, the
制御部19は、さらに、時点t24でダミー行選択信号SEL_SDMYをHigh状態とする。それと共に、制御部19は、時点t24において、読み出し制御信号RD_DをHigh状態とし、さらに、行選択信号SEL_SNをLow状態とする。
この時点t24における転送パルスTR_S、ダミー行選択信号SEL_SDMY、読み出し制御信号RD_D、および、行選択信号SEL_SNによる一連の動作により、行選択スイッチ46aがオフ状態、ダミー選択スイッチ51bがオン状態、保持選択スイッチ54bがオン状態とされる。また、保持制御パルスSH_Dは、N行の読み出し期間内においてlow状態が維持され、アナログスイッチ52bにおいて、端子55b2と端子55b3とが接続されない。これにより、特殊画素4による画素信号VSLが垂直信号線17に出力されず、且つ、キャパシタ53bに保持される電圧が、トランジスタ50を介して垂直信号線17に出力される。
Transfer pulse TR_S at this time t 24, dummy row select signal SEL_S DMY, the read control signal RD_D, and, by a series of operations by the row selection signal SEL_S N, the
上述したように、N行の読み出し動作時において、キャパシタ53bには、N−2行の読み出し動作において、画素Bである通常画素3から出力された画素信号VSLの電圧が保持されている。したがって、N行の読み出し動作において、垂直信号線17には、特殊画素4から出力される画素信号VSLの代わりに、N−2行の読み出し動作における、当該特殊画素4とベイヤ配列における位置が対応し、且つ、当該特殊画素4にベイヤ配列単位で隣接する、画素Bである通常画素3から出力された画素信号VSLの電圧が供給されることになる。
As described above, the voltage of the pixel signal VSL output from the
なお、N行において、FD33の電圧は、図17に電圧FDN_Nとして例示されるように、N−2行のFD33の電圧(FDN-2)と同様、通常のシーケンスに従い変化する。画素信号VSL_Nも、N−2行と同様に、通常のシーケンスに従い変化する。 Note that in the N rows, the voltage of the FD33, as exemplified as the voltage FD N _N 17, similar to the N-2 rows of FD33 voltage (FD N-2), varies according to the usual sequence. The pixel signal VSL_N also changes according to the normal sequence, similarly to the N-2 row.
一方、特殊画素4では、N行の読み出しの時点t24において行選択信号SEL_SNがLow状態とされているため行選択スイッチ46aがオフ状態とされ、FD43の電圧が垂直信号線17に出力されない。そのため、図17に電圧FDN_Sとして例示されるように、リセット信号の電圧が維持される。画素信号VSL_Sは、FD43からの出力が行われないので、画素信号VSL_Nと比べて、速く電圧が低下する。
On the other hand, the
制御部19は、時点t26において読み出し制御信号RD_DをLow状態として保持選択スイッチ54bをオフ状態とし、キャパシタ53bからの読み出しを終了させる。また、制御部19は、時点t26において行選択信号SELNをLow状態として、N−2行の読み出し期間を終了させる。
このように、第1の実施形態に係る撮像装置1は、画素アレイ部11aの特殊画素4が含まれる列において、当該特殊画素4とベイヤ配列における位置が対応し、ベイヤ配列単位で隣接する、N−2行の通常画素3(画素B)から読み出された画素信号VSLを保持部501に保持する。そして、撮像装置1は、特殊画素4が含まれるN行における読み出し動作時に、特殊画素4からの画素信号VSLの読み出しを行わずに、保持部501に保持された、通常画素3から読み出された画素信号VSLを、垂直信号線17に供給する。
As described above, in the
第1の実施形態に係る撮像装置1は、この動作により、特殊画素4に起因するストリーキングの軽減が可能となる。より具体的には、第1の実施形態に係る撮像装置1は、N行における特殊画素4の画素信号VSLを、電源ノイズの影響が少ない出力から、N−2行における、当該特殊画素4とベイヤ配列の位置が対応し、ベイヤ配列単位で隣接する通常画素3(画素B)による画素信号VSLに置き換えることができる。したがって、画素として通常画素3のみを含む行と、画素として通常画素3および特殊画素4を含む行とで、画素信号VSLの出力レベルを揃えることができ、特殊画素4に起因するストリーキングを軽減することが可能である。
The
例えば、特許文献1では、イメージセンサにおいて水平遮光部を確保し、垂直遮光部の黒レベルの出力信号に基づきストリーキング補正量を行毎に求めることで、ストリーキングを抑制している。しかしながら、特許文献1の方法では、ランダムノイズによる横筋の影響を軽減するために、水平遮光部の領域を大きく確保する必要があった。また、そのため、画素アレイ部が形成される単位チップ当たりの面積が増加し、ウェハ単位の取れ高が少なくなり、コストが嵩んでしまうことになる。
For example, in
これに対して、本開示によれば、大規模画素面積(水平遮光部)を有するストリーキング補正機能を実装すること無しに、画素構成を含まないダミー行の追加と、各スイッチ制御と、によりストリーキングの軽減を実現している。そのため、画素アレイ部が形成される単位チップ当たりの面積を抑制することができ、コストの増加が抑えられる。 On the other hand, according to the present disclosure, the streaking can be performed by adding a dummy row not including a pixel configuration and controlling each switch without implementing a streaking correction function having a large-scale pixel area (horizontal light-shielding portion). Has been reduced. Therefore, the area per unit chip in which the pixel array portion is formed can be suppressed, and an increase in cost can be suppressed.
なお、上述では、特殊画素4のD相の出力を通常画素3のD相の出力と置き換える例について説明したが、これはこの例に限定されない。すなわち、第1の実施形態に係る撮像装置1は、特殊画素4のP相の出力を、通常画素3のP相の出力と置き換えることも可能である。この場合、例えば、制御部19は、N行の読み出し動作において、読み出し制御信号RD_Pを、時点t20またはそれ以前においてLow状態とし、時点t24でHigh状態とする。また、制御部19は、N行の読み出し期間内で読み出し制御信号RD_DのLow状態を維持する。さらに、制御部19は、行選択信号SEL_SNを、時点t20ではLow状態とし、時点t24でHigh状態とする。
In the above description, an example in which the D-phase output of the
このように読み出し動作を制御することで、N行の読み出し動作におけるP相の期間に、N−2行の読み出し動作時にキャパシタ53aに保持されたリセット信号の電圧が、垂直信号線17に供給され、特殊画素4のP相の出力が、通常画素3のP相の出力に置き換えられる。
By controlling the read operation in this manner, the voltage of the reset signal held in the
さらにまた、特殊画素4のP相およびD相それぞれの出力を、通常画素3のP相およびD相の出力と置き換えるようにもできる。この場合には、制御部19は、N行の読み出し動作において、読み出し制御信号RD_Pを、時点t20おいてHigh状態とし、時点t23でLow状態とすると共に、読み出し制御信号RD_Dを、時点t24においてHigh状態とし、時点t26でLow状態とする。また、制御部19は、ダミー行選択信号SEL_SDMYを、N行の読み出し期間中、High状態に維持する。
Furthermore, the output of each of the P-phase and the D-phase of the
このように読み出し動作を制御することで、N行の読み出し動作におけるP相の期間に、N−2行の読み出し動作時にキャパシタ53aに保持されたリセット信号の電圧が、垂直信号線17に供給され、特殊画素4のP相の出力が、通常画素3のP相の出力に置き換えられる。さらに、当該N行の読み出し動作におけるD相の期間に、N−2行の読み出し動作時にキャパシタ53bに保持された画素信号VSLの電圧が、垂直信号線17に供給され、特殊画素4のD相の出力が、通常画素3のD相の出力に置き換えられる。
By controlling the read operation in this manner, the voltage of the reset signal held in the
また、上述では、N−1行の読み出し動作においてリセット信号の電圧のキャパシタ53aへの保持と、画素信号VSLの電圧のキャパシタ53bへの保持とを行わない例について説明したが、これはこの例に限定されない。すなわち、通常画素3のみが含まれるN−1行の読み出し動作において、リセット信号および画素信号VSLの各電圧の各キャパシタ53aおよび53bへの保持を行うこともできる。この場合のN−1行の読み出し動作は、上述したN−2行の読み出し動作と同様であるので、ここでの説明を省略する。
In the above description, an example in which the reset signal voltage is not held in the
例えば、通常画素3および特殊画素4の配置によっては、N−1行において各電圧を各キャパシタ53aおよび53bに保持し、N行において、各キャパシタ53aおよび53bに保持した各電圧を垂直信号線17に供給するような動作が有効となる。
For example, depending on the arrangement of the
[第1の実施形態の第1の変形例]
次に、第1の実施形態の第1の変形例について説明する。図18は、第1の実施形態の第1の変形例に係る撮像装置1における画素アレイ部11bの一例の構成を示す図である。図18に示す画素アレイ部11bは、キャパシタ53aまたは53bに保持される電圧を垂直信号線17に供給する際のバッファ部を、図16の画素アレイ部11aにおけるトランジスタ50に代えて、ボルテージフォロワアンプ70により構成した例である(ダミー部500b)。なお、図18では、ボルテージフォロワアンプ70に対して供給される電源の経路が省略されている。
[First Modification of First Embodiment]
Next, a first modification of the first embodiment will be described. FIG. 18 is a diagram illustrating a configuration of an example of the
上述の図16の例では、キャパシタ53aまたは53bに保持された電圧が、トランジスタ50を介して垂直信号線17に供給されていた。そのため、垂直信号線17に供給される電圧は、キャパシタ53aまたは53bに保持された電圧に対して減衰したものとなっていた。
In the example of FIG. 16 described above, the voltage held in the
これに対して、第1の実施形態の第1の変形例では、図18に示すように、キャパシタ53aまたは53bに保持された電圧をボルテージフォロワアンプ70を介して垂直信号線17に供給するようにしている。そのため、キャパシタ53aまたは53bに保持された電圧を、減衰を極力抑えて垂直信号線17に供給することができる。第1の実施形態の第1の変形例では、これにより、画素として通常画素3のみを含む行と、画素として通常画素3および特殊画素4を含む行とで、画素信号VSLの出力レベルをより高精度に揃えることができ、特殊画素4に起因するストリーキングを効果的に軽減することが可能である。
On the other hand, in the first modification of the first embodiment, as shown in FIG. 18, the voltage held in the
なお、図18の構成における各通常画素3および各特殊画素4からの読み出し動作は、上述した第1の実施形態で図17を用いて説明した動作と同一であるので、ここでの説明を省略する。
Note that the operation of reading from each of the
[第1の実施形態の第2の変形例]
次に、第1の実施形態の第2の変形例について説明する。図19は、第1の実施形態の第2の変形例に係る撮像装置1における画素アレイ部11cの一例の構成を示す図である。図19に示す画素アレイ部11cは、図16の画素アレイ部11aに対して、画素アレイ部11aの外部から所定電圧のダミー電圧VDMYを供給するダミー電圧線187を追加し、ダミー電圧VDMYをソースフォロワアンプを構成するトランジスタ50のゲートに供給可能としたものである。
[Second Modification of First Embodiment]
Next, a second modification of the first embodiment will be described. FIG. 19 is a diagram illustrating a configuration of an example of the
図19に示すダミー部500cにおいて、スイッチ60の一端がダミー電圧線187に接続され、他端がトランジスタ50のゲートに接続される。また、スイッチ61の一端が、スイッチ60の他端とトランジスタ50のゲートとの接続点に接続され、他端が、保持部501における保持選択スイッチ54aの他端と保持選択スイッチ54bの他端との接続点に接続される。
In the
例えば制御部19は、スイッチ60のオン/オフ状態と、スイッチ61のオン/オフ状態とを排他に制御する。スイッチ60をオフ状態、スイッチ61をオフ状態とした場合は、図17を用いて説明した読み出し動作と同様の動作が可能である。
For example, the
一方、スイッチ60がオン状態、スイッチ61がオフ状態で、トランジスタ50のゲートに、ダミー電圧線187から供給されるダミー電圧VDMYが供給される。例えばN行の読み出し動作時に、この状態でダミー選択スイッチ51bをオン状態とし、特殊画素4の行選択スイッチ46aをオフ状態とすることで、ダミー電圧VDMYがトランジスタ50を介して垂直信号線17に供給され、特殊画素4の画素信号VSLをダミー電圧VDMYにより置き換えることができる。
On the other hand, when the
ダミー電圧VDMYは、予め定められた電圧であるため、N−2行の読み出し動作においてキャパシタ53aまたは53bに保持された電圧を、特殊画素4の画素信号VSLと置き換える場合に比べて、ストリーキング軽減の精度が低くなる。一方で、読み出し制御信号RD_PおよびRD_D、保持制御パルスSH_PおよびSH_Dによる制御が不要となるため、例えば制御部19の負荷を軽減させることが可能である。
Since the dummy voltage V DMY is a predetermined voltage, the streaking is reduced as compared with the case where the voltage held in the
スイッチ60および61の何れをオン状態とするかは、例えば、制御部19の負荷、装置の消費電力、撮像装置1の利用目的などに応じて適宜、選択することが可能である。
Which of the
[第1の実施形態の第3の変形例]
次に、第1の実施形態の第3の変形例について説明する。図20は、第1の実施形態の第3の変形例に係る撮像装置1における画素アレイ部11dの一例の構成を示す図である。図20に示す画素アレイ部11dは、図19の画素アレイ部11cのトランジスタ50を、ボルテージフォロワアンプ70に置き換えた例である(ダミー部500d)。
[Third Modification of First Embodiment]
Next, a third modification of the first embodiment will be described. FIG. 20 is a diagram illustrating a configuration of an example of the
すなわち、図20に示す画素アレイ部11dは、スイッチ60の一端がダミー電圧VDMYを供給するためのダミー電圧線187に接続され、他端がボルテージフォロワアンプ70の入力端に接続される。また、スイッチ61の一端が、スイッチ60の他端とボルテージフォロワアンプ70の入力端との接続点に接続され、他端が、保持部501における保持選択スイッチ54aの他端と保持選択スイッチ54bの他端との接続点に接続される。
That is, in the
第1の実施形態の第3の変形例に係る画素アレイ部11dの動作および効果は、上述した第1の実施形態の第2の変形例に係る画素アレイ部11cの動作および効果と同様であるので、ここでの説明を省略する。また、画素アレイ部11dにおいて、画素アレイ部11cのトランジスタ50をボルテージフォロワアンプ70に置き換えたことによる効果は、第1の実施形態の第1の変形例による効果と同様であるので、ここでの説明を省略する。
The operation and effect of the
[第2の実施形態]
次に、本開示の第2の実施形態について説明する。第2の実施形態は、上述した第1の実施形態およびその各変形例に係る技術を適用した電子機器の構成例について説明する。図21は、第2の実施形態に係る電子機器の一例の構成を示すブロック図である。
[Second embodiment]
Next, a second embodiment of the present disclosure will be described. In the second embodiment, an example of a configuration of an electronic device to which the technology according to the first embodiment and each modification thereof described above is applied will be described. FIG. 21 is a block diagram illustrating a configuration of an example of an electronic device according to the second embodiment.
図21において、電子機器100は、光学系1000と、撮像装置1001と、信号処理回路1002と、メモリ1003と、モニタ1004と、を備えている。図21においては、撮像装置1001として、上述した本開示の撮像装置1を、電子機器100に設けた場合の実施形態を示す。ここで、電子機器100としては、デジタルスチルカメラ、デジタルビデオカメラ、撮像機能付きの携帯電話やスマートフォンなどを適用することができる。
21, the
光学系1000は、被写体からの像光(入射光)を撮像装置1001の撮像面上に結像させる。これにより、信号電荷が一定期間、撮像装置1001内に蓄積される。信号処理回路1002は、撮像装置1001から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリ1003などの記憶媒体に記憶させることができる。また、当該映像信号を、モニタ1004に出力することもできる。
The
[第3の実施形態]
次に、本開示に係る技術を適用した撮像装置の使用例について説明する。図22は、上述した本開示に係る撮像装置1の使用例を示す図である。
[Third Embodiment]
Next, a usage example of an imaging device to which the technology according to the present disclosure is applied will be described. FIG. 22 is a diagram illustrating a usage example of the
上述した撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。 The above-described imaging device can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray, for example, as described below.
・デジタルカメラや、撮影機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置。
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置。
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置。
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置。
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置。
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置。
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置。
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置。
A device for photographing an image provided for viewing, such as a digital camera or a portable device having a photographing function.
・ In-vehicle sensors that capture images of the front, back, surroundings, and the inside of the vehicle, monitoring cameras that monitor running vehicles and roads, inter-vehicle, etc. for safe driving such as automatic stop and recognition of the driver's condition A device used for traffic, such as a distance measuring sensor that measures the distance of a vehicle.
A device provided to home appliances such as a TV, a refrigerator, and an air conditioner for photographing a user's gesture and performing device operation according to the gesture.
-Devices used for medical or health care, such as endoscopes and devices that perform blood vessel imaging by receiving infrared light.
Devices used for security, such as surveillance cameras for crime prevention and cameras for person authentication.
-Apparatus used for beauty, such as a skin measuring instrument for photographing the skin and a microscope for photographing the scalp.
-Equipment used for sports, such as action cameras and wearable cameras for sports applications.
Devices used for agriculture, such as cameras for monitoring the condition of fields and crops.
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。 It should be noted that the effects described in the present specification are merely examples and are not limited, and may have other effects.
なお、本技術は以下のような構成も取ることができる。
(1)
垂直信号線に接続される第1の画素と、
前記垂直信号線に接続される第2の画素と、
前記垂直信号線に接続され、前記垂直信号線に現れた画素信号を保持する保持部と、
前記第1の画素および前記第2の画素に接続され、該第1の画素および該第2の画素から前記垂直信号線への画素信号の読み出しを制御する第1の制御信号が入力される第1の信号線と、
前記保持部に接続され、前記垂直信号線に読み出された画素信号を該保持部に保持させる第2の制御信号が入力される第2の信号線と、
前記保持部に接続され、該保持部が保持する画素信号の前記垂直信号線への読み出しを制御する第3の制御信号が入力される第3の信号線と、
前記第1の信号線、前記第2の信号線および前記第3の信号線が接続され、前記第1の制御信号を該第1の信号線に出力し、前記第2の制御信号を該第2の信号線に出力し、前記第3の制御信号を該第3の信号線に出力する制御部と、
を備える固体撮像素子。
(2)
前記制御部は、
前記第1の画素から前記垂直信号線に読み出された画素信号を前記保持部に保持させるための前記第2の制御信号を前記第2の信号線に出力し、
前記第2の画素から画素信号を読み出す際に、前記保持部に保持される画素信号を読み出すための前記第3の制御信号を前記第3の信号線に出力する
前記(1)に記載の固体撮像素子。
(3)
前記制御部は、
前記第2の画素から画素信号を読み出す際に、前記保持部に保持された画素信号に含まれるP相出力およびD相出力のうち、該D相出力を前記垂直信号線に出力させるための前記第3の制御信号を前記第3の信号線に出力する
前記(1)または(2)に記載の固体撮像素子。
(4)
前記制御部は、
前記第2の画素から画素信号を読み出す際に、前記保持部にされた前記画素信号に含まれるP相出力およびD相出力のうち、該P相出力を前記垂直信号線に出力させるための前記第3の制御信号を前記第3の信号線に出力する
前記(1)または(2)に記載の固体撮像素子。
(5)
前記第2の画素から画素信号を読み出す際に、前記保持部にされた前記画素信号に含まれるP相出力とD相出力とを前記垂直信号線に出力させるための前記第3の制御信号を前記第3の信号線に出力する
前記(1)または(2)に記載の固体撮像素子。
(6)
前記第2の画素は、
複数の色の配置に基づく組において前記第1の画素が配置される色の位置に対応する、他の該組の位置に配置される
前記(1)乃至(5)の何れかに記載の固体撮像素子。
(7)
前記第1の画素は、
受光した光を画像用の第1の信号に変換して画素信号として出力し、
前記第2の画素は、
受光した光を前記第1の信号と機能が異なる第2の信号に変換して画素信号として出力する
前記(1)乃至(6)の何れかに記載の固体撮像素子。
(8)
前記保持部と前記垂直信号線との間に接続される、ボルテージフォロワアンプを用いたバッファ部さらに備える
前記(1)乃至(7)の何れかに記載の固体撮像素子。
(9)
前記保持部に保持される画素信号と、外部から供給される所定電圧の信号と、のうち一方を、前記保持部と前記垂直信号線との間に接続されるバッファ部に供給するように切り替える切替部をさらに備える
前記(1)乃至(8)の何れかに記載の固体撮像素子。
(10)
垂直信号線に接続される第1の画素と、
前記垂直信号線に接続される第2の画素と、
前記垂直信号線に接続され、前記垂直信号線に現れた画素信号を保持する保持部と、
前記第1の画素および前記第2の画素に接続され、該第1の画素および該第2の画素から前記垂直信号線への画素信号の読み出しを制御する第1の制御信号が入力される第1の信号線と、
前記保持部に接続され、前記垂直信号線に読み出された画素信号を該保持部に保持させる第2の制御信号が入力される第2の信号線と、
前記保持部に接続され、該保持部が保持する画素信号の前記垂直信号線への読み出しを制御する第3の制御信号が入力される第3の信号線と、
前記第1の信号線、前記第2の信号線および前記第3の信号線が接続され、前記第1の制御信号を該第1の信号線に出力し、前記第2の制御信号を該第2の信号線に出力し、前記第3の制御信号を該第3の信号線に出力する制御部と、
前記第1の画素および前記第2の画素から前記垂直信号線を介して読み出された画素信号に対して画像処理を施して出力する出力部と、
を備える電子機器。
(11)
前記制御部は、
前記第1の画素から前記垂直信号線に読み出された画素信号を前記保持部に保持させるための前記第2の制御信号を前記第2の信号線に出力し、
前記第2の画素から画素信号を読み出す際に、前記保持部に保持される画素信号を読み出すための前記第3の制御信号を前記第3の信号線に出力する
前記(10)に記載の電子機器。
(12)
前記制御部は、
前記第2の画素から画素信号を読み出す際に、前記保持部に保持された画素信号に含まれるP相出力およびD相出力のうち、該D相出力を前記垂直信号線に出力させるための前記第3の制御信号を前記第3の信号線に出力する
前記(10)または(11)に記載の電子機器。
(13)
前記制御部は、
前記第2の画素から画素信号を読み出す際に、前記保持部にされた前記画素信号に含まれるP相出力およびD相出力のうち、該P相出力を前記垂直信号線に出力させるための前記第3の制御信号を前記第3の信号線に出力する
前記(10)または(11)に記載の電子機器。
(14)
前記第2の画素から画素信号を読み出す際に、前記保持部にされた前記画素信号に含まれるP相出力とD相出力とを前記垂直信号線に出力させるための前記第3の制御信号を前記第3の信号線に出力する
前記(10)または(11)に記載の電子機器。
(15)
前記第2の画素は、
複数の色の配置に基づく組において前記第1の画素が配置される色の位置に対応する、他の該組の位置に配置される
前記(10)乃至(14)の何れかに記載の電子機器。
(16)
前記第1の画素は、
受光した光を画像用の第1の信号に変換して画素信号として出力し、
前記第2の画素は、
受光した光を前記第1の信号と機能が異なる第2の信号に変換して画素信号として出力する
前記(10)乃至(15)の何れかに記載の電子機器。
(17)
前記保持部と前記垂直信号線との間に接続される、ボルテージフォロワアンプを用いたバッファ部さらに備える
前記(10)乃至(16)の何れかに記載の電子機器。
(18)
前記保持部に保持される画素信号と、外部から供給される所定電圧の信号と、のうち一方を、前記保持部と前記垂直信号線との間に接続されるバッファ部に供給するように切り替える切替部をさらに備える
前記(10)乃至(17)の何れかに記載の電子機器。
Note that the present technology can also have the following configurations.
(1)
A first pixel connected to the vertical signal line;
A second pixel connected to the vertical signal line;
A holding unit that is connected to the vertical signal line and holds a pixel signal that appears on the vertical signal line;
A first control signal which is connected to the first pixel and the second pixel and receives a first control signal for controlling reading of a pixel signal from the first pixel and the second pixel to the vertical signal line; One signal line,
A second signal line connected to the holding unit and receiving a second control signal for holding the pixel signal read out to the vertical signal line in the holding unit;
A third signal line connected to the holding unit, to which a third control signal for controlling reading of a pixel signal held by the holding unit to the vertical signal line is input;
The first signal line, the second signal line, and the third signal line are connected, output the first control signal to the first signal line, and output the second control signal to the first signal line. A control unit that outputs the third control signal to the third signal line, and outputs the third control signal to the third signal line.
A solid-state imaging device comprising:
(2)
The control unit includes:
Outputting, to the second signal line, a second control signal for causing the holding unit to hold a pixel signal read from the first pixel to the vertical signal line;
The solid according to (1), wherein when reading out a pixel signal from the second pixel, the third control signal for reading out the pixel signal held in the holding unit is output to the third signal line. Imaging device.
(3)
The control unit includes:
When reading a pixel signal from the second pixel, the P-phase output and the D-phase output included in the pixel signal held in the holding unit are used to output the D-phase output to the vertical signal line. The solid-state imaging device according to (1) or (2), which outputs a third control signal to the third signal line.
(4)
The control unit includes:
When reading out a pixel signal from the second pixel, among the P-phase output and the D-phase output included in the pixel signal stored in the holding unit, the P-phase output is output to the vertical signal line. The solid-state imaging device according to (1) or (2), which outputs a third control signal to the third signal line.
(5)
When reading a pixel signal from the second pixel, the third control signal for outputting a P-phase output and a D-phase output included in the pixel signal stored in the holding unit to the vertical signal line is provided. The solid-state imaging device according to (1) or (2), which outputs the signal to the third signal line.
(6)
The second pixel is
The solid according to any one of (1) to (5), which is arranged at another position in the set corresponding to the position of the color in which the first pixel is arranged in the set based on the arrangement of the plurality of colors. Imaging device.
(7)
The first pixel is
Converting the received light into a first signal for an image and outputting it as a pixel signal,
The second pixel is
The solid-state imaging device according to any one of (1) to (6), wherein the received light is converted into a second signal having a function different from that of the first signal and output as a pixel signal.
(8)
The solid-state imaging device according to any one of (1) to (7), further including a buffer unit using a voltage follower amplifier connected between the holding unit and the vertical signal line.
(9)
One of the pixel signal held in the holding unit and a signal of a predetermined voltage supplied from the outside is switched so as to be supplied to a buffer unit connected between the holding unit and the vertical signal line. The solid-state imaging device according to any one of (1) to (8), further including a switching unit.
(10)
A first pixel connected to the vertical signal line;
A second pixel connected to the vertical signal line;
A holding unit that is connected to the vertical signal line and holds a pixel signal that appears on the vertical signal line;
A first control signal which is connected to the first pixel and the second pixel and receives a first control signal for controlling reading of a pixel signal from the first pixel and the second pixel to the vertical signal line; One signal line,
A second signal line connected to the holding unit and receiving a second control signal for holding the pixel signal read out to the vertical signal line in the holding unit;
A third signal line connected to the holding unit, to which a third control signal for controlling reading of a pixel signal held by the holding unit to the vertical signal line is input;
The first signal line, the second signal line, and the third signal line are connected, output the first control signal to the first signal line, and output the second control signal to the first signal line. A control unit that outputs the third control signal to the third signal line, and outputs the third control signal to the third signal line.
An output unit that performs image processing on a pixel signal read from the first pixel and the second pixel via the vertical signal line and outputs the processed pixel signal;
Electronic equipment provided with.
(11)
The control unit includes:
Outputting, to the second signal line, a second control signal for causing the holding unit to hold a pixel signal read from the first pixel to the vertical signal line;
The electronic device according to (10), wherein, when a pixel signal is read from the second pixel, the third control signal for reading the pixel signal held in the holding unit is output to the third signal line. machine.
(12)
The control unit includes:
When reading a pixel signal from the second pixel, the P-phase output and the D-phase output included in the pixel signal held in the holding unit are used to output the D-phase output to the vertical signal line. The electronic device according to (10) or (11), which outputs a third control signal to the third signal line.
(13)
The control unit includes:
When reading out a pixel signal from the second pixel, the P-phase output and the D-phase output included in the pixel signal stored in the holding unit, for outputting the P-phase output to the vertical signal line; The electronic device according to (10) or (11), which outputs a third control signal to the third signal line.
(14)
When reading a pixel signal from the second pixel, the third control signal for outputting a P-phase output and a D-phase output included in the pixel signal stored in the holding unit to the vertical signal line is provided. The electronic device according to (10) or (11), wherein the electronic device outputs to the third signal line.
(15)
The second pixel is
The electronic device according to any one of (10) to (14), which is arranged at another set position corresponding to the color position at which the first pixel is arranged in the set based on the arrangement of the plurality of colors. machine.
(16)
The first pixel is
Converting the received light into a first signal for an image and outputting it as a pixel signal,
The second pixel is
The electronic device according to any one of (10) to (15), wherein the received light is converted into a second signal having a function different from that of the first signal and output as a pixel signal.
(17)
The electronic device according to any one of (10) to (16), further including a buffer unit using a voltage follower amplifier connected between the holding unit and the vertical signal line.
(18)
One of the pixel signal held in the holding unit and a signal of a predetermined voltage supplied from the outside is switched so as to be supplied to a buffer unit connected between the holding unit and the vertical signal line. The electronic device according to any one of (10) to (17), further including a switching unit.
1 撮像装置
3 通常画素
4 特殊画素
13 A/D変換部
19 制御部
31,41 光電変換部
32,42 転送スイッチ
33,43 フローティングディフュージョン
35,45 増幅トランジスタ
36,46 行選択スイッチ
51a,51b ダミー選択スイッチ
52a,52b アナログスイッチ
53a,53b キャパシタ
54a,54b 保持選択スイッチ
500a,500b,500c,500d ダミー部
501 保持部
Claims (18)
前記垂直信号線に接続される第2の画素と、
前記垂直信号線に接続され、前記垂直信号線に現れた画素信号を保持する保持部と、
前記第1の画素および前記第2の画素に接続され、該第1の画素および該第2の画素から前記垂直信号線への画素信号の読み出しを制御する第1の制御信号が入力される第1の信号線と、
前記保持部に接続され、前記垂直信号線に読み出された画素信号を該保持部に保持させる第2の制御信号が入力される第2の信号線と、
前記保持部に接続され、該保持部が保持する画素信号の前記垂直信号線への読み出しを制御する第3の制御信号が入力される第3の信号線と、
前記第1の信号線、前記第2の信号線および前記第3の信号線が接続され、前記第1の制御信号を該第1の信号線に出力し、前記第2の制御信号を該第2の信号線に出力し、前記第3の制御信号を該第3の信号線に出力する制御部と、
を備える固体撮像素子。 A first pixel connected to the vertical signal line;
A second pixel connected to the vertical signal line;
A holding unit that is connected to the vertical signal line and holds a pixel signal that appears on the vertical signal line;
A first control signal which is connected to the first pixel and the second pixel and receives a first control signal for controlling reading of a pixel signal from the first pixel and the second pixel to the vertical signal line; One signal line,
A second signal line connected to the holding unit and receiving a second control signal for holding the pixel signal read out to the vertical signal line in the holding unit;
A third signal line connected to the holding unit, to which a third control signal for controlling reading of a pixel signal held by the holding unit to the vertical signal line is input;
The first signal line, the second signal line, and the third signal line are connected, output the first control signal to the first signal line, and output the second control signal to the first signal line. A control unit that outputs the third control signal to the third signal line, and outputs the third control signal to the third signal line.
A solid-state imaging device comprising:
前記第1の画素から前記垂直信号線に読み出された画素信号を前記保持部に保持させるための前記第2の制御信号を前記第2の信号線に出力し、
前記第2の画素から画素信号を読み出す際に、前記保持部に保持される画素信号を読み出すための前記第3の制御信号を前記第3の信号線に出力する
請求項1に記載の固体撮像素子。 The control unit includes:
Outputting, to the second signal line, a second control signal for causing the holding unit to hold a pixel signal read from the first pixel to the vertical signal line;
2. The solid-state imaging device according to claim 1, wherein when reading a pixel signal from the second pixel, the third control signal for reading a pixel signal held in the holding unit is output to the third signal line. 3. element.
前記第2の画素から画素信号を読み出す際に、前記保持部に保持された画素信号に含まれるP相出力およびD相出力のうち、該D相出力を前記垂直信号線に出力させるための前記第3の制御信号を前記第3の信号線に出力する
請求項1に記載の固体撮像素子。 The control unit includes:
When reading a pixel signal from the second pixel, the P-phase output and the D-phase output included in the pixel signal held in the holding unit are used to output the D-phase output to the vertical signal line. The solid-state imaging device according to claim 1, wherein a third control signal is output to the third signal line.
前記第2の画素から画素信号を読み出す際に、前記保持部に保持された画素信号に含まれるP相出力およびD相出力のうち、該P相出力を前記垂直信号線に出力させるための前記第3の制御信号を前記第3の信号線に出力する
請求項1に記載の固体撮像素子。 The control unit includes:
When reading a pixel signal from the second pixel, the P-phase output and the D-phase output included in the pixel signal held in the holding unit are output to the vertical signal line. The solid-state imaging device according to claim 1, wherein a third control signal is output to the third signal line.
請求項1に記載の固体撮像素子。 When reading a pixel signal from the second pixel, the third control signal for outputting the P-phase output and the D-phase output included in the pixel signal held in the holding unit to the vertical signal line is output. The solid-state imaging device according to claim 1, wherein the signal is output to the third signal line.
複数の色の配置に基づく組において前記第1の画素が配置される色の位置に対応する、他の該組の位置に配置される
請求項1に記載の固体撮像素子。 The second pixel is
2. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is arranged in another set of positions corresponding to the position of the color in which the first pixel is arranged in the set based on the arrangement of the plurality of colors.
受光した光を画像用の第1の信号に変換して画素信号として出力し、
前記第2の画素は、
受光した光を前記第1の信号と機能が異なる第2の信号に変換して画素信号として出力する
請求項1に記載の固体撮像素子。 The first pixel is
Converting the received light into a first signal for an image and outputting it as a pixel signal,
The second pixel is
The solid-state imaging device according to claim 1, wherein the received light is converted into a second signal having a function different from that of the first signal and output as a pixel signal.
請求項1に記載の固体撮像素子。 The solid-state imaging device according to claim 1, further comprising a buffer unit that is connected between the holding unit and the vertical signal line and that uses a voltage follower amplifier.
請求項1に記載の固体撮像素子。 One of the pixel signal held in the holding unit and a signal of a predetermined voltage supplied from the outside is switched so as to be supplied to a buffer unit connected between the holding unit and the vertical signal line. The solid-state imaging device according to claim 1, further comprising a switching unit.
前記垂直信号線に接続される第2の画素と、
前記垂直信号線に接続され、前記垂直信号線に現れた画素信号を保持する保持部と、
前記第1の画素および前記第2の画素に接続され、該第1の画素および該第2の画素から前記垂直信号線への画素信号の読み出しを制御する第1の制御信号が入力される第1の信号線と、
前記保持部に接続され、前記垂直信号線に読み出された画素信号を該保持部に保持させる第2の制御信号が入力される第2の信号線と、
前記保持部に接続され、該保持部が保持する画素信号の前記垂直信号線への読み出しを制御する第3の制御信号が入力される第3の信号線と、
前記第1の信号線、前記第2の信号線および前記第3の信号線が接続され、前記第1の制御信号を該第1の信号線に出力し、前記第2の制御信号を該第2の信号線に出力し、前記第3の制御信号を該第3の信号線に出力する制御部と、
前記第1の画素および前記第2の画素から前記垂直信号線を介して読み出された画素信号に対して画像処理を施して出力する出力部と、
を備える電子機器。 A first pixel connected to the vertical signal line;
A second pixel connected to the vertical signal line;
A holding unit that is connected to the vertical signal line and holds a pixel signal that appears on the vertical signal line;
A first control signal which is connected to the first pixel and the second pixel and receives a first control signal for controlling reading of a pixel signal from the first pixel and the second pixel to the vertical signal line; One signal line,
A second signal line connected to the holding unit and receiving a second control signal for holding the pixel signal read out to the vertical signal line in the holding unit;
A third signal line connected to the holding unit, to which a third control signal for controlling reading of a pixel signal held by the holding unit to the vertical signal line is input;
The first signal line, the second signal line, and the third signal line are connected, output the first control signal to the first signal line, and output the second control signal to the first signal line. A control unit that outputs the third control signal to the third signal line, and outputs the third control signal to the third signal line.
An output unit that performs image processing on a pixel signal read from the first pixel and the second pixel via the vertical signal line and outputs the processed pixel signal;
Electronic equipment provided with.
前記第1の画素から前記垂直信号線に読み出された画素信号を前記保持部に保持させるための前記第2の制御信号を前記第2の信号線に出力し、
前記第2の画素から画素信号を読み出す際に、前記保持部に保持される画素信号を読み出すための前記第3の制御信号を前記第3の信号線に出力する
請求項10に記載の電子機器。 The control unit includes:
Outputting, to the second signal line, a second control signal for causing the holding unit to hold a pixel signal read from the first pixel to the vertical signal line;
The electronic device according to claim 10, wherein when reading a pixel signal from the second pixel, the third control signal for reading a pixel signal held in the holding unit is output to the third signal line. .
前記第2の画素から画素信号を読み出す際に、前記保持部に保持された画素信号に含まれるP相出力およびD相出力のうち、該D相出力を前記垂直信号線に出力させるための前記第3の制御信号を前記第3の信号線に出力する
請求項10に記載の電子機器。 The control unit includes:
When reading a pixel signal from the second pixel, the P-phase output and the D-phase output included in the pixel signal held in the holding unit are used to output the D-phase output to the vertical signal line. The electronic device according to claim 10, wherein a third control signal is output to the third signal line.
前記第2の画素から画素信号を読み出す際に、前記保持部に保持された画素信号に含まれるP相出力およびD相出力のうち、該P相出力を前記垂直信号線に出力させるための前記第3の制御信号を前記第3の信号線に出力する
請求項10に記載の電子機器。 The control unit includes:
When reading a pixel signal from the second pixel, the P-phase output and the D-phase output included in the pixel signal held in the holding unit are output to the vertical signal line. The electronic device according to claim 10, wherein a third control signal is output to the third signal line.
請求項10に記載の電子機器。 When reading a pixel signal from the second pixel, the third control signal for outputting the P-phase output and the D-phase output included in the pixel signal held in the holding unit to the vertical signal line is output. The electronic device according to claim 10, wherein the electronic device outputs the signal to the third signal line.
複数の色の配置に基づく組において前記第1の画素が配置される色の位置に対応する、他の該組の位置に配置される
請求項10に記載の電子機器。 The second pixel is
The electronic device according to claim 10, wherein the electronic device is arranged in another set of positions corresponding to the position of the color in which the first pixel is arranged in the set based on the arrangement of the plurality of colors.
受光した光を画像用の第1の信号に変換して画素信号として出力し、
前記第2の画素は、
受光した光を前記第1の信号と機能が異なる第2の信号に変換して画素信号として出力する
請求項10に記載の電子機器。 The first pixel is
Converting the received light into a first signal for an image and outputting it as a pixel signal,
The second pixel is
The electronic device according to claim 10, wherein the received light is converted into a second signal having a function different from that of the first signal and output as a pixel signal.
請求項10に記載の電子機器。 The electronic device according to claim 10, further comprising a buffer unit using a voltage follower amplifier connected between the holding unit and the vertical signal line.
請求項10に記載の電子機器。 One of the pixel signal held in the holding unit and a signal of a predetermined voltage supplied from the outside is switched so as to be supplied to a buffer unit connected between the holding unit and the vertical signal line. The electronic device according to claim 10, further comprising a switching unit.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018156686A JP2020031371A (en) | 2018-08-23 | 2018-08-23 | Solid-state imaging element and electronic apparatus |
PCT/JP2019/030784 WO2020039909A1 (en) | 2018-08-23 | 2019-08-05 | Solid-state imaging element and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018156686A JP2020031371A (en) | 2018-08-23 | 2018-08-23 | Solid-state imaging element and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020031371A true JP2020031371A (en) | 2020-02-27 |
Family
ID=69591963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018156686A Pending JP2020031371A (en) | 2018-08-23 | 2018-08-23 | Solid-state imaging element and electronic apparatus |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2020031371A (en) |
WO (1) | WO2020039909A1 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5034610B2 (en) * | 2007-03-30 | 2012-09-26 | ソニー株式会社 | Solid-state imaging device, signal processing method for solid-state imaging device, and imaging device |
JP5282543B2 (en) * | 2008-11-28 | 2013-09-04 | ソニー株式会社 | Solid-state imaging device, driving method of solid-state imaging device, and imaging device |
JP2014239289A (en) * | 2013-06-06 | 2014-12-18 | ソニー株式会社 | Ad converter, signal processing method, solid state imaging device, and electronic apparatus |
JP6541324B2 (en) * | 2014-10-17 | 2019-07-10 | キヤノン株式会社 | Solid-state imaging device, method of driving the same, and imaging system |
JP2016213740A (en) * | 2015-05-12 | 2016-12-15 | キヤノン株式会社 | Imaging apparatus and imaging system |
-
2018
- 2018-08-23 JP JP2018156686A patent/JP2020031371A/en active Pending
-
2019
- 2019-08-05 WO PCT/JP2019/030784 patent/WO2020039909A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2020039909A1 (en) | 2020-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11050955B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
US9866771B2 (en) | Solid-state imaging device, signal processing method of solid-state imaging device, and electronic apparatus | |
US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
US9807330B2 (en) | Solid-state imaging device and imaging apparatus | |
JP2005347932A (en) | Solid-state imaging unit and imaging system | |
CN107408566B (en) | Solid-state imaging device and electronic apparatus | |
US20180302561A1 (en) | Image capturing system and control method of image capturing system | |
JP2004297546A (en) | Imaging unit | |
US9325919B2 (en) | Image sensing apparatus | |
WO2020022120A1 (en) | Streaking correction circuit, image capture device, and electronic apparatus | |
WO2018012088A1 (en) | Solid-state imaging element and control method for solid-state imaging element | |
JP2016058877A (en) | Imaging apparatus and control method thereof | |
WO2012023271A1 (en) | Image capturing device | |
WO2020039909A1 (en) | Solid-state imaging element and electronic device | |
US7999871B2 (en) | Solid-state imaging apparatus, and video camera and digital still camera using the same | |
JP7271131B2 (en) | IMAGING DEVICE AND METHOD OF CONTROLLING IMAGING DEVICE | |
WO2019216029A1 (en) | Imaging device, electronic apparatus, and drive method | |
WO2024084930A1 (en) | Solid-state imaging device, method for driving same, and electronic equipment | |
JP2017220949A (en) | Imaging apparatus | |
JP2016187072A (en) | Image sensor, processing method and electronic apparatus | |
WO2017187975A1 (en) | Solid-state imaging element, driving method, and electronic device | |
TWI429281B (en) | Solid-state imaging device, signal processing method of solid-state imaging device, and electronic apparatus | |
JP2018125594A (en) | Imaging apparatus |