JP2020028058A - 信号入力回路 - Google Patents
信号入力回路 Download PDFInfo
- Publication number
- JP2020028058A JP2020028058A JP2018152704A JP2018152704A JP2020028058A JP 2020028058 A JP2020028058 A JP 2020028058A JP 2018152704 A JP2018152704 A JP 2018152704A JP 2018152704 A JP2018152704 A JP 2018152704A JP 2020028058 A JP2020028058 A JP 2020028058A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- input circuit
- circuit
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000926 separation method Methods 0.000 claims abstract description 35
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 52
- 230000003321 amplification Effects 0.000 claims description 20
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 20
- 238000013016 damping Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 33
- 230000003071 parasitic effect Effects 0.000 description 23
- 239000000523 sample Substances 0.000 description 13
- 230000004044 response Effects 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 6
- 230000002194 synthesizing effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Abstract
Description
11 第1分離部
12 減衰部
13 第2分離部
14 第1増幅部
15 ブートストラップ部
15a 第2増幅部
16 調整部
17 合成部
18 第3増幅部
19 フィードバック部
A1 低域減衰部
A2 高域減衰部
BA バッファアンプ部
C1、C2、C3、C4、C5、C6、C7、Cin、Cs、Cp コンデンサ
Q1 FET型トランジスタ
Q2 第2バイポーラ型トランジスタ
Q3 第3バイポーラ型トランジスタ
Q4 第4バイポーラ型トランジスタ
Q5 第1バイポーラ型トランジスタ(増幅器)
R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、Rin、Rs 抵抗
S1、S2、S3、S4、S5、S6、S7 スイッチ
T1 第1信号
T2 第2信号
T3 第3信号
TAC 交流信号
t1、t2 信号
U1、U2、Ux 増幅器
Claims (11)
- 入力信号を、直流及び低周波数成分の少なくとも一方を含む第1信号と、前記第1信号よりも高い周波数成分を含む交流信号とに分離する第1分離部と、
前記交流信号を、前記第1信号よりも高い周波数成分を含む第2信号と、前記第2信号よりも高い周波数成分を含む第3信号とに分離する第2分離部と、
前記第1分離部によって分離された前記第1信号を増幅する増幅器を含む調整部と、
前記調整部から出力された前記第1信号と、前記第2分離部によって分離された前記第2信号及び前記第3信号とを合成する合成部と、
を備える、
信号入力回路。 - 前記第1分離部によって分離された前記第1信号に対して、前記合成部によって合成された前記入力信号に含まれる前記第1信号をフィードバックするフィードバック部をさらに備える、
請求項1に記載の信号入力回路。 - 前記調整部に含まれる前記増幅器は、前記フィードバック部に基づき反転増幅器として動作するオペアンプと、前記オペアンプの出力側にベースが接続されている第1バイポーラ型トランジスタとを含む、
請求項2に記載の信号入力回路。 - 前記第2分離部によって分離された前記第2信号を増幅する第1増幅部をさらに備える、
請求項1乃至3のいずれか1項に記載の信号入力回路。 - 前記第2分離部によって分離された前記第3信号を増幅する第2増幅部と、
前記第2増幅部を含み、前記合成部によって合成された前記入力信号に含まれる前記第1信号及び前記第2信号を、前記第2分離部によって分離された前記第3信号と共に前記第2増幅部を介して前記第1増幅部にフィードバックするブートストラップ部と、
をさらに備える、
請求項4に記載の信号入力回路。 - 前記第1増幅部は、FET型トランジスタを含み、
前記第2増幅部は、第2バイポーラ型トランジスタを含み、
前記FET型トランジスタのドレイン側と前記第2バイポーラ型トランジスタのエミッタ側とが接続されている、
請求項5に記載の信号入力回路。 - 前記第2分離部は、前記FET型トランジスタのゲート側に直列接続されているダンピング抵抗を含む、
請求項6に記載の信号入力回路。 - 前記調整部は、前記第1分離部によって分離された前記第1信号の増幅比又は減衰比を調整する、
請求項1乃至7のいずれか1項に記載の信号入力回路。 - 前記第1分離部によって分離された前記交流信号の減衰比を調整する減衰部をさらに備える、
請求項1乃至8のいずれか1項に記載の信号入力回路。 - 前記減衰部は、第1スイッチ及び第2スイッチと、第1コンデンサ、第2コンデンサ、及び第3コンデンサとを含み、
前記第1スイッチの一方の出力側は、前記第1コンデンサに直列接続され、
前記第1スイッチの他方の出力側は、前記第2コンデンサ及び前記第3コンデンサによって構成される容量分圧回路に直列接続され、
前記第1コンデンサの出力側と前記容量分圧回路の出力側とがそれぞれ前記第2スイッチに直列接続されている、
請求項9に記載の信号入力回路。 - 前記調整部は、前記減衰部における前記減衰比に基づいて、前記第1分離部によって分離された前記第1信号の増幅比又は減衰比を調整する、
請求項9又は10に記載の信号入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018152704A JP7281256B2 (ja) | 2018-08-14 | 2018-08-14 | 信号入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018152704A JP7281256B2 (ja) | 2018-08-14 | 2018-08-14 | 信号入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020028058A true JP2020028058A (ja) | 2020-02-20 |
JP7281256B2 JP7281256B2 (ja) | 2023-05-25 |
Family
ID=69620423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018152704A Active JP7281256B2 (ja) | 2018-08-14 | 2018-08-14 | 信号入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7281256B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11644488B2 (en) | 2019-12-31 | 2023-05-09 | Keysight Technologies, Inc. | DC power rail probes and measurement methods |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5910506B2 (ja) * | 1977-12-12 | 1984-03-09 | テクトロニツクス・インコ−ポレイテツド | 電子計測器 |
JPS611926B2 (ja) * | 1983-04-20 | 1986-01-21 | Tektronix Inc | |
JP2001345659A (ja) * | 2000-06-06 | 2001-12-14 | Yokogawa Electric Corp | 広帯域減衰回路 |
CN103884895A (zh) * | 2012-12-20 | 2014-06-25 | 北京普源精电科技有限公司 | 一种多路线性隔离电路及其示波器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012164954A1 (ja) | 2011-06-01 | 2012-12-06 | 株式会社ツムラ | 集合データの類似性評価方法、類似性評価プログラム、及び類似性評価装置 |
-
2018
- 2018-08-14 JP JP2018152704A patent/JP7281256B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5910506B2 (ja) * | 1977-12-12 | 1984-03-09 | テクトロニツクス・インコ−ポレイテツド | 電子計測器 |
JPS611926B2 (ja) * | 1983-04-20 | 1986-01-21 | Tektronix Inc | |
JP2001345659A (ja) * | 2000-06-06 | 2001-12-14 | Yokogawa Electric Corp | 広帯域減衰回路 |
CN103884895A (zh) * | 2012-12-20 | 2014-06-25 | 北京普源精电科技有限公司 | 一种多路线性隔离电路及其示波器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11644488B2 (en) | 2019-12-31 | 2023-05-09 | Keysight Technologies, Inc. | DC power rail probes and measurement methods |
Also Published As
Publication number | Publication date |
---|---|
JP7281256B2 (ja) | 2023-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4206589B2 (ja) | 分布増幅器 | |
CN108933574B (zh) | 功率放大电路 | |
US11664768B2 (en) | Amplification circuit | |
US11290060B2 (en) | Bias circuit | |
CN108429541B (zh) | 用于对放大器的线性度进行补偿的前置补偿器 | |
US9209760B2 (en) | High-frequency, broadband amplifier circuit | |
US7405626B2 (en) | Distributed amplifier having a variable terminal resistance | |
US10680555B2 (en) | Bias circuit | |
JP2009538552A (ja) | 利得制御式低雑音増幅手段 | |
US20120139629A1 (en) | Third Order Intermodulation Cancellation by In-Line Generated Signal | |
US7663444B2 (en) | Amplifying circuit utilizing nonlinear gate capacitance for enhancing linearity and related method thereof | |
JP7281256B2 (ja) | 信号入力回路 | |
US20080232822A1 (en) | Optical receiver | |
CN110022136B (zh) | 滤波器网络 | |
US11869399B2 (en) | Driving circuit and semiconductor integrated circuit for use in an optical communication device | |
US10367463B2 (en) | Variable gain distributed amplifier systems and methods | |
JP2019154012A (ja) | 電力増幅回路及び電力増幅器 | |
US20070146078A1 (en) | Selective amplifier | |
JP2008124559A (ja) | 電力増幅器およびそれを用いた通信装置 | |
US20200067462A1 (en) | High frequency amplifier | |
US20220149790A1 (en) | Variable gain amplifier circuit and semiconductor integrated circuit | |
US10855227B2 (en) | Distortion compensation circuit | |
JP2009267703A (ja) | 分布型増幅器 | |
WO2020129884A1 (ja) | 温度検出回路 | |
JP5521904B2 (ja) | 信号増幅装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7281256 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |