JP2020010574A - スイッチング素子駆動回路 - Google Patents
スイッチング素子駆動回路 Download PDFInfo
- Publication number
- JP2020010574A JP2020010574A JP2018132310A JP2018132310A JP2020010574A JP 2020010574 A JP2020010574 A JP 2020010574A JP 2018132310 A JP2018132310 A JP 2018132310A JP 2018132310 A JP2018132310 A JP 2018132310A JP 2020010574 A JP2020010574 A JP 2020010574A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- potential
- signal
- drive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】制御対象のスイッチング素子が過電流状態となった場合に、迅速にスイッチング素子をオフ状態に制御して過電流を抑制する。【解決手段】スイッチング素子駆動回路1は、基準電位Vrefに対して正の電位Vccを有する正極電源に接続された上段側トランジスタQ1と負の電位Veeを有する負極電源に接続された下段側トランジスタQ2とが直列接続され、駆動信号の源信号の駆動力を増幅して駆動信号を出力するプッシュプル回路3と、スイッチング素子TRが過電流状態であることを検出する過電流検出回路7と、過電流検出回路7の検出結果に基づいて、駆動信号の電位を低下させる保護回路6と、ベースからコレクタに向かう方向を順方向として、上段側トランジスタQ1のベース−コレクタ間に接続されたダイオードD1と、を備える。【選択図】図1
Description
本発明は、スイッチング素子を駆動するスイッチング素子駆動回路に関する。
特開2017−5862号公報には、駆動対象のスイッチング素子(11)に過電流が流れる場合に、当該スイッチング素子(11)の制御端子(例えばゲート端子)に入力される駆動信号の信号レベルを予め規定された電位まで低下させてスイッチング素子(11)に流れる電流を制限するクランプ回路(17)を有する駆動回路が開示されている(背景技術において括弧内の符号は参照する文献のもの。)。このようなクランプ回路(17)を備えることにより、スイッチング素子(11)を制御する制御回路(13)による制御遅れによって、駆動信号の信号レベルの低下が遅れることを抑制し、迅速に過電流を低減できる。
ところで、スイッチング素子(11)の駆動回路には、チャージポンプ回路(12)のように、制御回路(13)から出力される信号の駆動力を高めて駆動信号を出力する増幅回路が付加されている場合がある。クランプ回路(17)によって過電流発生時の保護動作を迅速に開始することはできるが、チャージポンプ回路(12)などの増幅回路の機能の停止が遅れると、保護動作の効果が限定的となる。このため、制御対象のスイッチング素子が過電流状態となった場合に、このような増幅回路も含めて迅速に保護動作が実施されることが好ましい。
上記背景に鑑みて、制御対象のスイッチング素子が過電流状態となった場合に、迅速にスイッチング素子をオフ状態に制御して過電流を抑制することができるスイッチング素子駆動回路の提供が望まれる。
1つの態様として、ソース端子又はエミッタ端子を接地端子とし、当該接地端子に基準電位が接続されたスイッチング素子の制御端子に、前記基準電位に対して正負電位を有する駆動信号を与えて、前記スイッチング素子を駆動するスイッチング素子駆動回路は、前記基準電位に対して正の電位を有する正極電源に接続された上段側トランジスタと前記基準電位に対して負の電位を有する負極電源に接続された下段側トランジスタとが直列接続され、前記駆動信号の源信号の駆動力を増幅して前記駆動信号を出力するプッシュプル回路と、前記スイッチング素子が過電流状態であることを検出する過電流検出回路と、前記過電流検出回路の検出結果に基づいて、前記プッシュプル回路から前記制御端子に入力される前記駆動信号の電位を低下させる保護回路と、ベースからコレクタに向かう方向を順方向として、前記上段側トランジスタのベース−コレクタ間に接続されたダイオードと、を備える。
保護回路によって駆動信号の電位が低下すると、プッシュプル回路の上段側スイッチング素子のエミッタの電位が低下することになり、ベース−エミッタ間電圧が、定常状態よりも高くなってしまう場合がある。その結果、ベース電流が定常状態よりも多く流れ、上段側スイッチング素子が過飽和状態となる可能性がある。上段側スイッチング素子が過飽和状態となると、保護回路によって駆動信号の電位を低下させようとしても、上段側スイッチング素子を介して駆動信号に電力が供給され続けるため、駆動信号の電位の低下の妨げとなる。本構成によれば、上段側トランジスタのベース−コレクタ間に、ベースからコレクタに向かう方向を順方向としてダイオードが備えられることで、ベース電流をコレクタ側に流すことができるので、上段側スイッチング素子が過飽和状態となることを抑制して、保護回路によって駆動信号の電位を適切に低下させることができる。即ち、本構成によれば、制御対象のスイッチング素子が過電流状態となった場合に、迅速にスイッチング素子をオフ状態に制御して過電流を抑制することができるスイッチング素子駆動回路を提供することができる。
スイッチング素子駆動回路のさらなる特徴と利点は、図面を参照して説明する実施形態についての以下の記載から明確となる。
以下、スイッチング素子駆動回路の実施形態を図面に基づいて説明する。図1は、スイッチング素子駆動回路1の基本構成を示す模式的な回路ブロック図である。スイッチング素子駆動回路1は、スイッチング素子TRを駆動対象として、スイッチング素子TRの制御端子に駆動信号を与える回路である。本実施形態では、スイッチング素子TRとして、MOS(Metal Oxide Semiconductor)型のFETを例示しており、制御端子はゲート端子である。スイッチング素子TRは、ソース端子を接地端子としたソース接地回路の形態で接続されている。スイッチング素子TRが、IGBTの場合には、接続形態は、エミッタ端子を接地端子としたエミッタ接地回路の形態となる。本実施形態では、ソース端子或いはエミッタ端子には、一般的にグラウンドと称される基準電位Vrefが接続されている。以下、接地端子に関して単にソース端子と称して説明する。当然ながらスイッチング素子TRがIGBTなどの場合には、各説明において、ソース端子をエミッタ端子と読み替えることができる。尚、接地端子が接続される電位が基準電位Vrefであり、スイッチング素子TRの回路内における配置箇所によっては、基準電位Vrefがグラウンドではない場合がある。
スイッチング素子TRの駆動信号は、基準電位Vrefに対して正負両方向の電位を有する両極性信号である。スイッチング素子TRは、ゲート−ソース間に予め規定された電圧を印加することによって、オフ状態からオン状態へと遷移する。ここで、状態遷移のためのしきい値電圧が、ソース端子に接続された基準電位Vrefに近い場合には、外来ノイズ等によってスイッチング素子TRがオン状態へと遷移する可能性がある。駆動信号を両極性信号とすると、基準電位Vrefよりも低い電位を与えてスイッチング素子TRを安定してオフ状態とすることができるので、高いノイズ耐性を持たせることができる。例えば炭化ケイ素(SiC)を用いたMOSFETは、上述したしきい値電圧が比較的低い素子である。従って、スイッチング素子TRが、SiC−MOSFETである場合などに、このような両極性信号を駆動信号とすると好適である。
スイッチング素子駆動回路1には、両極性信号の駆動信号を生成するために、不図示の両極性電源が備えられている。電源回路は、正極電源と負極電源とが直列に接続され、その接続点が基準電位Vrefである。つまり、正極電源は基準電位Vrefに対して正側の電位(正極電位Vcc(例えば10〜20ボルト))をスイッチング素子駆動回路1に提供し、負極電源は基準電位Vrefに対して負側の電位(負極電位Vee(例えば5〜8ボルト))を、スイッチング素子駆動回路1に提供する。ここで、基準電位Vrefはゼロであり、電源回路は、“|Vcc|+|Vee|”の電圧をスイッチング素子駆動回路1に提供している。本実施形態では、基準電位Vrefに対する正極電位Vccの絶対値(|Vcc|)と、基準電位Vrefに対する負極電位Veeの絶対値(|Vee|)とは異なる値である。また、本実施形態では、“|Vcc|>|Vee|”であり、基準電位Vrefに対する正極電位Vccの絶対値(|Vcc|)の方が、基準電位Vrefに対する負極電位Veeの絶対値(|Vee|)よりも大きい。つまり、電源回路は、正負が非対称な正負両極電源である。当然ながら、電源回路は、“|Vcc|=|Vee|”で、正負が対称な正負両極電源であってもよい。
上述したように、スイッチング素子TRが、SiC−MOSFETである場合などでは、駆動信号が両極性信号であると好適である。但し、SiC−MOSFETには、負極側の耐圧が正極側の耐圧に比べて低いものがある。本実施形態では、そのような特性のSiC−MOSFETも想定して、基準電位Vrefに対する正極電位Vccの絶対値(|Vcc|)の方が、基準電位Vrefに対する負極電位Veeの絶対値(|Vee|)よりも大きい正負両極電源(電源回路)によって両極性信号の駆動信号を生成している。
駆動信号の源信号は、マイクロコンピュータなどを有する制御装置2(CNTL)により生成される。駆動信号の源信号を出力する制御装置2の出力部23は、トライステートバッファ構造となっており、出力部23には、出力がハイインピーダンス(Hi−Z)となった場合に信号レベルを同定するためのプルダウン抵抗R1が接続されている。また、制御信号の源信号は、ノイズ除去用のシリーズ抵抗R2を介して、当該源信号の駆動力を増幅して駆動信号として出力するプッシュプル回路3に入力されている。源信号の減衰や遅延(波形の鈍り)を抑制するため、プルダウン抵抗R1は数十キロオーム〜数百キロオーム程度であり、シリーズ抵抗R2は数十オーム〜数百オーム程度である。
プッシュプル回路3は、駆動信号の源信号に基づき、電源回路から提供される範囲の電圧振幅を有する駆動信号を出力する。プッシュプル回路3は、電源回路の正極に接続された上段側トランジスタQ1と、電源回路の負極に接続された下段側トランジスタQ2とが直列に接続されて構成されている。上段側トランジスタQ1と下段側トランジスタQ2とが排他的にオン状態となることによって、信号レベルが正極電位Vccとなる状態と負極電位Veeとなる状態とを有する駆動信号が生成される。
本実施形態では、プッシュプル回路3は、バイポーラ型のトランジスタを用いて構成されている。上段側トランジスタQ1は、NPN型のトランジスタであり、下段側トランジスタQ2は、PNP型のトランジスタである。駆動信号の源信号の状態に応じて(源信号の信号レベルがハイ状態又はロー状態であるかに応じて)、NPN型のトランジスタとPNP型のトランジスタとが排他的にオン状態となる。尚、抵抗器R3は、上下段の両トランジスタが同時にオン状態とならないように接続されている。抵抗器R4及び抵抗器R5は、それぞれのトランジスタ(Q1,Q2)のコレクタ−エミッタ間に流れる電流を規定する抵抗である。
プッシュプル回路3から出力された駆動信号は、駆動対象のスイッチング素子TRの制御端子(ここではゲート端子)に入力される。駆動信号には、プルダウン抵抗R8が接続されている。スイッチング素子TRはセンス端子Sを備えており、センス端子Sにはスイッチング素子TRを流れる素子電流(ここではドレイン−ソース間電流)に比例し、素子電流の1/1000〜1/100程度の微小電流がセンス電流として流れる。センス端子Sは、シャント抵抗R11を介して基準電位Vrefに接続されており、シャント抵抗R11の端子間電圧は、センス電流に比例して大きくなる。シャント抵抗R11の基準電位Vrefとは逆側の端子の基準電位Vrefに対する電位をシャント電位P1と称する。スイッチング素子TRが過電流状態となると、素子電流が増加し、それに比例してシャント抵抗R11に流れるセンス電流も増加し、シャント抵抗R11の端子間電圧が上昇する。つまり、スイッチング素子TRが過電流状態となると、シャント電位P1が上昇する。シャント抵抗R11は、過電流検出回路7として機能し、シャント電位P1は過電流検出信号として機能する。
シャント電位P1は、制限抵抗R9、プルダウン抵抗R10を介してクランプ回路4のクランプ制御用トランジスタQ3のベース端子に入力されている。クランプ回路4は、抵抗器R7、逆流防止用ダイオードD3、ツェナーダイオードD2、クランプ制御用トランジスタQ3による直列回路として構成されている。駆動信号(スイッチング素子TRの制御端子)の側に抵抗器R7が接続され、基準電位Vrefにクランプ制御用トランジスタQ3が接続されている。クランプ制御用トランジスタQ3は、通常時(スイッチング素子TRが過電流状態ではない場合)にはオフ状態である。逆流防止用ダイオードD3は、クランプ制御用トランジスタQ3がオフ状態の場合にクランプ回路4が駆動信号に影響を与えないように、駆動信号(スイッチング素子TRの制御端子)の側から基準電位Vrefの方向を順方向として接続されている。
スイッチング素子TRが過電流状態となり、シャント電位P1が上昇すると、クランプ制御用トランジスタQ3がオン状態となり、スイッチング素子TRの制御端子(プッシュプル回路3の出力部、上段側トランジスタQ1のエミッタ)は、クランプ回路4を介して基準電位Vrefと導通する。駆動信号(スイッチング素子TRの制御端子、プッシュプル回路3の出力部)に対してクランプ回路4が接続される接続点のクランプ電位P2は、基準電位Vrefに対して、概ねツェナーダイオードD2のツェナー電圧と逆流防止用ダイオードD3の順方向電圧とによって規定される電圧分の電位となる。クランプ電位P2は、正極電源の電位(Vcc)よりも低い電位に設定されており、駆動信号の電位はクランプ回路4によって低下させられる。駆動信号の信号レベルが低下することによって、スイッチング素子TRの素子電流が制限される。
シャント電位P1は、過電流検出信号として制御装置2にも入力されている。制御装置2は、判定処理等を伴う遮断回路5(ソフト遮断回路)を構成する過電流判定部21(OC)を備えている。過電流判定部21は、シャント電位P1に基づきスイッチング素子TRが過電流状態であるか否かを判定する。具体的には、過電流判定部21は、シャント電位P1が予め規定されたしきい値電圧以上の場合に、スイッチング素子TRが過電流状態であると判定し、ソフト遮断信号がローレベル(ここでは負極電位Vee)となるように、ソフト遮断信号を出力する出力部22を制御する。ソフト遮断信号の出力部22は、駆動信号の源信号の出力部23と同様に、トライステートバッファ構造である。ソフト遮断信号は、クランプ回路4と同様に、駆動信号(スイッチング素子TRの制御端子)に接続されている。過電流判定部21は、シャント電位P1がしきい値電圧未満の場合には、スイッチング素子TRが過電流状態ではないと判定し、ソフト遮断信号がHi−Z状態となるように出力部22を制御する。従って、ソフト遮断信号は、通常時には駆動信号及びスイッチング素子TRには影響を与えない。
過電流判定部21によりスイッチング素子TRが過電流状態であると判定されると、上述したようにローレベルのソフト遮断信号が出力される。これにより、ソフト遮断抵抗R6を介して電流が流れるようになり、クランプ電位P2よりも低い遮断電位P3(ソフト遮断電位)に向かって駆動信号の電位が低下する。これにより、スイッチング素子TRの制御端子が制御されて、素子電流が制限される。過電流判定部21とトライステートバッファによる出力部22とを有して遮断回路5が構成されている。
遮断回路5の保護動作は、過電流判定部21による判定を行うため、クランプ回路4による保護動作に比べて遅れて実施される。本実施形態では、過電流検出回路7の検出結果に基づいて、プッシュプル回路3からスイッチング素子TRの制御端子に入力される駆動信号の電位を低下させる保護回路6として、クランプ回路4と遮断回路5とを備えている。つまり、本実施形態では、保護回路6による保護動作は、過電流検出回路7により過電流が検出された場合にクランプ回路4により直ちに実行される一次保護動作と、過電流判定部21による判定を経て遮断回路5を介して実施される二次保護動作とを有している。しかし、例えば保護回路6がクランプ回路4を備えずに構成され、過電流判定部21による判定を経て実施される保護動作のみが実行される形態であってもよい。
但し、本実施形態では、保護回路6が保護動作を実行する際、プッシュプル回路3は上段側トランジスタQ1を用いた増幅動作を終了してはいない。図1に示すように、過電流判定部21により過電流状態であると判定されて、遮断回路5のトライステートバッファ構造の出力部22がオン状態に制御される場合には、制御装置2のトライステートバッファ構造の出力部23がオフ状態に制御される。これにより、駆動信号の源信号はHi−Z状態となる。しかし、源信号は、プルダウン抵抗R1を介してプッシュプル回路3に入力されているため、源信号の信号レベルがローレベルに低下するまでには遅延時間が生じる。また、プルダウン抵抗R1は、負極電位Veeではなく基準電位Vrefに対して源信号をプルダウンしている。このため、上段側トランジスタQ1をオフ状態とすることはできても、下段側トランジスタQ2を使ってプッシュプル回路3の出力(駆動信号)を負極電位Veeに引き込む作用は強くはない。従って、プッシュプル回路3の入力側では、プッシュプル回路3の増幅動作を停止させて、駆動信号の電位を大きく下げる制御は限定的である。
一方、プッシュプル回路3の出力側では、保護回路6によって駆動信号の信号レベルが低下している。プッシュプル回路3は、プッシュプル回路3への入力に応じた駆動信号を出力しようとするため、プッシュプル回路3の理想的な出力(駆動信号の電位)と、実際の駆動信号の電位との間に差異が生じることになる。この差異を縮小するために、プッシュプル回路3は、通常時よりも高い負荷で動作することになる。具体的には、通常動作時には、上段側トランジスタQ1のベース−エミッタ間電圧Vbeは一般的に0.6ボルト程度であるが、プッシュプル回路3の出力側(駆動信号)の信号レベルが低下することによって、エミッタの電位が低下することになるので、ベース−エミッタ間電圧Vbeが0.6ボルトよりも大きくなる。これによって、上段側トランジスタQ1は、ベース電流が過剰に流れる過飽和状態となる。そして、遮断回路5が動作してもコレクタ電流が迅速に低下せず、駆動信号の信号レベルも迅速に低下しない可能性がある。
このため、本実施形態では、上段側トランジスタQ1のベース−コレクタ間に、ベースからコレクタに向かう方向を順方向としてダイオードD1が接続されている。ダイオードD1の順方向電圧は、上段側トランジスタQ1のベース−エミッタ間の飽和電圧以下であることが好ましい。ダイオードD1を接続することによって、上述した過剰なベース電流は、このダイオードD1を介してベースからコレクタに流れ、上段側トランジスタQ1が過飽和状態となることが抑制される。これにより、遮断回路5が動作した場合に、速やかにコレクタ電流が低下するので、駆動信号の信号レベルも迅速に低下することになる。尚、ダイオードD1は、接合型ダイオードに比べて順方向電圧が低いショットキーバリアダイオードであると好適である。
以下、スイッチング素子駆動回路1の保護動作時のシミュレーション波形の一例を示す図2と、比較例のシミュレーション波形の一例を示す図3とを参照して説明する。図2及び図3の上段側の波形図は、プッシュプル回路3の上段側トランジスタQ1のベース電流(実線)とコレクタ電流(一点鎖線)とを示し、図2及び図3の下段側の波形図は、プッシュプル回路3から出力される駆動信号(スイッチング素子TRのゲート端子)を示している。図2は、図1に示す回路ブロックを有するスイッチング素子駆動回路1のシミュレーション波形を示しており、図3は、プッシュプル回路3にダイオードD1がない形態の回路のシミュレーション波形を示している。
図2及び図3は、時刻t1において駆動信号の源信号を入力して駆動信号をハイレベル(概ね正極電位Vcc)にし、駆動信号が定常状態となっている状態で過電流が生じたとしてシミュレーションを行った波形図を示している。駆動信号が定常状態となっている時刻t2においてシャント電位P1が上昇して、クランプ回路4がクランプ動作を開始している。図2及び図3に示すように、クランプ動作の開始により、時刻t2以降、駆動信号の信号レベルがクランプ電位まで低下する。そして、時刻t3において、遮断回路5による遮断動作が開始される。時刻t3までの駆動信号については、図2及び図3は共通しており、本実施形態のスイッチング素子駆動回路1と比較例の回路とで差異はない。
但し、ベース電流及びコレクタ電流に着目すると、クランプ回路4によるクランプ動作を開始した後から遮断回路5による遮断動作を開始するまでの間(時刻t2〜時刻t3)の波形に差異が見られる。図2に示すように、本実施形態のスイッチング素子駆動回路1の場合には、クランプ回路4がクランプ動作を開始しても、ベース電流が増加していない。つまり、上述したように、過剰となるベース電流は、バイパス路を形成するダイオードD1によってコレクタ側に流れ、ベース電流の増加が抑制されている。過飽和状態を生じさせるベース電流の増分は、ダイオードD1を介してコレクタ電流として出力されている。上段側トランジスタQ1が過飽和状態とならないことにより、時刻t3において遮断回路5が遮断動作を開始すると、コレクタ電流は迅速に低下し、駆動信号の信号レベルも迅速に低下する。
一方、ダイオードD1を有さない比較例の回路では、図3に示すようにベース電流が過剰に流れて上段側トランジスタQ1が過飽和状態となる。上段側トランジスタQ1は、プッシュプル回路3への入力(駆動信号の源信号)の信号レベルが上段側トランジスタQ1をオフ状態にできる電位となるまで(時刻t4まで)、コレクタ電流を流し続け、駆動信号の信号レベルも低下しにくくなっている。
以上説明したように、上段側トランジスタQ1のベース−コレクタ間に、ベースからコレクタに向かう方向を順方向としてダイオードD1が備えられることで、過剰となるベース電流をコレクタ側に流すことができる。従って、保護回路6によってプッシュプル回路3の出力側の電位を低下させても、上段側トランジスタQ1が過飽和状態となることを抑制して、保護回路6によって駆動信号の電位を適切に低下させることができる。即ち、本実施形態のスイッチング素子駆動回路1によれば、制御対象のスイッチング素子TRが過電流状態となった場合に、迅速にスイッチング素子TRをオフ状態に制御して過電流を抑制することができる。
〔実施形態の概要〕
以下、上記において説明したスイッチング素子駆動回路(1)の概要について簡単に説明する。
以下、上記において説明したスイッチング素子駆動回路(1)の概要について簡単に説明する。
1つの態様として、ソース端子又はエミッタ端子を接地端子とし、当該接地端子に基準電位(Vref)が接続されたスイッチング素子(TR)の制御端子に、前記基準電位(Vref)に対して正負電位を有する駆動信号を与えて、前記スイッチング素子(TR)を駆動するスイッチング素子駆動回路(1)は、前記基準電位(Vref)に対して正の電位(Vcc)を有する正極電源に接続された上段側トランジスタ(Q1)と前記基準電位(Vref)に対して負の電位(Vee)を有する負極電源に接続された下段側トランジスタ(Q2)とが直列接続され、前記駆動信号の源信号の駆動力を増幅して前記駆動信号を出力するプッシュプル回路(3)と、前記スイッチング素子(TR)が過電流状態であることを検出する過電流検出回路(7)と、前記過電流検出回路(7)の検出結果に基づいて、前記プッシュプル回路(3)から前記制御端子に入力される前記駆動信号の電位を低下させる保護回路(6)と、ベースからコレクタに向かう方向を順方向として、前記上段側トランジスタ(Q1)のベース−コレクタ間に接続されたダイオード(D1)と、を備える。
保護回路(6)によって駆動信号の電位が低下すると、プッシュプル回路(3)の上段側スイッチング素子(Q1)のエミッタの電位が低下することになり、ベース−エミッタ間電圧が、定常状態よりも高くなってしまう場合がある。その結果、ベース電流が定常状態よりも多く流れ、上段側スイッチング素子(Q1)が過飽和状態となる可能性がある。上段側スイッチング素子(Q1)が過飽和状態となると、保護回路(6)によって駆動信号の電位を低下させようとしても、上段側スイッチング素子(Q1)を介して駆動信号に電力が供給され続けるため、駆動信号の電位の低下の妨げとなる。本構成によれば、上段側トランジスタ(Q1)のベース−コレクタ間に、ベースからコレクタに向かう方向を順方向としてダイオード(D1)が備えられることで、ベース電流をコレクタ側に流すことができるので、上段側スイッチング素子(Q1)が過飽和状態となることを抑制して、保護回路(6)によって駆動信号の電位を適切に低下させることができる。即ち、本構成によれば、制御対象のスイッチング素子(TR)が過電流状態となった場合に、迅速にスイッチング素子(TR)をオフ状態に制御して過電流を抑制することができるスイッチング素子駆動回路(1)を提供することができる。
ここで、前記ダイオード(D1)は、前記上段側トランジスタ(Q1)のベース−エミッタ間の飽和電圧以下の順方向電圧により導通する素子であると好適である。
上段側スイッチング素子(Q1)のベース−エミッタ間の電圧に比べて、ベース−コレクタ間の電圧が低いと、過飽和状態を作り出す過剰なベース電流が、ベース−エミッタ間に流れずに、ベース−コレクタ間を流れる。従って、ベース電流の増加を適切に抑制することができる。
また、前記ダイオード(D1)は、ショットキーバリアダイオードであると好適である。
一般的な接合型トランジスタのベース−エミッタ間はダイオード構造を有しており、ベース−エミッタ間にはそのダイオード構造に応じた順方向電圧降下が生じる。ショットキーバリアダイオードは、一般的なPN接合のダイオードに比べて順方向電圧降下が小さいという特性を有する。従って、上段側スイッチング素子(Q1)のベース−エミッタ間の電圧に比べて、ベース−コレクタ間の電圧を低くすることができる。上段側スイッチング素子(Q1)が過飽和状態となる場合には、ベース−エミッタ間の電圧は定常時よりも高くなるため、ベース−コレクタ間の電圧との差はより大きくなるので、過飽和状態を作り出す過剰なベース電流はベース−コレクタ間を流れやすくなる。従って、ダイオード(D1)がショットキーバリアダイオードであることで、ベース電流の増加を適切に抑制することができる。
また、前記保護回路(6)は、前記駆動信号の電位を、前記基準電位(Vref)に対して正の予め規定されたクランプ電位に低下させるクランプ回路(4)と、前記駆動信号の電位を前記負極電源の電位(Vee)に向かって低下させる遮断回路(5)とを備えると好適である。
一般的にクランプ回路(4)は、ツェナーダイオード(D2)などの電圧レギュレーション回路を用いて、高速な動作が可能な回路として構成される。従って、過電流検出回路(7)の検出結果に基づいて、迅速に駆動信号の電位を低下させることができる。遮断回路(5)は、スイッチング素子(TR)をオフ状態に制御する信号レベルである負極電源の電位(Vee)に向かって駆動信号の電位を低下させることができるので、より確実に駆動信号の電位を低下させることができる。一方、遮断回路(5)は、クランプ回路(4)に比べて動作開始が遅れる場合がある。本構成のように、保護回路(6)を特性の異なる2種類の回路によって構成することで、迅速且つ適切に駆動信号の電位をプッシュプル回路(3)の出力側で低下させることができる。
また、前記プッシュプル回路(3)に入力される前記源信号は、前記基準電位(Vref)に対してプルダウン抵抗(R1)を介して接続され、前記過電流検出回路(7)の検出結果に基づいて、ハイインピーダンス状態となる信号であると好適である。
保護回路(6)はプッシュプル回路(3)の出力側において駆動信号の電位を低下させる。プッシュプル回路(3)の入力側において駆動信号の源信号の信号レベルをオフ状態とすれば、駆動信号の電位も追従して低下させることができる。本構成によれば、過電流検出回路(7)の検出結果に基づいて、源信号の出力が制限されてハイインピーダンス状態となるが、プルダウン抵抗(R1)による信号遅延により源信号の信号レベルがオフ状態となるまでに遅延時間が生じる。この間、プッシュプル回路(3)は上段側スイッチング素子(Q1)からの電力供給を継続するため、保護回路(6)による駆動信号の電位の低下が妨げられることになる。しかし、上述したように、上段側トランジスタ(Q1)のベース−コレクタ間にダイオード(D1)を備えることによって、適切に駆動信号の電位を低下させることができる。即ち、段側トランジスタ(Q1)のベース−コレクタ間にダイオード(D1)を備える本構成のスイッチング素子駆動回路(1)は、源信号が、プルダウン抵抗(R1)を介して接続され、過電流検出回路(7)の検出結果に基づいて、ハイインピーダンス状態となる場合に有用である。
1 :スイッチング素子駆動回路
3 :プッシュプル回路
4 :クランプ回路
5 :遮断回路
6 :保護回路
7 :過電流検出回路
21 :過電流判定部
D1 :ダイオード
Q1 :上段側トランジスタ
Q2 :下段側トランジスタ
R11 :シャント抵抗(過電流検出回路)
TR :スイッチング素子
Vbe :ベース−エミッタ間電圧
Vcc :正極電位(基準電位に対して正の電位を有する正極電源の電位)
Vee :負極電位(基準電位に対して負の電位を有する負極電源の電位)
Vref :基準電位
3 :プッシュプル回路
4 :クランプ回路
5 :遮断回路
6 :保護回路
7 :過電流検出回路
21 :過電流判定部
D1 :ダイオード
Q1 :上段側トランジスタ
Q2 :下段側トランジスタ
R11 :シャント抵抗(過電流検出回路)
TR :スイッチング素子
Vbe :ベース−エミッタ間電圧
Vcc :正極電位(基準電位に対して正の電位を有する正極電源の電位)
Vee :負極電位(基準電位に対して負の電位を有する負極電源の電位)
Vref :基準電位
Claims (5)
- ソース端子又はエミッタ端子を接地端子とし、当該接地端子に基準電位が接続されたスイッチング素子の制御端子に、前記基準電位に対して正負電位を有する駆動信号を与えて、前記スイッチング素子を駆動するスイッチング素子駆動回路であって、
前記基準電位に対して正の電位を有する正極電源に接続された上段側トランジスタと前記基準電位に対して負の電位を有する負極電源に接続された下段側トランジスタとが直列接続され、前記駆動信号の源信号の駆動力を増幅して前記駆動信号を出力するプッシュプル回路と、
前記スイッチング素子が過電流状態であることを検出する過電流検出回路と、
前記過電流検出回路の検出結果に基づいて、前記プッシュプル回路から前記制御端子に入力される前記駆動信号の電位を低下させる保護回路と、
ベースからコレクタに向かう方向を順方向として、前記上段側トランジスタのベース−コレクタ間に接続されたダイオードと、を備えるスイッチング素子駆動回路。 - 前記ダイオードは、前記上段側トランジスタのベース−エミッタ間の飽和電圧以下の順方向電圧により導通する素子である、請求項1に記載のスイッチング素子駆動回路。
- 前記ダイオードは、ショットキーバリアダイオードである、請求項1又は2に記載のスイッチング素子駆動回路。
- 前記保護回路は、前記駆動信号の電位を、前記基準電位に対して正の予め規定されたクランプ電位に低下させるクランプ回路と、前記駆動信号の電位を前記負極電源の電位に向かって低下させる遮断回路とを備える、請求項1から3の何れか一項に記載のスイッチング素子駆動回路。
- 前記プッシュプル回路に入力される前記源信号は、前記基準電位に対してプルダウン抵抗を介して接続され、前記過電流検出回路の検出結果に基づいて、ハイインピーダンス状態となる信号である、請求項1から4の何れか一項に記載のスイッチング素子駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018132310A JP2020010574A (ja) | 2018-07-12 | 2018-07-12 | スイッチング素子駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018132310A JP2020010574A (ja) | 2018-07-12 | 2018-07-12 | スイッチング素子駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020010574A true JP2020010574A (ja) | 2020-01-16 |
Family
ID=69152495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018132310A Pending JP2020010574A (ja) | 2018-07-12 | 2018-07-12 | スイッチング素子駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020010574A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111555596A (zh) * | 2020-04-27 | 2020-08-18 | 杭州电子科技大学 | 一种具有可调负压的SiC MOSFET栅极串扰抑制驱动电路 |
CN116667713A (zh) * | 2023-07-26 | 2023-08-29 | 成都利普芯微电子有限公司 | 一种电机预驱动电路及电机控制系统 |
-
2018
- 2018-07-12 JP JP2018132310A patent/JP2020010574A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111555596A (zh) * | 2020-04-27 | 2020-08-18 | 杭州电子科技大学 | 一种具有可调负压的SiC MOSFET栅极串扰抑制驱动电路 |
CN111555596B (zh) * | 2020-04-27 | 2021-05-07 | 杭州电子科技大学 | 一种具有可调负压的SiC MOSFET栅极串扰抑制驱动电路 |
CN116667713A (zh) * | 2023-07-26 | 2023-08-29 | 成都利普芯微电子有限公司 | 一种电机预驱动电路及电机控制系统 |
CN116667713B (zh) * | 2023-07-26 | 2023-10-31 | 成都利普芯微电子有限公司 | 一种电机预驱动电路及电机控制系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6197685B2 (ja) | ゲート駆動回路 | |
US7368972B2 (en) | Power transistor control device | |
JP5293740B2 (ja) | 電力用半導体素子の駆動回路 | |
JP5776658B2 (ja) | 半導体駆動装置 | |
JP5675190B2 (ja) | パワートランジスタを制御する装置 | |
EP0817381A2 (en) | Semiconductor device drive circuit | |
US10177758B2 (en) | Driver for a P-channel MOSFET | |
JP2008054098A (ja) | 電圧駆動型素子の駆動回路 | |
JP2790496B2 (ja) | 増幅回路 | |
JP2020010574A (ja) | スイッチング素子駆動回路 | |
JP2010130557A (ja) | ゲート駆動装置 | |
US11545972B2 (en) | Overcurrent protection circuit for switching element turned on and off based on control voltage | |
JP4901083B2 (ja) | ゲート駆動装置 | |
JP6456524B2 (ja) | バッファ回路及び半導体装置 | |
US7119586B2 (en) | Circuit arrangement for control of a semiconductor circuit | |
JP2009017723A (ja) | 電流増幅半導体素子の駆動回路 | |
JP2004119842A (ja) | 電力用半導体素子の駆動回路 | |
JP2000101408A (ja) | パワー半導体素子のゲート駆動回路 | |
JP2002153043A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
CN220492642U (zh) | 开关控制电路与电子设备 | |
JP7111273B1 (ja) | ゲート駆動装置 | |
JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
JPS6086916A (ja) | 電子切換装置 | |
JP3477566B2 (ja) | 過電流保護機能を有するゲート駆動回路 | |
JP2012080488A (ja) | ゲート駆動回路 |