JP2020010019A - ＧａＮ系発光ダイオードの製造方法 - Google Patents

ＧａＮ系発光ダイオードの製造方法 Download PDF

Info

Publication number
JP2020010019A
JP2020010019A JP2019098598A JP2019098598A JP2020010019A JP 2020010019 A JP2020010019 A JP 2020010019A JP 2019098598 A JP2019098598 A JP 2019098598A JP 2019098598 A JP2019098598 A JP 2019098598A JP 2020010019 A JP2020010019 A JP 2020010019A
Authority
JP
Japan
Prior art keywords
layer
chamber
atmosphere
magnesium
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019098598A
Other languages
English (en)
Other versions
JP7382156B2 (ja
Inventor
マシュー チャールズ
Matthew Charles
マシュー チャールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2020010019A publication Critical patent/JP2020010019A/ja
Application granted granted Critical
Publication of JP7382156B2 publication Critical patent/JP7382156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】ＧａＮ系発光ダイオードにおいて、機能するトンネル接合部の製造方法を提供する。【解決手段】バッファ層５，Ｎ型ドープＡｌＧａＮ層４，多重量子井戸層３で覆われた基板６を気相エピタキシャル成長チャンバ内に維持し、ゼロではない第１の濃度のアンモニアを有する雰囲気のチャンバ内において、マグネシウムでＰ型ドープされたＰ型ドープＡｌＧａＮ層２をエピタキシャル堆積し、マグネシウムが供給されていないチャンバ内の雰囲気中でＰ型ドープＡｌＧａＮ層上へＧａＮ層をエピタキシャル堆積し、チャンバ内の雰囲気を少なくとも第１の濃度の３分の１に等しいアンモニアの第２の濃度を有する状態に保ちながらＧａＮ層を除去し、ｐ型ドープＡｌＧａＮ層とのトンネル接合を形成するように、Ｎ型ドープＡｌＧａＮ層１をエピタキシャル堆積する。【選択図】図６

Description

本発明は、ＧａＮ系発光ダイオードに関し、特にそのような発光ダイオードを製造する方法に関する。
ＧａＮ合金層を含む発光ダイオードの製造は、これらの層のいくつかにＰ型ドーパントをドープすることを含む。アクセプタのレベルが深いため、Ｐ型ドーピングは実行が比較的困難である。したがって、周囲温度でのＰ型ドーパントのイオン化の割合は比較的低いままである。この比較的低いイオン化エネルギーのために、ＧａＮ合金層のためのＰ型ドーパントとして、しばしばマグネシウムが用いられる。それにもかかわらず、ＧａＮ合金中のマグネシウムの溶解度（solubility）は低いままである。そのため、意図的にマグネシウムをドープしないでＰ型ドープＧａＮ合金層とＧａＮ層を重ね合わせると、ＮＩＤと呼ばれるこの最後のＧａＮ層にマグネシウムが見いだされる。ｐＧａＮ合金層との界面からのＮＩＤのＧａＮ合金層中のマグネシウム濃度の減少は比較的遅いため、約１００ｎｍの厚さのＮＩＤのＧａＮ合金層上にかなりの濃度のマグネシウムが観察され得る。
ＧａＮ系発光ダイオードの製造のために、層のスタックが製造され、製造工程中に堆積される最後の機能層は、一般にドーパントとしてマグネシウムを使用するｐＧａＮ合金の層である。次に、当該スタックの上面にコンタクト電極を形成しなければならない。この構造では、マグネシウム濃度の低減は制限的ではない。しかしながら、スタック上面の接触抵抗を改善するため、出版物‘InGaN based micro light emitting diodes featuring a buried GaN tunnel junction’，２０１５年，Applied Physics Letters，107，051107に記載された方法は、トンネル接合を形成するためにｐＧａＮ合金層上にｎＧａＮ合金層を使用する。
ｎＧａＮ及びｐＧａＮ合金層がＭＯＣＶＤエピタキシーステップによって形成される場合、ｎＧａＮ合金層はかなりの濃度のマグネシウムを有する。そのため、トンネル接合部が機能しなくなってしまう。
M. Malinverni 他２名，「InGaN based micro light emitting diodes featuring a buried GaN tunnel junction」，Applied Physics Letters，（米国），２０１５年８月３日，１０７巻，５号
本発明の目的は、これらの欠点のうちの１つ以上を克服することである。したがって、本発明は、添付の特許請求の範囲で定義されているように、発光ダイオードを製造する方法に関する。
また、本発明は、従属請求項の変形例に関する。当業者であれば、明細書又は従属請求項の変形例の各特徴は、必ずしも中間一般化を構成することなく、独立請求項の特徴と独立して組み合わせることができることを理解するであろう。
本発明のさらなる特徴及び利点は、添付の図面を参照しながら非限定的な例として提供される以下の説明から明らかになるだろう。
図１は、本発明に係る製造方法を用いて製造された多層構造の概略断面図である。 図２は、本発明の一実施形態に係る製造方法のステップにおける概略断面図である。 図３は、本発明の一実施形態に係る製造方法のステップにおける概略断面図である。 図４は、本発明の一実施形態に係る製造方法のステップにおける概略断面図である。 図５は、本発明の一実施形態に係る製造方法のステップにおける概略断面図である。 図６は、本発明の一実施形態に係る製造方法のステップにおける概略断面図である。 図７は、製造方法に応じた、多層構造体の厚さ方向におけるマグネシウム濃度の比較図である。 図８は、本発明の別の態様に係る製造方法の変形例に応じた、多層構造体の厚さ方向におけるマグネシウム濃度の比較図である。
本実施形態では、発光ダイオード９０は、以下のものを含む。
−バッファ層５上に形成されたＮ型ドープＡｌＧａＮ層４。
−層４上に形成された多重量子井戸層（multiple quantum well layer）３。
−層３上に形成されたＰ型ドープＡｌＧａＮ層２。
−層２の上に形成されたＮ型ドープＡｌＧａＮ層１。
層１と層２とを組み合わせるとトンネル接合（tunnel junction）が形成される。トンネル接合を形成するための層１及び層２の材料の適切な組み合わせは、それ自体当業者に知られている。層１の上面は、図示を省略するが、電極のための接触界面を形成するように意図されている。発光ダイオード９０は、可視又は紫外線スペクトルの発光を有するＧａＮタイプのものである。
基板６はそれ自体既知の構造を有する。基板６は、絶縁体又は真性若しくはドープされたシリコン型半導体又はＳｉＣ、サファイア、さらにはＡｌＮ又はＧａＮであってもよい。基板６は、典型的に、約３５０μｍから１．５ｍｍの厚さであってもよく、約１０ｍｍから３００ｍｍの直径を有していてもよい。
基板６とバッファ層５との間には、図示しないアダプテーション層を介在させてもよい。バッファ層５は、例えば、非意図的ドープ型のＧａＮからなる。
ＡｌＧａＮ層４は、例えば、典型的に１×１０１７ｃｍ−３から１×１０１９ｃｍ−３までの濃度のシリコン又はゲルマニウムでのＮ型ドーピングを有する。
多重量子井戸層３は、それ自体既知の構造を有し、例えば、ＧａＮ層とＩｎＧａＮ層との積層体、又は、ＡｌＧａＮ／ＧａＮ層の積層体、又は、ＡｌｘＧａ（１−ｘ）Ｎ／ＡｌｙＧａ（１−ｙ）Ｎ層（ここでｘ≠ｙ）の積層体のいくつかが交互に積層されたものを含んでいてもよい。
Ｐ型ドープＡｌＧａＮ層２は、例えば、それ自体既知の方法で、典型的に５０ｎｍから４００ｎｍまでの厚さ、及び、典型的に１×１０１８ｃｍ−３から１×１０２０ｃｍ−３までのマグネシウムの化学濃度を有していてもよい。この場合のＰ型ドーピングは、層２のＡｌＧａＮに導入されたマグネシウムのイオン化によって得られる。また、層２は、他のいずれのＧａＮ合金からも製造することができる。
Ｎ型ドープＡｌＧａＮ層１は、例えば、それ自体既知の方法で、典型的に２０ｎｍから２００ｎｍまでの厚さ、及び、典型的に１×１０１８ｃｍ−３から１×１０２０ｃｍ−３までのＮ−ドーパント濃度を有していてもよい。ドーパントの濃度は、接合部の隣で大きく、表面に向かって低くすることができる。また、層１は、他の任意のＧａＮ合金、例えばＩｎＧａＮ合金からも製造することができる。
層２に一体化するのが困難であるマグネシウムが層１に入り、当該マグネシウムがトンネル接合を形成するのを困難にすることを防ぐことは重要である。
図２乃至図６は、本発明の一実施形態に係る製造方法の様々なステップを示す概略断面図である。
図２は、前述のように、バッファ層５、ＡｌＧａＮ層４及び多重量子井戸層３で覆われた基板６を備え、それ自体公知の方法によって得ることができる、形成中の多層構造９を示している。
図３は、それ自体知られているパラメータに従った、ｐＡｌＧａＮ層２０の堆積を示している。例えば、構造９を気相エピタキシャル成長チャンバ（図示せず）内に配置することによって、チャンバ内に、ガリウム（例えば、ＴＭＧａ）、アルミニウム（例えば、ＴＭＡｌ）、マグネシウム（例えば、Ｃｐ２Ｍｇ）、アンモニア、水素及び窒素の前駆体を含む混合物を有するガス雰囲気（gaseous atmosphere）が作り出される。当該ステップの混合物中のアンモニア分圧は典型的に２０００から８０００Ｐａまでの間である。チャンバ内の雰囲気中のガスの濃度は、チャンバ内の全圧に対するこのガスの分圧の比として表すことができる。マグネシウムの分圧は、所望の濃度のマグネシウムが層２に対して得られることを可能にするレベルに設定される。例えば、少なくとも１×１０１９ｃｍ−３、さらに少なくとも１×１０２０ｃｍ−３に等しいマグネシウムの平均化学濃度を所望の濃度としてもよい。層２０をエピタキシャル成長させるためのチャンバ内の温度は、例えば、１０００℃である。ｐＡｌＧａＮ層２０の堆積は、５０ｎｍから４００ｎｍまでの厚さで行われることが好ましい。
図４は、実施形態に係る製造方法の他のステップを示す図である。構造９を気相エピタキシャル成長チャンバ内に維持することによって、チャンバ内のガス雰囲気は、チャンバの雰囲気からマグネシウムの供給を除去することによって修正される。したがって、チャンバは、ガリウム、アンモニア、二水素（dihydrogen）及び窒素を含む混合物を有するエピタキシャル成長ガス雰囲気に保たれる。このようにして、非意図的ドープ型のＧａＮ層を形成する条件で、ｐＡｌＧａＮ層２０の上にＧａＮ層２１が、引き続き、堆積される。
層２１を堆積させるための混合物におけるアンモニア分圧は、当該ステップにおいて通常４０００Ｐａから１５０００Ｐａまでの間である。層２１のエピタキシャル成長を生じさせるためのチャンバ内の温度は、例えば１０５０℃である。ＧａＮ層２１の堆積は、５０ｎｍから２００ｎｍまでの厚さで行われることが好ましい。層２０の体積の際に用いられるマグネシウムの記憶効果（memory effect）のため、層２１はマグネシウムも含む。マグネシウムの濃度は、層２０との界面から離れるにつれて層２１内で徐々に減少する。
図５に示される構成を得るために、多層構造９はエピタキシャル成長チャンバ内に維持される。次いで、チャンバ内の雰囲気は、層２１及び層２０の上部の少なくとも一方を除去するための条件下に置かれる。
第１の解決策によれば、この場合において、当該除去ステップのためのチャンバ内の雰囲気は、層２０を堆積する際の雰囲気のアンモニア濃度Ｃｄ１の最大３分の１に等しいアンモニア濃度Ｃｇ１を示す。さらに、濃度Ｃｇ１は最大で濃度Ｃｄ１の１０％に等しいことが好ましい。この場合において、除去ステップは、層２１全体の除去を含む。当該除去は、層２１の脱離メカニズム（desorption mechanism）によって行われる。
エッチング／除去プロセスを安定させるため、当該除去ステップにおける雰囲気のアンモニア濃度Ｃｇ１はゼロではないことが好ましい。当該除去ステップのためのチャンバ内の雰囲気中のアンモニアＣｇ１の濃度は、例えば、濃度Ｃｄ１の少なくとも４％に等しくてもよく、例えば、濃度Ｃｄ１の５％に等しくてもよい。
前駆体層の上部の除去は、マグネシウム濃度の減衰勾配をより著しくするために、少なくとも２０ｎｍに等しい厚さにわたって実施されることが好ましい。
当該除去ステップを実施するために用いられる雰囲気も二水素を含み、また、当該除去は１０５０℃の温度で実施される。このような除去条件下において、アンモニア濃度Ｃｄ１の５％のアンモニア濃度Ｃｇ１又は２００Ｐａから３００Ｐａまでのアンモニア分圧を有する層２１に対して、２μｍ／時間のエッチング速度が得られた。
第２の解決策によれば、当該除去ステップのためのチャンバ内の雰囲気において、アンモニアの濃度は、この場合において、ゼロである。この場合において、除去ステップは、層２１全体の除去を含む。当該除去は、層２１の脱離メカニズムによって行われる。
前駆体層の上部の除去は、マグネシウム濃度の減衰勾配をより著しくするために、少なくとも２０ｎｍに等しい厚さにわたって実施されることが好ましい。
この除去ステップを実施するために用いられる雰囲気は二水素を含み、また、当該除去は１０５０℃の温度で実施される。このような除去条件下において、層２１に対して１２μｍ／時間のエッチング速度が得られた。
層２０は、層２１のエッチング後のストップ層として用いられるか（層２０はＡｌＧａＮから形成され、一方、層２１はＧａＮから形成される）、又は、除去条件を保ちながら追加のエッチングを受ける。次いで、図５に示すように、層２０から層２が得られる。層２１がＧａＮからなる場合、及び、層２０がＡｌＧａＮからなる場合、当該層２０は、本来的に、エピタキシャルチャンバ内の層２１のエッチング条件のための停止層を形成する。層２０を停止層として使用することにより、層２１をエッチングするステップの適切な制御を確実にしながら、製造方法のばらつきを制限することが可能になる。しかしながら、ＡｌＧａＮから層２１を製造することも考えられる。ストップ層を形成せずに、層２０もＧａＮとすることができることは既に述べた。
図６は、層２上への層１の堆積を示す。図示の例では、Ｎ型ドープＡｌＧａＮ層１のエピタキシャル堆積が層２上に実施されている。層１は、当該層１が堆積された後、メカノポリシング工程（a step of mecano-polishing）において研磨されてもよい。
発光ダイオードを製造するための方法の追加のステップ（例えば、層１上における、画素としての電極パターンの形態での電極の形成、又は、層４の分極コンタクト（polarization contact）の形成）は、これらのステップはそれ自体当業者に知られているため、さらに詳細には説明されない。
変形例として、層２と層１との間に（例えば、２ｎｍから５ｎｍまでの厚さで）ＩｎＧａＮ層を堆積することも、トンネル接合の性能を改善するという観点から考えられ得る。
分極によるドーピングを促進するために、層１又は層２の厚さ方向においてアルミニウムの濃度を変えることも考えられる。
層２０のエピタキシャル成長において、マグネシウムは、アンモニアに由来する水素によってパッシベーション（passivated）されてもよい。層１の存在によって、水素の除去が複雑になる可能性がある。犠牲層２１の除去に続いて、ジパッシベーションアニーリング（depassivation annealing）を実行してもよい。次いで、水素の取り込み及びマグネシウムのパッシベーションを回避するため、窒素前駆体としてのヒドラジン（hydrazine）（又は水素を発生しない他の任意の分子）と共に、窒素をキャリアガスとして使用する。
図７は、当該製造方法に応じた、多層構造の深さにおける位置Ｄに応じたマグネシウムＣの濃度の比較図である。深さＤ＝ゼロは、構造９の層１の上面に対応する。０．２７μｍの深さは、層１と層２との間の界面に対応する。
破線の曲線は、ｐＧａＮ層２のエピタキシャル堆積の直後にＧａＮ層１がエピタキシャル堆積される従来技術の方法に従って製造された構造に対応する。点線の曲線は、ｐＧａＮ層２の堆積とＧａＮ層１の堆積との間に５分間のアニールが行われる従来技術の方法に従って製造された構造に対応し、当該アニーリングの間、チャンバの雰囲気からガリウム（ＴＭＧａ）が除去される。実線の曲線は、本発明の実施形態に係る製造方法で得られた構造９に対応する。
なお、一方では、従来技術に係る方法では、マグネシウムの濃度を層２との界面に対して１０分の１に減らすために、少なくとも１００ｎｍの厚さのＧａＮ層１が必要である。アニーリングステップを実施する従来技術による方法であっても、このようなＧａＮ層１の厚さは、層２との界面に対してマグネシウムの濃度を１０分の１に減少させるために必要である。
これとは対照的に、本発明の実施形態に従って製造された構造９の場合、マグネシウムの濃度は、ＧａＮ層１の厚さが約３０ｎｍになると１０分の１になる。
このように、本発明の製造方法によれば、層２上に形成されたＡｌＧａＮ層１中のマグネシウム濃度の低減率を高めることができる。従って、本発明によれば、層２上に形成されたＡｌＧａＮ層１中のマグネシウム濃度の減少勾配は特に急峻である。したがって、ＡｌＧａＮ層２の特性を変えることなく、ＡｌＧａＮ層１上に導電性電極を形成することが容易になる。このような結果は、構造体９がエピタキシャルチャンバ内に維持されるため、層１と層２との間の界面を汚染することなく得られる。また、製造方法は、当該方法のこれらの様々なステップの間、構造９がエピタキシャルチャンバ内に維持されるため、比較的迅速に実施される。
これは、可視スペクトル内に実質的に位置する発光スペクトルを有する発光ダイオードに特に有効であるが、紫外スペクトル内に実質的に位置する発光スペクトルを有する発光ダイオードにも適用することができる。
層２より上側におけるマグネシウム濃度の減少速度をさらに増大させるため、当該方法は以下のステップの交互に実施することが好ましい。
−層２１を部分的に除去する。
−非意図的ドープ型の層を形成するための条件を有するＧａＮ層のエピタキシャル成長。
例えば、そのようなステップが少なくとも１０回、交互に実施されてもよい。
この場合、層２１を除去するステップは、チャンバの雰囲気中のアンモニアの濃度を一定濃度に保ちながら実施されることが好ましい。このような除去によって、工業プロセスを迅速に実施するのに十分に速い除去速度と、除去プロセスを適切に制御するのに十分遅い除去速度との双方を実現することができる。さらに、このような除去は、層２０の堆積の場合と同じ温度条件下で実行することができるため、事前に構造を冷却する必要性を回避することができる。
しかしながら、層２０のエピタキシャル堆積に続いて、チャンバ内の他の雰囲気で除去プロセスを実施することも考えられる。例えば、除去ステップを実施するためにＣｌ２又はＨＣｌをチャンバ内に導入してもよい。Ｃｌ２の使用は、５００℃から８００℃までの低温でエッチングすることを可能にするという特別な利点を有し、このことは、可視光を放射する、インジウムを含有する量子井戸を有するＬＥＤにとって興味深く、１０５０℃の熱収支が使用された場合には安定ではないであろう。
本発明の他の独立した側面によれば、層２０（層２の前駆体）を形成するステップは、当該層２０の底部におけるマグネシウムの濃度の勾配が非常に鋭くなるように実施されてもよい。このような鋭い濃度勾配を有する場合、さらに薄い層２を使用することができる。
当該目的のため、図３を参照して説明したｐＡｌＧａＮ前駆体層２０を堆積するステップは以下のように実施されてもよい。多層構造９が気相エピタキシャル成長チャンバ内に配置される際、ｐＡｌＧａＮ前駆体層のエピタキシャル成長条件が確立される前に、層の表面は予めマグネシウムで飽和される。表面のマグネシウム飽和を達成するためのマグネシウム前駆体のチャンバへの添加は、少なくとも１０秒に等しい期間にわたって実施されることが好ましい。表面がマグネシウムで飽和されると、ｐＡｌＧａＮ層２０の堆積は、図３を参照して説明したエピタキシャル成長条件で開始される。飽和は、ガリウム前駆体を供給せずに、又は、非常に少量のガリウム前駆体とともに、マグネシウム前駆体を供給することによって実施される。
図８は、ｐＡｌＧａＮ層のエピタキシャル堆積前の、雰囲気中にマグネシウムを維持する期間に応じた、ｐＡｌＧａＮ層２の厚さ方向におけるマグネシウム濃度の比較図を示す。垂直線は、層２の底部に対応する。破線曲線は、ｐＡｌＧａＮ層のエピタキシャル堆積前に、エピタキシャルチャンバの雰囲気中にマグネシウムが維持されない製造方法に対応する。点線の曲線は、ｐＡｌＧａＮ層のエピタキシャル堆積前にエピタキシャルチャンバの雰囲気中にマグネシウムを３０秒間維持する製造方法に対応する。一点鎖線の曲線は、ｐＡｌＧａＮ層のエピタキシャル堆積前にエピタキシャルチャンバの雰囲気中にマグネシウムを９０秒間維持する製造方法に対応する。実線の曲線は、ｐＡｌＧａＮ層のエピタキシャル堆積前にエピタキシャルチャンバの雰囲気中にマグネシウムを１２０秒間維持する製造方法に対応する。エピタキシャル条件に入る前に雰囲気がマグネシウムで維持される時間が長くなればなるほど、層２の底部におけるマグネシウム濃度の勾配が急峻になることが分かる。
本発明は、発光ダイオードの画素のマトリックスを形成することを目的とした構造９に特に有利であることが証明されている。なぜなら、これらの部品の製造方法は、コンタクト用のメタライゼーションの選択に制約を課すため、トンネル接合は良好なコンタクトを維持しながら異なる金属の使用を可能にするからである。

Claims (15)

  1. 基板（６）を気相エピタキシャル成長チャンバ内に維持しながら、以下のステップを連続して含む発光ダイオード（９０）の製造方法。
    −ゼロではない第１の濃度のアンモニアを有する雰囲気の前記チャンバ内において、マグネシウムでＰ型ドープされた第１のＧａＮ合金層（２０）をエピタキシャル堆積すること。
    −マグネシウムが供給されていない前記チャンバ内の雰囲気中で前記第１の層（２０）上へ犠牲ＧａＮ合金層（２１）をエピタキシャル堆積すること。
    −犠牲層（２１）を除去するように、前記チャンバ内の雰囲気を、少なくとも前記第１の濃度の３分の１に等しいアンモニアの第２の濃度を有する状態に保つこと。
    −前記第１の層（２）とのトンネル接合を形成するように、第２のＮ型ドープＧａＮ合金層（１）をエピタキシャル堆積すること。
  2. 前記第１の堆積層（２）の前記合金がＡｌＧａＮである、請求項１に記載の製造方法。
  3. 前記第１の層（２）は、その厚さ方向にアルミニウム濃度勾配を有する、請求項２に記載の製造方法。
  4. 前記第１の堆積層（２）の厚さが５０〜４００ｎｍである、請求項１〜３の何れか一項に記載の製造方法。
  5. 前記犠牲層（２１）の合金は、前記第１の層（２０）の合金とは異なる、請求項１〜４の何れか一項に記載の製造方法。
  6. 前記第２の堆積層（１）の前記合金がＡｌＧａＮである、請求項１〜５の何れか一項に記載の製造方法。
  7. 前記エピタキシャル成長チャンバ内に維持された前記基板（６）が多重量子井戸層（３）で覆われ、前記第１の層（２）が前記多重量子井戸層（３）上に堆積される、請求項１〜６の何れかに記載の製造方法。
  8. 前記第２の層（１）上に導電性電極を堆積するステップをさらに含む、請求項１〜７の何れか一項に記載の製造方法。
  9. 前記第１の層（２）上にＩｎＧａＮ層を堆積するステップをさらに含み、前記第２の層（１）が前記ＩｎＧａＮ層上に堆積される、請求項１〜８の何れか一項に記載の製造方法。
  10. 犠牲層（２１）を除去する際、前記チャンバ内において、少なくとも２００Ｐａに等しいアンモニア分圧が保たれる、請求項１〜９の何れか一項に記載の製造方法。
  11. 前記犠牲層（２１）の除去が、二水素を含む前記チャンバ内の雰囲気で行われる、請求項１〜１０の何れか一項に記載の製造方法。
  12. 前記犠牲層（２１）の除去が、Ｃｌ２又はＨＣｌを含む前記チャンバ内の雰囲気で行われる、請求項１〜１０の何れか一項に記載の製造方法。
  13. 前記第１の層（２）のエピタキシャル堆積ステップの前に、前記第１の層（２）が堆積される表面（３）の前記ドーパントによる飽和ステップが先行する、請求項１〜１２の何れか一項に記載の製造方法。
  14. 前記犠牲層（２１）を除去する前記ステップが、前記犠牲層から少なくとも２０ｎｍの厚さを除去する、請求項１〜１３の何れか一項に記載の製造方法。
  15. 前記犠牲層（２１）を除去する前記ステップが、前記第１の層（２）が現れるまで続けられる、請求項１〜１４の何れか一項に記載の製造方法。
JP2019098598A 2018-05-29 2019-05-27 ＧａＮ系発光ダイオードの製造方法 Active JP7382156B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1854602 2018-05-29
FR1854602A FR3082053B1 (fr) 2018-05-29 2018-05-29 Procede de fabrication d’une diode electroluminescente de type gan

Publications (2)

Publication Number Publication Date
JP2020010019A true JP2020010019A (ja) 2020-01-16
JP7382156B2 JP7382156B2 (ja) 2023-11-16

Family

ID=63963100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019098598A Active JP7382156B2 (ja) 2018-05-29 2019-05-27 ＧａＮ系発光ダイオードの製造方法

Country Status (5)

Country Link
US (1) US10923620B2 (ja)
EP (1) EP3576165B1 (ja)
JP (1) JP7382156B2 (ja)
KR (1) KR102645592B1 (ja)
FR (1) FR3082053B1 (ja)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144962A (ja) * 1996-09-10 1998-05-29 Toshiba Corp 半導体発光素子およびその製造方法
JP2000164926A (ja) * 1998-11-24 2000-06-16 Sony Corp 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法
WO2002093658A1 (en) * 2001-05-17 2002-11-21 Emcore Corporation Nitride semiconductor led with tunnel junction
JP2003198045A (ja) * 2001-12-21 2003-07-11 Xerox Corp 半導体レーザ構造体
WO2005034301A1 (ja) * 2003-09-25 2005-04-14 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
JP2007039272A (ja) * 2005-08-03 2007-02-15 Furukawa Co Ltd ハイドライド気相成長装置、ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板
JP2007300050A (ja) * 2006-05-05 2007-11-15 Super Nova Optoelectronics Corp 窒化ガリウム系化合物半導体エピタキシー層構造とその製造方法
JP2011139067A (ja) * 2009-12-30 2011-07-14 Imec 半導体デバイスの製造方法および半導体デバイス
US20120015502A1 (en) * 2010-07-14 2012-01-19 Jie Cui p-GaN Fabrication Process Utilizing a Dedicated Chamber and Method of Minimizing Magnesium Redistribution for Sharper Decay Profile
KR20130070857A (ko) * 2011-12-20 2013-06-28 엘지이노텍 주식회사 발광 소자 및 그를 이용한 조명 시스템
JP2015002324A (ja) * 2013-06-18 2015-01-05 学校法人 名城大学 窒化物半導体発光素子
CN105161592A (zh) * 2015-07-29 2015-12-16 山东浪潮华光光电子股份有限公司 一种具有N型AlInGaN接触层的LED及其制备方法
KR20160049433A (ko) * 2014-10-24 2016-05-09 한국전자통신연구원 질화물계 발광 다이오드의 제조방법
WO2017079168A1 (en) * 2015-11-04 2017-05-11 The Regents Of The University Of California Iii-nitride tunnel junction with modified p-n interface
WO2018035324A1 (en) * 2016-08-17 2018-02-22 The Regents Of The University Of California Methods for fabricating iii-nitride tunnel junction devices
US20180277715A1 (en) * 2017-03-24 2018-09-27 Wisconsin Alumni Research Foundation Group iii-v nitride-based light emitting devices having multilayered p-type contacts
JP2021502713A (ja) * 2017-11-07 2021-01-28 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ−（ＡＬ，ＩＮ）ＧＡＮ層

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832102B1 (ko) * 2005-11-14 2008-05-27 삼성전자주식회사 발광소자용 구조체 및 발광소자의 제조 방법

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144962A (ja) * 1996-09-10 1998-05-29 Toshiba Corp 半導体発光素子およびその製造方法
JP2000164926A (ja) * 1998-11-24 2000-06-16 Sony Corp 化合物半導体の選択エッチング方法、窒化物系化合物半導体の選択エッチング方法、半導体装置および半導体装置の製造方法
WO2002093658A1 (en) * 2001-05-17 2002-11-21 Emcore Corporation Nitride semiconductor led with tunnel junction
JP2003198045A (ja) * 2001-12-21 2003-07-11 Xerox Corp 半導体レーザ構造体
WO2005034301A1 (ja) * 2003-09-25 2005-04-14 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
JP2007039272A (ja) * 2005-08-03 2007-02-15 Furukawa Co Ltd ハイドライド気相成長装置、ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板
JP2007300050A (ja) * 2006-05-05 2007-11-15 Super Nova Optoelectronics Corp 窒化ガリウム系化合物半導体エピタキシー層構造とその製造方法
JP2011139067A (ja) * 2009-12-30 2011-07-14 Imec 半導体デバイスの製造方法および半導体デバイス
US20120015502A1 (en) * 2010-07-14 2012-01-19 Jie Cui p-GaN Fabrication Process Utilizing a Dedicated Chamber and Method of Minimizing Magnesium Redistribution for Sharper Decay Profile
KR20130070857A (ko) * 2011-12-20 2013-06-28 엘지이노텍 주식회사 발광 소자 및 그를 이용한 조명 시스템
JP2015002324A (ja) * 2013-06-18 2015-01-05 学校法人 名城大学 窒化物半導体発光素子
KR20160049433A (ko) * 2014-10-24 2016-05-09 한국전자통신연구원 질화물계 발광 다이오드의 제조방법
CN105161592A (zh) * 2015-07-29 2015-12-16 山东浪潮华光光电子股份有限公司 一种具有N型AlInGaN接触层的LED及其制备方法
WO2017079168A1 (en) * 2015-11-04 2017-05-11 The Regents Of The University Of California Iii-nitride tunnel junction with modified p-n interface
WO2018035324A1 (en) * 2016-08-17 2018-02-22 The Regents Of The University Of California Methods for fabricating iii-nitride tunnel junction devices
US20180277715A1 (en) * 2017-03-24 2018-09-27 Wisconsin Alumni Research Foundation Group iii-v nitride-based light emitting devices having multilayered p-type contacts
JP2021502713A (ja) * 2017-11-07 2021-01-28 ガリウム エンタープライジズ プロプライエタリー リミテッド 埋込み活性化ｐ−（ＡＬ，ＩＮ）ＧＡＮ層

Also Published As

Publication number Publication date
EP3576165A1 (fr) 2019-12-04
KR20190135944A (ko) 2019-12-09
FR3082053A1 (fr) 2019-12-06
KR102645592B1 (ko) 2024-03-11
US10923620B2 (en) 2021-02-16
FR3082053B1 (fr) 2020-09-11
JP7382156B2 (ja) 2023-11-16
US20190371963A1 (en) 2019-12-05
EP3576165B1 (fr) 2020-12-16

Similar Documents

Publication Publication Date Title
JP5549338B2 (ja) 紫外光放射用窒素化合物半導体ｌｅｄおよびその製造方法
JP2008526016A (ja) 窒化物半導体発光素子及びその製造方法
CN110246938B (zh) 发光器件
CN109786530B (zh) 一种GaN基发光二极管外延片及其制备方法
US20080090395A1 (en) Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor
US8431936B2 (en) Method for fabricating a p-type semiconductor structure
US20150340562A1 (en) Light emitting device and method of fabricating the same
TWI602321B (zh) Nitride semiconductor light emitting device and method of manufacturing the same
JP2007027248A (ja) ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子
JP4416044B1 (ja) ｐ型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP7382156B2 (ja) ＧａＮ系発光ダイオードの製造方法
TWI710145B (zh) 氮化物半導體紫外線發光元件的製造方法及氮化物半導體紫外線發光元件
JP2012502497A (ja) ３族窒化物半導体発光素子
JP2015115343A (ja) 窒化物半導体素子の製造方法
JP5816801B2 (ja) 窒化物半導体発光素子およびその製造方法
KR100946031B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2015126134A (ja) 半導体発光素子及びその製造方法
JP5240171B2 (ja) 窒化ガリウム系半導体、半導体光素子、半導体レーザ、発光ダイオード
KR20150133628A (ko) 발광 소자 및 그 제조 방법
JP6478685B2 (ja) 半導体発光素子
JP2014049595A (ja) 窒化物半導体素子
JP2021182597A (ja) ｐ型ＩＩＩ族窒化物半導体の製造方法、半導体装置
KR100757801B1 (ko) Ｐ형 화합물 반도체층 형성방법
KR20130007031A (ko) 발광 소자 제조 방법
JP2009277700A (ja) ＧａＮ系半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R150 Certificate of patent or registration of utility model

Ref document number: 7382156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150