JP2020005197A - Binary signal transmission circuit - Google Patents
Binary signal transmission circuit Download PDFInfo
- Publication number
- JP2020005197A JP2020005197A JP2018125195A JP2018125195A JP2020005197A JP 2020005197 A JP2020005197 A JP 2020005197A JP 2018125195 A JP2018125195 A JP 2018125195A JP 2018125195 A JP2018125195 A JP 2018125195A JP 2020005197 A JP2020005197 A JP 2020005197A
- Authority
- JP
- Japan
- Prior art keywords
- photocoupler
- binary signal
- turned
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
Description
本発明は、二値信号伝送回路に関し、特にフォトカプラを用いた二値信号伝送回路に関する。 The present invention relates to a binary signal transmission circuit, and more particularly to a binary signal transmission circuit using a photocoupler.
従来から、互いに絶縁することが必要な２つの回路間の二値信号の伝送を、フォトカプラを介して行うことが知られている（例えば、特許文献１参照）。 Conventionally, it has been known that a binary signal is transmitted between two circuits that need to be insulated from each other via a photocoupler (for example, see Patent Document 1).
ところで、入力側と出力側とを絶縁するために、２段に接続されたフォトカプラを介して、二値信号を伝送する場合がある。しかし、一般的なフォトカプラでは、ターンオフ時間がターンオン時間より長いため、この時間差により、二値信号のデューティ比が変化する。特に、フォトカプラを２段に接続すると、前記時間差が累積し、二値信号が高周波信号である場合、この二値信号のデューティ比の変化が無視できなくなる。 By the way, in order to insulate the input side and the output side, a binary signal may be transmitted via a photocoupler connected in two stages. However, in a general photocoupler, the turn-off time is longer than the turn-on time, and the time difference changes the duty ratio of the binary signal. In particular, when the photocouplers are connected in two stages, the time difference is accumulated, and when the binary signal is a high-frequency signal, the change in the duty ratio of the binary signal cannot be ignored.
本発明は上記のような課題を解決するためになされたもので、フォトカプラが２段に接続されているにも関わらず、二値信号のデューティ比の変化を抑制することが可能な二値信号伝送回路を提供することを目的としている。 SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and a binary signal capable of suppressing a change in a duty ratio of a binary signal despite the fact that photocouplers are connected in two stages. It is intended to provide a signal transmission circuit.
上記目的を達成するために、本発明のある形態（aspect）に係る二値信号伝送回路は、第１レベルと第２レベルとを有する二値信号が入力される第１フォトカプラと、前記第１フォトカプラの出力端子に入力端子が接続されたオンオフ状態反転回路と、前記オンオフ状態反転回路の出力端子に入力端子が接続された第２フォトカプラと、を備え、前記二値信号は、前記第１レベルにおいて前記第１フォトカプラがオン状態になり、且つ前記第２レベルにおいて前記第１フォトカプラがオフ状態になる信号であり、前記オンオフ状態反転回路は、前記第１フォトカプラがターンオンする際に前記第２フォトカプラをターンオフさせ、且つ、前記第１フォトカプラがターンオフする際に前記第２フォトカプラをターンオンさせるよう構成されている。ここで、第１フォトカプラ、オンオフ状態反転回路、及び第２フォトカプラは、これらの要素を動作させるための出力抵抗、入力抵抗等の回路素子を含む。第１フォトカプラ、オンオフ状態反転回路、及び第２フォトカプラの入力端子及び出力端子とは、伝送すべき信号が入力又は出力される（通過する）端子を意味する。「〜端子」に「〜端子」が接続されているとは、「〜端子」に「〜端子」が直接又は間接に接続されていることを意味する。また、以下では、オン状態及びオフ状態を「オンオフ状態」と総称する。 In order to achieve the above object, a binary signal transmission circuit according to an aspect of the present invention includes: a first photocoupler to which a binary signal having a first level and a second level is input; An on / off state inverting circuit having an input terminal connected to an output terminal of one photocoupler; and a second photocoupler having an input terminal connected to an output terminal of the on / off state inverting circuit, wherein the binary signal is A signal that turns on the first photocoupler at a first level and turns off the first photocoupler at the second level; and the on / off state inverting circuit turns on the first photocoupler. The second photocoupler is turned off when the first photocoupler is turned off, and the second photocoupler is turned on when the first photocoupler is turned off.Here, the first photocoupler, the on / off state inverting circuit, and the second photocoupler include circuit elements such as an output resistor and an input resistor for operating these elements. The input terminal and the output terminal of the first photocoupler, the on / off state inverting circuit, and the second photocoupler mean a terminal to which a signal to be transmitted is input or output (passes). The fact that "-terminal" is connected to "-terminal" means that "-terminal" is directly or indirectly connected to "-terminal". Hereinafter, the ON state and the OFF state are collectively referred to as “ON / OFF state”.
この構成によれば、オンオフ状態反転回路が、第１フォトカプラがターンオンする際に第２フォトカプラをターンオフさせ、且つ、第１フォトカプラがターンオフする際に前記第２フォトカプラをターンオンさせるので、第２フォトカプラのターンオン時間とターンオフ時間との相違が、第１フォトカプラのターンオン時間とターンオフ時間との相違による二値信号のデューティ比の変化を減少させるように作用する。従って、フォトカプラを２段に接続して用いるにも関わらず、二値信号のデューティ比の変化を抑制することができる。 According to this configuration, the on / off state inversion circuit turns off the second photocoupler when the first photocoupler turns on, and turns on the second photocoupler when the first photocoupler turns off. The difference between the turn-on time and the turn-off time of the second photocoupler acts to reduce the change in the duty ratio of the binary signal due to the difference between the turn-on time and the turn-off time of the first photocoupler. Therefore, it is possible to suppress a change in the duty ratio of the binary signal even though the photocouplers are connected in two stages.
前記オンオフ状態反転回路は、スイッチング素子を備え、前記第１フォトカプラのフォトトランジスタがオンすると、前記第２フォトカプラの発光ダイオードを非導通にさせ、且つ、前記第１フォトカプラのフォトトランジスタがオフすると、前記第２フォトカプラの発光ダイオードを導通させるように、前記スイッチング素子の制御端子が前記第１フォトカプラのフォトトランジスタの一方の主端子に接続され、且つ前記スイッチング素子の一方の主端子が前記第２フォトカプラの発光ダイオードの一方の端子に接続されていてもよい。ここで、スイッチング素子の主端子は、スイッチング素子を動作させるための電流及び又は負荷電流（以下、動作電流という）が流入する端子及び流出する端子を意味し、制御端子は、スイッチング素子の動作電流を制御する制御信号が入力される端子を意味する。スイッチング素子として、ＦＥＴ、バイポーラトランジスタ、ＣＭＯＳ等が例示される。例えば、ＦＥＴでは、ソース及びドレインが主端子に相当し、ゲートが制御端子に相当する。バイポーラトランジスタでは、エミッタ及びコレクタが主端子に相当し、ベースが制御端子に相当する。ＣＭＯＳでは、ｐ−ＭＯＳのソース及びドレインとｎ−ＭＯＳのソース及びドレインとが主端子に相当し、ｐ−ＭＯＳのゲート及びｎ−ＭＯＳのゲートが制御端子に相当する。また、発光ダイオードでは、陽極及び陰極が端子に相当する。 The on / off state inverting circuit includes a switching element. When the phototransistor of the first photocoupler is turned on, the light emitting diode of the second photocoupler is turned off, and the phototransistor of the first photocoupler is turned off. Then, a control terminal of the switching element is connected to one main terminal of the phototransistor of the first photocoupler, and one main terminal of the switching element is connected so as to make the light emitting diode of the second photocoupler conductive. The second photocoupler may be connected to one terminal of a light emitting diode. Here, the main terminal of the switching element means a terminal into which a current for operating the switching element and / or a load current (hereinafter, referred to as an operating current) flows in and out, and a control terminal means an operating current of the switching element. Means a terminal to which a control signal for controlling is input. Examples of the switching element include an FET, a bipolar transistor, and a CMOS. For example, in an FET, a source and a drain correspond to a main terminal, and a gate corresponds to a control terminal. In a bipolar transistor, the emitter and the collector correspond to a main terminal, and the base corresponds to a control terminal. In CMOS, the source and drain of the p-MOS and the source and drain of the n-MOS correspond to the main terminal, and the gate of the p-MOS and the gate of the n-MOS correspond to the control terminal. In a light emitting diode, an anode and a cathode correspond to terminals.
この構成によれば、簡単な回路構成で二値信号のデューティ比の変化を抑制することができる。 According to this configuration, a change in the duty ratio of the binary signal can be suppressed with a simple circuit configuration.
本発明は、フォトカプラが２段に接続されているにも関わらず、二値信号のデューティ比の変化を抑制することが可能な二値信号伝送回路を提供できるという効果を奏する。 The present invention has an effect that it is possible to provide a binary signal transmission circuit capable of suppressing a change in the duty ratio of a binary signal even though the photocouplers are connected in two stages.
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図面を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。また、本発明は、以下の実施形態に限定されない。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. In the following, the same or corresponding elements are denoted by the same reference symbols throughout the drawings, and redundant description will be omitted. Further, the present invention is not limited to the following embodiments.
（実施形態）
＜構成＞
図１は、本発明の実施形態に係る二値信号伝送回路の構成例を示す回路図である。図１を参照すると、本実施形態の二値信号伝送回路１００は、第１フォトカプラ１と、第１フォトカプラ１の出力端子１ｂに入力端子２ａが接続されたオンオフ状態反転回路２と、オンオフ状態反転回路２の出力端子２ｂに入力端子３ａが接続された第２フォトカプラ３と、を備える。第１フォトカプラ１、オンオフ状態反転回路２、及び第２フォトカプラ３は、これらの要素を動作させるための出力抵抗、入力抵抗等の回路素子を含む。第１フォトカプラ１、オンオフ状態反転回路２、及び第２フォトカプラ３の入力端子１ａ、２ａ、３ａ及び出力端子１ｂ、２ｂ、３ｂとは、伝送すべき信号が入力又は出力される（通過する）端子を意味する。「〜端子」に「〜端子」が接続されているとは、「〜端子」に「〜端子」が直接又は間接に接続されていることを意味する。また、以下では、オン状態及びオフ状態を「オンオフ状態」と総称する。
(Embodiment)
<Configuration>
FIG. 1 is a circuit diagram illustrating a configuration example of a binary signal transmission circuit according to an embodiment of the present invention. Referring to FIG. 1, a binary
第１フォトカプラ１の入力端子１ａには、第１レベルと第２レベルとを有する二値信号の入力信号Ｓ１が入力される。この入力信号Ｓ１は、第１レベルにおいて第１フォトカプラがオン状態になり、且つ第２レベルにおいて第１フォトカプラ１がオフ状態になる信号である。また、第２フォトカプラ３の出力端子３ｂには、出力回路（図示せず）が接続される。
The
オンオフ状態反転回路２は、第１フォトカプラ１がターンオンする際に第２フォトカプラ３をターンオフさせ、且つ、第１フォトカプラ１がターンオフする際に第２フォトカプラ３をターンオンさせるよう構成されている。オンオフ状態反転回路２は、種々の形態の電子回路で実現することができる（図２及び図６Ａ〜６Ｃ参照）。
The on / off
オンオフ状態反転回路２は、基本的にスイッチング素子を用いて構成される。しかし、スイッチング素子には、種々の素子が存在する。従って、スイッチング素子と第１フォトカプラ１及び第２フォトカプラ３との接続形態は、スイッチング素子の種類によって、異なる（図２及び図６Ａ〜６Ｃ参照）。
The on / off
従って、オンオフ状態反転回路２は、スイッチング素子を備え、第１フォトカプラ１のフォトトランジスタがオンすると、第２フォトカプラ３の発光ダイオードを非導通にさせ、且つ、第１フォトカプラ１のフォトトランジスタがオフすると、第２フォトカプラ３の発光ダイオードを導通させるように、スイッチング素子の制御端子が第１フォトカプラ１のフォトトランジスタの一方の主端子に接続され、且つスイッチング素子の一方の主端子が第２フォトカプラ３の発光ダイオードの一方の端子に接続されていればよい。ここで、スイッチング素子の主端子は、スイッチング素子の動作電流が流入する端子及び流出する端子を意味し、制御端子は、スイッチング素子の動作電流を制御する制御信号が入力される端子を意味する。スイッチング素子として、ＦＥＴ、バイポーラトランジスタ、ＣＭＯＳ等が例示される。例えば、ＦＥＴでは、ソース及びドレインが主端子に相当し、ゲートが制御端子に相当する。バイポーラトランジスタでは、エミッタ及びコレクタが主端子に相当し、ベースが制御端子に相当する。ＣＭＯＳでは、ｐ−ＭＯＳのソース及びドレインとｎ−ＭＯＳのソース及びドレインとが主端子に相当し、ｐ−ＭＯＳのゲート及びｎ−ＭＯＳのゲートが制御端子に相当する。また、発光ダイオードでは、陽極及び陰極が端子に相当する。
Accordingly, the on / off
本実施形態では、オンオフ状態反転回路２として、後述する形態の電子回路が例示される。
In the present embodiment, as the on / off
この構成によれば、オンオフ状態反転回路２が、第１フォトカプラ１がターンオンする際に第２フォトカプラ３をターンオフさせ、且つ、第１フォトカプラ１がターンオフする際に第２フォトカプラ３をターンオンさせるので、第２フォトカプラ３のターンオン時間とターンオフ時間との相違が、第１フォトカプラ１のターンオン時間とターンオフ時間との相違による二値信号のデューティ比の変化を減少させるように作用する。従って、フォトカプラ１、３を２段に接続して用いるにも関わらず、二値信号のデューティ比の変化を抑制することができる。
According to this configuration, the on / off
＜二値信号伝送回路１００の具体的構成例＞
図２は、図１の二値信号伝送回路１００の具体的な回路構成例を示す回路図である。図２を参照すると、二値信号伝送回路１００において、第１フォトカプラ１は、発光ダイオード１ｃとこの発光ダイオード１ｃの放出光を受光して導通するフォトトランジスタ１ｄとを備える。発光ダイオード１ｃの陽極及び陰極が第１フォトカプラ１の入力端子１ａを構成する。この入力端子１ａは、上述の二値信号を出力する入力回路（図示せず）に接続される。また、フォトトランジスタ１ｄのコレクタ及びエミッタが第１フォトカプラ１の出力端子１ｂを構成する。フォトトランジスタ１ｄのコレクタは出力抵抗Ｒ１を介して正電圧源ＶＣＣに接続される。フォトトランジスタ１ｄのエミッタは接地される。
<Specific configuration example of the binary
FIG. 2 is a circuit diagram showing a specific circuit configuration example of the binary
オンオフ状態反転回路２は、スイッチング素子であるｎ−ＭＯＳＦＥＴ１１を備える。ｎ−ＭＯＳＦＥＴ１１のゲート（制御端子）Ｇがオンオフ状態反転回路２の入力端子２ａを構成する。ｎ−ＭＯＳＦＥＴ１１のゲート（制御端子）Ｇは、フォトトランジスタ１ｄのコレクタ（第１フォトカプラ１の一方の出力端子１ｂ）に接続される。ｎ−ＭＯＳＦＥＴ１１のドレイン（主端子）Ｄ及びソース（主端子）Ｓがオンオフ状態反転回路２の出力端子２ｂを構成する。ｎ−ＭＯＳＦＥＴ１１のドレインＤは、後述する第２フォトカプラ３の発光ダイオード３ｃと出力抵抗Ｒ２及びＲ３とを介して正電圧源ＶＤＤに接続される。ｎ−ＭＯＳＦＥＴのソースは接地される。
The on / off
第２フォトカプラ３は、発光ダイオード３ｃとこの発光ダイオード３ｃの放出光を受光して導通するフォトトランジスタ３ｄとを備える。発光ダイオード３ｃの陽極及び陰極が第２フォトカプラ３の入力端子３ａを構成する。発光ダイオード３ｃの陽極は、出力抵抗Ｒ３に接続され、発光ダイオード３ｃの陰極は、ｎ−ＭＯＳＦＥＴ１１のドレイン（オンオフ状態反転回路２の一方の出力端子２ｂ）に接続される。また、第２フォトカプラ３のフォトトランジスタ３ｄのコレクタ及びエミッタが第２フォトカプラ３の出力端子３ｂを構成する。フォトトランジスタ３ｄのコレクタは、出力抵抗（図示せず）を介して正電圧源ＶＣＣ(図示せず)に接続される。フォトトランジスタ３ｄのエミッタは接地される（図示せず）。また、フォトトランジスタ３ｄのコレクタは、出力回路（図示せず）に接続される。
The
次に、以上のように構成された二値信号伝送回路１００の動作を説明する。
Next, the operation of the binary
第１フォトカプラ１に入力される二値信号が第２レベルになると、発光ダイオード１ｃの通電が停止され、フォトトランジスタ１ｄが非導通になる。すなわち、第１フォトカプラ１がオフする。すると、オンオフ状態反転回路２のｎ−ＭＯＳＦＥＴ１１のゲートＧの電位が正電圧源ＶＣＣの電位となり、ｎ−ＭＯＳＦＥＴ１１が導通する（換言すると、オンオフ状態反転回路２の出力がＬｏｗ（ここでは０Ｖ）になる）。すると、第２フォトカプラ３の発光ダイオード３ｃが通電され、フォトトランジスタ３ｄが導通する。すなわち、第２フォトカプラ３がオンする。
When the binary signal input to the
この状態において、第１フォトカプラ１に入力される二値信号が第１レベルになると、発光ダイオード１ｃが通電され、フォトトランジスタ１ｄが導通する。すなわち、第１フォトカプラ１がオンする。すると、オンオフ状態反転回路２のｎ−ＭＯＳＦＥＴ１１のゲートＧの電位が接地電位（０Ｖ）となり、ｎ−ＭＯＳＦＥＴ１１が非導通になる（換言すると、オンオフ状態反転回路２の出力がＨｉｇｈ（正電圧源ＶＤＤの電位）になる）。すると、第２フォトカプラ３の発光ダイオード３ｃの通電が停止され、フォトトランジスタ３ｄが非導通になる。すなわち、第２フォトカプラ３がオフする。
In this state, when the binary signal input to the
以上の説明から明らかなように、この二値信号伝送回路１００においては、オンオフ状態反転回路２が、第１フォトカプラ１がターンオンする際に第２フォトカプラ３をターンオフさせ、且つ、第１フォトカプラ１がターンオフする際に第２フォトカプラ３をターンオンさせる。
As is apparent from the above description, in the binary
＜作用効果＞
次に、本実施形態の二値信号伝送回路１００の作用効果を、比較例と比較して詳しく説明する。図３Ａは、比較例の二値信号伝送回路の回路構成を示す回路図である。図３Ｂは、本発明の実施例の二値信号伝送回路の回路構成を示す回路図である。図４は、図３Ａの比較例の二値信号伝送回路の具体的な回路構成例を示す回路図である。なお、図４では、図を簡略化するために、抵抗、正電圧源、接地の記号が省略されている。
<Effects>
Next, the operation and effect of the binary
図３Ａを参照すると、比較例の二値信号伝送回路では、第１フォトカプラ１と第２フォトカプラ３とがバッファ２１を介して接続される。
Referring to FIG. 3A, in the binary signal transmission circuit of the comparative example, the
図３Ａ及び図４を参照すると、バッファ２１は、例えば、第１ｎ−ＭＯＳＦＥＴ２２で構成されるインバータと、第２ｎ−ＭＯＳＦＥＴ２３で構成されるインバータとが縦続接続されて構成されている。具体的には、第１ｎ−ＭＯＳＦＥＴ２２のゲートが第１フォトカプラのフォトトランジスタ１ｄのコレクタに接続され、ソースが接地され、且つ、ドレインが出力抵抗を介して正電圧源に接続される。また、第２ｎ−ＭＯＳＦＥＴ２３のゲートが抵抗を介して第１ｎ−ＭＯＳＦＥＴ２２のドレインに接続され、ソースが接地され、且つ、ドレインが出力抵抗を介して正電圧源に接続されるとともに第２フォトカプラ３の発光ダイオード３ｃの陰極に接続される。
Referring to FIGS. 3A and 4, the
この構成によれば、第１フォトカプラ１に入力される二値信号が第１レベルになり、第１フォトカプラ１がオンすると、バッファ２１の第１ｎ−ＭＯＳＦＥＴ２２のゲートの電位が接地電位になり、第１ｎ−ＭＯＳＦＥＴ２２が非導通になる。すると、第２ｎ−ＭＯＳＦＥＴ２３のゲートの電位が正電圧源の電位になり、第２ｎ−ＭＯＳＦＥＴ２３が導通する（換言すると、バッファ２１の出力がＬｏｗ（０Ｖ）になる）。すると、第２フォトカプラ３の発光ダイオード３ｃが通電され、フォトトランジスタ３ｄが導通する。すなわち、第２フォトカプラ３がオンする。
According to this configuration, when the binary signal input to the
この状態において、第１フォトカプラ１に入力される二値信号が第２レベルになり、第１フォトカプラ１がオフすると、バッファ２１の第１ｎ−ＭＯＳＦＥＴ２２のゲートの電位が正電圧源の電位になり、第１ｎ−ＭＯＳＦＥＴ２２が導通する。すると、第２ｎ−ＭＯＳＦＥＴのゲートＧの電位が接地電位になり、第２ｎ−ＭＯＳＦＥＴ２３が非導通になる（換言すると、バッファ２１の出力がＨｉｇｈ（５Ｖ）になる）。すると、第２フォトカプラ３の発光ダイオード３ｃの通電が停止され、フォトトランジスタ３ｄが非導通になる。すなわち、第２フォトカプラ３がオフする。
In this state, when the binary signal input to the
従って、比較例の二値信号伝送回路においては、バッファ２１が、第２フォトカプラ３のオンオフ状態を第１フォトカプラ１のオンオフ状態と同じにする。これ以外の構成は、図２の二値信号伝送回路１００と同じである。また、第２フォトカプラ３の出力端子３ｂに出力回路としてインバータ１２が接続されている。インバータ１２は、例えば、図２のオンオフ状態反転回路２を構成するｎ−ＭＯＳＦＥＴ１１と同様に接続されたｎ−ＭＯＳＦＥＴで構成されている。この比較例では、正電圧源の電圧が５Ｖである。
Therefore, in the binary signal transmission circuit of the comparative example, the
図３Ａにおいて、参照符号Ｓ１、Ｓ２、Ｓ３ｃ、Ｓ４ｃ、及びＳ５ｃは、それぞれ、入力信号、第１フォトカプラ１の出力信号、バッファ２１の出力信号、第２フォトカプラ３の出力信号、及びインバータ１２の出力信号を表す。
3A, reference numerals S1, S2, S3c, S4c, and S5c denote an input signal, an output signal of the
本発明の実施例の二値信号伝送回路は、図２の二値信号伝送回路１００で構成されている。オンオフ状態反転回路のｎ−ＭＯＳＦＥＴ１１がインバータの記号で表わされている。また、第２フォトカプラ３の出力端子に出力回路としてインバータ１２が接続されている。この実施例では、正電圧源の電圧が５Ｖである。
The binary signal transmission circuit according to the embodiment of the present invention includes the binary
図３Ｂにおいて、参照符号Ｓ１、Ｓ２、Ｓ３、Ｓ４、及びＳ５は、それぞれ、入力信号、第１フォトカプラ１の出力信号、オンオフ状態反転回路２の出力信号、第２フォトカプラ３の出力信号、及びインバータ１２の出力信号を表す。
3B, reference symbols S1, S2, S3, S4, and S5 are an input signal, an output signal of the
図５Ａは、図３Ａの比較例の二値信号伝送回路における各信号の波形を示す波形図である。図５Ｂは、図３Ｂの本発明の実施例の二値信号伝送回路における各信号の波形を示す波形図である。 FIG. 5A is a waveform diagram showing waveforms of respective signals in the binary signal transmission circuit of the comparative example of FIG. 3A. FIG. 5B is a waveform diagram showing the waveform of each signal in the binary signal transmission circuit of the embodiment of the present invention in FIG. 3B.
図５Ａ及び図５Ｂにおいて、Thoffは、ターンオフする閾値（以下、オフ閾値という）を表し、Thonは、ターンオンする閾値（以下、オン閾値という）を表す。これらの閾値は、オンオフ状態反転回路２、バッファ２１、及びインバータ１２を構成するＭＯＳＦＥＴに固有の閾値である。これらの閾値は代表値で表すことができるので、共通の値とし、且つ、ヒステリシスを有するものとして、オフ閾値Thoffとオン閾値Thonとの２つの閾値で表す。但し、ここでは、閾値のヒステリシスが誇張されている。
5A and 5B, Thoff represents a threshold value for turning off (hereinafter, referred to as an off threshold value), and Thon represents a threshold value for turning on (hereinafter, referred to as an on threshold value). These thresholds are unique to the MOSFETs forming the on / off
Toff1は、第１及び第２フォトカプラ１、３の出力がオンからオフになり始める時間から、オフ閾値Thoffを通過するまでの時間（以下、オフ閾値到達時間という）を表し、Ton1は、第１及び第２フォトカプラ１、３の出力がオフからオンになり始める時間から、オン閾値Thonを通過するまでの時間（以下、オン閾値到達時間という）を表す。なお、第１及び第２フォトカプラ１、３の出力がオフ閾値Thoffを通過してからオフになる時間(Toff2)及び第１及び第２フォトカプラ１、３の出力がオン閾値Thonを通過してからオンになるまでの時間（Ton2）は、後述するように、入力信号Ｓ１のデューティ比の変化には無関係であるので、図５Ａ及び図５Ｂに示されていない。
Toff1 represents a time from the time when the outputs of the first and
まず、比較例の二値信号伝送回路の各信号を説明する。図５Ａを参照すると、比較例の二値信号伝送回路では、第１フォトカプラ１に入力される入力信号Ｓ１は、Highの第１レベルとLowの第２レベルとを有する矩形波信号である。パルス幅は、Tp1である。
First, each signal of the binary signal transmission circuit of the comparative example will be described. Referring to FIG. 5A, in the binary signal transmission circuit of the comparative example, the input signal S1 input to the
この入力信号Ｓ１が第１フォトカプラ１に入力されると、第１フォトカプラ１は、入力信号Ｓ１の立上りでターンオンし、入力信号Ｓ１の立下がりでターンオフし、且つ、ターンオン時間Ton（＝Ton1＋Ton2）とターンオフ時間Toff（＝Toff1＋Toff2）とを有する台形波の信号Ｓ２を出力する。ターンオフ時間Toffは、ターンオン時間Tonより長い。
When the input signal S1 is input to the
この第１フォトカプラ１の台形波の出力信号Ｓ２がバッファ２１に入力されると、バッファ２１は、第１フォトカプラ１がターンオンする際の出力がオン閾値Thonを通過する際に立下り、第１フォトカプラ１がターンオフする際の出力がオフ閾値Thoffを通過する際に立上がる矩形波の信号Ｓ３ｃを出力する。
When the trapezoidal output signal S2 of the
このバッファ２１の出力信号Ｓ３ｃでは、パルスの前縁（立下がり）のタイミングが、入力信号Ｓ１のパルスの前縁（立上り）のタイミングからオン閾値到達時間Ton1だけ遅れ、且つ、パルスの後縁（立上がり）のタイミングが、入力信号Ｓ１のパルスの後縁（立下がり）のタイミングからオフ閾値到達時間Toff1だけ遅れる。従って、バッファ２１の出力信号Ｓ３ｃのパルス幅Tp2は、Tp2＝Tp1+Toff1-Ton1となる。
In the output signal S3c of the
このバッファ２１の出力信号Ｓ３ｃが第２フォトカプラ３入力されると、第２フォトカプラ３は、出力信号Ｓ３ｃの立下がりでターンオンし、出力信号Ｓ３ｃの立上がりでターンオフし、且つ、ターンオン時間Tonとターンオフ時間Toffとを有する台形波の信号Ｓ４ｃを出力する。
When the output signal S3c of the
この第２フォトカプラ３の台形波の出力信号Ｓ４ｃがインバータ１２に入力されると、インバータ１２は、第２フォトカプラ３がターンオンする際の出力がオン閾値Thonを通過する際に立上がり、第２フォトカプラ３がターンオフする際の出力がオフ閾値Thoffを通過する際に立下がる矩形波の信号Ｓ５ｃを出力する。
When the trapezoidal wave output signal S4c of the
このインバータ１２の出力信号Ｓ５ｃでは、パルスの前縁（立上がり）のタイミングが、バッファ２１の出力信号Ｓ３ｃのパルスの前縁（立下がり）のタイミングからオン閾値到達時間Ton1だけ遅れ、且つ、パルスの後縁（立下がり）のタイミングが、バッファ２１の出力信号Ｓ３ｃのパルスの後縁（立上がり）のタイミングからオフ閾値到達時間Toff1だけ遅れる。従って、インバータ１２の出力信号Ｓ５ｃのパルス幅Tp3は、Tp3＝Tp2+Toff1-Ton1＝Tp1+2Toff1-2Ton1となる。
In the output signal S5c of the
つまり、比較例の二値信号伝送回路の出力信号であるインバータ１２の出力信号Ｓ５ｃのパルス幅Tp3は、第１フォトカプラ１及び第２フォトカプラ３のターンオフ時間Toffとターンオン時間Tonとの時間差に起因する矩形波信号（二値信号）Ｓ３ｃ、Ｓ５ｃにおけるデューティ比の変化が累積する。従って、特に入力信号が高周波信号である場合、入力信号Ｓ１のデューティ比が、出力信号Ｓ５ｃにおいては、無視できないレベルに変化する（崩れる）。
That is, the pulse width Tp3 of the output signal S5c of the
次に、本発明の実施例の二値信号伝送回路１００の各信号を説明する。図５Ｂを参照すると、第１フォトカプラ１に入力される入力信号Ｓ１及び第１フォトカプラ１の出力信号Ｓ２は、比較例の二値信号伝送回路と同じである。
Next, each signal of the binary
第１フォトカプラ１の台形波の出力信号Ｓ２がオンオフ状態反転回路２（インバータ１１）入力されると、オンオフ状態反転回路２は、第１フォトカプラ１がターンオンする際の出力がオン閾値Thonを通過する際に立上がり、第１フォトカプラ１がターンオフする際の出力がオフ閾値Thoffを通過する際に立下がる矩形波の信号Ｓ３を出力する。
When the trapezoidal output signal S2 of the
このオンオフ状態反転回路２の出力信号Ｓ３では、パルスの前縁（立上がり）のタイミングが、入力信号Ｓ１のパルスの前縁（立上り）のタイミングからオン閾値到達時間Ton1だけ遅れ、且つ、パルスの後縁（立下がり）のタイミングが、入力信号Ｓ１のパルスの後縁（立下がり）のタイミングからオフ閾値到達時間Toff1だけ遅れる。従って、オンオフ状態反転回路２の出力信号Ｓ３のパルス幅Tp2は、Tp2＝Tp1+Toff1-Ton1となる。
In the output signal S3 of the on / off
このオンオフ状態反転回路２の出力信号Ｓ３が第２フォトカプラ３に入力されると、第２フォトカプラ３は、出力信号Ｓ３の立上りでターンオフし、出力信号Ｓ３の立下がりでターンオンし、且つ、ターンオン時間Tonとターンオフ時間Toffとを有する台形波の信号Ｓ４を出力する。
When the output signal S3 of the on / off
この第２フォトカプラ３の台形波の出力信号Ｓ４がインバータ１２に入力されると、インバータ１２は、第２フォトカプラ３がターンオフする際の出力がオフ閾値Thoffを通過する際に立下がり、第２フォトカプラ３がターンオンする際の出力がオン閾値Thonを通過する際に立上がる矩形波の信号Ｓ５を出力する。
When the trapezoidal output signal S4 of the
このインバータ１２の出力信号Ｓ５では、パルスの前縁（立下がり）のタイミングが、オンオフ状態反転回路２の出力信号Ｓ３のパルスの前縁（立上がり）のタイミングからオフ閾値到達時間Toff1だけ遅れ、且つ、パルスの後縁（立上がり）のタイミングが、オンオフ状態反転回路２の出力信号Ｓ３のパルスの後縁（立下がり）のタイミングからオン閾値到達時間Ton1だけ遅れる。従って、インバータ１２の出力信号Ｓ５のパルス幅Tp3は、Tp3＝Tp2+Ton1-Toff1＝Tp1+Toff1-Ton1-Toff1+Ton1＝Tp1となる。
In the output signal S5 of the
つまり、本発明の実施例の二値信号伝送回路１００の出力信号であるインバータ１２の出力信号Ｓ５のパルス幅Tp3では、第１フォトカプラ１のターンオフ時間Toffとターンオン時間Tonとの時間差に起因する矩形波信号（二値信号）Ｓ３ｃにおけるデューティ比の変化が第２フォトカプラ３のターンオフ時間Toffとターンオン時間Tonとの時間差に起因する矩形波信号（二値信号）Ｓ５ｃにおけるデューティ比の変化によって相殺される。従って、入力信号Ｓ１のデューティ比が、出力信号Ｓ５においても維持される。
That is, the pulse width Tp3 of the output signal S5 of the
なお、ここでは、第１フォトカプラ１のターンオフ時間Toff、ターンオン時間Ton、及びこれらの時間差と、第２フォトカプラ３のターンオフ時間Toff、ターンオン時間Ton、及びこれらの時間差とが同じであると想定した。しかし、厳密には、第１フォトカプラ１のターンオフ時間Toff、ターンオン時間Ton、及びこれらの時間差と、第２フォトカプラ３のターンオフ時間Toff、ターンオン時間Ton、及びこれらの時間差とは一致しない。従って、厳密には、本発明の実施例の二値信号伝送回路１００では、第２フォトカプラ３のターンオン時間Tonとターンオフ時間Toffとの相違が、第１フォトカプラ１のターンオン時間Tonとターンオフ時間Toffとの相違による二値信号のデューティ比の変化を減少させるように作用する。従って、フォトカプラ１、３を２段に接続して用いる二値信号伝送回路１００において、入力信号Ｓ１のデューティ比の変化を無視し得るレベルに抑制することができる。
Here, it is assumed that the turn-off time Toff and the turn-on time Ton of the
また、上記ではスイッチング素子のスイッチング（オン及びオフ）の閾値がヒステリシスを有すると想定したが、当該閾値がヒステリシスを有しない場合、すなわち、オン閾値Thonとオフ閾値Thoffとが一致する場合にも、オン閾値到達時間Ton1及びオフ閾値到達時間Toff1が変化するだけであるので、上記の結論は変わらない。 Further, in the above description, it is assumed that the switching (on and off) threshold of the switching element has hysteresis, but when the threshold has no hysteresis, that is, even when the on threshold Thon and the off threshold Thoff match, Since the ON threshold arrival time Ton1 and the OFF threshold arrival time Toff1 only change, the above conclusion does not change.
また、上記では、第１フォトカプラ１及び第２フォトカプラ３の出力を台形波として扱い、オンオフ状態反転回路２、インバータ１２、及びバッファ２１を構成するスイッチング素子の出力を矩形波として扱った。一般的なフォトカプラのターンオン時間及びターンオフ時間は、マイクロ秒（μｓ）のオーダーであり、一般的なスイッチング素子のターンオン時間及びターンオフ時間は、ナノ秒（ｎｓ）のオーダーである。従って、一般的なフォトカプラのターンオン時間及びターンオフ時間に対し、一般的なスイッチング素子のターンオン時間及びターンオフ時間は無視することができるので、この扱いは妥当である。
In the above description, the outputs of the
また、第１フォトカプラ１の特性（規格、仕様）と第２フォトカプラ３の特性（規格、仕様）とが実質的に同じであることが好ましい。しかし、第１フォトカプラ１の特性（規格、仕様）と第２フォトカプラ３の特性（規格、仕様）とが多少異なっていても、第２フォトカプラ３のターンオン時間Tonとターンオフ時間Toffとの相違が、第１フォトカプラ１のターンオン時間Tonとターンオフ時間Toffとの相違による二値信号のデューティ比の変化を減少させるように作用することに変わりはなく、本発明は成立する。
Further, it is preferable that the characteristics (standards and specifications) of the
また、上記では、出力回路としてインバータ１２を例示したが、出力回路がバッファ、又はその他の回路であってもよい。
Further, in the above, the
＜その他の二値信号伝送回路１００の構成例＞
図６Ａ〜６Ｃは、図１の二値信号伝送回路の他の具体的な回路構成例を示す回路図である。図６Ａ〜６Ｃでは、図を簡略化するために、抵抗、正電圧源、接地の記号が省略されている。
<Other Configuration Example of Binary
6A to 6C are circuit diagrams illustrating other specific circuit configuration examples of the binary signal transmission circuit in FIG. 6A to 6C, symbols of a resistor, a positive voltage source, and a ground are omitted to simplify the drawings.
図６Ａを参照すると、本構成例では、オンオフ状態反転回路２が、図２と同様にｎ−ＭＯＳＦＥＴ１１で構成される。ｎ−ＭＯＳＦＥＴ１１では、ゲートが第１フォトカプラ１のフォトトランジスタ１ｄのコレクタに接続され、ソースが出力抵抗を介して第２フォトカプラ３の発光ダイオード３ｃの陽極に接続され、且つ、ドレインが正電圧源に接続される。そして、第２フォトカプラ３の発光ダイオード３ｃの陰極が接地される。この構成によれば、第２フォトカプラ３がオン状態かオフ状態かは、発光ダイオード３ｃが通電状態か非通電状態かで決まり、これは、ｎ−ＭＯＳＦＥＴ１１がオン状態かオフ状態かで決まる。一方、第１フォトカプラ１がオン状態になると、ｎ−ＭＯＳＦＥＴ１１は、ゲートが接地電位になって、オフし、ひいては、第２フォトカプラ３がオフ状態になる。逆に、第１フォトカプラ１がオフ状態になると、ｎ−ＭＯＳＦＥＴ１１は、ゲートが正電圧源の電位になってオンし、ひいては、第２フォトカプラ３がオン状態になる。
Referring to FIG. 6A, in the present configuration example, the on / off
従って、本構成例によれば、オンオフ状態反転回路２が、第２フォトカプラ３のオンオフ状態を、第１フォトカプラ１のオンオフ状態に対して、反転させる。よって、本構成例は、図２の二値信号伝送回路１００と同じ効果を奏する。
Therefore, according to this configuration example, the on / off
図６Ｂを参照すると、本構成例では、オンオフ状態反転回路２が、ｐ−ＭＯＳＦＥＴ１３で構成される。第１フォトカプラ１のフォトトランジスタ１ｄでは、エミッタが出力抵抗を介して接地され、コレクタが正電圧源に接続される。ｐ−ＭＯＳＦＥＴ１３では、ゲートが第１フォトカプラ１のフォトトランジスタ１ｄのエミッタに接続され、ソースが第２フォトカプラ３の発光ダイオード３ｃの陰極に接続され、且つ、ドレインが接地される。この構成によれば、第２フォトカプラ３がオン状態かオフ状態かは、図６Ａの構成例と同様に、ｐ−ＭＯＳＦＥＴ１３がオン状態かオフ状態かで決まる。一方、第１フォトカプラ１がオン状態になると、ｐ−ＭＯＳＦＥＴ１３は、ゲートが正電圧源の電位になって、オフし、ひいては、第２フォトカプラ３がオフ状態になる。逆に、第１フォトカプラ１がオフ状態になると、ｐ−ＭＯＳＦＥＴ１３は、ゲートが接地電位になってオンし、ひいては、第２フォトカプラ３がオン状態になる。
Referring to FIG. 6B, in the present configuration example, the on / off
従って、本構成例によれば、オンオフ状態反転回路２が、第２フォトカプラ３のオンオフ状態を、第１フォトカプラ１のオンオフ状態に対して、反転させる。よって、本構成例は、図２の二値信号伝送回路１００と同じ効果を奏する。
Therefore, according to this configuration example, the on / off
図６Ｃを参照すると、本構成例では、図６Ｂの構成例と同様に、オンオフ状態反転回路２が、ｐ−ＭＯＳＦＥＴ１３で構成され、且つ、第１フォトカプラ１のフォトトランジスタ１ｄでは、エミッタが出力抵抗を介して接地され、コレクタが正電圧源に接続される。ｐ−ＭＯＳＦＥＴ１３では、ゲートが第１フォトカプラ１のフォトトランジスタ１ｄのエミッタに接続される。しかし、本構成例では、ソースが正電圧源に接続され、且つ、ドレインが、出力抵抗を介して、第２フォトカプラ３の発光ダイオード３ｃの陽極に接続される。そして、第２フォトカプラ３の発光ダイオード３ｃの陰極が接地される。この構成によれば、第２フォトカプラ３がオン状態かオフ状態かは、図６Ｂの構成例と同様に、ｐ−ＭＯＳＦＥＴ１３がオン状態かオフ状態かで決まる。一方、第１フォトカプラ１がオン状態になると、ｐ−ＭＯＳＦＥＴ１３は、ゲートが正電圧源の電位になって、オフし、ひいては、第２フォトカプラ３がオフ状態になる。逆に、第１フォトカプラ１がオフ状態になると、ｐ−ＭＯＳＦＥＴ１３は、ゲートが接地電位になってオンし、ひいては、第２フォトカプラ３がオン状態になる。
Referring to FIG. 6C, in the present configuration example, as in the configuration example of FIG. 6B, the on / off
従って、本構成例によれば、オンオフ状態反転回路２が、第２フォトカプラ３のオンオフ状態を、第１フォトカプラ１のオンオフ状態に対して、反転させる。よって、本構成例は、図２の二値信号伝送回路１００と同じ効果を奏する。
Therefore, according to this configuration example, the on / off
以上の説明から明らかなように、オンオフ状態反転回路２は、スイッチング素子１１、１３、を備え、第１フォトカプラ１のフォトトランジスタ１ｄがオンすると、第２フォトカプラ３の発光ダイオード３ｃを非導通にさせ、且つ、第１フォトカプラ１のフォトトランジスタ１ｄがオフすると、第２フォトカプラ３の発光ダイオード３ｃを導通させるように、スイッチング素子１１、２３の制御端子が第１フォトカプラ１のフォトトランジスタ１ｄの一方の主端子に接続され、且つスイッチング素子１１、１３の一方の主端子が第２フォトカプラ３の発光ダイオード３ｃの一方の端子に接続されていればよい。
As is clear from the above description, the on / off
また、図６Ａ〜６Ｃの構成例では、オンオフ状態反転回路２が、簡単な回路で構成されるが、もっと複雑な回路で構成できることはいうまでもない。従って、オンオフ状態反転回路２は、多数の形態の電子回路で構成できることが明らかである。
In addition, in the configuration examples of FIGS. 6A to 6C, the on / off
＜他の比較例の構成例＞
図７は、他の比較例の二値信号伝送回路の具体的な回路構成例を示す回路図である。図７では、図を簡略化するために、抵抗、正電圧源、接地の記号が省略されている。
<Configuration example of another comparative example>
FIG. 7 is a circuit diagram showing a specific circuit configuration example of a binary signal transmission circuit of another comparative example. In FIG. 7, the symbols of the resistor, the positive voltage source, and the ground are omitted to simplify the drawing.
図７を参照すると、本構成例は、図４の比較例と比較すると以下の点で相違し、その他の点は同じである。本構成例では、図４の比較例のバッファ２１がインバータに置換される。このインバータは、ｐ−ＭＯＳＦＥＴ２４で構成される。ｐ−ＭＯＳＦＥＴ２４では、ゲートが第１フォトカプラ１のフォトトランジスタ１ｄのコレクタに接続され、ソースが正電圧源に接続され、且つ、ドレインが、出力抵抗を介して、第２フォトカプラ３の発光ダイオード３ｃの陽極に接続される。そして、第２フォトカプラ３の発光ダイオード３ｃの陰極が接地される。この構成によれば、第２フォトカプラ３がオン状態かオフ状態かは、上述のように、ｐ−ＭＯＳＦＥＴ２４がオン状態かオフ状態かで決まる。一方、第１フォトカプラ１がオン状態になると、ｐ−ＭＯＳＦＥＴ２４は、ゲートが接地電位になって、オンし、ひいては、第２フォトカプラ３がオン状態になる。逆に、第１フォトカプラ１がオフ状態になると、ｐ−ＭＯＳＦＥＴ２４は、ゲートが正電圧源の電位になってオフし、ひいては、第２フォトカプラ３がオフ状態になる。
Referring to FIG. 7, this configuration example is different from the comparative example of FIG. 4 in the following points, and the other points are the same. In this configuration example, the
従って、本構成例によれば、インバータ２４が、第２フォトカプラ３のオンオフ状態を、第１フォトカプラ１のオンオフ状態と同じにする。よって、本構成例は、図４の比較例の二値信号伝送回路と同様に、特に入力信号が高周波信号である場合、入力信号のデューティ比が、出力信号においては、無視できないレベルに変化してしまう。
Therefore, according to the present configuration example, the
このように、第１フォトカプラ１と第２フォトカプラ３とを接続する回路がインバータで構成されていても、インバータの第１フォトカプラ１及び第２フォトカプラ３への接続態様が適切でない場合には、第２フォトカプラ３のオンオフ状態を、第１フォトカプラ１のオンオフ状態に対して反転することができず、本発明の効果を得ることができない。
As described above, even when the circuit connecting the
上記説明から、当業者にとっては、多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきである。 From the above description, many modifications and other embodiments are apparent to a person skilled in the art. Therefore, the above description should be construed as illustrative only.
本発明の二値信号伝送回路は、フォトカプラが２段に接続されているにも関わらず、二値信号のデューティ比の変化を抑制することが可能な二値信号伝送回路として有用である。 INDUSTRIAL APPLICABILITY The binary signal transmission circuit of the present invention is useful as a binary signal transmission circuit capable of suppressing a change in the duty ratio of a binary signal even though the photocouplers are connected in two stages.
１ 第１フォトカプラ
１ａ 入力端子
１ｂ 出力端子
１ｃ 発光ダイオード
１ｄ フォトトランジスタ
２ オンオフ状態反転回路
２ａ 入力端子
２ｂ 出力端子
３ 第２フォトカプラ
３ａ 入力端子
３ｂ 出力端子
３ｃ 発光ダイオード
３ｄ フォトトランジスタ
１１ ｎ−ＭＯＳＦＥＴ（インバータ）
１２ インバータ
１３ ｐ−ＭＯＳＦＥＴ
２１ バッファ
２２、２３ ｎ−ＭＯＳＦＥＴ
２４ ｐ−ＭＯＳＦＥＴ
１００ 二値信号伝送回路
Thoff オフ閾値
Toff1 オフ閾値到達時間
Thon オン閾値
Ton1 オン閾値到達時間
Toff ターンオフ時間
Ton ターンオン時間
Tp1〜Tp3 パルス幅
12 Inverter 13 p-MOSFET
21
24 p-MOSFET
100 binary signal transmission circuit
Thoff off threshold
Toff1 Off threshold arrival time
Thon on threshold
Ton1 ON threshold arrival time
Toff turn-off time
Ton turn-on time
Tp1 to Tp3 pulse width
Claims (2)
前記二値信号は、前記第１レベルにおいて前記第１フォトカプラがオン状態になり、且つ前記第２レベルにおいて前記第１フォトカプラがオフ状態になる信号であり、
前記オンオフ状態反転回路は、前記第１フォトカプラがターンオンする際に前記第２フォトカプラをターンオフさせ、且つ、前記第１フォトカプラがターンオフする際に前記第２フォトカプラをターンオンさせるよう構成されている、二値信号伝送回路。 A first photocoupler to which a binary signal having a first level and a second level is input, an on / off state inverting circuit having an input terminal connected to an output terminal of the first photocoupler, and an on / off state inverting circuit. A second photocoupler having an input terminal connected to the output terminal;
The binary signal is a signal that turns on the first photocoupler at the first level and turns off the first photocoupler at the second level.
The on / off state inverting circuit is configured to turn off the second photocoupler when the first photocoupler is turned on, and to turn on the second photocoupler when the first photocoupler is turned off. Is a binary signal transmission circuit.
前記第１フォトカプラのフォトトランジスタがオンすると、前記第２フォトカプラの発光ダイオードを非導通にさせ、且つ、前記第１フォトカプラのフォトトランジスタがオフすると、前記第２フォトカプラの発光ダイオードを導通させるように、前記スイッチング素子の制御端子が前記第１フォトカプラのフォトトランジスタの一方の主端子に接続され、且つ前記スイッチング素子の一方の主端子が前記第２フォトカプラの発光ダイオードの一方の端子に接続されている、請求項１に記載の二値信号伝送回路。 The on / off state inversion circuit includes a switching element,
When the phototransistor of the first photocoupler is turned on, the light emitting diode of the second photocoupler is turned off, and when the phototransistor of the first photocoupler is turned off, the light emitting diode of the second photocoupler is turned on. The control terminal of the switching element is connected to one main terminal of a phototransistor of the first photocoupler, and the one main terminal of the switching element is connected to one terminal of a light emitting diode of the second photocoupler. The binary signal transmission circuit according to claim 1, wherein the binary signal transmission circuit is connected to:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018125195A JP2020005197A (en) | 2018-06-29 | 2018-06-29 | Binary signal transmission circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018125195A JP2020005197A (en) | 2018-06-29 | 2018-06-29 | Binary signal transmission circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020005197A true JP2020005197A (en) | 2020-01-09 |
Family
ID=69100675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018125195A Pending JP2020005197A (en) | 2018-06-29 | 2018-06-29 | Binary signal transmission circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020005197A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03217904A (en) * | 1990-01-23 | 1991-09-25 | Toshiba Mach Co Ltd | Input module |
| JPH06314992A (en) * | 1993-04-28 | 1994-11-08 | Fuji Electric Co Ltd | Transmission circuit for current loop transmission system |
| WO2016067356A1 (en) * | 2014-10-28 | 2016-05-06 | 三菱電機株式会社 | Communication system and transmission apparatus |
-
2018
- 2018-06-29 JP JP2018125195A patent/JP2020005197A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03217904A (en) * | 1990-01-23 | 1991-09-25 | Toshiba Mach Co Ltd | Input module |
| JPH06314992A (en) * | 1993-04-28 | 1994-11-08 | Fuji Electric Co Ltd | Transmission circuit for current loop transmission system |
| WO2016067356A1 (en) * | 2014-10-28 | 2016-05-06 | 三菱電機株式会社 | Communication system and transmission apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5930560B1 (en) | High frequency insulated gate driver circuit and gate circuit driving method | |
| JP4902323B2 (en) | Semiconductor switch circuit | |
| KR100691634B1 (en) | Inverter driving circuit for lcd backlight | |
| JP4226509B2 (en) | Drive circuit and power supply device for voltage-driven switch element | |
| JP6304966B2 (en) | Semiconductor drive device and semiconductor device | |
| JP2008011088A (en) | Floating driving circuit | |
| US20140002140A1 (en) | Level shifter capable of pulse filtering and bridge driver using the same | |
| JP3702159B2 (en) | Semiconductor integrated circuit device | |
| JP2008035153A (en) | Analog switching circuit | |
| JP2006042136A (en) | Terminating circuit, semiconductor device, and electronic apparatus | |
| CN110830027B (en) | Voltage converter | |
| US11522535B2 (en) | Semiconductor device | |
| JP2022051278A (en) | Semiconductor device | |
| JP2020005197A (en) | Binary signal transmission circuit | |
| JP7486522B2 (en) | GaN laser diode drive FET with gate current reuse - Patents.com | |
| CN107633803B (en) | Signal masking unit, signal masking method and display panel | |
| JP3594528B2 (en) | Half-bridge type inverter circuit | |
| JP2006187138A (en) | High side drive circuit | |
| JP2020136694A (en) | Output circuit | |
| JP2008283277A (en) | Semiconductor switch circuit | |
| CN110880931B (en) | Level shifter circuit and method thereof | |
| US8320471B2 (en) | Transmission device for differential communication | |
| JP3720038B2 (en) | Semiconductor relay device | |
| JP2008167236A (en) | Crystal oscillator | |
| JP5126058B2 (en) | Circuit configuration for generating square wave signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220621 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221220 |