JP2019532462A

JP2019532462A - 電気パルス発生器

Info

Publication number: JP2019532462A
Application number: JP2019510847A
Authority: JP
Inventors: ボスル、スニル
Original assignee: クラルテイ
Priority date: 2016-08-25
Filing date: 2017-08-24
Publication date: 2019-11-07
Anticipated expiration: 2037-08-24
Also published as: EP3504795B1; FR3055494A1; CN109690949B; KR20190038582A; WO2018037192A1; CN109690949A; US20190200444A1; IL264889B; JP7016863B2; FR3055494B1; EP3504795A1; US10462889B2; KR102315531B1

Abstract

本発明は、充電段階で、直流電圧源（３０）によって発生器（１０）の２つの電源供給端子に送られるエネルギーを蓄積し、放電段階で、前記エネルギーを変圧器（Ｔｓ）を介して誘電体バリア放電装置（２０）に移すように意図されたインダクタ（Ｌｓｔｏｃｋ）を含むパルス発生器（１０）に関する。発生器（１０）は、前記発生器（１０）のノードＮで接続された直列の第１の回路（４０）と第２の回路（５０）の構成をさらに含む。第１の回路（４０）は、２つの分岐（４１，４２）を含む。２つの分岐（４１）の一方がインダクタ（Ｌｓｔｏｃｋ）を含むと共に、他方の分岐（４２）がダイオード（Ｄ１）と変圧器（Ｔｓ）を含む。二次回路（Ｔｓ２）が誘電体バリア放電装置（２０）に接続され、第２の回路（５０）が制御スイッチ（Ｔ１）を含む。

Description

本明細書は、誘電体バリア放電装置に電力を供給するための電気パルス発生器に関する。

誘電体バリア放電は、プラズマを生成するための特に興味深い技術である。

この点に関して、図１は、２つの電極２及び３の間に配置されたガス内で誘電体バリア放電を生成するのに好適な装置１の例を示す（しかしながら、誘電体バリア放電の生成が、図１に示された装置に限定されないことに注意されたい）。装置１は、本事例では、２つの電極２及び３の一方と接触した誘電体材料４をさらに備える。したがって、ガスが、２つの電極２及び３によって加えられる降伏電圧Ｖｃより高い電圧Ｖを受けたとき、誘電体バリア放電が見られる。しかしながら、放電中、本来絶縁性の誘電体材料は、電荷を阻止し、２つの電極２及び３によって加えられた電界に対抗する電界を生成するため、放電に過渡的性質を提供する。この過渡的性質によって、周囲温度に近い温度と大気圧を含む広範囲の圧力で多くの用途を有する「熱力学平衡外」と呼ばれる状態のプラズマの生成が可能になる。詳細には、そのようなプラズマは、表面処理、物理化学的手法又は光放射生成に使用されうる。当業者は、この説明の最後に記載された非特許文献１に誘電体バリア放電の潜在的用途の説明を見つけるであろう。

しかしながら、誘電体バリア放電を生成し維持するには、ガスの降伏電圧Ｖｃより高い電圧Ｖの周期的印加を可能にする発生器を実装しなければならない。実際には、誘電体バリア放電は本質的に過渡的現象であり、この放電は、生成されたプラズマが平均的に安定して現れるように周期的にリプライムされなければならない。

更に、正弦波形状ではないパルス形状を有する電圧Ｖ（以下では、電気パルスと呼ばれる）の誘電体バリア放電への印加に対する関心が高まっている（用語「パルス電圧」は、急勾配を有する立ち上がりと立ち下がりを有する電圧を意味する）。

この説明の最後に記載された特許文献１は、周期的電気パルスを生成するのに好適な発生器を示す。特許文献１は、誘電体バリア放電におけるキャパシタの放電によって急峻な電圧パルスを送ることを可能にする最初のトポロジーと、放電で消費されないエネルギーを回収するための回路とを示す。このトポロジーは、規則的な波形を生成し、寄生振動をなくすことを可能にする。

しかしながら、この装置は十分ではない。

実際には、この放電中に生成された大量の電流は、回路の寄生要素、特に巻線の抵抗と発生器の漏れインダクタンスによってのみ制限される。これらの要素は制御が難しい。

更に、提案された発生器は、動作中に蓄積容量を誘電体バリア放電と急に接触させる。その結果、大量のピーク電流が電力スイッチに流れ、この電力スイッチは前記ピーク電流に対応するように決定されなければならない。

更に、高電圧ダイオードを含むエネルギー回収回路は、大量になりうる回収電流が通ることを可能にしなければならない。したがって、そのような高電圧ダイオードは高価な素子であり、したがってそのような用途での関心が制限される。

最後に、発生器は、一般に放電サイクル中に大量の電流にさらされる電力スイッチを含み、この電力スイッチは、そのスイッチングの際に高い損失を引き起こす。そのようなスイッチング損失は、スイッチの制御を複雑にし、前記スイッチの大形化を必要としうる。

欧州特許第０７８１０７８号明細書

U. Kogelschatz and al., "Dielectric-Barrier Discharges. Principle and Applications", Journal de Physique IV Colloque, 1997, 07 (C4), pp. C4-47-C4-66

本発明の目的は、誘電体バリア放電装置に電力を供給するための電気パルス発生器を提案することであり、この電気パルス発生器は、最新技術の発生器に見られるスイッチング損失の制限を可能する。

本発明の別の目的は、小型かつ軽量でその構成要素の大形化を必要とせず、したがって工業要件に適合する製造コストを達成可能な電気パルス発生器を提案することである。

したがって、本発明の目的は、部分的に、誘電体バリア放電装置に電力を供給するための電気パルス発生器によって達成され、発生器は、充電段階で、直流電圧源によって発生器の２つの電源供給端子に送られたエネルギーを蓄積し、放電段階で、昇圧変圧器を介して誘電体バリア放電装置に前記エネルギーを伝えるためのインダクタを含み、発生器は、更に、
−発生器のノードＮに接続された直列の第１と第２の回路の構成を含み、
−第１の回路が、２つの並列の分岐を含み、２つの分岐の一方が、インダクタを含み、他方の分岐が、アノードがノードＮに接続されると共に、カソードが昇圧変圧器の一次回路に接続されたダイオードを直列に含み、昇圧変圧器の二次回路が、誘電体バリア放電装置に接続されるように意図され、
−第２の回路は、閉鎖と開放がそれぞれ充電段階と放電段階を制御する制御スイッチを含む。

一実施形態によれば、第２の回路は、制御スイッチと直列に電気的に接続され、アノードがノードＮに接続されたダイオードをさらに含む。

一実施形態によれば、昇圧変圧器は、また、磁心を含み、電気パルス発生器は、誘電体バリア放電装置をさらに含み、前記誘電体バリア装置は、誘電体バリア放電装置の動作電圧Ｖ_Ｄより高い電圧Ｖが前記装置に印加されたときに誘電体バリア放電を生成し、その結果、誘電体バリア放電が、磁心を介して動作電圧Ｖ_Ｄによって事前決定された磁束の第１の変化を生成するのに好適なガスを含み、磁心は、磁束の第１の変化より大きい磁束の変化が通るときに磁気的に飽和するように寸法決めされる。

一実施形態によれば、発生器は、制御スイッチの開閉を制御するように意図された制御信号Ｓｃを生成するのに好適な制御モジュールをさらに含む。

一実施形態によれば、制御モジュールは、インダクタを通る電流Ｉｓｔｏｃｋを基準電流Ｉｒｅｆと比較する手段を含み、制御モジュールの制御信号は、電流Ｉｓｔｏｃｋが電流Ｉｒｅｆより大きいときに制御スイッチの開放を制御する。

一実施形態によれば、比較する手段は、第１の比較器を含む。

一実施形態によれば、制御モジュールは、制御信号Ｓｃを制御スイッチに送るように意図された出力Ｓｃを有するフリップフロップＤを含む。

一実施形態によれば、制御モジュールは、更に、外部制御信号を受け取ったときに制御スイッチを閉じる制御信号Ｓｃを生成するのに適し、有利には、外部制御信号は、時間スロットを有するクロック信号Ｈ１であり、クロック信号Ｈ１の各立ち上がりで閉鎖のための制御信号Ｓｃが生成される。

一実施形態によれば、外部制御信号は、フリップフロップＤの入力Ｃに送られ、電流Ｉｓｔｏｃｋと基準電流Ｉｒｅｆとの比較は、フリップフロップＤの入力ＤとＲＳＴ＃に送られる。

一実施形態によれば、制御モジュールは、更に、ノードＮにおける電圧の符号を決定する手段を含み、制御モジュールは、ノードＮにおける電圧が負のときに制御スイッチの閉鎖を制御する制御信号Ｓｃを生成するのに好適である。

一実施形態によれば、電圧の符号を決定する手段は、第２の比較器である。

一実施形態によれば、電圧の符号を決定する手段は、フリップフロップＤの入力Ｃに接続され、電圧の符号を決定する手段は、ノードＮの電圧Ｖ（ａｄ１）が負のときにフリップフロップＤの入力Ｃにハイ状態（ｈｉｇｈ状態）を送るのに好適である。

一実施形態によれば、制御モジュールは、電圧の符号を決定する手段とフリップフロップＤの入力Ｃとの間に挟まれた論理ＯＲゲートを含み、電圧の符号を決定する手段の出力が、論理ＯＲゲートの入力に接続され、プライミング発生器が、論理ＯＲゲートの第２の入力に接続され、プライミング発生器が、論理ＯＲゲートの入力にいわゆる「ハイ」状態（ｈｉｇｈ状態）を生成するのに好適である。

一実施形態によれば、制御モジュールは、更に、比較する手段とフリップフロップＤの入力Ｄとの間に挟まれた論理ＡＮＤゲートを含み、論理ゲートが、比較する手段によって供給される第１の入力と、信号によって供給される第２の入力とを含み、論理ＡＮＤゲートは、電流Ｉｓｔｏｃｋが基準電流Ｉｒｅｆより大きくかつ信号がハイ（ｈｉｇｈ）でもあるときにハイ信号（ｈｉｇｈ信号）と、電気パルス発生器の停止を可能するロー（ｌｏｗ）ＥＮＡＢＬＥ信号とを入力Ｄに送るのに好適である。

他の特徴及び利点は、添付図面に関して非限定的な例として提供された、本発明による電気パルス発生器の以下の記述で明らかになる。

本発明による電気パルス発生器によって供給されうる誘電体バリア放電装置を示す図である。本発明の有利な実施形態による電気パルス発生器の単純化したトポロジーの表現である。本発明による電気パルス発生器に流れる電流ループを示す図であり、より詳細には、第１、第２、第３及び第４のシーケンスでの電流ループの方向を示す。本発明による電気パルス発生器に流れる電流ループを示す図であり、より詳細には、第１、第２、第３及び第４のシーケンスでの電流ループの方向を示す。本発明による電気パルス発生器に流れる電流ループを示す図であり、より詳細には、第１、第２、第３及び第４のシーケンスでの電流ループの方向を示す。本発明による電気パルス発生器に流れる電流ループを示す図であり、より詳細には、第１、第２、第３及び第４のシーケンスでの電流ループの方向を示す。本発明により、単一パルスで、電気パルス発生器の４つの動作シーケンスの展開でインダクタＬｓｔｏｃｋ（縦軸）を通る電流の強さのデジタルシミュレーションによって時間（横軸）の関数として得られたグラフ表示である。本発明により電気パルス発生器によって送られた単一パルスによって供給された電圧Ｖ（ｄｂｄ）（左側縦軸）と電流Ｉ（ｄｂｄ）（右側縦軸）の強さのデジタルシミュレーションによって、誘電体バリア放電装置の時間（横軸）の関数として得られたグラフ表示である。負電圧Ｖｋｄ１の場合に制御スイッチＴ１を閉じた状況で磁心を含む昇圧変圧器内の磁束（縦軸に沿った）の変化を時間の関数として（磁束は前記変圧器の磁性状態の指標である）示す図であり、Φｓａｔは、変圧器の磁心の飽和流を表わす。負電圧Ｖｋｄ１の場合に制御スイッチＴ１を閉じた状況でダイオードＤ１を通る電圧Ｖｋｄ１と電流の変化を示す図である。正電圧Ｖｋｄ１の制御スイッチＴ１を閉じた状況で、磁心を含む昇圧変圧器内の磁束（縦軸に沿った）の変化を、時間（磁束は前記変圧器の磁性状態の指標である）の関数として示す図であり、Φｓａｔは、変圧器の磁心の飽和流を表わす。正電圧Ｖｋｄ１の制御スイッチＴ１を閉じた状況でダイオードＤ１を通る電圧Ｖｋｄ１と電流Ｉ（ｄ１）の変化を示す図である。電流制限された制御方法によって制御スイッチＴ１を制御するように意図された制御モジュールのトポロジーを示す図である。電流制限された制御方法の状況の本発明による電気パルス発生器の動作のデジタルシミュレーションのグラフ表示であり、グラフは、インダクタＬｓｔｏｃｋ（右側縦軸）を通る電流Ｉｓｔｏｃｋ、クロック信号Ｈ１（左側縦軸）、及びフリップフロップＤ（左側縦軸）によって生成され制御スイッチＴ１に送られた制御信号Ｓｃを時間（横軸）の関数として示す。電流制限された制御方法の状況の本発明による電気パルス発生器の動作のデジタルシミュレーションのグラフ表示であり、グラフは、誘電体バリア放電装置を通る電流Ｉ（ｄｂｄ）（右側縦軸）並びに前記装置の端子における電圧Ｖ（ｄｂｄ）（左側縦軸）を時間（横軸）の関数として示す。電流制限された制御方法の状況の本発明による電気パルス発生器の実験実装のグラフ表示であり、グラフは、誘電体バリア放電装置を通る電流Ｉ（ｄｂｄ）（右側縦軸）並びに前記装置の端子における電圧Ｖ（ｄｂｄ）（左側縦軸）を時間（横軸）の関数として示す。最適電力制御方法に従って制御スイッチＴ１を制御するように意図された制御モジュールのトポロジーを示す図である。最適電力制御方法の状況の本発明による電気パルス発生器の動作のデジタルシミュレーションのグラフ表示であり、グラフは、インダクタＬｓｔｏｃｋ（右側縦軸）を通る電流Ｉｓｔｏｃｋと、フリップフロップＤ（左側縦軸）によって生成され制御スイッチＴ１に送られる制御信号Ｓｃを時間（横軸）の関数として示す。最適電力制御方法の状況の本発明による電気パルス発生器の動作のデジタルシミュレーションのグラフ表示であり、グラフは、誘電体バリア放電装置を通る電流Ｉ（ｄｂｄ）（右側縦軸）並びに前記装置の端子における電圧Ｖ（ｄｂｄ）（左側縦軸）を、時間（横軸）の関数として示す。最適電力制御方法の状況の本発明による電気パルス発生器の実験実装のグラフ表示であり、グラフは、誘電体バリア放電装置を通る電流Ｉ（ｄｂｄ）（右側縦軸）並びに前記装置の端子における電圧Ｖ（ｄｂｄ）（左側縦軸）を時間（横軸）の関数として示す。プライミング信号発生器の一例を示す図である。本発明の一実施形態によるインダクタＬｓｔｏｃｋから誘電体バリア放電装置に全てのエネルギーを移す枠組みで電流Ｉｓｔｏｃｋ（縦軸上）の変化を時間（横軸上）の関数として示す図である。

以下に詳述される発明は、誘電体バリア放電装置に電力を供給するように意図された電気パルス発生器を実現する。説明の残りの部分で理解されるように、本発明による発生器は、充電段階で直流電圧源によって供給されるエネルギーを蓄積し、そのエネルギーを昇圧変圧器を介して誘電体バリア放電装置にパルスの形で返すように意図されたインダクタＬｓｔｏｃｋを含む。また、特定条件下で、そのような電気パルス発生器が、電力スイッチのスイッチングを伴うことなく誘電体バリア放電装置によって消費されないエネルギーの回収を可能にすることを理解されたい。

図２は、本発明による電気パルス発生器１０を図で示す。

電気パルス発生器１０は、直流電圧源３０に接続される２つの電源供給端子Ａ及びＢを備える。

直流電圧源３０は、広範囲の電圧（例えば、１０Ｖ〜３５０Ｖの電圧）を供給しうる。

より詳細には、直流電圧源３０は、１０Ｖ〜５０Ｖのきわめて低い電圧源でよい。

電気パルス発生器１０は、インダクタＬｓｔｏｃｋを含む。用語「インダクタンス」は、多くの場合、強磁性体で作成されたコアに巻かれた導線からなるコイルを意味する。

電気パルス発生器１０は、一次回路Ｔｓ１と二次回路Ｔｓ２を含む昇圧変圧器Ｔｓを含む。昇圧変圧器は、一般に、一次回路Ｔｓ１と二次回路Ｔｓ２が巻かれた磁心を含む。

インダクタンスＬｓｔｏｃｋは、充電段階で、直流電圧源３０によって供給されたエネルギーを蓄積し、放電段階で、前記エネルギーを昇圧変圧器Ｔｓを介して誘電体バリア放電装置２０に送るように構成される。したがって、電気パルス発生器１０は、スイッチングによって充電段階と放電段階が交番されるスイッチ手段を含む。したがって、充電段階で、スイッチ手段は閉じられ、その結果、直流電圧源３０によって提供された電圧が、インダクタＬｓｔｏｃｋの端子に印加される。放電段階で、スイッチ手段は開かれ、インダクタＬｓｔｏｃｋが直流電圧源３０から遮断される。したがって、放電段階で、インダクタＬｓｔｏｃｋは、一次回路Ｔｓ１の電流Ｉ（ｄ１）を生成することによって蓄積されたエネルギーを送る（換言すると、インダクタＬｓｔｏｃｋと一次回路Ｔｓ１の間に電流ループが形成される）。

スイッチ手段は、制御スイッチＴ１を含むことができ、より詳細には、制御スイッチＴ１は、電力スイッチ、例えば絶縁ゲート電界効果トランジスタ（「金属酸化物半導体電界効果トランジスタ」又は「ＭＯＳＦＥＴ」）でよい。

電気パルス発生器１０は、ダイオードＤ１も含む。

更に、二次回路Ｔｓ２の端子は、誘電体バリア放電装置２０の端子に電圧及び／又は電流を印加することを目的とする。

次に、非限定的な例として示された電気パルス発生器１０の特定の構成について述べる。

電気パルス発生器１０は、ノードＮのレベルで直列に電気接続された第１の回路４０と第２の回路５０を含む。

第１の回路４０は、電気パルス発生器１０のノードＮと端子Ａをそれぞれ接続する２つの分岐４１及び４２を含む。したがって、２つの分岐４１及び４２が並列に接続されることが分かる。

第１の回路４０は、スイッチ手段がないと有利である。

分岐４１は、インダクタＬｓｔｏｃｋを含む。

分岐４２は、カソードによって昇圧変圧器Ｔｓの一次回路Ｔｓ１に直列に接続されたダイオードＤ１を含む。ダイオードＤ１のアソードは、ノードＮに接続される。

ノードＮと端子Ｂを接続する第２の回路５０は、制御スイッチＴ１を含む。

有利には、第２の回路５０は、制御スイッチＴ１とノードＮの間に挟まれ、制御スイッチＴ１が閉位置のときに制御スイッチＴ１内に電流を通すように意図されたダイオードＤ２を含みうる。以下の説明で、ダイオードＤ２は、電気パルス発生器１０が「最適電力方法」と呼ばれる方法に従って制御されるときに特に有利でありうることが分かる。

説明の残りの部分で分かるように、放電段階で第１の回路４０だけが求められる。この放電段階は、「背景技術」の説明で分かるように、第１の回路４０を構成する要素にのみ印加される電圧と電流に大きな変化を引き起こす。より詳細には、放電の発生中に生じるピーク電流は、磁心を飽和できるときに昇圧変圧器Ｔｓの二次回路Ｔｓ２によってのみ対応されうる。実際には、変圧器Ｔｓの磁心は、放電段階で飽和するように寸法決めされうる。したがって、二次回路Ｔｓ２のインダクタＬ２の値の低下が見られる。この結果、一次回路Ｔｓ１と二次回路Ｔｓ２との間の誘導による結合が少なくとも部分的に破断される。したがって、放電段階で、特に有利には、磁心を飽和できるときに制御スイッチＴ１に電流が流れない。これは、特許文献１に記載された装置に対して大きな利点である。

用語「飽和した磁心」は、二次回路Ｔｓ２の巻き付け方向に従う飽和磁場を有する磁心を意味する。

飽和磁場は、磁心内に生成されうる最大磁場として定義される。

誘電体バリア放電装置は、電圧Ｖ_Ｄより大きい電圧Ｖが端子に印加されたときに誘電体バリア放電を生成できる。電圧Ｖ_Ｄは、誘電体材料の性質、その形状、装置２０内のその位置決め、及び誘電体バリア放電装置に含まれるガスの降伏電圧に依存する。電圧Ｖ_Ｄは、誘電体バリア放電装置２０の特性パラメータであり、説明の最後に記載された文献［１］に参照される当業者に知られる。したがって、電圧Ｖ_Ｄは、誘電体バリア放電装置２０の動作電圧である。

したがって、動作電圧Ｖ_Dは、その電圧よりも上で誘電体バリア放電装置２０が誘電体バリア放電を生成できる電圧として定義される。

誘電体バリア放電の展開中、磁心の磁性状態（即ち、コア内の磁場）が修正される。より詳細には、コアの磁性状態は、誘電体バリア放電の生成によって引き起こされる誘電体バリア放電装置の端子の電圧によって加えられる磁束の変化によって修正される。

したがって、磁束の変化は、誘電体バリア放電装置２０の動作電圧Ｖ_Dによって提供される。その結果、動作電圧Ｖ_Dの知識によって、誘電体バリア放電が生成されたときに磁心が磁気的に飽和されるように昇圧変圧器の磁心を寸法決めできる。

前述の使用条件で飽和できるようにする磁心の寸法決めは、特定の磁性材料（例えば、フェライト型の材料）及び／又は前記コアの形状及び／又は前記コアのサイズの選択を含みうる。

誘電体バリア放電装置２０によって課される使用条件で飽和できるようにする磁心の寸法決めは、前記磁心の磁気断面の調整を含みうる。

この点で、当業者は、明細の最後に記載された非特許文献２に、磁心の寸法決めに必要な教示を全て見つけるであろう。

更に、出願人は、式（１）によって定義された磁気断面Ａｍｉｎより小さい磁気断面Ａを有する磁心が、本発明の実施に好適であることに気づいた（即ち、前述の使用条件で飽和できる磁心を得る）。

ここで、Ｃ_ｅｑ１は、誘電体バリア放電装置の誘電体材料の等価静電容量であり、Ｎ_１は、昇圧変圧器Ｔｓの一次回路の巻数であり、Ｉ_ｍａｘは、第１シーケンスの終わりにインダクタＬｓｔｏｃｋに流れる電流であり（Ｉ_ｍａｘは、説明の残りの部分で定義される）、及びＢ_ｓａｔは、コア内の磁気飽和場の値である。

一般に、昇圧変圧器の磁心の飽和は、一次回路と二次回路の間の結合が破断されるので望ましくない現象である。

本発明の枠組みでは、結合の破断によって、誘電体バリア放電装置によって消費されないエネルギーの一部を前記誘電体バリア放電装置に再注入できる。

したがって、誘電体バリア放電装置の端子における電圧は、誘電体バリア放電の端子における電圧の所定値で飽和し始めるように寸法決めされた変圧器Ｔｓのコア内の磁束を増大させる。

更に、誘電体バリア放電装置の動作条件で磁心を飽和できるようにすることによって前記磁心のサイズを小さくできる。

次に、図３ａ〜図３ｄ、図４ａ及び図４ｂと関連して、単一電気パルス上の電気パルス発生器１０の４つの動作シーケンスについて述べる。説明の残りの部分では、電気パルス発生器がダイオードＤ２を含むことと、誘電体バリア放電が生成されたときに昇圧変圧器Ｔｓの磁心が磁気的に飽和されるように寸法決めされることを検討する。換言すると、昇圧変圧器の磁心は、誘電体バリア放電装置の動作電圧Ｖ_Dに対して寸法決めされる。

第１のシーケンス（図３ａ）は、インダクタＬｓｔｏｃｋの充電段階に対応する。この第１のシーケンスで、制御スイッチＴ１は、時間ｔ１の間閉じられる。次に、直流電圧源３０の電圧Ｖｓが、インダクタンスＬｓｔｏｃｋに印加される。電流ループの強さＩｓｔｏｃｋが、直線的に増大するため、直流電圧源３０、インダクタＬｓｔｏｃｋ、ダイオードＤ２及び制御スイッチＴ１（図４ａ）によって構成されたユニット内に流れる。

時間ｔ１の後、電流Ｉｓｔｏｃｋは値Ｉｍａｘに達する。電気パルス発生器１０が生成すべき電圧と電流の波形の必要に応じて、時間ｔ１を変調させることによって、値Ｉｍａｘを容易に調整できる。その結果、充電時間ｔ１をＩｍａｘの目標値に従って十分に適応できるので、トポロジーは、広範囲の電圧値Ｖｓで有効になる。

時間ｔ１の後、制御スイッチＴ１の開放後に第２のシーケンス（図３ｂ）が始まる。第２のシーケンスは時間ｔ２だけ続く。この第２のシーケンスで、インダクタＬｓｔｏｃｋに蓄積されたエネルギーは、昇圧変圧器Ｔｓを介して誘電体バリア放電装置２０に共振式に移される。誘電体バリア放電装置は、放電容積がガスで占有されるキャパシタとして働く。したがって、蓄積エネルギーを移す際、その端子の電圧Ｖ（ｄｂｄ）が正弦波部分に沿って上昇することが分かる（図４ｂ参照）。

有利には、この電圧Ｖ（ｄｂｄ）の上昇率は、電流Ｉｍａｘを調整することによって制御され、したがって制御スイッチＴ１を閉じる持続時間（換言すると、時間ｔ１）によって制御されうる。

誘電体バリア放電装置２０に含まれるガスに印加された電圧が、前記ガスの降伏電圧Ｖｃ（始動電圧とも呼ばれる）に達したとき、ガスはイオン化され過渡放電が生成される。誘電体バリア放電装置の端子における電圧は、誘電体バリア放電の端子における電圧の所定値Ｖ_Dから磁気的に飽和され始めるように寸法決めされた変圧器Ｔｓのコア内の磁束を増大させ、所定電圧Ｖ_Dはガスの降伏電圧Ｖｃより高い。

第２のシーケンスの終わりに、インダクタＬｓｔｏｃｋから誘電体バリア放電装置にエネルギーが全て移される前後で、昇圧変圧器Ｔｓの磁心の飽和が起こる。

図１２は、インダクタＬｓｔｏｃｋから誘電体バリア放電装置２０にエネルギーが全て移される枠組みで、電流Ｉｓｔｏｃｋ（縦軸上）の変化を時間の関数（横軸上）として示す。第２のシーケンスの終わり（図１２の点Ｓ２）に電流Ｉｓｔｏｃｋの消滅がはっきり観察される。

したがって、昇圧変圧器Ｔｓの磁心の飽和から第３のシーケンスが始まる。上記のように、昇圧変圧器Ｔｓの磁心が飽和したとき、二次回路Ｔｓ２のインダクタＬ２の値が低下する（変圧器は、漏れインダクタンスに変換される）。この結果、一次回路Ｔｓ１と二次回路Ｔｓ２の間の誘導による結合が少なくとも部分的に破断されるため、インダクタＬｓｔｏｃｋ、ダイオードＤ１及び一次回路Ｔｓ１によって構成されたループに流れる電流が自由に回転する。

これと平行に、誘電体バリア放電装置２０は、第２のシーケンスで移された蓄積エネルギーの少なくとも一部分を消費した。消費されない残留エネルギーは、誘電体バリア放電回路２０の誘電体の表面に電荷の形で蓄積されたままである。したがって、（磁心の飽和により）二次回路Ｔｓ２によって構成された低インダクタンスと並列の誘電体バリア放電装置２０は、低い固有周波数双極子を構成する。次に、残留エネルギーは、誘電体バリア放電装置２０の間で、時間ｔ３の間に飽和されうる昇圧変圧器Ｔｓの漏れインダクタンスに共振式に移される。したがって、誘電体バリア放電装置２０（図３ｃと図４ｂ）の端子には電圧Ｖ（ｄｂｄ）の急峻で短時間の低下が見られる。

残留エネルギーが漏れインダクタンスに移されたとき、前記残留エネルギーは、やはり共振によって、誘電体バリア放電回路２０に再注入され、第２のシーケンスから来る第１のパルスとは逆極性を有する誘電体バリア放電装置２０の端子に第２の電圧パルスを生成する。電圧の急峻な低下には、第１の放電とは逆方向のピーク電流と一致する第２の放電が伴う。

第３のシーケンスで観察された磁心の飽和は、誘電体バリア放電装置２０の端子における電圧Ｖ（ｄｂｄ）の低下と、また前記装置２０内に大きい振幅の電流パルス（ピーク電流）との突然の現象を引き起こす。また、特許文献１に記載された装置とは反対に、電流ピークは、二次回路Ｔｓ２と誘電体放電装置２０の間にだけ流れる。これらの要素は、この一時的な過剰強度を失敗なしに支援できる。詳細には、電流ピークは、制御スイッチＴ１を通らず、したがって、最新技術で述べられた事例と反対に、これらの構成要素の大形化を必要としない。

第２の電圧パルスの振幅は、一般に、第１の電圧パルスの振幅より小さい（絶対値で）。この減少は、少なくとも部分的に回路の散逸的要素によるものである。したがって、第２の電圧パルスの小さい振幅は、放電でインダクタによって注入されたエネルギーの良好な移行を示す。

第３のシーケンスで、二次回路Ｔｓ２と誘電体バリア放電装置２０のセット内に循環する電流の方向は、昇圧変圧器Ｔｓの磁心の飽和を維持する。

時間ｔ４に及ぶ第４のシーケンスで、エネルギーは、再び誘電体バリア放電装置２０に、したがって、第２の電圧パルスの最大値（絶対値で）に完全に蓄積される。誘電体バリア放電装置２０のエネルギーは、二次回路Ｔｓ２に共振によって戻される。しかしながら、第３のシーケンス（図３ｄ）と逆の電流の方向は、磁心の飽和度を低下させるため、一次回路Ｔｓ１と二次回路Ｔｓ２の間の結合を復帰させる。

共振移行は、誘電体バリア放電装置２０と二次回路Ｔｓ２の間で行われなくなるが、インダクタＬｓｔｏｃｋと並列な前記装置２０と一次回路Ｔｓ１の間では行われる（Ｄ１を介して）。したがって、誘電体バリア放電装置２０内の残留エネルギーは回収され、飽和できる昇圧変圧器ＴｓとインダクタＬｓｔｏｃｋの間で分配される。

制御スイッチＴ１が後で導通に戻されない場合、誘電体バリア放電装置２０と飽和できる昇圧変圧器ＴｓとインダクタＬｓｔｏｃｋとの間で共振が続く。次に、誘電体バリア放電装置２０の端子に電圧Ｖ（ｄｂｄ）の発振が観察される。一般に、誘電体バリア放電装置の端子における電圧Ｖ（ｄｂｄ）の発振の振幅は、ガス内で新しい放電をプライムするのに十分ではなく、発振は、散逸的寄生要素（詳細には、一次回路Ｔｓ１と二次回路Ｔｓ２の抵抗器と、インダクタＬｓｔｏｃｋ）により減衰される

次に、制御スイッチＴ１を閉じる様々な事例を検討できる。

第１の事例によれば、制御スイッチＴ１は、電圧Ｖ（ｄｂｄ）の発振の緩和時間より長い時間の後で閉じられうる。この事例では、システムは、その初期状態にあり、したがってこのシーケンスはシーケンス１と同一である。

第２の事例によれば、制御スイッチＴ１は、電圧Ｖ（ｄｂｄ）の発振の緩和前に閉じられうる。

この事例では、インダクタＬｓｔｏｃｋと一次回路Ｔｓ１に流れる電流はゼロではない（ダイオードＤ１が導通状態）。ダイオードＤ１のアノードとカソードは、発振しＶｓを中心とするそれぞれ電位Ｖ（ａｄ１）とＶ（ｋｄ１）である。

したがって、制御スイッチＴ１の閉鎖時に電位Ｖ（ｋｄ１）は正又は負である。

制御スイッチＴ１の閉鎖時にＶ（ｋｄ１）が負の場合、ダイオードＤ２は遮断状態である。その結果、電流がゼロの状態で制御スイッチＴ１の閉鎖が行われ、これにより、前記制御スイッチＴ１のスイッチングによるスイッチング損失が防止される。制御スイッチＴ１が閉じられたとき、電位Ｖ（ｋｄ１）（図５ｂに示された）はゼロに戻るのに時間ｔ５かかり、したがってダイオードＤ２を導通状態にする。また、一次回路の端子における電圧は、直流電圧源３０によって印加された値Ｖｓに維持され、これにより、時間ｔｄｅｍ後で昇圧変圧器Ｔｓの磁心が消磁される（図５ａと図５ｂ）。

これとは反対に、制御スイッチＴ１が閉じたときにＶ（ｋｄ１）が正の場合（図６ｂ）、ダイオードＤ２は導通状態であり、Ｔ１が閉じたときにダイオードＤ１のアノードにゼロに近い電位が印加され、それにより、ダイオードＤ１が遮断され、一次回路Ｔｓ１に流れる電流が突然遮断される。この結果、残りのエネルギーが変圧器Ｔｓから誘電体バリア放電装置２０に移される。したがって、誘電体バリア放電装置２０は、昇圧変圧器Ｔｓを介して、時間ｔ５の間にダイオードＤ１のカソードの電位を値ゼロまで低下させ、その値で、ダイオードＤ１は、再び導通状態に切り変わり、電圧Ｖｓで一次回路Ｔｓ１が分極される。この後、前の点で示されたように、時間ｔｄｅｍ（図６ａと図６ｂ）の間、消磁段階が続く。

昇圧変圧器Ｔｓの磁心の消磁の後、電流Ｉ（ｄ１）（図５ｂと図６ｂ参照）が、一次回路内で除去され、したがって、ダイオードＤ１、昇圧変圧器Ｔｓ、及び誘電体バリア放電装置２０で構成された系は定常状態のままである。しかしながら、誘電体バリア放電装置２０と二次回路Ｔｓ２のインダクタの間の電圧Ｖ（ｄｂｄ）の吸収振動は存続できる。

次に、装置２０内で誘電体バリア放電を生成し維持する制御スイッチＴ１を制御する様々な方法について述べる。

前述されたように、誘電体バリア放電を生成し維持するには、特定のスイッチングモードが他のものより好ましいと思われる。また、放電を維持するには、電圧Ｖｋｄ１が負のとき、又は制御方法の観点から等価なノードＮの電圧が負のときに、制御スイッチＴ１の閉鎖を制御することが好ましいと思われる。

次に制御スイッチＴ１を制御する３つの方法について述べる。

電気パルス発生器１０は、制御スイッチＴ１の制御モジュール６０を備えうる。より詳細には、制御モジュール６０は、制御スイッチＴ１の開閉を制御するように意図された制御信号Ｓｃの生成に適しうる。

「ＰＷＭ制御方法」と呼ばれる第１の方法を適用できる。

第１の方法は、制御スイッチをパルス幅変調制御ロジック（ＰＷＭ）によって制御することを含む。この第１の方法は、制御モジュール６０によって実行されうる。より詳細には、制御モジュール６０は、実装が当業者に知られたＰＷＭロジックコントローラを含みうる。ＰＷＭシーケンス制御信号は、図５ｂと図６ｂに時間スロット関数によって表わされる。しかしながら、制御スイッチＴ１の閉鎖中にインダクタＬｓｔｏｃｋ（Ｉ（Ｌｓｔｏｃｋ））を通る電流が直線的に増大するとき、一連の固定長制御時間スロットは、理論的に、各時間スロットにおける実質電流を増大させる（図５ｂと図６ｂに２つの時間スロットにわたって示されているように）。

実際には、電流Ｉｍａｘが高いほど、誘電体バリア放電が吸収するエネルギーが多くなり、その結果、動作が平衡し永久になる。

図２に示されたトポロジーの実施は、２０μＦキャパシタによって構成された直流電圧源２０（Ｖｓ）と並列に入力フィルタを備え、ＰＷＭ制御モードは、放電ランプを含む誘電体バリア放電装置２０上で安定した永久動作を提供した（説明の最後に記載された非特許文献３に述べられた）。コンバータ１０のパラメータを表１に示す。

ダイオードＤ１及びＤ２並びに変圧器Ｔｓの寸法決定は、当業者の技術知識の範囲内にあり、したがって、本出願では詳述されない。

「ＰＷＭ制御方法」と呼ばれる第１の方法の利点は、本発明による電気パルス発生器１０のトポロジーで実施が単純なことである。更に、ＰＷＭ制御方法は、制御のための２つの自由度、即ち、
値Ｉｍａｘに影響を及ぼすデューティサイクルと、
誘電体バリア放電装置に注入される平均電力に影響を及ぼす周波数と、を含む。

「制限電流制御方法」と呼ばれる第２の方法も適用できる。

制限電流方法の目的は、所定周波数（例えば、クロックＨ１の周波数）での制御スイッチＴ１の閉鎖と、インダクタＬｓｔｏｃｋを通る電流が基準電流値Ｉｒｅｆ（例えば、前述の値Ｉｍａｘ）を超えたときの前記制御スイッチＴ１の開放との制御を含む。この方法は、安定動作の保証を可能にする。

したがって、制限電流制御方法を実行するため、インダクタＬｓｔｏｃｋを通る電流Ｉｓｔｏｃｋを基準電流Ｉｒｅｆと比較手段６１を、制御モジュール６０（図７に示された）に提供することに関心がある。したがって、電流Ｉｓｔｏｃｋが電流Ｉｒｅｆより大きいとき、制御モジュール６０は、制御スイッチＴ１を開くための制御信号Ｓｃを生成するのに好適である。比較手段６１は、電流プローブ６１ｂから電流Ｉｓｔｏｃｋの測定値を受け取りうる。

有利には、比較手段６１は、第１の比較器を含む。

用語「第１の比較器」は、２つのアナログ入力の大きさを区別し、前記区別の符号により「ハイ」（ｈｉｇｈ）又は「ロー」（ｌｏｗ）と呼ばれる論理出力信号を生成するのに好適な比較器を意味する。比較器は、当業者に知られており、したがって説明で詳述されない。本発明の枠組みでは、電流Ｉｓｔｏｃｋが基準電流Ｉｒｅｆより小さい場合に第１の比較器の出力の信号が「ハイ」と呼ばれ、反対の場合にローになる。

更に、有利には、制御モジュール６０は、制御スイッチＴ１を制御し、制御信号Ｓｃを制御スイッチＴ１に送るための出力Ｓｃを含むタイプＤのフリップフロップ（以下ではフリップフロップＤ７０と呼ばれる）を含む。

定義によると、フリップフロップＤ７０は、Ｃと示された制御入力、Ｄと示されたデータ入力、及びＱと示された出力を含む論理回路である。動作では、入力信号Ｄは、入力Ｃの各立ち上がりで出力Ｑ上に複製される。フリップフロップＤは、入力Ｄ７２とＣ７１の状態に関係なく、出力Ｑの「ハイ」及び「ロー」状態をそれぞれ与えるＳＥＴ及び／又はＲＥＳＥＴ入力（ＲＳＴとして示された）を備えうる。制御入力（入力Ｃ７１）とデータ入力（入力Ｄ７２）は、この説明全体にわたってこれらの定義を保持する。

本発明の枠組みで、フリップフロップＤ７０の出力Ｓｃの高さのレベルにおける用語「ハイ」状態は、制御スイッチＴ１の閉鎖を制御するための状態を意味する。同様に、フリップフロップＤ７０の出力Ｓｃのレベルにおける用語「ロー」状態は、制御スイッチＴ１の開放の制御をするための状態を意味する。

本発明の文脈で、フリップフロップＤ７０の入力Ｄ７２及びＲＳＴ＃（ＲＥＳＥＴ、逆論理）に印加される信号は、電流Ｉｓｔｏｃｋが基準電流Ｉｒｅｆより小さい場合にハイと見なされ、信号は逆の場合にローになる。

有利には、外部制御信号（例えば、時間スロットを有するクロック信号Ｈ１）は、フリップフロップＤ７０の入力Ｃ７１に送られる。

時間スロットを有するクロック信号Ｈ１の立ち上がりは、本発明の枠組みでは、フリップフロップＤ７０の入力Ｃ７１に課される「ハイ」状態に対応する。したがって、ハイ状態が入力Ｃ７１に課されたとき、入力ＲＳＴ＃に印加された信号（入力Ｄ７２に印加されたものと同一）が「ハイ」の状態で、閉じるための制御信号Ｓｃが、フリップフロップＤ７０によって制御スイッチＴ１に送られる。

図８ａと図８ｂは、制御モジュール（６０）によって制御された電気パルス発生器１０のデジタルシミュレーションによって得られたオシログラムを示し、図８ｃは、制御モジュール６０によって制御された電気パルス発生器１０の実験実装によって得られたオシログラムを示す。より詳細には、図８ａは、インダクタＬｓｔｏｃｋを通る電流Ｉｓｔｏｃｋ、クロック信号Ｈ１、及びフリップフロップＤ７０によって生成され制御スイッチＴ１に送られる制御信号Ｓｃを示す。図８ｂと図８ｃは、誘電体バリア放電装置２０を通る電流Ｉ（ｄｂｄ）並びに前記装置の端子における電圧Ｖ（ｄｂｄ）をそれぞれ、本発明のデジタルシミュレーションと実験実装の枠組みで示す。

デジタルシミュレーションによって実験的に得られたオシログラムがきわめて類似することに注意されたい。

制御信号Ｓｃの各時間スロットが、電流Ｉｓｔｏｃｋのパルス（例えば、図８ａに記号Ｅによって示されたパルス）に対応することに注意されたい。電流パルスＩｓｔｏｃｋの後、誘電体バリア放電装置２０の端子で測定された電圧Ｖ（ｄｂｄ）と電流Ｉ（ｄｂｄ）との振幅の激しい変化によって、図８ｂで識別可能な前記装置２０内の放電が起こる。

図７に示されたトポロジーの実施は、（電圧Ｖｓの）直流電圧源３０と並列な入力フィルタを備える。入力フィルタは、２０μＦキャパシタと、インダクタＬｓｔｏｃｋと並列のサージ抑制ダイオードを含む。

コンバータ１０のパラメータを表２に示す。

制限電流方法は、安定した永久的な動作を可能にし、適度な電力での使用に完全に適応される。公称電流設定を維持し、クロック信号Ｈ１の周波数を低くすることによって、誘電体バリア放電装置２０に注入される電力を消滅することなく大幅に少なくできるので、広範囲の段階的変化が可能になる。

次に、負電圧Ｖ（ｋｄ１）の場合に制御スイッチＴ１の閉鎖を保証可能にする「最適電力方法」と呼ばれる第３の方法について述べる。

したがって、最適電力方法を実施するために、制御モジュール６０（図９に示された）は、制限電流制御方法の実行を可能にする制御モジュール６０を比較する手段６１を使用する。

有利には、比較手段６１は、第１の比較器を含む。

更に、有利には、制御モジュール６０は、制御スイッチＴ１を制御し、制御スイッチＴ１に制御信号Ｓｃを送るように意図された出力Ｓｃを有するフリップフロップＤ７０を含む（図９参照）。

フリップフロップＤ７０は、Ｃと示された制御入力、Ｄと示されたデータ入力、及びＱと示された出力を有する論理回路である。動作中、入力信号Ｄ（入力Ｄ７２のレベル）は、入力Ｃ７１に印加された信号の各立ち上がりで出力Ｑに複製される。フリップフロップＤは、入力Ｄ７２及びＣ７１の状態に関係なく、出力Ｑの「ハイ」と「ロー」状態をそれぞれ課するＳＥＴ及び／又はＲＥＳＥＴ入力を有する。

本発明の文脈では、フリップフロップＤ７０の入力Ｄ７２に印加された信号は、電流Ｉｓｔｏｃｋが基準電流Ｉｒｅｆより小さい場合にハイになると考えられ、反対の場合に信号はローになる。

制御モジュール６０は、ノードＮ（Ｖ（ａｄ１）と示された）での電圧の符号を決定する手段６２をさらに含むことができ、制御モジュール６０は、ノードＮでの電圧Ｖ（ａｄ１）が負のときに制御スイッチＴ１の閉鎖を制御する制御信号Ｓｃを生成するのに適している。

電圧の符号を決定する手段６２は、電圧プローブ６２ｂから電圧Ｖ（ａｄ１）の測定値を受け取りうる。

電圧の符号を決定する手段６２は、例えば、第２の比較器である。

より詳細には、第２の比較手段は、電圧Ｖ（ａｄ１）の値と接地電位との差を測定するのに適している。したがって、動作中、電圧Ｖ（ａｄ１）の測定値が、第２の比較器の第１の入力Ｆのレベルで注入され、第２の比較器の第２の入力Ｇが接地される。

有利には、電圧の符号を決定する手段６２は、フリップフロップＤ７０の入力Ｃ７１に接続され、電圧の符号を決定する手段６２は、ノードＮの電圧Ｖ（ａｄ１）が負のときにフリップフロップＤ７０の入力Ｃ７１にハイ状態を送るのに適している。この点で、入力Ｃ７１が立ち上がりにあるフリップフロップＤ７０で、出力Ｓｃがその入力Ｄ７２の状態を複製することに注意されたい。

したがって、電流Ｉｓｔｏｃｋが電流Ｉｒｅｆより大きい場合、フリップフロップＤ７０の入力ＲＳＴ上の信号は出力Ｑをロー状態にする。

これとは反対に、電流Ｉｓｔｏｃｋが電流Ｉｒｅｆより小さい場合、Ｑは、Ｃ７１の第１の立ち上がりで、即ちノードＮの電圧が負に切り替わるときに、「ハイ」状態に切り替わる。

有利には、制御モジュール６０は、電圧の符号を決定する手段６２とフリップフロップＤ７０の入力Ｃ７１との間に挟まれた論理ＯＲゲート６３を含みうる。したがって、電圧の符号を決定する手段６２の出力は、論理ＯＲゲート６３の入力に接続される。論理ＯＲゲート６３の第２の入力にプライミング発生器６４も接続でき、プライミング発生器６４は、電気パルス発生器１０の開始を生成するように適応される。

用語「論理ＯＲゲート」は、その２つの入力の少なくとも一方がハイ状態のとき、その出力にハイ信号を生成する論理回路を意味する。これは逆の場合にロー状態を生成する。

プライミング発生器はクロックでよい。プライミング信号（論理ＯＲゲート６３の入力でハイ信号）は、負電圧信号Ｖ（ｋｄ１）がない場合に必要とされうる。

更に、有利には、制御モジュール６０は、比較手段６１とフリップフロップＤ７０の入力Ｄ７２との間に挟まれた論理ＡＮＤゲート６５も含みうる。論理ＡＮＤゲートは、比較手段６１によって供給される第１の入力と、ＥＮＡＢＬＥ信号によって供給される別の入力とを有する。論理ＡＮＤゲート６５は、フリップフロップＤ７０の入力Ｄ７２に供給し、論理ＡＮＤゲート６５は、電流Ｉｓｔｏｃｋが基準電流Ｉｒｅｆより小さくＥＮＡＢＬＥ信号もハイのときに、入力Ｄ７２にハイ信号を送るのに好適である。

用語「論理ＡＮＤゲート」は、その入力が全て同時にハイ状態のときにその出力にハイ信号を生成する論理回路を意味する。これは逆の場合にロー状態を生成する。

「ロー」ＥＮＡＢＬＥ信号は、電気パルス発生器１０の停止の制御を可能にする。実際には、誘電体バリア放電装置２０内の放電が、制御モジュール６０と電気パルス発生器との動作モードによって持続されるので、ユーザは、「ロー」ＥＮＡＢＬＥ制御信号によって、放電の停止を制御できる。

ＥＮＡＢＬＥ信号は、（電気パルス発生器１０のための）開始信号でよい。発生器６４は、プライミング信号と協力し、パルス（ハイ信号）を、開始信号の立ち上がりから始まる期間ｄの後で接続されるＯＲゲート６３の入力に送りうる。

図１１は、プライミング信号発生器６４の例を示す。プライミング信号発生器６４は、市販されている集積回路又は個別の構成要素によって実現されうる。

図１１のプライミング信号発生器６４は、ＯＲゲート６５の出力によって放出された信号と電圧Ｖ（ａｄ１）の符号とをそれぞれ受け取るように意図された２つの入力を有しうる。プライミング信号発生器６４は、更に、２つの抵抗器Ｒｇ１及びＲｇ２とキャパシタＣｇ１とを含む。

最後に、プライミング信号発生器６４は、ＯＲゲート６３の入力に接続されるように意図された出力Ｓを含む。

図１０ａと図１０ｂは、制御モジュール６０のデジタルシミュレーションによって得られたオシログラムを示し、図１０ｃは、制御モジュール６０によって制御された電気パルス発生器の実験実装によって得られたオシログラムを示す。より詳細には、図１０ａは、インダクタＬｓｔｏｃｋを通る電流Ｉｓｔｏｃｋ、ＥＮＡＢＬＥ信号、及びフリップフロップＤ７０によって生成され制御スイッチＴ１に送られる制御信号Ｓｃを示す。図１０ｂと図１０ｃは、誘電体バリア放電装置２０を通る電流Ｉ（ｄｂｄ）並びに、前記装置の端子における電圧Ｖ（ｄｂｄ）を、本発明のデジタルシミュレーション及び実験実装の枠組みで示す。

デジタルシミュレーションによって実験で得られたオシログラムがきわめて類似することに注意されたい。

制御信号Ｓｃの各時間スロットが、電流Ｉｓｔｏｃｋのパルス（例えば、図１０ａに記号Ｅによって示されたパルス）に対応することに注意されたい。電流パルスＩｓｔｏｃｋの後、誘電体バリア放電装置２０の端子で測定される電圧Ｖ（ｄｂｄ）と電流Ｉ（ｄｂｄ）との振幅の激しい変化によって、図１０ｂと図１０ｃで識別可能な前記装置２０内の放電が起こる。

図９に示されたトポロジーの実施は、更に、以下の要素、即ち、
直流電圧源３０と並列で２０μＦキャパシタを含む入力フィルタと、
Ｌｓｔｏｃｋと並列なサージ抑制ダイオードと、
ダイオードＤ１のアノードと接地（アース）との間にあり、飽和可能な昇圧変圧器Ｔｓの漏れインダクタンスによるインダクタＬｓｔｏｃｋの端子の電圧ピークを取り除く４７０ｐＦキャパシタとを含む。

コンバータ１０のパラメータを表３に示す。

特定の場合、特に誘電体バリア放電装置が移されるエネルギーの大部分を消費するとき、電圧Ｖ（ａｄ１）は、シーケンス３の最後にその静止値（Ｖｓ）より低下するが、負になることはない。この場合、接地の代わりに正分極電圧Ｖｐｏｌを第２の電圧比較器に印加するこの最適電力制御方法の代替を実現できる。この場合、生成される信号は、電圧Ｖ（ａｄ１）と分極電圧Ｖｐｏｌの差（「Ｖ（ｋｄ１）＜Ｖｐｏｌ」）になる。これにより、Ｖ（ａｄ１）が負の値をとらない場合でも、制御スイッチＴ１の閉鎖を提供できる。この場合、スイッチングはゼロ電圧で行われないが、電圧ＶｐｏｌはＶより低い電圧を表わし、強制スイッチングの条件は制御スイッチＴ１の許容限度内のままになる。

参考文献
Electronics Engineer's Reference Book" published by F.F. Mazda, 2013 ISBN 1483161064, Hubert Piquet, Sounil Bhosle, Rafael Diez, and Michael V. Erofeev, "Pulsed Current-Mode Supply of Dielectric Barrier Discharge Excilamps for the Control of the Radiated Ultraviolet Power", IEEE Transactions on Plasma Science, vol. 38, no. 10, October 2010.

１０：電気パルス発生器
２０：誘電体バリア放電装置
３０：直流電圧源
４０：第１の回路
４１，４２：分岐
５０：第２の回路
Ａ，Ｂ：電源供給端子
Ｄ１：ダイオード
Ｌｓｔｏｃｋ：インダクタ
Ｔｓ：昇圧変圧器
Ｔ１：制御スイッチ
Ｔｓ１：一次回路
Ｔｓ２：二次回路

Claims

誘電体バリア放電装置（２０）に電力を供給するための電気パルス発生器（１０）であって、
前記発生器（１０）は、
充電段階で、直流電圧源（３０）によって前記発生器（１０）の２つの電源供給端子（Ａ，Ｂ）に送られたエネルギーを蓄積すると共に、放電段階で、昇圧変圧器（Ｔｓ）を介して前記エネルギーを前記誘電体バリア放電装置（２０）に移すためのインダクタ（Ｌｓｔｏｃｋ）を備え、
前記発生器（１０）は、
前記発生器（１０）のノードＮに接続された直列の第１の回路（４０）と第２の回路（５０）の構成をさらに備え、
前記第１の回路（４０）は、２つの並列の分岐（４１，４２）を含み、
前記２つの分岐の一方（４１）は、前記インダクタ（Ｌｓｔｏｃｋ）を含み、
前記２つの分岐の他方（４２）は、アノードが前記ノードＮに接続されると共に、カソードが前記昇圧変圧器（Ｔｓ）の一次回路（Ｔｓ１）に接続されたダイオード（Ｄ１）を直列に含み、
前記昇圧変圧器の二次回路（Ｔｓ２）は、前記誘電体バリア放電装置（２０）に接続されるように構成され、
前記第２の回路（５０）は、制御スイッチ（Ｔ１）を含み、当該制御スイッチ（Ｔ１）の閉鎖と開放がそれぞれ前記充電段階と前記放電段階を制御する、
電気パルス発生器（１０）。
前記第２の回路（５０）は、前記制御スイッチ（Ｔ１）と直列に電気的に接続され、アノードが前記ノードＮに接続されたダイオード（Ｄ２）をさらに含む、
請求項１に記載の発生器（１０）。
前記昇圧変圧器（Ｔｓ）は、磁心を含み、
前記電気パルス発生器（１０）は、前記誘電体バリア放電装置（２０）をさらに備え、
前記誘電体バリア装置（２０）は、ガスを含み、
当該ガスは、前記誘電体バリア放電装置（２０）の動作電圧Ｖ_Ｄより高い電圧Ｖが前記装置（２０）に印加されたときに誘電体バリア放電を生成するのに適しており、
前記誘電体バリア放電は、前記動作電圧Ｖ_Ｄによって予め決定され前記磁心を通る磁束の第１の変化を生成し、
前記磁心は、前記磁束の前記第１の変化より大きい前記磁束の変化が前記磁心を通るときに磁気的に飽和するように寸法決めされている、
請求項１又は２に記載の発生器（１０）。
前記発生器（１０）は、前記制御スイッチ（Ｔ１）の開閉を制御するための制御信号Ｓｃを生成するのに適した制御モジュール（６０）をさらに備える、請求項１〜３のうちいずれか一項に記載の発生器（１０）。
前記制御モジュール（６０）は、前記インダクタ（Ｌｓｔｏｃｋ）を通る電流（Ｉｓｔｏｃｋ）を基準電流（Ｉｒｅｆ）と比較する手段（６１）を含み、
前記制御モジュール（６０）の前記制御信号（Ｓｃ）は、前記電流（Ｉｓｔｏｃｋ）が前記電流（Ｉｒｅｆ）より大きいときに前記制御スイッチ（Ｔ１）の開放を制御する、
請求項４に記載の発生器（１０）。
前記比較する手段（６１）は、第１の比較器を含む、
請求項５に記載の発生器（１０）。
前記制御モジュール（６０）は、前記制御信号Ｓｃを前記制御スイッチ（Ｔ１）に送信するための出力（Ｓｃ）を備えたフリップフロップＤ（７０）を含む、
請求項５又は６に記載の発生器（１０）。
前記制御モジュール（６０）は、外部制御信号を受信したときに前記制御スイッチ（Ｔ１）を閉じるための制御信号Ｓｃを生成するのに適しており、
有利には、前記外部制御信号は、時間スロットを有するクロック信号Ｈ１であり、
前記クロック信号Ｈ１の各立ち上がりにおいて閉じるための制御信号Ｓｃが生成される、請求項４〜７のうちいずれか一項に記載の発生器（１０）。
前記外部制御信号は、前記フリップフロップＤ（７０）の入力Ｃ（７１）に送信され、
前記電流（Ｉｓｔｏｃｋ）と前記基準電流（Ｉｒｅｆ）との比較が、前記フリップフロップＤ（７０）の前記入力Ｄ（７２）に送信される、
請求項７との組み合わせで請求項８に記載の発生器（１０）。
前記制御モジュール（６０）は、前記ノードＮにおける前記電圧の符号を決定する手段（６２）を含み、
前記制御モジュール（６０）は、前記ノードＮの電圧が負のときに前記制御スイッチ（Ｔ１）の閉鎖を制御する制御信号Ｓｃを生成するのに適している、
請求項４〜７のうちいずれか一項に記載の発生器（１０）。
前記電圧の符号を決定する手段（６２）は、第２の比較器である、請求項１０に記載の発生器（１０）。
前記電圧の符号を決定する手段（６２）は、前記フリップフロップＤ（７０）の前記入力Ｃ（７１）に接続され、
前記電圧の符号を決定する手段（６２）は、前記ノードＮの前記電圧Ｖ（ａｄ１）が負のときに前記フリップフロップＤ（７０）の前記入力Ｃ（７１）にハイ状態を送るのに適している、
請求項７との組み合わせで請求項１０又は１１に記載の発生器（１０）。
前記制御モジュール（６０）は、前記電圧の符号を決定する手段（６２）と前記フリップフロップＤ（７０）の前記入力Ｃ（７１）との間に挟まれた論理ＯＲゲート（６３）を含み、
前記電圧の符号を決定する手段（６２）の前記出力は、前記論理ＯＲゲート（６３）の入力に接続され、
前記プライミング発生器（６４）は、前記論理ＯＲゲート（６３）の第２の入力に接続され、
前記プライミング発生器（６４）は、前記論理ＯＲゲート（６３）の前記入力にいわゆるハイ状態を生成するのに適している、
請求項１２に記載の発生器（１０）。
前記制御モジュール（６０）は、前記比較する手段（６１）と前記フリップフロップＤ（７０）の前記入力Ｄ（７２）との間に挟まれた論理ＡＮＤゲート（６５）をさらに含み、
前記論理ゲートは、前記比較する手段（６１）によって供給される第１の入力と、ＥＮＡＢＬＥ信号によって供給される第２の入力とを含み、
前記論理ＡＮＤゲート（６５）は、前記フリップフロップＤ（７０）の前記入力Ｄ（７２）を供給し、
前記論理ＡＮＤゲート（６５）は、前記電流（Ｉｓｔｏｃｋ）が前記基準電流（Ｉｒｅｆ）より小さく且つ前記ＥＮＡＢＬＥ信号がハイのときに前記入力Ｄ（７２）にハイ信号を送り、前記電気パルス発生器（１０）の停止を可能にするローＥＮＡＢＬＥ信号を送るのに適している、
請求項１３に記載の発生器（１０）。