JP2019528672A - 低電力磁気セキュア伝送のための回路およびシステム - Google Patents

Abstract

別の実施形態によれば、システムは、第１出力および第２出力を駆動するドライバ回路と、ドライバ回路が制御信号に応じてコイルを通る電流を駆動するように第１出力と第２出力との間に結合されるコイルと、ドライバ回路に結合されるプログラム可能なスルー回路とを含む。一部の実施形態では、第１出力とコイルとの間にスイッチが結合される。一部の実施形態では、ドライバ回路を保護するために、過電圧保護回路が結合される。【選択図】図７Ａ-Ｂ

Description

本開示は、概して誘導ドライバに関し、より詳細には低電力磁気セキュア伝送のための回路およびシステムに関する。

［関連出願］
本出願は、２０１７年８月２８日に出願された米国特許出願第１５／６８８，６８２号明細書と、２０１６年８月２９日に出願された米国仮特許出願第６２／３８０，９６２号明細書と、２０１７年４月５日に出願された米国仮特許出願第６２／４８１，８６４号明細書とに基づく優先権を主張し、これらの内容が、全体において、すべての目的について、参照により本明細書に援用される。

磁気セキュア伝送（ＭＳＴ）は、典型的には、従来の磁気ストライプカード（クレジットカード、デビットカード、身分証カード、キー、および／または類似のもの）の磁気ストライプをエミュレートする磁気信号を、誘導コイルまたは送信コイルを用いて放射する技術である。ＭＳＴドライバが信号を誘導コイルに送信し、これが誘導コイルを以てＭＳＴドライバを用いたデバイスから、支払い端末、ロック、および／または類似のものにおける磁気カードリーダに、磁気信号を送信させる。磁気信号は、磁気ストライプの磁気パターンをエミュレートし、したがって、カードを用いる必要なく、また、磁気カードリーダのハードウェアまたはソフトウェアをアップグレードする必要なく、カードの物理的なスワイプをエミュレートする。これによって、スマートフォン、チェーン飾り（fob）、ウェアラブルデバイス（たとえばスマートウォッチ）、および他のスマートデバイスが、既存のカード読み取りインフラストラクチャを用いて、磁気ストライプカードの機能をエミュレートすることができる。

ＭＳＴドライバおよび誘導コイルは、典型的にはバッテリ駆動の埋込み型システム（スマートフォン、チェーン飾り、ウェアラブルデバイス、または他のスマートデバイス）にインストールされるので、ＭＳＴドライバおよび誘導コイルの電力消費が重要となる。したがって、低電力ＭＳＴ回路およびシステムを開発することは有益と考えられる。

［サマリー］
本発明の諸態様によれば、磁気データを伝送するためのシステムは、第１出力および第２出力を駆動する回路と、制御信号に応じ、コイルを介して第１出力を第２出力に結合するスイッチとを含む。スイッチは制御信号を受信し、制御信号に応じて第１出力をコイルに結合する。コイルの反対側は第２出力に結合される。

ある例示的な実施形態によれば、磁界を放射するためのシステムは、電圧を出力するためのバックコンバータと、バックコンバータが出力する電圧に結合されるフルブリッジドライバであって、フルブリッジドライバに結合された第１インダクタを通る電流の極性を制御するよう構成される、フルブリッジドライバと、フルブリッジドライバを保護するよう構成される過電圧保護回路と、を含む。

別の例示的な実施形態によれば、インダクタのためのドライバ回路は、電圧を出力するためのバックコンバータと、バックコンバータが出力する電圧に結合されるフルブリッジドライバであって、フルブリッジドライバに結合された第１インダクタを通る電流の極性を制御するよう構成される、フルブリッジドライバと、フルブリッジドライバを保護するよう構成される過電圧保護回路と、を含む。

さらに別の例示的な実施形態によれば、インダクタのためのドライバ回路は、入力電圧をインダクタの第１リードに結合するための第１スイッチと、入力電圧をインダクタの第２リードに結合するための第２スイッチと、インダクタの第１リードとグランドとの間に結合される第３スイッチと、インダクタの第２リードとグランドとの間に結合される第４スイッチと、第３スイッチを通る第１電流と、第１基準電流とに基づき、第３スイッチを制御するための第１増幅器と、第４スイッチを通る第２電流と、第２基準電流とに基づき、第４スイッチを制御するための第２増幅器と、第１スイッチ、第２スイッチ、第１閾値および第２閾値を制御するためのコントローラと、を含む。

別の実施形態によれば、システムは、第１出力および第２出力を駆動するドライバ回路と、コイルであって、コイルを通る電流を制御信号に応じてドライバ回路が駆動するように第１出力および第２出力の間に結合される、コイルと、ドライバ回路に結合されるプログラム可能なスルー回路（programmable slew circuit）と、を含む。一部の実施形態では、第１出力とコイルとの間にスイッチが結合される。一部の実施形態では、ドライバ回路を保護するために過電圧保護回路が結合される。

これらの実施形態および他の実施形態が、添付図面を参照して以下に説明される。

データ伝送のための従来のシステムを例示する図である。 一部の実施形態による磁気セキュア伝送システムの簡素化された図である。 一部の実施形態による、別の磁気セキュア伝送システムの簡素化された図である。 一部の実施形態による、図２の磁気セキュア伝送システムの例示的な動作を示す波形の簡素化された図である。 一部の実施形態による、磁気セキュア伝送コイルのための遷移制御を伴うドライバ回路の簡素化された図である。 一部の実施形態による、図４のドライバ回路の例示的な動作を示す波形の簡素化された図である。 本発明の一部の実施形態による、データの伝送のためのシステムのブロック図の例である。 一部の実施形態による、磁気ストリップデータとしての０のビットおよび１のビットの伝送のためのタイミング図である。 一部の実施形態による、磁気ストリップデータとしての０のビットおよび１のビットの伝送のためのタイミング図である。 一部の実施形態による、磁気ストリップデータとしての０のビットおよび１のビットの伝送のためのタイミング図である。

以下の説明では、本開示の具体的な実施形態が例示によって示された添付図面が参照される。本開示の範囲から逸脱することなく、他の実施形態を利用することができ、変更を加えることができる。以下の詳細な説明は、限定的な意味で理解されるべきではなく、本発明の範囲は、添付の特許請求の範囲によってのみ定義される。

さらに、図示され説明される具体的な実装は例示に過ぎず、本開示を機能的要素に実装または分割するための唯一の方法であると理解されるべきではない（本明細書においてそうでないと指定された場合を除く）。当業者は、本開示の様々な実施形態が多数の他の分割的解決策によって実施され得るということが容易に理解する。さらに、不要な反復を回避するために、一実施形態に関連して図示され説明される１つ以上の特徴が、他の実施形態に組み込まれてもよい（そうでないと個別に説明された場合、および、その１つ以上の特徴により実施形態が機能しなくなる場合を除く）。

ある実施形態を参照して詳細に説明される各要素およびそれらの関連する態様は、実施可能な場合には常に、それらが個別に図示および説明されない他の実施形態に含まれてもよい。たとえば、ある実施形態を参照してある要素が詳細に説明され、第２の実施形態を参照しては説明されない場合であっても、その要素は第２の実施形態に含まれるものとして特許請求の範囲に記載される場合がある。

以下の記載において、不必要なほど詳細にして本開示が不明確となるのを避けるために、要素、回路および機能は、ブロック図形式で示す場合がある。また、ブロック定義や、様々なブロック間での論理の分割は、特定の実装の例である。当業者には、本開示を多数の他の分割的解決策によって実装できるということが明白である。当業者は、様々な技法や技術の任意のものを用いて情報および信号を表すことができるということを理解する。たとえば、上述の説明を通して参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または粒子、光学的場または粒子、またはこれらの任意の組み合わせによって表すことができる。一部の図面では、提示および説明の明確さのために、信号を単一の信号として図示する。当業者は、信号は信号のバスを表してもよく、バスは様々なビット幅を有してもよく、本開示は単一のデータ信号を含む任意の数のデータ信号上で実装可能であるということを理解する。

本明細書に記載される実施形態に関連して説明される、様々な例示的な論理ブロック、モジュール、コントローラ、および回路は、汎用プロセッサ、特定目的プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定アプリケーション用集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または他のプログラム可能な論理デバイス、コントローラ、個別のゲートまたはトランジスタ論理、個別のハードウェアコンポーネント、または本明細書に記載される機能を実行するよう設計される、これらの任意の組み合わせによって実装または実行可能である。汎用プロセッサは、マイクロプロセッサであってもよいが、変形例では、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラまたは状態機械であってもよい。汎用プロセッサが、コンピュータ可読媒体に記憶された命令（たとえばソフトウェアコード）を実行する場合には、汎用プロセッサは特定目的プロセッサであると考えることができる。また、プロセッサは、計算デバイスの組み合わせ（ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアに接続された１つ以上のマイクロプロセッサ、または任意のそのような構成の組み合わせ、等）として実装してもよい。

本明細書において、要素に対する、「第１」「第２」等の指定を用いたいかなる参照も、それらの要素の量または順序を限定するものではないということが理解されるべきである（そのような限定が明記された場合を除く）。本明細書では、これらの指定は、２つ以上の要素（または要素のインスタンス）を互いに区別する便利な方法として用いられる。したがって、第１および第２の要素への参照は、要素が２つだけ採用されるということを意味するのではなく、第１の要素がなんらかの態様で第２の要素に先行しなければならないということを意味するのでもない。加えて、要素の集合は、１つ以上の要素を含んでもよい（そうでないと述べた場合を除く）。

本明細書では、磁気セキュア伝送（ＭＳＴ）システムのデバイスは、主にＭＳＴおよび磁気ストライプエミュレーションの機能に関して説明されることを認識すべきである。しかしながら、ＭＳＴシステムは、他の特徴（本明細書に具体的に記載されないもの、または様々な図に示されないもの）を実行するための追加のコンポーネントを含んでもよいということを認識すべきである。たとえば、ＭＳＴシステムは、とりわけ、エミュレートすべきビットパターンを提供するためにプロセッサまたは他の計算デバイスとインタフェースするためのＩ／Ｏモジュール、命令およびデータを記憶するためのメモリ、様々なセンサ、プロセッサ、コントローラ、電圧レギュレータ、を含んでもよい。したがって、図面および関連する説明は、ＭＳＴシステムを駆動するよう構成される様々な装置および方法に焦点を絞るためにいくらか簡素化されている場合がある。

図１は、データ（たとえば磁気セキュア伝送（ＭＳＴ）のための支払いカードの標準的な磁気ストリップをエミュレートするデータ）の伝送のために用いることができる従来のシステム１００を示す。図１に示すように、システム１００は、一般的に無線電力コイル１３０を介して無線電力を受信するために用いられる第１回路１２０を含む。さらに、システム１００は、磁気ストリップデータを送信するために用いられるコイル１４０に電力を供給するために用いられるスイッチ１１０を含む。一部の実施形態では、無線電力コイル１３０およびＭＳＴコイル１４０は同一のコイルである。スイッチ１２０がアクテイブである時には、データを送信するために、スイッチ１１０を介してコイル１４０に電流を供給することができる。一部の実施形態では、ＭＳＴスイッチ１１０および第１回路１２０は、別々の集積回路に配置されてもよいし、単一の集積回路に組み合わせられてもよい。

送信すべきデータは、しばしば、たとえばＩ２Ｃバスを用いてシステム１００に送信され、伝送のために記憶される。ＭＳＴスイッチ１１０は、伝送すべきデータに従って、ＭＳＴコイル１４０を介して電流を供給することができる。

第１回路１２０は、コイル１３０から無線電力を受信することができる。図示のように、駆動回路１２２が、入力ＡＣ１およびＡＣ２を介して、コイル１４０を介して、交流的態様で、コイル１４０から電力を受信するために、回路１２０において、トランジスタ１３２（Ｑ１）、１３３（Ｑ２）、１３４（Ｑ３）および１３５（Ｑ４）によって形成されるブリッジ整流器を制御し、さらにＭＳＴコイル１３０を介して電流を駆動するために用いることもできる。整流された電力ＲＥＣＴは、外部の負荷を充電するために、および、バッテリまたは他のストレージ機構を充電するために、提供することができる。

ＭＳＴコントローラ１５０によって決定されるように、スイッチ１１０において、バッテリ電力および整流器電力は、それぞれ、トランジスタ１４１（Ｑ１）および１４２（Ｑ２）を介して提供される。さらに、回路１２０は、回路１２２からの出力に応じて、ＡＣ１がＲＥＣＴ電圧にあり、ＡＣ２がグランドであるように、または、ＡＣ１がグランドであり、ＡＣ２がＲＥＣＴ電圧にあるように、ＡＣ１およびＡＣ２に信号を提供することができる。スイッチ１１０において、スイッチ１１０のトランジスタ１４３（Ｑ３）および１４４（Ｑ４）によって、コイル１４０はＡＣ１に結合され、ＷＰＣコイル１３０（コイル１４０と直列に結合される）はＡＣ２に結合される。この結果、ＭＳＴがイネーブルされている時には、システム１００は、ＡＣ１およびＡＣ２において提供される電圧に応じて、正の向きまたは負の向きに、交流的に、コイル１４０を介して電流を提供することができる。

しかしながら、システム１００は、４個の外部ＭＯＳＦＥＴトランジスタを含むスイッチ１１０の使用を含む。システム１００の性能は、スイッチ１１０に入力されるバッテリ電圧に依存し、したがって、バッテリ電圧における変動に起因して、性能は安定しない。さらに、コイル電流スルーレートの制御は行われず、性能の信頼性をなくさせ、コイル１４０を通る電流のオーバーシュートおよび／またはアンダーシュートに起因する望ましくない振動を起こす。この結果、システム１００は、関連するバッテリ電圧が典型的に低いことに起因して、より多くのエネルギーストレージコンデンサを必要とする。さらに、過電圧保護はないか、またはほとんどない。

図２は、一部の実施形態による磁気セキュア伝送（ＭＳＴ）システム２００の簡素化された図である。図１に示すように、ＭＳＴシステム１００は、磁気ストライプ上の磁気ビットパターンをエミュレートするために用いることができる磁界を生成するためのＭＳＴコイル２１０を含む。さらに、一部の実施形態では、ＭＳＴコイル２１０は、無線電力を受信するために用いることもできる。一部の実施例では、ＭＳＴコイル２１０は、約１．５オームのコイル抵抗値を有する、２０〜３０マイクロヘンリーの範囲内のインダクタであってもよい。ＭＳＴシステム２００のための電力は、バッテリ２２０（グランドと共通回路ノードとの間のコンデンサ２２５と並列）によって提供される。バッテリ２２０およびコンデンサ２２５によって提供される電力は、共通回路ノードを、ＭＳＴドライバ回路２３０の電源入力端子（ＢＡＴＴ）に接続することによって提供される。ＭＳＴコイル２１０は、端子ＡＣ１およびＡＣ２を介してＭＳＴドライバ回路２３０に結合される。一部の実施例では、ＭＳＴドライバ回路２３０は、集積回路、チップ、ボード、および／または類似のものとしてパッケージングされてもよい。

ＭＳＴドライバ回路２３０は、ＭＳＴドライバ回路２３０のためのバックツーバックの高電圧保護回路および／またはイネーブル／ディセーブル制御を形成する、１対の電界効果トランジスタ（ＦＥＴ）２３１および２３２を含む。ＦＥＴ２３１および２３２は、スイッチングが発生する時にＭＳＴコイル２１０の望ましくない電圧スパイクの存在を低減するための、ＭＳＴドライバ回路２３０の動作中にスナバダイオードとして作用する、内蔵ボディダイオードを有するＮチャネルＭＯＳＦＥＴとして示される（ただし、他のＦＥＴおよびスイッチバリエーションも可能である）。ＦＥＴ２３１および２３２は、バックツーバック方式で配置され、各ソースが互いに接続され、ＭＳＴコントローラ２３７の出力によって共通の制御信号が各ゲートに供給される。ＦＥＴ２３１のドレインは端子ＡＣ１を介してＭＳＴコイル２１０に結合され、ＦＥＴ２３２のドレインはフルブリッジドライバの第１出力に接続される（後に詳述する）。共通の制御信号は、端子ＡＣ１を通る（したがってＭＳＴコイル２１０への）電流をブロックするための過電圧保護閾値を提供するために用いられてもよく、および／または、ＭＳＴドライバ回路２３０のための全体的なイネーブル信号またはディセーブル信号として作用してもよい。

ＭＳＴドライバ回路２３０は、さらに、ＦＥＴ２３３〜２３６（Ｑ１〜Ｑ４とも示される）を用いるフルブリッジドライバを含む。ＦＥＴ２３３および２３４は、内蔵ボディダイオードを有するＮチャネルＭＯＳＦＥＴとして示され、ＦＥＴ２３５および２３６は、内蔵ボディダイオードを有するＰチャネルＭＯＳＦＥＴとして示される（ただし、他のＦＥＴおよびスイッチバリエーションも可能である）。ＦＥＴ２３３および２３４のソースは電源入力端子に接続され、ＭＳＴコイル２１０を通して電流が駆動されるべき向きに応じて、ＦＥＴ２３１および２３２と端子ＡＣ１とを通して、または端子ＡＣ２を通して、電流をＭＳＴコイル２１０に供給するために用いられる。ＦＥＴ２３３のドレインは、フルブリッジドライバの第１出力として作用し、ＦＥＴ２３２のドレインに接続される。ＦＥＴ２３４のドレインは、フルブリッジドライバの第２出力として作用し、端子ＡＣ２を介してＭＳＴコイル２１０に結合される。ＦＥＴ２３５および２３６のソースは、グランドに結合され、ＭＳＴコイル２１０を通して電流が駆動されるべき向きに応じて、ＦＥＴ２３１および２３２と端子ＡＣ１とを通して、または、端子ＡＣ２を通して、ＭＳＴコイル２１０からの電流を流れ出させるために用いられる。ＦＥＴ２３５のドレインは、ＦＥＴ２３３のドレイン（フルブリッジドライバの第１出力）に接続され、ＦＥＴ２３６のドレインは、ＦＥＴ２３４のドレイン（フルブリッジドライバの第２出力）に接続される。ＦＥＴ２３３〜２３６それぞれのゲートは、ＭＳＴコントローラ２３７の対応する出力に接続される。

ＭＳＴコントローラ２３７は、ＭＳＴドライバ回路２３０の動作全体を管理する。ＭＳＴコントローラ２３７の第１出力は、ＭＳＴドライバ回路２３０およびＭＳＴコイル２１０に、イネーブル／ディセーブル、および／または、過電圧保護を提供するために、ＦＥＴ２３１および２３２のソースに接続される。ＭＳＴコントローラ２３７の追加的な出力は、フルブリッジドライバの動作を制御するために、ＦＥＴ２３３〜２３６のゲートに接続される。動作中、ＭＳＴコントローラ２３７は、ＭＳＴコイル２１０によって放射される磁界の向きを逆転させるために、ＭＳＴコイル２１０を通る電流の向きを制御する。ＭＳＴコントローラ２３７が、ＦＥＴ２３１および２３２とともに、ＦＥＴ２３３および２３６を飽和状態で動作させることによりオンに切り替えた（および、ＦＥＴ２３４および２３５をカットオフ状態で動作させることによりオフに切り替えた）時には、電流が、電源入力端子から、ＦＥＴ２３３、ＦＥＴ２３２、ＦＥＴ２３１、および端子ＡＣ１を通ってＭＳＴコイル２１０に供給され、電流はＭＳＴコイル２１０から端子ＡＣ２およびＦＥＴ２３６を通って流れ出る。ＭＳＴコントローラ２３７が、ＦＥＴ２３１および２３２とともに、ＦＥＴ２３４および２３５を飽和状態で動作させることによりオンに切り替えた（および、ＦＥＴ２３３および２３６をカットオフ状態で動作させることによりオフに切り替えた）時には、電流が、電源入力端子から、ＦＥＴ２３４および端子ＡＣ２を通ってＭＳＴコイル２１０に供給され、電流がＭＳＴコイルからＦＥＴ２３５、ＦＥＴ２３２、ＦＥＴ２３１および端子ＡＣ１を通って流れ出るので、ＭＳＴコイル２１０の磁界の向きが逆転する。ＭＳＴコイル２１０を通る電流は、ＦＥＴ２３３〜２３６をオフに切り替えることによって、または、ＦＥＴ２３１および２３２をオフに切り替えることによって、またはこれら双方によって、停止することができる。

一部の実施例では、磁界のパターン（すなわち極性または向きの変化）は、たとえば、磁気ストライプに記憶された磁気ビットをエミュレートしてもよい。一部の実施例では、ビットパターン（したがって出力すべき磁界パターン）は、他のプロセッサまたはコントローラ（図示せず）によって提供されてもよい（たとえば、ＭＳＴドライバ回路２３０上の１つ以上の追加の端子（図示せず）を介して）。

しかしながら、図２のＭＳＴドライバ回路２３０は、いくつかの不利な点を有する。一部の実施例では、バッテリ２２０およびコンデンサ２２５からＭＳＴドライバ回路２３０の電源入力端子を通る電流の引き出しを制限するために、ＭＳＴコイル２１０のコイル抵抗が用いられる。ＭＳＴコイル２１０によって放射される磁界中に十分な出力があるようにＭＳＴシステム２００を動作させるために、ＭＳＴシステム２００は、予測されるバッテリ動作電圧の最低値に基づいて、過剰設計されるのが典型的である。図２の例では、３．５ボルトの最小バッテリ電圧を用いる場合には、バッテリ２２０からの電力消費は８．２ワットである（３．５Ｖ×３．５Ｖ／１．５Ω）。しかしながら、バッテリ２２０がより高い電圧で動作している時（たとえばより多く充電されている時等）には、適切なデバイスの動作のために磁界の追加の出力が必要でないにもかかわらず、バッテリ２２０からの電力消費は増加する。ふたたび図２の例を用いると、バッテリ１２０の電圧が４．３５ボルトである時には、バッテリからの電力消費は１２．６ワットに増加する。これは必要な最小電力からの増加が５０％を超えており、電力の浪費を表し、バッテリ寿命を短縮する。さらに、このような比較的高いバッテリ電圧では、ＦＥＴ２３１〜２３６を通る電流が比較的大きくなり、より大電力のＦＥＴ２３１〜２３６を用いる必要があるかもしれないので、ＭＳＴドライバ２３０に関する回路コストを増加させる可能性がある。

一部の実施例では、ＭＳＴドライバ回路２３０のスルーレートも影響を受ける可能性がある。ＭＳＴドライバ回路２３０は、ＭＳＴコイル２１０を通る電流についてはスルーレート制御を提供しない。スルーレートは、バッテリ２２０からＭＳＴコイル２１０までのＭＳＴドライバ回路２３０を通る電流経路における多くのパラメータによって影響を受ける。スルーレートに関してＭＳＴドライバ回路２３０の適切な性能を提供するために、コンデンサ２２５を十分に大きくし、ＭＳＴドライバ回路２３０の近傍に配置するべきである。図２の例では、コンデンサ２２５は、少なくとも４７マイクロファラドのレーティングを有する大型のタンタルコンデンサである。

図３は、一部の実施形態による、別のＭＳＴシステム３００の簡素化された図である。一部の実施形態によれば、ＭＳＴシステム３００は、図２に示すＭＳＴシステム２００に関して特定される問題の１つ以上を解決する。図３に示すように、ＭＳＴシステム３００は、磁気ストライプ上の磁気ビットパターンをエミュレートするために使用可能な磁界を生成するＭＳＴコイル３１０を含む。一部の実施例では、ＭＳＴコイル３１０は、約０．２オームのコイル抵抗を有する、８〜１２マイクロヘンリーの範囲内のインダクタであってもよい。ＭＳＴシステム３００のための電力は、グランドと共通回路ノードとの間のコンデンサ３２５と並列のバッテリ３２０によって提供される。バッテリ３２０およびコンデンサ３２５によって提供される電力は、共通回路ノードをＭＳＴドライバ回路３３０の電源入力端子（ＢＡＴＴ）に接続することによって提供される。ＭＳＴコイル３１０は、端子ＡＣ１およびＡＣ２を介してＭＳＴドライバ回路３３０に結合される。一部の実施例では、ＭＳＴドライバ回路３３０は、集積回路、チップ、ボード、および／または類似のものとしてパッケージングされてもよい。

ＭＳＴドライバ回路３３０は、ドライバ回路３３２およびバックコンバータ３３４を含む２つのサブ回路を含む。一部の実施形態では、ドライバ回路３３２は、ＭＳＴドライバ回路２３０のドライバ回路と実質的に同様の方法で動作し、ＭＳＴドライバ回路２０３のＦＥＴ２３１〜２３６およびＭＳＴコントローラ２３７と実質的に同一の機能を実行するＦＥＴ３５１〜３５６およびＭＳＴコントローラ３５７を持つ（ただしＭＳＴコイル３１０に電流を通すよう駆動する電力は、バックコンバータ３３４に結合された電源入力端子（ＭＳＴ ＩＮ）を介して提供されるという点を除く）。

バックコンバータ３３４は、バッテリ３２０およびコンデンサ３２５からＢＡＴＴ端子を介してＭＳＴドライバ回路３３０によって受信される電圧を降圧するために使用可能な降圧ＤＣ／ＤＣ電力コンバータとして機能し、他方で、ドライバ回路３３２およびＭＳＴコイル３１０に追加の電流を供給できるようにする。バックコンバータ３３４は、コンデンサ３４５と直列のインダクタ３４４を含む外部のエネルギーストレージコンポーネントに結合された第１ＦＥＴ３４１および第２ＦＥＴ３４２を含む。ＦＥＴ３４１および３４２は、それぞれＰチャネルＭＯＳＦＥＴおよびＮチャネルＭＯＳＦＥＴとして示され、バックコンバータ３３４の動作中にスナバダイオードとして作用する内蔵ボディダイオードを持つ（ただし他のＦＥＴおよびスイッチバリエーションも可能である）。ＦＥＴ３４１のソースは、ＢＡＴＴ端子に接続されることにより、バッテリ３２０およびコンデンサ３２５の共通回路ノードに結合される。ＦＥＴ３４１のドレインは、ＦＥＴ３４２のソースに接続される。ＦＥＴ３４２のソースはグランドに接続される。ＦＥＴ３４１および３４２のゲートと、ＦＥＴ３４１のソース／ＦＥＴ３４２のドレインと、ＦＥＴ３４２のソースとは、それぞれ、バックコンバータコントローラ３４３の対応する端子に結合される。

ＦＥＴ３４１および３４２のドレインは、さらに、ＭＳＴドライバ回路３３０のＬＸ端子を介して、インダクタ３４４（公称インダクタンス１マイクロヘンリー）およびコンデンサ３４５（公称キャパシタンス１０マイクロファラド）が直列接続したものに結合される。ＬＸ端子は、インダクタ３４４の第１リードに接続される。インダクタ３４４の第２リードは、コンデンサ３４５の第１リードと、ＭＳＴドライバ回路３３０のＭＳＴ ＩＮ端子とに接続される。コンデンサ３４５の第２リードはグランドに接続される。

バックコンバータコントローラ３４３は、ＭＳＴドライバ回路３３０のＭＳＴ ＩＮ端子における電圧を調整するために、バックコンバータ３３４の全体的な動作を管理する。充電モード中、バックコンバータコントローラ３４３は、バッテリ３２０およびコンデンサ３２５がコンデンサ３４５を充電しインダクタ３４４にエネルギーを貯められるように、ＦＥＴ３４１および３４２のゲートにそれぞれ接続された端子を用いて、ＦＥＴ３４１を飽和状態で動作させることによりオンに切り替え、ＦＥＴ３４２をカットオフ状態で動作させることによりオフに切り替える。一部の実施例では、バックコンバータ３３４における電圧変化は、バックコンバータコントローラ３４３によって制御される。

ＭＳＴドライバ回路３３０において、ドライバ回路３３２を持つバックコンバータ３３４を用いることにより、ＭＳＴドライバ回路２３０に関して特定される１つ以上の欠点が解決される。一部の実施例では、バックコンバータ３３４の降圧能力を用いることにより、ＭＳＴシステム３００は、より小さいインダクタンスおよび低減されたコイル抵抗のＭＳＴコイル３１０を用いることができる。これによって、ＭＳＴドライバ回路３３０は、バッテリ３２０から期待される最低バッテリ動作電圧よりもさらに低い電圧で動作できるようになる。たとえば、バックコンバータ３３４のＭＳＴ ＩＮ端子における出力電圧が１ボルトに調整されている時には、ＭＳＴコイル３１０は０．２オームのコイル抵抗を有し、ドライバ回路３３２における全スイッチ抵抗は０．３オームであり、ＭＳＴ３１０を通る電流は２アンペアの大きさを有し（１Ｖ／（０．２＋０．３オーム））、ＭＳＴドライバの電力消費は２ワットである（１Ｖ×２Ａ）。バックコンバータ３３４が８５％という低効率で動作している時でも電力消費は２．３５ワットに過ぎず、これはＭＳＴシステム２００使用時の８．２〜１２．６ワットよりかなり低い。

一部の実施例では、ＭＳＴコイル３１０を通る電流のスルーレートは、より安定して降圧され調整された電圧（ＭＳＴ ＩＮ端子においてバックコンバータ３３４によって提供される）においてより良く制御されるので、ＭＳＴシステム３００には大型の（たとえばタンタル）コンデンサは用いられない。図３に示すように、４７マイクロファラドのコンデンサ２２５を、はるかに小さい１マイクロファラドのコンデンサ３２５に置き換え、依然として適切なスルーレート制御を維持することができる。一部の実施例では、ＭＳＴシステム３００のスルーレートは、定数Ｌ／Ｒによって制御される。ここで、ＬはＭＳＴコイル３１０のインダクタンスに対応し、Ｒは、ＭＳＴコイル３１０のコイル抵抗と、ドライバ回路３３２の全スイッチ抵抗との和に対応する。一部の実施例では、ＭＳＴシステム３００のスルーレートはＭＳＴコントローラ３５７によって制御される。

一部の実施形態では、ＭＳＴシステム３００は、ＭＳＴコイル２１０に代えてより小さいＭＳＴコイル３１０を用いることに起因する、さらなる利益を含む。一部の実施例では、より小さいＭＳＴコイル３１０により、ＭＳＴコイル３１０を無線電力伝送およびＭＳＴ機能の双方に用いることができるようになる。これは、二重無線電力伝送およびＭＳＴシステムの、全体的なコストおよび／または複雑度を低減する。

図４は、一部の実施形態による、ＭＳＴシステム３００の動作例を示す波形４００の簡素化された図である。図４に示すように、波形４００は、
‐ＭＳＴドライバ回路３３０のＬＸ端子から流れ出てインダクタ３４４の第１リードに流れ込む電流を表すＩ_ＢＵＣＫに対する波形と、
‐ＦＥＴ３５３〜３５６の各ゲートを駆動するためにＭＳＴコントローラ３５７によってそれぞれ提供される信号Ｖ_ＧＳ１、Ｖ_ＧＳ２、Ｖ_ＧＳ３およびＶ_ＧＳ４と、
‐ＭＳＴコイル３１０を通る電流をブロックするためにＭＳＴコントローラ３５７によって提供される信号Ｖ_{ＧＳＢＬＯＣＫ}と、
‐ＭＳＴ ＩＮ端子に提供される電圧に対応する信号Ｖ_Ｃ２と、
‐ＭＳＴコイル３１０を通る電流およびＭＳＴコイル３１０によって放射される磁界に対応するＩ_ＣＯＩＬと、
を含む。図４は動作領域を３つ含む。すなわち、ソフトスタート（Ｔ_{Ｓｏｆｔ＿Ｓｔａｒｔ}）と、これに続くビット０およびビット１の伝送である。

ソフトスタート領域では、Ｉ_ＣＯＩＬを０アンペアに維持するためにＶ_{ＧＳＢＬＯＣＫ}はゼロに維持され、他方で、ＭＳＴ ＩＮ端子に調整された電圧が提供可能であり、ＭＳＴコイル３１０を駆動するための適切な電流が提供されるように、バックコンバータ３３４がランプアップする。図示のように、Ｖ_ＧＳ１、Ｖ_ＧＳ３、Ｖ_ＧＳ２およびＶ_ＧＳ４を用いて、それぞれ、ＦＥＴ３５３および３５５はオンに切り替えられ、ＦＥＴ３５４および３５６はオフに切り替えられる（ドライバ回路３３２のフルブリッジドライバのさらなるバイアスのためである）。ソフトスタート領域の終了時点近くにおいて、フルブリッジドライバの両端をＭＳＴコイル３１０に結合するために、Ｖ_{ＧＳＢＬＯＣＫ}は５ボルトに変更される。

ビット０領域中では、ビット０領域の全期間を通してＭＳＴコイル３１０を通る２アンペアの正電流を駆動するために、Ｖ_ＧＳ１、Ｖ_ＧＳ４、Ｖ_ＧＳ２およびＶ_ＧＳ３を用いて、それぞれ、ＦＥＴ３５３および３５６はオンに切り替えられ、ＦＥＴ３５４および３５５はオフに切り替えられる。ビット１領域の開始時点において、ＭＳＴコイル３１０を通る２アンペアの負電流を駆動するために、Ｖ_ＧＳ１、Ｖ_ＧＳ４、Ｖ_ＧＳ２およびＶ_ＧＳ３を用いて、それぞれ、ＦＥＴ３５３および３５６はオフに切り替えられ、ＦＥＴ３５４および３５５はオンに切り替えられる。その後、このビット領域の中央で、Ｉ_ＣＯＩＬの極性をトグルしてＭＳＴコイル３１０を通る２アンペアの正電流を駆動するために、Ｖ_ＧＳ１、Ｖ_ＧＳ４、Ｖ_ＧＳ２およびＶ_ＧＳ３を用いて、それぞれ、ＦＥＴ３５３および３５６はオンに切り替えられ、ＦＥＴ３５４および３５５はオフに切り替えられる。ビット１領域中のＩ_ＣＯＩＬの極性の変化は、ビット０領域中のＩ_ＣＯＩＬの極性一定の電流とは異なるビット値を示す。一部の実施例では、この動作は、リターンツーゼロ符号化（マンチェスター符号化、差分マンチェスター符号化、および／または類似のもの）によって符号化されたビットと整合するが、ＭＳＴシステム３００に関して他のビット符号化を用いてもよいということが理解される。

図５は、一部の実施形態による、ＭＳＴコイル５１０のための遷移制御を伴うドライバ回路の簡素化された図である。一部の実施形態では、図５のドライバ回路は、ＭＳＴシステム３００におけるドライバ回路３３２を代替してもよい。図５に示すように、端子ＡＣ１およびＡＣ２を介して、ＭＳＴコイル５１０がドライバ回路に結合される。ドライバ回路には、調整された電圧がＶ_ＢＡＴＴ入力５２０を介して提供される。Ｖ_ＢＡＴＴ入力５２０は、たとえば、バッテリ（バッテリ２２０および／または３２０等）またはバックコンバータ（バックコンバータ３３４等）に結合されてもよい。ＦＥＴ５３１を用いて電流が端子ＡＣ１を介してＭＳＴコイル５１０に供給され、ＦＥＴ５３２を用いて電流が端子ＡＣ２を介してＭＳＴコイル５１０に供給される。通常の動作では、電流が端子ＡＣ１およびＡＣ２のうち一方を通してＭＳＴコイル５１０に供給されるように、ＦＥＴ５３１および５３２のうち一方のみがオンに切り替えられ、他方はオフに切り替えられる。ＦＥＴ５３１および５３２はＮチャネルＭＯＳＦＥＴとして示されるが、他のＦＥＴおよびスイッチバリエーションも可能である。ＦＥＴ５３１および５３２双方のドレインがＶ_ＢＡＴＴに接続され、各ソースはそれぞれ端子ＡＣ１およびＡＣ２に接続される。それぞれの制御信号（Ｖ_ＧＳ１およびＶ_ＧＳ２）は、ＦＥＴ５３１および５３２の対応するゲートに接続される。一部の実施例では、各制御信号は、ＭＳＴコントローラ３５７と同様のＭＳＴコントローラによって提供される。

ＭＳＴコイル５１０から端子ＡＣ１を用いて電流を流れ出させるべき時には、ＦＥＴ５３３と、並列のシャント抵抗器５３５およびシャントスイッチ（ＦＥＴ）５３６とを用いて、ＭＳＴコイル５１０から電流が流れ出る。または、ＭＳＴコイル５１０から端子ＡＣ２を用いて電流を流れ出させるべき時には、ＦＥＴ５３４と、並列のシャント抵抗器５３７およびシャントスイッチ（ＦＥＴ）５３８とを用いて、ＭＳＴコイル５１０から電流が流れ出る。ＦＥＴ５３３および５３４は、スイッチングが発生する時にＭＳＴコイル５１０の望ましくない電圧スパイクの存在を低減するための、ドライバ回路の動作中にスナバダイオードとして作用する、内蔵ボディダイオードを有するＮチャネルＭＯＳＦＥＴとして示される（ただし、他のＦＥＴおよびスイッチバリエーションも可能である）。ＦＥＴ５３３のドレインは、端子ＡＣ１と、シャント抵抗器５３５の第１リードとに接続される。シャント抵抗器５３５の第２リードは、スイッチ５３６のドレインに接続され、ＦＥＴ５３３およびスイッチ５３６の各ソースは、グランドに接続される。同様に、ＦＥＴ５３４のドレインは、端子ＡＣ２と、シャント抵抗器５３７の第１リードとに接続される。シャント抵抗器５３７の第２リードは、スイッチ５３８のドレインに接続され、ＦＥＴ５３４およびスイッチ５３８の各ソースは、グランドに接続される。

ＦＥＴ５３３およびスイッチ５３６の制御は、増幅器５３９（ＦＥＴ５３３のドレインに接続された反転入力と、基準電流Ｉ_{ＱＲＥＦ３}に接続された非反転入力とを持つ）によって管理される。同様に、ＦＥＴ５３４およびスイッチ５３８の制御は、増幅器５４０（ＦＥＴ５３４のドレインに接続された反転入力と、基準電流Ｉ_{ＱＲＥＦ４}に接続された非反転入力とを持つ）によって制御される。増幅器５３９および５４０は、シャント抵抗器５３５および５３７をそれぞれ通る電流を感知するために用いられ、さらに、遷移イベントの間、ＭＳＴコイル５１０を通る電流のスルーレートを制御するために、感知した電流を用いて基準電流Ｉ_{ＱＲＥＦ３}およびＩ_{ＱＲＥＦ４}を追跡するために用いられる。遷移イベントが終了する時には、ＭＳＴコイル５１０を通る電流の望ましい極性に応じて、ＦＥＴ５３３またはＦＥＴ５３４がオンに切り替えられる。増幅器５３９および５４０には、５ＶＬＤＯ電源入力によって示される低損失（ＬＤＯ）レギュレータを用いて電流が供給される。実際には、ＦＥＴ５３３およびシャント抵抗器５３５と、ＦＥＴ５３４およびシャント抵抗器５３７とのうちいずれか一方が、ＭＳＴコイル５１０を通る電流をランプアップさせ、他方が、ＭＳＴコイル５１０を通る電流における極性遷移中にこれをランプダウンさせるので、ＦＥＴ５３３および５３４と、シャント抵抗器５３５および５３７との組み合わせが、ＭＳＴコイル５１０を通る電流を流れ出させるために機能する。ＭＳＴコイル５１０を通る電流の極性の遷移が完了すると、ＦＥＴ５３１および５３４と、ＦＥＴ５３２および５３３とのうち、いずれか一対のみがオンになる。

図６は、一部の実施形態による、図５のドライバ回路の動作例を示す波形６００の簡素化された図である。図６に示すように、波形６００は、
‐ドライバ回路のＶ_ＢＡＴＴ端子に供給される電圧を表すＶ_ＢＡＴＴに対する波形と、
‐ＭＳＴコントローラによる、ＦＥＴ５３１および５３２の各ゲートを駆動するための信号Ｖ_ＧＳ１およびＶ_ＧＳ２と、
‐ＦＥＴ５３３およびシャント抵抗器５３５と、ＦＥＴ５３４およびシャント抵抗器５３７との動作をそれぞれ制御するために用いられる信号Ｉ_{ＱＲＥＦ３}およびＩ_{ＱＲＥＦ４}と、
‐端子ＡＣ１およびＡＣ２をそれぞれ通って流れ出る電流に対応するＩ_Ｑ３およびＩ_Ｑ４と、
‐ＭＳＴコイル５１０を通る電流およびＭＳＴコイル５１０によって放射される磁界に対応するＩ_ＣＯＩＬと、
を含む。図６は動作領域を３つ含む。すなわち、ソフトスタート（Ｔ_{Ｓｏｆｔ＿Ｓｔａｒｔ}）と、これに続くビット０およびビット１の伝送である。Ｒｅは、ＭＳＴコイル４１０のコイル抵抗と、ドライバ回路の全スイッチ抵抗との和に対応し、ＭＳＴコイル５１０を通る電流の大きさが最大値Ｖ_ＢＡＴＴ／Ｒｅに達するようになっている。

ソフトスタート領域では、Ｖ_ＧＳ１およびＶ_ＧＳ２をそれぞれ用いて、ＦＥＴ５３１がオンに切り替えられ、ＦＥＴ５３２がオフに切り替えられる。他方で、Ｉ_{ＱＲＥＦ３}およびＩ_{ＱＲＥＦ４}は、電流（Ｉ_Ｑ４）がＦＥＴ５３４およびシャント抵抗器５３７を通って流れ出ることを可能にするために設定される。これによって、ドライバ回路のバイアスと、Ｖ_ＢＡＴＴによって提供される電圧のランプアップとが可能になる。また、これによって、ＭＳＴコイル５１０を通る正極性の電流（Ｉ_ＣＯＩＬ）が提供される。

ソフトスタート領域の終了時点において、Ｖ_ＧＳ１およびＶ_ＧＳ２をそれぞれ用いて、ＦＥＴ５３１がオフに切り替えられ、ＦＥＴ５３２がオンに切り替えられる。そして、Ｉ_{ＱＲＥＦ４}を増加させ、Ｉ_{ＱＲＥＦ３}を減少させることによって、電流が（ＦＥＴ５３４およびシャント抵抗器５３７を通ってではなく）ＦＥＴ５３３およびシャント抵抗器５３５を通って流れ出ることが可能になる。Ｉ_{ＱＲＥＦ４}およびＩ_{ＱＲＥＦ３}は、それぞれの新たな値までランプされ、これによって、ＭＳＴコイル５１０を通る電流における極性の滑らかな変化が可能になる。さらに、ＭＳＴコイル５１０を通る電流における極性変化中の過渡電流を低減するために、Ｉ_{ＱＲＥＦ４}およびＩ_{ＱＲＥＦ３}のランプは時間的にスタガリングされる。

ビット０領域の終了時点において、Ｖ_ＧＳ１およびＶ_ＧＳ２をそれぞれ用いて、ＦＥＴ５３１がオンに切り替えられ、ＦＥＴ５３２がオフに切り替えられる。そして、Ｉ_{ＱＲＥＦ３}を増加させ、Ｉ_{ＱＲＥＦ４}を減少させることによって、電流が（ＦＥＴ５３３およびシャント抵抗器５３５を通ってではなく）ＦＥＴ５３４およびシャント抵抗器５３７を通って流れ出ることが可能になる。Ｉ_{ＱＲＥＦ３}およびＩ_{ＱＲＥＦ４}は、それぞれの新たな値までランプされ、これによって、ＭＳＴコイル５１０を通る電流における極性の滑らかな変化が可能になる。さらに、ＭＳＴコイル５１０を通る電流における極性変化中の過渡電流を低減するために、Ｉ_{ＱＲＥＦ３}およびＩ_{ＱＲＥＦ４}のランプは時間的にスタガリングされる。ビット１領域の中央で、Ｖ_ＧＳ１およびＶ_ＧＳ２を用いて、それぞれ、ＦＥＴ５３１はオフに切り替えられ、ＦＥＴ５３２はオンに切り替えられる。そして、Ｉ_{ＱＲＥＦ４}を増加させ、Ｉ_{ＱＲＥＦ３}を減少させることによって、電流が（ＦＥＴ５３４およびシャント抵抗器５３７を通ってではなく）ＦＥＴ５３３およびシャント抵抗器５３５を通って流れ出ることが可能になる。Ｉ_{ＱＲＥＦ４}およびＩ_{ＱＲＥＦ３}は、それぞれの新たな値までランプされ、これによって、ＭＳＴコイル５１０を通る電流における極性の滑らかな変化が可能になる。さらに、ＭＳＴコイル５１０を通る電流における極性変化中の過渡電流を低減するために、Ｉ_{ＱＲＥＦ４}およびＩ_{ＱＲＥＦ３}のランプは時間的にスタガリングされる。一部の実施例では、この動作は、リターンツーゼロ符号化（マンチェスター符号化、差分マンチェスター符号化、および／または類似のもの）によって符号化されたビットと整合するが、図５のドライバ回路に関して他のビット符号化を用いてもよいということが理解される。

図７Ａおよび図７Ｂは、一部の実施形態による、データを伝送するための、別のシステム７００を示す。図７Ａおよび図７Ｂに示すように、回路７２０がスイッチ７１０に結合される。スイッチ７１０は、コイル７４０と、端子ＡＣ１およびＡＣ２の間の無線電力コイル７３０とを通して電流を提供するために結合される。図２に示すように、スイッチ７１０が制御信号ＭＳＴ ＣＮＴＬによってアクティベートされると、スイッチ７１０はＡＣ１とＡＣ２との間の電流を結合する。スイッチ７１０は２つのＮチャネルＭＯＳＦＥＴ７１２および７１４を含み、これによって、スイッチングトランジスタの数が、図１に示す数から、（４個から２個へと）低減される。

図２にさらに示すように、ＡＣ１およびＡＣ２は、回路７２０のトランジスタ７５３（Ｑ１）および７５４（Ｑ２）をスイッチングすることにより、正電流から負電流へと切替可能である。図示のように、トランジスタ７５３および７５４のゲートは、低損失（ＬＤＯ）レギュレータおよびドライバを介して、バッテリ７６０によって駆動される。トランジスタ７５３（Ｑ１）をオンに切り替えることにより、たとえば、ＲＥＣＴ信号をＡＣ１に結合することができ、他方で、トランジスタ７５４（Ｑ２）をオンに切り替えることにより、ＲＥＣＴ信号をＡＣ２に結合することができる。

ＲＥＣＴ信号は、トランジスタＱ５〜Ｑ１０を含む逆ブースト回路７２２によって生成される。回路７２２は、図３のバックコンバータ回路３３４を代替することができ、同様にインダクタ７４４およびコンデンサ７４５に結合されてＲＥＣＴ回路を生成する。逆ブースト回路７２２は、電力制御回路７６２を介して、バッテリ７６０により電源を供給される。逆ブースト回路７２０を用いることにより、ＲＥＣＴ電圧をバッテリ電圧より高い電圧に維持することができ、また、バッテリ電圧の電圧変動に関わらず、ＲＥＣＴ電圧をその高い電圧に維持することができる。結果として、逆ブースト回路７２０は、バッテリにおいて発生し得るいかなる電圧変動からも独立した、信頼性のある定電圧を提供する。さらに、その電圧はバッテリ電圧より高いので、より小さいストレージ容量を用いることができ、システム７００におけるストレージコンデンサのサイズおよび数を低減することができる。

システム７００においてさらに示すように、回路７２０はトランジスタ７２４および７２６を含み、これらは図３のトランジスタ３５１および３５２と同一に機能する。したがって、トランジスタ７２４および７２６は、トランジスタ３５１および３５２について上述したような過電圧保護を提供する。

上述のように、トランジスタ７５３（Ｑ１）がオンである時には、電圧ＲＥＣＴがＡＣ１に結合される。ＡＣ２はトランジスタ７５５（Ｑ４）に結合され、これがスルー回路７２４からの信号に従ってＡＣ２をグランドに結合する。同様に、トランジスタ７５４（Ｑ２）がオンである時には、電圧ＲＥＣＴがＡＣ２に結合され、ＡＣ１は、スルー回路７２４からの信号に従ってトランジスタ７５６（Ｑ３）を通って結合される。

トランジスタ７５６（Ｑ３）に関して、スルー回路７２４は、電流源７７２（Ｉ１）および７７４（Ｉ２）と、コンパレータ７７８に基準電圧を提供するコンデンサ７７６（Ｃ）とを含む。コンパレータ７７８は、コンデンサ７７６からの電圧と、ＡＣ１における電圧とを比較し、この比較に従ってＡＣ１をグランドに結合する。トランジスタ７５５（Ｑ４）に関して、コンパレータ７８８での、ＡＣ２における電圧と、コンデンサ７８６（電流源７８２（Ｉ３）および７８４（Ｉ４）に結合される）における電圧との比較に応じ、ＡＣ１はグランドに結合される。電流源７７２（Ｉ１）、７７４（Ｉ２）、７８２（Ｉ３）および７８４（Ｉ４）は、正電流と負電流との間の、コイル７４０を通る電流の遷移のためのスルーレートを提供するためにプログラムすることができる。

結果として、コイル７４０を通るスルーレートは、信頼性のある性能のためにプログラムすることができ、バッテリからの電力消散を低減するために電力消費を低減することができる。この特徴は、小さいバッテリ供給を持つスマートウォッチケースデバイスのような、ポータブルデバイスに対してとくに重要となる可能性がある。

図８Ａ１、図８Ａ２および８Ｂは、システム７００における様々な信号の波形８００を示す。図８Ａ１および図８Ａ２はシステム８００を示し、様々な信号が特定されており、これらは図８Ｂのタイミング図に示される。図８Ｂに示すように、電圧Ｖ_ＧＳＭＴは５Ｖ＋ＶＡＣ１に設定され、ＭＳＴ制御信号に結合される。Ｖ_ＧＳ５は、トランジスタ７２４（Ｑ５）のゲート電圧であり、５Ｖに設定され、他方で、Ｖ_ＧＳ６はトランジスタ７２６（Ｑ６）のゲート電圧であり、０Ｖに設定される。結果として、トランジスタ７２４がオンとなり、トランジスタ７２６（抵抗器によってバイバスされる）はオフとなる。ＢＹＰにおける電圧は、ブースト回路７２２によって提供される。

ビットデータは、トランジスタ７５３（Ｑ１）および７５４（Ｑ２）それぞれのゲート電圧を駆動する電圧Ｖ_ＧＳ１およびＶ_ＧＳ２によって設定される。タイミング図に示すように、０のビット伝送の間は、Ｖ_ＧＳ１およびＶ_ＧＳ２はそれぞれ０Ｖおよび５Ｖに設定される。１のビット伝送の間は、期間中の半分において、Ｖ_ＧＳ１は５Ｖに遷移し、Ｖ_ＧＳ０は０ボルトに遷移し、その後、期間中に伝送されるデータにおいて検出可能なエッジを生成するために、期間中の後半において、それぞれ０Ｖおよび５Ｖへと遷移して戻る。

電圧Ｖ_ＧＳ３は、トランジスタ７５６（Ｑ３）のゲート電圧を示し、電圧Ｖ_ＧＳ４は、トランジスタ７５５（Ｑ４）のゲート電圧を示す。図示のように、トランジスタ７５６（Ｑ３）は、０のビット遷移の間はオンであり、１のビットの遷移の間にオフ状態とオン状態との間を遷移する。トランジスタ７５５（Ｑ４）は、０のビットの間はオフであり、１のビットの遷移の間にオン状態とオフ状態との間を遷移する。同様に、挙動はＩＲＥＦ１（コンデンサ７７６の電圧）およびＩＲＥＦ２（コンデンサ７８６の電圧）によって示される。図示のように、ＶＡＣ１は、０のビットに対しては０Ｖであり、１のビットの伝送に対しては高電圧と低電圧との間を遷移する。ＶＡＣ２はその逆であり、０のビットに対しては高電圧であり、１のビットの伝送に対しては低電圧と高電圧との間を遷移する。

コイル７４０を通る電流（ＩＡＣ１と表記する）は、０のビット遷移の間は正の高電流であってもよく、１のビット伝送の間に負電流から正電流へと（１のビット伝送の間にエッジ交差が起きるように）遷移してもよい。一部の実施形態では、電力使用量を低減するために、ブーストされた電圧ＶＢＹＦを伝送中に減少させてもよく、このようにすると伝送中に電流ＩＡＣ１が減少する。結果として、ＩＡＣ１におけるクロスオーバー（誤って１のビットと解釈される可能性がある）に影響することなく、スルー回路７２４における基準電圧および他のパラメータが変更可能である。

低電力磁気セキュア伝送のための回路およびシステムは、電圧を出力するためのバックコンバータと、バックコンバータが出力する電圧に結合されるドライバであって、ドライバに結合された第１インダクタを通る電流の極性を制御するよう構成される、ドライバと、ドライバを保護するよう構成される過電圧保護回路と、を含む。一部の実施形態では、バックコンバータの電圧変化レートが調節される。一部の実施形態では、第１インダクタを通る電流のスルーレートが制御される。一部の実施形態では、フルブリッジドライバはソフトスタートモードで動作する。一部の実施形態は、プログラム可能なスルーレートを含む。

一部の実施形態では、システムは、第１出力および第２出力を駆動する回路と、制御信号に応じ、コイルを通して第１出力を第２出力に結合するスイッチと、を含む。スイッチは制御信号を受信し、制御信号に応じ、第１出力をコイルに結合し、コイルの反対側は第２出力に結合される。一部の実施形態では、より信頼性のある第１電圧を提供するために、バッテリ電圧がブーストされてもよい。一部の実施形態は過電圧回路を含んでもよい。さらに、スルーレート（一部の実施形態ではプログラム可能である）は、スルー回路によって提供されてもよい。

実施形態の例が図示され説明されたが、上記の開示において、広範囲の修正、変更および代替が考えられ、一部の実現例では、各実施形態の特徴の一部を、これに対応して他の特徴を使用することなく採用することができる。当業者は、多数の変形、代替、および修正を認識する。したがって、本発明の範囲は、添付の特許請求の範囲によってのみ限定されるということが理解され、また、特許請求の範囲は、広く、本明細書に記載される実施形態の範囲と整合するように、考えられることが適切である。

Claims (28)

1. 磁界を放射するためのシステムであって、
   電圧を出力するためのバックコンバータと、
   前記バックコンバータが出力する前記電圧に結合されるドライバであって、前記ドライバは、フルブリッジドライバに結合されるブリッジを介して第１インダクタを通る電流の極性を制御するよう構成される、ドライバと、
   前記ドライバを保護するように構成される過電圧保護回路と、
   を備える、システム。
2. 請求項１に記載のシステムであって、
   前記バックコンバータは、
   第１回路ノードにバッテリを結合するよう構成される第１スイッチと、
   前記第１回路ノードとグランドとの間に結合される第２スイッチと、
   前記第１回路ノードに結合される第１リードを持つ第２インダクタと、
   前記第２インダクタの第２リードに結合される第１リード、および、グランドに結合される第２リードを持つコンデンサと、
   前記バックコンバータに充電モードと放電モードとを交互にさせるために、前記第１スイッチおよび前記第２スイッチを制御するよう構成される、コントローラと、
   を備え、
   前記バックコンバータが出力する前記電圧は、前記コンデンサの前記第１リードにおいて提供される、システム。
3. 請求項２に記載のシステムであって、前記第１スイッチおよび前記第２スイッチはＭＯＳＦＥＴである、システム。
4. 請求項２に記載のシステムであって、前記コントローラは、さらに、前記バックコンバータの電圧変化レートを調節するよう構成される、システム。
5. 請求項１に記載のシステムであって、
   前記ドライバは、
   前記バックコンバータが出力する前記電圧と、第１回路ノードとの間に結合される、第１スイッチと、
   前記バックコンバータが出力する前記電圧と、第２回路ノードとの間に結合される、第２スイッチと、
   前記第１回路ノードとグランドとの間に結合される、第３スイッチと、
   前記第２回路ノードとグランドとの間に結合される、第４スイッチと、
   前記第１〜第４スイッチを制御するよう構成されるコントローラと、
   を備え、
   前記第１回路ノードは、前記過電圧保護回路を介して前記第１インダクタの第１リードに結合され、
   前記第２回路ノードは、前記第１インダクタの第２リードに結合される、
   システム。
6. 請求項５に記載のシステムであって、前記第１スイッチ、第２スイッチ、第３スイッチおよび第４スイッチはＭＯＳＦＥＴである、システム。
7. 請求項５に記載のシステムであって、前記コントローラは、さらに、前記第１インダクタを通る電流のスルーレートを調節するために、前記第３スイッチおよび前記第４スイッチを通る電流を制御するよう構成される、システム。
8. 請求項５に記載のシステムであって、スルーレート回路が前記第３スイッチおよび前記第４スイッチに結合される、システム。
9. 請求項８に記載のシステムであって、前記スルーレート回路が生成する前記スルーレートはプログラム可能である、システム。
10. 請求項５に記載のシステムであって、前記コントローラは、さらに、前記磁界を用いてデータが伝送される前に、前記バックコンバータが出力する前記電圧と、前記第１インダクタを通る電流とを、前記バックコンバータがランプアップできるようにするために、前記フルブリッジドライバをソフトスタートモードで動作させるよう構成される、システム。
11. 請求項１に記載のシステムであって、
    前記過電圧保護回路は、
    第１スイッチと、
    第２スイッチと、
    共用制御信号を用いて、前記第１スイッチおよび前記第２スイッチを制御するよう構成される、コントローラと、
    を備え、
    前記第１スイッチは、前記第１インダクタの第１リードと、前記第２スイッチとの間に結合され、
    前記第２スイッチは、前記第１スイッチと前記フルブリッジドライバとの間に結合される、
    システム。
12. 請求項１１に記載のシステムであって、前記第１スイッチおよび前記第２スイッチはＭＯＳＦＥＴである、システム。
13. インダクタのためのドライバ回路であって、前記回路は、
    電圧を出力するためのバックコンバータと、
    前記バックコンバータが出力する前記電圧に結合されるフルブリッジドライバであって、前記フルブリッジドライバに結合される第１インダクタを通る電流の極性を制御するよう構成される、フルブリッジドライバと、
    前記フルブリッジドライバを保護するよう構成される過電圧保護回路と、
    を備える、ドライバ回路。
14. 請求項１３に記載の回路であって、
    前記バックコンバータは、
    バッテリを第１回路ノードに結合するよう構成される第１スイッチと、
    前記第１回路ノードとグランドとの間に結合される第２スイッチと、
    前記バックコンバータに充電モードと放電モードとを交互にさせるために、前記第１スイッチおよび前記第２スイッチを制御するよう構成される、コントローラと、
    を備え、
    前記第１回路ノードは、第２インダクタおよびコンデンサが直列接続されたものに結合されるよう構成され、
    前記バックコンバータが出力する前記電圧は、前記第２インダクタと前記コンデンサとの間に結合されるよう構成される第２回路ノードにおいて提供される、
    回路。
15. 請求項１４に記載の回路であって、前記コントローラは、さらに、前記バックコンバータの電圧変化レートを調節するよう構成される、回路。
16. 請求項１３に記載の回路であって、
    前記フルブリッジドライバは、
    前記バックコンバータが出力する前記電圧と、第１回路ノードとの間に結合される、第１スイッチと、
    前記バックコンバータが出力する前記電圧と、第２回路ノードとの間に結合される、第２スイッチと、
    前記第１回路ノードとグランドとの間に結合される、第３スイッチと、
    前記第２回路ノードとグランドとの間に結合される、第４スイッチと、
    前記第１〜第４スイッチを制御するよう構成されるコントローラと、
    を備え、
    前記第１回路ノードは、前記過電圧保護回路を介して、前記第１インダクタの第１リードに結合され、
    前記第２回路ノードは、前記第１インダクタの第２リードに結合される、
    回路。
17. 請求項１６に記載の回路であって、前記コントローラは、さらに、前記第１インダクタを通る電流のスルーレートを調節するために、前記第３スイッチおよび前記第４スイッチを通る電流を制御するよう構成される、回路。
18. 請求項１６に記載の回路であって、前記コントローラは、さらに、磁界を用いてデータが伝送される前に、前記バックコンバータが出力する前記電圧と、前記第１インダクタを通る電流とを、前記バックコンバータがランプアップできるようにするために、前記フルブリッジドライバをソフトスタートモードで動作させるよう構成される、回路。
19. 請求項１３に記載の回路であって、
    前記過電圧保護回路は、
    第１スイッチと、
    第２スイッチと、
    共用制御信号を用いて前記第１スイッチおよび前記第２スイッチを制御するよう構成されるコントローラと、
    を備え、
    前記第１スイッチは、前記第１インダクタの第１リードと、前記第２スイッチとの間に結合され、
    前記第２スイッチは、前記第１スイッチと前記フルブリッジドライバとの間に結合される、
    回路。
20. インダクタのためのドライバ回路であって、前記回路は、
    入力電圧をインダクタの第１リードに結合するための第１スイッチと、
    前記入力電圧を前記インダクタの第２リードに結合するための第２スイッチと、
    前記インダクタの前記第１リードとグランドとの間に結合される第３スイッチと、
    前記インダクタの前記第２リードとグランドとの間に結合される第４スイッチと、
    前記第３スイッチを通る第１電流と、第１基準電流とに基づき、前記第３スイッチを制御するための第１増幅器と、
    前記第４スイッチを通る第２電流と、第２基準電流とに基づき、前記第４スイッチを制御するための第２増幅器と、
    前記第１スイッチ、前記第２スイッチ、前記第１閾値および前記第２閾値を制御するためのコントローラと、
    を備える、ドライバ回路。
21. 請求項２０に記載の回路であって、前記回路は、
    第１抵抗器および第５スイッチが直列接続されたものであって、前記第１抵抗器および第５スイッチが直列接続されたものは、前記第３スイッチと並列に接続される、第１抵抗器および第５スイッチが直列接続されたものと、
    第２抵抗器および第６スイッチが直列接続されたものであって、前記第２抵抗器および第６スイッチが直列接続されたものは、前記第４スイッチと並列に接続される、第２抵抗器および第６スイッチが直列接続されたものと、
    を備え、
    前記第５スイッチは、前記第１増幅器によって制御され、
    前記第６スイッチは、前記第２増幅器によって制御される、
    回路。
22. 請求項２０に記載の回路であって、前記コントローラは、さらに、
    前記インダクタを通る電流における極性変化の間、前記第１基準電流および前記第２基準電流をランプし、
    前記第１閾値および前記第２閾値の前記ランプを、互いに対してスタガリングさせる
    ように構成される、回路。
23. 第１出力および第２出力を駆動するドライバ回路と、
    コイルであって、前記コイルを通る電流を前記ドライバ回路が制御信号に応じて駆動するように、前記第１出力と前記第２出力との間に結合されるコイルと、
    前記ドライバ回路に結合されるプログラム可能なスルー回路と、
    を備える、システム。
24. 請求項２３に記載のシステムであって、前記第１出力と前記コイルとの間に結合されるスイッチをさらに含む、システム。
25. 請求項２４に記載のシステムであって、前記スイッチは、前記制御信号を受信し、前記制御信号に応じて前記第１出力を前記コイルに結合し、前記コイルの反対側は前記第２出力に結合される、システム。
26. 請求項２３に記載のシステムであって、前記ドライバ回路は、
    第１信号に応じ、第１電圧を前記第１出力に結合する第１トランジスタと、
    第２信号に応じ、前記第１電圧を前記第２出力に結合する第２トランジスタと、
    前記プログラム可能なスルー回路からの第１スルー信号に応じ、前記第１出力をグランドに結合する第３トランジスタと、
    前記プログラム可能なスルー回路からの第２スルー信号に応じ、前記第２出力をグランドに結合する第４トランジスタと、
    を含む、システム。
27. 請求項２６に記載のシステムであって、前記第１電圧は、バッテリによって電源を供給される逆ブースト回路から提供される、システム。
28. 請求項２３に記載のシステムであって、さらに、前記ドライバ回路を保護するよう構成される過電圧保護回路を含む、システム。