JP2019504585A - スケーラブル集積データ変換器 - Google Patents

スケーラブル集積データ変換器 Download PDF

Info

Publication number
JP2019504585A
JP2019504585A JP2018551893A JP2018551893A JP2019504585A JP 2019504585 A JP2019504585 A JP 2019504585A JP 2018551893 A JP2018551893 A JP 2018551893A JP 2018551893 A JP2018551893 A JP 2018551893A JP 2019504585 A JP2019504585 A JP 2019504585A
Authority
JP
Japan
Prior art keywords
voltage
bit
analog
current field
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018551893A
Other languages
English (en)
Other versions
JP6690015B2 (ja
Inventor
スーザン マリャ ショーバー
スーザン マリャ ショーバー
ロバート シー ショーバー
ロバート シー ショーバー
Original Assignee
サーキット シード エルエルシー
サーキット シード エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US201562268983P priority Critical
Priority to US62/268,983 priority
Priority to PCT/US2016/044770 priority patent/WO2017019973A1/en
Priority to USPCT/US2016/044770 priority
Application filed by サーキット シード エルエルシー, サーキット シード エルエルシー filed Critical サーキット シード エルエルシー
Priority to PCT/US2016/067529 priority patent/WO2017106835A1/en
Publication of JP2019504585A publication Critical patent/JP2019504585A/ja
Application granted granted Critical
Publication of JP6690015B2 publication Critical patent/JP6690015B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607Offset or drift compensation
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • H03M1/802Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages

Abstract

本発明は、集積データ変換器、特に、電荷に基づく手法を使用する、アナログデジタル変換器(ADC)及びデジタルアナログ変換器(DAC)に関する。スケーラブルADC及びDACを形成するための増幅器を形成するために使用される相補ペアの電流電界効果トランジスタが開示され、これは、逐次比較型データ変換器(ADC及びDAC)、及びパイプライン型データ変換器(ADC及びDAC)を含む。

Description

関連出願の相互参照
本出願は、2015年12月17日に出願された米国特許仮出願第62/268,983号、及び2016年7月29日に出願されたPCT国際特許出願第PCT/US2016/044770号の優先権を主張し、これらの内容は、その全体の参照によって本明細書に組み込まれる。

本発明は、集積データ変換器、特に、電荷に基づく手法を使用する、アナログデジタル変換器及びデジタルアナログ変換器に関する。

新しいミレニアムは、極めて急速なペースで拡張する接続性の需要をもたらす。2015年末までに、グローバルネットワーク接続の数は、世界人口の2倍を超えており、2020年には300億個を超えるデバイスが、もののインターネット(つまり「IoT」)を形成するクラウドに無線接続されることになると推定される。この新時代を可能にすることは、ここ20年間にわたって生じたモバイルコンピューティング及び無線通信における革新的な発展である。ムーアの法則によると、高集積及びコスト効果のあるシリコン相補型金属酸化物半導体(CMOS)デバイスの開発は、分厚いアナログデジタル変換器または送受信機等のデジタル及びアナログシステム要素のよりコスト効果のある単一チップソリューションへの組み込みを可能にした。

しかしながら、ここ数年で、デジタル回路は、ほとんど予測された道筋を辿り、CMOS技術のウルトラディープサブミクロン(サブμm)のスケーリングから利益を享受している一方、アナログ回路は、同一の傾向に従うことを可能にされておらず、アナログ設計のパラダイムシフトなくしては決して可能にされない可能性がある。アナログ及び無線周波数(つまり「RF」)設計者は、ウルトラディープサブミクロン特徴サイズのための高性能集積回路(つまり「IC」)を、低消費電力、コンパクトなフットプリント、及びより高い演算周波数を含む小型化の利益を損なうことなく作製する方法を発見しようと依然として取り組んでいる。実に、アナログ設計の確立された科学を躍進させて、新しいミレニアムのシステムオンチップ(SoC)需要を満たすために、パラダイムシフトが必要とされる。

先行技術:
アナログ回路のコア構成ブロックは、増幅器である。別個の構成要素増幅器は、抵抗器、キャパシタ、インダクタ、変圧器、及び非線形要素、並びに様々なタイプのトランジスタを自由に使用する。様々な構成要素間の望ましくない寄生は、通常、無視することができる。しかしながら、集積回路内で増幅器を構築するために、通常のアナログ回路構成要素は、容易に入手可能ではなく、仮にそのような場合、しばしば、これらの回路要素を取得するために特別なICプロセス拡張を採用する。集積回路増幅器上の寄生は、それらの近接性、かつそれらが集積されるシリコンウエハを通して共に結合されていることに起因して、深刻である。ムーアの法則のICプロセスの進歩は、デジタル、マイクロプロセッサ、及びメモリプロセス開発に焦点が向けられている。アナログ構成要素にICプロセスを拡張するために1世代(約18か月)または2世代を要し、したがって、アナログ機能は、最新のプロセス単一チップシステム上に概して含まれない。これらの「混合モード」ICプロセスは、入手可能性が低く、ベンダ依存的であり、かつより高価であり、さらにパラメトリック変化に非常に影響を受ける。任意のIC上で低密度のアナログ機能を含むためには相当なエンジニアリングを要し、これは、そのICベンダ及びプロセスノードに対して特有になる。アナログ回路が、各プロセスノードのために慎重かつ特異的に設計または配置されるので、このようなアナログ回路は、非常に移植性がない。この制限を見限ることで、アナログ回路設計技術者が不足しており、適切な配置転換なく、ゆっくりと退職している。

演算増幅器(つまりオペアンプ)は、アナログ情報を処理するために必要な基礎的ICアナログ利得ブロックである。オペアンプは、非常に高度に整合したペアのトランジスタを活用して、電圧入力で差動ペアのトランジスタを形成する。整合は、集積回路上で容易に入手可能であるパラメータであるが、要求される整合レベルに近付けるために、多くの他の検討項目の中でも、重心レイアウト、複数大型デバイス、ウェル分離、及び物理レイアウト技術のような、多くの検討項目が使用される。トランジスタの大面積の整合セットがまた、カレントミラー及び負荷デバイスのために使用される。オペアンプは、バイアス用の電流源を必要とする。オペアンプは、振動を防止するために、抵抗器及びキャパシタ(つまりRC)補償ポールをさらに必要とする。抵抗器は、「R」に対して必要であり、RC時定数の値は、比較的正確である。抵抗器に対する過大な値は、増幅器を非常に遅く、かつ非常に小さくし、結果として振動をもたらすことになる。一定「バイアス」電流は、消費される電力を付加する。一般に、これらのバイアス電流は、完全な信号演算中に必要とされるピーク電流よりも大きいことを望む。

ICプロセスが縮小される際、閾値電圧は、幾分一定のままである。これは、金属酸化物半導体(つまりMOS)閾値カットオフ曲線が、ICプロセスの縮小と共には実質的に変化せず、総チップオフ漏洩電流が、完全チップ電源漏洩に影響を及ぼさないように十分に小さく保たなければならないことによる。閾値及び飽和電圧は、電源電圧全体を取り込み、アナログ電圧スイングのための十分な空間を残さない傾向がある。信号スイング電圧のこの欠如に適応するために、オペアンプは、複数のカレントミラーセットを与えられ、それらの設計をさらに複雑化し、一方でより多くの電力を消費し、追加の物理レイアウト面積を使用する。この特許は、電源電圧が1ボルトを遥かに下回って縮小されるときにより良好に動作する増幅器設計を説明する。

従来のMOS増幅器利得形成は、トランスコンダクタンス(g)を駆動する入力電圧であり、これは、入力電圧を出力電流に変換する。この出力電流は、その後、出力負荷を駆動し、これは、通常、高負荷抵抗を確立する目的のための電流源の出力である。この高抵抗負荷は、出力電流を出力電圧に戻すように変換する。等価出力負荷抵抗は、実際には、負荷電流源トランジスタ及び増幅器出力トランジスタの並列の組み合わせである。要求される電圧利得を提供するようにこの等価負荷抵抗を高く保つために、これらの負荷トランジスタは、非常に長くなければならないが、十分な電流を駆動するために、これらのトランジスタはまた、非常に幅が広くなければならず、したがって、非常に大きなトランジスタが必要である。負荷抵抗、増幅器出力は、電圧利得を低下させる追加の並列抵抗であることがまた留意される場合がある。負荷容量が、増幅器の出力抵抗と相互作用し、AC性能を変更することがまた留意されるべきである。実際に必要とされるものは、まさに反転動作原理であり、本発明は、これに関する。

通常、MOS増幅器は、強い反転MOSトランジスタ二乗測特性による二乗測関係内で演算し、これらは、アナログ回路が必要とする程度に対してあまり十分に定義されていないか、または予測どおりに安定していない。バイポーラトランジスタ演算のような指数測演算は、より高い利得であり、安定的、かつ十分に定義されている。非常に弱い動作条件において、MOSトランジスタは、指数演算に変換するが、それらは、非常に遅いのであまり有用ではない。さらに、これらの2つの動作モード間の「適度の反転」移行は、アナログMOS回路の品質を低下させる非線形性を提供する。MOSトランジスタがその近辺で動作する閾値電圧において、50%の電流が二乗測であり、残りの50%が指数である。これは、最新のMOSシミュレーション方程式の閾値電圧の定義である。高速での完全指数MOS動作は、予測可能、安定的、かつ十分に定義されている、より高い利得を提供するであろう。この特許は、指数モードで動作する増幅器に関する。

ここで、IC上でアナログ回路を構築することは、常に問題があった。性能が不十分であるアナログ構成要素周辺のエンジニアリングは、アナログ回路が集積されていたので、アナログIC設計者に対して優先的な目的であった。これは、デジタルマジックをもたらすアルゴリズム開発によるデジタル信号処理の必要性を引き起こした。

今日の現実世界のアナログ回路設計において、信号は、信号処理システムのフロントエンド及びバックエンドの両方で変換されることを依然として必要とする。この必要性は、ディープサブμmスケールでの障害になっている。

別の問題は、固体増幅器が、その発端から悪名高い非線形であったことであり得る。それらを線形にするために、増加した開ループ利得(最終的に必要とされるレベルより非常に高いレベルを有する)が、閉ループ(フィードバック)の使用を通して実際の回路利得及び線形性を制御するために交換される。閉ループ増幅器は、負のフィードバックを必要とする。ほとんどの増幅器ステージが反転しており、必要な負のフィードバックを提供する。閉ループを有する単一ステージインバータは、安定的である(振動しない)。増加したループ利得は、必要な負のフィードバックを提供するために、常に奇数のステージ(符号が負である)が存在するように、ステージが追加されることを必要とする。単一ステージ増幅器は、本質的に安定的であるが、3つのステージ及び最も明確に5つのステージは、不安定である(それらは、それらがリング発振器であるので、常に振動する)。

次の問題は、合理的な利得帯域幅積を維持しつつ、マルチステージ閉ループ増幅器を適切に補償する方法である。これは、回路ステージがその設計において簡素でなければならないディープサブミクロンスケールで特に困難である。厳格に制限された電源電圧は、従来のアナログ設計手法の使用を妨げる。加えて、アナログ拡張に依存することを回避して、全てデジタル部品を使用して必要なアナログ機能を達成して、歩留まりを改善し、コストを減少させることが望ましい。全てデジタル部品を使用することは、アナログ拡張をまだ有していない、かつそれらを決して有しない可能性がある、プロセスノードでのアナログ機能を可能にする。

もののインターネット、スマートセンサ、及び他のユビキタスデバイス等の入手可能な価格の高容量デバイスのための単一チップ上に集積された、アナログデジタル変換器及びデジタルアナログ変換器を含むが、これらに限定されない、集積データ変換器等の、低コスト/高性能アナログフロントエンドデバイスまたは構成要素に対する長年の必要性が存在する。

本発明は、集積データ変換器、特に、電荷に基づく手法を使用する、アナログデジタル変換器及びデジタルアナログ変換器に関する。本発明は、新規かつ進歩性を有する複合デバイス構造で構築された回路に関し、これは、過飽和ソースチャネル電界効果トランジスタの指数関係の利点を用いる、電荷に基づく手法を可能にし、アナログCMOS回路設計に対して使用されるとき、サブスレッショルド様の動作を処理する。本発明は、通常のCMOSインバータの考案である。それは、全てデジタルナノスケールまたはディープサブμmICプロセスを使用する、非常に高い、精度、速度、線形性、低ノイズ、及びコンパクトな物理レイアウトを提供する。予期されるデジタルインバータ機能に加えて、アナログ回路の5つの分類である、電圧入力増幅器、電流入力増幅器、カレントミラーとは対照的な電流インバータ、調節可能な遅延回路、及び電圧または電流基準源が例示される。アナログ機能が、デジタルICプロセスで、単一の適度に最適化されたデジタル論理回路セルを使用して実現されることに特に留意されたい。

本発明の一態様によると、スケーラブルな電荷に基づく逐次比較型アナログデジタル変換器を提供する。

本発明の別の態様によると、スケーラブルな電荷に基づく差動逐次比較型アナログデジタル変換器を提供する。

本発明のさらに別の態様によると、スケーラブルな電荷に基づく逐次比較型デジタルアナログ変換器を提供する。

本発明のまたさらなる態様によると、スケーラブルな電荷に基づく差動逐次比較型デジタルアナログ変換器を提供する。

本発明のまたさらなる態様によると、電荷に基づくパイプライン型デジタルアナログ変換器を提供する。

本発明のまたさらなる態様によると、電荷に基づくパイプライン型差動デジタルアナログ変換器を提供する。

本発明のまたさらなる態様によると、電荷に基づくパイプライン型アナログデジタル変換器を提供する。

本発明のまたさらなる態様によると、電荷に基づくパイプライン型差動アナログデジタル変換器を提供する。

本発明の新しい中央チャネル双方向電流ポート(iPort)を有する電流電界効果トランジスタ(つまりiFET)の3次元斜視図を例示する。 可視化されたチャネル電荷分布を有する本発明のiFETの断面図を例示する。 本発明の様々なiFETの概略図を示す。 本発明の相補ペアのiFET(つまりCiFET)の概略図を例示する。 本発明の相補ペアのiFET(つまりCiFET)複合デバイスの物理レイアウト抽象概念を例示する。 CiFET複合デバイスの3次元斜視図を示す。 図5または6の区分AAの断面図を例示する。 本発明の3ステージ補償されたCiFET増幅器(つまりCiAmp)トランジスタの概略図を例示する。 本発明のCiAmp用の記号を例示する。 本発明による、サンプル増幅器及びホールド増幅器を使用する電圧加算能力を含むコンパクトDACのビットスライス(1/2利得を有する)の概略図を示す。 本発明による、サンプル増幅器及びホールド増幅器を使用する電圧加算能力を含むコンパクトDACのビットスライス(1/2利得を有する)の概略図を示す。 本発明の逐次比較型デジタルアナログ変換器(DAC)の概略図を例示する。 本発明の逐次比較型デジタルアナログ変換器(DAC)の概略図を例示する。 本発明の高精度完全差動デジタルアナログ変換器(DAC)のビットスライスの好ましい実施形態の概略図を例示する。 本発明の高精度完全差動デジタルアナログ変換器(DAC)のビットスライスの好ましい実施形態の概略図を例示する。 本発明の逐次比較型差動DACの概略図を例示する。 本発明の逐次比較型差動DACの概略図を例示する。 本発明のアナログデジタル変換器(ADC)のビットスライスの概略図を例示する。 本発明のアナログデジタル変換器(ADC)のビットスライスの概略図を例示する。 本発明の逐次比較型アナログデジタル変換器(ADC)の概略図を例示する。 本発明の逐次比較型アナログデジタル変換器(ADC)の概略図を例示する。 本発明の差動ADCのビットスライスの概略図を例示する。 本発明の差動ADCのビットスライスの概略図を例示する。 本発明の逐次比較型差動ADCの概略図を例示する。 本発明の逐次比較型差動ADCの概略図を例示する。 本発明のパイプライン型DACの概略図を例示する。 本発明のパイプライン型DACの概略図を例示する。 本発明のパイプライン型差動DACの概略図を例示する。 本発明のパイプライン型差動DACの概略図を例示する。 本発明のパイプライン型ADCの概略図を例示する。 本発明のパイプライン型ADCの概略図を例示する。 本発明のパイプライン型差動ADCの概略図を例示する。 本発明のパイプライン型差動ADCの概略図を例示する。 ADC(図14a及び14bに示されたADC)のタイミング図及び出力データの一例を例示する。 差動DAC(図12a及び12bに示されたDAC)のタイミング図及び出力電圧の一例を例示する。 本発明のデータ変換器動作電圧範囲を例示する。 本発明の2相データ変換器の機能図を例示する。

本明細書ではiFETと呼ばれるMOS構造は、文字「i」が電流を指し、「FET」は電界効果トランジスタを指すが、本発明の数個の高性能かつ新規設計を可能にする要素である。本発明は、電界効果トランジスタ(つまりFET)チャネル内の中間点への直接接続の追加、及びこれが低飽和電圧で非常に低いインピーダンスを有する双方向電流シンク/ソース中間チャネルを提供する低インピーダンスポート(電流ポート、または本明細書では「iPort」と呼ばれる)であることを実現することに基づき、電源間の中間点の近くで自己バイアスするようにチームとして及び対称的に動作するそれらの相補性質の利点をもたらすように相互接続された反対の「導電性タイプ」(P型及びN型)の相互iFETペアを追加的に接続する。加えて、iFETの第1及び第2のチャネルの相対強度は、本発明のこのような相補iFET(つまりCiFET)複合デバイスの利得、速度、静止電流及び入力インピーダンスを適合させるように調節され得る(閾値選択、相対サイズ変更、及びドーピングプロファイル)。

iFETは、そのiPortと共に、補償問題に対して一般的ではない、かつ予期されない解決策を提供し、次に、産業の予想を超える、他の古い問題に対する新しいまたは代替的な解決策を提供することに続く。「弱反転」内の動作回路の利点は、長く既知であるが、問題も有している。CiFETは、回路が、優れた速度性能を犠牲にすることなく、「弱反転」で利用可能な高利得及びより広い動的範囲を利用することを可能にする。CiFET複合デバイスは、デジタルICホストアナログ機能を生成する通常のアナログMOSETよりも優れた標準アクティブIC利得デバイスを提供する。それは、トレードオフではない。

以下は、CiFET基盤回路の一般的ではない態様の一部のリストであり、限定されるものではないが、
・低電源電圧で動作すること、
・高利得、
・極めて線形、
・非常に高速(広い帯域)、
・自己バイアス、
・低ノイズ
・高速復元(DC)、
・全てデジタル部品及びプロセスを使用すること、
・iPortが、抵抗に加わる電圧ではなく電荷に応答すること(本質的に電荷に基づく)、
・iPortが、開ループ内の一定利得を含む広い動的範囲を有すること、を含む。

図1及び2を参照すると、本発明の好ましい実施形態による、電流FET(つまりiFET)200を提供し、これは、基板26、ソース端子24、及びドレイン端子29からなり、基板上26で、その間に2つのチャネル23及び25を画定し、典型的には、第1のチャネル(ソースチャネル23)が電源(図示せず)に接続され、一方で第2のチャネル(ドレインチャネル25)が負荷(図示せず)に接続する。基板26は、N型またはP型である。2つのチャネルである、ソースチャネル23及びドレインチャネル25は、それぞれ、図1及び図2に示されるように、iPort制御端子21で互いに接続され、チャネル23及び25は、コモンゲート制御端子27を共有する。この構成は、iFET200が1つを超える制御入力端子を有することを意味する。

ゲート制御端子27は、従来のMOSFET絶縁ゲートのように動作し、その高入力インピーダンス及び特性トランスコンパクタンス(g)伝達機能を有する。小信号MOSFETトランジスタに対する(g)の典型的な値は、各々、トランスコンダクタンスの測定値で1〜30ミリジーメンス(1ミリジーメンス=1/1Kオーム)である。

iPort制御端子21は、ソース端子24に対して低インピーダンスであり、よりバイポーラトランジスタのベータ(β)のように見える伝達関数を有するが、実際にはトランスレジスタンス(つまりr)、またはより一般に、特に高周波数で、Kオームで測定されるトランスインピーダンスであり、出力電圧は、入力電流の結果である。CiFETのチャネルサイズに応じて、小信号iFETトランジスタ200に対する典型的な抵抗値(つまりrの値)は、トランスレジスタンスの測定値で1KΩ〜4MΩである。電圧出力に対する電流入力(トランスインピーダンス)は、大きい信号レベルで1μA入力が100mVの出力をもたらす(つまり100,000:1の利得)か、または低ノイズ増幅器(つまりLNA)内で1pA入力が100ナノVをもたらす(つまり100,000:1の利得)(両方が同一回路から結果として生じ、この動的範囲にわたって線形である)断定の基礎となる。

これらの値は、シミュレーションで同一回路を使用する、1ピコアンペア〜10マイクロアンペアの入力を有する、単一最小サイズのiFETに対して依然として当てはまることが示されている。180nmのCMOS構築物では、ノイズフロアは、約10ピコアンペアよりも小さい測定値を制限する。iFETは、非常に予想通りの異なる結果を有する、幅に対する長さの異なる比率で構築され得る。

高利得は、最先端設計とは異なる特徴的でないまたは驚くべき結果であるが、図2の高イオン化過飽和モードで動作するiFET200のソースチャネル23の「弱反転」特性の結果である。

この過飽和ソースチャネル23の速度は、チャネル23に沿ったキャリアの通過時間によって限定されないが、アクティブチャネル内の高濃度のイオン化電荷キャリアのみが、電荷がiPort制御端子21によってチャネル23に加えられるかまたは除去されるかのいずれかであるときに周囲の電荷を少し押す必要があり、これが、拡散電流をもたらし、これは、MOSFETが弱反転で動作されるときに実現される指数関係によって定義される。これは、ゲート制御電圧の二乗測関数である、電荷にチャネルを通過させる電界とは対照的である。本構成において、速度は、同一基礎トランジスタから構築され、かつバイポーラトランジスタのようなより高い利得を有する「弱反転」ステージによって制約されない論理よりも高速である。バイポーラトランジスタと対照的に、制御電流は、iPort制御端子21の中または外のいずれかに進み、かつiPort電流なしで動作することができ、これは、自己バイアス動作点を作成するために有用である。iPortのいずれかまたは両方に合計された電流は、トランスレジスタンス(r)によって出力電圧を線形に上昇させる。入力抵抗が実質的に一定なので、入力電流は、ノイズフロアから飽和まで線形である、約100の過度に広い動的範囲にわたって電圧利得に影響を及ぼす等価入力電圧を有する。出力インピーダンスはまた、寄生を有する負荷を効率的に駆動するために低い。

より低いノイズは、自己バイアス動作点によって容易化される。ここで、ドレイン端子29の電位は、ゲート制御端子27での電位と同一であり、従来のアナログ回路設計において見られるピンチオフ効果を大幅に低減する。

iFET200は、ソースチャネル23及びドレインチャネル25にわたるコモンゲート接続によって、ソース端子24またはソースチャネル23のゲート制御端子27(つまりGS)上の予期される電圧よりも高くなる。予期される電圧よりも高い電圧は、非常に厚いかつ深い(低抵抗高イオン化)導電性層の原因であり、キャリアの大部分が、結晶格子の表面内での捕捉を回避することを可能にし、それゆえ、接合型電界効果トランジスタ(つまりj−FET)導電性チャネルが表面よりも下に位置する様式に類似して非常に低ノイズである。

トランスレジスタンス(r)は、トランスコンダクタンス(g)の「双対」である。トランスレジスタンスを探す場合、基準の大部分は、インダクタ及びキャパシタに対するものであり、iFETが、インダクタを合成する際に有用であり得ることを示唆する。

iFETは、以下の方式で機能する。低ノイズ増幅器は、低インピーダンスチャネルを必要とする。低インピーダンスチャネルは、電圧利得において低いが、電流利得において高い。電圧利得を確立するために、電流電圧変換器として動作する、第2のステージが必要とされる。カスケードペアが、このような構成を提供する。カスケードペアに対するバイアス要件は、バイアス問題に対する解決策が見出されない限り、低電圧でのその使用を妨げる。iFETは、相補ペアの自己バイアスを通してこの問題に解決策を提供する。チャネルのインピーダンスは、それを駆動する特定の信号源のインピーダンスに適応するように設計され得る(比率に対する後述のセクションを参照されたい)。

一般にFETに関して、キャリアは、ゲート電界によって表面に吸引され、低ゲート電圧は、チャネル上で薄い表面層を作成し(導電性が生じる)、一方でより高いゲート電圧は、同様の電荷が押し分けるかまたは分散することによって、より厚い下層を作成する。キャリアの薄層は、不均一表面欠陥によって妨げられ、1/周波数の「ピンク」電気ノイズを結果として生じ、一方でキャリアのより厚い層は、表面下のより滑らかな経路を見出し、したがって、総電気ノイズを低減する。これは、より高いゲート電圧がより低いノイズに変わることを示す。チャネル抵抗はまた、より低く、より低い周波数の平坦な「ホワイト」抵抗ノイズを提供する。

図2を参照すると、iFET200内で、ゲート制御端子27上でゲート電圧Vgによって作成された電界は、キャリアを基板26から、容量または飽和当たり比較的多数のキャリアを含む導体に半導体材料を変換するソースチャネル23領域に上昇させ、したがって、あるレベルの導電性を確立する。

iPort制御端子21内に導入された注入電流Iinjが、ソースチャネル23にわたって及びその中で拡散電荷を増加させ(容積当たりのキャリア数)、したがって、ソースチャネル23をさらにより導電的にする。導電率変化は、指数的であり、「弱反転」で見出されるものに類似する。この指数的導電率変化は、ソースチャネル23に沿った低電圧勾配(ソース端子24からiPort制御端子21への電圧勾配)によるものである。これは、二乗測電圧駆動電流とは対照的である、拡散駆動電流(指数的)である。

ソースチャネル23の電荷とゲート電圧27との間のiFET指数関係は、対数関数の利用を提供し、2つの対数関数の加算は、乗算に等しい。反転真数、または反転指数の演算は、対向する相補iFETチャネルを通してアナログ出力を復元する。このような指数関係は、様々な低ノイズ増幅器用途に使用され得る。指数関係はまた、これらのiFET回路のより広い動的範囲の原因でもある。

再度、図1のソース領域を参照すると、電荷(容積当たりのキャリア数)をiPort制御端子21から除去することは、ソースチャネル23内の半導体材料の低下した導電性を結果としてもたらす。この点では、iPort制御端子21〜ソース端子24の接続は、バイポーラトランジスタのベース領域と同様の様式で動作し(指数的である)、iPort制御端子21に対するより大きな制御電流が、より大きなデバイス導電性(g)をもたらす。

図1のiFET200のドレインチャネル25は、従来のFETとより同様に動作し、つまりドレインチャネル25の厚さは、iPort制御端子21の近くで大きくなり(ソースチャネル23と同一厚さ)、それがドレイン端子29の周囲のその拡散領域に到達し(ドレインチャネル25とゲート制御端子27との間の減少する電圧差が電界を減少させる)、ゲート電圧Vによって設定されるトランジスタの出力抵抗を確立するようにテーパ状になる。より低いドレイン電圧V(ゲート上で見出される電圧に近い)は、ドレインチャネル出力抵抗を減少させる(ドレイン拡散でのチャネルがより厚い)。より厚い導電性層と共に、このより低いドレインチャネル抵抗は、厚い導電性層によって提供される低インピーダンス駆動部を有するドレイン端子29での所望されるドレイン電圧を確立するために、より低いノイズ及び高出力駆動能力を結果としてもたらす。

低電圧で動作する、iFET200のソース領域24の周囲の拡散領域は、より低い電圧利得を有するが、低ノイズも有する。より高い電圧で動作する、ドレイン端子29の周囲の拡散領域は、Vと同一であるドレイン電圧によって、最小ノイズ寄与を有する所望される電圧利得を提供する。この電圧等価性は、固有のバイアス構築物よって寄与され、以下に説明される。

iPort制御端子に関して、Nチャネル及びPチャネルデバイスの両方の場合において、iPort制御端子のいずれかへの正電流が、関連するドレインチャネルを通って進む等価電流を変位させ、ドレイン(出力)接続を正電圧方向、したがって、両方のiPort入力の非反転性質、に動かす。

iPortはまた、従来のカレントミラーとは対照的に電流インバータとしても動作する。

単一のiFETがそれ自体に対して興味深い特性を有するが、相補ペアのiFET(つまりCiFET)が、よりいっそう有益であることを証明する。負荷デバイスとしての対向する半導体タイプiFETを使用して、対向するiFETを好都合に提供し、そのバイアスが、それに加えて、MOSFET動作の固有の非線形性のバランスをとる(線形化)利点を有する。例えば、ソースチャネルの過飽和動作の高利得指数特性は、相補負荷の過飽和ソースチャネルの指数特性によって、極めて広い動的範囲にわたって線形化される。

結果として生じる相補デバイス(発展性CiFETセル)は、ほぼ間違いなく最も高い可能な電力利得帯域幅MOSFET増幅器ステージであり得る。例えば、いずれかのiPort内を見ると、過飽和ソースチャネル入力インピーダンスは、比較的低い定数の不変抵抗である。これは、任意の入力電流を小さい入力電圧に変換し、大きい数rのトランスレジスタンスによって実装される非常に高い電圧利得伝達関数であるように算出する。加えて、過飽和ソースチャネルの部分表面動作は、任意のMOSデバイスに対して最低ノイズで動作することができ得る。ドレインチャネルはまた、低ノイズに対するその表面欠陥の下で最大限に動作する。最終的には、全てが信号対ノイズ比に関する。

図4は、本発明の発展性相補ペアのiFET(つまりCiFET)の概略図を提示し、図5は、図解の類似物理レイアウト抽象概念を示し、図6は、3次元斜視図、図7は、図5または6の区分AAの断面図を例示する。相補ペアのiFETは、アナログ拡張なしで論理構成要素から完全に構築されるが、スケーリング及び移植性を可能にする。利得/帯域幅当たりのフットプリント及び消費電力の両方は、当該技術分野の現在の状態から大幅に低減され、一方で優れたノイズ性能を保持する。

図4を参照すると、相補ペアのiFET(つまりCiFET)300は、P型iFET(つまりPiFET)310及びN型iFET(つまりNiFET)320を備え、PiFET310のゲート制御端子311及びNiFET320のゲート制御端子321の両方に接続され、コモンゲート端子301として機能する、入力端子301を備える。CiFET300は、電力、電力−及び電力+を受信し、電力−は、NiFET320のソース端子322に接続され、電力+は、PiFET310のソース端子312に接続される。PiFET310及びNiFET320の各々は、注入電流を受信するためのiPort制御端子(それぞれ313及び323)を備える。PiFET310のドレイン端子314及びNiFET320のドレイン端子324は、組み合わされて、出力302を提供する。

図5は、図4のPiFET310デバイス及びNiFET320デバイスを含む、CiFET300の物理レイアウト抽象概念を示す。

図5を参照すると、PiFET310及びNiFET320を備えるCiFET300が、そこに示されたウェル線WB’に沿って鏡像のような基板(またはそれぞれ本体B+315及びB−325)上に配置され、PiFET310は、ソース端子S+312、ドレイン端子D+314、及びiPort制御端子Pi/拡散領域313を備え、ソース端子S+312とiPort制御端子Pi拡散領域313との間のソース+チャネル316、及びドレイン端子D+314とiPort制御端子Pi拡散領域313との間のドレインチャネル317を画定する。NiFET320は、ソース端子S−322、ドレイン端子D−324、及びiPort制御端子Ni/拡散領域323を備え、ソース端子S−322とiPort制御端子Ni拡散領域323との間のソース−チャネル326、及びドレイン端子D−324とiPort制御端子Ni拡散領域323との間のドレインチャネル327を画定する。CiFET300は、ゲート端子311及び321を接続するコモンゲート端子301をさらに含み、ソース+チャネル316、ドレイン+チャネル317、並びにソース−チャネル326及びドレイン−チャネル327上を覆う。したがって、かつ効果的に、コモンゲート端子301は、チャネル316、317、326、及び327に容量結合される。

図6は、図5のCiFET物理レイアウトの3次元表現であり、図7は、図5または6の区分AAである。見ることができるように、CiFET300は、ウェル線WBと共に接続されたPiFET310及びNiFET320を含む。

図3は、本発明の様々なiFETデバイスの概略図を示す。P型iFET(PiFET)30a及び30b、並びにN型iFET(NiFET)30c及び30dが示される。PiFET30aは、ゲート端子31a、ソース端子32a、ドレイン端子34a及びiPort(またはPiPort)端子33aを含む。PiFET30bは、PiFETを表すさらに別の方式であり、ゲート端子31b、ソース端子32b、ドレイン端子34b及びiPort(またはPiPort)端子33b、及びN−本体端子35bを含む。NiFET30cは、ゲート端子31c、ドレイン端子34c、ソース端子32c及びiPort(またはNiPort)端子33cを含む。NiFET30dは、NiFETを表すさらに別の方式であり、ゲート端子31d、ドレイン端子34d、ソース端子32d及びiPort(またはNiPort)端子33d、及びP本体端子35dを含む。

例えば、NiFET30cまたは30dは、ドレイン端子34cまたは34dとiPort端子(またはNiPort)33cまたは33dとの間により長いソースチャネルを有するN型iFET(つまりNiFET)を表し、したがって、見ることができるように、NiPort33cまたは33dは、ドレイン端子34cまたは34dの近くに示される。NiFETデバイス30cの例示サイズは、ドレインチャネルについて2XWmin/Lminを有し、一方でソースチャネルは、1/4のiFET比に対してWmin/2XLminであり得る。このNiFETは、より高い利得使用のためのより高い入力iPort抵抗を可能にすることになり、これは、電圧入力増幅器用途に対して有用である。同様に、PiFET30aまたは30bは、同様にドレイン端子34aまたは34bの近くにPiPort端子33aまたは33bを有するように示され、これは、より長いソースチャネルを意味する。

iFET増幅器は、かなりの高速応答及び高精度のための出力で十分な電流を提供する最小サイズのデバイスで構築され得、相補iFET増幅器が、機械的故障をもたらす過度に大きい電流を通過させないように配慮が働かせられる必要がある。物理レイアウトは、必要なDC及び過渡電流のための十分な接点及び金属を必要とする。

図8aは、本発明の好ましい実施形態の3ステージ電圧増幅器(つまりCiAmp)600を示し、図8bは、CiAmp600の記号図を示す。CiAmp600は、反転入力60in、注入電流ポート+Pi 60pi及び+Ni 60ni、出力60out、第1の相補ペアのPiFET Q51a及びNiFET Q52aからなる第1のCiFET P50a、第2のペアのPiFET Q51b及びNiFET Q52bからなる第2のCiFET P50b、第3のペアのPiFET Q51c及びNiFET Q52cからなる第3のCiFET P50cを含み、これらは、直列に接続され、後続ペアの入力が、そこに示されるように前のペアの出力から供給される。マルチステージ増幅器600の入力60inは、第1のCiFET P50a、PiFET Q51a及びNiFET Q52aの入力301aに接続され、次いで、これらは、そのゲートポートに接続され、第1のペアのPiFET Q51a及びNiFET Q52aからのドレインは、第1のCiFET P50aの出力302aを形成し、これは、第2のCiFET P50b、PiFET Q51b及びNiFET Q52bの入力301bに接続され、次いで、第2のペアのPiFET Q51b及びNiFET Q52bのドレインは、出力302bを形成し、これは、次いで、第3のCIFET P51c、相補ペアのPiFET Q51c及びNiFET Q52cの入力301cに接続される。第3のペアのPiFET Q51c及びNiFET Q52cのドレインは、CiAmp600の出力60outに対する出力302cとして形成する。ここで、第2のCiFET P50b、PiFET Q51b及びNiFET Q52bの出力は、ロールオフキャパシタC51及びC52を通して、第1のCiFETP50a、PiFET Q51a及びNiFET Q52aの注入電流i51a及びi52aとして接続され得る。

図8の回路は、向上した速度及び改善された安定性のために、「フィードフォワード」CiFET P50d、PiFET Q51d及びNiFET Q52dを任意に含み得る。フィードフォワードペアP50dのNiFET Q51d及びPiFET Q52dの入力は、増幅器600の入力60inに接続され、フィードフォワードペアP50dのNiFET Q51d及びNiFET Q52dの出力302dは、第3のペアP50cのPiFET Q51c及びNiFET Q52cの出力302cと結合される。

第3のペアP50cのPiFET Q51c及びNiFET Q52cは、機能的な高利得のための必要な符号反転、閉ループ増幅器を提供する。加えて、PiFET Q51d及びNiFET Q51dを含む「フィードフォワード」回路P50dは、出力(より低い利得を有する)上で早期の運動を提供するが、一方で第1の3つのCiFETステージは、より正確な出力信号(より高い利得を有する)を後から提供する。

回路構成の初期検査に際して、トランジスタまたはPiFET Q51c及びNiFET Q52cが、トランジスタまたはPiFET Q51d及びNiFET Q52dと競合すると思われる。しかしながら、両方の経路に対する最終出力電圧の行先は、より長い(後者の)経路に対してより高い正確性を有することを除いて同一である。

ほとんど入力ステージは、通常のMOSFETで実現され得るが、しかしながら、全ての段階についてiFETを用いるとき、著しい利得及びバイアス点整合の利点が存在する。

フィードフォワードペアP50dを有する図8において、結果は、3ステージの補償された高利得増幅器であり、向上した速度のための「フィードフォワード」を有し、安定性のための優位に遅いステージQ51b及びQ52bを有する。

ステージがその最大利得点で動作するように自己バイアスされるので、この構成は、任意のアナログプロセス拡張を用いることなく、周囲のデジタル隣接物の論理遷移時間を超える速度で動作する。

回路全体は、小さいサイズのデバイスで構築され、そのため、フットプリントが意外に小さく、物理回路レイアウト寄生が最小化され、速度が大きく向上し、かつ電力消費が先行技術と比較して極めて小さい。

図24は、本発明による、2相データ変換器2000の機能図またはアーキテクチャ図を示す。データ変換器2000は、「設定」相2000a及び「有効化」相2000bを含む、制御信号の2つの相の間で動作する。データ変換器2000は、容量スタック2010、オフセットキャパシタスタック2011、及び反転増幅器2012を備える。容量スタック2010は、複数のフライングキャパシタまたはサンプリングキャパシタを含み、オフセットキャパシタスタック2011はまた、一組のオフセットキャパシタを含む。容量スタック2010、オフセットキャパシタスタック2011は、以下にさらに説明されるように、制御信号の相に従って異なって構成される。

「設定」相2000aの間、容量スタック2010は、残留入力2000in+及び2000in−(またはその間の入力電圧)をサンプリングして蓄積するように構成され、それは、反転増幅器2012に、その出力をその入力に戻すように供給することによって自己バイアスさせ、オフセットキャパシタスタック2011に、基準電圧2000Refと反転増幅器2012の自己バイアス電圧との間の差動電圧をサンプリングして蓄積させ、かつアナログ接地2000と反転増幅器2012の自己バイアス電圧との間の差動電圧をサンプリングして蓄積させる。

「有効化」相2000bの間、容量スタック2010は、オフセットキャパシタスタック2011に対するサンプリングされた/蓄積された残留入力電圧の整数乗算または除算を提供して、反転増幅器2012で結果として生じる出力電圧2000outを生成するためにデータビット2000dataのデータ値に応じて、基準電圧2000Refと反転増幅器2012の自己バイアス電圧との間の差動電圧、またはアナログ接地2000と反転増幅器2012の自己バイアス電圧との間の差動電圧のいずれかを加算またはそこから減算し、出力2000outを容量スタック2010にフィードバックするように異なって構成される。

容量スタック2010が、制御クロックの両方の動作相2000a及び2000b上でデータ変換器の残りの部分からそのアナログ入力信号2000in+、2000in−を常に分離することに留意されたい。これは、ステージ毎に入力とデータ変換器の残りの部分との間の双方向分離を提供する。また、容量スタック2010をデータ変換器の残りの部分から分離することが、図24に図解されるように、入力信号がダイオードまでの電源線のいずれかを超えることを可能にすることに留意されたい。入力電圧が「サンプル」相2000aでの電圧入力から「有効化」相2000bでの内部増幅器回路に移されるとき、入力電圧の大きさのみが使用される。増幅器は、入力電圧の絶対値を認識することはないが、データ変換器の入力端子間の電圧差のみを認識する。

2つの相のデータ変換器2000のこのアーキテクチャは、以下に示されるように、様々なデジタル対アナログ及びアナログ対デジタルを構築するための基礎的な構成ブロックである。

図9aは、本発明による、サンプル増幅器及びホールド増幅器を使用する電圧加算能力を含むコンパクトDACのビットスライス(1/2利得を有する)900の概略図を示す。

回路900は、CiAmp600a(図8a及び8bに示されるものと同様)、電圧入力90in、第1の基準90Ref、第2の基準またはアナログ接地90Agnd、制御クロック90CLK及び電圧出力60outを含む。回路900は、2つのフライングキャパシタである、第1のフライングキャパシタ90fc1及び第2のフライングキャパシタ90fc2と、2つのオフセットキャパシタである、第1のオフセットキャパシタ90oc1及び第2のオフセットキャパシタ90oc2と、を備える。キャパシタの各々は、第1の端子及び第2の端子を有する。第1及び第2のオフセットキャパシタ90oc1及び90oc2の第2の端子は、CiAmp600aの入力60ainに接続される。回路900は、複数のスイッチをさらに含み、これらは、「設定」及び「有効化」相を繰り返し交互に切り換える制御信号/クロック90CLKによって動作可能であり、制御クロック90CLKの「設定」相の間に閉じる、「設定」スイッチ90ss1、90ss2、90ss3、90ss4、90ss5及び90ss6と、制御クロック90CLKの「有効化」相の間に閉じる、「有効化」スイッチ90es1、90es2、90es3、及び90es4と、を含む。

DAC900のステップサイズは、図23に示されるように基準90Refとアナログ接地90Agndとの間の電圧差によって表され、DAC及びADCの両方についての入力、出力、バイアス点、基準、飽和、及び線形動的範囲を含むデータ変換器動作電圧を抽象的に相互に関連付ける。プロットの中心は、アナログゼロ入力動作点(またはCiAmpのアナログゼロ入力動作点)である自己バイアス点である。x軸は、CiAmp入力が継続的に改善に取り組む、自己バイアス動作点電圧からの増幅器入力電圧の±偏差を表し、入力での電源電圧を表すx軸極値を含む。

Y軸は、データ変換器入力及び出力電圧を表し、出力電圧は、自己バイアス点を通して「アナログ仮想接地」中心線から始まる数個の異なる領域に分割される。伝達曲線が、中心バイアス点を通る非常に急な傾斜を有する直線であり(非常に高い、かつ線形増加の出力/入力電圧ゲインを表す)、「−基準」水平線と「+基準」水平線との間で線形のままであることが見られ得る。例示的な傾斜は、使用されるCi増幅器に対して1億の電圧利得を表し得る。これは、変換プロセスのコアが動作しなければならない高分解能変換ステップを容易にする線形伝達領域である。この線形領域は、典型的には、電源電圧の半分強を包含する。それは、高ゲインの伝達関数の傾斜に類似しているが、より急勾配である。図8aのCiAmpの第1の2つのステージは、この自己バイアス点に近接して常に動作し、それらは、最大利得で動作する。それは、最適な自己バイアス点の少し外側で動作し、かつ出力が図23のVss及びVddで水平線である母線に到達するように少し低い大きな信号利得を有し得るCiAmpの出力ステージである。増幅器電圧利得は、増幅器出力が変換プロセスのいずれか1つのステップでその目標電圧に到達することにどの程度近づくか判定する。例えば、1ボルトの目標を有する100万の増幅器利得は、その自己バイアス電圧から1マイクロボルトだけ低い増幅器入力を置換し、自己バイアス電圧は、同一の1マイクロボルトによってその目標に到達しない増幅器出力を結果として生じる。そのため、内部データ変換器ステージ動作のために増幅器が線形領域で動作することを維持することは、図23に図示するように重要である。

ADC用途に対して、アナログ入力は、「設定」クロック相の間、その並列入力キャパシタ上にサンプリングされる。スイッチが、増幅器ではなく、サンプル相でのみ使用されるので、アナログ入力電圧は、保護ダイオードまたはスイッチ本体/ウェルダイオードをフォワードバイアスすることによって限定されるように、母線の外側で動作し得る。これらの拡張された電圧レベルは、y軸目盛上にダイオード目盛指示を含む図23のプロットの最下位及び最上位である。最も左の垂直矢印は、ADC最大入力電圧範囲を示す。最も右の垂直矢印は、達成可能な最大DAC出力電圧を示す。他の垂直矢印は、選択された線形動的動作範囲を示す。図8a及び8bのCiAmp増幅器は、3つの利得ステージP50a、P50b、及びP50cを有し、これは、通常十分であるが、図4、5、6、及び7に示されるように追加ペアのCiFETステージが、電圧利得を増加させるために必要とされる場合、利得を増加させるために第2のP50bと第3のP50cとの間に加えられ得る(図示せず)。過度に利得を追加することは、追加のロールオフキャパシタを必要とし、したがって、単一利得安定性を維持するために増幅器を遅くする。

バイポーラ動作について、±アナログ信号スイングは、アナログ仮想接地に関し、ユニポーラ動作について、アナログゼロは、+基準電圧でその最大値を有する−基準電圧である。

全てのアナログ電圧は、アナログ接地90Agndに参照され、これは、図23に示されるように、電源電圧の中間点近くに最適に位置する。この自己バイアス電圧は、CiFET構造内でNiFET強度に対する相対PiFET強度(図5のより広いPチャネルトランジスタ316及び317)を増加させることによって粗く設定される。基準90Refに対する動作可能電圧は、信号対ノイズ比が許容し得る程度に低い電圧から、仮想アナログ接地90Agndから最も近い電源電圧までの電圧差の約80%までの範囲になる。好ましくは、基準90Refでの電圧は、図23に示されるように、仮想アナログ接地90Agndと最も近い電源電圧とのこの電圧差の約75%であり、これは、視覚化のためのバイアスCiFET伝達プロット上にある。これは、電源の約1/2の内部データ変換器電圧スイングを残す。

データ変換器動作電圧は、ユニポーラまたはバイポーラのいずれかとして処理され得るが、個々のデータ変換器スライスは、そのアナログ電圧がアナログ接地Agnd 90Agndに参照され、かつそれに対して対称的にスイングするという点で、バイポーラ変換器として内部的に動作し、アナログ接地Agnd 90Agndは、自己バイアスCiFETがそのゲート入力に接続されたそのドレイン出力を有することによって、電源電圧の中点の近くに位置付けられる。動作内部動的範囲は、Agnd中間点電圧から、中央目盛のアナログ接地Agndよりも上または下のRef 90Ref電圧レベルまで拡張する。DACの出力での2倍のサンプル増幅器及びホールド増幅器は、デジタルアナログ変換中に前のDAC出力電圧を保持しつつ、必要であれば、母線間スイングと同程度まで電圧スイングを拡張するように良く適している。DAC用途において、基準電圧90Refは、それらの論理データビット入力が論理的な1であるときに、個々のスライス変換器ステージ出力に合計され、論理的なゼロに対しては合計されない。

ADCは、電源線の外側のダイオードまでの比較的広いアナログ入力動的範囲を有し得る。この過剰な電圧スイングは、2、または何らかの他の整数でまず除算され、−Ref〜+Ref基準電圧差によって画定される、所望されるADC動作範囲に下げられ得、Agnd〜中点自己バイアス電圧レベルの周囲でスイングする。RefとAgndとの差は、ADCがデジタル化する量子化電圧レベルである。ADC用途において、アナログ入力電圧は、アナログ信号がAgndよりも上または下であるかどうかを判定するために、中間点Agnd電圧に対してのみ比較される。この電圧は、簡素なインバータに基づく電圧比較器が最良に機能する電圧である。

比較器(図13aの参照番号705、図14bの参照番号705b及び705c、図15aの参照番号725、並びに図16b及び他の関連するADC図の参照番号725b及び725c)は、当該技術分野で一般に使用される、十分な利得に対して十分に長いインバータチェーンまたはフィードバックデータラッチ比較器のいずれかであり得る。比較器は、図13aに示されるCiFET600i3、600i4を使用することにより強化され得、比較器自己バイアス利得、ノイズ、速度特性を改善し、比較器回路は、図13aに示されるフィードフォワード70ff1及び70ff2を使用して、容量性フィードフォワードを通してiPort内に入る電荷/電流を高速化する。追加のCiFET600i2及び600i3はまた、全ての比較器高利得トリップ点を同一最高利得電圧動作点に与えることによって比較器精度及び速度を補助し、このため初期化されたCiFETは、同一自己バイアス点から全て開始する。バッファステージ600i2は、ラッチ600i3及び600i4内への少しの利得と共に比較器ラッチ過渡からの分離を提供し得る。スイッチ70es3と70es4との間のタイミングはまた、一対のインバータ遅延によってずらされ、フィードバックから比較器アナログ信号経路内へのラッチ過渡を維持することができる。このCiFET及びフィードフォワード回路の一例は、図13a、14b、15a、16b及び17bのADCスライスの比較器として含まれる。比較器トリップ電圧が任意の比較動作に対して常に同一なので、個々のデータビット比較は、アナログ比較器電圧入力に関わらず互いに区別不可能であり、したがって、動的範囲誘導誤差を迂回する。誤差に結合された任意のパラメトリックまたは物理的誘導レイアウトは、同一条件下で常に実施され、したがって、最大電源注入ノイズを相殺すると共に寄生的にこれらの誤差のバランスをとる。単一臨界比較器入力電圧の使用は、重要な唯一の電圧レベルとして、比較器を正確に同一に常に動作させ、毎回、同一の決定を結果として生じさせる。使用可能な比較器分解能は、開放回路利得によって画定され、入力信号と干渉するか、またはトリップ点を動かす任意の過渡によって制限される。最上級かつ最高の利得点は、電源電圧の中央に近い自己バイアス点であり、ここでは、利得がそのピークであり、寄生が最良にバランスされている。最適な比較動作は、正確に同一のトリップ電圧を入力電圧に対して常に等しくする。

中点に基づくアナログ信号処理は、CiFET利得、帯域幅、スルーレート、対称性、及び他の所望される特性に対して最適であるが、一方でアナログ電圧を電源から遠ざけて、ノイズ注入をバランスさせて適度に緩和する。電源電圧は変化し得るが、中点は、同一の正確な電流が直列に接続された両方の極性のiFETトランジスタを通過するときの、個々のiFET動作閾値電圧の合計によって導出される中点のままである。定常状態電流は、相補iFETを除いてどこにも流れない。1つのiFET電流の増加は、CiFETの組み合わせの相補iFET電流の正確に同一の増加となる。

CiFET増幅器利得ステージは、増幅器出力をその入力に一時的に接続し、かつ自己バイアス電圧をキャパシタ上の電荷として覚えることによって、それ自体の自己バイアス電圧〜中点電圧で好都合にバイアスされる。この自己バイアス電圧は、差動増幅器オフセット定常状態目標と同様、正確な定常状態増幅器電圧目標であるようになる。Agndに対するCiFET増幅器(CiAmp)自己バイアス電圧とRefに対するそれとの瞬時の差は、「設定」制御クロック相の間に2つの差動オフセットキャパシタ上に蓄積され、それは、アナログ計算の直接算入のために蓄積され、アナログ計算は、論理的1または0がデータ変換器スライス内で処理されるときの基準電圧の加算もしくは減算を含むかまたは含まない。複数のオフセット蓄積キャパシタは、比較器トリップ点を同一の最適〜中点電圧に維持しつつ、1つのステージ当たりに処理する複数ビットに対する加算または減算の複数の選択を可能にする。1つのステージまたはフラッシュ変換器当たりの複数ビットは、これらの複数トリップ点によって生成され得る。キャパシタ電圧が変化しないが、各サイクルでリフレッシュのみが行われるので、非常に小さいキャパシタが必要であり、1つ以上のビットスライスステージの実装がフラッシュADCまたはDAC変換器として動作することを可能にする。キャパシタは、2nによって乗算され、nは、整数であるが、比較器及び増幅器は、乗算される必要はない。ラダー電圧は、同一の「設定」及び「有効化」の2つの相のクロッキングを通して生成され、キャパシタバンクを直列及び並列に再接続する。それは単に、制限に対するこれらのデータ変換器キャパシタバンクの拡張である。10−ビット(1024)フラッシュADCまたはDACが実用的である。

ADCにおいて、サンプルキャパシタバンクは、「設定」クロック相の間、そのビットスライス入力電圧から並列に充電され、その後、次いで、直列/並列構成要素に再構成され、かつオフセットキャパシタと直列に接続され、「有効化」クロック相の間、キャパシタ上に保持された電圧のフィードバックチェーンを形成する。「有効化」構成は、それらの正確な電荷を保持するキャパシタのチェーン上で高い直列インピーダンスを維持し、したがって、正確なキャパシタ電圧は、絶対または相対容量値とは独立して維持される。各キャパシタがその正確な電荷を「有効化」クロック相で保持するので、許容誤差の整合を必要としない。増幅器入力は、キャパシタ配列の一端上で高インピーダンスであるが、増幅器出力は、キャパシタ配列の他端上で電圧からビットスライス出力を駆動するために、他端上で低インピーダンスである。これは、精密ADCが、それらの許容誤差ドリフトから独立してそれらを作製する任意の精密部品なしで作製され、それらの能力に加えて、各「設定」から「有効化」制御クロック相で外部1/fノイズをサンプリングすることを意味する。

「設定」から「有効化」までキャパシタ電荷を保存するための1つの例外があり、これは、DACビット−スライスデータ変換器用途においてのみであり、必要に応じて、精密または整合された部品を必要とせずに、容易に補正される。直列接続されたDAC入力サンプルキャパシタは、それらが「有効化」クロック相の間、並列に再接続されるとき、それらの間で再分布されたそれらの電荷を有し、それらが検知可能な強度を有しない場合でさえ、それらを検知可能に整合させる。ビットスライス入力電圧が、DAC用途で「サンプル」相の間、一定のままなので、これらのキャパシタは、並列に接続された後、DAC入力電圧を再サンプリングして、それらの電圧を再調整することができ、入力電圧を二重サンプリングする効果がある。第1のサンプルは、並列に接続されたキャパシタ間で電荷を再分布する不整合誤差形式を有する。キャパシタが入力電圧を二重サンプリングするとき、電荷再分布誤差は、誤差限界よりも下に低減される。この誤差が有意である唯一の位置は、完全誤差がDAC出力電圧上昇内に含まれる最後のMSBステージ上である。各々前のステージでこの誤差は、2で除算される。キャパシタ電圧が、二重サンプリング中にほとんど変化しないので、それらは、誤差範囲に落ち着くように整定時定数の数に対する同一長さの整定時間を必要とせず、したがって、この再サンプリングは、論点においてステージを二重クロッキングすることによって「設定」制御クロック期間内で行われ得る。

制御クロック90CLKの「設定」位相の間、複数のスイッチ90ss1、90ss2、90ss3、90ss4、90ss5及び90ss6、並びに90es1、90es2、90es3、及び90es4は、第1及び第2のフライングキャパシタ90fc1及び90fc2を、正電圧入力90inとアナログ接地90Agndとの間でサンプリングされた電圧の入力Vin90in及びアナログ接地90Agnd(したがって、フライングキャパシタ90fc1及び90fc2は、直列サンプリングキャパシタ配置に対して整合するキャパシタの程度に対する半分で充電されることになる)と直列に接続させ、したがって、事実上、フライングキャパシタ90fc1及び90fc2は、入力Vin 90inとアナログ接地90Agndとの間の電圧をサンプリングする。それらは、CiAmp600aを、CiAmp600aの出力60aoutを入力60ainにフィードバックすることによって自己バイアスさせて、DAC900が、続く「有効化」制御相の間にそれらの相殺のために外部1/fノイズ及びICパラメトリック変化をサンプリングするときのその瞬時動作点を確立する。それらは、アナログ接地90Agndを、第2のオフセットキャパシタ90oc2の第1の端子にさらに接続させ、かつ第1の基準90Refを、第1のオフセットキャパシタ90oc1の第1の端子にさらに接続させる。バイアス電圧とアナログ接地90Agndとの間の任意の差は、オフセット電圧としてオフセットキャパシタ90oc2上で蓄積されることになるが、一方でバイアス電圧及び基準電圧90Refは、別のオフセット電圧としてオフセットキャパシタ90oc1上で蓄積されることになる。

制御クロック90CLKの「有効化」相の間、フライングキャパシタ90fc1及び90fc2上の電荷及びしたがってそれらにわたる電圧は、全てのキャパシタの少なくとも一方側上で高い直列インピーダンスを維持することによって保存され、複数のスイッチ90ss1、90ss2、90ss3、90ss4、90ss5及び90ss6、並びに90es1、90es2、90es3、及び90es4は、第1及び第2のフライングキャパシタ90fc1及び90fc2を並列に接続することによって、CiAmp600aの入力60ainに対する出力60aoutの容量結合接続を引き起こし、第1のオフセットキャパシタ90oc1または第2のオフセットキャパシタ90oc2のうちのいずれか一方に対して並列に接続された第1及び第2のフライングキャパシタ90fc1及び90fc2を直列にさらに接続する。特に、CiAmp600aの出力60aoutは、第1及び第2のフライングキャパシタ90fc1及び90fc2の第1の端子に接続され、DAC900のアナログ出力電圧90outを形成し、第1及び第2のフライングキャパシタ90fc1及び90fc2の第2の端子は、第1または第2のオフセットキャパシタ90oc1または90oc2のうちのいずれか一方の第1の端子に接続され(したがって、直列に)、データ90Data上の値に基づいてその上にオフセット電圧を選択的に加算する。したがって、事実上、フライングキャパシタ90fc1及び90fc2の接続構造のこの再配置は、データ90Dataに応じて、選択されたオフセット電圧(オフセットキャパシタ90oc1及び90oc2のうちのいずれか一方上の)を選択的に加算することによって、そこにわたってサンプリングされた電圧の整数除算(即ち、/2)を提供する。これに関して、好ましくは、スイッチ90dsは、2方向スイッチであり、データ線90Dataの値に応じて、第1及び第2のフライングキャパシタ90fc1及び90fc2の第2の端子を、第1のオフセットキャパシタ90oc1の第1の端子または第2のオフセットキャパシタ90oc2の第1の端子のうちのいずれかに選択的に接続する。本発明のさらに好ましい実施形態において、2方向スイッチ90dsによるこのような選択は、データ線90Data上のバイナリ入力数、即ち、「0」または「1」のビット値に基づいて作製され得る。例えば、2方向スイッチ90dsは、データ90Dataデータ上のビット値が「0」であるとき、第2のオフセットキャパシタ90oc2に接続するが、一方で2方向スイッチ90dsは、データ90Data上のビット値が「1」であるとき、第1のオフセットキャパシタ90oc1に接続する。

結果として生じる出力電圧は、入力でサンプリングされた電圧の半分であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3分の1(1/3)倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

図10a及び10bは、本発明のスケーラブル逐次比較型デジタルアナログ変換器(DAC)910の概略図を例示し、図9aまたは9bに示されるように、2つのビットスライスコンパクトDAC900b及び900cを含む。ビットスライスコンパクトDAC900b及び900cの2つは、共に直列に接続され、一方でDAC900cの出力Vout 900coutは、第1のビットスライスDAC900bの入力Vin 900binにフィードバックされる。クロック910CLKは、第1のDAC900bのクロック900bCLKに直接送られる。クロック910CLKは、インバータ910Invによって反転され、第2のビットスライスDAC900cのクロック900cCLKに送られて、その間で180°位相シフト/差を提供する。

DAC910は、アナログ接地910Agndと、基準電圧910Refと、データビットストリーム910dataと、第1のビットスライスDAC900b及び第2のビットスライスDAC900cを含む、DAC910内の様々な構成要素を制御するための制御信号/クロック910CLKと、を受信する。

DAC910の変換ステップサイズは、基準電圧910Ref及びアナログ接地910Agndとの間の電圧差によって表される。基準910Refに対する動作可能電圧は、アナログ仮想接地で接地され、その大きさは、信号対ノイズ比が許容し得る程度に低い電圧から、非線形性が有意になる電圧源の約40%までの範囲になる。キャパシタがどのように使用されるかに応じて、基準電圧は、正または負のいずれかであり得る。好ましくは、基準910Refでの電圧は、図23に示されるように電源電圧の約30%である(これは、電源電圧の20%近くでフローティングされたアナログ接地である)。

第1のビットスライスDAC900bは、CiAmp600bを含み、2つのフライングキャパシタである、第1のフライングキャパシタ91fc1及び第2のフライングキャパシタ91fc2と、2つのオフセットキャパシタである、第1のオフセットキャパシタ91oc1及び第2のオフセットキャパシタ91oc2と、を備え、これらは、上記のようにCiAmp600bの入力60binに接続される。DAC900bは、「設定」及び「有効化」相を繰り返し交互に切り換えられる制御信号/クロック910CLK/900bCLKを用いて動作可能である複数のスイッチをさらに含み、複数のスイッチは、制御クロック910CLK/900bCLKの「設定」相の間に閉じる、「設定」スイッチ91ss1、91ss2、91ss3、91ss4、91ss5及び91ss6と、制御クロック910CLK/900bCLKの「有効化」相の間に閉じる、「有効化」スイッチ91es1、91es2、91es3、及び91es4と、を含む。DAC900bは、初期化スイッチ91is1及び91is2をさらに含み、これらは、フライングキャパシタ91fc1及び91fc2上で働いて、フライングキャパシタ91fc1及び91fc2の各々の第1及び第2の端子を短絡することによってデータ変換の開始時に「ゼロ」電荷または電圧を保証する。初期化相の間、初期化スイッチ91is1及び91is2(例えば、追加の構成要素(図示せず)を含む)は、最終DAC出力電圧に半分のデータ数オフセットを含めるために、フライングキャパシタ91fc1及び91fc2の第1の端子をアナログ基準910Ref、かつフライングキャパシタ91fc1及び91fc2の第2の端子をアナログ接地910Agndに任意に接続し得る。これに関して、フライングキャパシタ91fc1及び91fc2は、基準910Refに接続されることによって初期化され、最終DAC出力910out内のハーフステップデータ値オフセットが、意図されるデータ電圧での出力の代わりに意図されるデータ電圧上の量子化ステップ中心を作製する。

第2のビットスライスDAC900cは、CiAmp600cを含み、2つのフライングキャパシタである、第1のフライングキャパシタ92fc1及び第2のフライングキャパシタ92fc2と、2つのオフセットキャパシタである、第1のオフセットキャパシタ92oc1及び第2のオフセットキャパシタ92oc2と、を備える。キャパシタの各々は、第1の端子及び第2の端子を有する。第1及び第2のオフセットキャパシタ92oc1及び92oc2の第2の端子は、CiAmp600cの出力60cinに接続される。DAC900cは、「有効化」及び「設定」相を繰り返し交互に切り換える、反転された制御信号/クロック910CLKまたは900cCLKを用いて動作可能である複数のスイッチをさらに含み、複数のスイッチは、制御クロック910CLKの「有効化」相(またはクロック900cCLKの「設定」相)の間に閉じる、「設定」スイッチ92ss1、92ss2、92ss3、92ss4、92ss5及び92ss6と、制御クロック910CLKの「設定」相(またはクロック900cCLKの「有効化」相)の間に閉じる、「有効化」スイッチ92es1、92es2、92es3、及び92es4と、を含む。

DAC910は、最小有意ビットからのデータを処理し、第1のビットスライスDAC900bは、最小有意ビットから奇数ビットを処理し、第2のビットスライスDAC900cは、第2の最小有意ビットである、偶数ビットを処理する。

DAC910は、まず初期化相を通って進み、初期化スイッチ91is1及び91is2が、フライングキャパシタ91fc1及び91fc2を放電させるかまたは「ゼロ」電圧にする。制御クロック910CLKは、その後、第1のビットスライス900bでデータ910dataから奇数ビットデータ910odを通ってデータの第1の最小有意ビット(または第1の奇数ビット)を処理するための反対側の「有効化」相に進む。

制御クロック910CLK/900bCLKの第1の「設定」相の間、設定スイッチの1つ、即ち91ss1は、Vout 900coutからVin 900binで入力を受け入れることを停止するために開いたままに保たれ、したがって、事実上、それは、第1のビットスライスDAC900bのフライングキャパシタ91fc1及び91fc2が第2のDAC900cのVout 900coutから参照されることを防止する。

その後、制御クロック910CLK/900bCLKは、第1のビットスライスDAC900bに対する「有効化」相に入り、したがって、クロック900cCLKは、第2のDAC900cに対する「設定」相にあり、データ910dataから偶数ビットデータ910edを通してデータの第2の最小有意ビット(または第1の偶数ビット)を処理することを開始し、一方で結果として生じる出力を、出力電圧900boutを通して第1のステージDAC900bから受信する。上記のように、第1のステージビットスライス900bは、データ900bDataを通して奇数ビット910odのビット値が「1」であるとき、ハーフスケールの基準910Ref電圧の加算を含む、Vin 900binでサンプリングされた電圧の整数除算(即ち、/2)を提供し、一方で値が「0」であるときには、電圧は加算されない。

その後、制御クロック910CLKは、後続の「設定」ステージ、したがって、第2のビットスライスDAC900cに対する「有効化」相に入り、第2のビットスライスDAC900cは、データ900cDataを通して偶数ビット910edのビット値が「1」である場合、ハーフスケールの基準910Ref電圧の加算を含む、Vin 900cinでサンプリングされた電圧の整数除算(即ち、/2)を提供し、一方で値が「0」である場合、電圧は加算されない。第2ステージDAC900cから出力Vout 900coutで結果として生じる電圧は、その後、スイッチ91ss1を通って第1ステージDAC900b(これは、「設定」相にある)の入力Vin 900binにフィードバックされ、データ910dataから奇数データ910odを通してデータ900bDataの第3の最小有意ビット(または第2の奇数ビット)を処理することを開始し、さらにその後、制御クロック910CLKは、「有効化」ステージに入り、データ900cDataを通して奇数ビットデータ910odのビット値が「1」である場合、ハーフスケールの基準910Refの加算を含み、または値が「0」である場合、電圧の加算を含まない、Vin 900binでサンプリングされた電圧の整数除算(即ち、/2)である、出力Vout 900boutは、その後、第2のステージDAC900c(これは、「設定」相にある)にフィードバックされ、データ910dataから偶数データ910edを通してデータ900cDataの第4の最小有意ビット(または第2の偶数ビット)を処理することを開始する。

結果として生じる出力電圧は、入力でサンプリングされた電圧の半分であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3分の1(1/3)倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

上記のプロセスは、出力910outで近似逐次電圧出力を生成するために、全データビットが処理されるまで繰り返し得る。

図17a及び17bは、本発明のパイプライン型DAC960の概略図を示し、これは、4ビットプラスハーフビットオフセットデータを処理するために、図9aまたは9bに示されるように、4ビットスライスコンパクトDAC900e、900f、900g、及び900hを含む。DAC960は、アナログ接地960Agndと、基準電圧960Refと、データビットストリーム960dataと、DAC960内の様々な構成要素を制御するための制御信号960CLKと、を受信する。本発明の好ましい実施形態において、クロック960CLKは、「奇数」ビットである、ビットスライスコンパクトDAC900e及び900gを動作させるように直接送られ、クロック960CLKは、インバータ960invによって反転され、かつ「偶数」ビットを処理するためのビットスライスコンパクトDAC900f及び900hを制御/動作するために送られる。図は、4ビットDAC示すが、所望に応じて、これらのステージの多くは、共に直列に接続され得、スケーラブルデータ変換器を形成することが明らかであり得る。ステージの数、キャパシタのサイズ、ノイズフロア、及びクロック速度は、任意の所与のICプロセスに対する分解能を制限するが、データ変換器は、ICプロセスノードにわたって高度にスケーラブルである。

数点の設計検討がこれらの制限を強化するために含まれ得、それは、例えば、電圧スケーリング、低減されたターンオフ電荷注入を有する専用外部電圧スイッチ、及び除算演算のためのサンプリングのみに直列に使用されるフライングキャパシタ上での整合要件を排除するためのアナログ電圧入力の二重サンプリング等である。

第1のDACビットスライス900eは、CiAmp600g1を含み、2つのフライングキャパシタである、第1のフライングキャパシタ96fc1及び第2のフライングキャパシタ96fc2と、2つのオフセットキャパシタである、第1のオフセットキャパシタ96oc1及び第2のオフセットキャパシタ96oc2と、を備える。キャパシタの各々は、第1の端子及び第2の端子を有する。第1及び第2のオフセットキャパシタ96oc1及び96oc2の第2の端子は、CiAmp600g1の入力60g1inに接続される。DAC900eは、複数のスイッチをさらに含み、これらは、「設定」及び「有効化」相を繰り返し交互に切り換える制御信号/クロック900eCLKによって動作可能であり、制御クロックの「設定」相の間に閉じる、「設定」スイッチ96ss1、96ss2、96ss3、96ss4、及び96ss5と、制御クロック900eCLKの「有効化」相の間に閉じる、「有効化」スイッチ96es1、96es2、96es3、及び96es4と、を含む。DAC960は、2つの2方向スイッチまたはデータスイッチ960ds0及び960ds1をさらに備え、データスイッチ960ds0は、データストリーム960dataのオフセット制御ビット960OS上のデータ値に応じて制御クロック900eCLKの「設定」相の間に動作する(1/2ステップオフセット制御に使用される)が、一方でデータスイッチ960ds1は、制御クロック900eCLKの「有効化」相の間に動作して、データストリーム960dataのビット1 960B1上のデータ値に応じて、オフセットキャパシタ96oc1または96oc2のどちらが、増幅器フィードバックに含まれるかを選択する。

第2のDACビットスライス900fは、CiAmp600g2を含み、かつ2つのフライングキャパシタである、第1のフライングキャパシタ97fc1及び第2のフライングキャパシタ97fc2と、2つのオフセットキャパシタである、第1のオフセットキャパシタ97oc1及び第2のオフセットキャパシタ97oc2と、を備える。キャパシタの各々は、第1の端子及び第2の端子を有する。第1及び第2のオフセットキャパシタ97oc1及び97oc2の第2の端子は、CiAmp600g2の入力60g2inに接続される。DAC900fは、複数のスイッチをさらに含み、これらは、「設定」及び「有効化」相を繰り返し交互に切り換える制御信号/クロック900fCLKによって動作可能であり、制御クロック900fCLKの「設定」相の間に閉じる、「設定」スイッチ97ss1、97ss2、97ss3、97ss4、97ss5、及び97ss6と、制御クロック900fCLKの「設定」相の間に閉じる、「有効化」スイッチ97es1、97es2、97es3、及び97es4と、を含む。第2のDAC900fは、データスイッチ960ds2をさらに備え、これは、制御クロック900fCLKの「有効化」相の間に動作し、かつデータストリーム960dataのビット2 960B2上のデータ値に依存する。

第3のDACビットスライス900gは、CiAmp600g3を含み、かつ2つのフライングキャパシタである、第1のフライングキャパシタ98fc1及び第2のフライングキャパシタ98fc2と、2つのオフセットキャパシタである、第1のオフセットキャパシタ98oc1及び第2のオフセットキャパシタ98oc2と、を備える。キャパシタの各々は、第1の端子及び第2の端子を有する。第1及び第2のオフセットキャパシタ98oc1及び98oc2の第2の端子は、CiAmp600g3の出力60g3inに接続される。第3のDAC900gは、複数のスイッチをさらに含み、これらは、「設定」及び「有効化」相を繰り返し交互に切り換える制御信号/クロック900gCLKによって動作可能であり、制御クロック900gCLKの「設定」相の間に閉じる、「設定」スイッチ98ss1、98ss2、98ss3、98ss4、98ss5及び98ss6と、制御クロック900gCLKの「有効化」相の間に閉じる、「有効化」スイッチ98es1、98es2、98es3、及び98es4と、を含む。第3のDAC900gは、データスイッチ960ds3をさらに備え、これは、制御クロック900gCLKの「有効化」相の間に動作されることになり、かつデータストリーム960dataのビット3 960B3上のデータ値に依存する。

第4のDACビットスライス900hは、CiAmp600g4を含み、かつ2つのフライングキャパシタである、第1のフライングキャパシタ99fc1及び第2のフライングキャパシタ99fc2と、2つのオフセットキャパシタである、第1のオフセットキャパシタ99oc1及び第2のオフセットキャパシタ99oc2と、を備える。キャパシタの各々は、第1の端子及び第2の端子を有する。第1及び第2のオフセットキャパシタ99oc1及び99oc2の第2の端子は、CiAmp600g4の出力60g4inに接続される。DAC900hは、複数のスイッチをさらに含み、これらは、「設定」及び「有効化」相を繰り返し交互に切り換える制御信号/クロック900hCLKによって動作可能であり、制御クロック900hCLKの「設定」相の間に閉じる、「設定」スイッチ99ss1、99ss2、99ss3、99ss4、99ss5、及び99ss6と、制御クロック900hCLKの「設定」相の間に閉じる、「有効化」スイッチ99es1、99es2、99es3、及び99es4と、を含む。DAC900hは、データスイッチ960ds4をさらに備え、これは、制御クロック900hCLKの「有効化」相の間に動作されることになり、かつデータストリーム960dataのビット4 960B4上のデータ値に依存する。

DAC960の動作中、オフセット制御ビット960OS及びデータストリーム960dataの最小有意ビット900B1は、制御クロック900eCLK(960CLK)の第1のサイクル中に第1ステージDAC900eで処理される。上記のように、制御クロック900eCLK(960CLK)の「設定」相から「有効化」相に入ると、データストリーム960dataを通してデータ900eDataでの最小有意ビット960B1の値に応じて、第1のDAC900eは、ハーフスケールの基準電圧960Refを、値960B1が「1」であるときに、その入力電圧900einの整数除算(即ち、/2)に加える。

結果として生じる出力電圧は、入力でサンプリングされた電圧の半分であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3分の1(1/3)倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

その後、第1ステージDAC900eから出力900eoutで結果として生じる電圧は、第2ステージDAC900fが制御クロック900fCLK(反転された制御クロック960CLK)の「設定」相にあるとき、第2ステージDAC900fの入力900fin上に通されることになる。第2ステージDAC900fは、データストリーム960dataからのデータ900fDataのビット2 900B2をさらに処理する。それが、クロック900fCLK(制御クロック960CLKの反転)の「設定」相から「有効化」相に入る際、データ960dataを通してデータ900fDataでの第2の最小有意ビットまたは第1の偶数ビット960B2の値に応じて、第2のDAC900fは、値960B2が「1」であるとき、基準960Refのハーフスケールをその除算された/2入力電圧900finに加算するか、または値が「0」である場合、電圧を加算しない。

第2ステージDAC900fから出力900foutで結果として生じる電圧は、制御クロック900gCLK(960CLK)が「設定」相にあるとき、第3ステージDAC900gの入力900gin上に通されることになる。第3ステージDAC900gは、データストリーム960dataからのデータ900gDataでビット3 900B3をさらに処理する。それが、クロック900gCLK(960CLK)の「設定」相から「有効化」相に入る際、データ960dataを通してデータ900gDataでの第3の最小有意ビットまたは第2の奇数ビット960B3の値に応じて、第3のDAC900gは、値960B3が「1」であるとき、基準電圧960Refをその除算された/2入力電圧900ginに加算するか、または値が「0」である場合、電圧を加算しない。

第3ステージDAC900gから出力900goutで結果として生じる電圧は、第4のステージ制御クロック900hCLK(クロック960CLKの反転)が「設定」相にあるとき、第4ステージDAC900hの入力900hin上に通されることになる。第4ステージDAC900hは、データストリーム960dataからのデータ900hDataのビット4 900B4を処理する。それが、クロック900hCLK(クロック960CLKの反転)の「設定」相から「有効化」相に入る際、データ960dataを通してデータ900gDataでの最大有意ビットまたは第2の最小偶数ビット960B4の値に応じて、第4のDAC900hは、値960B4が「1」であるとき、基準電圧960Refをその除算された/2入力電圧900hinに加算するか、または値が「0」である場合、電圧を加算しない。第4のDAC900hからの出力900houtは、パイプライン型DAC960の出力960outである。

図11a及び11bは、本発明の高精度差動デジタルアナログ変換器(DAC)930のビットスライスの概略図を示す。図9a及び9bに示されるビットスライスDACと同様に、DAC930は、スケーラブル逐次比較型DAC及びパイプライン型DACを構築するための構成ブロックとなり、以下に詳細に論じられることになる。

回路930は、2つのCiAmpを含み、これは、第1のCiAmp600d1及び第2のCiAmp600d2と、正電圧入力930in+と、負電圧入力930in−と、アナログ接地930Agndと、基準930Refと、制御クロック930CLKと、データ制御入力930Dataに加えて正電圧出力930out+及び負電圧出力930out−と、を含む。回路930は、第1のCiAmp600d1用の、第1及び第2のフライングキャパシタ93fc1及び93fc2を含む2つのフライングキャパシタ、並びに第1のオフセットキャパシタ93oc1及び第2のオフセットキャパシタ93oc2を含む2つのオフセットキャパシタと、第2のCiAmp600d2用の、第3及び第4のフライングキャパシタ93fc3及び93fc4を含む別の2つのフライングキャパシタ、並びに第3のオフセットキャパシタ93oc3及び第4のオフセットキャパシタ93oc4を含む別の2つのオフセットキャパシタと、をさらに含む。キャパシタの各々は、第1及び第2の端子を有する。第1及び第2のオフセットキャパシタ93oc1及び93oc2の第2の端子は、第1のCiAmp600d1の入力60d1inに接続され、第3及び第4のオフセットキャパシタ93oc3及び93oc4の第2の端子は、第2のCiAmp600d2の入力60d2inに接続される。回路930は、複数のスイッチをさらに含み、これらは、「設定」及び「有効化」相を繰り返し交互に切り換える制御信号クロック930CLKによって動作可能であり、制御クロック930CLKの「設定」相の間に閉じる、「設定」スイッチ93ss1、93ss2、93ss3、93ss4、93ss5、93ss6、93ss7、93ss8、93ss9、93ss10及び93ss11と、制御クロック930CLKの「有効化」相の間に閉じる、「有効化」スイッチ93es1、93es2、93es3、93es4、93es5、93es6、93es7、及び93es8及びデータ制御二極スイッチ93ds1及び93ds2と、を含む。

制御クロック930CLKの「設定」相の間、複数のスイッチ93ss1、93ss2、93ss3、93ss4、93ss5、93ss6、93ss7、93ss8、93ss9、93ss10及び93ss11、並びに93es1、93es2、93es3、93es4、93es5、93es6、93es7、及び93es8は、フライングキャパシタ93fc1、93fc2、93fc3及び93fc4を正電圧入力930in+及び負電圧入力930in−と接続させ、それにより、それらがアナログ差動電圧をサンプリングする。それらはさらに、第1及び第2のCiAmp600d1、600d2を、出力60d1outを第1のCiAmp600d1の入力60d1in、出力60d2outを第2のCiAmp600d2の入力60d2inにフィードバックすることによって自己バイアスさせて、それが外部1/fノイズ及びICパラメトリック変化をサンプリングするときのそれ自体の瞬時動作点を確立する。それらはまたさらに、アナログ接地930Agndを、第2及び第4のオフセットキャパシタ93oc2及び93oc4の第1の端子に接続させ、かつ基準930Refを、第1及び第3のオフセットキャパシタ93oc1及び93oc3の第1の端子に接続させる。したがって、CiAmp600d1対するバイアス電圧とアナログ接地930Agndとの間の差は、第2のオフセットキャパシタ93oc2上に蓄積されることになり、CiAmp600d2に対するバイアス電圧とアナログ接地930Agndとの間の差は、オフセット電圧として第4のオフセットキャパシタ93oc4上に蓄積されることになり、一方でCiAmp600d1に対するバイアス電圧と基準930Refとの間の差は、第1のオフセットキャパシタ93oc1上に蓄積され、CiAmp600d2に対するバイアス電圧と基準930Refとの間の差は、第3のオフセットキャパシタ93oc3上に蓄積される。それらの瞬時ノイズ電圧と共に増幅器の全てのパラメトリック変化はまた、続く「有効化」クロック相の間、それらの即時相殺を含めるようにそれらのそれぞれのオフセットキャパシタ上に蓄積される。これは、アナログ信号経路からの支配的な低周波数1/fノイズを相殺する。

制御クロック930CLKの「有効化」相の間、全てのキャパシタ93fc1、93fc2、93fc3、93fc4及び93oc1、93oc2、93oc3、93oc4上の電荷は、高い直列インピーダンスを維持することによって保存されてそれらのサンプル電圧を保持し、複数のスイッチ93ss1、93ss2、93ss3、93ss4、93ss5、93ss6、93ss7、93ss8、93ss9、93ss10及び93ss11、並びに93es1、93es2、93es3、93es4、93es5、93es6、93es7、及び93es8は、第1及び第2のフライングキャパシタ93fc1及び93fc2を並列に接続し、出力60d1outを第1及び第2のフライングキャパシタ93fc1及び93fc2の第1の端子に接続し、かつ第1及び第2のフライングキャパシタ93fc1及び93fc2の第2の端子を第1のオフセットキャパシタ93oc1または第2のオフセットキャパシタ93oc2のいずれかの第1の端子に直列に接続することによって、CiAmp600d1の出力60d1outを入力60d1inに容量結合させ、さらに第3及び第4のフライングキャパシタ93fc3及び93fc4を並列に接続し、出力60d2outを第3及び第4のフライングキャパシタ93fc3及び93fc4の第1の端子に接続し、かつ第3及び第4のフライングキャパシタ93fc3及び93fc4の第2の端子を第3のオフセットキャパシタ93oc3または第2のオフセットキャパシタ93oc4のいずれかの第1の端子を直列に接続することによって、CiAmp600d2の出力60d2outをその入力60d2inに容量結合させる。

特に、CiAmp600d1の出力60d1outは、第1及び第2のフライングキャパシタ93fc1及び93fc2の第1の端子に接続され、これは、DAC930のアナログ出力+電圧930out+を形成し、第1及び第2のフライングキャパシタ93fc1及び93fc2の第2の端子は、第1または第2のオフセットキャパシタ93oc1または93oc2のいずれか一方の第1の端子に接続され(したがって、直列に)、データ930Data上の値に基づいてそこにオフセット電圧を選択的に加算する。したがって、事実上、フライングキャパシタ93fc1及び93fc2の接続構造のこの再配置は、データ930Dataに応じて、選択されたオフセット電圧(オフセットキャパシタ93oc1及び93oc2のうちのいずれか一方上の)を選択的に加算することによって、そこにわたってサンプリングされた電圧の整数除算(即ち、/2)を提供する。

同様に、CiAmp600d2の出力60d2outは、第3及び第4のフライングキャパシタ93fc3及び93fc3の第1の端子に接続され、これは、DAC930のアナログ出力−電圧930out−を形成し、第3及び第4のフライングキャパシタ93fc3及び93fc4の第2の端子は、第3または第4のオフセットキャパシタ93oc3または93oc4のいずれか一方の第1の端子に接続され(したがって、直列に)、データ930Data上の値に基づいてそこにオフセット電圧を選択的に加算する。したがって、事実上、フライングキャパシタ93fc3及び93fc4の接続構造のこの再配置は、データ930Dataに応じて、選択されたオフセット電圧(オフセットキャパシタ93oc3及び93oc4のうちのいずれか一方上の)を選択的に加算することによって、そこにわたってサンプリングされた電圧の整数除算(即ち、/2)を提供する。

これに関して、有効化スイッチのうちの一部、即ち93ds1及び93ds2は、好ましくは、2方向スイッチであり、データ930Data上に提示された値に応じて、第1及び第2のフライングキャパシタ93fc1及び93fc2、並びに第3及び第4のフライングキャパシタ93fc3及び93fc4の第2の端子を、第1もしくは第2のオフセットキャパシタ93oc1もしくは93oc2の第1の端子、または第3もしくは第4のオフセットキャパシタ93oc3もしくは93oc4の第1の端子のいずれかに選択的に接続する。

結果として生じる出力電圧は、入力でサンプリングされた電圧の半分であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3分の1(1/3)倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

図12a及び12bは、本発明のスケーラブル逐次比較型差動DAC940の概略図を例示し、これは、第1ステージビットスライス差動DAC930a及び第2ステージビットスライス差動DAC930bを含み、これらの各々は、図11a及び11bのDAC930として示されるものと同一である。差動DAC940は、データ940dataと、基準940Refと、アナログ接地940Agndと、制御クロック940CLKと、初期化信号940initと、を受信し、差動電圧出力940out+及び940out−を提供する。

ビットスライスDAC930a及び930bは、各々、2つのCiAmp、即ち、DAC930a用の第1のCiAmp600e1及び第2のCiAmp600e2と、DAC930b用の第1のCiAmp600f1及び第2のCiAmp600f2を含む。

ビットスライスDAC930aは、第1のCiAmp600e1用の、第1及び第2のフライングキャパシタ94fc1及び94fc2を含む2つのフライングキャパシタ、並びに第1及び第2のオフセットキャパシタ94oc1及び94oc2を含む2つのオフセットキャパシタと、第2のCiAmp600e2用の、第3及び第4のフライングキャパシタ94fc3及び94fc4を含む別の2つのフライングキャパシタ、並びに第3及び第4のオフセットキャパシタ94oc3及び94oc4を含む別の2つのオフセットキャパシタと、をさらに含む。

同様に、ビットスライスDAC930bは、第1のCiAmp600f1用の、第1及び第2のフライングキャパシタ95fc1及び95fc2を含む2つのフライングキャパシタ、並びに第1及び第2のオフセットキャパシタ95oc1及び95oc2を含む2つのオフセットキャパシタと、第2のCiAmp600f2用の、第3及び第4のフライングキャパシタ95fc3及び95fc4を含む別の2つのフライングキャパシタ、並びに第3及び第4のオフセットキャパシタ95oc3及び95oc4を含む別の2つのオフセットキャパシタと、をさらに含む。

キャパシタの各々は、第1及び第2の端子を有する。第1及び第2のオフセットキャパシタ94oc1及び94oc2の第2の端子は、第1のCiAmp600e1の入力60e1inに接続され、第3及び第4のオフセットキャパシタ94oc3及び94oc4の第2の端子は、第2のCiAmp600e2の入力60e2inに接続される。

同様に、第1及び第2のオフセットキャパシタ95oc1及び95oc2の第2の端子は、第1のCiAmp600f1の入力60f1inに接続され、第3及び第4のオフセットキャパシタ95oc3及び95oc4の第2の端子は、第2のCiAmp600f2の入力60f2inに接続される。

第1のビットスライス差動DAC930aは、複数のスイッチをさらに含み、これらは、「設定」及び「有効化」相を繰り返し交互に切り換える制御信号クロック940CLKによって動作可能であり、制御クロック940CLKの「設定」相の間に閉じる、「設定」スイッチ94ss1、94ss2、94ss3、94ss4、94ss5、94ss6、94ss7、94ss8、94ss9、94ss10及び94ss11と、制御クロック940CLKの「有効化」相の間に閉じる、「有効化」スイッチ94es1、94es2、94es3、94es4、94es5、94es6、94es7及び94es8と、を含む。

第2のビットスライス差動DAC930bは、複数のスイッチをさらに含み、これらはまた、「設定」及び「有効化」相を繰り返し交互に切り換える制御/信号クロック940CLKによって動作可能であり、制御クロック940CLKの「有効化」相の間に閉じる、「設定」スイッチ95ss1、95ss2、95ss3、95ss4、95ss5、95ss6、95ss7、95ss8、95ss9、95ss10及び95ss11と、制御クロック940CLKの「設定」相の間に閉じる、「有効化」スイッチ95es1、95es2、95es3、95es4、95es5、95es6、95es7及び95es8と、を含む。

本発明の好ましい実施形態において、制御クロック940CLKの反転は、第2のビットスライス差動DAC930bに送られ、それにより、第1のDAC930aの制御タイミング及び第2のDAC930bの制御タイミングがずれる。本発明の好ましい実施形態において、第1のDAC930aと第2のDAC930bとの間の位相差は、180°でシフトされる。

DAC940のためのデジタルアナログ変換に対するステップサイズは、アナログ接地940Agndと基準940Refとの間の電圧差によって決定され得る。基準940Refに対する電圧範囲は、信号対ノイズ比が許容され得る程度に低い電圧から供給電圧の約40%までの範囲であり得る。任意に、電源電圧の25%が、基準940Refに供給される。

変換用のデータ940dataは、アナログ出力を偶数ステージ出力に位置付ける偶数ビット長を有し、クロックサイクルの数は、線形性、オフセット、及びノイズを含むデータ変換性能制限によってパラメータ的制限になる、バイナリ分解能を画定する。二重増幅器差動構成は、動的範囲を2倍にし、かつより大きい内部アナログ電圧の間に電源線の近くで動作するときのスイッチのターンオフからのほとんどの非線形性及びオフセットを差動的に相殺する。線間出力が所望されるとき、最終的な2×出力サンプル及びホールド増幅器(図示せず)は、それが別のデータ変換ビットスライスなので、1つの相当する手法である。

図12bを参照すると、DAC940の初期化相の間、初期化940initは、初期化スイッチ94is1、94is2、94is3及び94is4と、フライングキャパシタ94fc1、94fc2、94fc3及び94fc4をゼロ電圧に動作させる。

図12aを参照すると、任意に、初期化スイッチ940is1及び940is2が提供され、かつ入力Vin+930ain+及び入力Vin−930ain−を、初期化相940init中にアナログ接地940Agndに接続させ得る。制御クロック940CLKの後続「設定」相の間、初期化スイッチ940is1及び940is2は、第2のビットスライスDAC930bの出力Vout+930bout+から入力Vin+930ain+に、かつ出力Vout−930bout−からフィードバックを提供するように動作する。

DAC940の初期化相の後に制御クロック930aCLK/940CLKの第1の「設定」相は、第1のビットスライスDAC930aは、最小有意ビット(または第1の奇数ビット)940odを、データ930adataでデータストリーム940dataから変換する。

クロック930aCLK/940CLKが、「有効化」相に入る際、データ930adataでの最小有意ビット940odの値に応じて、第1のビットスライスDAC930aは、上記のように、それが「1」である場合に基準電圧930aRefのハーフスケール、または値が「0」である場合にゼロの、Vout+930aout+及びVout−930aout−での加算を含む、Vin+930ain+及びVin−930ain−でのサンプリングされた電圧の整数除算(即ち、/2)を提供する。クロック930bCLK(インバータ940Invによるクロック940CLKの反転)が、「設定」相に入るので、第2のビットスライスDAC930bは、データストリーム940dataを通してデータ930bdataで第1の奇数ビット940edを処理することを開始し、出力電圧930aout+及び930aout−を入力930bin+及び930bin−でサンプリングする。

その後、クロック940CLKが「設定」相に入り、クロック930bCLKが「有効化」相に入り、したがって、第2のビットスライスDAC930bは、上記のように、それが「1」である場合に基準電圧930bRefのハーフスケール、値が「0」である場合にゼロの、Vout+930bout+及びVout−930bout−での加算を含む、Vin+930bin+及びVin−930bin−でサンプリングされた電圧の整数除算(即ち、/2)を提供し、出力Vout+930bout+及びVout−930bout−で結果として生じる電圧は、その後、Vin+930ain+及びVin−930ain−で第1のビットスライスDAC930aによってサンプリングされ、一方で第1のビットスライスDAC930aは、データ930adataでデータストリーム940dataからの第2の奇数ビット940odを処理することを開始する。

結果として生じる出力電圧は、入力でサンプリングされた電圧の半分であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3分の1(1/3)倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

プロセスは、データ940data上の全てのビットがDAC940によって処理されるまで繰り返し、結果として生じる電圧を、出力+940out+及び出力−940out−で提供する。

図18a及び18bは、本発明のオフセット制御を有する4ビットのパイプライン型差動DAC9A0の概略図を示し、これは、第1のステージビットスライス差動DAC930c1、第2のステージビットスライス差動DAC930c2、第3のステージビットスライスDAC930c3及び第4のステージビットスライス差動DAC930c4を含む。差動DAC9A0は、データ9A0dataと、基準9A0Refと、アナログ接地9A0Agndと、制御クロック9A0CLKと、を受信し、差動電圧出力9A0out+及び9A0out−を提供する。

本発明の好ましい実施形態において、クロック9A0CLKは、「奇数」ビットである、第1及び第3のビットスライスコンパクトDAC930c1及び930c3を動作させるように直接送られ、クロック9A0CLKは、インバータ9A0invによって反転され、かつ「偶数」ビットを処理するための第2及び第4のビットスライスコンパクトDAC930c2及び930c4を制御/動作するために送られる。図は、4ビットDAC示すが、所望に応じて、これらのステージの多くは、共に直列に接続され得、スケーラブルデータ変換器を形成することが明らかであり得る。ステージの数、キャパシタのサイズ、ノイズフロア、及びクロック速度は、任意の所与のICプロセスに対する分解能を制限するが、データ変換器は、ICプロセスノードにわたって高度にスケーラブルである。数点の設計検討がこれらの制限を強化するために含まれ得、それは、例えば、電圧スケーリング及び低減されたターンオフ電荷注入を有する専用外部電圧スイッチ、並びに除算演算のためのサンプリングのみに直列に使用されるフライングキャパシタ上での整合要件を排除するためのアナログ電圧入力の二重サンプリング等である。

ビットスライスDAC930c1、930c2、930c3及び930c4は、各々、2つのCiAmp、DAC930c1用の第1のCiAmp600h1及び第2のCiAmp600h2と、DAC930c2用の第1のCiAmp600h3及び第2のCiAmp600h4と、DAC930c3用の第1のCiAmp600h5と、第2のCiAmp600h6と、DAC930c4用の第1のCiAmp600h7及び第2のCiAmp600h8と、を含む。

第1のビットスライスDAC930c1は、第1のCiAmp600h1用の、第1及び第2のフライングキャパシタ9Afc1及び9Afc2を含む2つのフライングキャパシタ、並びに第1及び第2のオフセットキャパシタ9Aoc1及び9Aoc2を含む2つのオフセットキャパシタと、第2のCiAmp600h2用の、第3及び第4のフライングキャパシタ9Afc3及び9Afc4を含む別の2つのフライングキャパシタ、並びに第3及び第4のオフセットキャパシタ9Aoc3及び9Aoc4を含む別の2つのオフセットキャパシタと、をさらに含む。キャパシタの各々は、第1及び第2の端子を有する。第1及び第2のオフセットキャパシタ9Aoc1及び9Aoc2の第2の端子は、第1のCiAmp600h1の入力60h1inに接続され、第3及び第4のオフセットキャパシタ9Aoc3及び9Aoc4の第2の端子は、第2のCiAmp600h2の入力60h2inに接続される。

第2のビットスライスDAC930c2は、第1のCiAmp600h3用の、第1及び第2のフライングキャパシタ9Bfc1及び9Bfc2を含む2つのフライングキャパシタ、並びに第1及び第2のオフセットキャパシタ9Boc1及び9Boc2を含む2つのオフセットキャパシタと、第2のCiAmp600h4用の、第3及び第4のフライングキャパシタ9Bfc3及び9Bfc4を含む別の2つのフライングキャパシタ、並びに第3及び第4のオフセットキャパシタ9Boc3及び9Boc4を含む別の2つのオフセットキャパシタと、をさらに含む。キャパシタの各々は、第1及び第2の端子を有する。第1及び第2のオフセットキャパシタ9Boc1及び9Boc2の第2の端子は、第1のCiAmp600h3の入力60h3inに接続され、第3及び第4のオフセットキャパシタ9Boc3及び9Boc4の第2の端子は、第2のCiAmp600h4の入力60h2inに接続される。

第3のビットスライスDAC930c3は、第1のCiAmp600h5用の、第1及び第2のフライングキャパシタ9Cfc1及び9Cfc2を含む2つのフライングキャパシタ、並びに第1及び第2のオフセットキャパシタ9Coc1及び9Coc2を含む2つのオフセットキャパシタと、第2のCiAmp600h6用の、第3及び第4のフライングキャパシタ9Cfc3及び9Cfc4を含む別の2つのフライングキャパシタ、並びに第3及び第4のオフセットキャパシタ9Coc3及び9Coc4を含む別の2つのオフセットキャパシタと、をさらに含む。キャパシタの各々は、第1及び第2の端子を有する。第1及び第2のオフセットキャパシタ9Coc1及び9Coc2の第2の端子は、第1のCiAmp600h5の入力60h5inに接続され、第3及び第4のオフセットキャパシタ9Coc3及び9Coc4の第2の端子は、第2のCiAmp600h6の入力60h6inに接続される。

第4のビットスライスDAC930c4は、第1のCiAmp600h7用の、第1及び第2のフライングキャパシタ9Dfc1及び9Dfc2を含む2つのフライングキャパシタ、並びに第1及び第2のオフセットキャパシタ9Doc1及び9Doc2を含む2つのオフセットキャパシタと、第2のCiAmp600h8用の、第3及び第4のフライングキャパシタ9Dfc3及び9Dfc4を含む別の2つのフライングキャパシタ、並びに第3及び第4のオフセットキャパシタ9Doc3及び9Doc4を含む別の2つのオフセットキャパシタと、をさらに含む。キャパシタの各々は、第1及び第2の端子を有する。第1及び第2のオフセットキャパシタ9Doc1及び9Doc2の第2の端子は、第1のCiAmp600h7の入力60h7inに接続され、第3及び第4のオフセットキャパシタ9Doc3及び9Doc4の第2の端子は、第2のCiAmp600h8の入力60h8inに接続される。

差動パイプライン型DAC9A0は、複数のスイッチをさらに備え、これは、「設定」及び「有効化」相を繰り返し交互に切り換える制御信号/クロック9A0CLKを用いて動作可能であり、対応する制御クロック930c1CLK、930c2CLK、930c3CLKまたは930c4CLKの「設定」相の間に閉じる/動作する、「設定」スイッチ9A0ds1、9Ass1、9Ass2、9Ass3、9Ass4、9Ass5、9Ass6、9Ass7、9Ass8、9Ass9、及び9Ass10、9Bss1、9Bss2、9Bss3、9Bss4、9Bss5、9Bss6、9Bss7、9Bss8、9Bss9、9Bss10及び9Bss11、9Css1、9Css2、9Css3、9Css4、9Css5、9Css6、9Css7、9Css8、9Css9、9Css10及び9Css11、並びに9Dss1、9Dss2、9Dss3、9Dss4、9Dss5、9Dss6、9Dss7、9Dss8、9Dss9、9Dss10及び9Dss11と、対応する制御クロック930c1CLK、930c2CLK、930c3CLKまたは930c4CLKの「有効化」相の間に閉じる/動作する、「有効化」スイッチ9Ads2及び9Ads3、9Bds1及び9Bds2、9Cds1及び9Cds2、9Dds1及び9Dds2、9Aes1、9Aes2、9Aes3、9Aes4、9Aes5、9Aes6、9Aes7、及び9Aes8、9Bes1、9Bes2、9Bes3、9Bes4、9Bes5、9Bes6、9Bes7、及び9Bes8、9Ces1、9Ces2、9Ces3、9Ces4、9Ces5、9Ces6、9Ces7、及び9Ces8、並びに9Des1、9Des2、9Des3、9Des4、9Des5、9Des6、9Des7、及び9Des8と、を含む。

DAC9A0のためのデジタルアナログ変換に対するステップサイズは、アナログ接地9A0Agndに対する基準9A0Refで提示される電圧に基づいて決定され得る。本発明の好ましい実施形態において、ステップサイズは、基準電圧9A0Refとアナログ接地9A0Agndとの間の差によって決定される。基準9A0Refに対する電圧範囲は、信号対ノイズ比が許容され得る程度に低い電圧から供給電圧の約85%までの範囲であり得る。任意に、電源電圧の25%が、9A0Agndに対する基準9A0Refに供給される。

変換のためのデータ9A0dataは、オフセット制御ビットを含む4ビット長である。

動作において、DAC9A0は、制御クロック9A0CLK/930c1CLKの第1のサイクルの「設定」相の間、オフセット制御ビット9A0OSの値が「1」である場合に基準9A0Ref、または値が「0」である場合にアナログ接地9A0Agndを、その入力Vin+930c1in+で、サンプリングすることによってオフセット制御ビット9A0OSを処理し、続く制御クロック9A0CLK/930c1CLKの「有効化」相の間、出力930c1out+及び930c1out−上でそこから結果として生じる電圧を生成するために第1のステージDAC930c1でデータストリーム9A0dataのビット1 9A0B1を処理するように進むことになり、これは、データ値930c1data/9A0B1が「1」である場合に基準930c1Refのハーフスケールの加算、そうではない場合に「ゼロ」の加算を含む、930c1in+930c1in−間の入力電圧の整数除算(即ち、/2)である。

結果として生じる出力電圧は、入力でサンプリングされた電圧の半分であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3分の1(1/3)倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

制御クロック9A0CLK/930c1CLKの「有効化」相(したがって、クロック930c2CLK(クロック9A0CLKの反転)に対する「設定」相)の間、DAC9A0はさらに、第2のビットスライスDAC930c2に、生成された電圧930c1out+及び930c1outを第1のステージDAC930c1からその入力Vin+930c2in+及びVin−930c2in−でサンプリングさせ、続く制御クロック930c2CLK(クロック9A0CLKの反転)の「有効化」相の間、出力930c2out+及び930c2out−上でデータストリーム9A0dataのビット2 9A0B2を第2のステージDAC930c2で、そこから結果として生じる電圧を生成するために処理させる。

制御クロック9A0CLK/930c3CLKの「設定」相(したがって、クロック930c2CLK(クロック9A0CLKの反転)に対する「有効化」相)の間、DAC9A0は、第3のビットスライスDAC930c3に、生成された電圧930c2out+及び930c2out−を第2のステージDAC930c2からその入力Vin+930c3in+及びVin−930c3in−でサンプリングさせ、続く制御クロック9A0CLK/930c3CLK−の「有効化」相の間、出力930c3out+及び930c3out上でデータストリーム9A0dataのビット3 9A0B3を第3のステージDAC930c3で、そこから結果として生じる電圧を生成するために処理させる。

制御クロック9A0CLK/930c3CLKの後続の「有効化」相(したがって、クロック930c4CLK(クロック9A0CLKの反転)に対する「設定」相)の間、DAC9A0はさらに、第4のビットスライスDAC930c4に、生成された電圧930c3out+及び930c3out−を第3のステージDAC930c3からその入力Vin+930c4in+及びVin−930c4in−でサンプリングさせ、出力930c4out+及び930c4out−上でデータストリーム9A0dataのビット4 9A0B4を第4のステージDAC930c4で、そこから結果として生じる電圧を生成するために処理させる。

制御クロック9A0CLK(したがって、クロック930c4CLK(クロック9A0CLKの反転)に対する「有効化」相)のさらに後続の「設定」相で、出力930c4out+及び930c4out−に対応する、出力9A0out+及び9A0out1は、それぞれ、DAC9A0の出力を提供する。

図13a及び13bは、本発明のアナログデジタル変換器(ADC)700の概略図を例示し、これは、フィードフォワードラッチ比較器705による減算能力を含む2×利得を有するCiAmp600i1を含む。ADC700は、CiAmp600i1と、アナログ接地700Agndと、電圧入力700inと、基準電圧700Refと、制御クロック700CLKと、出力700outと、データ出力700dataと、を備える。本発明の好ましい実施形態において、基準700Refは、ADCハーフスケール量子化電圧である。ADC700は、フィードフォワードラッチ比較器705をさらに含み、これは、一対のCiAmp600i3及び600i4を含み、これらは、キャパシタ70oc5を通して、設定スイッチ70ss9及びオフセットキャパシタ70oc3を含む任意の利得ステージ600i2と直列に接続される。さらに任意に、ラッチ比較器705は、フィードフォワード経路70ffpをさらに提供し、増幅器600i3への入力は、CiAmp600i4のPiPort60i4pi及びNiPort60i4niに、それぞれ、キャパシタ70ff1及び70ff2を通して容量的にフィードフォワードされ得る。

ADC700は、複数のスイッチをさらに含み、クロック700CLKの「設定」相の間に閉じる、「設定」スイッチ70ss1、70ss2、70ss3、70ss4、70ss5、70ss6、70ss7、70ss8、70ss10、及び70ss11(及び任意に70ss9)と、クロック700CLKの「有効化」相の間に閉じる、「有効化」スイッチ70es1、70es2、70es3及び70es4と、を含む。クロック700CLKは、それが量子化する各入力に対して、「設定」及び「有効化」相を繰り返し交互に切り換える。ADC700は、第1、第2、第3、第5、及び任意の第4のオフセットキャパシタ、それぞれ、70oc1、70oc2、70oc4、70oc5、及び70oc3をまたさらに備える。オフセットキャパシタの各々、70oc1、70oc2、70oc4、70oc5及び70oc3は、第1の端子及び第2の端子を有し、第1及び第2のオフセットキャパシタ70oc1、及び70oc2の第2の端子は、CiAmp600i1の入力60i1inに接続される。ADC700は、第1及び第2のフライングキャパシタ70fc1及び70fc2をさらに備え、この両方が、第1及び第2の端子を有する。

クロック700CLKの「設定」相の間、スイッチは、フライングキャパシタ70fc1及び70fc2の第1の端子を、入力700inに接続させ、フライングキャパシタ70fc1、70fc2の第2の端子を、アナログ接地700Agndに接続させ、入力電圧をフライングキャパシタ70fc1及び70fc2上でサンプリングし、CiAmp600i1を、出力60i1outをその入力60i1inに接続することによって自己バイアスさせ、それが外部1/fノイズ及びICパラメトリック変化をサンプリングするときのその瞬時点を確立する。CiAmp600i1の自己バイアス電圧と基準700Refの間の差は、第1のオフセット電圧キャパシタ70oc1で蓄積され、一方でCiAmp600i1の自己バイアス電圧とアナログ接地700Agndとの間の差は、第2のオフセットキャパシタ70oc2で蓄積される。スイッチはさらに、オフセットキャパシタ70oc4の第1の端子をアナログ接地700Agndに接続させ、一方でCiAmp600i3及び600i4を、各々について、出力60i3outをその入力60i3inに接続し、出力60i4outをその入力60i4inに接続することによって自己バイアスさせ、続く「有効化」制御クロック相の間の後続の相殺のために、それが外部1/fノイズ及びICパラメトリック変化をこれらのオフセットキャパシタ上にサンプリングするときのその瞬時点を確立する。

スイッチはまたさらに、CiAmp600i2を、その入力60i2inをその出力60i2outと接続することによって自己バイアスさせる。

クロック700CLKの「有効化」相の間、スイッチは、フライングキャパシタ70fc1及び70fc2を、CiAmp600i1の出力60i1outと直列に接続させ、第1のオフセットキャパシタ70oc1または第2のオフセットキャパシタ70oc2のいずれかに直列にCiAmp600i1の入力60i1inにさらに接続させる。フライングキャパシタ70fc1及び70fc2のこの接続構造は、第1のオフセットキャパシタ70oc1(即ち、基準700Ref)または第2のオフセットキャパシタ70oc2(即ち、アナログ接地700Agnd)で蓄積されたオフセット電圧の減算を含む、オフセット電圧入力700inでサンプリングされた入力電圧及びアナログ接地700Agndの整数乗算(即ち、×2)を提供する。

これに関して、スイッチ70ds1は、好ましくは、2方向スイッチであり、それにより、出力60i4outの値に応じて、スイッチ70ds1は、第1のオフセットキャパシタ70oc1または第2のオフセットキャパシタ70oc2のうちのいずれか1つに選択的に接続させる。変換されたデータ700Dataは、キャパシタ70oc5を通してCiAmp600i3、600i4のラッチループの周囲に正のフィードバックを提供することによって、Vin 700inをアナログ接地700Agndと比較することで生成されることになる。例えば、ラッチ比較器705を参照すると、入力700inがハーフスケール基準またはアナログ接地700Agndよりも高いとき、ラッチ60i4outの出力によって動作されるスイッチ70ds1は、第1のフライングキャパシタ70oc1に接続させるか、そうでなければ、スイッチ70ds1は、他のオフセットキャパシタ70oc2に接続させる。ADC700は、出力700outの出力電圧を提供し、これは、その入力700in及びアナログ接地700Agndでの入力電圧の整数乗算(即ち、×2)からの半分のバイアスまたはゼロ電圧のいずれかの減算である。

さらなる量子化分解能が、例えば、フライングキャパシタ電圧基準を変化させることによって達成され得る。さらに、スイッチ70ds1位置を有する異なるスイッチングデバイスまたはスイッチング/接続構造を使用してオフセットキャパシタ及び基準端子の数を増加させることによって、さらなる数の基準レベルが、本発明によって適応され得る。

図14a及び14bは、本発明の逐次比較型アナログデジタル変換器(ADC)710の概略図を例示し、これは、2つのビットスライスADC700b及び700cを含み、これらの各々は、図13a及び13bに示されるADC700と同一であり、第1のビットスライス700bは、最大有効ビットから奇数データビットを生成するためのものであり、一方で第2のビットスライスADC700cは、第2の最大有意ビットから偶数データビットを生成するためのものである。制御クロック710CLKは、第1のビットスライスADC700bのクロック700bCLKに直接送られ、一方でクロック710CLKは、インバータ710Invによって反転され、かつ第2のビットスライスADC700cのクロック700cCLKに送られて、180°制御相シフトを提供する。第1及び第2のビットスライスADC700b及び700cは、直列に接続され、第1のビットスライスADC700bの出力700boutは、第2のビットスライスADC700cの入力700cinに接続される。

上記のように、アナログデジタル変換器(ADC)700b及び700cのビットスライスの各々は、それぞれ、CiAmp600j1及び600k1を含み、それぞれフィードフォワードラッチ比較器705b及び705cによる減算能力を含む2×利得を有する。

第1のビットスライスADC700bは、CiAmp600j1と、アナログ接地700bAgndと、電圧入力700binと、基準電圧700bRefと、制御クロック700bCLKと、出力700boutと、データ出力700bDataと、を備える。同様に、第2のビットスライスADC700cは、CiAmp600k1と、アナログ接地700cAgndと、電圧入力700cinと、基準電圧700cRefと、制御クロック700cCLKと、出力700coutと、データ出力700cDataと、を備える。

本発明の好ましい実施形態において、基準710Ref/700bRef/700cRefは、ADCハーフスケール量子化電圧である。

第1及び第2のビットスライスADC700b及び700cは、フィードフォワードラッチ比較器705b及び705cをさらに含む。比較器705bは、一対のCiAmp600j3及び600j4を含み、これらは、キャパシタ7boc5を通して、設定スイッチ7bss9及びオフセットキャパシタ7boc3を含む任意の利得ステージ600j2と直列に接続される。同様に、比較器705cは、一対のCiAmp600k3及び600k4を含み、これらは、キャパシタ7coc5を通して、設定スイッチ7css9及びオフセットキャパシタ7coc3を含む任意の利得ステージ600k2と直列に接続される。

さらに任意に、比較器705bは、フィードフォワード経路7bffpを提供し得、増幅器600j3への入力は、CiAmp600j4のPiPort60j4pi及びNiPort60j4niに、それぞれ、キャパシタ7bff1及び7bff2を通して容量的にフィードフォワードされ得る。同様に、比較器705cは、フィードフォワード経路7cffpをさらに提供し、増幅器600k3への入力は、CiAmp600k4のPiPort60k4pi及びNiPort60k4niに、それぞれ、キャパシタ7cff1及び7cff2を通して容量的にフィードフォワードされ得る。

ADC700bは、複数のスイッチをさらに含み、クロック700bCLKの「設定」相の間に閉じる、「設定」スイッチ7bss1、7bss2、7bss3、7bss4、7bss5、7bss6、7bss7、7bss8、7bss10、及び7bss11(及び任意に7bss9)と、クロック700bCLKの「有効化」相の間に閉じる、「有効化」スイッチ7bes1、7bes2、7bes3、及び7bes4と、を含む。クロック700bCLKは、それが量子化する各入力に対して、「設定」及び「有効化」相を繰り返し交互に切り換える。

第1のビットスライスADC700bは、第1、第2、第3、第5及び任意に第4のオフセットキャパシタ、それぞれ、7boc1、7boc2、7boc4、7boc5及び7boc3をまたさらに備える。オフセットキャパシタの各々、7boc1、70bc2、70bc4、70bc5及び70bc3は、第1の端子及び第2の端子を有し、第1及び第2のオフセットキャパシタ70bc1、及び7boc2の第2の端子は、CiAmp600j1の入力60j1inに接続される。第1のビットスライスADC700bは、第1及び第2のフライングキャパシタ7bfc1及び7bfc2をさらに備え、この両方が、第1及び第2の端子を有する。

同様に、ADC700cは、複数のスイッチをさらに含み、クロック700cCLKの「設定」相の間に閉じる、「設定」スイッチ7css1、7css2、7css3、7css4、7css5、7css6、7css7、7css8、7css10、及び7css11(及び任意に7css9)と、クロック700cCLKの「有効化」相の間に閉じる、「有効化」スイッチ7ces1、7ces2、7ces3及び7ces4と、を含む。クロック700cCLKは、それが量子化する各入力に対して、「設定」及び「有効化」相を繰り返し交互に切り換える。

ADC700cは、第1、第2、第3、第5及び任意に第4のオフセットキャパシタ、それぞれ、7coc1、7coc2、7coc4、7coc5及び7coc3をまたさらに備える。オフセットキャパシタの各々、7coc1、7coc2、7coc4、70cc5及び7coc3は、第1の端子及び第2の端子を有し、第1及び第2のオフセットキャパシタ7coc1、及び7coc2の第2の端子は、CiAmp600k1の入力60k1inに接続される。第2のビットスライスADC700cは、第1及び第2のフライングキャパシタ7cfc1及び7cfc2をさらに備え、この両方が、第1及び第2の端子を有する。

ADC710は、クロック710CLKと、入力710in+と、アナログ接地710Agndと、基準710Refと、サンプリング制御710sampと、を受信し、データ710Dataを提供する。ADC710の変換ステップサイズは、基準710Refと710Agndとの間の電圧差によって表される。

制御クロック710CLK/700bCLKの第1の制御サイクルの第1の「設定」相で、サンプリング制御710sampは、サンプリングスイッチ710swに、入力710In+を第1のビットスライスADC700bの入力700binに接続させる。

制御クロック710CLK/700bCLK相が「有効化」相に入る際、入力700binでサンプリングされた電圧に基づいて、第1のビットスライスADC700bは、奇数ビットデータ710odを通るデータストリーム710Dataへの第1の奇数ビットについての最大有意ビットをデータ700bDataで生成し、結果として生じる電圧をその出力700boutでさらに提供し、これは、出力ビットデータ700bDataの値に応じて基準700bRef/710Refまたはゼロ電圧/アナログ接地700bAgnd/710Agndの減算を含む、入力700binでサンプリングされた電圧とアナログ接地700bAgndとの整数乗算(即ち、×2)である。制御クロック710CLK/700bCLKが「有効化」相にあるとき、制御クロック700cCLKは、「設定」相にあり、したがって、第2のビットスライスADC700cは、入力700cinで第1のビットスライスADC700bの出力700boutをサンプリングする。

結果として生じる出力電圧は、入力でサンプリングされた電圧の2倍であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

制御クロック710CLKが「設定」相に入る/700cCLK相が「有効化」相に入る際、入力700cinでサンプリングされた電圧に基づいて、第2のビットスライスADC700cは、奇数ビットデータ710edを通るデータストリーム710Dataへの第1の偶数ビットについて第2の最大有意ビットをデータ700cDataで生成し、結果として生じる電圧をその出力700coutでさらに提供し、これは、出力ビットデータ700cDataの値に応じて基準700cRef/710Refまたはゼロ電圧/アナログ接地700cAgnd/710Agndの減算を含む、入力700cinでサンプリングされた電圧とアナログ接地700cAgndとの整数乗算(即ち、×2)である。制御クロック710CLKが後続の「設定」相にあるとき、第1のビットスライスADC700bは、入力700binで第2のビットスライスADC700cの出力700coutをサンプリングする。

上記のプロセスは、所望されるビット長が取得されるまで繰り返す。

図19a及び19bは、本発明のパイプライン型ADC750の概略図を例示し、これは、4ビットスライスADC700d1、700d2、700d3及び700d4を含み、これらの各々は、図13a及び13bに示されるビットスライスADC700と同一であり、4ビットデータ変換を生成する。ADC750は、クロック750CLKと、入力750inと、アナログ接地750Agndと、基準750Refと、を受信し、データ750Data及び出力750outを提供する。ADC750の変換ステップサイズは、基準750Refと750Agndとの間の電圧差によって表される。

本発明の好ましい実施形態において、クロック750CLKは、「奇数」ビットである、第1及び第3のビットスライスコンパクトADC700d1及び700d3を動作させるように直接送られ、クロック750CLKは、インバータ750invによって反転され、かつ「偶数」ビットを処理するための第2及び第4のビットスライスコンパクトADC700d2及び700d4を制御/動作するために送られる。図は、4ビットADC示すが、所望に応じて、これらのステージの多くは、共に直列に接続され得、スケーラブルデータ変換器を形成することが明らかであり得る。ステージの数、キャパシタのサイズ、ノイズフロア、及びクロック速度は、任意の所与のICプロセスに対する分解能を制限するが、データ変換器は、ICプロセスノードにわたって高度にスケーラブルである。数点の設計検討が、これらの制限を強化するために含まれ得、それは、例えば、電圧スケーリング及び低減されたターンオフ電荷注入を有する専用外部電圧スイッチである。

第1のビットスライスADC700d1は、第1の奇数データまたは最大有意ビットを生成するためのものであり、第2のビットスライスADC700d2は、第2の有意ビットのためのものであり、第3のビットスライスADC700d3は、第3の有意ビットのためのものであり、第4のビットスライスADC700d4は、最小有意ビットのためのものである。

制御クロック750CLKは、クロック700d1CLK及び700d3CLKに直接送られ、一方で700d2CLK及び700d4CLKは、インバータ750invによる制御クロック750CLKの反転である。4ビットスライスADC700d1、700d2、700d3及び700d4は、直列に接続され、ビットスライスADCの出力が、後続ADCの入力に、例えば、第1のビットスライスADC700d1の出力700d1outが第2のビットスライスADC700d2の入力700d2inに、第2のビットスライスADC700d2の出力700d2outが第3のビットスライスADC700d3の入力700d3inに、第3のビットスライスADC700d3の出力700d3outが第4のビットスライスADC700d4の入力700d4inに接続される。

上記のように、アナログデジタル変換器(ADC)700d1、700d2、700d3、及び700d4のビットスライスの各々は、それぞれ、1つのCiAmp600m1、600n1、600p1、及び600q1を含み、それぞれフィードフォワードラッチ比較器705d1、705d2、705d3、及び705d4による減算能力を含む2×利得を有する。

第1のビットスライスADC700d1は、CiAmp600m1と、アナログ接地700d1Agndと、電圧入力700d1inと、基準電圧700d1Refと、制御クロック700d1CLKと、出力700d1out及びデータ出力700d1Dataと、2つのフライングキャパシタ7d1fc1及び7d1fc2と、2つのオフセットキャパシタ7d1oc1及び7d1oc2と、制御クロック700d1CLKの「設定」相の間に閉じる、「設定」スイッチ7d1ss1、7d1ss2、7d1ss3、7d1ss4、7d1ss5、7d1ss6及び7d1ss7と、制御クロック700d1CLKの「有効化」相の間に閉じる、「有効化」スイッチ7d1es1及び7d1es2と、を備える。

比較器705d1は、CiAmp600m3及び600m4を備え、これらは、キャパシタ7d1oc5と、制御クロック700d1CLKの「設定」相の間に閉じる、「設定」スイッチ7d1ss8、7d1ss10及び7d1ss11と、制御クロック700d1CLKの「有効化」相の間に閉じる、「有効化」スイッチ7d1es4と、を通して、設定スイッチ7d1ss9(制御クロック700d1CLKの「設定」相の間に閉じる)及びオフセットキャパシタ7d1oc3を含む任意の利得ステージ600m2と直列に接続される。さらに任意に、比較器705d1は、フィードフォワード経路7d1ffpを提供し得、増幅器600m3への入力は、CiAmp600m4のPiPort60m4pi及びNiPort60m4niに、それぞれ、キャパシタ7d1ff1及び7d1ff2を通して容量的にフィードフォワードされ得る。

第2のビットスライスADC700d2は、CiAmp600n1と、アナログ接地700d2Agndと、電圧入力700d2inと、基準電圧700d2Refと、制御クロック700d2CLKと、出力700d2out及びデータ出力700d2Dataと、2つのフライングキャパシタ7d2fc1及び7d2fc2と、2つのオフセットキャパシタ7d2oc1及び7d2oc2と、制御クロック700d2CLKの「設定」相の間に閉じる、「設定」スイッチ7d2ss1、7d2ss2、7d2ss3、7d2ss4、7d2ss5、7d2ss6、及び7d2ss7と、制御クロック700d2CLKの「有効化」相の間に閉じる、「有効化」スイッチ7d2es1及び7d2es2と、を備える。

比較器705d2は、CiAmp600n3及び600n4を備え、これらは、キャパシタ7d2oc5と、制御クロック700d2CLKの「設定」相の間に閉じる、「設定」スイッチ7d2ss8、7d2ss10及び7d2ss11と、制御クロックの「有効化」相の間に閉じる、「有効化」スイッチ7d2es4と、を通して、設定スイッチ7d2ss9(制御クロック700d2CLKの「設定」相の間に閉じる)及びオフセットキャパシタ7d2oc3を含む任意の利得ステージ600n2と直列に接続される。さらに任意に、比較器705d2は、フィードフォワード経路7d2ffpを提供し得、増幅器600n3への入力は、CiAmp600n4のPiPort60n4pi及びNiPort60n4niに、それぞれ、キャパシタ7d2ff1及び7d2ff2を通して容量的にフィードフォワードされ得る。

第3のビットスライスADC700d3は、CiAmp600p1と、アナログ接地700d3Agndと、電圧入力700d3inと、基準電圧700d3Refと、制御クロック700d3CLKと、出力700d3out及びデータ出力700d3Dataと、2つのフライングキャパシタ7d3fc1及び7d3fc2と、2つのオフセットキャパシタ7d3oc1及び7d3oc2と、制御クロック700d3CLKの「設定」相の間に閉じる、「設定」スイッチ7d3ss1、7d3ss2、7d3ss3、7d3ss4、7d3ss5、7d3ss6、及び7d3ss7と、制御クロック700d3CLKの「有効化」相の間に閉じる、「有効化」スイッチ7d3es1及び7d3es2と、を備える。

比較器705d3は、CiAmp600p3及び600p4を備え、これらは、キャパシタ7d3oc5と、制御クロック700d3CLKの「設定」相の間に閉じる、「設定」スイッチ7d3ss8、7d3ss10及び7d3ss11と、制御クロックの「有効化」相の間に閉じる、「有効化」スイッチ7d3es4と、を通して、設定スイッチ7d3ss9(制御クロック700d3CLKの「設定」相の間に閉じる)及びオフセットキャパシタ7d3oc3を含む任意の利得ステージ600p2と直列に接続される。さらに任意に、比較器705d3は、フィードフォワード経路7d3ffpを提供し得、増幅器600p3への入力は、CiAmp600p4のPiPort60p4pi及びNiPort60p4niに、それぞれ、キャパシタ7d3ff1及び7d3ff2を通して容量的にフィードフォワードされ得る。

第4のビットスライスADC700d4は、CiAmp600q1と、アナログ接地700d4Agndと、電圧入力700d4inと、基準電圧700d4Refと、制御クロック700d4CLKと、出力700d4out及びデータ出力700d4Dataと、2つのフライングキャパシタ7d4fc1及び7d4fc2と、2つのオフセットキャパシタ7d4oc1及び7d4oc2と、制御クロック700d4CLKの「設定」相の間に閉じる、「設定」スイッチ7d4ss1、7d4ss2、7d4ss3、7d4ss4、7d4ss5、7d4ss6及び7d4ss7と、制御クロック700d4CLKの「有効化」相の間に閉じる、「有効化」スイッチ7d4es1及び7d4es2と、を備える。

比較器705d4は、CiAmp600q3及び600q4を備え、これらは、キャパシタ7d4oc5と、制御クロック700d4CLKの「設定」相の間に閉じる、「設定」スイッチ7d4ss8、7d4ss10及び7d4ss11と、制御クロックの「有効化」相の間に閉じる、「有効化」スイッチ7d4es4と、を通して、設定スイッチ7d4ss9(制御クロック700d4CLKの「設定」相の間に閉じる)及びオフセットキャパシタ7d4oc3を含む任意の利得ステージ600q2と直列に接続される。さらに任意に、比較器705d4は、フィードフォワード経路7d4ffpを提供し得、増幅器600q3への入力は、CiAmp600q4のPiPort60q4pi及びNiPort60q4niに、それぞれ、キャパシタ7d4ff1及び7d4ff2を通して容量的にフィードフォワードされ得る。

動作中、制御クロック750CLK/700d1CLKの「設定」相の間、第1のビットスライスADC700d1は、入力700d1inで入力750inをサンプリングして、データ700d1dataで最大有効ビット750B1をデータストリーム750dataに対して生成する。制御クロック750CLK/700d1CLK相が「有効化」に入る際、第1のビットスライスADC700d1は、その出力700d1outで結果として生じる電圧を提供し、これは、生成されたビット値700d1dataが「1」である場合に基準750Ref/700d1Ref、または生成されたビット値700d1dataが「0」である場合にアナログ接地750Agnd/700d1Agnd(またはゼロ)のいずれかを除算することを含む、入力700d1inでサンプリングされた電圧とアナログ接地700d1Agndとの整数乗算(即ち、×2)である。第1のビットスライスADC700d1は、データ700d1dataに対して、サンプリングされた電圧がアナログ接地700d1Agndを超える場合に「1」、そうでなければ「0」を生成する。

結果として生じる出力電圧は、入力でサンプリングされた電圧の2倍であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

第2のビットスライスADC700d2は、データ700d2dataで第2の最大有効ビット750B2をデータストリーム750dataに対して生成するために、制御クロック700d2CLK(クロック750CLKの反転)の「設定」相の間、第1のビットスライスADC700d1の出力700d1outをサンプリングする。制御クロック700d2CLK相が「有効化」に入る際、第2のビットスライスADC700d2は、出力700d2outで結果として生じる電圧を提供し、これは、生成されたビット値700d2dataが「1」である場合に基準700d2Ref、または生成されたビット値700d2dataが「0」である場合にアナログ接地700d2Agnd(またはゼロ)のいずれかを除算することを含む、入力700d2inでサンプリングされた電圧とアナログ接地700d2Agndとの整数乗算(即ち、×2)である。第2のビットスライスADC700d2は、データ700d2dataに対して、サンプリングされた電圧がアナログ接地700d2Agndを超える場合に「1」、そうでなければ「0」を生成する。

結果として生じる出力電圧は、入力でサンプリングされた電圧の2倍であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

第3のビットスライスADC700d3は、データ700d3dataで第3の最大有効ビット750B3をデータストリーム750dataに対して生成するために、制御クロック700d3CLK/750CLKの「設定」相の間、第2のビットスライスADC700d2の出力700d2outをサンプリングする。制御クロック700d3CLK相が「有効化」に入る際、第3のビットスライスADC700d3は、出力700d3outで結果として生じる電圧を提供し、これは、生成されたビット値700d3dataが「1」である場合に基準700d3Ref、または生成されたビット値700d3dataが「0」である場合にアナログ接地700d3Agnd(またはゼロ)のいずれかを除算することを含む、入力700d3inでサンプリングされた電圧とアナログ接地700d3Agndとの整数乗算(即ち、×2)である。第3のビットスライスADC700d3は、データ700d3dataに対して、サンプリングされた電圧がアナログ接地700d3Agndを超える場合に「1」、そうでなければ「0」を生成する。

結果として生じる出力電圧は、入力でサンプリングされた電圧の2倍であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

第4のビットスライスADC700d4は、データ700d4dataで最小有効ビット750B4をデータストリーム750dataに対して生成するために、制御クロック700d4CLK(クロック750CLKの反転)の「設定」相の間、第3のビットスライスADC700d3の出力700d3outをサンプリングする。制御クロック700d4CLK相が「有効化」に入る際、第4のビットスライスADC700d4は、出力700d4outで結果として生じる電圧を提供し、これは、生成されたビット値700d4dataが「1」である場合に基準700d4Ref、または生成されたビット値700d4dataが「0」である場合にアナログ接地700d4Agnd(またはゼロ)のいずれかを除算することを含む、入力700d4inでサンプリングされた電圧とアナログ接地700d4Agndとの整数乗算(即ち、×2)である。第4のビットスライスADC700d4は、データ700d4dataに対して、サンプリングされた電圧がアナログ接地700d4Agndを超える場合に「1」、そうでなければ「0」を生成する。

結果として生じる出力電圧は、入力でサンプリングされた電圧の2倍であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

見られるように、パイプライン型は、そのノイズフロアが許容する限り、より多くのビット、即ち、6、8、10、12以上を生成するように容易に拡大され得る。

図15a及び15bは、本発明の差動ADC720のビットスライスの概略図を例示し、これは、ラッチ比較器725の出力に基づく固定電圧減算能力を含む2×利得を有する2つのCiAmp600m1及び600m2を使用する。

ビットスライスADC720は、第1のCiAmp600m1及び第2のCiAmp600m2(図8a及び8bに示されるものと同一)を含む2つのCiAmpと、制御クロック720CLKと、正電圧入力720in+と、負電圧入力720in−と、アナログ接地720Agndと、基準720Refと、正電圧出力720out+と、負電圧出力720out−と、を含む。

ビットスライスADC720は、第1のフライングキャパシタ72fc1と、第1のCiAmp600m1用の、第1のオフセットキャパシタ72oc1及び第2のオフセットキャパシタ72oc2を含む2つのオフセットキャパシタと、第2のフライングキャパシタ72fc2と、第2のCiAmp600m2用の、第3のオフセットキャパシタ72oc3及び第4のオフセットキャパシタ72oc4を含む別の2つのオフセットキャパシタと、をさらに含む。キャパシタの各々は、第1及び第2の端子を有する。第1及び第2のオフセットキャパシタ72oc1及び72oc2の第2の端子は、第1のCiAmp600m1の入力60m1inに接続され、第3及び第4のオフセットキャパシタ72oc3及び72oc4の第2の端子は、第2のCiAmp600m2の入力60m2inに接続される。

ビットスライスADC720は、複数のスイッチをさらに含み、これらは、「設定」及び「有効化」相を繰り返し交互に切り換える制御信号クロック720CLKによって動作可能であり、制御クロック720CLKの「設定」相の間に閉じる、「設定」スイッチ72ss1、72ss2、72ss3、72ss4、72ss5、72ss6、72ss7、72ss8、72ss9、72ss10、72ss11、72ss12、72ss13及び72ss14と、制御クロック720CLKの「有効化」相の間に閉じる、「有効化」スイッチ72es1、72es2、72es3、72es4、72ds1及び72ds2と、を含む。

ビットスライスADC720は、図13aのフィードフォワードラッチ比較器705に類似する、フィードフォワードラッチ比較器725をさらに含み、これは、一対のCiAmp600m4及び600m5を含み、これらは、キャパシタ72oc7を通して、設定スイッチ72ss12及びオフセットキャパシタ72oc5を含む任意の利得ステージ600m3と直列に接続される。さらに任意に、ラッチ比較器725は、フィードフォワード経路72ffpをさらに提供し、増幅器60m4inへの入力は、CiAmp600m5のPiPort60m5pi及びNiPort60m5niに、それぞれ、キャパシタ72ff1及び72ff2を通して容量的にフィードフォワードされ得る。

制御クロック720CLKの「設定」相の間、スイッチは、正電圧入力720in+をフライングキャパシタ72fc1及び72fc2の第1の端子に接続させ、負電圧入力720in−をフライングキャパシタ72fc1及び72fc2の第2の端子に接続させ、それにより、フライングキャパシタ72fc1及び72fc2は、アナログ差動入力電圧720in+及び720in−をサンプリングする。スイッチはさらに、第1及び第2のCiAmp600m1、600m2を、出力60m1outを第1のCiAmp600m1の入力60m1in、出力60m2outを第2のCiAmp600m2の入力60m2inにフィードバックすることによって自己バイアスさせて、続く「有効化」制御クロック相内の後続の相殺のために、それが外部1/fノイズ及びICパラメトリック変化をサンプリングするときのそれ自体の瞬時動作点を確立する。

スイッチはまたさらに、アナログ接地720Agndを、第2及び第4のオフセットキャパシタ72oc2及び72oc4の第1の端子に接続させ、かつ基準720Refを、第1及び第3のオフセットキャパシタ72oc1及び72oc3の第1の端子に接続させる。事実上、CiAmp600m1の自己バイアス電圧とアナログ接地720Agndとの間の差は、第1のオフセットキャパシタ72oc1上に蓄積され、自己バイアス電圧CiAmp600m1と基準720Refとの間の差は、第2のオフセットキャパシタ72oc2で蓄積され、CiAmp600m2の自己バイアス電圧とアナログ接地720Agndとの間の差は、第3のオフセットキャパシタ72oc3上に蓄積され、自己バイアス電圧CiAmp600m2と基準720Refとの間の差は、第2のオフセットキャパシタ72oc4で蓄積される。

比較器725において、入力Vin−720in−は、第1の端子オフセットキャパシタ72oc6に接続され、一方でCiAmp600m4及び600m5は、その出力60m4out/60m5outを、それぞれ、それ自体の入力60m4in/60m6inと接続することによって自己バイアスされる。任意の利得ステージ600m3が存在するとき、利得ステージ600m3はまた、その入力60m3inをその出力60m3outと接続することによって自己バイアスされる。

制御クロック720CLKの「有効化」相の間、スイッチは、第1のフライングキャパシタ72fc1と第1のオフセットキャパシタ72oc1または第2のオフセットキャパシタ72oc2のいずれかとを直列に接続することによって、出力60m1outをCiAmp600m1の入力60m1inに容量的に接続させ、かつ第2のフライングキャパシタ72fc2と第3のオフセットキャパシタ72oc3または第4のオフセットキャパシタ72oc4のいずれかとを直列に接続することによって、出力60m2outをCiAmp600m2の入力60m2inに容量的に接続させる。これに関して、スイッチ、即ち、スイッチ72ds1及び72ds2は、2方向スイッチであり、第1のフライングキャパシタ72fc1/72fc2の第2の端子を、第1/第3のオフセットキャパシタ72oc1/72oc4の第1の端子または第2/第4のオフセットキャパシタ72oc2/72oc3の第1の端子のうちのいずれかに選択的に接続する。

本発明のさらに好ましい実施形態において、2つのスイッチ72ds1及び72ds2は、それらの選択を決定するために、負の入力電圧720in−との正の入力電圧720in+の比較に基づいて制御される。例えば、正電圧入力720in+が負入力電圧720in−よりも大きい場合、このような条件は、スイッチ72ds1に、第1のフライングキャパシタ72fc1の第2の端子を第1のオフセットキャパシタ72oc1の第1の端子に接続させ、かつスイッチ72ds2に、第2のフライングキャパシタ72fc2の第2の端子を第3のオフセットキャパシタ72oc3の第1の端子に接続させ、正電圧入力720in+が負入力720in−未満であるとき、このような条件は、スイッチ72ds1に、第1のフライングキャパシタ72fc1の第2の端子を第2のオフセットキャパシタ72oc2の第1の端子に接続させ、かつスイッチ72ds2に、第2のフライングキャパシタ72fc2の第2の端子を第4のオフセットキャパシタ72oc4の第1の端子に接続させる。したがって、出力+720out+と出力−720out−との間の結果として生じる出力電圧は、データ720Dataの値が「1」である場合に第1及び第3のオフセットキャパシタ72oc1及び72oc3(または基準720Ref)上のオフセット電圧の減算、またはそうでなければ、第2及び第4のオフセットキャパシタ72oc2及び72oc4上のオフセット電圧の減算を含む、入力電圧+720in+と入力−720in−との間の入力電圧の整数乗算(即ち、×2)である。

結果として生じる出力電圧は、入力でサンプリングされた電圧の2倍であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

図16a及び16bは、本発明の逐次比較型差動ADC730の概略図を例示し、これは、2つのビットスライスADC720b及び720cを含み、これらの各々は、図15a及び15bに示されるADC720と同一であり、第1のビットスライス720bは、最大有効ビットから奇数データビットを生成するための第1の比較器725bを含み、一方で第2のビットスライスADC700cは、第2の最大有意ビットから偶数データビットを生成するための第2の比較器725cを含む。制御クロック730CLKは、第1のビットスライスADC720bのクロック720bCLKに直接送られ、一方でクロック730CLKは、インバータ730Invによって反転され、かつ第2のビットスライスADC720cのクロック720cCLKに送られて、180°制御相シフトを提供する。第1及び第2のビットスライスADC720b及び720cは、直列に接続され、第1のビットスライスADC720bの出力720boutは、第2のビットスライスADC720cの入力720cinに接続される。

ADC730は、クロック730CLKと、正の入力730in+と、負の入力730in−と、アナログ接地730Agndと、基準730Refと、サンプリング制御730sampと、を受信し、データ730dataを提供する。ADC730の変換ステップサイズは、基準730Refと730Agndとの間の電圧差によって表される。

制御クロック730CLK/720bCLKの第1の制御サイクルの第1の「設定」相で、サンプリング制御730sampは、サンプリングスイッチ730swに、正の入力730in+を正の入力720bin+に、負の入力730in−を第1のビットスライスADC720bの負の入力720bin−に接続させる。

制御クロック730CLK/720bCLK相が「有効化」相に入る際、正及び負の入力720bin+及び720bin−でサンプリングされた電圧に基づいて、第1のビットスライスADC720bは、奇数ビットデータ730odを通るデータストリーム730dataへの第1の奇数ビットについての最大有意ビットをデータ720bDataで生成し、結果として生じる電圧をその正及び負の出力720bout+及び720bout−でさらに提供し、これは、出力ビットデータ720bDataの値に応じて基準720bRef/730Refまたはゼロ電圧/アナログ接地720bAgnd/730Agndの減算を含む、正及び負の入力720bin+及び720bin−の間でサンプリングされた電圧の整数乗算(即ち、×2)である。制御クロック730CLK/720bCLKが「有効化」相にあるとき、制御クロック720cCLKは、「設定」相にあり、したがって、第2のビットスライスADC720cは、正及び負の入力720cin+及び720cin−で、それぞれ、第1のビットスライスADC720bの正及び負の出力720bout+及び720bout−をサンプリングする。

結果として生じる出力電圧は、入力でサンプリングされた電圧の2倍であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

制御クロック730CLKが「設定」相に入る/720cCLK相が「有効化」相に入る際、正及び負の入力720cin+及び720cin−でサンプリングされた電圧に基づいて、第2のビットスライスADC720cは、偶数ビットデータ730edを通るデータストリーム730dataへの第1の偶数ビットについての第2の最大有意ビットをデータ720cdataで生成し、結果として生じる電圧をその正及び負の出力720cout+及び720cout−でさらに提供し、これは、出力ビットデータ720cdataの値に応じて基準720cRef/730Refまたはゼロ電圧/アナログ接地720cAgnd/730Agndの減算を含む、正及び負の入力720cout+及び720cout−の間でサンプリングされた電圧の整数乗算(即ち、×2)である。制御クロック730CLKが後続の「設定」相にあるとき、第1のビットスライスADC720bは、正及び負の入力720bin+及び720bin−で、それぞれ、第2のビットスライスADC720cの正及び負の出力720cout+及び720cout−をサンプリングする。

上記のプロセスは、所望されるビット長が取得されるまで繰り返す。

図20a及び20bは、本発明のパイプライン型差動ADC760の概略図を例示し、これは、4ビットスライスADC720d1、720d2、720d3及び720d4を含み、これらの各々は、図15a及び15bに示されるビットスライスADC720と同一であり、4ビットデータ変換を生成する。ADC760は、クロック760CLKと、正及び負の入力760in+及び760in−と、アナログ接地760Agndと、基準760Refと、を受信し、データ760Dataと、正及び負の出力760out+及び760out−と、を提供する。ADC760の変換ステップサイズは、基準760Refと760Agndとの間の電圧差によって表される。

本発明の好ましい実施形態において、クロック760CLKは、「奇数」ビットである、第1及び第3のビットスライスコンパクトADC720d1及び720d3を動作させるように直接送られ、クロック760CLKは、インバータ760invによって反転され、かつ「偶数」ビットを処理するための第2及び第4のビットスライスコンパクトADC720d2及び720d4を制御/動作するために送られる。図は、4ビットADC示すが、所望に応じて、これらのステージの多くは、共に直列に接続され得、スケーラブルデータ変換器を形成することが明らかであり得る。ステージの数、キャパシタのサイズ、ノイズフロア、及びクロック速度は、任意の所与のICプロセスに対する分解能を制限するが、データ変換器は、ICプロセスノードにわたって高度にスケーラブルである。数点の設計検討が、これらの制限を強化するために含まれ得、それは、例えば、電圧スケーリング及び低減されたターンオフ電荷注入を有する専用外部電圧スイッチである。

第1のビットスライスADC720d1は、第1の奇数データまたは最大有意ビットを生成するためのものであり、第2のビットスライスADC720d2は、第2の有意ビットのためのものであり、第3のビットスライスADC720d3は、第3の有意ビットのためのものであり、第4のビットスライスADC720d4は、最小有意ビットのためのものである。

制御クロック760CLKは、クロック720d1CLK及び720d3CLKに直接送られ、一方で720d2CLK及び720d4CLKは、インバータ760invによる760CLKの反転である。4ビットスライスADC720d1、720d2、720d3及び720d4は、直列に接続され、前のビットスライスADCの正及び負の出力が、後続ADCの対応する正及び負の入力に、例えば、第1のビットスライスADC720d1の正及び負の出力720d1out+及び720d1out−が、それぞれ、第2のビットスライスADC720d2の正及び負の入力700d2in+及び700d2in−に、第2のビットスライスADC720d2の正及び負の出力720d2out+及び720d2out−が、それぞれ、第3のビットスライスADC720d3の正及び負の入力720d3in+及び720d3in−に、第3のビットスライスADC720d3の正及び負の出力720d3out+及び720d3out−が、第4のビットスライスADC720d4の正及び負の入力700d4in+及び700d4in−に、接続される。

第1のビットスライスADC720d1は、一対のCiAmp600r1及び600r2と、アナログ接地720d1Agndと、正の入力720d1in+と、負の入力720d1in−と、基準電圧720d1Refと、制御クロック720d1CLKと、正の出力720d1out+と、負の出力720d1out−と、データ出力720d1Dataと、2つのフライングキャパシタ72d1fc1及び72d1fc2と、2つのオフセットキャパシタ72d1oc1及び72d1oc2と、制御クロック720d1CLKの「設定」相の間に閉じる、「設定」スイッチ72d1ss1、72d1ss2、72d1ss3、72d1ss4、72d1ss5、72d1ss6、72d1ss7、72d1ss8、72d1ss9、72d1ss10、72d1ss11及び72d1ss12と、制御クロック720d1CLKの「有効化」相の間に閉じる、「有効化」スイッチ72d1es1及び72d1es2と、を備える。

比較器725d1は、CiAmp600r4及び600r5を備え、これらは、キャパシタ72d1oc7と、制御クロック720d1CLKの「設定」相の間に閉じる、「設定」スイッチ72d1ss13、72d1ss15及び72d1ss16と、制御クロック720d1CLKの「有効化」相の間に閉じる、「有効化」スイッチ72d1es3及び72d1es4と、を通して、設定スイッチ72d1ss14(制御クロック720d1CLKの「設定」相の間に閉じる)及びオフセットキャパシタ72d1oc5を含む任意の利得ステージ600r3と直列に接続される。さらに任意に、比較器725d1は、フィードフォワード経路72d1ffpを提供し得、増幅器600r4への入力は、CiAmp600r5のPiPort60r5pi及びNiPort60r5niに、それぞれ、キャパシタ72d1ff1及び72d1ff2を通して容量的にフィードフォワードされ得る。

第2のビットスライスADC720d2は、一対のCiAmp600s1及び600s2と、アナログ接地720d2Agndと、正の入力720d2in+と、負の入力720d2in−と、基準電圧720d2Refと、制御クロック720d2CLKと、正の出力720d2out+と、負の出力720d2out−と、データ出力720d2Dataと、2つのフライングキャパシタ72d2fc1及び72d2fc2と、2つのオフセットキャパシタ72d2oc1及び72d2oc2と、制御クロック720d2CLKの「設定」相の間に閉じる、「設定」スイッチ72d2ss1、72d2ss2、72d2ss3、72d2ss4、72d2ss5、72d2ss6、72d2ss7、72d2ss8、72d2ss9、72d2ss10、72d2ss11及び72d2ss12と、制御クロック720d2CLKの「有効化」相の間に閉じる、「有効化」スイッチ72d2es1及び72d2es2と、を備える。

比較器725d2は、CiAmp600s4及び600s5を備え、これらは、キャパシタ72d2oc7と、制御クロック720d2CLKの「設定」相の間に閉じる、「設定」スイッチ72d2ss13、72d2ss15及び72d2ss16と、制御クロック720d2CLKの「有効化」相の間に閉じる、「有効化」スイッチ72d2es3及び72d2es4と、を通して、設定スイッチ72d2ss14(制御クロック720d2CLKの「設定」相の間に閉じる)及びオフセットキャパシタ72d2oc5を含む任意の利得ステージ600s3と直列に接続される。さらに任意に、比較器725d2は、フィードフォワード経路72d2ffpを提供し得、増幅器600s4への入力は、CiAmp600s5のPiPort60s5pi及びNiPort60s5niに、それぞれ、キャパシタ72d2ff1及び72d2ff2を通して容量的にフィードフォワードされ得る。

第3のビットスライスADC720d3は、一対のCiAmp600t1及び600t2と、アナログ接地720d3Agndと、正の入力720d3in+と、負の入力720d3in−と、基準電圧720d3Refと、制御クロック720d3CLKと、正の出力720d3out+と、負の出力720d3out−と、データ出力720d3Dataと、2つのフライングキャパシタ72d3fc1及び72d3fc2と、2つのオフセットキャパシタ72d3oc1及び72d3oc2と、制御クロック720d3CLKの「設定」相の間に閉じる、「設定」スイッチ72d3ss1、72d3ss2、72d3ss3、72d3ss4、72d3ss5、72d3ss6、72d3ss7、72d3ss8、72d3ss9、72d3ss10、72d3ss11及び72d3ss12と、制御クロック720d3CLKの「有効化」相の間に閉じる、「有効化」スイッチ72d3es1及び72d3es2と、を備える。

比較器725d3は、CiAmp600t4及び600t5を備え、これらは、キャパシタ72d3oc7と、制御クロック720d3CLKの「設定」相の間に閉じる、「設定」スイッチ72d3ss13、72d3ss15及び72d3ss16と、制御クロック720d3CLKの「有効化」相の間に閉じる、「有効化」スイッチ72d3es3及び72d3es4と、を通して、設定スイッチ72d3ss14(制御クロック720d3CLKの「設定」相の間に閉じる)及びオフセットキャパシタ72d3oc5を含む任意の利得ステージ600t3と直列に接続される。さらに任意に、比較器725d3は、フィードフォワード経路72d3ffpを提供し得、増幅器600t4への入力は、CiAmp600t5のPiPort60t5pi及びNiPort60t5niに、それぞれ、キャパシタ72d3ff1及び72d3ff2を通して容量的にフィードフォワードされ得る。

第4のビットスライスADC720d4は、一対のCiAmp600u1及び600u2と、アナログ接地720d4Agndと、正の入力720d4in+と、負の入力720d4in−と、基準電圧720d4Refと、制御クロック720d4CLKと、正の出力720d4out+と、負の出力720d4out−と、データ出力720d4Dataと、2つのフライングキャパシタ72d4fc1及び72d4fc2と、2つのオフセットキャパシタ72d4oc1及び72d4oc2と、制御クロック720d4CLKの「設定」相の間に閉じる、「設定」スイッチ72d4ss1、72d4ss2、72d4ss3、72d4ss4、72d4ss5、72d4ss6、72d4ss7、72d4ss8、72d4ss9、72d4ss10、72d4ss11及び72d4ss12と、制御クロック720d4CLKの「有効化」相の間に閉じる、「有効化」スイッチ72d4es1及び72d4es2と、を備える。

比較器725d4は、CiAmp600u4及び600u5を備え、これらは、キャパシタ72d4oc7と、制御クロック720d4CLKの「設定」相の間に閉じる、「設定」スイッチ72d4ss13、72d4ss15及び72d4ss16と、制御クロック720d4CLKの「有効化」相の間に閉じる、「有効化」スイッチ72d4es3及び72d4es4と、を通して、設定スイッチ72d4ss14(制御クロック720d4CLKの「設定」相の間に閉じる)及びオフセットキャパシタ72d4oc5を含む任意の利得ステージ600u3と直列に接続される。さらに任意に、比較器725d4は、フィードフォワード経路72d4ffpを提供し得、増幅器600u4への入力は、CiAmp600u5のPiPort60u5pi及びNiPort60u5niに、それぞれ、キャパシタ72d4ff1及び72d4ff2を通して容量的にフィードフォワードされ得る。

動作中、制御クロック760CLK/720d1CLKの「設定」相の間、第1のビットスライスADC720d1は、正及び負の入力760in+及び760in−を、それぞれ、対応する正及び負の入力720d1in+及び720d1in−でサンプリングして、データ720d1dataで最大有効ビット760B1をデータストリーム760dataに対して生成する。制御クロック760CLK/720d1CLK相が「有効化」に入る際、第1のビットスライスADC720d1は、その正及び負の出力720d1out+及び720d1out−で結果として生じる電圧を提供し、これは、生成されたビット値720d1dataが「1」である場合に基準760Ref/720d1Ref、または生成されたビット値720d1dataが「0」である場合にアナログ接地760Agnd/720d1Agnd(またはゼロ)のいずれかを除算することを含む、正及び負の入力720d1in+及び720d1in−でサンプリングされた電圧の整数乗算(即ち、×2)である。第1のビットスライスADC720d1は、データ720d1dataに対して、サンプリングされた電圧がアナログ接地720d1Agndを超える場合に「1」、そうでなければ「0」を生成する。

第2のビットスライスADC720d2は、データ720d2dataで第2の最大有効ビット760B2をデータストリーム760dataに対して生成するために、制御クロック720d2CLK(クロック760CLKの反転)の「設定」相の間、第1のビットスライスADC720d1の正及び負の出力720d1out+及び720d1out−をサンプリングする。制御クロック720d2CLK相が「有効化」に入る際、第2のビットスライスADC720d2は、正及び負の出力720d2out+及び720d2out−で結果として生じる電圧を提供し、これは、生成されたビット値720d2dataが「1」である場合に基準720d2Ref、または生成されたビット値720d2dataが「0」である場合にアナログ接地720d2Agnd(またはゼロ)のいずれかを除算することを含む、正及び負の入力720d2in+及び720d2in−でサンプリングされた電圧の整数乗算(即ち、×2)である。第2のビットスライスADC720d2は、データ720d2dataに対して、サンプリングされた電圧がアナログ接地720d2Agndを超える場合に「1」、そうでなければ「0」を生成する。

第3のビットスライスADC720d3は、データ720d3dataで第3の最大有効ビット760B3をデータストリーム760dataに対して生成するために、制御クロック720d3CLK/760CLKの「設定」相の間、第2のビットスライスADC720d2の正及び負の出力720d2out+及び720d2out−をサンプリングする。制御クロック720d3CLK相が「有効化」に入る際、第3のビットスライスADC720d3は、正及び負の出力720d3out+及び720d3out−で結果として生じる電圧を提供し、これは、生成されたビット値720d3dataが「1」である場合に基準720d3Ref、または生成されたビット値720d3dataが「0」である場合にアナログ接地720d3Agnd(またはゼロ)のいずれかを除算することを含む、正及び負の入力720d3in+及び720d3in−でサンプリングされた電圧の整数乗算(即ち、×2)である。第3のビットスライスADC720d3は、データ720d3dataに対して、サンプリングされた電圧がアナログ接地720d3Agndを超える場合に「1」、そうでなければ「0」を生成する。

第4のビットスライスADC720d4は、データ720d4dataで最小有効ビット760B4をデータストリーム760dataに対して生成するために、制御クロック720d4CLK(クロック760CLKの反転)の「設定」相の間、第3のビットスライスADC720d3の正及び負の出力720d3out+及び720d3out−をサンプリングする。制御クロック720d4CLK相が「有効化」に入る際、第4のビットスライスADC720d4は、正及び負の出力720d4out+及び720d4out−で結果として生じる電圧を提供し、これは、生成されたビット値720d4dataが「1」である場合に基準720d4Ref、または生成されたビット値720d4dataが「0」である場合にアナログ接地720d4Agnd(またはゼロ)のいずれかを除算することを含む、正及び負の入力720d4in+及び720d4in−でサンプリングされた電圧の整数乗算(即ち、×2)である。第4のビットスライスADC720d4は、データ720d4dataに対して、サンプリングされた電圧がアナログ接地720d4Agndを超える場合に「1」、そうでなければ「0」を生成する。

結果として生じる出力電圧は、本実施形態において変換の各ステージで、入力でサンプリングされた電圧の2倍であるが、しかしながら、任意に、このような利得は、例えば、2つよりも多いフライングキャパシタを有することによって変化され得る。例えば、3倍の利得は、追加のフライングキャパシタ(したがって、合計3つのフライングキャパシタ)を加えることによって実現され得る。言い換えると、出力での電利得の大きさは、フライングキャパシタの数に比例する。

見られるように、パイプライン型は、そのノイズフロアが許容する限り、より多くのビット、即ち、6、8、10、12以上を生成するように容易に拡大され得る。

図21は、図14a及び14bに示される16ビット単一エンド逐次比較型ADC710の代表的なアナログ信号及びタイミング図1000である。プロットは、4つの領域に分割される。1)論理レベルタイミングが、下位領域1001であり、2)2つのビットスライスステージ間の両方の内部アナログ電圧残差1002、3)2つのビットスライスステージの各々からのADC論理データ出力1003、及び4)平均電力消費1004である。

X軸は、時間であり、1つの16ビットアナログデジタル変換を行うために使用される1MHzクロック窓の8サイクルを含む18μs〜34μsを進む。1000内のサンプル入力電圧論理制御信号は、ハーフクロック幅である。1001内の様々なトレース電圧スケールは、各トレースに対して個々に論理0及び1である。ADC入力は、この時間窓の間、アナログ入力電圧を取得及び記録する。使用される瞬時アパーチャ時間点は、このサンプル論理信号1001aの立ち下がりエッジである。第1または奇数データビットスライスデータ変換器ステージのための制御クロック論理信号は、1001bである。このクロック1001bが高いとき、この奇数ビットスライスは、動作のその「設定」相に置かれ、このクロックが低いとき、ビットスライスは、動作の「有効化」相で動作されて、図14bのそのアナログ残差出力700boutを生成し、かつそれを偶数ビットスライスステージ入力700cinに通過させる。

第1または奇数ステージ比較器出力710odは、1001cである。比較器は、入力信号700binが半分よりも上または下のいずれかであるかどうかを判定する。ハーフスケールは、Agnd 710Agnd電圧であり、ゼロスケールは、Ref電圧710Refである。

図23は、これらの電圧関係を抽象的に図示する。比較器波形1001cは、比較器の「設定」モードを網羅するように中心を通る太字の線を有し、したがって、比較器活動に焦点をあてる。これらの波形に使用される比較器は、図14bに示されるラッチング比較器705bの代わりに、トラッキング比較器である。6ステージトラッキング比較器が本実施例のために使用されたが、これは、信号がインバータチェーンを通って伝播する間に、より少ない、少し上下に揺れて処理されるアナログ電圧の活動を示すことによる。いずれの場合においても、比較器出力は、制御クロックの「設定」相の終了時に受け入れられるかまたはラッチされる。このトラッキング比較器はまた、最大の24μW電力ドレイン波形1004内に含まれた電力ドレインを2倍した。電力はまた、高いが、これは、180nmの全デジタルIC技術ノードがこれらの実施例に使用されたことによる。また、1.8ボルト技術が1.0ボルトで丁度良く働き、CiFET増幅器が閾値電圧制限されないことを示す200mV電源に下がって動作を継続することに留意されたい。1.0〜1.2ボルトで働くように設計されるナノスケール技術は、全ての方法において非常に良好に動作する。

図21の第2の波形グループ1002は、互いに重ね合わされた奇数700b及び偶数700cビットスライスの両方のアナログ電圧出力である。波形1002の電圧スケールは、Agndの周囲で±Refである。波形の破線部は、奇数ビットスライス残差電圧出力700boutであり、波形の点線部は、偶数残差出力700coutである。太い中心線は、アナログ電圧がAgndにあるアナログ電圧の「設定」相を隠す。残差電圧1002aがAgndの下にあるとき、関連する比較器出力1001cが低く駆動され、残差電圧がAgndの上にあるとき、関連する比較器出力が高く駆動される。

波形の第3グループ1003は、破線の奇数710odデータ論理出力信号1003aであり、点線波形1001aは、偶数データ出力710edである。

図21の最上位の波形1000は、約24μワットの電力消費を示す論理を含む、ADC全体の消費電力が平均化された電力である。平均電力は、数値平均化アルゴリズムのため、初期において平坦ではなかった。

図22は、図12a及び12bに示される16ビット差動逐次比較型DACの代表的なアナログ信号及びタイミング図1100である。プロットは、4つの領域に分割される。1)論理レベルタイミングが、下位領域1101であり、2)2つのビットスライスステージ間の両方の内部アナログ電圧残差1102、3)追加のサンプル及びホールド出力バッファステージによって取得された最終DAC出力電圧1103、及び4)平均電力消費1104である。

X軸は、時間であり、16ビットデジタルアナログ変換のための1MHzクロック窓の8サイクルを含む37μs〜54μsを進む。余分なハーフサイクルは、1つの変換サイクルから奇数変換ステージ930aをオフセットなしまたはハーフスケールDAC出力電圧オフセットのいずれかに初期化するために使用される隣接変換ステージ930aまでの変換重複部である。1100の初期化変換1101a論理入力制御信号は、余分なハーフクロックサイクル時間である。1101内のトレース電圧スケールは、各トレースに対して個々に論理0及び1である。

個々のビットスライスDAC差動出力930aout+〜930aout−(aは、奇数である)、及び930bout+〜930bout−(bは、偶数である)は、窓1002内にプロットされ、これは、−2×Ref〜+2×Refの±範囲を有するAgndを中心とする差動電圧スケールを使用し、これは、アナログ変遷がプロットの外で切り取られないように拡張された。DACは、CiAmpが、アナログ応答を良好に見るために、それらの極端な約1億の電圧利得に対して意図的に補償されていることにより、図21のADCよりも高い環状電圧ピークを有する。奇数ビットスライスアナログ出力は、複合プロットの破線部分として示され、偶数は、点線部分として示される。太い中心線は、各電圧部分の「設定」部分を網羅するようにAgnd中点であり、DAC電圧蓄積に焦点をあてる。奇数1101c及び偶数1101eデータビット入力は、DAC電圧蓄積配列内での電圧の加算または減算を制御する。これらの論理信号から電圧信号への重なった方向指示矢印は、どのデータビットが各逐次DAC電圧平坦域に導く上昇または下降ステップのいずれかの原因になるかを指示する。オフセット=0の論理制御は、ハーフスケールオフセット電圧制御を含むことが所望される場合、前のデータビットから伝わる。図10a、10b、12a、及び12bの逐次比較型DACは、ゼロに実配線されたこのオフセットを有し、一方で図17a、17b、18a、及び18bのパイプライン型DACは、最終的なDAC出力電圧内のプログラム可能なハーフスケールオフセット電圧含有を例示する。

第3のプロット窓1103は、過剰に拡大された出力電圧更新であり、約5μvステップの精度目標及び新しいDAC出力電圧が更新される時間を示す。これは、DAC出力電圧を変換の間に一定に保持するために使用される、DAC出力上の追加のサンプル及びホールド増幅器である。

最上位の波形1104は、制御論理並びにサンプル及びホールド出力増幅器を含むDACの平均電力である。この実施例について、11μWであった。平均電力は、数値平均化アルゴリズムのため、初期において平坦ではなかった。

上記に見られるように、本発明の2相データ変換器2000、900、910、930、940、960、9A0、700、710、720、730、750及び760は、一般的なタイミング規則を考慮すると、「有効化」スイッチを閉じる前にまず「設定」スイッチを開く、またはその逆によって、動作フェーズ、即ち、「設定」相と「有効化」相との間の分離を常に維持する。回路2000、900、910、930、940、960、9A0、700、710、720、730、750、及び760が、論理速度で動作するので、インバータ遅延のみが必要である。また、ターンオフ電荷結合誤差が相補スイッチ制御論理信号によって最大限相殺されるように、伝送ゲートスイッチのP及びNチャネルトランジスタの両方を駆動することが有益である。スイッチターンオフ電荷結合差の約半分は、関連する容量上で取得され、キャパシタのサイズ対精度を指定する。内部データ変換器電圧スイングが、中点アナログ接地「Agnd」から遠いほど、この誤差はより高く寄与する。この信号振幅依存は、それらが固定「Ref」電圧の「Agnd」の近くで常に動作するので、オフセットキャパシタに対する因子ではない。高分解能用途について、スイッチ電荷注入誤差は、図23に抽象的に示されるように、同一の大きな内部信号動作電圧で低減された利得誤差寄与と共により大きな内部信号スイングで有意になる。

Claims (55)

  1. アナログ入力、アナログ接地、データ変換のための基準、及び結果として生じる出力電圧を生成するための1または0のいずれかの値を有するデータビットを受信する、電荷に基づくデジタルアナログ変換器(DAC)であって、
    a.入力及び出力を有する反転増幅器と、
    b.複数のフライングキャパシタと、
    c.第1及び第2のオフセットキャパシタと、
    d.第1及び第2の相を有する制御信号によって動作可能なスイッチと、
    を備え、
    前記制御信号が前記第1の相にあるとき、前記スイッチは、前記反転増幅器の前記入力及び出力を接続することによって、前記反転増幅器に、自己バイアスさせ、前記複数のフライングキャパシタを、前記アナログ入力の電圧をサンプリングするために直列に接続させ、前記第1のオフセットキャパシタに、前記反転増幅器の自己バイアス電圧と前記基準との間の第1の差動電圧を蓄積させ、かつ前記第2のオフセットキャパシタに、前記反転増幅器の前記自己バイアス電圧と前記アナログ接地との間の第2の差動電圧を蓄積させ、
    前記制御信号が前記第2の相にあるとき、前記スイッチは、前記第1及び第2のフライングキャパシタを、前記複数のフライングキャパシタの数によって前記アナログ入力の電圧を分割するように並列に接続させ、前記並列に接続された前記複数のフライングキャパシタを、前記DACの前記出力を提供するために、前記データビットが1である場合に第1のオフセット電圧を加えるように前記第1のオフセットキャパシタと、または前記データビットが0である場合に前記第2の差動電圧を加えるように前記第2のオフセットキャパシタとさらに接続して、前記結果として生じる出力電圧を生成するために前記反転増幅器の前記出力から前記入力に容量性フィードバックを形成する、DAC。
  2. 前記反転増幅器は、相補ペアの電流電界効果トランジスタを備える、請求項1に記載のDAC。
  3. 相補ペアの電流電界効果トランジスタの各々は、P型及びN型電流電界効果トランジスタを備え、正電源に接続されている前記P型電流電界効果トランジスタのソース端子と、一緒に接続されている前記P型及びN型電流電界効果トランジスタのドレイン端子と、負電源に接続されている前記N型電流電界効果トランジスタのソース端子とを有し、前記P型及びN型電流電界効果トランジスタのゲート端子は、一緒に接続されて入力を形成し、前記P型及びN型電流電界効果トランジスタの前記接続されたゲート端子は、各ペアについての出力を形成する、請求項2に記載のDAC。
  4. 前記P型電流電界効果トランジスタは、前記P型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのP型電流ポートを備え、前記N型電流電界効果トランジスタは、前記N型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのN型電流ポートを備える、請求項3に記載のDAC。
  5. 前記反転増幅器は、少なくとも3つの相補ペアの前記P型及びN型電流電界効果トランジスタを備え、これらは、前記少なくとも3つの相補ペアのうちの後続ペアの入力に接続されている前記少なくとも3つの相補ペアのうちの前のペアの出力を有することによって直列に接続されている、請求項4に記載のDAC。
  6. 前記複数の前記フライングキャパシタの前記数は、2である、請求項1に記載のDAC。
  7. 結果として生じる出力電圧を生成するための偶数ビット長のデータのための電荷に基づく逐次比較型デジタルアナログ変換器(DAC)であって、
    第1の電荷に基づく第1のビットスライスデジタルアナログ変換器及び第2の電荷に基づく第2のビットスライスデジタルアナログ変換器を備え、前記第1及び第2のビットスライスデジタルアナログ変換器の各々が、第1及び第2の相を有する制御クロックによって動作可能であり、
    前記第1及び第2の電荷に基づくビットスライスデジタルアナログ変換器は、180°の同期外れで動作されるように構成され、かつ前記第1のビットスライスデジタルアナログ変換器の出力を前記第2のビットスライスデジタルアナログ変換器の入力に接続することによって直列に接続され、これによって、前記データの最下位ビットからの2ビット毎について、前記第1のビットスライスデジタルアナログ変換器は、前記第2のビットスライスデジタルアナログ変換器よりも1つ少ない前記2ビット毎の有効ビットを処理し、前記2ビット毎の各々が、1または0の値を有し、
    前記第1及び第2の電荷に基づくビットスライスデジタルアナログ変換器の各々は、前記制御クロックの前記第1の相の間には、入力、アナログ接地、並びに基準電圧を受信し、前記制御クロックの前記第2の相の間には、前記2ビット毎の対応するビットデータに基づいて、前記ビットデータが1であるときに基準電圧、または前記ビットデータが0であるときにアナログ接地もしくは0のいずれかの加算を伴う前記入力電圧の整数除算である出力を提供するように構成され、
    前記第2のビットスライスデジタルアナログ変換器の前記出力は、前記データの後続2ビットを処理するために前記第1のビットスライスデジタルアナログ変換器の前記入力にフィードバックされるか、または前記DACの前記結果として生じる出力電圧である、DAC。
  8. 前記第1及び第2のビットスライスデジタルアナログ変換器の各々は、反転増幅器と、複数のフライングキャパシタと、第1及び第2のオフセットキャパシタと、前記制御信号に対して動作可能な複数のスイッチと、を備える、請求項7に記載のDAC。
  9. a.前記制御信号が前記第1の相にあるとき、前記複数のスイッチは、前記入力電圧をサンプリングするために、前記複数のフライングキャパシタを直列に接続させ、前記反転増幅器の前記出力を前記入力に直接フィードバックすることによって、前記反転増幅器に自己バイアスさせ、前記第1のオフセットキャパシタに、前記反転増幅器の前記自己バイアス電圧と前記基準との間の差動電圧を蓄積させ、前記第2のオフセットキャパシタに、前記反転増幅器の前記自己バイアス電圧と前記アナログ接地との間の差動電圧を蓄積させ、
    b.前記制御信号が前記第2の相にあるとき、前記複数のスイッチは、前記サンプリングされた入力電圧を前記数で分割するために前記複数のフライングキャパシタを並列に接続させ、前記並列に接続されたフライングキャパシタを、前記ビットデータが1である場合に前記第1のオフセットキャパシタと直列に、または前記ビットデータが0である場合に前記第2のオフセットキャパシタと直列に、のいずれかにおいて、前記結果として生じる出力電圧を生成するために前記反転増幅器の前記入力と前記出力との間でさらに接続させる、請求項8に記載のDAC。
  10. 前記反転増幅器は、相補ペアの電流電界効果トランジスタを備える、請求項9に記載のDAC。
  11. 相補ペアの電流電界効果トランジスタの各々は、P型及びN型電流電界効果トランジスタを備え、正電源に接続されている前記P型電流電界効果トランジスタのソース端子と、一緒に接続されている前記P型及びN型電流電界効果トランジスタのドレイン端子と、負電源に接続されている前記N型電流電界効果トランジスタのソース端子とを有し、前記P型及びN型電流電界効果トランジスタのゲート端子は、一緒に接続されて入力を形成し、前記P型及びN型電流電界効果トランジスタの前記接続されたゲート端子は、各ペアについての出力を形成する、請求項10に記載のDAC。
  12. 前記P型電流電界効果トランジスタは、前記P型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのP型電流ポートを備え、前記N型電流電界効果トランジスタは、前記N型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのN型電流ポートを備える、請求項11に記載のDAC。
  13. 前記反転増幅器は、少なくとも3つの相補ペアの前記P型及びN型電流電界効果トランジスタを備え、これらは、前記少なくとも3つの相補ペアのうちの後続ペアの入力に接続されている前記少なくとも3つの相補ペアのうちの前のペアの出力を有することによって直列に接続されている、請求項12に記載のDAC。
  14. 前記フライングキャパシタの前記数は、2である、請求項9に記載のDAC。
  15. データを変換するためのデジタルアナログ変換器であって、直列に接続された複数のビットスライスデジタルアナログ変換器(DAC)を備え、前記ビットスライスデジタルアナログ変換器の各々が、入力電圧、基準電圧、アナログ接地、第1及び第2の相を有する制御クロック、及び対応するデータビットであって、前記対応するデータビットに対して結果として生じる出力電圧を生成するための値「1」または「0」を有する、対応するデータビットを受信し、
    前記DACのうちの前のDACが、後続のDACよりも1つ少ない前記データの有効ビットを処理し、前記DACの前記前のDAC及び前記後続のDACが、前記制御クロックで180°の位相差で動作され、これによって、前記後続のDACが、前記前のDACから前記結果として生じる出力電圧をサンプリングし、前記デジタルアナログ変換器の各々が、
    a.複数のフライングキャパシタと、
    b.第1及び第2オフセットキャパシタと、
    c.反転増幅器と、
    d.第1及び第2の相を有する制御クロックによって動作可能な複数のスイッチと、を備え、
    前記制御クロックの前記第1の相の間、前記複数のスイッチは、前記複数のフライングキャパシタを、前記アナログ接地を基準にして前記入力電圧を蓄積するために直列に接続させ、前記反転増幅器の前記入力から前記出力への直接フィードバックを確立することによって、前記反転増幅器に、自己バイアスさせ、前記第1のオフセットキャパシタに、前記反転増幅器の前記自己バイアス電圧と前記基準との差を蓄積させ、かつ前記第2のオフセットキャパシタに、前記反転増幅器の前記自己バイアス電圧と前記アナログ接地との間の差を蓄積させ、
    前記制御の第2の相の間、前記複数のスイッチは、前記複数のフライングキャパシタを、前記フライングキャパシタの数によって入力電圧の整数除算を出力するために並列に接続させ、前記並列に接続されたフライングキャパシタを、前記対応するデータビットの前記値が「1」である場合に前記第1のオフセットキャパシタと、または前記対応するデータビットの前記値が「0」である場合に前記第2のオフセットキャパシタと、前記結果として生じる出力電圧を生成するために前記反転増幅器の前記入力と前記出力との間で直列に接続させる、DAC。
  16. 前記反転増幅器は、相補ペアの電流電界効果トランジスタを備える、請求項15に記載のDAC。
  17. 相補ペアの電流電界効果トランジスタの各々は、P型及びN型電流電界効果トランジスタを備え、正電源に接続されている前記P型電流電界効果トランジスタのソース端子と、一緒に接続されている前記P型及びN型電流電界効果トランジスタのドレイン端子と、負電源に接続されている前記N型電流電界効果トランジスタのソース端子とを有し、前記P型及びN型電流電界効果トランジスタのゲート端子は、一緒に接続されて入力を形成し、前記P型及びN型電流電界効果トランジスタの前記接続されたゲート端子は、各ペアについての出力を形成する、請求項16に記載のDAC。
  18. 前記P型電流電界効果トランジスタは、前記P型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのP型電流ポートを備え、N型電流電界効果トランジスタは、前記N型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのN型電流ポートを備える、請求項17に記載のDAC。
  19. 前記反転増幅器は、少なくとも3つの相補ペアの前記P型及びN型電流電界効果トランジスタを備え、これらは、前記少なくとも3つの相補ペアのうちの後続ペアの入力に接続されている前記少なくとも3つの相補ペアのうちの前のペアの出力を有することによって直列に接続されている、請求項18に記載のDAC。
  20. アナログ電圧から偶数ビット長データに変換するための電荷に基づく逐次比較型アナログデジタル変換器(ADC)であって、
    第1の電荷に基づく第1のビットスライスアナログデジタル変換器及び第2の電荷に基づく第2のビットスライスアナログデジタル変換器であって、
    前記第1及び第2のビットスライスアナログデジタル変換器の各々が、第1及び第2の相を有する制御クロックによって動作可能であり、かつ前記制御クロックの前記第1の相の間には、入力、アナログ接地、並びに基準電圧を受信し、前記制御クロックの前記第2の相の間には、前記入力電圧を前記基準電圧と比較するための比較器であって、前記入力電圧が前記基準を超過する場合にビット値「1」を生成し、一方で前記入力電圧が前記基準よりも小さい場合にビット値「0」を生成し、前記ビット値に基づいて、前記ビット値が1であるときに前記基準電圧、または前記ビットデータ値が0であるときにアナログ接地もしくは0のいずれかの加算を伴う前記入力電圧の整数乗算である出力を提供するように構成された、比較器と、を備え、
    前記第1及び第2のビットスライスアナログデジタル変換器は、180°の位相差による同期外れで動作されるように構成され、かつ前記第1のビットスライスアナログデジタル変換器の出力を前記第2のビットスライスアナログデジタル変換器の入力に接続することによって直列に接続され、これによって、前記第1のビットスライスアナログデジタル変換器は、前記第2のビットスライスアナログデジタル変換器よりも1つ多い2ビット毎の有効ビットを生成し、
    前記第2のビットスライスアナログデジタル変換器の前記出力は、前記データの後続2ビットを処理するために前記第1のビットスライスアナログデジタル変換器の前記入力にフィードバックされる、ADC。
  21. 前記第1及び第2のビットスライスADCの各々は、反転増幅器と、複数のフライングキャパシタと、第1及び第2のオフセットキャパシタと、制御信号に対して動作可能な複数のスイッチと、を備える、請求項20に記載のADC。
  22. a.前記制御信号が前記第1の相にあるとき、前記複数のスイッチは、前記入力電圧をサンプリングするために、前記複数のフライングキャパシタを並列に接続させ、前記反転増幅器の前記出力を前記入力に直接フィードバックすることによって、前記反転増幅器に、自己バイアスさせ、前記第1のオフセットキャパシタに、前記反転増幅器の前記自己バイアス電圧と前記基準との間の差動電圧を蓄積させ、前記第2のオフセットキャパシタに、前記反転増幅器の前記自己バイアス電圧と前記アナログ接地との間の差動電圧を蓄積させ、
    b.前記制御信号が前記第2の相にあるとき、前記複数のスイッチは、前記サンプリングされた入力電圧を前記数で乗算するために前記複数のフライングキャパシタを直列に接続させ、前記直列に接続されたフライングキャパシタを、前記対応するビット値が「1」であるときに前記第1のオフセットキャパシタに対して直列に、または前記対応するビット値が「0」であるときに前記第2のオフセットキャパシタに対して直列に、のいずれかにおいて、前記結果として生じる出力電圧を生成するために前記反転増幅器の前記入力と前記出力との間でさらに接続させる、請求項21に記載のADC。
  23. 前記反転増幅器は、相補ペアの電流電界効果トランジスタを備える、請求項22に記載のADC。
  24. 相補ペアの電流電界効果トランジスタの各々は、P型及びN型電流電界効果トランジスタを備え、正電源に接続されている前記P型電流電界効果トランジスタのソース端子と、一緒に接続されている前記P型及びN型電流電界効果トランジスタのドレイン端子と、負電源に接続されている前記N型電流電界効果トランジスタのソース端子とを有し、前記P型及びN型電流電界効果トランジスタのゲート端子は、一緒に接続されて入力を形成し、前記P型及びN型電流電界効果トランジスタの前記接続されたゲート端子は、各ペアについての出力を形成する、請求項23に記載のADC。
  25. 前記P型電流電界効果トランジスタは、前記P型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのP型電流ポートを備え、前記N型電流電界効果トランジスタは、前記N型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのN型電流ポートを備える、請求項24に記載のADC。
  26. 前記反転増幅器は、少なくとも3つの相補ペアの前記P型及びN型電流電界効果トランジスタを備え、これらは、前記少なくとも3つの相補ペアのうちの後続ペアの入力に接続されている前記少なくとも3つの相補ペアのうちの前のペアの出力を有することによって直列に接続されている、請求項25に記載のADC。
  27. 前記フライングキャパシタの前記数は、2である、請求項26に記載のADC。
  28. 前記比較器は、
    a.第1のキャパシタと、
    b.第2のキャパシタを通して共に容量結合された第1及び第2の反転増幅器と、
    c.前記制御クロックによって動作可能な複数のスイッチと、を備え、
    前記制御クロックの前記第1の相の間、前記スイッチは、前記第1及び第2の反転増幅器に、前記第1の反転増幅器の出力を入力に、及び前記第2の反転増幅器の出力を入力にフィードバックすることによって自己バイアスさせ、かつ前記第1のキャパシタに、前記第1の反転増幅器の前記自己バイアス電圧と前記アナログ接地との間の差動電圧を蓄積させ、
    前記制御クロックの前記第2の相の間、前記スイッチは、前記第2の反転増幅器の前記出力を、前記第1の反転増幅器の前記入力にフィードバックさせ、かつ前記入力電圧を、前記対応するビットデータを生成するために、前記第1のキャパシタを通して前記反転増幅器の前記入力と容量結合させる、請求項26に記載のADC。
  29. 電荷に基づくアナログデジタル変換器(ADC)であって、直列に接続された複数のビットスライスアナログデジタル変換器を備え、前記ビットスライスデジタルアナログ変換器の各々が、入力電圧、基準電圧、アナログ接地、第1及び第2の相を有する制御クロック、及び対応するデータビットであって、前記対応するデータビットに対して結果として生じる出力電圧を生成するための値「1」または「0」を有する、対応するデータビットを受信し、
    前記DACのうちの前のDACが、後続のDACよりも1つ少ない前記データの有効ビットを処理し、前記DACのうちの前記前のDAC及び前記後続のDACが、前記制御クロックで180°の位相差で動作され、これによって、前記後続のDACが、前記前のDACから前記結果として生じる出力電圧をサンプリングし、前記アナログデジタル変換器の各々が、
    a.複数のフライングキャパシタと、
    b.第1及び第2オフセットキャパシタと、
    c.反転増幅器と、
    d.第1及び第2の相を有する制御クロックによって動作可能な複数のスイッチと、を備え、
    前記制御クロックの前記第1の相の間、前記複数のスイッチは、前記複数のフライングキャパシタを、前記アナログ接地を基準にして前記入力電圧を蓄積するために直列に接続させ、前記反転増幅器の前記入力から前記出力への直接フィードバックを確立することによって、前記反転増幅器に、自己バイアスさせ、前記第1のオフセットキャパシタに、前記反転増幅器の前記自己バイアス電圧と前記基準との差を蓄積させ、かつ前記第2のオフセットキャパシタに、前記反転増幅器の前記自己バイアス電圧と前記アナログ接地との間の差を蓄積させ、
    前記制御の前記第2の相の間、前記複数のスイッチは、前記複数のフライングキャパシタを、前記フライングキャパシタの数によって前記サンプリングされた入力電圧の整数除算を出力するために並列に接続させ、前記並列に接続されたフライングキャパシタを、前記対応するデータビットの前記値が「1」である場合に前記第1のオフセットキャパシタと、または前記対応するデータビットの前記値が「0」である場合に前記第2のオフセットキャパシタと、前記結果として生じる出力電圧を生成するために直列に接続させる、ADC。
  30. 前記反転増幅器は、相補ペアの電流電界効果トランジスタを備える、請求項29に記載のADC。
  31. 相補ペアの電流電界効果トランジスタの各々は、P型及びN型電流電界効果トランジスタを備え、正電源に接続されている前記P型電流電界効果トランジスタのソース端子と、一緒に接続されている前記P型及びN型電流電界効果トランジスタのドレイン端子と、負電源に接続されている前記N型電流電界効果トランジスタのソース端子とを有し、前記P型及びN型電流電界効果トランジスタのゲート端子は、一緒に接続されて入力を形成し、前記P型及びN型電流電界効果トランジスタの前記接続されたゲート端子は、各ペアについての出力を形成する、請求項30に記載のADC。
  32. 前記P型電流電界効果トランジスタは、前記P型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのP型電流ポートを備え、前記N型電流電界効果トランジスタは、前記N型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのN型電流ポートを備える、請求項31に記載のADC。
  33. 前記反転増幅器は、少なくとも3つの相補ペアの前記P型及びN型電流電界効果トランジスタを備え、これらは、前記少なくとも3つの相補ペアのうちの後続ペアの入力に接続されている前記少なくとも3つの相補ペアのうちの前のペアの出力を有することによって直列に接続されている、請求項32に記載のADC。
  34. 偶数のビットを有するデータを結果として生じる出力電圧に変換するための逐次比較型差動デジタルアナログ変換器(DAC)であって、
    a.前記データの最下位ビットから2ビット毎を処理するための第1のビットスライス差動デジタルアナログ変換器及び第2のビットスライス差動デジタルアナログ変換器を備え、前記第1のビットスライス差動デジタルアナログ変換器が、前記第2のビットスライス差動デジタルアナログ変換器よりも少ない前記2ビット毎の有効ビットを処理し、
    前記第1及び第2のビットスライス差動デジタルアナログ変換器の各々は、第1及び第2の反転増幅器を備え、かつ第1及び第2の相を有する制御クロックで動作可能であり、
    前記制御クロックの前記第1の相の間、各々は、正及び負の入力間の差動入力電圧を受信及び蓄積するために、正及び負の入力を受信し、前記第1及び第2の反転増幅器の各々の入力を出力に送ることによって、前記第1及び第2の反転増幅器を自己バイアスし、基準電圧を受信して前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の差動電圧を蓄積し、アナログ接地を受信して前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の差動電圧を蓄積し、
    前記制御クロックの前記第2の相の間、各々は、前記データの対応するビットを受信して前記サンプリングされた差動入力電圧の正の半分を除算することと、前記対応するビットが1である場合に前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の前記差動電圧、または前記対応するビットが0である場合には、前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の前記差動電圧を加算することと、によって、対応する正の結果として生じる出力電圧を前記第1の反転増幅器で生成し、前記サンプリングされた差動入力電圧の負の半分を除算することと、前記対応するビットが1である場合には、前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の前記差動電圧、または前記対応するビットが0である場合には、前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の前記差動電圧を加算することと、によって、対応する負の結果として生じる出力電圧を前記第2の反転増幅器で生成し、
    前記第1及び第2のビットスライスデジタルアナログ変換器は、180°の位相差の同期ずれで動作されるように構成され、
    前記第1のビットスライスデジタルアナログ変換器及び前記第2のビットスライス差動デジタルアナログ変換器は、前記第1のビットスライス差動デジタルアナログ変換器の前記正の出力及び負の出力を、前記第2のビットスライス差動デジタルアナログ変換器の前記正の入力及び負の入力に接続することによって、直列に接続され、
    前記第1のビットスライス差動デジタルアナログ変換器に対する前記制御クロックの第1のサイクルの第1の相の間、前記第1のビットスライス差動デジタルアナログ変換器の前記正の入力及び負の入力は、前記アナログ接地に接続され、
    前記第1のビットスライス差動デジタルアナログ変換器に対する前記制御クロックの後続する第1の相の間、前記第1のビットスライス差動デジタルアナログ変換器の前記正の入力及び負の入力は、前記データの後続2ビットを処理するために、前記第2のビットスライス差動デジタルアナログ変換器の前記正の出力及び負の出力に接続される、DAC。
  35. 前記第1及び第2のビットスライス差動デジタルアナログ変換器の前記各々は、差動入力電圧を蓄積するための複数のフライングキャパシタと、前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の前記差動電圧及び前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の前記差動電圧をそれぞれ蓄積する第1及び第2のオフセットキャパシタと、複数のスイッチと、をさらに備える、請求項30に記載のDAC。
  36. 前記反転増幅器は、相補ペアの電流電界効果トランジスタを備える、請求項31に記載のDAC。
  37. 相補ペアの電流電界効果トランジスタの各々は、P型及びN型電流電界効果トランジスタを備え、正電源に接続されている前記P型電流電界効果トランジスタのソース端子と、一緒に接続されている前記P型及びN型電流電界効果トランジスタのドレイン端子と、負電源に接続されている前記N型電流電界効果トランジスタのソース端子とを有し、前記P型及びN型電流電界効果トランジスタのゲート端子は、一緒に接続されて入力を形成し、前記P型及びN型電流電界効果トランジスタの前記接続されたゲート端子は、各ペアについての出力を形成する、請求項32に記載のDAC。
  38. 前記P型電流電界効果トランジスタは、前記P型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのP型電流ポートを備え、前記N型電流電界効果トランジスタは、前記N型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのN型電流ポートを備える、請求項33に記載のDAC。
  39. 前記反転増幅器は、少なくとも3つの相補ペアの前記P型及びN型電流電界効果トランジスタを備え、これらは、前記少なくとも3つの相補ペアのうちの後続ペアの入力に接続されている前記少なくとも3つの相補ペアのうちの前のペアの出力を有することによって直列に接続されている、請求項34に記載のDAC。
  40. ある数のビットを有するデータを結果として生じる出力電圧に変換するためのパイプライン型差動デジタルアナログ変換器(DAC)であって、
    a.直列に接続された前記ある数のビットとして対応する数のビットスライス差動デジタルアナログ変換器を備え、前記複数のビットスライス差動デジタルアナログ変換器の各々が、第1及び第2の反転増幅器を備え、かつ第1及び第2の相を有する制御クロックによって動作可能であり、
    前記制御クロックの前記第1の相の間、各々は、正及び負の入力間の差動入力電圧を受信及び蓄積するために、正及び負の入力を受信し、前記第1及び第2の反転増幅器の各々の入力を出力に送ることによって、前記第1及び第2の反転増幅器を自己バイアスし、基準電圧を受信して、前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の差動電圧を蓄積し、アナログ接地を受信して、前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の差動電圧を蓄積し、
    前記制御クロックの前記第2の相の間、各々は、前記データの対応するビットを受信して、前記サンプリングされた差動入力電圧の正の半分を除算することと、前記対応するビットが1である場合には、前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の前記差動電圧、または前記対応するビットが0である場合には、前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の前記差動電圧を加算することと、によって、対応する正の結果として生じる出力電圧を前記第1の反転増幅器で生成し、前記サンプリングされた差動入力電圧の負の半分を除算することと、前記対応するビットが1である場合には、前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の前記差動電圧、または前記対応するビットが0である場合には、前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の前記差動電圧を加算することと、によって、対応する負の結果として生じる出力電圧を前記第2の反転増幅器で生成し、
    前記複数のビットスライスデジタルアナログ変換器のうちの前のビットスライスデジタルアナログ変換器及び後続のビットスライスデジタルアナログ変換器は、180°の位相差の同期ずれで動作されるように構成され、これによって前記後続のビットスライス差動デジタルアナログ変換器は、前記前のビットスライス差動デジタルアナログ変換器の前記正の出力及び負の出力を、前記後続のビットスライス差動デジタルアナログ変換器の前記正の入力及び負の入力で受信し、
    前記複数のビットスライスデジタルアナログ変換器のうちの前のビットスライスデジタルアナログ変換器は、その前記後続のビットスライスデジタルアナログ変換器よりも少ない有効ビットを処理し、
    前記複数のビットスライス差動デジタルアナログ変換器のうちの前記第1のビットスライス差動デジタルアナログ変換器に対する前記制御クロックの第1のサイクルの第1の相の間、前記第1のビットスライス差動デジタルアナログ変換器の前記正の入力及び負の入力は、前記アナログ接地に接続される、DAC。
  41. 前記複数のビットスライス差動デジタルアナログ変換器の前記各々は、差動入力電圧を蓄積するための複数のフライングキャパシタと、前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の前記差動電圧、及び前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の前記差動電圧をそれぞれ蓄積するための第1及び第2のオフセットキャパシタと、複数のスイッチと、をさらに備える、請求項36に記載のDAC。
  42. 前記反転増幅器は、相補ペアの電流電界効果トランジスタを備える、請求項37に記載のDAC。
  43. 相補ペアの電流電界効果トランジスタの各々は、P型及びN型電流電界効果トランジスタを備え、正電源に接続されている前記P型電流電界効果トランジスタのソース端子と、一緒に接続されている前記P型及びN型電流電界効果トランジスタのドレイン端子と、負電源に接続されている前記N型電流電界効果トランジスタのソース端子とを有し、前記P型及びN型電流電界効果トランジスタのゲート端子は、一緒に接続されて入力を形成し、前記P型及びN型電流電界効果トランジスタの前記接続されたゲート端子は、各ペアについての出力を形成する、請求項38に記載のDAC。
  44. 前記P型電流電界効果トランジスタは、前記P型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのP型電流ポートを備え、N型電流電界効果トランジスタは、前記N型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのN型電流ポートを備える、請求項39に記載のDAC。
  45. 前記反転増幅器は、少なくとも3つの相補ペアの前記P型及びN型電流電界効果トランジスタを備え、これらは、前記少なくとも3つの相補ペアのうちの後続ペアの入力に接続されている前記少なくとも3つの相補ペアのうちの前のペアの出力を有することによって直列に接続されている、請求項40に記載のDAC。
  46. 差動アナログ電圧を、偶数のビットを有するデータに変換するための逐次比較型差動アナログデジタル変換器(ADC)であって、
    前記データの最上位ビットから2ビット毎を生成するための第1のビットスライス差動アナログデジタル変換器及び第2のビットスライス差動アナログデジタル変換器を備え、前記第1のビットスライス差動アナログデジタル変換器が、前記第2のビットスライス差動アナログデジタル変換器よりも多い前記2ビット毎の有効ビットを生成し、
    前記第1及び第2のビットスライス差動アナログデジタル変換器の各々は、第1及び第2の反転増幅器並びに比較器を備え、かつ第1及び第2の相を有する制御クロックで動作可能であり、
    前記制御クロックの前記第1の相の間、各々は、正及び負の入力間の差動アナログ入力の電圧を受信及び蓄積するために、正及び負の入力を受信し、前記第1及び第2の反転増幅器の各々の入力を出力に送ることによって、前記第1及び第2の反転増幅器を自己バイアスし、基準電圧を受信して前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の差動電圧を蓄積し、アナログ接地を受信して前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の差動電圧を蓄積し、
    前記制御クロックの前記第2の相の間、
    前記比較器は、前記正の入力電圧及び負の入力電圧を比較し、かつ前記正の入力電圧が前記負の入力電圧よりも大きい場合に前記データの対応するビットに対して値「1」、または前記正の入力電圧が前記負の入力電圧以下である場合に前記データの対応するビットに対して値「0」を生成し、
    前記データの前記対応するビットの前記生成された値に従って、前記第1の反転増幅器は、前記サンプリングされた差動入力電圧の正の半分を乗算することと、前記対応するビットが1である場合には、前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の前記差動電圧、または前記対応するビットが0である場合には、前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の前記差動電圧を加算することと、によって、対応する正の結果として生じる出力電圧を前記第1の反転増幅器で生成し、前記サンプリングされた差動入力電圧の負の半分を除算することと、前記対応するビットが1である場合には、前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の前記差動電圧、または前記対応するビットが0である場合には、前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の前記差動電圧を加算することと、によって、対応する負の結果として生じる出力電圧を前記第2の反転増幅器で生成し、
    前記第1のビットスライス差動デジタルアナログ変換器及び前記第2のビットスライス差動デジタルアナログ変換器は、180°の位相差の同期ずれで動作されるように構成され、
    前記第1及び第2のビットスライス差動アナログデジタル変換器は、前記第1のビットスライス差動アナログデジタル変換器の前記正の出力及び負の出力を、それぞれ、前記第2のビットスライス差動アナログデジタル変換器の前記正の入力及び負の入力に接続することによって、直列に接続され、
    前記第1のビットスライス差動デジタルアナログ変換器に対する前記制御クロックの第1のサイクルの第1の相の間、前記第1のビットスライス差動アナログデジタル変換器の前記正の入力及び負の入力は、前記アナログ接地に接続され、
    前記第1のビットスライス差動アナログデジタル変換器に対する前記制御クロックの後続する第1の相の間、前記第1のビットスライス差動アナログデジタル変換器の前記正の入力及び負の入力は、前記データの後続2ビットを生成するために、前記第2のビットスライス差動アナログデジタル変換器の前記正の出力及び負の出力に接続される、ADC。
  47. 前記反転増幅器は、相補ペアの電流電界効果トランジスタを備える、請求項46に記載のADC。
  48. 相補ペアの電流電界効果トランジスタの各々は、P型及びN型電流電界効果トランジスタを備え、正電源に接続されている前記P型電流電界効果トランジスタのソース端子と、一緒に接続されている前記P型及びN型電流電界効果トランジスタのドレイン端子と、負電源に接続されている前記N型電流電界効果トランジスタのソース端子とを有し、前記P型及びN型電流電界効果トランジスタのゲート端子は、一緒に接続されて入力を形成し、前記P型及びN型電流電界効果トランジスタの前記接続されたゲート端子は、各ペアについての出力を形成する、請求項47に記載のADC。
  49. 前記P型電流電界効果トランジスタは、前記P型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのP型電流ポートを備え、前記N型電流電界効果トランジスタは、前記N型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのN型電流ポートを備える、請求項48に記載のADC。
  50. 前記反転増幅器は、少なくとも3つの相補ペアの前記P型及びN型電流電界効果トランジスタを備え、これらは、前記少なくとも3つの相補ペアのうちの後続ペアの入力に接続されている前記少なくとも3つの相補ペアのうちの前のペアの出力を有することによって直列に接続されている、請求項49に記載のADC。
  51. 差動アナログ電圧を、ある数のビットを有するデータに変換するためのパイプライン型差動アナログデジタル変換器(ADC)であって、
    前記データの最上位ビットから前記データを生成するための前記データの前記複数のビットに対して対応する複数のビットスライス差動アナログデジタル変換器を備え、前記ビットスライス差動アナログデジタル変換器のうちの前のビットスライス差動アナログデジタル変換器は、前記ビットスライス差動アナログデジタル変換器のうちの後続のビットスライス差動アナログデジタル変換器よりも多い有効ビットを生成し、
    前記ビットスライス差動アナログデジタル変換器の各々は、第1及び第2の反転増幅器並びに比較器を備え、かつ第1及び第2の相を有する制御クロックで動作可能であり、
    前記制御クロックの前記第1の相の間、各々は、正及び負の入力間の差動アナログ入力の電圧を受信及び蓄積するために、正及び負の入力を受信し、前記第1及び第2の反転増幅器の各々の入力を出力に送ることによって、前記第1及び第2の反転増幅器を自己バイアスし、基準電圧を受信して前記基準電圧とその前記自己バイアス電圧との間の差動電圧を蓄積し、アナログ接地を受信して前記アナログ接地とその前記自己バイアス電圧との間の差動電圧を蓄積し、
    前記制御クロックの前記第2の相の間、
    前記比較器は、前記正の入力電圧及び負の入力電圧を比較し、かつ前記正の入力電圧が前記負の入力電圧よりも大きい場合に前記データの対応するビットに対して値「1」、または前記正の入力電圧が前記負の入力電圧以下である場合に前記データの前記対応するビットに対して値「0」を生成し、
    前記データの前記対応するビットの前記生成された値に従って、前記第1の反転増幅器は、前記サンプリングされた差動入力電圧の正の半分を乗算することと、前記対応するビットが1である場合には、前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の前記差動電圧、または前記対応するビットが0である場合には、前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の前記差動電圧を加算することと、によって、正の出力電圧を生成し、前記サンプリングされた差動入力電圧の負の半分を除算することと、前記対応するビットが1である場合には、前記基準電圧と前記反転増幅器の前記自己バイアス電圧との間の前記差動電圧、または前記対応するビットが0である場合には、前記アナログ接地と前記反転増幅器での前記自己バイアス電圧との間の前記差動電圧を加算することと、によって、対応する負の結果として生じる出力電圧を前記第2の反転増幅器で生成し、
    前記ビットスライス差動アナログデジタル変換器のうちの前のビットスライス差動アナログデジタル変換器及び後続のビットスライス差動アナログデジタル変換器は、180°の位相差の同期ずれで動作されるように構成され、これによって前記ビットスライス差動アナログデジタル変換器のうちの前記後続のビットスライス差動アナログデジタル変換器は、前記ビットスライス差動アナログデジタル変換器のうちの前記前のビットスライス差動アナログデジタル変換器の前記正の出力及び負の出力を、前記ビットスライス差動アナログデジタル変換器のうちの前記後続のビットスライス差動アナログデジタル変換器の前記正の入力及び負の入力で受信し、
    前記ビットスライス差動デジタルアナログ変換器のうちの第1のビットスライス差動アナログデジタル変換器に対する前記制御クロックの第1のサイクルの第1の相の間、ビットスライス差動アナログデジタル変換器のうちの前記第1のビットスライス差動アナログデジタル変換器の前記正の入力及び負の入力は、前記アナログ接地に接続される、ADC。
  52. 前記反転増幅器は、相補ペアの電流電界効果トランジスタを備える、請求項51に記載のADC。
  53. 相補ペアの電流電界効果トランジスタの各々は、P型及びN型電流電界効果トランジスタを備え、正電源に接続されている前記P型電流電界効果トランジスタのソース端子と、一緒に接続されている前記P型及びN型電流電界効果トランジスタのドレイン端子と、負電源に接続されている前記N型電流電界効果トランジスタのソース端子とを有し、前記P型及びN型電流電界効果トランジスタのゲート端子は、一緒に接続されて入力を形成し、前記P型及びN型電流電界効果トランジスタの前記接続されたゲート端子は、各ペアについての出力を形成する、請求項52に記載のADC。
  54. 前記P型電流電界効果トランジスタは、前記P型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのP型電流ポートを備え、前記N型電流電界効果トランジスタは、前記N型電流電界効果トランジスタの前記ソース端子とゲート端子との間で電流を拡散するためのN型電流ポートを備える、請求項53に記載のADC。
  55. 前記反転増幅器は、少なくとも3つの相補ペアの前記P型及びN型電流電界効果トランジスタを備え、これらは、前記少なくとも3つの相補ペアのうちの後続ペアの入力に接続されている前記少なくとも3つの相補ペアのうちの前のペアの出力を有することによって直列に接続されている、請求項54に記載のADC。
JP2018551893A 2015-07-30 2016-12-19 スケーラブル集積データ変換器 Active JP6690015B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US201562268983P true 2015-12-17 2015-12-17
US62/268,983 2015-12-17
PCT/US2016/044770 WO2017019973A1 (en) 2015-07-30 2016-07-29 Multi-stage and feed forward compensated complementary current field effect transistor amplifiers
USPCT/US2016/044770 2016-07-29
PCT/US2016/067529 WO2017106835A1 (en) 2015-12-17 2016-12-19 Scalable integrated data converter

Publications (2)

Publication Number Publication Date
JP2019504585A true JP2019504585A (ja) 2019-02-14
JP6690015B2 JP6690015B2 (ja) 2020-04-28

Family

ID=59057712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018551893A Active JP6690015B2 (ja) 2015-07-30 2016-12-19 スケーラブル集積データ変換器

Country Status (4)

Country Link
EP (1) EP3391544A4 (ja)
JP (1) JP6690015B2 (ja)
CN (1) CN108702155A (ja)
WO (1) WO2017106835A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081218A (en) * 1998-01-30 2000-06-27 Lucent Technologies, Inc. Five-level switched-capacitor DAC, method of operation thereof and sigma-delta converter employing the same
US6784824B1 (en) * 2002-08-29 2004-08-31 Xilinx, Inc. Analog-to-digital converter which is substantially independent of capacitor mismatch
US7199743B2 (en) * 2004-12-29 2007-04-03 Intel Corporation Cyclic digital to analog converter
US7511648B2 (en) * 2007-04-23 2009-03-31 Texas Instruments Incorporated Integrating/SAR ADC and method with low integrator swing and low complexity
US8912940B2 (en) * 2012-11-14 2014-12-16 Analog Devices Technology String DAC charge boost system and method

Also Published As

Publication number Publication date
CN108702155A (zh) 2018-10-23
JP6690015B2 (ja) 2020-04-28
EP3391544A1 (en) 2018-10-24
WO2017106835A1 (en) 2017-06-22
EP3391544A4 (en) 2019-12-18

Similar Documents

Publication Publication Date Title
van der Goes et al. A 1.5 mW 68 dB SNDR 80 Ms/s 2$\times $ Interleaved Pipelined SAR ADC in 28 nm CMOS
Lu et al. A low-power high-precision comparator with time-domain bulk-tuned offset cancellation
US9294115B2 (en) Passive amplification circuit and analog-digital convertor
Brooks et al. A zero-crossing-based 8-bit 200 MS/s pipelined ADC
Lee et al. A 21 fJ/conversion-step 100 kS/s 10-bit ADC with a low-noise time-domain comparator for low-power sensor interface
Pan et al. A 3.3-V 12b 50-MS/s A/D Converter in 0.6-µm CMOS with over 80-dB SFDR
US7777663B2 (en) Discrete time amplifier circuit and analong-digital converter
US8441287B2 (en) Low voltage track and hold circuits
US6686860B2 (en) Reconfigurable analog-to-digital converter
EP2713511B1 (en) Circuits and methods to reduce or eliminate signal-dependent modulation of a reference bias
Lee et al. Analog-to-digital converters: Digitizing the analog world
US10554174B2 (en) Complementary current field-effect transistor devices and amplifiers
US7769361B2 (en) Systems, methods, and apparatus for frequency conversion
US6653966B1 (en) Subranging analog to digital converter with multi-phase clock timing
TWI470939B (zh) 類比至數位轉換器及其相關之校準比較器
Peluso et al. Design of low-voltage low-power CMOS Delta-Sigma A/D converters
Lee et al. A 10-bit 205-MS/s 1.0-$\hbox {mm}^{2} $90-nm CMOS Pipeline ADC for Flat Panel Display Applications
US6847234B2 (en) Comparison apparatus operated at a low voltage
EP2338231B1 (en) Apparatus for and method of performing an analog to digital conversion
US8258991B2 (en) Low power comparator for use in SAR ADCs
KR101572931B1 (ko) 비교기 및 아날로그 디지털 변환기
US7199745B2 (en) Successive approximation A/D converter provided with a sample-hold amplifier
Naraghi et al. A 9-bit, 14 μW and 0.06 mm $^{2} $ Pulse Position Modulation ADC in 90 nm Digital CMOS
Waltari et al. 1-V 9-bit pipelined switched-opamp ADC
US6788238B2 (en) High speed analog to digital converter

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191211

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

R150 Certificate of patent or registration of utility model

Ref document number: 6690015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200408