JP2019501456A - 動作電圧を制御するシステムおよび方法 - Google Patents

動作電圧を制御するシステムおよび方法 Download PDF

Info

Publication number
JP2019501456A
JP2019501456A JP2018532105A JP2018532105A JP2019501456A JP 2019501456 A JP2019501456 A JP 2019501456A JP 2018532105 A JP2018532105 A JP 2018532105A JP 2018532105 A JP2018532105 A JP 2018532105A JP 2019501456 A JP2019501456 A JP 2019501456A
Authority
JP
Japan
Prior art keywords
operating voltage
timing event
voltage
electronic device
target level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018532105A
Other languages
English (en)
Inventor
ラウリ コスキネン
ラウリ コスキネン
マシュー トゥルンクイスト
マシュー トゥルンクイスト
マルクス ヒイエンカリ
マルクス ヒイエンカリ
ヤニ マキパー
ヤニ マキパー
Original Assignee
ミニマ プロセッサー オイ
ミニマ プロセッサー オイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミニマ プロセッサー オイ, ミニマ プロセッサー オイ filed Critical ミニマ プロセッサー オイ
Publication of JP2019501456A publication Critical patent/JP2019501456A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

電子デバイスの動作電圧を制御するための制御システム100が提示される。電子デバイスは、電子デバイスの動作に関連したタイミングイベント(例えばエラー)に応答するタイミングイベント検出器を備える。制御システムは、タイミングイベント・レートが実質的に目標レベルにある最小の動作電圧である閾値電圧を捜すように、タイミングイベント・レートが目標レベルを下まわるときに動作電圧を減少させるための、そしてタイミングイベント・レートが目標レベルを超えるときに動作電圧を増加させるためのコントローラ101を備える。制御システムは、クロック周波数が動作電圧の増加関数に一致するように、電子デバイスを動作させるためのクロック信号を発生するための制御可能なクロック信号ジェネレータ102を備える。こうして、エネルギー消費量が最小化される電圧—周波数動作点を見つけることができる。【選択図】図1

Description

本開示は、一般に、(例えば、しかし必然的にではなく、デジタルプロセッサ回路のような)電子デバイスのエネルギー消費量を制御することに関する。より詳しくは、本開示は、電子デバイスに供給される動作電圧を制御するための方法およびシステムに関する。さらに、本開示は、電子デバイスに供給される動作電圧を制御するためのコンピュータ・プログラムに関する。
多くの場合、電子デバイス(例えばデジタルプロセッサ回路)のエネルギー消費量は、重大な問題である。例えば、モノのインターネット(Internet−of−Things)「IoT」、産業インターネット(Industrial Internet)「II」、および全てのインターネット(Internet−of−Everything)「IoE」のような技術は、塊状の進展の出発点にあり、そして、進展の裏の主要なドライバは、至る所にある無線プロセシングノードである。しかしながら、所与の距離にわたりビットを送信するエネルギー消費量は、無線ノードの範囲内のデジタルプロセシングほど都合よくムーアの法則に比例しない。したがって、デジタルプロセシングと比較されるときに、無線伝送のエネルギーコストは比例して成長する。このようにエネルギー効率を向上させることは、データの無線伝送を最小化するために内部ノードプロセシングの量を増加させることを必要とする。したがって、プロセッサおよびデジタル信号プロセシング「DSP」は、最適化される最も重要なパーツとまではいかなくとも、そのうちの1つになる。これは、例えばMachine Learning、Video、などのような無線ノードの増加する機能性によって増す。
例えば、従来のデジタル相補型金属酸化膜半導体「CMOS」デザインにおいて、動作電圧(operating voltage)すなわち電源電圧VDDは、概して1ボルトまたはそれよりも大きい。電力消費により示されるエネルギー消費量は、動作電圧VDDに実質的に二次曲線的に依存していて、すなわち消費電力はVDDに実質的に比例している。したがって、エネルギー抑制型システム(例えばモノのインターネット「IoT」)から熱抑制型システム(例えばサーバー)まで広範囲にわたるアプリケーションのための動作電圧VDDを減らす強い動機付けがある。a)例えばCMOS技術のような技術の機能的限界、およびb)例えば動作速度上の制限のようなパフォーマンス限界に起因して、動作電圧VDD上には下限がある。動作電圧VDDの下限より僅かに上での、または閾値電圧近く「NTV」での動作によって、デジタル設計は、堅牢であり、低いエネルギー消費量を有し、良好なパフォーマンスを有する。このように、デジタルNTVデザインに基礎を置くますます多くの研究者および会社がある。若干の場合に、そして特に中央演算処理装置「CPU」と連動して、動作電圧は、コア電圧としばしば呼ばれている。
NTVの潜在市場は、上述のIoTおよび無線ウェルビーイング(wellbeing)および健康管理(healthcare)のようなアプリケーションのための近い将来の電子工学においてある。健康管理産業の成長は、主要なドライバの1つであると期待され、埋め込み型システム要求への好影響を有すると期待される。これは、血中グルコースモニタのような医療器具において使用する埋め込み型システムのかなりの数に帰することができる。
理想的には、電子システムは、名目動作電圧からNTVまでその動作を拡大・縮小することが可能である。しかしながら、動作電圧を閾値電圧の下まで減らすことは、パフォーマンスの劇的な損失に結果としてなり、そして、実行において機能的失敗に至る場合がある。したがって、NTVで動作するために、閾値電圧がどこに位置するかを識別する方法が必要である。例えばCMOSデバイスの閾値電圧がローカルのおよびグローバルの両方のバリエーション(例えば温度)によって変化するので、方法は、都合よく動的である。加えて、閾値電圧を意図的に移動するために、現代のCMOSにおいてはボディバイアスが使われる。エネルギー消費量を減らすための周知の技術的ソリューションにおいて、動作電圧VDDは、例えばスループット要件および/または温度のような動作パラメータの関数として動作電圧の値を与えるルックアップ・テーブルを用いて決定される。しかしながら、ルックアップ・テーブルは電子システムの設計段階で仕上げられ、したがって、ルックアップ・テーブルは、動的な変化および設計後の変数を克服するために安全マージンを含まなければならない。この安全マージンは、ランタイムでエネルギー損失に至る。
エネルギー消費量を最適化することに関連して使用可能なおよび/またはエネルギー消費量を最適化することに関連した技術的ソリューションは、例えば、特許文献1〜3に記載されている。
米国特許第8924902号 米国特許第8237477号 米国特許第8072796号
さまざまな本発明の実施形態のいくつかの態様の基本的な理解を提供するために、簡略した概要を以下に示す。この概要は、本発明の広範囲な概要ではない。本発明の鍵となるまたは重要な要素を識別することを意図しないし、本発明の範囲を詳細に描写することも意図しない。以下の概要は、本発明の例示的実施形態のより詳細な説明の前兆として、単に若干の概念を簡略した形に示すだけである。
本発明によれば、例えばデジタルプロセッサ回路のような電子デバイスに供給される動作電圧VDDを制御するための新規な制御システムが提供される。電子デバイスは、電子デバイスの動作に関連したタイミングイベントに応答するタイミングイベント検出器を備える。タイミングイベントは、例えば、電子デバイスの動作に関連したエラーに、および/またはデバイスのダイナミック動作についての信号(例えば時間を借りている信号)に、および/または電子デバイスの動作の質、パフォーマンス、または若干の他の適切な特性を直接または間接的に表す他のいかなる信号またはイベントにも、応答することができる。
本発明による制御システムは、
−タイミングイベント・レートが実質的に目標レベルにある動作電圧の最小値である閾値電圧を捜すように、タイミングイベント・レートを決定するための、タイミングイベント・レートが目標レベルを下まわる限り動作電圧を減少させるための、そしてタイミングイベント・レートが目標レベルを超えるときに動作電圧を増加させるためのコントローラ、および、
−電子デバイスを動作させるためのクロック信号を発生するための制御可能なクロック信号ジェネレータであって、動作電圧が閾値電圧を上まわるときに、タイミングイベント・レートは実質的に目標レベルにあり、そして、動作電圧が閾値電圧を下まわるときに、タイミングイベント・レートは目標レベルを超えるように、クロック信号のパルスレートを表すクロック周波数Fclkが動作電圧の増加関数に一致している、制御可能なクロック信号ジェネレータ、
を備える。
この文書において、用語「増加関数」は、その導関数(derivative)が正(例えばdFclk/dVDD>0)である関数を意味し、すなわち、動作電圧が減少するときにクロック周波数は減少し、そして動作電圧が増加するときにクロック周波数は増加する。上述のタイミングイベント・レートは、例えば、しかし必然的にではなく、電子デバイスの動作に関連したエラーレートであることができる。
上述の閾値電圧を捜すときに上述のクロック周波数Fclkが動作電圧VDDと共に変化するにつれて、しかしながら検出されたタイミングイベント・レートが許容レベルに保たれるように、そしてこのようにパフォーマンスがクラッシュしないように、電子デバイスのエネルギー消費量が最小化される電圧−周波数動作点を見つけることができる。動作条件(例えば温度)の変化に関して動作電圧VDDおよびクロック周波数Fclkを動的に適応させるように、制御システムは、電子デバイスの動作の間、動作するように都合よく構成される。
本発明によれば、
−電子デバイスの動作に関連したタイミングイベントに応答するタイミングイベント検出器を備える電子デバイス、および、
−電子デバイスに供給される動作電圧を制御するための制御システム、
を備える新規な電子システムも提供される。
電子デバイスの動作に関連したエラーを訂正するように、電子デバイスは、電子デバイスの動作に関連したエラーに応答するエラー−訂正および/またはエラー防止ロジックをさらに備えてよい。
本発明によれば、電子デバイスの動作に関連したタイミングイベントに応答するタイミングイベント検出器を備える電子デバイスに供給される動作電圧を制御する新規な方法も提供される。本発明による方法は、
−タイミングイベント・レートを決定するステップ、および、
−タイミングイベント・レートが実質的に目標レベルにある動作電圧の最小値である閾値電圧を捜すように、タイミングイベント・レートが目標レベルを下まわる限り動作電圧を減少させるステップ、そしてタイミングイベント・レートが目標レベルを超えるときに動作電圧を増加させるステップ、
を含む。
本発明による方法において、動作電圧が閾値電圧を上まわるときに、タイミングイベント・レートは実質的に目標レベルにあり、そして、動作電圧が閾値電圧を下まわるときに、タイミングイベント・レートは目標レベルを超えるように、電子デバイスを動作させるクロック信号のパルスレートを表すクロック周波数は動作電圧の増加関数に一致している。
本発明によれば、電子デバイスの動作に関連したタイミングイベントに応答するタイミングイベント検出器を備える電子デバイスに供給される動作電圧を制御するための新規なコンピュータ・プログラムが提供される。本発明によるコンピュータ・プログラムは、
−タイミングイベント・レートを決定し、
−タイミングイベント・レートが実質的に目標レベルにある動作電圧の最小値である閾値電圧を捜すように、タイミングイベント・レートが目標レベルを下まわる限り動作電圧を減少させ、そしてタイミングイベント・レートが目標レベルを超えるときに動作電圧を増加させ、そして、
−電子デバイスを動作させるためのクロック信号を発生するために制御可能なクロック信号ジェネレータを制御する、ためにプログラム可能な処理システムを制御するためのコンピュータ実行可能命令を含み、動作電圧が閾値電圧を上まわるときに、タイミングイベント・レートは実質的に目標レベルにあり、そして、動作電圧が閾値電圧を下まわるときに、タイミングイベント・レートは目標レベルを超えるように、クロック周波数は動作電圧の増加関数に一致している。
本発明によれば、新規なコンピュータ・プログラム製品も提供される。コンピュータ・プログラム製品は、本発明によるコンピュータ・プログラムによってコード化される不揮発性コンピュータ可読媒体(例えばコンパクトディスク「CD」)を含む。
本発明によれば、本発明の一実施形態によるコンピュータ・プログラムを定義する情報をもたらす新規な信号も提供される。信号は、例えば、通信ネットワークから(例えばクラウド・サービスから)受信することができる。
本発明の多くの例示的かつ非限定的な実施形態は、添付の従属クレームに記載されている。
そのさらなる目的および利点と共に、構造および動作方法の両方に関する本発明のさまざまな例示的かつ非限定的な実施形態は、添付図面に関連して読み込まれるときに、特定の例示的実施形態の以下の説明から最もよく理解されるであろう。
この文書において動詞「備える(comprise)」および「含む(include)」は、詳述されない特徴の存在を除外もせず必要ともしない開いた制限として使われる。
明示的に述べられない限り、添付の従属クレームにおいて詳述される特徴は、相互に自由に組み合わせ可能である。さらに、この文書の全体を通じて「1(a)」または「1つ(an)」(すなわち単数形)の使用は、複数を除外しないことを理解すべきである。
本発明の例示的かつ非限定的な実施形態およびそれらの利点は、添付図面を参照して後でさらに詳細に説明される、
図1は、電子システムの動作電圧を制御するための本発明の例示的かつ非限定的な実施形態による制御システムを備える電子システムの機能ブロック図を示す。 図2は、図1に示される制御システムの動作を示す。 図3は、電子システムの動作電圧を制御するための本発明の別の例示的かつ非限定的な実施形態による制御システムを備える電子システムの機能ブロック図を示す。 図4は、図3に示される制御システムの動作を示す。 図5は、電子デバイスの動作電圧を制御するための本発明の例示的かつ非限定的な実施形態による方法のフローチャートを示す。 図6は、本発明の例示的かつ非限定的な実施形態のユーザビリティを検証するための例示的テストシステムの一部の実施を示す。
下記の説明において提供される具体例は、添付のクレームの範囲および/または適用可能性を制限するものとして解釈されてはならない。明示的に述べられない限り、下記の説明において提供される実施例のリストおよびグループは、徹底的ではない。
図1は、本発明の例示的かつ非限定的な実施形態による電子システムの機能ブロック図を示す。電気システムは、例えばデジタルプロセッサ回路でありえる電子デバイス103を含む。電子デバイス103は、電子デバイスの動作に関連したタイミングイベント(例えばエラー)に応答するタイミングイベント検出器を備える。電子デバイス103は、電子デバイスの動作に関連したタイミングイベントに対応するパルスから成るタイミングイベント信号107を発生する。例えば、タイミングイベント信号107における各パルスは、例えば、しかし必然的にでなく、電子デバイス103の動作における1つのエラーに対応してよい。タイミングイベント検出器に加えて、電子デバイス103は、エラーを訂正するように、エラーに応答するエラー−訂正および/またはエラー防止ロジックをさらに備えてよい。上述の種類のタイミングイベント検出器およびエラー−訂正および/またはエラー防止ロジックを備える例示的電子デバイスは、例えば、米国特許出願公開第20070288798号から見つかる。
電子システムは、電子デバイス103に供給される動作電圧VDDを制御するための制御システム100を含む。制御システム100は、電圧レギュレータ108を制御するための電圧制御信号104を発生するように構成される。電圧レギュレータ108は、エネルギーソース109の電圧を、値が電圧制御信号104に依存する直接的な「DC」電圧に変換するように構成される。電圧レギュレータ108は、例えば、スイッチモードDC−DCコンバータまたはAC−DCコンバータでありえる。エネルギーソース109は、例えば、バッテリ、燃料電池、代替電圧を供給する送電網、またはエネルギー収穫ソースでありえる。
制御システム100は、電子デバイス103を動作させるためのクロック信号106を発生する制御可能なクロック信号ジェネレータ102を備える。制御システム100は、電子デバイス103の動作に関連したタイミングイベント・レート(例えばエラーレート)を決定するためのコントローラ101をさらに備える。カウンタのうちの1つがクロック信号106のパルスを計数し、そしてカウンタのうちの他の1つがタイミングイベント信号107のパルスを計数するように、タイミングイベント・レートは、2つのカウンタを用いて決定されることができる。タイミングイベント・レートは、例えば、適切なサンプル期間の間に計数されたタイミングイベント信号107のパルス数とクロック信号106のパルス数との比として定められることができる。タイミングイベント・レートが実質的に目標レベルにある動作電圧の最小値である閾値電圧Vthを捜すように、コントローラ101は、タイミングイベント・レートが予め定められた目標レベルを下まわる限り、動作電圧VDDを減少させるように構成され、そしてタイミングイベント・レートが目標レベルを超えるときに、動作電圧VDDを増加させるように構成される。目標レベルは、例えば0.1%(すなわち、タイミングイベント信号107のパルスレートがクロック信号106のパルスレートよりも1000倍少ない)であることができる。
動作電圧が閾値電圧Vthを上まわるときにタイミングイベント・レートが実質的に目標レベルにあり、そして動作電圧が閾値電圧を下まわるときにタイミングイベント・レートが目標レベルを超えるように、制御可能なクロック信号ジェネレータ102は、クロック信号106のパルスレートを表すクロック周波数Fclkが動作電圧VDDの増加関数に一致するようにクロック信号106を発生するように構成される。
図2は、検出されるタイミングイベントが電子デバイス103の動作に関連したエラーである例示的ケースを示す。かくして、図2では、検出されたタイミングイベント・レートは、エラーレートである。図2において、動作電圧VDDの関数としてのエラーレートは、曲線221によって表され、そして動作電圧VDDの上述の増加関数としてのクロック周波数Fclkは、曲線223によって表される。曲線223上で、動作電圧VDDが閾値電圧Vthよりも十分に大きいときに、クロック周波数Fclkは、以下の方程式(1)に実質的にしたがっていることができる。
ここで、Kは遅延−適合パラメータ、Cgは電子デバイスのトランジスタ技術に関連した特性インバータの出力キャパシタンス、αvは1と2の間にある速度飽和インデックスである。曲線223は、例えば、VDDの適切な多項式関数によって近似されることができる。
図2から分かるように、動作電圧VDDが閾値電圧Vthより上にあり、そしてクロック周波数Fclkが曲線223に一致しているときに、曲線221で表されるエラーレートは、実質的に目標レベルにある。動作電圧VDDが閾値電圧Vthより下に減少し、そしてクロック周波数Fclkが曲線223に一致しているときに、エラーレートは急増する。図2において、曲線224は、エラーレートを目標レベルに保つために、動作電圧VDDが閾値電圧Vthより下に減少するときに、クロック周波数Fclkがどのように減少しなければならないかについて示す。曲線224上で、動作電圧VDDが閾値電圧Vth以下であるときに、クロック周波数Fclkは、以下の方程式(2)に実質的にしたがっていることができる。
ここで、Iは電子デバイスのトランジスタ技術に関連した特性インバータのON電流、nはサブ閾値スイング係数、Uは熱力学的電圧である。上に提示された方程式についてのより詳細な情報は、例えば、Wang A., Calhoun B.,およびChandrakasan A, Sub−threshold Design for Ultra Low−Power Systems, Springer, 2005から見つかる。
図2から分かるように、動作電圧VDDが閾値電圧Vthより上にあるとき、曲線223と曲線224とは一致し、そして動作電圧VDDが閾値電圧Vthより下にあるとき、曲線223と曲線224とは互いから逸脱する。図2に示される曲線222は、電子デバイス103の動作当たりの平均エネルギー消費量を示す。動作は、例えば、論理演算、レジスタへの書き込み、またはレジスタからの読み出しでありえる。曲線222で示すように、動作電圧VDDが高いときに、または動作電圧VDDが低いときに、動作当たりのエネルギーは高い。電子デバイス103の内部キャパシタンスの充放電のための電流が動作電圧とともに成長するので、高い動作電圧によって動作当たり高いエネルギー消費量を発生する。一方で、電子デバイス103の半導体スイッチによるリーク電流が原因で、低い動作電圧によって動作当たり高いエネルギー消費量が発生する。
図2から分かるように、動作当たりのエネルギーの最小値は、閾値電圧Vthの近くに位置する。多くの種類の電子デバイス(例えばCMOS回路)とともに、動作当たりのエネルギーの最小値は、動作電圧が閾値電圧より下に減少し、そしてクロック周波数が動作電圧の下に凸の増加関数に一致するときに、エラーレートが急速に増大し始める閾値電圧の近くに位置すると気づかされた。用語「下に凸の関数」は、関数のグラフがグラフのタンジェントより上に考慮される各位置にあることを意味する。このように、動作電圧VDDを閾値電圧Vthにまたは閾値電圧Vthよりわずかに上(例えば1〜10%)に制御することによって、電子デバイス103のエネルギー消費量は、最適化されることができる。
本発明の例示的かつ非限定的な実施形態による制御システムにおいて、制御可能なクロック信号ジェネレータ102は、動作電圧VDDが変化するときにクロック周波数Fclkが所望の方法でふるまうように、すなわちクロック周波数Fclkが動作電圧VDDの所望の増加関数に一致するように、クロック信号106を発生するように選択された電気部品によって造られる。制御可能なクロック信号ジェネレータ102は、例えば、動作電圧VDDの所望の増加関数にしたがって動作電圧VDDに応答する電圧−制御−発振器「VCO」から成ってよい。
場合によっては、しかしながら、動作電圧VDDが変化するときにクロック周波数Fclkが所望の方法でふるまうようにクロック信号106を発生するために、制御可能なクロック信号ジェネレータ102を調整する必要がありえる。本発明の例示的かつ非限定的な実施形態による制御システムにおいて、コントローラ101は、閾値電圧Vthのための探索に先立って、動作電圧VDDが閾値電圧Vthよりも大きい初期値V_iniを有するために、そして、動作電圧VDDの初期値V_iniに対応するクロック周波数Fclkの初期値F_iniを捜すように、タイミングイベント・レート(例えばエラーレート)が目標レベルより下にあるときにクロック周波数Fclkを増加させ、そしてタイミングイベント・レートが目標レベルを超えるときにクロック周波数Fclkを減少させるために制御可能なクロック信号ジェネレータ102を制御するために、動作電圧VDDをセットするように構成される。コントローラ101は、初期値V_iniおよびF_iniに基づいて、所望の方法で、すなわち曲線223で示される増加関数によって動作させるために、制御可能なクロック信号ジェネレータ102を調整するように構成される。図1において、制御可能なクロック信号ジェネレータ102の調整は、破線の矢印110で表される。調整は、例えば、VDD=V_iniのときにFclk=F_iniであるように、VCOの入力バイアス電圧をセットすることができる。
図3は、本発明の例示的かつ非限定的な実施形態による電子システムの機能ブロック図を示す。電気システムは、電子デバイスの動作に関連したタイミングイベント(例えばエラー)に応答するタイミングイベント検出器を備える電子デバイス303を含む。電子デバイス303は、電子デバイスの動作に関連したタイミングイベントに対応するパルスから成るタイミングイベント信号307を発生する。タイミングイベント検出器に加えて、電子デバイス303は、電子デバイスの動作に関連したエラーを訂正するように、エラーに応答するエラー−訂正および/またはエラー防止ロジックをさらに備えてよい。電子システムは、電子デバイス303に供給される動作電圧VDDを制御するための制御システム300を含む。制御システム300は、電圧レギュレータ308を制御するための電圧制御信号304を発生するように構成される。
制御システム300は、電子デバイス303を動作させるようにクロック信号306を発生するための制御可能なクロック信号ジェネレータ302を備える。制御システム300は、電子デバイス303の動作に関連したタイミングイベント・レート(例えばエラーレート)を決定するためのコントローラ301をさらに備える。タイミングイベント・レートが実質的に目標レベルにある動作電圧VDDの最小値である閾値電圧Vthを捜すように、コントローラ301は、タイミングイベント・レートが目標レベルを下まわる限り、動作電圧VDDを減少させるように構成され、そしてタイミングイベント・レートが目標レベルを超えるときに、動作電圧VDDを増加させるように構成される。
コントローラ301は、クロック信号ジェネレータ302を制御するための周波数制御信号305を発生するように構成される。動作電圧が閾値電圧Vthを上まわるときにタイミングイベント・レートが実質的に目標レベルにあり、そして動作電圧が閾値電圧を下まわるときにタイミングイベント・レートが目標レベルを超えるように、クロック信号ジェネレータ302は、クロック周波数Fclkが動作電圧VDDの増加関数に一致するようにクロック信号306を発生するように制御される。
図4は、検出されるタイミングイベントが電子デバイス303の動作に関連したエラーである例示的ケースを示す。かくして、図4では、検出されたタイミングイベント・レートは、エラーレートである。図4において、動作電圧VDDの関数としてのエラーレートは、曲線421によって表され、そしてクロック周波数Fclkは、曲線423によって表される。曲線423上で、動作電圧VDDが閾値電圧Vthよりも十分に大きいときに、クロック周波数Fclkは、上に提示された方程式(1)に実質的にしたがっていることができる。曲線423は、例えば、VDDの適切な多項式関数によって近似されることができる。
図4から分かるように、動作電圧VDDが閾値電圧Vthより上にあり、そしてクロック周波数Fclkが曲線423に一致しているときに、曲線421で表されるエラーレートは、実質的に目標レベルにある。動作電圧VDDが閾値電圧Vthより下に減少し、そしてクロック周波数Fclkが曲線423に一致しているときに、エラーレートは急増する。図4において、曲線424は、エラーレートを目標レベルに保つために、動作電圧VDDが閾値電圧Vthより下に減少するときに、クロック周波数Fclkがどのように減少しなければならないかについて示す。曲線424上で、動作電圧VDDが閾値電圧Vth以下であるときに、クロック周波数Fclkは、上に提示された方程式(2)に実質的にしたがっていることができる。図4に示される曲線422は、電子デバイス303の動作当たりの平均エネルギー消費量を示す。図4に示したように、動作電圧VDDを閾値電圧Vthにまたは閾値電圧Vthよりわずかに上(例えば1〜10%)に制御することによって、電子デバイス303のエネルギー消費量は、最適化されることができる。
図3に示される例示的な制御システム300において、コントローラ301は、閾値電圧Vthのための探索に先立って、動作電圧VDDが閾値電圧Vthよりも大きい各々の適合した(fitting)電圧値V_ft1、V_ft2、V_ft3を連続して有するために、動作電圧VDDをセットするように構成される。動作電圧VDDが各々の適合した電圧値を有するときに、コントローラ301は、図4に示したように各々の適合した電圧値V_ft1、V_ft2、V_ft3に対応する適合した周波数値F_ft1、F_ft2、F_ft3を捜すように、例えばエラーレートが目標レベルより下にあるときにクロック周波数を増加させ、そしてエラーレートが目標レベルを超えるときにクロック周波数を減少させるためにクロック信号ジェネレータ302を制御するように構成される。エラーレートが曲線421に一致しているように、クロック周波数を動作電圧VDDの増加関数に一致させて設定するように、コントローラ301は、適合した電圧値および適合した周波数値に基づいて、クロック周波数の制御に関連した1つ以上の設定パラメータを決定するように構成される。コントローラ301は、例えば、動作電圧VDDが変化するときにクロック周波数が所望の方法で変えられるように、上述の設定パラメータを用いて、クロック信号ジェネレータ302を制御するように構成されるデジタルシグナルプロセッサ(DSP)から成ってもよい。
図5は、電子デバイスの動作に関連したタイミングイベントに応答するタイミングイベント検出器を備えている電子デバイスに供給される動作電圧VDDを制御するための本発明の例示的かつ非限定的な実施形態による方法のフローチャートを示す。方法は、
−タイミングイベント・レートを決定するアクション501、および、
−タイミングイベント・レートが実質的に目標レベルにある動作電圧の最小値である閾値電圧Vthを捜すように、タイミングイベント・レートが目標レベルを下まわる限り動作電圧VDDを減少させるアクション502、そしてタイミングイベント・レートが目標レベルを超えるときに動作電圧を増加させるアクション503、
を含む。
図5に示される方法において、動作電圧が閾値電圧を上まわるときにタイミングイベント・レートが実質的に目標レベルにあり、そして動作電圧が閾値電圧を下まわるときにタイミングイベント・レートが目標レベルを超えるように、電子デバイスを動作させるクロック信号のパルスレートを表すクロック周波数Fclkは、動作電圧の増加関数F(VDD)に一致している。
本発明の例示的かつ非限定的な実施形態による方法において、クロック信号は、動作電圧の増加関数にしたがって動作電圧に応答する電圧制御発振器を備える制御可能なクロック信号ジェネレータによって発生される。
本発明の例示的かつ非限定的な実施形態による方法は、動作電圧を発生するために電圧レギュレータを制御するための電圧制御信号、および動作電圧の増加関数にしたがってクロック周波数を発生するために制御可能なクロック信号ジェネレータを制御するための周波数制御信号、を発生する。
本発明の例示的かつ非限定的な実施形態による方法は、
−閾値電圧のための探索に先立って、動作電圧が閾値電圧よりも大きい初期値を有するために動作電圧をセットするステップ、
−動作電圧の初期値に対応するクロック周波数の初期値を捜すように、タイミングイベント・レートが目標レベルを下まわるときにクロック周波数を増加させるステップ、そしてタイミングイベント・レートが目標レベルを超えるときにクロック周波数を減少させるステップ、および、
−動作電圧の初期値およびクロック周波数の初期値に基づいて、動作電圧の増加関数にしたがって動作させるために制御可能なクロック信号ジェネレータを調整するステップ、
を含む。
本発明の例示的かつ非限定的な実施形態による方法は、
−閾値電圧のための探索に先立って、動作電圧が各々閾値電圧よりも大きい適合した電圧値の各々を連続して有するために動作電圧をセットするステップ、
−動作電圧が適合した電圧値の各々を有するときに、適合した電圧値に対応する適合した周波数値を捜すように、タイミングイベント・レートが目標レベルを下まわるときにクロック周波数を増加させるステップ、そしてタイミングイベント・レートが目標レベルを超えるときにクロック周波数を減少させるステップ、および、
−クロック周波数を動作電圧の増加関数に一致させて設定するように、適合した電圧値および適合した周波数値に基づいて、クロック周波数の制御に関連した1つ以上の設定パラメータを決定するステップ、
を含む。
本発明の例示的かつ非限定的な実施形態による方法において、動作電圧の増加関数は、動作電圧の下に凸の増加関数である。例えば、動作電圧VDDが閾値電圧Vthより十分に大きいときに、動作電圧の増加関数は、実質的に以下の方程式に一致することができる。
ここで、Fclkはクロック周波数、Kは遅延−適合パラメータ、Cgは電子デバイスのトランジスタ技術に関連した特性インバータの出力容量、Vthは閾値電圧、そしてαvは1と2の間である速度飽和インデックスである。
本発明の例示的かつ非限定的な実施形態による方法において、タイミングイベント・レートの決定は、
−電子デバイスの動作に関連したタイミングイベントに対応するパルスから成るタイミングイベント信号を受信するステップ、
−クロック信号を受信するステップ、および、
−サンプル期間の間に発生するタイミングイベント信号のパルスの量、および同じサンプル期間の間に発生するクロック信号のパルスの量に基づいて、タイミングイベント・レートを計算するステップ、
を含む。
本発明の例示的かつ非限定的な実施形態によるコンピュータ・プログラムは、本発明の上記の例示的実施形態のいずれかによる方法に関連したアクションを実行するためにプログラム可能な処理システムを制御するためのコンピュータ実行可能命令を含む。
本発明の例示的かつ非限定的な実施形態によるコンピュータ・プログラムは、電子デバイスの動作に関連したタイミングイベントに応答するタイミングイベント検出器を備えている電子デバイスに供給される動作電圧を制御するためのソフトウェア・モジュールを含む。ソフトウェア・モジュールは、
−タイミングイベント・レートを決定し、
−タイミングイベント・レートが実質的に目標レベルにある動作電圧の最小値である閾値電圧を捜すように、タイミングイベント・レートが目標レベルを下まわる限り動作電圧を減少させ、そしてタイミングイベント・レートが目標レベルを超えるときに動作電圧を増加させ、そして、
−電子デバイスを動作させるためのクロック信号を発生するために制御可能なクロック信号ジェネレータを制御する、ためにプログラム可能な処理システムを制御するためのコンピュータ実行可能命令を含み、その結果、動作電圧が閾値電圧を上まわるときに、タイミングイベント・レートは実質的に目標レベルにあり、そして、動作電圧が閾値電圧を下まわるときに、タイミングイベント・レートは目標レベルを超えるように、クロック信号のパルスレートを表すクロック周波数は動作電圧の増加関数に一致している。
上述のソフトウェア・モジュールは、例えば、適切なプログラミング言語によって、そしてプログラミング言語に適したコンパイラおよび考慮されるプログラム可能な処理システムによって実施されるサブルーチンまたは機能であることができる。ソースコードが上記の提示されたアクションを実行するためにプログラム可能な処理システムを制御するための必要な情報を含むので、そしてコンパイルが情報のフォーマットだけを変えるので、適切なプログラミング言語に対応するソースコードは、コンピュータ実行可能ソフトウェア・モジュールを表す点も注意するに値する。さらに、適切なプログラミング言語によって実施されるソースコードが実行に先立ってコンパイルされる必要がないように、プログラム可能な処理システムがインタプリタを備えていることも可能である。
本発明の例示的かつ非限定的な実施形態によるコンピュータ・プログラム製品は、本発明の一実施形態によるコンピュータ・プログラムによってコード化されるコンピュータ可読媒体(例えばコンパクトディスク「CD」)を含む。
本発明の例示的かつ非限定的な実施形態による信号は、本発明の一実施形態によるコンピュータ・プログラムを定義する情報をもたらすためにコード化される。
動作電圧を制御する上記の方法は、図1に示される電子システムと類似するテストシステムによって確認された。テストシステムにおいて、電子デバイス103は、CMOS技術に基づく32ビット・マイクロプロセッサであり、タイミングイベント検出器を備える。テストシステムのコントローラ101の実施は図6に示され、ここで「clk sgn」はクロック信号106であり、「err sgn」はタイミングイベント信号107である。例えばエラーレートのようなタイミングイベント・レートの増加が観察されるまで、クロック周波数が動作電圧の関数として実質的に二次曲線的に減らされるように、動作電圧VDDおよび対応してクロック周波数Fclkは減らされた。タイミングイベント・レートが増加する点は、その僅かに上でエネルギー消費量が最適化するほぼ閾値電圧Vthである。
2つのテストが実行された。これらのテストにおいて、検出されるタイミングイベントは、電子デバイスの動作に関連したエラーである。第1のテストにおいて、ボディバイアス「BB」電圧は、第2のテストよりも低かった。第1のテストの測定結果は、下記の表1に示される。
第1のテストにおいて、閾値電圧Vthは、ほぼ0.35Vである。
第2のテストの測定結果は、下記の表2に示される。
第2のテストにおいて、閾値電圧Vthは、ほぼ0.38Vである。
上で与えられる説明に示される具体例は、添付のクレームの範囲および/または適用可能性を制限するものとして解釈されてはならない。上で与えられる説明に示される実施例のリストおよびグループは、明示的に述べられない限り徹底的ではない。


Claims (20)

  1. 電子デバイスの動作に関連したタイミングイベントに応答するタイミングイベント検出器を備える前記電子デバイスに供給される動作電圧を制御するための制御システム(100、300)であって、前記制御システムは、
    −前記タイミングイベント・レートが実質的に目標レベルにある前記動作電圧の最小値である閾値電圧を捜すように、前記タイミングイベント・レートを決定するための、前記タイミングイベント・レートが前記目標レベルを下まわる限り前記動作電圧を減少させるための、そして前記タイミングイベント・レートが前記目標レベルを超えるときに前記動作電圧を増加させるためのコントローラ(101、301)、および、
    −前記電子デバイスを動作させるためのクロック信号を発生するための制御可能なクロック信号ジェネレータ(102、302)、
    を備え、
    前記クロック信号のパルスレートを表すクロック周波数が前記動作電圧の増加関数に一致していて、前記動作電圧が前記閾値電圧を上まわり、かつ前記クロック周波数が前記動作電圧の前記増加関数に一致しているときに、前記タイミングイベント・レートは実質的に前記目標レベルにあり、そして、前記動作電圧が前記閾値電圧を下まわり、かつ前記クロック周波数が前記動作電圧の前記増加関数に一致しているときに、前記タイミングイベント・レートは前記目標レベルを超えている、
    ことを特徴とする、制御システム(100、300)。
  2. 前記制御可能なクロック信号ジェネレータ(102)は、前記動作電圧の前記増加関数にしたがって前記動作電圧に応答する電圧制御発振器を備える、請求項1に記載の制御システム。
  3. 前記コントローラ(301)は、前記動作電圧を発生するために電圧レギュレータを制御するための電圧制御信号(304)、および前記動作電圧の前記増加関数にしたがって前記クロック周波数を発生するために前記制御可能なクロック信号ジェネレータ(302)を制御するための周波数制御信号(305)、を発生するように構成される、請求項1に記載の制御システム。
  4. 前記コントローラは、
    −前記閾値電圧のための探索に先立って、前記動作電圧が前記閾値電圧よりも大きい初期値を有するために前記動作電圧をセットし、
    −前記動作電圧の前記初期値に対応する前記クロック周波数の初期値を捜すように、前記タイミングイベント・レートが前記目標レベルを下まわるときに前記クロック周波数を増加させ、そして前記タイミングイベント・レートが前記目標レベルを超えるときに前記クロック周波数を減少させる、ために前記制御可能なクロック信号ジェネレータを制御し、そして、
    −前記動作電圧の初期値および前記クロック周波数の初期値に基づいて、前記動作電圧の前記増加関数にしたがって動作させるために前記制御可能なクロック信号ジェネレータを調整する、
    ように構成される、請求項1または2に記載の制御システム。
  5. 前記コントローラは、
    −前記閾値電圧のための探索に先立って、前記動作電圧が各々前記閾値電圧よりも大きい適合した電圧値の各々を連続して有するために前記動作電圧をセットし、
    −前記動作電圧が前記適合した電圧値の各々を有するときに、前記適合した電圧値に対応する適合した周波数値を捜すように、前記タイミングイベント・レートが前記目標レベルを下まわるときに前記クロック周波数を増加させ、そして前記タイミングイベント・レートが前記目標レベルを超えるときに前記クロック周波数を減少させる、ために前記制御可能なクロック信号ジェネレータを制御し、そして、
    −前記クロック周波数を前記動作電圧の前記増加関数に一致させて設定するように、前記適合した電圧値および前記適合した周波数値に基づいて、前記クロック周波数の制御に関連した1つ以上の設定パラメータを決定する、
    ように構成される、請求項1または3に記載の制御システム。
  6. 前記動作電圧の前記増加関数は、前記動作電圧の下に凸の増加関数である、請求項1〜5のいずれか1項に記載の制御システム。
  7. 前記動作電圧の前記増加関数は、VDD>Vthのとき、以下の方程式
    ここで、Fclkはクロック周波数、Kは遅延−適合パラメータ、Cgは電子デバイスのトランジスタ技術に関連した特性インバータの出力容量、Vthは閾値電圧、そしてαvは1と2の間である速度飽和インデックス、
    に実質的に一致している、請求項6に記載の制御システム。
  8. 前記コントローラは、
    −前記電子デバイスの動作に関連した前記タイミングイベントに対応するパルスから成るタイミングイベント信号を受信し、−前記クロック信号を受信する、そして、
    −サンプル期間の間に発生する前記タイミングイベント信号の前記パルスの量、および同じサンプル期間の間に発生する前記クロック信号のパルスの量に基づいて、前記タイミングイベント・レートを計算する、
    ように構成される、請求項1〜7のいずれか1項に記載の制御システム。
  9. 電子システムであって、
    −電子デバイスの動作に関連したタイミングイベントに応答するタイミングイベント検出器を備える前記電子デバイス(103、303)、および、
    −前記電子デバイスに供給される動作電圧を制御するための請求項1〜8のいずれか1項に記載の制御システム(100、300)、
    を備える、電子システム。
  10. 前記電子デバイスは、前記電子デバイスの動作に関連したエラーを訂正するように、エラーに応答するエラー−訂正および/またはエラー防止ロジックを備える、請求項9に記載の電子システム。
  11. 電子デバイスの動作に関連したタイミングイベントに応答するタイミングイベント検出器を備える前記電子デバイスに供給される動作電圧を制御する方法であって、
    −前記タイミングイベント・レートを決定する(401)ステップ、および、
    −前記タイミングイベント・レートが実質的に目標レベルにある前記動作電圧の最小値である閾値電圧を捜すように、前記タイミングイベント・レートが前記目標レベルを下まわる限り前記動作電圧を減少させ(402)、そして前記タイミングイベント・レートが前記目標レベルを超えるときに前記動作電圧を増加させる(403)ステップ、
    を含み、
    前記電子デバイスを動作させるクロック信号のパルスレートを表すクロック周波数が前記動作電圧の増加関数に一致していて、前記動作電圧が前記閾値電圧を上まわり、かつ前記クロック周波数が前記動作電圧の前記増加関数に一致しているときに、前記タイミングイベント・レートは実質的に前記目標レベルにあり、そして、前記動作電圧が前記閾値電圧を下まわり、かつ前記クロック周波数が前記動作電圧の前記増加関数に一致しているときに、前記タイミングイベント・レートは前記目標レベルを超えている、
    ことを特徴とする、方法。
  12. 前記クロック信号は、前記動作電圧の前記増加関数にしたがって前記動作電圧に応答する電圧制御発振器を備える制御可能なクロック信号ジェネレータによって発生される、請求項11に記載の方法。
  13. 前記方法は、前記動作電圧を発生するために電圧レギュレータを制御するための電圧制御信号、および前記動作電圧の前記増加関数にしたがって前記クロック周波数を発生するために制御可能なクロック信号ジェネレータを制御するための周波数制御信号、を発生する、請求項11に記載の方法。
  14. 前記方法は、
    −前記閾値電圧のための探索に先立って、前記動作電圧が前記閾値電圧よりも大きい初期値を有するために前記動作電圧をセットするステップ、
    −前記動作電圧の前記初期値に対応する前記クロック周波数の初期値を捜すように、前記タイミングイベント・レートが前記目標レベルを下まわるときに前記クロック周波数を増加させ、そして前記タイミングイベント・レートが前記目標レベルを超えるときに前記クロック周波数を減少させるステップ、および、
    −前記動作電圧の初期値および前記クロック周波数の初期値に基づいて、前記動作電圧の前記増加関数にしたがって動作させるために制御可能なクロック信号ジェネレータを調整するステップ、
    を含む、請求項11または12に記載の方法。
  15. 前記方法は、
    −前記閾値電圧のための探索に先立って、前記動作電圧が各々前記閾値電圧よりも大きい適合した電圧値の各々を連続して有するために前記動作電圧をセットするステップ、
    −前記動作電圧が前記適合した電圧値の各々を有するときに、前記適合した電圧値に対応する適合した周波数値を捜すように、前記タイミングイベント・レートが前記目標レベルを下まわるときに前記クロック周波数を増加させ、そして前記タイミングイベント・レートが前記目標レベルを超えるときに前記クロック周波数を減少させるステップ、および、
    −前記クロック周波数を前記動作電圧の前記増加関数に一致させて設定するように、前記適合した電圧値および前記適合した周波数値に基づいて、前記クロック周波数の制御に関連した1つ以上の設定パラメータを決定するステップ、
    を含む、請求項13に記載の方法。
  16. 前記動作電圧の前記増加関数は、前記動作電圧の下に凸の増加関数である、請求項11〜15のいずれか1項に記載の方法。
  17. 前記動作電圧の前記増加関数は、VDD>Vthのとき、以下の方程式
    ここで、Fclkはクロック周波数、Kは遅延−適合パラメータ、Cgは電子デバイスのトランジスタ技術に関連した特性インバータの出力容量、Vthは閾値電圧、そしてαvは1と2の間である速度飽和インデックス、
    に実質的に一致している、請求項16に記載の方法。
  18. 前記タイミングイベント・レートを決定するステップは、
    −前記電子デバイスの動作に関連した前記タイミングイベントに対応するパルスから成るタイミングイベント信号を受信するステップ、
    −前記クロック信号を受信するステップ、および、
    −サンプル期間の間に発生する前記タイミングイベント信号の前記パルスの量、および同じサンプル期間の間に発生する前記クロック信号のパルスの量に基づいて、前記タイミングイベント・レートを計算するステップ、
    を含む、請求項11〜15のいずれか1項に記載の方法。
  19. 電子デバイスの動作に関連したタイミングイベントに応答するタイミングイベント検出器を備える前記電子デバイスに供給される動作電圧を制御するためのコンピュータ・プログラムであって、前記コンピュータ・プログラムは、
    −前記タイミングイベント・レートを決定し、
    −前記タイミングイベント・レートが実質的に目標レベルにある前記動作電圧の最小値である閾値電圧を捜すように、前記タイミングイベント・レートが前記目標レベルを下まわる限り前記動作電圧を減少させ、そして前記タイミングイベント・レートが前記目標レベルを超えるときに前記動作電圧を増加させ、そして、
    −前記電子デバイスを動作させるためのクロック信号を発生するために制御可能なクロック信号ジェネレータを制御する、ためにプログラム可能な処理システムを制御するためのコンピュータ実行可能命令を含み、
    前記電子デバイスを動作させるクロック信号のパルスレートを表すクロック周波数が前記動作電圧の増加関数に一致していて、前記動作電圧が前記閾値電圧を上まわり、かつ前記クロック周波数が前記動作電圧の前記増加関数に一致しているときに、前記タイミングイベント・レートは実質的に前記目標レベルにあり、そして、前記動作電圧が前記閾値電圧を下まわり、かつ前記クロック周波数が前記動作電圧の前記増加関数に一致しているときに、前記タイミングイベント・レートは前記目標レベルを超えている、
    ことを特徴とする、コンピュータ・プログラム。
  20. 請求項19に記載のコンピュータ・プログラムによってコード化される非一時的コンピュータ可読媒体から成るコンピュータ・プログラム製品。

JP2018532105A 2015-12-17 2016-12-15 動作電圧を制御するシステムおよび方法 Pending JP2019501456A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1522266.4A GB2545458A (en) 2015-12-17 2015-12-17 A system and a method for controlling operating voltage
GB1522266.4 2015-12-17
PCT/FI2016/050882 WO2017103338A1 (en) 2015-12-17 2016-12-15 A system and a method for controlling operating voltage

Publications (1)

Publication Number Publication Date
JP2019501456A true JP2019501456A (ja) 2019-01-17

Family

ID=55311124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018532105A Pending JP2019501456A (ja) 2015-12-17 2016-12-15 動作電圧を制御するシステムおよび方法

Country Status (8)

Country Link
US (1) US10114442B2 (ja)
EP (1) EP3391178A4 (ja)
JP (1) JP2019501456A (ja)
KR (1) KR20180112771A (ja)
CN (1) CN108475099B (ja)
GB (1) GB2545458A (ja)
TW (1) TW201800900A (ja)
WO (1) WO2017103338A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111527475A (zh) * 2018-02-28 2020-08-11 英特尔公司 根据能量消耗来控制处理性能水平
US10643732B2 (en) * 2018-03-22 2020-05-05 Western Digital Technologies, Inc. Determining line functionality according to line quality in non-volatile storage
US11953970B2 (en) 2019-01-23 2024-04-09 Minima Processor Oy System with microelectronic circuit, and a method for controlling the operation of a microelectronic circuit
CN110197026B (zh) * 2019-05-28 2023-03-31 首都师范大学 一种基于近阈值计算的处理器核优化方法及系统
CN110941326B (zh) * 2019-09-30 2022-02-22 维沃移动通信有限公司 一种电压控制方法及电子设备
KR20240012036A (ko) * 2022-07-20 2024-01-29 엘지전자 주식회사 디스플레이 장치 및 그 동작 방법
CN116366076B (zh) * 2023-06-02 2023-08-04 北京安天网络安全技术有限公司 一种软件定义无线电设备的监控方法、装置、设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000079405A1 (fr) * 1999-06-21 2000-12-28 Hitachi, Ltd. Processeur de donnees
JP2004178588A (ja) * 2002-11-25 2004-06-24 Texas Instruments Inc プロセッサに供給される電圧をクロック周波数に応じて調整する方法
JP2012212291A (ja) * 2011-03-31 2012-11-01 Sony Corp 情報処理装置、情報処理システム、情報処理装置の制御方法、および、プログラム
JP2013114685A (ja) * 2011-11-24 2013-06-10 Astrium Limited 電圧制御
JP2014509018A (ja) * 2011-02-25 2014-04-10 クアルコム,インコーポレイテッド オンチップ電圧調整器を有する半導体デバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020138159A1 (en) * 2001-03-26 2002-09-26 Atkinson Lee W. Temperature responsive power supply to minimize power consumption of digital logic without reducing system performance
US7278080B2 (en) * 2003-03-20 2007-10-02 Arm Limited Error detection and recovery within processing stages of an integrated circuit
GB2408116B (en) * 2003-11-14 2006-09-20 Advanced Risc Mach Ltd Operating voltage determination for an integrated circuit
US7307873B2 (en) 2006-02-21 2007-12-11 M2000 Sa. Memory with five-transistor bit cells and associated control circuit
US8127160B2 (en) * 2008-10-13 2012-02-28 International Business Machines Corporation Dynamic frequency and voltage scaling for a computer processor
US8126497B1 (en) * 2009-03-03 2012-02-28 Sprint Spectrum L.P. Method and system for selecting target error rates for power-controlling wireless communication links
US8661274B2 (en) * 2009-07-02 2014-02-25 Qualcomm Incorporated Temperature compensating adaptive voltage scalers (AVSs), systems, and methods
US8924902B2 (en) 2010-01-06 2014-12-30 Qualcomm Incorporated Methods and circuits for optimizing performance and power consumption in a design and circuit employing lower threshold voltage (LVT) devices
KR20110100465A (ko) 2010-03-04 2011-09-14 삼성전자주식회사 메모리 시스템
TWI423017B (zh) 2010-06-21 2014-01-11 Ind Tech Res Inst 效能調整裝置、具有此效能調整裝置的處理器及其效能調整方法
TWI551056B (zh) 2011-03-07 2016-09-21 國立交通大學 用於次臨界/近臨界動態電壓與頻率調節系統之可程式化時脈產生器
US9158356B2 (en) * 2011-06-28 2015-10-13 Infinera Corporation Adaptive voltage scaling based on the results of forward error correction processing
US9128720B2 (en) * 2011-07-14 2015-09-08 Qualcomm Incorporated Methods and apparatus for voltage scaling
US9292070B2 (en) * 2012-03-05 2016-03-22 Advanced Micro Devices, Inc. Method and apparatus with stochastic control based power saving operation
KR102166935B1 (ko) * 2013-11-11 2020-10-16 삼성전자주식회사 동적 전압 주파수 스케일링을 수행하기 위한 동작 주파수 변경 방법, 시스템 온-칩 및 이를 구비하는 모바일 기기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000079405A1 (fr) * 1999-06-21 2000-12-28 Hitachi, Ltd. Processeur de donnees
JP2004178588A (ja) * 2002-11-25 2004-06-24 Texas Instruments Inc プロセッサに供給される電圧をクロック周波数に応じて調整する方法
JP2014509018A (ja) * 2011-02-25 2014-04-10 クアルコム,インコーポレイテッド オンチップ電圧調整器を有する半導体デバイス
JP2012212291A (ja) * 2011-03-31 2012-11-01 Sony Corp 情報処理装置、情報処理システム、情報処理装置の制御方法、および、プログラム
JP2013114685A (ja) * 2011-11-24 2013-06-10 Astrium Limited 電圧制御

Also Published As

Publication number Publication date
CN108475099B (zh) 2021-06-18
TW201800900A (zh) 2018-01-01
KR20180112771A (ko) 2018-10-12
GB201522266D0 (en) 2016-02-03
US10114442B2 (en) 2018-10-30
EP3391178A4 (en) 2019-08-28
WO2017103338A1 (en) 2017-06-22
EP3391178A1 (en) 2018-10-24
US20170177056A1 (en) 2017-06-22
GB2545458A (en) 2017-06-21
CN108475099A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
JP2019501456A (ja) 動作電圧を制御するシステムおよび方法
US10110060B2 (en) Semiconductor device
US20220294426A1 (en) Ultra-low energy per cycle oscillator topology
US9256267B2 (en) Semiconductor device
KR20170018380A (ko) 전자장치의 주변 에너지로부터의 전력의 하베스팅
US8531234B2 (en) Temperature detection device
JPWO2009078081A1 (ja) 半導体集積回路
JP4905354B2 (ja) 電源電圧調整装置
Lee et al. 19.2 a 6.4 pj/cycle self-tuning cortex-m0 iot processor based on leakage-ratio measurement for energy-optimal operation across wide-range pvt variation
JP6371581B2 (ja) 発振回路、電流生成回路および発振方法
JP2006071629A (ja) 静電容量変化検出方法及び検出集積回路
TWI551056B (zh) 用於次臨界/近臨界動態電壓與頻率調節系統之可程式化時脈產生器
Okuhara et al. Digitally assisted on-chip body bias tuning scheme for ultra low-power VLSI systems
US8513981B2 (en) Squelch detection method and circuit using rectifying circuit for detecting out-of-band signal
Antonio et al. Implementation of dynamic voltage frequency scaling on a processor for wireless sensing applications
JP2010271765A (ja) 電源電圧制御回路
KR100653403B1 (ko) 정전용량변화 검출방법 및 검출집적회로
US8981734B2 (en) Power source generation circuit and integrated circuit
KR101985953B1 (ko) 펌핑 회로
Wu et al. PVT-aware digital controlled voltage regulator design for ultra-low-power (ULP) DVFS systems
CN107196606B (zh) 一种振荡器
JP2011188361A (ja) パワーオンリセット回路
KR100695905B1 (ko) 다채널 정전용량변화 검출장치 및 그 방법
US20130147555A1 (en) Squelch Detection Method and Circuit Using Dual Rectifying Circuit for Detecting Out-of-Band Signal
TWI692200B (zh) 載帶芯片用開機關機重置電路及其工作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220712