JP2019216140A - Deposition device and cleaning method in deposition device - Google Patents
Deposition device and cleaning method in deposition device Download PDFInfo
- Publication number
- JP2019216140A JP2019216140A JP2018111092A JP2018111092A JP2019216140A JP 2019216140 A JP2019216140 A JP 2019216140A JP 2018111092 A JP2018111092 A JP 2018111092A JP 2018111092 A JP2018111092 A JP 2018111092A JP 2019216140 A JP2019216140 A JP 2019216140A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- susceptor
- lower electrode
- cleaning
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004140 cleaning Methods 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000008021 deposition Effects 0.000 title abstract 4
- 239000007795 chemical reaction product Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 40
- 239000004065 semiconductor Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 20
- 230000000052 comparative effect Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 239000002826 coolant Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010494 dissociation reaction Methods 0.000 description 3
- 230000005593 dissociations Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- VPAYJEUHKVESSD-UHFFFAOYSA-N trifluoroiodomethane Chemical compound FC(F)(F)I VPAYJEUHKVESSD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
本開示は、成膜装置及び成膜装置におけるクリーニング方法に関する。 The present disclosure relates to a film forming apparatus and a cleaning method in the film forming apparatus.
半導体デバイスの製造工程において半導体ウエハの表面に対して行われるプラズマ処理では、処理の回数が増加するにつれて、チャンバ(処理容器)の内壁や半導体ウエハが載置されるサセプタ等に付着する反応生成物の付着量が増加する。反応生成物の付着量が増加すると処理環境が変わるため、半導体ウエハ間での処理の均一性が悪化することがある。また、反応生成物の付着量の増加は、パーティクルの発生要因になる。そこで、クリーニングガスをプラズマ化させたプラズマによりチャンバ内をクリーニングすることが行われる。 In a plasma process performed on the surface of a semiconductor wafer in a semiconductor device manufacturing process, as the number of processes increases, a reaction product adheres to an inner wall of a chamber (processing vessel), a susceptor on which the semiconductor wafer is placed, or the like. Increases the amount of adhering. When the amount of the reaction product attached increases, the processing environment changes, so that the uniformity of the processing between the semiconductor wafers may deteriorate. In addition, an increase in the amount of the reaction product attached becomes a cause of generation of particles. Therefore, the inside of the chamber is cleaned with plasma obtained by converting the cleaning gas into plasma.
プラズマによるチャンバ内のクリーニングに際し、サセプタの表面の損傷を防止するために、サセプタにダミーウエハを載置した状態でプラズマによるクリーニングが行われることがある。しかし、ダミーウエハを用いたクリーニングでは、チャンバ内へのダミーウエハの搬入、及び、チャンバからのダミーウエハの搬出が必要になるので、スループットが低下する。また、ダミーウエハのコストが高いため、ダミーウエハを用いたクリーニングを行うと、半導体デバイスの製造コストが高くなってしまう。 When cleaning the inside of the chamber with plasma, cleaning with plasma may be performed with a dummy wafer placed on the susceptor to prevent damage to the surface of the susceptor. However, in the cleaning using the dummy wafer, it is necessary to carry the dummy wafer into the chamber and carry out the dummy wafer from the chamber, so that the throughput is lowered. Further, since the cost of the dummy wafer is high, if the cleaning using the dummy wafer is performed, the manufacturing cost of the semiconductor device is increased.
そこで、ダミーウエハを用いずにクリーニングを行う場合がある。しかし、ダミーウエハを用いないクリーニングでは、サセプタの表面がプラズマに曝されるため、サセプタの表面が荒れてしまう。サセプタの表面の荒れの度合が大きくなると、サセプタと半導体ウエハとの間での熱伝達の状態が変化するため、半導体ウエハのプロセス温度が設定温度から外れてしまうことがある。このため、ダミーウエハを用いないクリーニングが行われる場合には、半導体ウエハのプロセス温度を設定温度に維持するために、サセプタの交換頻度が増加してしまう。サセプタは高価な部材であるため、サセプタの交換頻度が増加すると、半導体デバイスの製造コストが高くなってしまう。 Therefore, cleaning may be performed without using a dummy wafer. However, in cleaning without using a dummy wafer, the surface of the susceptor is exposed to plasma, so that the surface of the susceptor becomes rough. When the degree of roughness of the susceptor surface increases, the state of heat transfer between the susceptor and the semiconductor wafer changes, and the process temperature of the semiconductor wafer may deviate from the set temperature. For this reason, when cleaning without using a dummy wafer is performed, the susceptor replacement frequency increases in order to maintain the process temperature of the semiconductor wafer at the set temperature. Since the susceptor is an expensive member, if the frequency of replacement of the susceptor increases, the manufacturing cost of the semiconductor device increases.
本開示は、ダミーウエハを用いないクリーニングにおいて、下部電極として用いられるサセプタの損傷を抑制できる技術を提供する。 The present disclosure provides a technique capable of suppressing damage to a susceptor used as a lower electrode in cleaning without using a dummy wafer.
本開示の一態様の成膜装置は、真空排気可能な処理容器と、下部電極と、上部電極と、ガス供給部と、電圧印加部とを有する。下部電極には被処理基板が載置可能である。上部電極は、処理容器内で下部電極に対向して配置される。ガス供給部は、上部電極と下部電極との間の処理空間でプラズマ化されることにより、処理容器内に成膜時に付着した反応生成物をクリーニングするクリーニングガスを処理空間に供給する。電圧印加部は、下部電極に被処理基板が載置されていない状態でクリーニングガスが処理空間に供給されているときに、直流パルス電圧を上部電極に印加する。 A film forming apparatus according to an embodiment of the present disclosure includes a processing container capable of evacuating, a lower electrode, an upper electrode, a gas supply unit, and a voltage application unit. A substrate to be processed can be placed on the lower electrode. The upper electrode is disposed to face the lower electrode in the processing container. The gas supply unit supplies plasma to the processing space with a cleaning gas that cleans reaction products adhering to the inside of the processing container during film formation by being converted into plasma in the processing space between the upper electrode and the lower electrode. The voltage application unit applies a DC pulse voltage to the upper electrode when the cleaning gas is supplied to the processing space in a state where the substrate to be processed is not placed on the lower electrode.
本開示の技術によれば、ダミーウエハを用いないクリーニングにおいて、下部電極として用いられるサセプタの損傷を抑制できる。 According to the technology of the present disclosure, in cleaning without using a dummy wafer, damage to a susceptor used as a lower electrode can be suppressed.
以下に、本開示の技術の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the technology of the present disclosure will be described with reference to the drawings.
<成膜装置の構成>
図1は、実施形態に係る成膜装置の構成例を示す図である。図1に示す成膜装置1は、容量結合型の平行平板成膜装置として構成されている。
<Configuration of film forming apparatus>
FIG. 1 is a diagram illustrating a configuration example of a film forming apparatus according to the embodiment. A
図1において、成膜装置1は、例えばアルミニウムまたはステンレス鋼等からなる金属製の処理容器であるチャンバ10を有する。チャンバ10は保安接地されている。
In FIG. 1, a
チャンバ10内には、円盤状のサセプタ12が水平に配置されている。サセプタ12には、成膜処理の被処理基板としての半導体ウエハWが載置可能である。サセプタ12は、下部電極としても機能する。チャンバ10の側壁には、半導体ウエハWの搬入出口を開閉するゲートバルブ28が取り付けられている。サセプタ12は、例えばAlNセラミック等からなり、チャンバ10の底から鉛直上方に延びる絶縁性の筒状支持部14に支持されている。
In the
筒状支持部14の外周に沿ってチャンバ10の底から鉛直上方に延びる導電性の筒状支持部(内壁部)16とチャンバ10の側壁との間に、環状の排気路18が形成されている。排気路18の底には排気口22が設けられている。
An
排気口22には排気管24を介して排気装置26が接続されている。排気装置26は、例えばターボ分子ポンプ等の真空ポンプを有しており、チャンバ10内の処理空間を所望の真空度まで減圧する。チャンバ10内は、例えば、200mTorr〜2500mTorrの範囲の一定の圧力に保たれるのが好ましい。
An
下部電極として用いられるサセプタ12と接地との間には、コイル101と可変コンデンサ102とを有するインピーダンス調整回路100が接続棒36を介して電気的に接続されている。
An
サセプタ12の上には成膜処理対象の半導体ウエハWが載置され、半導体ウエハWを囲むようにリング38が設けられている。リング38は、導電材(例えばNi,Al等)からなり、サセプタ12の上面に着脱可能に取り付けられる。
A semiconductor wafer W to be subjected to a film formation process is mounted on the
また、サセプタ12の上面には、ウエハ吸着用の静電チャック40が設けられている。静電チャック40は、膜状または板状の誘電体の間にシート状またはメッシュ状の導電体を挟んで形成される。静電チャック40内の導電体には、チャンバ10の外に配置される直流電源42がオン/オフ切替スイッチ44及び給電線46を介して電気的に接続されている。直流電源42より印加される直流電圧によって静電チャック40に発生したクーロン力により、半導体ウエハWが静電チャック40上に吸着保持される。
Further, on the upper surface of the
サセプタ12の内部には、円周方向に延びる環状の冷媒室48が設けられている。冷媒室48には、チラーユニット(図示せず)より配管50,52を介して、所定温度の冷媒(例えば冷却水)が循環供給される。冷媒の温度を制御することによって静電チャック40上の半導体ウエハWの温度が制御される。さらに、半導体ウエハWの温度の精度を高めるために、伝熱ガス供給部(図示せず)からの伝熱ガス(例えばHeガス)が、ガス供給管51及びサセプタ12内のガス通路56を介して、静電チャック40と半導体ウエハWとの間に供給される。
An
チャンバ10の天井には、サセプタ12と平行に向かい合って(つまり、対向して)、円盤状の内側上部電極60及びリング状の外側上部電極62が同心状に設けられている。径方向の好適なサイズとして、内側上部電極60は半導体ウエハWと同程度の口径(直径)を有し、外側上部電極62はリング38と同程度の口径(内径・外径)を有している。但し、内側上部電極60と外側上部電極62とは互いに電気的に絶縁されている。両電極60,62の間には、例えばセラミックからなるリング状の絶縁体63が挿入されている。
A disk-shaped inner
内側上部電極60は、サセプタ12と真正面に向かい合う電極板64と、電極板64をその背後(上)から着脱可能に支持する電極支持体66とを有している。電極板64の材質として、NiまたはAl等の導電材が好ましい。電極支持体66は、例えばアルマイト処理されたアルミニウムで構成される。外側上部電極62も、サセプタ12と向かい合う電極板68と、電極板68をその背後(上)から着脱可能に支持する電極支持体70とを有している。電極板68及び電極支持体70は、電極板64及び電極支持体66とそれぞれ同じ材質で構成されるのが好ましい。以下では、内側上部電極60と外側上部電極62とを「上部電極60,62」と総称することがある。このように、成膜装置1では、円盤状のサセプタ12(つまり、下部電極)と、円盤状の上部電極60,62とが互いに平行に対向している。
The inner
なお、本実施形態では、上部電極60,62が、内側上部電極60と外側上部電極62との2つの部材で構成される場合を一例として挙げた。しかし、上部電極は1つの部材で構成されても良い。
In the present embodiment, the case where the
上部電極60,62とサセプタ12との間に設定される処理空間PSに処理ガスを供給するために、内側上部電極60がシャワーヘッドとして兼用される。より詳細には、電極支持体66の内部にガス拡散室72が設けられ、ガス拡散室72からサセプタ12側に貫ける多数のガス吐出孔74が電極支持体66及び電極板64に形成される。ガス拡散室72の上部に設けられるガス導入口72aには、ガス供給部76から延びるガス供給管78が接続されている。なお、内側上部電極60だけでなく外側上部電極62にもシャワーヘッドを設ける構成としても良い。
The inner
チャンバ10の外には、印加電圧を出力する電圧印加部5が配置されている。電圧印加部5は、給電ライン88を介して上部電極60,62に接続されている。電圧印加部5は、高周波電源30と、マッチングユニット34と、可変直流電源80と、パルス発生器84と、フィルタ86と、重畳器91と、オン/オフ切替スイッチ92とを有する。
A
高周波電源30は、高周波数の交流電圧(以下では「高周波電圧」と呼ぶことがある)を生成し、生成した高周波電圧をマッチングユニット34及びオン/オフ切替スイッチ92を介して重畳器91に供給する。オン/オフ切替スイッチ92がオンになっているときは、高周波電圧が重畳器91に供給される一方で、オン/オフ切替スイッチ92がオフになっているときは、高周波電圧が重畳器91に供給されない。高周波電源30が生成する高周波電圧の周波数は、例えば13MHz以上であることが好ましい。
The high-
図2は、実施形態に係る高周波電圧の一例を示す図である。図2に示すように、高周波電源30は、例えば、0Vを基準電位RPとする−250V〜250Vの高周波電圧V1を生成する。マッチングユニット34は、高周波電源30側のインピーダンスと負荷(主に電極、プラズマ、チャンバ)側のインピーダンスとの間の整合をとる。
FIG. 2 is a diagram illustrating an example of the high-frequency voltage according to the embodiment. As shown in FIG. 2, the high-
可変直流電源80の出力端子はパルス発生器84に接続され、可変直流電源80は、負の直流電圧(つまり負のDC電圧)をパルス発生器84に出力する。パルス発生器84は、可変直流電源80から入力される負の直流電圧を用いて、矩形波の直流パルス電圧(つまりDCパルス電圧)を発生し、発生した直流パルス電圧をフィルタ86を介して重畳器91に供給する。パルス発生器84が発生する直流パルス電圧の周波数は、例えば、10kHz〜1MHzであることが好ましい。また、パルス発生器84が発生する直流パルス電圧のデューティ比は、10%〜90%であることが好ましい。
The output terminal of the variable
図3は、実施形態に係る直流パルス電圧の一例を示す図である。図3に示すように、パルス発生器84は、例えば、0V〜−500Vの矩形波の直流パルス電圧V2を生成する。フィルタ86は、パルス発生器84から出力される直流パルス電圧をスルーで重畳器91へ出力する一方で、高周波電源30から出力される高周波電圧を接地ラインへ流してパルス発生器84側へは流さないように構成されている。
FIG. 3 is a diagram illustrating an example of a DC pulse voltage according to the embodiment. As shown in FIG. 3, the pulse generator 84 generates, for example, a DC pulse voltage V <b> 2 of a rectangular wave of 0 V to −500 V. The
重畳器91は、高周波電源30から出力される高周波電圧と、パルス発生器84から出力される直流パルス電圧とを重畳することにより、高周波電圧と直流パルス電圧とが重畳された電圧(以下では「重畳電圧」と呼ぶことがある)を生成する。生成された重畳電圧は、給電ライン88を介して上部電極60,62に印加される。重畳器91は、電圧重畳部の一例である。
The
図4は、実施形態に係る重畳電圧の一例を示す図である。図2示す高周波電圧V1と図3に示す直流パルス電圧V2とが重畳された場合、図4に示す重畳電圧V3が生成される。高周波電圧に直流パルス電圧が重畳されることにより、図4に示すように、重畳電圧V3においては、矩形波の直流パルス電圧V2(図3)の波形に合わせて、高周波電圧V1(図2)の基準電位RPが時間の経過に伴って上下に交互に周期的に変化する。つまり、電圧印加部5は、オン/オフ切替スイッチ92がオンになっている場合には、パルス状(つまり、矩形波状)に変化する高周波電圧を出力する。
FIG. 4 is a diagram illustrating an example of the superimposed voltage according to the embodiment. When the high-frequency voltage V1 shown in FIG. 2 and the DC pulse voltage V2 shown in FIG. 3 are superimposed, a superimposed voltage V3 shown in FIG. 4 is generated. By superimposing the direct-current pulse voltage on the high-frequency voltage, as shown in FIG. 4, in the superimposed voltage V3, the high-frequency voltage V1 (FIG. 2) is matched to the waveform of the rectangular DC pulse voltage V2 (FIG. 3). The reference potential RP periodically and alternately changes with time. That is, when the on / off
このように、オン/オフ切替スイッチ92がオンになっているときは、マッチングユニット34から出力される高周波電圧が重畳器91に供給されるので、重畳器91からは重畳電圧が出力される。一方で、オン/オフ切替スイッチ92がオフになっているときは、マッチングユニット34から出力される高周波電圧が重畳器91に供給されないので、フィルタ86から出力された直流パルス電圧がそのまま重畳器91から出力される。
As described above, when the on / off
チャンバ10内で処理空間PSに面する適当な箇所(例えば、外側上部電極62の半径方向外側)には、例えばNi,Al等の導電性部材からなるリング状のグランドパーツ96が取り付けられている。グランドパーツ96は、例えばセラミックからなるリング状の絶縁体98に取り付けられるとともに、チャンバ10の天井壁に接続されており、チャンバ10を介して接地されている。プラズマ処理中に電圧印加部5から上部電極60,62に重畳電圧または直流パルス電圧が印加されると、プラズマを介して上部電極60,62とグランドパーツ96との間で電子電流が流れるようになっている。
A ring-shaped
成膜装置1内の各構成の個々の動作、及び、成膜装置1全体の動作(シーケンス)は、制御部(図示せず)によって制御される。例えば、排気装置26、高周波電源30、オン/オフ切替スイッチ44,92、ガス供給部76、チラーユニット(図示せず)、伝熱ガス供給部(図示せず)等の動作は、制御部(図示せず)によって制御される。制御部の一例として、マイクロコンピュータが挙げられる。
The operation of each component in the
<成膜装置での成膜処理>
成膜装置1において、成膜を行なうには、まずゲートバルブ28を開状態にして加工対象の半導体ウエハWをチャンバ10内に搬入して、静電チャック40の上に載置する。
<Film forming process in film forming apparatus>
In order to perform film formation in the
次に、オン/オフ切替スイッチ44をオンにし、静電吸着力によって静電チャック40上に半導体ウエハWを吸着保持する。
Next, the on / off
そして、ガス供給部76より成膜原料ガスを処理ガスとして所定の流量でチャンバ10内に導入し、排気装置26によりチャンバ10内の圧力を設定値に調節する。
Then, a film forming source gas is introduced into the
さらに、高周波電源30、可変直流電源80及びオン/オフ切替スイッチ92をオンにして、重畳電圧を上部電極60,62に印加する。また、静電チャック40と半導体ウエハWとの間に伝熱ガスを供給する。
Further, the high
内側上部電極60より吐出された成膜原料ガスは、上部電極60,62と、下部電極として用いられるサセプタ12との間での放電によって処理空間PSでプラズマ化し、このプラズマに含まれるラジカルやイオンによって半導体ウエハWの表面に被膜が形成される。成膜原料ガスとして例えば、TEOS(Si(OC2H5))ガス、Arガス、O2ガスを用いることにより、半導体ウエハWの表面に、SiO2膜等の絶縁膜が形成される。
The film-forming source gas discharged from the inner
成膜処理が施される半導体ウエハWの枚数が所定の枚数に達する毎に、チャンバ10内のクリーニング処理が行われる。
Each time the number of semiconductor wafers W on which the film forming process is performed reaches a predetermined number, a cleaning process in the
<成膜装置でのクリーニング処理>
実施形態に係るクリーニング処理ではダミーウエハが用いられないため、クリーニング処理の開始時点では、サセプタ12の上面(つまり、静電チャック40の上面)が処理空間PSに対して露出した状態にある。また、チャンバ10の内壁及びリング38等の、サセプタ12における半導体ウエハWの載置領域周辺には、成膜処理により生成された反応生成物が付着している。
<Cleaning process in film forming device>
Since no dummy wafer is used in the cleaning process according to the embodiment, the upper surface of the susceptor 12 (that is, the upper surface of the electrostatic chuck 40) is exposed to the processing space PS at the start of the cleaning process. Further, reaction products generated by the film forming process adhere to the inner wall of the
サセプタ12の上面が処理空間PSに対して露出した状態で、ガス供給部76よりクリーニングガスを処理ガスとして所定の流量でチャンバ10内に導入し、排気装置26によりチャンバ10内の圧力を設定値に調節する。オン/オフ切替スイッチ44はオフにする。クリーニングガスとして、例えば、NF3ガスが用いられる。クリーニングガスとしては、NF3ガスの他に、例えば、CF4ガス、C2F6ガス、CIF3ガス等が用いられても良い。また、プラズマの安定化のために、Arガスを所定の流量でチャンバ10内に導入し、クリーニングガスと混合して用いる。
In a state where the upper surface of the
例えば、チャンバ10内にNF3ガスを導入する前に、流量3slmのArガスをチャンバ10内に導入してプラズマを着火する。プラズマが着火した後、15秒程度かけてArガスの流量を3slmから9slmに増加する。そしてさらに15秒程度かけてNF3ガスの流量を0slmから2slmまで増加させる。
For example, before introducing NF3 gas into the
さらに、チャンバ10内にArガスを導入する時点で、可変直流電源80をオンにする一方で、オン/オフ切替スイッチ92をオフにして、直流パルス電圧を上部電極60,62に印加する。
Further, at the time when the Ar gas is introduced into the
内側上部電極60より吐出されたクリーニングガス(例えば、NF3ガス)は、上部電極60,62と、下部電極として用いられるサセプタ12との間での放電によって処理空間PSでプラズマ化する。そして、このプラズマに含まれるラジカルやイオンによって、チャンバ10内に付着した反応生成物が蒸気圧の高いフッ化物となってチャンバ10の外に排出される。クリーニング処理は例えば1分間行われる。
The cleaning gas (for example, NF3 gas) discharged from the inner
<実験結果>
以下に、一例として、処理ガスとしてAr/O2ガスをチャンバ10内に導入した場合の実験結果を示す。図5及び図6は、比較例における実験結果1の一例を示す図である。図7及び図8は、比較例における実験結果2の一例を示す図である。図9及び図10は、実施形態おける実験結果1の一例を示す図である。図11及び図12は、実施形態における実験結果2の一例を示す図である。
<Experimental result>
As an example, experimental results when Ar /
図5、図6、図9及び図10は、チャンバ10内の圧力を500mTorrにした状態の実験結果を示し、図7、図8、図11及び図12は、チャンバ10内の圧力を1000mTorrにした状態の実験結果を示す。また、図5〜図8は、上部電極60,62に周波数40MHzの高周波電圧を印加した場合の実験結果を示し、図9〜図12は、上部電極60,62にデューティ比50%、周波数500kHzの直流パルス電圧を印加した場合の実験結果を示す。また、図5、図7、図9及び図11は、z方向(図1)の距離dとプラズマ密度との関係を示し、図6、図8、図10及び図12は、距離dと電子温度との関係を示す。距離dは、z方向(図1)において、サセプタ12の上面(つまり、静電チャック40の上面)を基点とし、サセプタ12の上面から上部電極60,62の下面までの距離を示す。図5〜図12では、一例として、サセプタ12の上面と上部電極60,62の下面との間の距離d(つまり、電極間ギャップ)が0.014mである場合の実験結果が示されている。また、図5、図7、図9及び図11では、プラズマ密度を表す指標として、電子eの密度、O2+イオンの密度、O−イオンの密度、Ar+イオンの密度を用いる。
FIGS. 5, 6, 9 and 10 show the experimental results when the pressure inside the
<比較例の実験結果1(図5,図6)>
チャンバ10内の圧力を500mTorrにした状態で上部電極60,62に40MHzの周波数の高周波電圧を印加した場合は、図5に示すように、サセプタ12の上面と上部電極60,62の下面との間の中間付近で、負イオン(O−イオン)の密度が高くなる。また、図6に示すように、サセプタ12の上面付近、及び、上部電極60,62の下面付近の双方で、電子温度が高くなる。
<
When a high frequency voltage of 40 MHz is applied to the
<比較例の実験結果2(図7,図8)>
チャンバ10内の圧力を1000mTorrにした状態で上部電極60,62に40MHzの周波数の高周波電圧を印加した場合も、図5と同様に、サセプタ12の上面と上部電極60,62の下面との間の中間付近で、負イオン(O−イオン)の密度が高くなる(図7)。また、図6と同様に、サセプタ12の上面付近、及び、上部電極60,62の下面付近の双方で、電子温度が高くなる(図8)。
<
When a high-frequency voltage having a frequency of 40 MHz is applied to the
<実施形態の実験結果1(図9,図10)>
チャンバ10内の圧力を500mTorrにした状態で上部電極60,62に500kHzの周波数の直流パルス電圧を印加した場合は、図9に示すように、図5と比較して、負イオン(O−イオン)の密度が大きく低下する。
<
When a DC pulse voltage of a frequency of 500 kHz is applied to the
また、図10に示すように、図6と比較して、上部電極60,62の下面付近での電子温度が高温に維持されたまま、サセプタ12の上面付近での電子温度が大きく低下する。つまり、処理空間PSにおいて、電子温度が高い領域が、上部電極60,62の下面付近に偏在する。ここで、電子温度が高いほど、処理ガスの解離が促進されるため、プラズマの生成量が増加するため、プラズマに含まれるラジカルが増加する。つまり、チャンバ10内の圧力を500mTorrにした状態で上部電極60,62に500kHzの周波数の直流パルス電圧を印加すると、図10に示すように、プラズマの存在領域が上部電極60,62の下面付近に局在化する。
Further, as shown in FIG. 10, the electron temperature near the upper surface of the
<実施形態の実験結果2(図11,図12)>
チャンバ10内の圧力を1000mTorrにした状態で上部電極60,62に500kHzの周波数の直流パルス電圧を印加した場合も、図9及び図10に示す実験結果と同様になる。すなわち、図11に示すように、図7と比較して、負イオン(O−イオン)の密度が大きく低下する。また、図12に示すように、図8と比較して、上部電極60,62の下面付近での電子温度が高温に維持されたまま、サセプタ12の上面付近での電子温度が大きく低下する。つまり、処理空間PSにおいて、電子温度が高い領域が上部電極60,62の下面付近に偏在するため、プラズマの存在領域が上部電極60,62の下面付近に局在化する。
<
Even when a DC pulse voltage having a frequency of 500 kHz is applied to the
上記の実験結果のように、上部電極60,62に直流パルス電圧を印加することにより、上部電極60,62に高周波電圧を印加する場合に比べ、負イオンを激減させることができるため、負イオンによる部材の損傷の度合を低下させることができる。
By applying a DC pulse voltage to the
また、上部電極60,62に直流パルス電圧を印加すると、上部電極60,62側では電子温度が高くなる一方で、下部電極としてのサセプタ12側では、電子温度が低くなる。電子温度が低くなるほど、電極に対する損傷の度合が小さくなる。よって、上部電極60,62への直流パルス電圧の印加によってサセプタ12側での電子温度を低下させることにより、サセプタ12に対する損傷を抑制できる。つまり、本実施形態によれば、ダミーウエハを用いないクリーニングにおいて、下部電極として用いられるサセプタ12の損傷を抑制できる。なお、上部電極60,62側での電子温度が高温になることにより上部電極60,62に対する損傷の度合が大きくなったとしても、サセプタ12に比べ、上部電極60,62は安価な部材であるので、半導体デバイスの製造コストの増加は僅かに過ぎない。
When a DC pulse voltage is applied to the
一方で、上部電極60,62に直流パルス電圧を印加した場合には、上記の実験結果のように、下部電極としてのサセプタ12の損傷を抑制できる一方で、プラズマの存在領域が上部電極60,62の下面付近に局在化する。このため、生成されるプラズマが少量の場合には、プラズマに含まれるラジカルがサセプタ12まで到達せず、サセプタ12のクリーニングの度合が低下してしまう可能性がある。
On the other hand, when a DC pulse voltage is applied to the
しかし、電子温度が高いほど、処理ガスの解離が促進されるため、プラズマの生成量が増加し、その結果、プラズマに含まれるラジカルが増加する。上記の実験結果によれば、直流パルス電圧を上部電極60,62に印加した場合(図10,図11)は、高周波電圧を上部電極60,62に印加した場合(図6,図8)に比べて、サセプタ12側の電子温度が低下する一方で、上部電極60,62側の電子温度が上昇する。よって、直流パルス電圧を上部電極60,62に印加することにより、上部電極60,62の直下において、処理ガスの解離が促進されてラジカルの生成量が増加する。つまり、直流パルス電圧を上部電極60,62に印加することにより、上部電極60,62付近に多量のラジカルを生成することができる。上部電極60,62付近で生成されるラジカルが多量であることにより、その多量のラジカルの一部がサセプタ12にも到達できるため、サセプタ12に対するクリーニングも施される。
However, the higher the electron temperature, the more the dissociation of the processing gas is promoted, so that the amount of plasma generated increases, and as a result, radicals contained in the plasma increase. According to the above experimental results, when a DC pulse voltage is applied to the
このように、NF3ガス等のクリーニングガスをチャンバ10内に導入するクリーニング処理において直流パルス電圧を上部電極60,62に印加することにより、下部電極として用いられるサセプタ12の損傷を抑制した上で、サセプタ12に対するクリーニングを行うことができる。
As described above, by applying a DC pulse voltage to the
以上のように、実施形態では、成膜装置1は、真空排気可能なチャンバ10と、下部電極として用いられるサセプタ12と、上部電極60,62と、ガス供給部76と、電圧印加部5とを有する。サセプタ12には半導体ウエハWが載置可能である。上部電極60,62は、チャンバ10内でサセプタ12に対向して配置される。ガス供給部76は、上部電極60,62とサセプタ12との間の処理空間PSでプラズマ化されることにより、チャンバ10内に成膜時に付着した反応生成物をクリーニングするクリーニングガスを処理空間PSに供給する。電圧印加部5は、サセプタ12に半導体ウエハWが載置されていない状態でクリーニングガスが処理空間PSに供給されているときに、直流パルス電圧を上部電極60,62に印加する。
As described above, in the embodiment, the
こうすることで、下部電極として用いられるサセプタ12の損傷を抑制した上で、サセプタ12に対するクリーニングを行うことができる。
By doing so, it is possible to perform cleaning on the
また、実施形態では、ガス供給部76は、成膜時に、処理空間PSでプラズマ化されることにより半導体ウエハWの表面に絶縁膜を形成する成膜原料ガスを処理空間PSに供給する。
In addition, in the embodiment, the
こうすることで、成膜処理において半導体ウエハWの表面に絶縁膜が形成されるときにチャンバ10内に付着する反応生成物をクリーニング処理によりアッシングすることができる。
By doing so, it is possible to ashing the reaction products adhered to the inside of the
なお、本開示の実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。実に、上記の実施形態は多様な形態で具現され得る。また、上記の実施形態は、特許請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されても良い。 The embodiments of the present disclosure are to be considered in all respects as illustrative and not restrictive. Indeed, the above embodiments may be implemented in various forms. The above-described embodiments may be omitted, replaced, and changed in various forms without departing from the scope and spirit of the claims.
例えば、クリーニング処理時に、電圧印加部5は、重畳電圧を上部電極60,62に印加しても良い。これにより、重畳電圧には高周波の交流成分が含まれるため、クリーニング処理時の処理ガスの着火性を高めることができる。
For example, during the cleaning process, the
1 成膜装置
5 電圧印加部
10 チャンバ
12 サセプタ
60 内側上部電極
62 外側上部電極
76 ガス供給部
DESCRIPTION OF
Claims (3)
前記処理容器内で被処理基板が載置可能な下部電極と、
前記処理容器内で前記下部電極に対向して配置される上部電極と、
前記上部電極と前記下部電極との間の処理空間でプラズマ化されることにより、前記処理容器内に成膜時に付着した反応生成物をクリーニングするクリーニングガスを前記処理空間に供給するガス供給部と、
前記下部電極に前記被処理基板が載置されていない状態で前記クリーニングガスが前記処理空間に供給されているときに、直流パルス電圧を前記上部電極に印加する電圧印加部と、
を具備する成膜装置。 A processing container capable of being evacuated;
A lower electrode on which a substrate to be processed can be placed in the processing container;
An upper electrode disposed opposite to the lower electrode in the processing vessel;
A gas supply unit that supplies a cleaning gas to the processing space for cleaning a reaction product that has been deposited in the processing container during film formation by being converted into plasma in the processing space between the upper electrode and the lower electrode; ,
A voltage applying unit that applies a DC pulse voltage to the upper electrode when the cleaning gas is supplied to the processing space in a state where the substrate to be processed is not placed on the lower electrode;
A film forming apparatus comprising:
請求項1に記載の成膜装置。 The gas supply unit supplies, to the processing space, a film forming source gas that forms plasma in the processing space to form an insulating film on the surface of the substrate to be processed during the film formation.
The film forming apparatus according to claim 1.
前記処理容器内で被処理基板が載置可能な下部電極と、
前記処理容器内で前記下部電極に対向して配置される上部電極と、
を具備する成膜装置におけるクリーニング方法であって、
前記上部電極と前記下部電極との間の処理空間でプラズマ化されることにより、前記処理容器内に成膜時に付着した反応生成物をクリーニングするクリーニングガスを前記処理空間に供給することと、
前記下部電極に前記被処理基板が載置されていない状態で前記クリーニングガスが前記処理空間に供給されているときに、直流パルス電圧を前記上部電極に印加することと、
を有するクリーニング方法。 A processing container capable of being evacuated;
A lower electrode on which a substrate to be processed can be placed in the processing container;
An upper electrode disposed opposite to the lower electrode in the processing vessel;
A cleaning method in a film forming apparatus comprising:
Supplying a cleaning gas to the processing space for cleaning a reaction product adhering to the inside of the processing container by forming a plasma in the processing space between the upper electrode and the lower electrode;
Applying a DC pulse voltage to the upper electrode when the cleaning gas is supplied to the processing space in a state where the substrate to be processed is not placed on the lower electrode;
A cleaning method.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018111092A JP2019216140A (en) | 2018-06-11 | 2018-06-11 | Deposition device and cleaning method in deposition device |
PCT/JP2019/020980 WO2019239872A1 (en) | 2018-06-11 | 2019-05-28 | Film-forming apparatus, and method for cleaning film-forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018111092A JP2019216140A (en) | 2018-06-11 | 2018-06-11 | Deposition device and cleaning method in deposition device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019216140A true JP2019216140A (en) | 2019-12-19 |
Family
ID=68842016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018111092A Pending JP2019216140A (en) | 2018-06-11 | 2018-06-11 | Deposition device and cleaning method in deposition device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2019216140A (en) |
WO (1) | WO2019239872A1 (en) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11476145B2 (en) | 2018-11-20 | 2022-10-18 | Applied Materials, Inc. | Automatic ESC bias compensation when using pulsed DC bias |
JP7451540B2 (en) | 2019-01-22 | 2024-03-18 | アプライド マテリアルズ インコーポレイテッド | Feedback loop for controlling pulsed voltage waveforms |
US11508554B2 (en) | 2019-01-24 | 2022-11-22 | Applied Materials, Inc. | High voltage filter assembly |
US11462389B2 (en) | 2020-07-31 | 2022-10-04 | Applied Materials, Inc. | Pulsed-voltage hardware assembly for use in a plasma processing system |
US11901157B2 (en) | 2020-11-16 | 2024-02-13 | Applied Materials, Inc. | Apparatus and methods for controlling ion energy distribution |
US11798790B2 (en) | 2020-11-16 | 2023-10-24 | Applied Materials, Inc. | Apparatus and methods for controlling ion energy distribution |
US11495470B1 (en) | 2021-04-16 | 2022-11-08 | Applied Materials, Inc. | Method of enhancing etching selectivity using a pulsed plasma |
US11948780B2 (en) | 2021-05-12 | 2024-04-02 | Applied Materials, Inc. | Automatic electrostatic chuck bias compensation during plasma processing |
US11791138B2 (en) | 2021-05-12 | 2023-10-17 | Applied Materials, Inc. | Automatic electrostatic chuck bias compensation during plasma processing |
US11967483B2 (en) | 2021-06-02 | 2024-04-23 | Applied Materials, Inc. | Plasma excitation with ion energy control |
US20220399185A1 (en) | 2021-06-09 | 2022-12-15 | Applied Materials, Inc. | Plasma chamber and chamber component cleaning methods |
US11810760B2 (en) | 2021-06-16 | 2023-11-07 | Applied Materials, Inc. | Apparatus and method of ion current compensation |
US11569066B2 (en) | 2021-06-23 | 2023-01-31 | Applied Materials, Inc. | Pulsed voltage source for plasma processing applications |
US11476090B1 (en) | 2021-08-24 | 2022-10-18 | Applied Materials, Inc. | Voltage pulse time-domain multiplexing |
US11694876B2 (en) | 2021-12-08 | 2023-07-04 | Applied Materials, Inc. | Apparatus and method for delivering a plurality of waveform signals during plasma processing |
US11972924B2 (en) | 2022-06-08 | 2024-04-30 | Applied Materials, Inc. | Pulsed voltage source for plasma processing applications |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11293468A (en) * | 1998-04-07 | 1999-10-26 | Nissin Electric Co Ltd | Plasma cvd device and cleaning method therefor |
JP2006270019A (en) * | 2004-06-21 | 2006-10-05 | Tokyo Electron Ltd | Plasma processing system and method, and computer-readable storage medium |
JP2006319042A (en) * | 2005-05-11 | 2006-11-24 | Tokyo Electron Ltd | Plasma cleaning method and method for forming film |
JP2012204644A (en) * | 2011-03-25 | 2012-10-22 | Tokyo Electron Ltd | Plasma processing apparatus and plasma processing method |
JP2013008770A (en) * | 2011-06-23 | 2013-01-10 | Iwatani Internatl Corp | Deposit cleaning method for film deposition apparatus |
-
2018
- 2018-06-11 JP JP2018111092A patent/JP2019216140A/en active Pending
-
2019
- 2019-05-28 WO PCT/JP2019/020980 patent/WO2019239872A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11293468A (en) * | 1998-04-07 | 1999-10-26 | Nissin Electric Co Ltd | Plasma cvd device and cleaning method therefor |
JP2006270019A (en) * | 2004-06-21 | 2006-10-05 | Tokyo Electron Ltd | Plasma processing system and method, and computer-readable storage medium |
JP2006319042A (en) * | 2005-05-11 | 2006-11-24 | Tokyo Electron Ltd | Plasma cleaning method and method for forming film |
JP2012204644A (en) * | 2011-03-25 | 2012-10-22 | Tokyo Electron Ltd | Plasma processing apparatus and plasma processing method |
JP2013008770A (en) * | 2011-06-23 | 2013-01-10 | Iwatani Internatl Corp | Deposit cleaning method for film deposition apparatus |
Also Published As
Publication number | Publication date |
---|---|
WO2019239872A1 (en) | 2019-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2019239872A1 (en) | Film-forming apparatus, and method for cleaning film-forming apparatus | |
KR102539151B1 (en) | Substrate processing method | |
JP5199595B2 (en) | Plasma processing apparatus and cleaning method thereof | |
KR100319664B1 (en) | Plasma Treatment Equipment | |
JP5165993B2 (en) | Plasma processing equipment | |
US20100190350A1 (en) | Plasma etching apparatus, plasma etching method and storage medium | |
KR20140092257A (en) | Plasma processing method and plasma processing apparatus | |
US9653317B2 (en) | Plasma processing method and plasma processing apparatus | |
JP7366188B2 (en) | power system | |
KR102202347B1 (en) | Film forming apparatus | |
KR20190086699A (en) | Plasma discharge ignition method for reducing surface particles | |
KR100782621B1 (en) | Plasma processing method and plasma processing device | |
JP6339866B2 (en) | Plasma processing apparatus and cleaning method | |
JP2007208302A (en) | Plasma processing method and plasma processing device | |
US20220399193A1 (en) | Plasma uniformity control in pulsed dc plasma chamber | |
TWI756424B (en) | Method of cleaming plasma processing | |
JP6273188B2 (en) | Plasma processing method | |
JP6807777B2 (en) | Plasma processing equipment | |
US11984306B2 (en) | Plasma chamber and chamber component cleaning methods | |
WO2019230526A1 (en) | Film forming device and film forming method | |
KR20160084802A (en) | Plasma processing method | |
JP4052477B2 (en) | Cleaning method for plasma processing apparatus | |
US12027344B2 (en) | Film forming apparatus | |
US20230377844A1 (en) | Plasma processing apparatus and plasma processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220426 |