KR102539151B1 - Substrate processing method - Google Patents

Substrate processing method Download PDF

Info

Publication number
KR102539151B1
KR102539151B1 KR1020217001351A KR20217001351A KR102539151B1 KR 102539151 B1 KR102539151 B1 KR 102539151B1 KR 1020217001351 A KR1020217001351 A KR 1020217001351A KR 20217001351 A KR20217001351 A KR 20217001351A KR 102539151 B1 KR102539151 B1 KR 102539151B1
Authority
KR
South Korea
Prior art keywords
voltage
substrate processing
substrate
processing
susceptor
Prior art date
Application number
KR1020217001351A
Other languages
Korean (ko)
Other versions
KR20210020134A (en
Inventor
게이이치 다나카
다츠오 마츠도
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210020134A publication Critical patent/KR20210020134A/en
Application granted granted Critical
Publication of KR102539151B1 publication Critical patent/KR102539151B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C23C14/0652—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/221—Ion beam deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32045—Circuits specially adapted for controlling the glow discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 개시의 기판 처리 장치는, 진공 배기 가능한 처리 용기와, 하부 전극과, 상부 전극을 갖는다. 하부 전극에는 피처리 기판이 적재 가능하다. 상부 전극은, 처리 용기 내에서 하부 전극에 대향해서 배치된다. 그리고, 본 개시의 기판 처리 방법에서는, 직류 펄스 전압을 사용하지 않고 교류 전압을 사용해서 피처리 기판에 대한 제1 처리를 행하는 한편, 직류 펄스 전압을 사용해서 피처리 기판에 대한 제2 처리를 행한다.A substrate processing apparatus of the present disclosure includes a processing vessel capable of being evacuated, a lower electrode, and an upper electrode. A substrate to be processed can be loaded on the lower electrode. The upper electrode is disposed facing the lower electrode in the processing container. Then, in the substrate processing method of the present disclosure, the first process for the substrate to be processed is performed using an AC voltage instead of the DC pulse voltage, while the second process for the substrate to be processed is performed using a DC pulse voltage. .

Description

기판 처리 방법Substrate processing method

본 개시는, 기판 처리 방법에 관한 것이다.The present disclosure relates to a substrate processing method.

반도체 디바이스의 제조 공정에서, 반도체 웨이퍼에 대하여 성막 처리를 행하기 전에, 반도체 웨이퍼에 대하여 이온 충격 처리를 행하는 경우가 있다. 이온 충격 처리에서는, 예를 들어 고주파 플라스마로 이온화된 Ar+를 반도체 웨이퍼의 표면에 내리침으로써, 반도체 웨이퍼의 표면에 부착된 자연 산화막을 파괴해서 세정한다.BACKGROUND ART In a manufacturing process of a semiconductor device, an ion bombardment treatment may be performed on a semiconductor wafer before performing a film formation treatment on the semiconductor wafer. In the ion bombardment treatment, the surface of the semiconductor wafer is bombarded with Ar + ionized by, for example, high-frequency plasma to destroy and clean the native oxide film adhering to the surface of the semiconductor wafer.

일본 특허 공개 제2009-239012호 공보Japanese Unexamined Patent Publication No. 2009-239012

성막 처리를 행하기 전에 이온 충격 처리를 행하기 위해서는, 이온 충격 처리용 챔버(이하에서는 「이온 충격 챔버」라고 칭하는 경우가 있음)와, 성막 처리용 챔버(이하에서는 「성막 챔버」라고 칭하는 경우가 있음)라는, 2개의 챔버를 준비할 필요가 있었다.In order to perform the ion bombardment treatment before performing the film formation treatment, an ion bombardment chamber (hereinafter sometimes referred to as an "ion bombardment chamber") and a film formation chamber (hereinafter sometimes referred to as a "film formation chamber") are Yes), it was necessary to prepare two chambers.

또한, 이온 충격 처리 후의 반도체 웨이퍼를, 이온 충격 챔버에서 성막 챔버로 공기 중에서 반송하면, 이온 충격에 의해 제거된 자연 산화막이 공기 중에서 다시 반도체 웨이퍼에 부착되어버린다. 이 때문에, 이온 충격 챔버에서 성막 챔버로의 반도체 웨이퍼의 반송은, 진공 반송으로 행할 필요가 있었다.Further, when the semiconductor wafer after the ion bombardment treatment is transported from the ion bombardment chamber to the film formation chamber in the air, the native oxide film removed by the ion bombardment adheres to the semiconductor wafer again in the air. For this reason, it was necessary to carry out the conveyance of the semiconductor wafer from the ion bombardment chamber to the film formation chamber by vacuum conveyance.

각각 다른 용도의 2개의 챔버를 준비하면, 반도체 디바이스의 제조 비용이 높아져버린다. 또한, 반도체 웨이퍼를 진공 반송하기 위해서는 진공 반송용 별도 장치가 필요해지기 때문에, 반도체 웨이퍼의 진공 반송을 행하면, 반도체 디바이스의 제조 비용이 더욱 높아져버린다.If two chambers for different uses are prepared, the manufacturing cost of the semiconductor device will increase. In addition, since a separate device for vacuum conveyance is required to vacuum convey the semiconductor wafer, the manufacturing cost of the semiconductor device is further increased when the semiconductor wafer is vacuum conveyed.

본 개시는, 반도체 디바이스의 제조 비용을 억제할 수 있는 기술을 제공한다.The present disclosure provides a technique capable of suppressing the manufacturing cost of a semiconductor device.

본 개시의 일 양태의 기판 처리 장치는, 진공 배기 가능한 처리 용기와, 하부 전극과, 상부 전극을 갖는다. 하부 전극에는 피처리 기판이 적재 가능하다. 상부 전극은, 처리 용기 내에서 하부 전극에 대향해서 배치된다. 그리고, 본 개시의 일 양태의 기판 처리 방법에서는, 직류 펄스 전압을 사용하지 않고 교류 전압을 사용해서 피처리 기판에 대한 제1 처리를 행하는 한편, 직류 펄스 전압을 사용해서 피처리 기판에 대한 제2 처리를 행한다.A substrate processing apparatus according to one aspect of the present disclosure includes a processing vessel capable of being evacuated, a lower electrode, and an upper electrode. A substrate to be processed can be loaded on the lower electrode. The upper electrode is disposed facing the lower electrode in the processing container. Further, in the substrate processing method of one aspect of the present disclosure, the first processing of the substrate to be processed is performed using an AC voltage instead of the DC pulse voltage, while the second processing of the substrate to be processed is performed using the DC pulse voltage. do the processing

본 개시의 기술에 의하면, 반도체 디바이스의 제조 비용을 억제할 수 있다.According to the technology of the present disclosure, the manufacturing cost of the semiconductor device can be suppressed.

도 1은 실시 형태 1에 따른 기판 처리 장치의 구성예를 도시하는 도면이다.
도 2는 실시 형태 1에 따른 고주파 전압의 일례를 도시하는 도면이다.
도 3은 실시 형태 1에 따른 직류 펄스 전압의 일례를 도시하는 도면이다.
도 4는 실시 형태 1에 따른 중첩 전압의 일례를 도시하는 도면이다.
도 5는 실시 형태 1에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다.
도 6은 실시 형태 1에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다.
도 7은 실시 형태 1에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다.
도 8은 실시 형태 1에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다.
도 9는 실시 형태 1에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다.
도 10은 실시 형태 1에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다.
도 11은 실시 형태 1에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다.
도 12는 실시 형태 2에 따른 기판 처리 장치의 구성예를 도시하는 도면이다.
도 13은 실시 형태 2에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다.
도 14는 실시 형태 2에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다.
도 15는 실시 형태 2에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다.
도 16은 실시 형태 2에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다.1 is a diagram showing a configuration example of a substrate processing apparatus according to Embodiment 1;
2 is a diagram showing an example of a high-frequency voltage according to Embodiment 1;
3 is a diagram showing an example of a DC pulse voltage according to Embodiment 1;
4 is a diagram showing an example of superposition voltage according to Embodiment 1;
5 is a diagram provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to Embodiment 1. FIG.
6 is a diagram provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to the first embodiment.
7 is a diagram provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to the first embodiment.
8 is a diagram provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to the first embodiment.
9 is a diagram provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to the first embodiment.
10 is a diagram provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to the first embodiment.
11 is a diagram provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to the first embodiment.
12 is a diagram showing a configuration example of a substrate processing apparatus according to Embodiment 2;
FIG. 13 is a diagram provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to Embodiment 2. FIG.
14 is a diagram provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to Embodiment 2. FIG.
FIG. 15 is a diagram provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to Embodiment 2. FIG.
FIG. 16 is a diagram provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to Embodiment 2. FIG.

이하에, 본 개시의 기술의 실시 형태를 도면에 기초하여 설명한다. 각 실시 형태에서 동일한 구성에는 동일한 부호를 부여함으로써, 실시 형태간에서 중복되는 설명은 생략한다.EMBODIMENT OF THE INVENTION Below, embodiment of the technique of this indication is described based on drawing. By attaching the same code|symbol to the same structure in each embodiment, the overlapping description between embodiment is abbreviate|omitted.

[실시 형태 1][Embodiment 1]

<기판 처리 장치의 구성><Configuration of Substrate Processing Device>

도 1은, 실시 형태 1에 따른 기판 처리 장치의 구성예를 도시하는 도면이다. 도 1에 도시하는 기판 처리 장치(1)는, 용량 결합형 평행 평판 기판 처리 장치로서 구성되어 있다.1 is a diagram showing a configuration example of a substrate processing apparatus according to Embodiment 1. FIG. The substrate processing apparatus 1 shown in FIG. 1 is configured as a capacitive coupling type parallel plate substrate processing apparatus.

도 1에서, 기판 처리 장치(1)는, 예를 들어 알루미늄 또는 스테인리스강 등으로 이루어지는 금속제의 처리 용기인 챔버(10)를 갖는다. 챔버(10)는 보안 접지되어 있다.In FIG. 1 , a substrate processing apparatus 1 has a chamber 10 that is a metal processing container made of, for example, aluminum or stainless steel. Chamber 10 is securely grounded.

챔버(10) 내에는, 원반상의 서셉터(12)가 수평하게 배치되어 있다. 서셉터(12)에는, 기판 처리의 피처리 기판으로서의 반도체 웨이퍼(W)가 적재 가능하다. 서셉터(12)는 하부 전극으로서도 기능한다. 챔버(10)의 측벽에는, 반도체 웨이퍼(W)의 반입출구를 개폐하는 게이트 밸브(28)가 설치되어 있다. 서셉터(12)는, 예를 들어 AlN 세라믹 등으로 이루어지고, 챔버(10)의 바닥으로부터 연직 상방으로 연장되는 절연성의 통상 지지부(14)에 지지되어 있다.Inside the chamber 10, a disk-shaped susceptor 12 is horizontally arranged. On the susceptor 12, a semiconductor wafer W as a target substrate for substrate processing can be loaded. The susceptor 12 also functions as a lower electrode. A gate valve 28 is provided on the side wall of the chamber 10 to open and close the port for loading and unloading the semiconductor wafer W. The susceptor 12 is made of, for example, AlN ceramic or the like and is supported by an insulating normal support 14 extending vertically upward from the bottom of the chamber 10 .

통상 지지부(14)의 외주를 따라 챔버(10)의 바닥으로부터 연직 상방으로 연장되는 도전성의 통상 지지부(내벽부)(16)와 챔버(10)의 측벽의 사이에, 환상의 배기로(18)가 형성되어 있다. 배기로(18)의 바닥에는 배기구(22)가 마련되어 있다.An annular exhaust passage 18 is formed between the conductive cylindrical support portion (inner wall portion) 16 extending vertically upward from the bottom of the chamber 10 along the outer circumference of the cylindrical support portion 14 and the side wall of the chamber 10. is formed. An exhaust port 22 is provided at the bottom of the exhaust path 18 .

배기구(22)에는 배기관(24)을 통해서 배기 장치(26)가 접속되어 있다. 배기 장치(26)는, 예를 들어 터보 분자 펌프 등의 진공 펌프를 갖고 있으며, 챔버(10) 내의 처리 공간을 원하는 진공도까지 감압한다. 챔버(10) 내는, 예를 들어 200mTorr 내지 2500mTorr의 범위의 일정한 압력으로 유지되는 것이 바람직하다.An exhaust device 26 is connected to the exhaust port 22 via an exhaust pipe 24 . The exhaust device 26 has, for example, a vacuum pump such as a turbo molecular pump, and depressurizes the processing space in the chamber 10 to a desired degree of vacuum. Inside the chamber 10, it is preferable to maintain a constant pressure in the range of, for example, 200 mTorr to 2500 mTorr.

하부 전극으로서 사용되는 서셉터(12)와 접지의 사이에는, 코일(101)과 가변콘덴서(102)를 갖는 임피던스 조정 회로(100)가 접속 막대(36)를 통해서 전기적으로 접속되어 있다.An impedance adjustment circuit 100 having a coil 101 and a variable capacitor 102 is electrically connected via a connecting rod 36 between the susceptor 12 used as a lower electrode and the ground.

서셉터(12) 상에는 기판 처리 대상의 반도체 웨이퍼(W)가 적재되고, 반도체 웨이퍼(W)를 둘러싸도록 링(38)이 마련되어 있다. 링(38)은, 도전재(예를 들어 Ni, Al 등)로 이루어지고, 서셉터(12)의 상면에 착탈 가능하게 설치된다.On the susceptor 12, a semiconductor wafer W to be processed for substrate is loaded, and a ring 38 is provided to surround the semiconductor wafer W. The ring 38 is made of a conductive material (eg Ni, Al, etc.) and is detachably installed on the upper surface of the susceptor 12 .

또한, 서셉터(12)의 상면에는, 웨이퍼 흡착용 정전 척(40)이 마련되어 있다. 정전 척(40)은, 막상 또는 판상의 유전체의 사이에 시트상 또는 메쉬 형상의 도전체를 사이에 두고 형성된다. 정전 척(40) 내의 도전체에는, 챔버(10)의 밖에 배치되는 직류 전원(42)이 온/오프 전환 스위치(44) 및 급전선(46)을 통해서 전기적으로 접속되어 있다. 직류 전원(42)으로부터 인가되는 직류 전압에 의해 정전 척(40)에 발생한 쿨롱력에 의해, 반도체 웨이퍼(W)가 정전 척(40) 상에 흡착 보유 지지된다.In addition, an electrostatic chuck 40 for adsorbing a wafer is provided on the upper surface of the susceptor 12 . The electrostatic chuck 40 is formed with a sheet-like or mesh-like conductor interposed between a film-like or plate-like dielectric. A DC power source 42 disposed outside the chamber 10 is electrically connected to a conductor in the electrostatic chuck 40 via an on/off switching switch 44 and a power supply line 46 . The semiconductor wafer W is suction-held on the electrostatic chuck 40 by the Coulomb force generated in the electrostatic chuck 40 by the DC voltage applied from the DC power supply 42 .

서셉터(12)의 내부에는, 원주 방향으로 연장되는 환상의 냉매실(48)이 마련되어 있다. 냉매실(48)에는, 칠러 유닛(도시하지 않음)으로부터 배관(50, 52)을 통해서, 소정 온도의 냉매(예를 들어 냉각수)가 순환 공급된다. 냉매의 온도를 제어함으로써 정전 척(40) 상의 반도체 웨이퍼(W)의 온도가 제어된다. 또한, 반도체 웨이퍼(W)의 온도의 정밀도를 높이기 위해서, 전열 가스 공급부(도시하지 않음)로부터의 전열 가스(예를 들어 He 가스)가, 가스 공급관(51) 및 서셉터(12) 내의 가스 통로(56)를 통해서, 정전 척(40)과 반도체 웨이퍼(W)의 사이에 공급된다.Inside the susceptor 12, an annular refrigerant chamber 48 extending in the circumferential direction is provided. A refrigerant (for example, cooling water) at a predetermined temperature is circulated and supplied to the refrigerant chamber 48 from a chiller unit (not shown) through pipes 50 and 52 . The temperature of the semiconductor wafer W on the electrostatic chuck 40 is controlled by controlling the temperature of the coolant. In addition, in order to increase the accuracy of the temperature of the semiconductor wafer W, a heat transfer gas (for example, He gas) from a heat transfer gas supply unit (not shown) is passed through the gas passage in the gas supply pipe 51 and the susceptor 12. Through 56, it is supplied between the electrostatic chuck 40 and the semiconductor wafer W.

챔버(10)의 천장에는, 서셉터(12)와 평행하게 마주보고(즉, 대향하여), 원반상의 내측 상부 전극(60) 및 링상의 외측 상부 전극(62)이 동심 형상으로 마련되어 있다. 직경 방향의 적합한 사이즈로서, 내측 상부 전극(60)은 반도체 웨이퍼(W)와 동일 정도의 구경(직경)을 갖고, 외측 상부 전극(62)은 링(38)과 동일 정도의 구경(내경·외경)을 갖고 있다. 단, 내측 상부 전극(60)과 외측 상부 전극(62)은 서로 전기적으로 절연되어 있다. 양 전극(60, 62)의 사이에는, 예를 들어 세라믹으로 이루어지는 링상의 절연체(63)가 삽입되어 있다.On the ceiling of the chamber 10, a disc-shaped inner upper electrode 60 and a ring-shaped outer upper electrode 62 are concentrically provided to face the susceptor 12 in parallel (ie, face each other). As a suitable size in the radial direction, the inner upper electrode 60 has the same aperture (diameter) as the semiconductor wafer W, and the outer upper electrode 62 has the same aperture (inner diameter/outer diameter) as the ring 38. ) has However, the inner upper electrode 60 and the outer upper electrode 62 are electrically insulated from each other. Between the electrodes 60 and 62, a ring-shaped insulator 63 made of, for example, ceramic is inserted.

내측 상부 전극(60)은, 서셉터(12)와 바로 정면으로 대향하는 전극판(64)과, 전극판(64)을 그 배후(위)로부터 착탈 가능하게 지지하는 전극 지지체(66)를 갖고 있다. 전극판(64)의 재질로서, Ni 또는 Al 등의 도전재가 바람직하다. 전극 지지체(66)는, 예를 들어 알루마이트 처리된 알루미늄으로 구성된다. 외측 상부 전극(62)도, 서셉터(12)와 대향하는 전극판(68)과, 전극판(68)을 그 배후(위)로부터 착탈 가능하게 지지하는 전극 지지체(70)를 갖고 있다. 전극판(68) 및 전극 지지체(70)는, 전극판(64) 및 전극 지지체(66)와 각각 동일한 재질로 구성되는 것이 바람직하다. 이하에서는, 내측 상부 전극(60)과 외측 상부 전극(62)을 「상부 전극(60, 62)」이라고 총칭하는 경우가 있다. 이와 같이, 기판 처리 장치(1)에서는, 원반상의 서셉터(12)(즉, 하부 전극)과, 원반상의 상부 전극(60, 62)이 서로 평행하게 대향하고 있다.The inner upper electrode 60 includes an electrode plate 64 directly opposed to the susceptor 12 and an electrode support 66 that supports the electrode plate 64 detachably from its rear (top). there is. As the material of the electrode plate 64, a conductive material such as Ni or Al is preferable. The electrode support 66 is made of, for example, anodized aluminum. The outer upper electrode 62 also has an electrode plate 68 facing the susceptor 12 and an electrode support 70 that supports the electrode plate 68 detachably from its rear (top). The electrode plate 68 and the electrode support 70 are preferably made of the same material as the electrode plate 64 and the electrode support 66, respectively. Hereinafter, the inner upper electrode 60 and the outer upper electrode 62 are collectively referred to as "upper electrodes 60 and 62" in some cases. In this way, in the substrate processing apparatus 1, the disk-shaped susceptor 12 (ie, the lower electrode) and the disk-shaped upper electrodes 60 and 62 face each other in parallel.

또한, 본 실시 형태에서는, 상부 전극(60, 62)이, 내측 상부 전극(60)과 외측 상부 전극(62)의 2개의 부재로 구성되는 경우를 일례로서 들었다. 그러나, 상부 전극은 1개의 부재로 구성되어도 된다.In this embodiment, the case where the upper electrodes 60 and 62 are composed of two members, the inner upper electrode 60 and the outer upper electrode 62, is taken as an example. However, the upper electrode may be composed of one member.

상부 전극(60, 62)과 서셉터(12)의 사이에 설정되는 처리 공간(PS)에 처리 가스를 공급하기 위해서, 내측 상부 전극(60)이 샤워 헤드로서 겸용된다. 보다 상세하게는, 전극 지지체(66)의 내부에 가스 확산실(72)이 마련되고, 가스 확산실(72)로부터 서셉터(12)측에 관통할 수 있는 다수의 가스 토출 구멍(74)이 전극 지지체(66) 및 전극판(64)에 형성된다. 가스 확산실(72)의 상부에 마련되는 가스 도입구(72a)에는, 가스 공급부(76)로부터 연장되는 가스 공급관(78)이 접속되어 있다. 또한, 내측 상부 전극(60)뿐만 아니라 외측 상부 전극(62)에도 샤워 헤드를 마련하는 구성으로 하여도 된다.In order to supply processing gas to the processing space PS established between the upper electrodes 60 and 62 and the susceptor 12, the inner upper electrode 60 serves as a shower head. More specifically, a gas diffusion chamber 72 is provided inside the electrode support 66, and a plurality of gas discharge holes 74 that can penetrate from the gas diffusion chamber 72 to the susceptor 12 side are provided. It is formed on the electrode support 66 and the electrode plate 64. A gas supply pipe 78 extending from the gas supply part 76 is connected to the gas inlet 72a provided in the upper part of the gas diffusion chamber 72 . In addition, a shower head may be provided not only on the inner upper electrode 60 but also on the outer upper electrode 62 .

챔버(10)의 밖에는, 인가 전압을 출력하는 전압 인가부(5)가 배치되어 있다. 전압 인가부(5)는, 급전 라인(88)을 통해서 상부 전극(60, 62)에 접속되어 있다. 전압 인가부(5)는, 고주파 전원(30)과, 매칭 유닛(34)과, 가변 직류 전원(80)과, 온/오프 전환 스위치(92)와, 펄스 발생기(84)와, 필터(86)와, 중첩기(91)를 갖는다.Outside the chamber 10, a voltage application unit 5 for outputting an applied voltage is disposed. The voltage application unit 5 is connected to the upper electrodes 60 and 62 via a power supply line 88 . The voltage application unit 5 includes a high frequency power supply 30, a matching unit 34, a variable DC power supply 80, an on/off switching switch 92, a pulse generator 84, and a filter 86. ) and a superimposing device 91.

고주파 전원(30)은, 고주파수의 교류 전압(이하에서는 「고주파 전압」이라고 칭하는 경우가 있음)을 생성하고, 생성한 고주파 전압을 매칭 유닛(34)을 통해서 중첩기(91)에 공급한다. 고주파 전원(30)이 생성하는 고주파 전압의 주파수는, 예를 들어 13MHz 이상인 것이 바람직하다.The high frequency power supply 30 generates a high frequency alternating voltage (hereinafter sometimes referred to as "high frequency voltage") and supplies the generated high frequency voltage to the overlapping machine 91 via the matching unit 34. The frequency of the high frequency voltage generated by the high frequency power supply 30 is preferably 13 MHz or higher, for example.

도 2는, 실시 형태 1에 따른 고주파 전압의 일례를 도시하는 도면이다. 도 2에 도시한 바와 같이, 고주파 전원(30)은, 예를 들어 0V를 기준 전위(RP)로 하는 -250V 내지 250V의 고주파 전압(V1)을 생성한다. 매칭 유닛(34)은, 고주파 전원(30)측의 임피던스와 부하(주로 전극, 플라스마, 챔버)측의 임피던스의 사이의 정합을 취한다.2 is a diagram showing an example of a high-frequency voltage according to the first embodiment. As shown in FIG. 2 , the high frequency power supply 30 generates, for example, a high frequency voltage V1 of -250V to 250V with 0V as the reference potential RP. The matching unit 34 matches the impedance on the high frequency power supply 30 side and the impedance on the load (mainly electrode, plasma, chamber) side.

가변 직류 전원(80)의 출력 단자는 온/오프 전환 스위치(92)를 통해서 펄스 발생기(84)에 접속되고, 가변 직류 전원(80)은, 부의 직류 전압(즉 부의 DC 전압)을 펄스 발생기(84)에 출력한다. 온/오프 전환 스위치(92)가 온으로 되어 있을 때는, 부의 직류 전압이 펄스 발생기(84)에 입력되는 한편, 온/오프 전환 스위치(92)가 오프로 되어 있을 때는, 부의 직류 전압이 펄스 발생기(84)에 입력되지 않는다. 펄스 발생기(84)는, 가변 직류 전원(80)으로부터 입력되는 부의 직류 전압을 사용하여, 구형파의 직류 펄스 전압(즉 DC펄스 전압)를 발생시키고, 발생시킨 직류 펄스 전압을 필터(86)를 통해서 중첩기(91)에 공급한다. 펄스 발생기(84)가 발생시키는 직류 펄스 전압의 주파수는, 예를 들어 10kHz 내지 1MHz인 것이 바람직하다. 또한, 펄스 발생기(84)가 발생시키는 직류 펄스 전압의 듀티비는, 10％ 내지 90％인 것이 바람직하다.The output terminal of the variable DC power supply 80 is connected to the pulse generator 84 through the on/off switching switch 92, and the variable DC power supply 80 applies a negative DC voltage (ie, negative DC voltage) to the pulse generator ( 84). When the ON/OFF switch 92 is ON, a negative DC voltage is input to the pulse generator 84, while when the ON/OFF switch 92 is OFF, a negative DC voltage is input to the pulse generator 84. (84) is not entered. The pulse generator 84 uses the negative DC voltage input from the variable DC power supply 80 to generate a rectangular wave DC pulse voltage (ie, DC pulse voltage), and passes the generated DC pulse voltage through the filter 86. It is supplied to the overlapping machine 91. The frequency of the DC pulse voltage generated by the pulse generator 84 is preferably 10 kHz to 1 MHz, for example. The duty ratio of the DC pulse voltage generated by the pulse generator 84 is preferably 10% to 90%.

도 3은, 실시 형태 1에 따른 직류 펄스 전압의 일례를 도시하는 도면이다. 도 3에 도시한 바와 같이, 펄스 발생기(84)는, 예를 들어 0V 내지 -500V의 구형파의 직류 펄스 전압(V2)을 생성한다.3 is a diagram showing an example of a DC pulse voltage according to the first embodiment. As shown in Fig. 3, the pulse generator 84 generates a square wave DC pulse voltage V2 of, for example, 0V to -500V.

필터(86)는, 펄스 발생기(84)로부터 출력되는 직류 펄스 전압을 스루로 중첩기(91)에 출력하는 한편, 고주파 전원(30)으로부터 출력되는 고주파 전압을 접지 라인에 흘리고 펄스 발생기(84)측으로는 흘리지 않도록 구성되어 있다.The filter 86 outputs the direct-current pulse voltage output from the pulse generator 84 to the through-pass overlapping machine 91, while passing the high-frequency voltage output from the high-frequency power supply 30 to the ground line, and the pulse generator 84 It is configured to prevent spillage on the side.

중첩기(91)는, 고주파 전원(30)으로부터 출력되는 고주파 전압과, 펄스 발생기(84)로부터 출력되는 직류 펄스 전압을 중첩함으로써, 고주파 전압과 직류 펄스 전압이 중첩된 전압(이하에서는 「중첩 전압」이라고 칭하는 경우가 있음)을 생성한다. 생성된 중첩 전압은, 급전 라인(88)을 통해서 상부 전극(60, 62)에 인가된다.The superimposing unit 91 superimposes the high frequency voltage output from the high frequency power supply 30 and the DC pulse voltage output from the pulse generator 84, so that the high frequency voltage and the DC pulse voltage are superimposed (hereinafter referred to as "superposition voltage"). ”) is created. The generated superposition voltage is applied to the upper electrodes 60 and 62 via the power supply line 88 .

도 4는, 실시 형태 1에 따른 중첩 전압의 일례를 도시하는 도면이다. 도 2에 도시하는 고주파 전압(V1)과 도 3에 도시하는 직류 펄스 전압(V2)이 중첩되었을 경우, 도 4에 도시하는 중첩 전압(V3)이 생성된다. 고주파 전압에 직류 펄스 전압이 중첩됨으로써, 도 4에 도시한 바와 같이, 중첩 전압(V3)에 있어서는, 구형파의 직류 펄스 전압(V2)(도 3)의 파형에 맞추어, 고주파 전압(V1)(도 2)의 기준 전위(RP)가 시간의 경과에 수반해서 상하로 교대로 주기적으로 변화한다. 즉, 전압 인가부(5)는, 온/오프 전환 스위치(92)가 온으로 되어 있을 경우에는, 펄스상(즉, 직사각형 물결상)으로 변화하는 고주파 전압을 출력한다.4 is a diagram showing an example of superposition voltage according to the first embodiment. When the high frequency voltage V1 shown in FIG. 2 and the DC pulse voltage V2 shown in FIG. 3 are superimposed, the superimposed voltage V3 shown in FIG. 4 is generated. By superimposing the DC pulse voltage on the high-frequency voltage, as shown in FIG. 4 , in the superposition voltage V3, the high-frequency voltage V1 ( FIG. 3 ) matches the waveform of the square wave DC pulse voltage V2 ( FIG. 2) The reference potential RP periodically changes alternately up and down with the lapse of time. That is, when the on/off switch 92 is turned on, the voltage application unit 5 outputs a high frequency voltage that changes in a pulse shape (ie, rectangular wave shape).

이와 같이, 온/오프 전환 스위치(92)가 온으로 되어 있을 때는, 가변 직류 전원(80)으로부터 출력되는 부의 직류 전압이 펄스 발생기(84)에 공급되므로, 중첩기(91)로부터는 중첩 전압이 출력된다. 한편, 온/오프 전환 스위치(92)가 오프로 되어 있을 때는, 가변 직류 전원(80)으로부터 출력되는 부의 직류 전압이 펄스 발생기(84)에 공급되지 않으므로, 매칭 유닛(34)으로부터 출력된 고주파 전압이 그대로 중첩기(91)로부터 출력된다.In this way, when the on/off switching switch 92 is turned on, the negative DC voltage output from the variable DC power supply 80 is supplied to the pulse generator 84, so that the superimposing voltage is generated from the superimposing device 91. output On the other hand, when the on/off switching switch 92 is off, the negative DC voltage output from the variable DC power supply 80 is not supplied to the pulse generator 84, so the high frequency voltage output from the matching unit 34 It is output from the overlapping machine 91 as it is.

즉, 온/오프 전환 스위치(92)가 온으로 되어 있을 때는, 중첩 전압이 상부 전극(60, 62)에 인가되는 한편, 온/오프 전환 스위치(92)가 오프로 되어 있을 때는, 고주파 전압이 상부 전극(60, 62)에 인가된다.That is, when the on/off switch 92 is turned on, the superimposed voltage is applied to the upper electrodes 60 and 62, while when the on/off switch 92 is turned off, the high frequency voltage is applied. applied to the upper electrodes 60 and 62.

챔버(10) 내에서 처리 공간(PS)에 면하는 적당한 개소(예를 들어, 외측 상부 전극(62)의 반경 방향 외측)에는, 예를 들어 Ni, Al 등의 도전성 부재로 이루어지는 링상의 그라운드 부품(96)이 설치되어 있다. 그라운드 부품(96)은, 예를 들어 세라믹으로 이루어지는 링상의 절연체(98)에 설치됨과 함께, 챔버(10)의 천장벽에 접속되어 있어, 챔버(10)를 통해서 접지되어 있다. 플라스마 처리 중에 전압 인가부(5)로부터 상부 전극(60, 62)에 중첩 전압 또는 직류 펄스 전압이 인가되면, 플라스마를 통해서 상부 전극(60, 62)과 그라운드 부품(96)의 사이에서 전자 전류가 흐르게 되어 있다.A ring-shaped ground component made of a conductive member such as Ni or Al is provided at an appropriate location within the chamber 10 facing the processing space PS (for example, on the outer side of the outer upper electrode 62 in the radial direction). (96) is installed. The ground component 96 is attached to a ring-shaped insulator 98 made of, for example, ceramic, and is connected to the ceiling wall of the chamber 10, and is grounded through the chamber 10. During plasma treatment, when superposition voltage or DC pulse voltage is applied from the voltage application unit 5 to the upper electrodes 60 and 62, an electron current is generated between the upper electrodes 60 and 62 and the ground component 96 through the plasma. is meant to flow

기판 처리 장치(1) 내의 각 구성의 개개의 동작, 및 기판 처리 장치(1) 전체의 동작(시퀀스)은, 제어부(도시하지 않음)에 의해 제어된다. 예를 들어, 배기 장치(26), 고주파 전원(30), 온/오프 전환 스위치(44, 92), 가스 공급부(76), 칠러 유닛(도시하지 않음), 전열 가스 공급부(도시하지 않음) 등의 동작은, 제어부(도시하지 않음)에 의해 제어된다. 제어부의 일례로서, 마이크로컴퓨터를 들 수 있다.Each operation of each component in the substrate processing apparatus 1 and the operation (sequence) of the entire substrate processing apparatus 1 are controlled by a control unit (not shown). For example, exhaust device 26, high frequency power supply 30, on/off switch 44, 92, gas supply unit 76, chiller unit (not shown), heat transfer gas supply unit (not shown), etc. The operation of is controlled by a control unit (not shown). As an example of the control unit, a microcomputer can be cited.

<기판 처리 장치에서의 기판 처리><Substrate processing in a substrate processing apparatus>

도 5 내지 도 11은, 실시 형태 1에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다. 기판 처리 장치(1)에서의 기판 처리는, 이하의 스텝 1-1 내지 1-4에 따라서 행하여진다.5 to 11 are diagrams provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to the first embodiment. Substrate processing in the substrate processing apparatus 1 is performed according to the following steps 1-1 to 1-4.

<스텝 1-1: 도 5><Step 1-1: Figure 5>

도 5에 스텝 1-1의 처리의 일례를 도시한다. 기판 처리 장치(1)에 있어서, 먼저 게이트 밸브(28)를 개방 상태로 해서 가공 대상의 반도체 웨이퍼(W)를 챔버(10) 내에 반입하여, 정전 척(40) 상에 적재한다. 이어서, 온/오프 전환 스위치(44)를 온으로 하여, 정전 흡착력에 의해 정전 척(40) 상에 반도체 웨이퍼(W)를 흡착 보유 지지한다. 또한, 배기 장치(26)에 의해 챔버(10) 내의 압력을 설정값(예를 들어, 500mTorr)으로 조절한다. 또한, 정전 척(40)과 반도체 웨이퍼(W)의 사이에 전열 가스를 공급한다. 도 5에 도시한 바와 같이, 반도체 웨이퍼(W)의 일례로서, Si 웨이퍼를 들 수 있다.5 shows an example of the processing of step 1-1. In the substrate processing apparatus 1 , the gate valve 28 is first opened, the semiconductor wafer W to be processed is loaded into the chamber 10 , and loaded on the electrostatic chuck 40 . Next, the on/off switching switch 44 is turned on, and the semiconductor wafer W is adsorbed and held on the electrostatic chuck 40 by the electrostatic adsorption force. In addition, the pressure in the chamber 10 is adjusted to a set value (for example, 500 mTorr) by the exhaust device 26 . In addition, a heat transfer gas is supplied between the electrostatic chuck 40 and the semiconductor wafer W. As shown in Fig. 5, an example of the semiconductor wafer W is a Si wafer.

또한, 온/오프 전환 스위치(92)을 오프로 함으로써, 상부 전극(60, 62)에는, 중첩 전압을 인가하지 않고 고주파 전압을 인가한다. 온/오프 전환 스위치(92)가 오프로 되어 있을 때는, 직류 펄스 전압은 중첩기(91)에 공급되지 않기 때문에, 직류 펄스 전압은 상부 전극(60, 62)에도 인가되지 않는다. 또한, 기판 처리 장치(1)가 도 1에 도시하는 구성을 취함으로써, 서셉터(12)에는, 고주파 전압, 직류 펄스 전압 및 중첩 전압의 어느 것도 인가되지 않는다.Further, by turning off the on/off switching switch 92, a high frequency voltage is applied to the upper electrodes 60, 62 without applying a superposition voltage. When the on/off switching switch 92 is off, since the direct current pulse voltage is not supplied to the superimposing device 91, the direct current pulse voltage is not applied to the upper electrodes 60 and 62 either. Further, since the substrate processing apparatus 1 has the configuration shown in FIG. 1 , none of the high-frequency voltage, the DC pulse voltage, and the superposition voltage is applied to the susceptor 12 .

또한, 가스 공급부(76)로부터 처리 가스로서, TEOS 가스, O2 가스 및 Ar 가스를 소정의 유량으로 챔버(10) 내에 도입한다. 또한, Ar 가스는, 플라스마의 안정화를 위해서 사용된다.In addition, TEOS gas, O 2 gas, and Ar gas are introduced into the chamber 10 as processing gases from the gas supply unit 76 at a predetermined flow rate. Also, Ar gas is used for plasma stabilization.

이에 의해, 내측 상부 전극(60)으로부터 토출된 TEOS 가스 및 O2 가스는, 상부 전극(60, 62)과, 하부 전극으로서 사용되는 서셉터(12)의 사이에서의 방전에 의해 처리 공간(PS)에서 플라스마화한다. 그리고, 이 플라스마에 포함되는 라디칼이나 이온에 의해, Si 웨이퍼의 표면에 SiO2막이 형성된다. SiO2막은, 반도체 웨이퍼(W) 상에 형성되는 산화막의 일례이다.As a result, the TEOS gas and O 2 gas discharged from the inner upper electrode 60 are discharged between the upper electrodes 60 and 62 and the susceptor 12 used as the lower electrode, thereby generating a discharge in the processing space PS. ) to plasma. Then, a SiO 2 film is formed on the surface of the Si wafer by the radicals and ions contained in the plasma. The SiO 2 film is an example of an oxide film formed on the semiconductor wafer W.

<스텝 1-2: 도 6><Step 1-2: Figure 6>

도 6에 스텝 1-2의 처리의 일례를 도시한다. 스텝 1-1에 후속하는 스텝 1-2에서는, 온/오프 전환 스위치(92)를 온으로 한다. 온/오프 전환 스위치(92)를 온으로 함으로써, 상부 전극(60, 62)에는 중첩 전압이 인가된다. 또한, 가스 공급부(76)로부터 처리 가스로서, SiH4 가스, N2 가스 및 Ar 가스를 소정의 유량으로 챔버(10) 내에 도입한다. 이에 의해, 내측 상부 전극(60)으로부터 토출된 SiH4 가스 및 N2 가스는, 상부 전극(60, 62)과, 하부 전극으로서 사용되는 서셉터(12)의 사이에서의 방전에 의해 처리 공간(PS)에서 플라스마화한다. 그리고, 이 플라스마에 포함되는 라디칼이나 이온에 의해, 스텝 1-1에서 형성된 SiO2막의 표면에 또한 SiN막이 형성(적층)된다. SiN막은, 반도체 웨이퍼(W) 상에 형성되는 질화막의 일례이다.Fig. 6 shows an example of the processing of step 1-2. In step 1-2 following step 1-1, the on/off switching switch 92 is turned on. By turning on/off switching switch 92, superimposed voltage is applied to upper electrodes 60 and 62 . In addition, SiH 4 gas, N 2 gas, and Ar gas are introduced into the chamber 10 as processing gases from the gas supply unit 76 at a predetermined flow rate. As a result, the SiH 4 gas and N 2 gas discharged from the inner upper electrode 60 are discharged between the upper electrodes 60 and 62 and the susceptor 12 used as the lower electrode in the processing space ( PS) to plasma. Then, a SiN film is further formed (laminated) on the surface of the SiO 2 film formed in step 1-1 by the radicals and ions contained in the plasma. The SiN film is an example of a nitride film formed on the semiconductor wafer W.

<스텝 1-3: 도 7><Step 1-3: Figure 7>

도 7에 스텝 1-3의 처리의 일례를 도시한다. 스텝 1-2에 후속하는 스텝 1-3에서는, 온/오프 전환 스위치(92)를 오프로 한다. 온/오프 전환 스위치(92)를 오프로 함으로써, 상부 전극(60, 62)에는 고주파 전압이 인가된다. 또한, 가스 공급부(76)로부터 처리 가스로서, TEOS 가스, O2 가스 및 Ar 가스를 소정의 유량으로 챔버(10) 내에 도입한다. 이에 의해, 내측 상부 전극(60)으로부터 토출된 TEOS 가스 및 O2 가스는, 상부 전극(60, 62)과, 하부 전극으로서 사용되는 서셉터(12)의 사이에서의 방전에 의해 처리 공간(PS)에서 플라스마화한다. 그리고, 이 플라스마에 포함되는 라디칼이나 이온에 의해, 스텝 1-2에서 형성된 SiN막의 표면에 또한 SiO2막이 형성(적층)된다.7 shows an example of processing in steps 1-3. In step 1-3 following step 1-2, the on/off switching switch 92 is turned off. By turning off the on/off switching switch 92, a high frequency voltage is applied to the upper electrodes 60, 62. In addition, TEOS gas, O 2 gas, and Ar gas are introduced into the chamber 10 as processing gases from the gas supply unit 76 at a predetermined flow rate. As a result, the TEOS gas and O 2 gas discharged from the inner upper electrode 60 are discharged between the upper electrodes 60 and 62 and the susceptor 12 used as the lower electrode, thereby generating a discharge in the processing space PS. ) to plasma. Then, a SiO 2 film is further formed (laminated) on the surface of the SiN film formed in step 1-2 by the radicals and ions contained in the plasma.

<스텝 1-4: 도 8><Step 1-4: Figure 8>

도 8에 스텝 1-4의 처리의 일례를 도시한다. 스텝 1-3에 후속하는 스텝 1-4에서는, 온/오프 전환 스위치(92)를 온으로 한다. 온/오프 전환 스위치(92)를 온으로 함으로써, 상부 전극(60, 62)에는 중첩 전압이 인가된다. 또한, 가스 공급부(76)로부터 처리 가스로서, SiH4 가스, N2 가스 및 Ar 가스를 소정의 유량으로 챔버(10) 내에 도입한다. 이에 의해, 내측 상부 전극(60)으로부터 토출된 SiH4 가스 및 N2 가스는, 상부 전극(60, 62)과, 하부 전극으로서 사용되는 서셉터(12)의 사이에서의 방전에 의해 처리 공간(PS)에서 플라스마화한다. 그리고, 이 플라스마에 포함되는 라디칼이나 이온에 의해, 스텝 1-3에서 형성된 SiO2막의 표면에 또한 SiN막이 형성(적층)된다.8 shows an example of processing in steps 1-4. In step 1-4 following step 1-3, the on/off switching switch 92 is turned on. By turning on/off switching switch 92, superimposed voltage is applied to upper electrodes 60 and 62 . In addition, SiH 4 gas, N 2 gas, and Ar gas are introduced into the chamber 10 as processing gases from the gas supply unit 76 at a predetermined flow rate. As a result, the SiH 4 gas and N 2 gas discharged from the inner upper electrode 60 are discharged between the upper electrodes 60 and 62 and the susceptor 12 used as the lower electrode in the processing space ( PS) to plasma. Then, a SiN film is further formed (laminated) on the surface of the SiO 2 film formed in step 1-3 by the radicals and ions contained in the plasma.

이상, 스텝 1-1 내지 1-4의 처리에 대해서 설명하였다.The processing of steps 1-1 to 1-4 has been described above.

여기서, 챔버(10) 내의 압력을 500mTorr로 한 상태에서 온/오프 전환 스위치(92)를 오프로 해서 상부 전극(60, 62)에 주파수 40MHz의 고주파 전압을 인가했을 때의 챔버(10) 내의 전자 온도의 분포를 도 9에 도시하였다. 또한, 챔버(10) 내의 압력을 500mTorr로 한 상태에서 온/오프 전환 스위치(92)를 온으로 해서 상부 전극(60, 62)에 중첩 전압을 인가했을 때의 챔버(10) 내의 전자 온도의 분포를 도 10에 도시하였다. 도 10에서는, 주파수 40MHz의 고주파 전압, 및 듀티비 50％, 주파수 500kHz의 직류 펄스 전압을 중첩기(91)에 공급함으로써 중첩 전압을 생성하였다. 도 9 및 도 10은, z 방향(도 1)의 거리(d)와 전자 온도의 관계(즉, 챔버(10) 내의 전자 온도의 분포)를 나타낸다. 거리(d)는, z 방향(도 1)에 있어서, 서셉터(12)의 상면(즉, 정전 척(40)의 상면)을 기점으로 해서, 서셉터(12)의 상면으로부터 상부 전극(60, 62)의 하면까지의 거리를 나타낸다. 도 9 및 도 10에서는, 일례로서, 서셉터(12)의 상면과 상부 전극(60, 62)의 하면의 사이의 거리(d)(즉, 전극간 갭)가 0.014m인 경우의 전자 온도의 분포가 도시되어 있다.Here, the electrons in the chamber 10 when a high-frequency voltage with a frequency of 40 MHz is applied to the upper electrodes 60, 62 by turning off the on/off switching switch 92 in a state where the pressure in the chamber 10 is 500 mTorr. The temperature distribution is shown in FIG. 9 . Further, the distribution of the electron temperature in the chamber 10 when the on/off switching switch 92 is turned on and a superimposed voltage is applied to the upper electrodes 60, 62 in a state where the pressure in the chamber 10 is 500 mTorr. is shown in Figure 10. In Fig. 10, a superposition voltage was generated by supplying a high-frequency voltage with a frequency of 40 MHz and a DC pulse voltage with a duty ratio of 50% and a frequency of 500 kHz to the superimposing machine 91. 9 and 10 show the relationship between the distance d in the z direction (FIG. 1) and the electron temperature (i.e., the distribution of the electron temperature in the chamber 10). The distance d is the upper electrode 60 from the upper surface of the susceptor 12 with the upper surface of the susceptor 12 (ie, the upper surface of the electrostatic chuck 40) as the starting point in the z direction (FIG. 1). , 62) represents the distance to the lower surface. 9 and 10, as an example, the electron temperature when the distance d between the upper surface of the susceptor 12 and the lower surface of the upper electrodes 60 and 62 (i.e., gap between electrodes) is 0.014 m Distribution is shown.

또한, 도 11에, 챔버(10) 내의 압력을 500mTorr로 한 상태에서 상부 전극(60, 62)에 고주파 전압만, 또는, 중첩 전압을 인가했을 때의 파장과 발광 강도의 관계를 도시한다.11 shows the relationship between the wavelength and the emission intensity when only the high-frequency voltage or the superposition voltage is applied to the upper electrodes 60 and 62 under the condition that the pressure in the chamber 10 is 500 mTorr.

즉, 스텝 1-1, 1-3(도 5, 7)의 처리가 행하여질 때의 상태가 도 9에 도시되고, 스텝 1-2, 1-4(도 6, 8)의 처리가 행하여질 때의 상태가 도 10 및 도 11에 도시되어 있다.That is, the state when the processing of steps 1-1 and 1-3 (Figs. 5 and 7) is performed is shown in Fig. 9, and the processing of steps 1-2 and 1-4 (Figs. The state at the time is shown in FIGS. 10 and 11 .

스텝 1-1, 1-3의 처리가 행하여질 때, 즉, 상부 전극(60, 62)에 고주파 전압이 인가될 때는, 도 9에 도시하는 바와 같이, 서셉터(12)의 상면 부근, 및 상부 전극(60, 62)의 하면 부근의 양쪽에서, 전자 온도가 높아진다. 전자 온도가 높을수록, 처리 가스의 해리가 촉진되어 플라스마의 생성량이 증가하기 때문에, 플라스마에 포함되는 라디칼이 증가한다. 또한, 전자 온도가 높을수록, 플라스마에 포함되는 이온이 보다 활성화되기 때문에, 막질의 개선 효과가 높아지고 막 밀도가 높아진다.When the processing of steps 1-1 and 1-3 is performed, that is, when a high-frequency voltage is applied to the upper electrodes 60 and 62, as shown in FIG. 9, the vicinity of the upper surface of the susceptor 12, and On both sides of the lower surfaces of the upper electrodes 60 and 62, the electron temperature increases. As the electron temperature is higher, the dissociation of the process gas is accelerated and the amount of plasma produced increases, so the radicals included in the plasma increase. In addition, the higher the electron temperature, the more activated the ions contained in the plasma, so the effect of improving the film quality increases and the film density increases.

따라서, 스텝 1-1, 1-3의 처리에 의해, 상부 전극(60, 62)의 하면 부근에서는, SiO2막의 형성원인 라디칼이 증가하는 한편, 서셉터(12)의 상면 부근에서는, 플라스마에 포함되는 이온의 활성도가 높아진다. 따라서, 스텝 1-1, 1-3의 처리에 의해, 막 밀도가 높은 SiO2막을 효율적으로 형성할 수 있다.Therefore, by the processing of steps 1-1 and 1-3, the radicals that are the source of formation of the SiO 2 film are increased near the lower surface of the upper electrodes 60 and 62, while the plasma is generated near the upper surface of the susceptor 12. The activity of the contained ions increases. Therefore, a SiO 2 film with a high film density can be efficiently formed by the processing of steps 1-1 and 1-3.

이에 반해, 스텝 1-2, 1-4의 처리가 행하여질 때, 즉, 상부 전극(60, 62)에 중첩 전압이 인가될 때는, 도 10에 도시하는 바와 같이, 도 9와 비교하여, 상부 전극(60, 62)의 하면 부근에서의 전자 온도가 더 상승하는 한편, 서셉터(12)의 상면 부근에서의 전자 온도가 크게 저하된다. 상부 전극(60, 62)의 하면 부근에서의 전자 온도의 상승에 의해, 도 11에 도시한 바와 같이, 상부 전극(60, 62)의 바로 아래에서 N2의 해리가 촉진되어, SiN막의 형성원인 N 라디칼이 증가한다. 도 11로부터는, 상부 전극(60, 62)에 중첩 전압을 인가한 경우에는, 고주파 전압만을 인가한 경우에 비해서, N2의 발광 강도가 감소하는 한편, N2의 해리가 촉진되어 N 라디칼의 발광 강도가 증가하고 있는 것(즉, N 라디칼이 증가하고 있는 것)을 알 수 있다. 따라서, 상부 전극(60, 62)에 중첩 전압을 인가함으로써, 스텝 1-2, 1-4의 처리에서 형성되는 SiN막에서의 질화력을 강화할 수 있다.On the other hand, when the processing of steps 1-2 and 1-4 is performed, that is, when a superposition voltage is applied to the upper electrodes 60 and 62, as shown in FIG. 10, compared with FIG. 9, the upper The electron temperature in the vicinity of the lower surfaces of the electrodes 60 and 62 further rises, while the electron temperature in the vicinity of the upper surface of the susceptor 12 is greatly reduced. As shown in FIG. 11, dissociation of N 2 directly below the upper electrodes 60 and 62 is promoted by the increase in electron temperature near the lower surfaces of the upper electrodes 60 and 62, which is the cause of formation of the SiN film. N radicals increase. From FIG. 11 , when a superposition voltage is applied to the upper electrodes 60 and 62, the emission intensity of N 2 is reduced, while dissociation of N 2 is promoted, compared to the case where only a high-frequency voltage is applied. It can be seen that the luminescence intensity is increasing (ie, the N radical is increasing). Therefore, by applying a superposition voltage to the upper electrodes 60 and 62, the nitriding force in the SiN film formed in the processes of steps 1-2 and 1-4 can be enhanced.

한편, 전자 온도가 낮을수록, 이온에 의한 전극에 대한 손상 정도가 작아진다.On the other hand, the lower the electron temperature, the smaller the degree of damage to the electrode by ions.

따라서, 스텝 1-2, 1-4의 처리에 의해, 서셉터(12)에 대한 손상을 억제하면서, 질화력이 강화된 SiN막을 형성할 수 있다.Therefore, by the processing of steps 1-2 and 1-4, it is possible to form a SiN film with enhanced nitriding force while suppressing damage to the susceptor 12.

이상과 같이, 실시 형태 1에서는, 스텝 1-1, 1-3의 처리에 있어서, 직류 펄스 전압을 상부 전극(60, 62) 및 서셉터(12)에 인가하지 않고, 고주파 전압을 상부 전극(60, 62)에 인가해서 Si 웨이퍼에 대한 처리를 행함으로써, Si 웨이퍼 상에 SiO2막을 형성한다. 또한, 실시 형태 1에서는, 스텝 1-2, 1-4의 처리에 있어서, 중첩 전압을 상부 전극(60, 62)에 인가해서 Si 웨이퍼에 대한 처리를 행함으로써, Si 웨이퍼 상에 SiN막을 형성한다. Si 웨이퍼는, 피처리 기판으로서의 반도체 웨이퍼(W)의 일례이다. 또한, SiO2막은 산화막의 일례이며, SiN막은 질화막의 일례이다.As described above, in Embodiment 1, in the processing of steps 1-1 and 1-3, DC pulse voltage is not applied to the upper electrodes 60 and 62 and the susceptor 12, and the high frequency voltage is applied to the upper electrode ( 60, 62) to form a SiO 2 film on the Si wafer by processing the Si wafer. In Embodiment 1, in the processing of steps 1-2 and 1-4, a superposition voltage is applied to the upper electrodes 60 and 62 to perform processing on the Si wafer, thereby forming a SiN film on the Si wafer. . A Si wafer is an example of a semiconductor wafer W as a processing target substrate. In addition, the SiO 2 film is an example of an oxide film, and the SiN film is an example of a nitride film.

이렇게 함으로써, 스텝 1-1, 1-3의 처리에서는, 막질을 개선하면서 SiO2막을 효율적으로 형성할 수 있다. 한편, 스텝 1-2, 1-4의 처리에서는, 서셉터(12)에 대한 손상을 억제하면서, 질화력이 강화된 SiN막을 형성할 수 있다. 이와 같이, 실시 형태 1에 의하면, Si 웨이퍼에 대한 서로 다른 2개의 성막 처리를 1개의 챔버(10) 내에서 행할 수 있다.In this way, in the processing of steps 1-1 and 1-3, the SiO 2 film can be efficiently formed while improving the film quality. On the other hand, in the processing of steps 1-2 and 1-4, it is possible to form a SiN film with enhanced nitriding force while suppressing damage to the susceptor 12. In this way, according to Embodiment 1, two different film formation processes for Si wafers can be performed within one chamber 10 .

또한, 실시 형태 1에서는, 기판 처리 장치(1)는, 서셉터(12)와 접지의 사이에 접속된 임피던스 조정 회로(100)를 갖는다.In Embodiment 1, the substrate processing apparatus 1 has the impedance adjustment circuit 100 connected between the susceptor 12 and the ground.

이렇게 함으로써, 상부 전극(60, 62)과 서셉터(12)의 사이의 임피던스를 감소시키는 것이 가능하게 되기 때문에, 상부 전극(60, 62)에 인가되는 고주파 전압 및 상부 전극(60, 62)에 인가되는 중첩 전압의 고주파 전압 성분이 서셉터(12)에 도달하기 쉬워진다.By doing this, since it becomes possible to reduce the impedance between the upper electrodes 60 and 62 and the susceptor 12, the high frequency voltage applied to the upper electrodes 60 and 62 and the upper electrodes 60 and 62 The high-frequency voltage component of the superimposed voltage applied becomes easier to reach the susceptor 12 .

[실시 형태 2][Embodiment 2]

<기판 처리 장치의 구성><Configuration of Substrate Processing Device>

도 12는, 실시 형태 2에 따른 기판 처리 장치의 구성예를 도시하는 도면이다. 도 12에 도시하는 기판 처리 장치(2)는, 실시 형태 1에 따른 기판 처리 장치(1)(도 1)와 마찬가지로, 용량 결합형 평행 평판 기판 처리 장치로서 구성되어 있다. 이하, 도 12에 도시하는 기판 처리 장치(2)에 있어서, 실시 형태 1에 따른 기판 처리 장치(1)(도 1)와 다른 구성에 대해서 설명한다.12 is a diagram showing a configuration example of the substrate processing apparatus according to the second embodiment. The substrate processing apparatus 2 shown in FIG. 12 is configured as a capacitively coupled parallel plate substrate processing apparatus similarly to the substrate processing apparatus 1 ( FIG. 1 ) according to the first embodiment. Hereinafter, in the substrate processing apparatus 2 shown in FIG. 12 , a configuration different from that of the substrate processing apparatus 1 according to the first embodiment ( FIG. 1 ) will be described.

기판 처리 장치(2)는 전압 인가부(6)를 갖는다. 전압 인가부(6)는, 고주파 전원(30)과, 온/오프 전환 스위치(93)와, 매칭 유닛(34)과, 가변 직류 전원(80)과, 온/오프 전환 스위치(94)와, 펄스 발생기(84)와, 필터(86)를 갖는다.The substrate processing apparatus 2 has a voltage application unit 6 . The voltage application unit 6 includes a high frequency power supply 30, an on/off switching switch 93, a matching unit 34, a variable direct current power supply 80, an on/off switching switch 94, It has a pulse generator 84 and a filter 86.

고주파 전원(30)은, 온/오프 전환 스위치(93), 매칭 유닛(34) 및 접속 막대(36)를 통해서, 서셉터(12)에 전기적으로 접속되어 있다. 본 실시 형태의 고주파 전원(30)은 주로, 서셉터(12) 상에 적재되는 반도체 웨이퍼(W)에 대한 이온의 인입에 기여한다. 매칭 유닛(34)은, 고주파 전원(30)측의 임피던스와 부하(주로 전극, 플라스마, 챔버)측의 임피던스의 사이의 정합을 취한다. 고주파 전원(30)에 의해 생성된 고주파 전압은, 온/오프 전환 스위치(93)를 통해서 서셉터(12)에 공급된다. 따라서, 온/오프 전환 스위치(93)가 온으로 되어 있을 때는, 고주파 전압이 서셉터(12)에 인가되는 한편, 온/오프 전환 스위치(93)가 오프로 되어 있을 때는, 고주파 전압이 서셉터(12)에 인가되지 않는다.The high frequency power supply 30 is electrically connected to the susceptor 12 via an on/off switching switch 93, a matching unit 34 and a connecting bar 36. The high frequency power supply 30 of the present embodiment mainly contributes to the introduction of ions into the semiconductor wafer W mounted on the susceptor 12 . The matching unit 34 matches the impedance on the high frequency power supply 30 side and the impedance on the load (mainly electrode, plasma, chamber) side. The high frequency voltage generated by the high frequency power supply 30 is supplied to the susceptor 12 through the on/off switching switch 93. Therefore, when the on/off switch 93 is turned on, the high frequency voltage is applied to the susceptor 12, while when the on/off switch 93 is turned off, the high frequency voltage is applied to the susceptor 12. (12) is not authorized.

한편, 가변 직류 전원(80)으로부터 출력되는 부의 직류 전압은 온/오프 전환 스위치(94)를 통해서 펄스 발생기(84)에 공급된다. 따라서, 온/오프 전환 스위치(94)가 온으로 되어 있을 때는, 직류 펄스 전압이 상부 전극(60, 62)에 인가되는 한편, 온/오프 전환 스위치(94)가 오프로 되어 있을 때는, 직류 펄스 전압이 상부 전극(60, 62)에 인가되지 않는다.Meanwhile, the negative DC voltage output from the variable DC power supply 80 is supplied to the pulse generator 84 through the on/off switching switch 94. Therefore, when the on/off switch 94 is turned on, a direct current pulse voltage is applied to the upper electrodes 60 and 62, while when the on/off switch 94 is turned off, a direct current pulse voltage is applied. No voltage is applied to the upper electrodes 60, 62.

기판 처리 장치(2) 내의 각 구성의 개개의 동작, 및 기판 처리 장치(2) 전체의 동작(시퀀스)은, 제어부(도시하지 않음)에 의해 제어된다. 예를 들어, 배기 장치(26), 고주파 전원(30), 온/오프 전환 스위치(44, 93, 94), 가스 공급부(76), 칠러 유닛(도시하지 않음), 전열 가스 공급부(도시하지 않음) 등의 동작은, 제어부(도시하지 않음)에 의해 제어된다. 제어부의 일례로서, 마이크로컴퓨터를 들 수 있다.Each operation of each component in the substrate processing apparatus 2 and the operation (sequence) of the entire substrate processing apparatus 2 are controlled by a control unit (not shown). For example, the exhaust device 26, the high-frequency power supply 30, the on/off switching switches 44, 93, and 94, the gas supply unit 76, a chiller unit (not shown), and a heat transfer gas supply unit (not shown). ) and the like are controlled by a control unit (not shown). As an example of the control unit, a microcomputer can be cited.

<기판 처리 장치에서의 기판 처리><Substrate processing in a substrate processing apparatus>

도 13 내지 도 16은, 실시 형태 2에 따른 기판 처리 장치에서 행하여지는 기판 처리의 일례의 설명에 제공하는 도면이다. 기판 처리 장치(2)에서의 기판 처리는, 이하의 스텝 2-1 내지 2-3에 따라서 행하여진다.13 to 16 are diagrams provided for explanation of an example of substrate processing performed in the substrate processing apparatus according to the second embodiment. Substrate processing in the substrate processing apparatus 2 is performed according to the following steps 2-1 to 2-3.

<스텝 2-1: 도 13><Step 2-1: Figure 13>

도 13에 스텝 2-1의 처리의 일례를 도시한다. 기판 처리 장치(2)에 있어서, 먼저 게이트 밸브(28)를 개방 상태로 해서 가공 대상의 반도체 웨이퍼(W)를 챔버(10) 내에 반입하여, 정전 척(40) 상에 적재한다. 이어서, 온/오프 전환 스위치(44)를 온으로 하여, 정전 흡착력에 의해 정전 척(40) 상에 반도체 웨이퍼(W)를 흡착 보유 지지한다. 또한, 배기 장치(26)에 의해 챔버(10) 내의 압력을 설정값(예를 들어, 500mTorr)으로 조절한다. 또한, 정전 척(40)과 반도체 웨이퍼(W)의 사이에 전열 가스를 공급한다. 도 13에 도시하는 바와 같이, 반도체 웨이퍼(W)의 일례로서, Si 웨이퍼를 들 수 있다. 이 Si 웨이퍼의 표면에는, 전기 저항이 되는 자연 산화막이 부착되어 있다. Si 웨이퍼의 표면에 부착되어 있는 자연 산화막의 일례로서, SiO2막을 들 수 있다.13 shows an example of the processing of step 2-1. In the substrate processing apparatus 2 , the gate valve 28 is first opened, the semiconductor wafer W to be processed is loaded into the chamber 10 , and loaded on the electrostatic chuck 40 . Next, the on/off switching switch 44 is turned on, and the semiconductor wafer W is adsorbed and held on the electrostatic chuck 40 by the electrostatic adsorption force. In addition, the pressure in the chamber 10 is adjusted to a set value (for example, 500 mTorr) by the exhaust device 26 . In addition, a heat transfer gas is supplied between the electrostatic chuck 40 and the semiconductor wafer W. As shown in Fig. 13, an example of the semiconductor wafer W is a Si wafer. On the surface of this Si wafer, a natural oxide film serving as electrical resistance is adhered. An example of the native oxide film adhering to the surface of the Si wafer is a SiO 2 film.

또한, 온/오프 전환 스위치(94)를 오프로 하는 한편, 온/오프 전환 스위치(93)를 온으로 함으로써, 상부 전극(60, 62)에 직류 펄스 전압을 인가하지 않고, 서셉터(12)에 고주파 전압을 인가한다. 또한, 기판 처리 장치(2)가 도 12에 도시하는 구성을 취함으로써, 상부 전극(60, 62)에는 고주파 전압이 인가되지 않고, 또한 서셉터(12)에는 직류 펄스 전압이 인가되지 않는다.Further, by turning off the on/off switch 94 and turning on the on/off switch 93, the DC pulse voltage is not applied to the upper electrodes 60 and 62, and the susceptor 12 High-frequency voltage is applied to In addition, since the substrate processing apparatus 2 adopts the structure shown in FIG. 12, the high frequency voltage is not applied to the upper electrodes 60 and 62, and the DC pulse voltage is not applied to the susceptor 12.

또한, 가스 공급부(76)로부터 처리 가스로서 Ar 가스를 소정의 유량으로 챔버(10) 내에 도입한다.In addition, Ar gas is introduced into the chamber 10 at a predetermined flow rate as a processing gas from the gas supply unit 76 .

이에 의해, 내측 상부 전극(60)으로부터 토출된 Ar 가스는, 상부 전극(60, 62)과, 하부 전극으로서 사용되는 서셉터(12)의 사이에서의 방전에 의해 처리 공간(PS)에서 플라스마화한다. 그리고, 이 플라스마에 포함되는 Ar 이온에 의해 Si 웨이퍼에 대하여 이온 충격이 행하여져서, Si 웨이퍼의 표면에 부착되어 있는 SiO2막이 세정되어 제거된다.As a result, the Ar gas discharged from the inner upper electrode 60 is converted into plasma in the processing space PS by discharge between the upper electrodes 60 and 62 and the susceptor 12 used as the lower electrode. do. Then, ion bombardment is performed on the Si wafer by the Ar ions contained in the plasma, and the SiO 2 film adhering to the surface of the Si wafer is washed and removed.

<스텝 2-2: 도 14><Step 2-2: Figure 14>

도 14에 스텝 2-2의 처리의 일례를 도시한다. 스텝 2-1에 후속하는 스텝 2-2에서는, 온/오프 전환 스위치(93)를 오프로 하는 한편, 온/오프 전환 스위치(94)를 온으로 한다. 이에 의해, 서셉터(12)에 고주파 전압이 인가되지 않고, 상부 전극(60, 62)에 직류 펄스 전압이 인가된다. 또한, 가스 공급부(76)로부터 처리 가스로서, TiCl4 가스 및 H2 가스를 소정의 유량으로 챔버(10) 내에 도입한다. 이에 의해, 내측 상부 전극(60)으로부터 토출된 TiCl4 가스 및 H2 가스는, 상부 전극(60, 62)과, 하부 전극으로서 사용되는 서셉터(12)의 사이에서의 방전에 의해 처리 공간(PS)에서 플라스마화하고, 이 플라스마에 포함되는 라디칼이나 이온에 의해, Si 웨이퍼의 표면에 Ti막이 형성된다. 또한, TiCl4의 Cl과 H2가 결부됨으로써 HCl이 생성된다.14 shows an example of the processing of step 2-2. In step 2-2 following step 2-1, the on/off changeover switch 93 is turned off while the on/off changeover switch 94 is turned on. As a result, the high frequency voltage is not applied to the susceptor 12, and the DC pulse voltage is applied to the upper electrodes 60 and 62. In addition, TiCl 4 gas and H 2 gas are introduced into the chamber 10 as processing gases from the gas supply unit 76 at a predetermined flow rate. As a result, the TiCl 4 gas and H 2 gas discharged from the inner upper electrode 60 are discharged between the upper electrodes 60 and 62 and the susceptor 12 used as the lower electrode in the processing space ( PS), and a Ti film is formed on the surface of the Si wafer by radicals and ions contained in the plasma. In addition, HCl is generated by combining Cl and H 2 of TiCl 4 .

<스텝 2-3: 도 15><Step 2-3: Figure 15>

도 15에 스텝 2-3의 처리의 일례를 도시한다. 스텝 2-2에 후속하는 스텝 2-3에서는, 온/오프 전환 스위치(93) 및 온/오프 전환 스위치(94)의 양쪽을 온으로 한다. 이에 의해, 서셉터(12)에 고주파 전압이 인가되는 한편, 상부 전극(60, 62)에 직류 펄스 전압이 인가된다. 또한, 가스 공급부(76)로부터 처리 가스로서, TiCl4 가스 및 NH3 가스를 소정의 유량으로 챔버(10) 내에 도입한다. 이에 의해, 내측 상부 전극(60)으로부터 토출된 TiCl4 가스 및 NH3 가스는, 상부 전극(60, 62)과, 하부 전극으로서 사용되는 서셉터(12)의 사이에서의 방전에 의해 처리 공간(PS)에서 플라스마화하고, 이 플라스마에 포함되는 라디칼이나 이온에 의해, 스텝 2-2에서 형성된 Ti막의 표면에 또한 TiN막이 형성(적층)된다.Fig. 15 shows an example of processing in Steps 2-3. In step 2-3 following step 2-2, both the on/off changeover switch 93 and the on/off changeover switch 94 are turned on. As a result, a high-frequency voltage is applied to the susceptor 12 and a DC pulse voltage is applied to the upper electrodes 60 and 62 . In addition, TiCl 4 gas and NH 3 gas are introduced into the chamber 10 as processing gases from the gas supply unit 76 at a predetermined flow rate. As a result, the TiCl 4 gas and NH 3 gas discharged from the inner upper electrode 60 are discharged between the upper electrodes 60 and 62 and the susceptor 12 used as the lower electrode in the processing space ( PS), and a TiN film is further formed (laminated) on the surface of the Ti film formed in step 2-2 by the radicals and ions contained in the plasma.

이상, 스텝 2-1 내지 2-3의 처리에 대해서 설명하였다.In the above, the processing of steps 2-1 to 2-3 has been described.

여기서, 챔버(10) 내의 압력을 500mTorr로 한 상태에서 온/오프 전환 스위치(94)를 오프로 하는 한편 온/오프 전환 스위치(93)를 온으로 해서, 서셉터(12)에 주파수 40MHz의 고주파 전압을 인가했을 때의 챔버(10) 내의 전자 온도의 분포는, 상기 도 9에 도시한 것과 마찬가지가 된다. 또한, 챔버(10) 내의 압력을 500mTorr로 한 상태에서 온/오프 전환 스위치(94)를 온으로 하는 한편 온/오프 전환 스위치(93)를 오프로 하여, 상부 전극(60, 62)에 듀티비 50％, 주파수 500kHz의 직류 펄스 전압을 인가했을 때의 챔버(10) 내의 전자 온도의 분포를 도 16에 도시하였다. 또한, 챔버(10) 내의 압력을 500mTorr로 한 상태에서 온/오프 전환 스위치(93, 94)의 양쪽을 온으로 해서, 서셉터(12)에 주파수 40MHz의 고주파 전압을 인가하는 한편, 상부 전극(60, 62)에 듀티비 50％, 주파수 500kHz의 직류 펄스 전압을 인가했을 때의 챔버(10) 내의 전자 온도의 분포는, 상기 도 10에 도시한 것과 마찬가지가 된다. 도 16에는, 도 9 및 도 10과 마찬가지로, 일례로서, 서셉터(12)의 상면과 상부 전극(60, 62)의 하면의 사이의 거리(d)(즉, 전극간 갭)가 0.014m인 경우의 전자 온도의 분포가 도시되어 있다.Here, in a state where the pressure in the chamber 10 is set to 500 mTorr, the on/off switch 94 is turned off while the on/off switch 93 is turned on, and the susceptor 12 is charged with a high frequency of 40 MHz. The distribution of the electron temperature in the chamber 10 when a voltage is applied is the same as that shown in FIG. 9 above. Further, in a state where the pressure in the chamber 10 is set to 500 mTorr, the on/off switch 94 is turned on while the on/off switch 93 is turned off, so that the upper electrodes 60 and 62 have a duty ratio Fig. 16 shows the electron temperature distribution in the chamber 10 when a DC pulse voltage of 50% and a frequency of 500 kHz is applied. Further, in a state where the pressure in the chamber 10 is 500 mTorr, both the on/off switching switches 93 and 94 are turned on to apply a high-frequency voltage with a frequency of 40 MHz to the susceptor 12, while the upper electrode ( The distribution of the electron temperature in the chamber 10 when a DC pulse voltage having a duty ratio of 50% and a frequency of 500 kHz is applied to 60 and 62 is the same as that shown in FIG. 10 above. In FIG. 16, as an example, as in FIGS. 9 and 10, the distance d between the upper surface of the susceptor 12 and the lower surface of the upper electrodes 60 and 62 (ie, the gap between electrodes) is 0.014 m. The distribution of electron temperatures in the case is shown.

또한, 챔버(10) 내의 압력을 500mTorr로 한 상태에서 서셉터(12)에 고주파 전압을 인가하는 한편, 상부 전극(60, 62)에 직류 펄스 전압을 인가했을 때의 파장과 발광 강도의 관계는, 상기 도 11에 도시한 것과 마찬가지가 된다.Further, the relationship between the wavelength and the emission intensity when a high-frequency voltage is applied to the susceptor 12 and a DC pulse voltage is applied to the upper electrodes 60 and 62 while the pressure in the chamber 10 is 500 mTorr is , which is the same as that shown in FIG. 11 above.

즉, 스텝 2-1(도 13)의 처리가 행하여질 때의 상태가 도 9에 도시되고, 스텝 2-2(도 14)의 처리가 행하여질 때의 상태가 도 16에 도시되고, 스텝 2-3(도 15)의 처리가 행하여질 때의 상태가 도 10 및 도 11에 도시되어 있다.That is, the state when the process of step 2-1 (Fig. 13) is performed is shown in Fig. 9, the state when the process of step 2-2 (Fig. 14) is performed is shown in Fig. 16, and step 2 The state when the process of -3 (Fig. 15) is performed is shown in Figs. 10 and 11.

스텝 2-1의 처리가 행하여질 때, 즉, 서셉터(12)에 고주파 전압이 인가될 때는, 도 9에 도시하는 바와 같이, 서셉터(12)의 상면 부근, 및 상부 전극(60, 62)의 하면 부근의 양쪽에서, 전자 온도가 높아진다. 전자 온도가 높을수록, 처리 가스의 해리가 촉진되어 플라스마의 생성량이 증가하기 때문에, 플라스마에 포함되는 이온이 증가한다. 또한, 전자 온도가 높을수록, 플라스마에 포함되는 이온이 보다 활성화된다.When the process of step 2-1 is performed, that is, when a high-frequency voltage is applied to the susceptor 12, as shown in FIG. ), the electron temperature increases on both sides near the lower surface. As the electron temperature is higher, the dissociation of the process gas is accelerated to increase the amount of plasma generated, so the number of ions contained in the plasma increases. In addition, the higher the electron temperature, the more activated the ions contained in the plasma.

따라서, 스텝 2-1의 처리에 의해, 상부 전극(60, 62)의 하면 부근에서는, 이온 충격에 사용되는 Ar 이온이 증가하는 한편, 서셉터(12)의 상면 부근에서는, 플라스마에 포함되는 Ar 이온의 활성도가 높아진다. 따라서, 스텝 2-1의 처리에 의해, Ar 이온에 의한 이온 충격의 세정 효과를 높일 수 있다.Therefore, by the process of step 2-1, the Ar ions used for ion bombardment increase near the lower surfaces of the upper electrodes 60 and 62, while the Ar contained in the plasma near the upper surface of the susceptor 12 increases. The activity of the ion increases. Therefore, the cleaning effect of ion bombardment by Ar ions can be enhanced by the process of step 2-1.

또한, 스텝 2-2의 처리가 행하여질 때, 즉, 상부 전극(60, 62)에 직류 펄스 전압이 인가될 때는, 도 16에 도시하는 바와 같이, 도 9와 비교하여, 상부 전극(60, 62)의 하면 부근에서의 전자 온도가 더 상승하는 한편, 서셉터(12)의 상면 부근에서의 전자 온도가 크게 저하된다. 전자 온도가 높을수록, 처리 가스의 해리가 촉진되어 플라스마의 생성량이 증가하기 때문에, 플라스마에 포함되는 라디칼이 증가한다. 또한, 전자 온도가 낮을수록, 이온에 의한 전극에 대한 손상 정도가 작아진다.In addition, when the process of step 2-2 is performed, that is, when DC pulse voltage is applied to the upper electrodes 60 and 62, as shown in FIG. 16, compared with FIG. 9, the upper electrode 60, 62), while the electron temperature in the vicinity of the lower surface of the susceptor 12 is further increased, the electron temperature in the vicinity of the upper surface of the susceptor 12 is greatly reduced. As the electron temperature is higher, the dissociation of the process gas is accelerated and the amount of plasma produced increases, so the radicals included in the plasma increase. In addition, the lower the electron temperature, the smaller the degree of damage to the electrode by ions.

따라서, 스텝 2-2의 처리에 의해, 서셉터(12)에 대한 손상을 억제하면서, 상부 전극(60, 62)의 바로 아래에서 다량으로 생성되는 라디칼에 의해 Ti막을 효율적으로 형성할 수 있다.Therefore, by the process of step 2-2, it is possible to efficiently form a Ti film by radicals generated in large quantities right below the upper electrodes 60 and 62 while suppressing damage to the susceptor 12.

또한, 스텝 2-3의 처리가 행하여질 때, 즉, 서셉터(12)에 고주파 전압이 인가되고 또한 상부 전극(60, 62)에 직류 펄스 전압이 인가될 때는, 도 10에 도시하는 바와 같이, 도 16과 비교하여, 상부 전극(60, 62)의 하면 부근에서의 전자 온도가 도 16과 동일 정도의 고온으로 유지된 채, 서셉터(12)의 상면 부근에서의 전자 온도가 약간 상승한다. 상부 전극(60, 62)의 하면 부근의 전자 온도가 고온으로 유지되기 때문에, 도 11에 도시한 바와 같이, 상부 전극(60, 62)의 바로 아래에서 NH3의 해리가 촉진되어, TiN막의 형성원인 N 라디칼이 증가한다. 도 11로부터는, 서셉터(12)에 고주파 전압을 인가하고 또한 상부 전극(60, 62)에 직류 펄스 전압을 인가한 경우에는, 고주파 전압만을 서셉터(12)에 인가한 경우에 비해서, N2의 발광 강도가 감소하는 한편, N2의 해리가 촉진되어 N 라디칼의 발광 강도가 증가하고 있는 것(즉, N 라디칼이 증가하고 있는 것)을 알 수 있다. 따라서, 서셉터(12)에 고주파 전압을 인가한 상태에서, 상부 전극(60, 62)에 직류 펄스 전압을 인가함으로써, 스텝 2-3의 처리에서 형성되는 TiN막에서의 질화력을 강화할 수 있다.In addition, when the process of step 2-3 is performed, that is, when a high-frequency voltage is applied to the susceptor 12 and a DC pulse voltage is applied to the upper electrodes 60 and 62, as shown in FIG. 16, the electron temperature in the vicinity of the upper surface of the susceptor 12 slightly rises while the electron temperature near the lower surface of the upper electrodes 60 and 62 is maintained at the same high temperature as in FIG. . Since the electron temperature in the vicinity of the lower surfaces of the upper electrodes 60 and 62 is maintained at a high temperature, as shown in FIG. 11, dissociation of NH 3 directly under the upper electrodes 60 and 62 is promoted to form a TiN film. Cause N radicals increase. From FIG. 11 , when the high frequency voltage is applied to the susceptor 12 and the DC pulse voltage is applied to the upper electrodes 60 and 62, compared to the case where only the high frequency voltage is applied to the susceptor 12, N 2 decreases, while dissociation of N 2 is promoted and the emission intensity of N radicals increases (ie, N radicals increase). Therefore, by applying a DC pulse voltage to the upper electrodes 60 and 62 in a state in which a high frequency voltage is applied to the susceptor 12, the nitriding force in the TiN film formed in the process of step 2-3 can be enhanced. .

또한, 도 10에서는, 도 16과 비교하여, 서셉터(12)의 상면 부근에서의 전자 온도가 약간 상승하기 때문에, 스텝 2-3의 처리에서는, 스텝 2-2의 처리로 비하여, 서셉터(12)의 상면 부근에서 이온의 활성도가 높아진다.10, compared to FIG. 16, since the electron temperature near the upper surface of the susceptor 12 rises slightly, in the process of step 2-3, compared to the process of step 2-2, the susceptor ( 12), the activity of ions increases in the vicinity of the upper surface.

따라서, 스텝 2-3의 처리에 의해, 질화력이 강화된 막 밀도가 높은 TiN막을 효율적으로 형성할 수 있다.Therefore, the TiN film with enhanced nitriding force and high film density can be efficiently formed by the processing in Steps 2-3.

이상과 같이, 실시 형태 2에서는, 스텝 2-1의 이온 충격 처리에 있어서, 직류 펄스 전압을 상부 전극(60, 62) 및 서셉터(12)에 인가하지 않고, 고주파 전압을 서셉터(12)에 인가해서 Si 웨이퍼에 대한 처리를 행함으로써, Si 웨이퍼의 표면에 부착되어 있는 SiO2막을 세정한다. Si 웨이퍼는, 피처리 기판으로서의 반도체 웨이퍼(W)의 일례이며, SiO2막은 자연 산화막의 일례이다. 또한, 실시 형태 2에서는, 스텝 2-2의 성막 처리에 있어서, 고주파 전압을 상부 전극(60, 62) 및 서셉터(12)에 인가하지 않고, 직류 펄스 전압을 상부 전극(60, 62)에 인가해서 Si 웨이퍼에 대한 처리를 행함으로써, Si 웨이퍼 상에 Ti막을 형성한다.As described above, in Embodiment 2, in the ion bombardment treatment of step 2-1, DC pulse voltage is not applied to the upper electrodes 60 and 62 and the susceptor 12, and the high frequency voltage is applied to the susceptor 12. is applied to the Si wafer to perform processing, thereby cleaning the SiO 2 film adhering to the surface of the Si wafer. The Si wafer is an example of a semiconductor wafer W as a processing target substrate, and the SiO 2 film is an example of a natural oxide film. Further, in Embodiment 2, in the film forming process of step 2-2, high-frequency voltage is not applied to the upper electrodes 60 and 62 and the susceptor 12, and a DC pulse voltage is applied to the upper electrodes 60 and 62. By applying and processing the Si wafer, a Ti film is formed on the Si wafer.

이렇게 함으로써, 스텝 2-1의 처리에서는, 이온 충격의 세정 효과를 높일 수 있다. 한편, 스텝 2-2의 처리에서는, 서셉터(12)에 대한 손상을 억제하면서, Ti막을 효율적으로 형성할 수 있다. 이와 같이, 실시 형태 2에 의하면, 이온 충격 처리와 성막 처리라는, Si 웨이퍼에 대한 서로 다른 2개의 처리를 1개의 챔버(10) 내에서 행할 수 있다.In this way, in the process of step 2-1, the cleaning effect of ion bombardment can be enhanced. On the other hand, in the process of step 2-2, the Ti film can be efficiently formed while suppressing damage to the susceptor 12. In this way, according to Embodiment 2, two different processes for the Si wafer, ion bombardment treatment and film formation treatment, can be performed within one chamber 10.

이상, 실시 형태 1 및 실시 형태 2에 대해서 설명하였다.In the above, Embodiment 1 and Embodiment 2 were demonstrated.

이상과 같이, 실시 형태 1 및 실시 형태 2에서는, 기판 처리 장치(1, 2)는, 진공 배기 가능한 챔버(10)와, 하부 전극으로서 사용되는 서셉터(12)와, 상부 전극(60, 62)을 갖는다. 서셉터(12)에는 반도체 웨이퍼(W)가 적재 가능하다. 상부 전극(60, 62)은, 챔버(10) 내에서 서셉터(12)에 대향해서 배치된다. 그리고, 기판 처리 장치(1, 2)에서는, 직류 펄스 전압을 사용하지 않고 고주파 전압을 사용해서 반도체 웨이퍼(W)에 대한 제1 처리가 행하여지는 한편, 직류 펄스 전압을 사용해서 반도체 웨이퍼(W)에 대한 제2 처리가 행하여진다. 제1 처리의 일례로서, 상기 스텝 1-1의 처리, 또는 스텝 2-1의 처리를 들 수 있다. 또한, 제2 처리의 일례로서, 상기 스텝 1-2의 처리, 또는 스텝 2-2의 처리를 들 수 있다.As described above, in Embodiment 1 and Embodiment 2, the substrate processing apparatuses 1 and 2 include a chamber 10 capable of evacuation, a susceptor 12 used as a lower electrode, and upper electrodes 60 and 62 ) has A semiconductor wafer W may be loaded on the susceptor 12 . The upper electrodes 60 and 62 are disposed facing the susceptor 12 within the chamber 10 . Then, in the substrate processing apparatuses 1 and 2, the first process for the semiconductor wafer W is performed using a high-frequency voltage without using a DC pulse voltage, while the semiconductor wafer W is processed using a DC pulse voltage. A second process for is performed. As an example of the first process, the process of step 1-1 or the process of step 2-1 can be cited. Moreover, as an example of the 2nd process, the process of said step 1-2 or the process of step 2-2 is mentioned.

이렇게 함으로써, 제1 처리와 제2 처리라는, 반도체 웨이퍼(W)에 대한 서로 다른 2개의 처리를 1개의 챔버(10) 내에서 행할 수 있기 때문에, 반도체 디바이스의 제조 비용을 억제할 수 있다.In this way, since two different processes for the semiconductor wafer W, the first process and the second process, can be performed within one chamber 10, the manufacturing cost of the semiconductor device can be suppressed.

또한, 본 개시의 실시 형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 실제로, 상기 실시 형태는 다양한 형태로 구현될 수 있다. 또한, 상기 실시 형태는, 청구범위 및 그 취지를 일탈하지 않고, 다양한 형태에서 생략, 치환, 변경되어도 된다.In addition, it should be thought that the embodiments of the present disclosure are illustrative in all respects and not restrictive. In fact, the above embodiment can be implemented in various forms. In addition, the said embodiment may omit, substitute, and change in various forms, without deviating from the claim and its meaning.

1, 2: 기판 처리 장치
5, 6: 전압 인가부
10: 챔버
12: 서셉터
60: 내측 상부 전극
62: 외측 상부 전극1, 2: substrate processing device
5, 6: voltage application unit
10: chamber
12: susceptor
60: inner upper electrode
62: outer upper electrode

Claims (6)

진공 배기 가능한 처리 용기와,
상기 처리 용기 내에서 피처리 기판이 적재 가능한 하부 전극과,
상기 처리 용기 내에서 상기 하부 전극에 대향해서 배치되는 상부 전극
을 구비하는 기판 처리 장치에서의 기판 처리 방법이며,
직류 펄스 전압을 상기 상부 전극 및 상기 하부 전극에 인가하지 않고, 교류 전압을 상기 상부 전극에 인가해서 상기 피처리 기판에 산화막을 성막하는 제1 처리를 행하는 것과,
상기 직류 펄스 전압에 의해 기준 전위가 시간의 경과에 수반해서 상하로 교대로 변화하는 상기 교류 전압을 상기 상부 전극에 인가해서 상기 피처리 기판에 질화막을 성막하는 제2 처리를 행하는 것을 갖고,
상기 제1 처리 및 상기 제2 처리 모두 상기 처리 용기 내에서 행하는 기판 처리 방법.A processing container capable of vacuum exhaustion;
a lower electrode into which a processing target substrate can be loaded in the processing container;
An upper electrode disposed facing the lower electrode in the processing container
A substrate processing method in a substrate processing apparatus having a,
performing a first process of forming an oxide film on the substrate to be processed by applying an AC voltage to the upper electrode without applying a DC pulse voltage to the upper electrode and the lower electrode;
performing a second process of forming a nitride film on the substrate to be processed by applying the alternating current voltage at which the reference potential alternately changes up and down with the lapse of time by the direct current pulse voltage to the upper electrode;
A substrate processing method in which both the first processing and the second processing are performed within the processing container. 제1항에 있어서, 상기 기판 처리 장치는, 상기 하부 전극과 접지의 사이에 접속된 임피던스 조정 회로를 더 구비하는, 기판 처리 방법.The substrate processing method according to claim 1, wherein the substrate processing apparatus further includes an impedance adjustment circuit connected between the lower electrode and a ground. 제1항에 있어서, 상기 상부 전극의 적어도 일부가 샤워 헤드로 겸용되는, 기판 처리 방법.The substrate processing method according to claim 1, wherein at least a part of the upper electrode is used as a shower head. 진공 배기 가능한 처리 용기와,
상기 처리 용기 내에서 피처리 기판이 적재 가능하고, 고주파 전원에 전기적으로 접속되어 있는 하부 전극과,
상기 처리 용기 내에서 상기 하부 전극에 대향해서 배치되고, 적어도 일부가 샤워 헤드로 겸용되는 상부 전극
을 구비하는 기판 처리 장치에서의 기판 처리 방법이며,
직류 펄스 전압을 상기 상부 전극 및 상기 하부 전극에 인가하지 않고, 교류 전압을 상기 하부 전극에 인가해서 상기 피처리 기판에 대한 제1 처리를 행하는 것과,
상기 교류 전압을 상기 상부 전극 및 상기 하부 전극에 인가하지 않고, 상기 직류 펄스 전압을 상기 상부 전극에 인가해서 상기 피처리 기판에 대한 제2 처리를 행하는 것을 갖고,
상기 제1 처리 및 상기 제2 처리 모두 상기 처리 용기 내에서 행하는 기판 처리 방법.A processing container capable of vacuum exhaustion;
a lower electrode on which a processing target substrate can be loaded in the processing container and electrically connected to a high-frequency power supply;
An upper electrode disposed to face the lower electrode in the processing container, and at least a part of the upper electrode also serves as a shower head.
A substrate processing method in a substrate processing apparatus having a,
performing a first process on the target substrate by applying an AC voltage to the lower electrode without applying a DC pulse voltage to the upper electrode and the lower electrode;
performing a second process on the target substrate by applying the DC pulse voltage to the upper electrode without applying the AC voltage to the upper electrode and the lower electrode;
A substrate processing method in which both the first processing and the second processing are performed within the processing container. 제4항에 있어서, 상기 제1 처리는 이온 충격 처리이며,
상기 제2 처리는 성막 처리인, 기판 처리 방법.The method of claim 4, wherein the first treatment is an ion bombardment treatment,
The substrate processing method according to claim 1 , wherein the second processing is a film forming process. 삭제delete
KR1020217001351A 2018-06-27 2019-06-13 Substrate processing method KR102539151B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-122164 2018-06-27
JP2018122164A JP7038614B2 (en) 2018-06-27 2018-06-27 Board processing method
PCT/JP2019/023407 WO2020004048A1 (en) 2018-06-27 2019-06-13 Substrate processing method

Publications (2)

Publication Number Publication Date
KR20210020134A KR20210020134A (en) 2021-02-23
KR102539151B1 true KR102539151B1 (en) 2023-06-01

Family

ID=68984847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217001351A KR102539151B1 (en) 2018-06-27 2019-06-13 Substrate processing method

Country Status (4)

Country Link
US (1) US11410834B2 (en)
JP (1) JP7038614B2 (en)
KR (1) KR102539151B1 (en)
WO (1) WO2020004048A1 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
KR20210107716A (en) 2019-01-22 2021-09-01 어플라이드 머티어리얼스, 인코포레이티드 Feedback loop to control the pulse voltage waveform
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11462388B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Plasma processing assembly using pulsed-voltage and radio-frequency power
JP2022044209A (en) * 2020-09-07 2022-03-17 東京エレクトロン株式会社 Plasma processing apparatus and plasma processing method
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026063A (en) * 2003-07-02 2005-01-27 Sharp Corp Plasma processing device and plasma processing method
JP2011119720A (en) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd Semiconductor element, method of manufacturing semiconductor device, and film-forming apparatus
US20170062190A1 (en) 2015-08-26 2017-03-02 Samsung Electronics Co., Ltd. Plasma generation apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131685A (en) * 1997-07-14 1999-02-02 Hitachi Electron Eng Co Ltd Plasma cvd device and its cleaning method
JP2004076069A (en) 2002-08-13 2004-03-11 Mitsubishi Heavy Ind Ltd Surface treatment apparatus
JP2009239012A (en) 2008-03-27 2009-10-15 Tokyo Electron Ltd Plasma processing device and method of plasma etching
KR20160028612A (en) * 2014-09-03 2016-03-14 삼성전자주식회사 Semiconductor fabricating apparatus and method of fabricating semiconductor device using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026063A (en) * 2003-07-02 2005-01-27 Sharp Corp Plasma processing device and plasma processing method
JP2011119720A (en) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd Semiconductor element, method of manufacturing semiconductor device, and film-forming apparatus
US20170062190A1 (en) 2015-08-26 2017-03-02 Samsung Electronics Co., Ltd. Plasma generation apparatus

Also Published As

Publication number Publication date
US11410834B2 (en) 2022-08-09
US20210280394A1 (en) 2021-09-09
JP7038614B2 (en) 2022-03-18
KR20210020134A (en) 2021-02-23
WO2020004048A1 (en) 2020-01-02
JP2020004822A (en) 2020-01-09

Similar Documents

Publication Publication Date Title
KR102539151B1 (en) Substrate processing method
WO2019239872A1 (en) Film-forming apparatus, and method for cleaning film-forming apparatus
KR100319664B1 (en) Plasma Treatment Equipment
US8641916B2 (en) Plasma etching apparatus, plasma etching method and storage medium
CN107833819B (en) Plasma processing apparatus
JP5165993B2 (en) Plasma processing equipment
CN111668085B (en) Plasma processing apparatus
JP2008244103A (en) Plasma processing apparatus
US20190122863A1 (en) Plasma processing apparatus
CN110592558B (en) Film forming apparatus
JP7366188B2 (en) power system
US20210313151A1 (en) Plasma processing apparatus
KR20190086699A (en) Plasma discharge ignition method for reducing surface particles
US20220399193A1 (en) Plasma uniformity control in pulsed dc plasma chamber
US11984306B2 (en) Plasma chamber and chamber component cleaning methods
WO2019230526A1 (en) Film forming device and film forming method
US12020899B2 (en) Plasma processing apparatus and plasma processing method
US11887817B2 (en) Plasma processing apparatus and plasma processing method
KR20220008776A (en) Plasma processing apparatus and plasma processing method
US20230377844A1 (en) Plasma processing apparatus and plasma processing method
US20220139672A1 (en) Plasma processing apparatus and plasma processing method
US20240145218A1 (en) Plasma processing apparatus and plasma processing method
TW202336802A (en) Ion energy control on electrodes in a plasma reactor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal