JP2019212875A - Light emitting element and manufacturing method thereof - Google Patents

Light emitting element and manufacturing method thereof Download PDF

Info

Publication number
JP2019212875A
JP2019212875A JP2018110648A JP2018110648A JP2019212875A JP 2019212875 A JP2019212875 A JP 2019212875A JP 2018110648 A JP2018110648 A JP 2018110648A JP 2018110648 A JP2018110648 A JP 2018110648A JP 2019212875 A JP2019212875 A JP 2019212875A
Authority
JP
Japan
Prior art keywords
light emitting
dielectric film
layer
substrate
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018110648A
Other languages
Japanese (ja)
Inventor
石崎 順也
Junya Ishizaki
順也 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2018110648A priority Critical patent/JP2019212875A/en
Priority to TW108117956A priority patent/TWI804627B/en
Priority to CN201910479333.XA priority patent/CN110581201A/en
Publication of JP2019212875A publication Critical patent/JP2019212875A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

ABSTRACT: To provide a light emitting element of a type manufactured by joining window layer/support substrates through a dielectric film such as a SiOlayer and removing a starting substrate with improved light extraction efficiency and a manufacture method thereof.SOLUTION: A light emitting element includes a window layer/support substrate, a light emitting unit including a second conductive type second semiconductor layer, an active layer, and a first conductive type first semiconductor layer provided in this order on the window layer/support substrate, and the light emitting element includes a removed portion from which at least the first semiconductor layer and the active layer are removed, a non-removal portion other than removal portion, a first ohmic electrode provided in the non-removal portion, and a second ohmic electrode provided in the removal portion, is obtained by bonding the window layer/support substrate and the light emitting unit via a dielectric film, and includes an antireflection layer between the light emitting unit and the dielectric film.SELECTED DRAWING: Figure 10

Description

本発明は、発光素子及び発光素子の製造方法に関する。   The present invention relates to a light emitting element and a method for manufacturing the light emitting element.

チップオンボード(COB)等の製品は、LED素子からの放熱性に優れ、照明等の用途において採用されるLEDチップ実装方法である。COB等にLEDを実装する場合、チップを直接ボードに接合するフリップ実装が必須である。フリップ実装を実現するためには、発光素子の一方の面に極性の異なる通電用パッドを設けたフリップチップを作製する必要がある。また、通電用パッドが設けられた面の反対側の面は光取り出し機能を有する材料で構成する必要がある。   A product such as a chip-on-board (COB) is an LED chip mounting method that is excellent in heat dissipation from the LED element and is employed in applications such as lighting. When mounting an LED on a COB or the like, flip mounting in which a chip is directly bonded to a board is essential. In order to realize flip mounting, it is necessary to manufacture a flip chip in which energization pads having different polarities are provided on one surface of a light emitting element. Further, the surface opposite to the surface provided with the energization pad needs to be made of a material having a light extraction function.

黄色〜赤色LEDでフリップチップを作製する場合、発光層にはAlGaInP系の材料が用いられる。AlGaInP系材料はバルク結晶が存在せず、LED部はエピタキシャル法で形成されるため、出発基板にはAlGaInPとは異なる材料が選択される。出発基板はGaAsやGeが選択される場合が多く、これらの基板は可視光に対して光吸収の特性を有するため、フリップチップを作製する場合、出発基板は除去される。しかし、発光層を形成するエピタキシャル層は極薄膜のため、出発基板除去後に自立することができない。したがって、発光層に発光波長に対して透明で窓層としての機能を有し、自立させるために十分の厚さを有する支持基板としての機能を有する材料・構成で、出発基板と置換する必要がある。   When a flip chip is manufactured using yellow to red LEDs, an AlGaInP-based material is used for the light emitting layer. Since the AlGaInP-based material has no bulk crystal and the LED portion is formed by an epitaxial method, a material different from AlGaInP is selected for the starting substrate. In many cases, GaAs or Ge is selected as the starting substrate, and these substrates have a property of absorbing light with respect to visible light. Therefore, when a flip chip is manufactured, the starting substrate is removed. However, since the epitaxial layer forming the light emitting layer is an extremely thin film, it cannot stand by itself after the starting substrate is removed. Therefore, it is necessary to replace the starting substrate with a material / structure having a function as a supporting substrate having a thickness sufficient to make the light emitting layer transparent to the emission wavelength and function as a window layer and to be self-supporting. is there.

窓層兼支持基板の機能を有する置換材料としては、GaP、GaAsP、サファイアなどが選択される。前記いずれの材料を選択しても、AlGaInP系材料と異なる材料であるため、格子定数、熱膨張係数やヤング率などの機械的特性はAlGaInP系材料とは異なる。   GaP, GaAsP, sapphire, or the like is selected as a replacement material having the function of the window layer / supporting substrate. Whichever material is selected, since it is a different material from the AlGaInP-based material, mechanical properties such as lattice constant, thermal expansion coefficient and Young's modulus are different from those of the AlGaInP-based material.

このような技術として、特許文献1には窓層兼支持基板としてGaPを結晶成長と直接接合により形成する方法が開示されている。この技術では直接接合するGaP基板の大きさによって発光素子用ウェーハの大きさが決まり、ウェーハを大口径化することが難しい問題がある。このため、この技術では、小さい発光素子の製造には向いていても、大きな発光素子の製造には向かない。また、特許文献2には、窓層兼支持基板としてGaPを結晶成長して形成する方法が開示されている。この技術によればGaP基板を接合しないため、接合基板の大きさの制約をうけない。しかし、GaPとAlGaInP発光層部には大きな格子不整が存在し、反りが発生する。ウェーハを大口径化すると反りが大きくなるため、大きいウェーハを使用するとデバイスプロセスが難しくなる問題がある。このため、この技術では、小さい発光素子の製造には向いていても、大きな発光素子の製造には向かない。また、特許文献3には、サファイア等からなる窓層兼支持基板としての透明基板を、SiO層を介して接合する技術が開示されている。この技術であれば大口径のウェーハであっても反りや接合不良を低減することができる。しかし、この場合、半導体部とSiO層との間で反射が起こるため、透明基板側への光取り出し効率が低下する欠点があった。 As such a technique, Patent Document 1 discloses a method of forming GaP as a window layer and supporting substrate by crystal growth and direct bonding. In this technique, the size of the light emitting element wafer is determined by the size of the GaP substrate to be directly bonded, and it is difficult to increase the diameter of the wafer. For this reason, even if this technique is suitable for manufacturing a small light emitting element, it is not suitable for manufacturing a large light emitting element. Patent Document 2 discloses a method of forming GaP by crystal growth as a window layer and supporting substrate. According to this technology, since the GaP substrate is not bonded, the size of the bonded substrate is not restricted. However, large lattice irregularities exist in the GaP and AlGaInP light emitting layer portions, and warpage occurs. When the wafer diameter is increased, the warpage increases, and there is a problem that the device process becomes difficult when a large wafer is used. For this reason, even if this technique is suitable for manufacturing a small light emitting element, it is not suitable for manufacturing a large light emitting element. Patent Document 3 discloses a technique for joining a transparent substrate made of sapphire or the like as a window layer and supporting substrate via an SiO 2 layer. With this technique, even a large-diameter wafer can reduce warpage and bonding failure. However, in this case, since reflection occurs between the semiconductor portion and the SiO 2 layer, the light extraction efficiency to the transparent substrate side is disadvantageous.

特開2015−12028号公報JP-A-2015-12028 特開2015−5551号公報Japanese Patent Laying-Open No. 2015-5551 特開2017−126720号公報JP 2017-126720 A

本発明は上記の課題に鑑みてなされたもので、窓層兼支持基板をSiO層等の誘電体膜を介して接合し、出発基板を除去することによって製造されるタイプの発光素子であって、光取り出し効率を向上させた発光素子及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and is a type of light emitting device manufactured by joining a window layer / support substrate via a dielectric film such as a SiO 2 layer and removing the starting substrate. Thus, an object of the present invention is to provide a light emitting device with improved light extraction efficiency and a method for manufacturing the same.

上記課題を達成するために、本発明では、窓層兼支持基板と、前記窓層兼支持基板上に設けられた第二導電型の第二半導体層、活性層、及び、第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子であって、前記発光素子は、少なくとも前記第一半導体層と前記活性層が除去された除去部と、前記除去部以外の非除去部とを有し、さらに、前記非除去部に設けられた第一オーミック電極と、前記除去部に設けられた第二オーミック電極とを有し、前記窓層兼支持基板と前記発光部とが誘電体膜を介して接合されたものであり、前記発光部と前記誘電体膜との間に反射防止層を有するものであることを特徴とする発光素子を提供する。   In order to achieve the above object, in the present invention, a window layer / support substrate, a second conductivity type second semiconductor layer provided on the window layer / support substrate, an active layer, and a first conductivity type A light emitting device having a light emitting portion including a first semiconductor layer in this order, wherein the light emitting device includes at least a removed portion from which the first semiconductor layer and the active layer are removed, and a non-removed portion other than the removed portion. A first ohmic electrode provided in the non-removable part and a second ohmic electrode provided in the removed part, and the window layer / support substrate and the light emitting part Provided is a light-emitting element which is bonded through a dielectric film and has an antireflection layer between the light-emitting portion and the dielectric film.

このような発光素子であれば、発光部で放射された光が誘電体膜で反射されるのを抑制することができるため、光取り出し効率を向上させることができる。   With such a light-emitting element, light emitted from the light-emitting portion can be suppressed from being reflected by the dielectric film, so that light extraction efficiency can be improved.

また、このとき、前記誘電体膜がSiO層であり、前記反射防止層が、1.6以上2.9以下の屈折率を有するものであることが好ましい。 At this time, it is preferable that the dielectric film is a SiO 2 layer, and the antireflection layer has a refractive index of 1.6 or more and 2.9 or less.

このような誘電体膜及び反射防止層であれば、より確実に光取り出し効率を向上させることができる。   With such a dielectric film and antireflection layer, the light extraction efficiency can be improved more reliably.

また、前記誘電体膜が、前記発光部側に設けられた第一の誘電体膜と、前記窓層兼支持基板側に設けられた第二の誘電体膜とからなり、前記第一の誘電体膜及び第二の誘電体膜が直接接合されたものであることが好ましい。   The dielectric film is composed of a first dielectric film provided on the light emitting unit side and a second dielectric film provided on the window layer / supporting substrate side, and the first dielectric film is provided. It is preferable that the body film and the second dielectric film are directly joined.

このような誘電体膜であれば、接合不良による剥離が少ないものとなる。   With such a dielectric film, there is little peeling due to poor bonding.

また、前記誘電体膜が、前記発光部側に設けられた第一の誘電体膜と、前記窓層兼支持基板側に設けられた第二の誘電体膜とからなり、前記第一の誘電体膜及び第二の誘電体膜が接着剤を介して接合されたものであることが好ましい。   The dielectric film is composed of a first dielectric film provided on the light emitting unit side and a second dielectric film provided on the window layer / supporting substrate side, and the first dielectric film is provided. The body film and the second dielectric film are preferably bonded via an adhesive.

このような誘電体膜であっても、接合不良による剥離が少ないものとなる。   Even with such a dielectric film, peeling due to poor bonding is reduced.

また、本発明では、発光素子を製造する方法であって、出発基板を準備する工程と、前記出発基板上に、エピタキシャル成長により、第一導電型の第一半導体層、活性層、及び、第二導電型の第二半導体層が順次積層された発光部を含む積層構造を形成し、発光素子用ウェーハを作製する工程と、該発光素子用ウェーハ上に、第一の誘電体膜を形成する工程と、窓層兼支持基板を準備する工程と、前記窓層兼支持基板上に、第二の誘電体膜を形成する工程と、前記発光素子用ウェーハと前記窓層兼支持基板とを、第一の誘電体膜及び第二の誘電体膜を介して接合させ、接合基板を作製する工程と、前記接合基板において、前記出発基板を除去して、前記第一半導体層を露出させる工程と、前記接合基板の一部の領域において、少なくとも前記第一半導体層及び前記活性層を除去した除去部と該除去部以外の非除去部とを形成する工程と、前記非除去部の表面に第一オーミック電極を、前記除去部の表面に第二オーミック電極を形成する工程と、レーザー光によるスクライブ・ブレーキング法を用いて前記接合基板から発光素子をダイス状に分離する工程と、を含み、かつ、前記第一の誘電体膜を形成する工程よりも前に、前記発光素子用ウェーハの発光部の上に反射防止層を形成することを特徴とする発光素子の製造方法を提供する。   According to the present invention, there is also provided a method of manufacturing a light emitting device, the step of preparing a starting substrate, and the first conductive type first semiconductor layer, the active layer, and the second by epitaxial growth on the starting substrate. A step of forming a laminated structure including a light emitting part in which conductive second semiconductor layers are sequentially laminated, and a step of producing a light emitting element wafer; and a step of forming a first dielectric film on the light emitting element wafer A step of preparing a window layer / support substrate, a step of forming a second dielectric film on the window layer / support substrate, the light emitting element wafer and the window layer / support substrate, Bonding through one dielectric film and a second dielectric film, producing a bonded substrate, removing the starting substrate in the bonded substrate, and exposing the first semiconductor layer; In a partial region of the bonding substrate, at least the Forming a removed portion from which the semiconductor layer and the active layer have been removed and a non-removed portion other than the removed portion; a first ohmic electrode on the surface of the non-removed portion; and a second ohmic on the surface of the removed portion A step of forming an electrode, and a step of separating the light emitting element from the bonding substrate into a dice using a scribing and breaking method using laser light, and the step of forming the first dielectric film. Before, a method for manufacturing a light emitting device is provided, wherein an antireflection layer is formed on the light emitting portion of the light emitting device wafer.

このような発光素子の製造方法であれば、発光部で放射された光が誘電体膜で反射されるのを抑制することができるため、光取り出し効率を向上させることが可能な発光素子を製造することができる。   With such a method of manufacturing a light emitting device, it is possible to suppress the light emitted from the light emitting portion from being reflected by the dielectric film, and thus manufacturing a light emitting device capable of improving the light extraction efficiency. can do.

また、このとき、前記第一の誘電体膜及び前記第二の誘電体膜をSiO層とし、前記反射防止層の屈折率を1.6以上2.9以下とすることが好ましい。 At this time, it is preferable that the first dielectric film and the second dielectric film are SiO 2 layers, and the refractive index of the antireflection layer is 1.6 or more and 2.9 or less.

このような第一の誘電体膜、第二の誘電体膜、及び、反射防止層とすれば、より確実に光取り出し効率を向上させることができる。   By using such a first dielectric film, a second dielectric film, and an antireflection layer, the light extraction efficiency can be improved more reliably.

また、このとき、前記接合基板を作製する工程において、前記窓層兼支持基板と前記発光素子用ウェーハとを、前記第一の誘電体膜及び前記第二の誘電体膜を直接接合させることが好ましい。   Further, at this time, in the step of manufacturing the bonding substrate, the window layer supporting substrate and the light emitting element wafer may be directly bonded to the first dielectric film and the second dielectric film. preferable.

このように誘電体膜を接合すれば、接合不良による剥離を少なくすることができる。   If the dielectric films are bonded in this way, peeling due to bonding failure can be reduced.

また、このとき、前記接合基板を作製する工程において、前記窓層兼支持基板と前記発光素子用ウェーハとを、前記第一の誘電体膜及び前記第二の誘電体膜を接着剤により接合させることが好ましい。   At this time, in the step of manufacturing the bonding substrate, the window layer / supporting substrate and the light emitting element wafer are bonded to the first dielectric film and the second dielectric film with an adhesive. It is preferable.

このように誘電体膜を接合しても、接合不良による剥離を少なくすることができる。   Even when the dielectric films are bonded in this way, peeling due to bonding failure can be reduced.

以上のように、本発明の発光素子であれば、発光部で放射された光が誘電体膜で反射されるのを抑制することができるため、光取り出し効率を向上させることができる。   As described above, according to the light-emitting element of the present invention, light emitted from the light-emitting portion can be suppressed from being reflected by the dielectric film, and thus light extraction efficiency can be improved.

本発明の第一の実施形態において、反射防止層及び第一の誘電体膜を形成した発光素子用ウェーハの概略図である。In 1st embodiment of this invention, it is the schematic of the wafer for light emitting elements in which the antireflection layer and the 1st dielectric film were formed. 本発明の第一の実施形態において、誘電体膜を形成した窓層兼支持基板の概略図である。In 1st embodiment of this invention, it is the schematic of the window layer and support substrate in which the dielectric film was formed. 本発明の第一の実施形態で形成した接合基板の概略図である。It is the schematic of the joining board | substrate formed in 1st embodiment of this invention. 本発明の第一の実施形態において、出発基板及び選択エッチング層を除去した構造の概略図である。In the first embodiment of the present invention, it is a schematic view of a structure in which a starting substrate and a selective etching layer are removed. 本発明の第一の実施形態において、除去部を形成した構造の概略図である。In 1st embodiment of this invention, it is the schematic of the structure in which the removal part was formed. 本発明の第一の実施形態において、第三誘電体層を形成し、開口部を設けた構造の概略図である。In 1st embodiment of this invention, it is the schematic of the structure which formed the 3rd dielectric material layer and provided the opening part. 本発明の第一の実施形態において、第一オーミック電極及び第二オーミック電極を形成した構造の概略図である。In 1st embodiment of this invention, it is the schematic of the structure in which the 1st ohmic electrode and the 2nd ohmic electrode were formed. 本発明の第一の実施形態において、被覆部及び開口部を形成した構造の概略図である。In 1st embodiment of this invention, it is the schematic of the structure in which the coating | coated part and the opening part were formed. 本発明の第一の実施形態において、窓層兼支持基板の一部を露出させた構造の概略図である。In 1st embodiment of this invention, it is the schematic of the structure which exposed a part of window layer and support substrate. 本発明の第一の実施形態のスクライブ前の発光素子の概略図である。It is the schematic of the light emitting element before scribing of 1st embodiment of this invention. 本発明の第二の実施形態において、反射防止層、第一の誘電体膜、及び、第一接着層を形成した発光素子用ウェーハの概略図である。In 2nd embodiment of this invention, it is the schematic of the wafer for light emitting elements in which the antireflection layer, the 1st dielectric film, and the 1st contact bonding layer were formed. 本発明の第二の実施形態において、誘電体膜及び第二接着層を形成した窓層兼支持基板の概略図である。In 2nd embodiment of this invention, it is the schematic of the window layer and support substrate in which the dielectric film and the 2nd contact bonding layer were formed. 本発明の第二の実施形態で形成した接合基板の概略図である。It is the schematic of the joining board | substrate formed in 2nd embodiment of this invention. 本発明の第二の実施形態において、出発基板及び選択エッチング層を除去した構造の概略図である。In the second embodiment of the present invention, it is a schematic view of a structure in which the starting substrate and the selective etching layer are removed. 本発明の第二の実施形態において、除去部を形成した構造の概略図である。It is the schematic of the structure in which the removal part was formed in 2nd embodiment of this invention. 本発明の第二の実施形態において、第三誘電体層を形成し、開口部を設けた構造の概略図である。In 2nd embodiment of this invention, it is the schematic of the structure which formed the 3rd dielectric material layer and provided the opening part. 本発明の第二の実施形態において、第一オーミック電極及び第二オーミック電極を形成した構造の概略図である。In 2nd embodiment of this invention, it is the schematic of the structure in which the 1st ohmic electrode and the 2nd ohmic electrode were formed. 本発明の第二の実施形態において、被覆部及び開口部を形成した構造の概略図である。In 2nd embodiment of this invention, it is the schematic of the structure in which the coating | coated part and the opening part were formed. 本発明の第二の実施形態において、窓層兼支持基板の一部を露出させた構造の概略図である。In 2nd embodiment of this invention, it is the schematic of the structure which exposed a part of window layer and support substrate. 本発明の第二の実施形態のスクライブ前の発光素子の概略図である。It is the schematic of the light emitting element before scribing of 2nd embodiment of this invention. 実施例1の反射防止層の材質を変えたもの(実施例1−1〜1−6)及び比較例についての発光の積分出力の改善率を示す図である。It is a figure which shows the improvement rate of the integrated output of light emission about what changed the material of the antireflection layer of Example 1 (Examples 1-1 to 1-6) and a comparative example. 実施例1−1、実施例2、及び、比較例の発光の積分出力の改善率を示す図である。It is a figure which shows the improvement rate of the integrated output of light emission of Example 1-1, Example 2, and a comparative example. 本発明の反射防止層の屈折率と全反射角の関係を示す図である。It is a figure which shows the relationship between the refractive index of the antireflection layer of this invention, and a total reflection angle.

上述のように、窓層兼支持基板をSiO層等の誘電体膜を介して接合し出発基板を除去することによって製造されるタイプの発光素子において、光取り出し効率を向上させた発光素子が求められていた。 As described above, in a light emitting device manufactured by joining a window layer / supporting substrate through a dielectric film such as a SiO 2 layer and removing the starting substrate, a light emitting device with improved light extraction efficiency is provided. It was sought after.

本発明者らは、上記課題について鋭意検討を重ねた結果、窓層兼支持基板をSiO層等の誘電体膜を介して接合し出発基板を除去することによって製造されるタイプの発光素子において、発光部と誘電体膜との間に反射防止層を設けることで、光取り出し効率を向上させることができることを見出し、本発明を完成させた。 As a result of intensive studies on the above problems, the inventors of the present invention have a light-emitting device manufactured by joining a window layer / support substrate through a dielectric film such as a SiO 2 layer and removing the starting substrate. The inventors have found that the light extraction efficiency can be improved by providing an antireflection layer between the light emitting portion and the dielectric film, and the present invention has been completed.

即ち、本発明は、窓層兼支持基板と、前記窓層兼支持基板上に設けられた第二導電型の第二半導体層、活性層、及び、第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子であって、
前記発光素子は、少なくとも前記第一半導体層と前記活性層が除去された除去部と、前記除去部以外の非除去部とを有し、さらに、前記非除去部に設けられた第一オーミック電極と、前記除去部に設けられた第二オーミック電極とを有し、
前記窓層兼支持基板と前記発光部とが誘電体膜を介して接合されたものであり、
前記発光部と前記誘電体膜との間に反射防止層を有するものであることを特徴とする発光素子である。
That is, the present invention includes a window layer / support substrate, a second conductivity type second semiconductor layer, an active layer, and a first conductivity type first semiconductor layer provided on the window layer / support substrate. A light-emitting element having a light-emitting portion including in this order,
The light emitting device has a removed portion from which at least the first semiconductor layer and the active layer have been removed, and a non-removed portion other than the removed portion, and a first ohmic electrode provided in the non-removed portion And a second ohmic electrode provided in the removal portion,
The window layer / support substrate and the light emitting part are bonded via a dielectric film,
The light-emitting element includes an antireflection layer between the light-emitting portion and the dielectric film.

以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。   Hereinafter, the present invention will be described in detail, but the present invention is not limited thereto.

[第一の実施形態の発光素子]
まず、本発明の第一の実施形態の発光素子を説明する。
[Light Emitting Element of First Embodiment]
First, the light emitting device of the first embodiment of the present invention will be described.

図10に本発明のスクライブ前の発光素子1000の概略図を示す。   FIG. 10 shows a schematic diagram of a light-emitting element 1000 before scribing according to the present invention.

図10に示すように、本発明の第一の実施形態の発光素子は、GaP、GaAsP、サファイア等からなる窓層兼支持基板としての透明基板120に、透明基板(窓層兼支持基板)120の表面上に厚さ0.05〜1.0μmの第二の誘電体膜122と、同じく厚さ0.05〜1.0μmの第一の誘電体膜112が形成されている。誘電体膜としてはSiOあるいはSiNとすることができる。 As shown in FIG. 10, the light emitting device according to the first embodiment of the present invention includes a transparent substrate 120 (window layer / support substrate) 120 as a window layer / support substrate made of GaP, GaAsP, sapphire, and the like. A second dielectric film 122 having a thickness of 0.05 to 1.0 μm and a first dielectric film 112 having a thickness of 0.05 to 1.0 μm are formed on the surface. The dielectric film can be SiO 2 or SiN x .

第一の誘電体膜112の上には、光反射防止機能を有する反射防止層(AR層)111を配置する。   On the first dielectric film 112, an antireflection layer (AR layer) 111 having an antireflection function is disposed.

その上にはAlGa1−zAs(0≦z≦1)またはGaAs1−w(0≦w≦1)からなる厚さ0.5〜5.0μmの電流拡散層107、InGaPまたはAlInPからなる厚さ0.1〜1.0μmの中間組成層106、(AlGa1−xIn1−yP(0≦x≦1、0≦y≦1)あるいはAlGa1−zAs(0≦z≦1)からなる厚さ0.5〜1.0μmの第二導電型の第二半導体層105、厚さ0.1〜1.0μmの活性層104、厚さ0.5〜1.0μmの第一導電型の第一半導体層103とをこの順に含む発光部108が形成されている。 Al z Ga 1-z As ( 0 ≦ z ≦ 1) or GaAs w P 1-w (0 ≦ w ≦ 1) having a thickness of 0.5~5.0μm consisting current spreading layer 107 thereon, InGaP Alternatively, an intermediate composition layer 106 made of AlInP and having a thickness of 0.1 to 1.0 μm, (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) or Al z Ga 1-z As (0 ≦ z ≦ 1) and a second conductivity type second semiconductor layer 105 having a thickness of 0.5 to 1.0 μm, an active layer 104 having a thickness of 0.1 to 1.0 μm, a thickness A light emitting unit 108 including the first conductive type first semiconductor layer 103 of 0.5 to 1.0 μm in this order is formed.

活性層104は、発光波長に応じて(AlGa1−xIn1−yP(0≦x≦1、0.4≦y≦0.6)またはAlGa1−zAs(0≦z≦0.45)で形成される。可視光照明に適用する場合、AlGaInPを選択するのが好適であり、赤外照明に適用する場合、AlGaAsあるいはInGaAsを選択するのが好適である。ただし、活性層104の設計に関しては、超格子等の利用により、材料組成に起因する好適な波長以外に取り出し波長を調整可能であるため、上記の材料に限られない。 Active layer 104, depending on the emission wavelength (Al x Ga 1-x) y In 1-y P (0 ≦ x ≦ 1,0.4 ≦ y ≦ 0.6) or Al z Ga 1-z As ( 0 ≦ z ≦ 0.45). When it is applied to visible light illumination, it is preferable to select AlGaInP, and when it is applied to infrared illumination, it is preferable to select AlGaAs or InGaAs. However, the design of the active layer 104 is not limited to the above materials because the extraction wavelength can be adjusted in addition to a suitable wavelength resulting from the material composition by using a superlattice or the like.

第一半導体層103、第二半導体層105はAlGaInPもしくはAlGaAsが選択され、その選択は活性層104と必ずしも同一の材料系でなくともよい。   AlGaInP or AlGaAs is selected for the first semiconductor layer 103 and the second semiconductor layer 105, and the selection does not necessarily have to be the same material system as that of the active layer 104.

更に、この発光素子は、活性層104及び第一導電型の第一半導体層103が除去された除去部136と、除去部136以外の非除去部135とを有している。このとき、第二導電型の第二半導体層105及び中間組成層106も除去して、除去部とすることもできる。そして、非除去部135の第一半導体層103の表面上に設けられた第一オーミック電極185と、除去部136の表面上に設けられた第二オーミック電極186とを有している。   Further, the light emitting device includes a removal portion 136 from which the active layer 104 and the first conductive type first semiconductor layer 103 are removed, and a non-removal portion 135 other than the removal portion 136. At this time, the second conductive type second semiconductor layer 105 and the intermediate composition layer 106 may also be removed to form a removed portion. And it has the 1st ohmic electrode 185 provided on the surface of the 1st semiconductor layer 103 of the non-removal part 135, and the 2nd ohmic electrode 186 provided on the surface of the removal part 136.

このような発光素子であれば、反射防止層111の存在により、発光部108で放射された光が誘電体膜132で反射されるのを抑制することができるため、光取り出し効率を向上させることができる。   With such a light emitting element, the presence of the antireflection layer 111 can suppress the light emitted from the light emitting unit 108 from being reflected by the dielectric film 132, thereby improving the light extraction efficiency. Can do.

反射防止層111は、屈折率がGaPの屈折率を下回り、誘電体膜の屈折率を上回る1.6以上2.9以下程度の材料を選択することが好ましい。より好適なのは2〜2.5の範囲である。反射防止層111は、具体的には、AlN、GaN、Ta、TiO、ZnS、ZnSe等である。また、反射防止層111は2層以上で構成しても同様の効果が得られる。 For the antireflection layer 111, it is preferable to select a material having a refractive index lower than that of GaP and higher than that of the dielectric film, which is about 1.6 or more and 2.9 or less. More preferred is a range of 2 to 2.5. Specifically, the antireflection layer 111 is made of AlN, GaN, Ta 2 O 3 , TiO 2 , ZnS, ZnSe, or the like. The same effect can be obtained even if the antireflection layer 111 is composed of two or more layers.

図23は反射防止層の屈折率と全反射角の関係を示す図である。例えば、反射防止層がない場合、GaP(屈折率3)からなる電流拡散層107からSiO(屈折率1.5)からなる誘電体膜132に光が入射する際、全反射角θは、sinθ=1.5/3より、30°となる。したがって、電流拡散層107から反射防止層111への光の入射、及び、反射防止層111から誘電体膜132への光の入射における全反射角がともに30°を超えるように反射防止層111の屈折率を選択すればよいことになる。図23から、1.6以上2.9以下であれば、電流拡散層107から反射防止層111への光の入射、及び、反射防止層111から誘電体膜132への光の入射における全反射角が30°を超えるため、このような範囲の屈折率を持つ材料を反射防止層111に用いればよい。 FIG. 23 is a diagram showing the relationship between the refractive index of the antireflection layer and the total reflection angle. For example, when there is no antireflection layer, when light enters the dielectric film 132 made of SiO 2 (refractive index 1.5) from the current diffusion layer 107 made of GaP (refractive index 3), the total reflection angle θ is Since sin θ = 1.5 / 3, it is 30 °. Therefore, the reflection angle of the antireflection layer 111 is such that the total reflection angle in the incidence of light from the current diffusion layer 107 to the antireflection layer 111 and the incidence of light from the antireflection layer 111 to the dielectric film 132 exceeds 30 °. It is sufficient to select a refractive index. 23, from 1.6 to 2.9, the total reflection in the incidence of light from the current diffusion layer 107 to the antireflection layer 111 and the incidence of light from the antireflection layer 111 to the dielectric film 132. Since the angle exceeds 30 °, a material having a refractive index in such a range may be used for the antireflection layer 111.

このような誘電体膜及び反射防止層であれば、より確実に光取り出し効率を向上させることができる。   With such a dielectric film and antireflection layer, the light extraction efficiency can be improved more reliably.

この発光素子の第一の誘電体膜112及び第二の誘電体膜122は、接着剤を介さずに直接接合され、誘電体膜132を形成しており、接合不良による剥離の少ない接合を実現することができる。   The first dielectric film 112 and the second dielectric film 122 of this light emitting element are directly bonded without using an adhesive to form a dielectric film 132, thereby realizing bonding with less peeling due to bonding failure. can do.

[第一の実施形態の発光素子の製造方法]
次に、第一の実施形態の発光素子の製造方法を図1〜図10を用いて説明する。
[Method for Manufacturing Light-Emitting Element of First Embodiment]
Next, the manufacturing method of the light emitting element of 1st embodiment is demonstrated using FIGS.

最初に、図1に示すように結晶軸が[001]方向より[110]方向に傾斜した出発基板100を準備する。出発基板100としては、GaAsまたはGeを好適に用いることができる。出発基板100を上記材料から選択すれば、前記活性層104の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層104の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。   First, as shown in FIG. 1, a starting substrate 100 having a crystal axis inclined in the [110] direction from the [001] direction is prepared. As the starting substrate 100, GaAs or Ge can be preferably used. If the starting substrate 100 is selected from the above materials, the material of the active layer 104 can be epitaxially grown in a lattice-matched system, so that the quality of the active layer 104 can be easily improved, and the luminance and life characteristics can be improved. .

次に、出発基板100上に例えばMOVPE法(有機金属気相成長法)やMBE(分子線エピタキシー法)、CBE(化学線エピタキシー法)により、例えば、(AlGa1−xIn1−yP(0≦x≦1、0≦y≦1)あるいはAlGa1−zAs(0≦z≦1)からなる厚さ0.5〜1.0μmの第一導電型の第一半導体層103、厚さ0.1〜1.0μmの活性層104、及び、厚さ0.5〜1.0μmの第二導電型の第二半導体層105をこの順序でエピタキシャル成長させる。その上に厚さ0.1〜1.0μmの中間組成層106、及び、厚さ0.5〜5.0μmの電流拡散層107をエピタキシャル成長させて、発光部108を含む積層構造を形成し、発光素子用ウェーハ110を作製する。 Next, for example, (Al x Ga 1-x ) y In 1 is formed on the starting substrate 100 by, for example, MOVPE (metal organic vapor phase epitaxy), MBE (molecular beam epitaxy), or CBE (chemical beam epitaxy). -Y P (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) or Al z Ga 1-z As (0 ≦ z ≦ 1) and the first conductivity type first having a thickness of 0.5 to 1.0 μm. The semiconductor layer 103, the active layer 104 having a thickness of 0.1 to 1.0 μm, and the second semiconductor layer 105 of the second conductivity type having a thickness of 0.5 to 1.0 μm are epitaxially grown in this order. An intermediate composition layer 106 having a thickness of 0.1 to 1.0 μm and a current diffusion layer 107 having a thickness of 0.5 to 5.0 μm are epitaxially grown thereon to form a stacked structure including the light emitting portion 108. A light emitting device wafer 110 is manufactured.

また、出発基板100と第一半導体層103の間には、基板除去用の選択エッチング層102が挿入される。   A selective etching layer 102 for removing the substrate is inserted between the starting substrate 100 and the first semiconductor layer 103.

電流拡散層107としては、AlGaAs、GaAsP、又は、GaPを好適に用いることができる。電流拡散層107をGaAs1−x(0≦x<1)で形成した場合、中間組成層106はInGaPあるいはAlInPで形成するのが好適である。GaAs1−x(x≠1)と、AlGaInP系材料またはAlGaAs系材料との間には格子不整が存在するため、GaAs1−x(x≠1)には高密度のひずみや貫通転位が入る。貫通転位密度は組成xにより調整可能である。 As the current diffusion layer 107, AlGaAs, GaAsP, or GaP can be suitably used. When the current spreading layer 107 is formed of GaAs x P 1-x (0 ≦ x <1), the intermediate composition layer 106 is preferably formed of InGaP or AlInP. Since there is a lattice mismatch between GaAs x P 1-x (x ≠ 1) and the AlGaInP-based material or AlGaAs-based material, GaAs x P 1-x (x ≠ 1) Threading dislocation enters. The threading dislocation density can be adjusted by the composition x.

次に、電流拡散層107上に、光反射防止機能を有する反射防止層111を配置する。反射防止層111は屈折率がGaPの屈折率を下回り、誘電体膜の屈折率を上回る1.6以上2.9以下程度の材料を選択することが好ましい。より好適なのは2〜2.5の範囲である。反射防止層111は、具体的には、AlN、GaN、Ta、TiO、ZnS、ZnSe等である。また、反射防止層111は2層以上で構成しても同様の効果が得られる。 Next, an antireflection layer 111 having an antireflection function is disposed on the current diffusion layer 107. For the antireflection layer 111, it is preferable to select a material having a refractive index lower than that of GaP and higher than that of the dielectric film and having a value of 1.6 to 2.9. More preferred is a range of 2 to 2.5. Specifically, the antireflection layer 111 is made of AlN, GaN, Ta 2 O 3 , TiO 2 , ZnS, ZnSe, or the like. The same effect can be obtained even if the antireflection layer 111 is composed of two or more layers.

このような誘電体膜及び反射防止層とすれば、より確実に光取り出し効率を向上させることができる。   With such a dielectric film and antireflection layer, the light extraction efficiency can be improved more reliably.

次に、反射防止層111上にSiO2あるいはSiNからなる第一の誘電体膜112を例えば厚さ0.4μmにて形成する。 Next, a first dielectric film 112 made of SiO 2 or SiN x is formed on the antireflection layer 111 with a thickness of 0.4 μm, for example.

次に、図2に示すように、GaP、サファイアあるいは石英などの窓層兼支持基板120上にSiOあるいはSiNからなる誘電体膜122を形成する。 Next, as shown in FIG. 2, a dielectric film 122 made of SiO 2 or SiN x is formed on the window layer / support substrate 120 such as GaP, sapphire, or quartz.

次に、図3に示すように第一の誘電体膜112と第二の誘電体膜122を対向させ、かつ、真空もしくは減圧雰囲気下で圧力と熱を加えることで第一誘電体層112と第二誘電体層122を直接接合し、誘電体膜132を形成させ、接合基板130を形成する。圧力は6N/cm以上、温度は150℃以上の条件で圧着することで、接着が行われる。特に、30N/cm、350℃以上に達する条件で接合すれば、より確実に接着することができるため、好適である。 Next, as shown in FIG. 3, the first dielectric film 112 and the second dielectric film 122 are opposed to each other, and pressure and heat are applied in a vacuum or a reduced pressure atmosphere to thereby form the first dielectric layer 112 The second dielectric layer 122 is directly bonded, the dielectric film 132 is formed, and the bonding substrate 130 is formed. Adhesion is performed by pressure bonding under conditions where the pressure is 6 N / cm 2 or more and the temperature is 150 ° C. or more. In particular, if bonding is performed under conditions that reach 30 N / cm 2 and 350 ° C. or higher, it is preferable because bonding can be performed more reliably.

次に図4に示すように、接合基板130から出発基板100を化学的エッチングにより除去する。化学的エッチング液はAlGaInP系材料とエッチング選択性があるものが好ましく、一般にはアンモニア含有エッチャントで除去する。出発基板100除去後、選択エッチング層102を除去し、第一の面135(非除去部)を有する構造131を形成する。選択エッチング層102はAlGaInP系材料をエッチングする過酸化水素と酸との混合液にて除去する。   Next, as shown in FIG. 4, the starting substrate 100 is removed from the bonding substrate 130 by chemical etching. The chemical etchant preferably has an etching selectivity with respect to the AlGaInP-based material, and is generally removed with an ammonia-containing etchant. After removing the starting substrate 100, the selective etching layer 102 is removed to form a structure 131 having a first surface 135 (non-removed portion). The selective etching layer 102 is removed with a mixed solution of hydrogen peroxide and acid that etches the AlGaInP-based material.

出発基板100の除去前後に、可視透明基板120の接合面の反対の面をラップやエッチングによって荒らし、反射防止効果を持たせた構造を追加で設けても良い。   Before and after the removal of the starting substrate 100, a surface opposite to the bonding surface of the visible transparent substrate 120 may be roughened by lapping or etching to provide an additional antireflection effect.

次に、図5に示すように、構造131より第一の面135の一部を切り欠き、第二の面(除去部)136を形成する。   Next, as shown in FIG. 5, a part of the first surface 135 is cut away from the structure 131 to form a second surface (removal part) 136.

次に、図6に示すように切り欠かれた側面137を被覆するように、第三誘電体層180を形成し、開口部181を設ける。第三誘電体層180はSiOまたはSiNが好適である。第三誘電体層180の製膜方法は、ゾルゲル法、スパッタ法、CVD法いずれの方法も選択可能である。次に、開口部181を、第三誘電体層180を成膜後、フォトリソグラフィー法によりマスク部を形成し、露出部をBHFによるウェットエッチング法にて形成する。 Next, as shown in FIG. 6, the third dielectric layer 180 is formed so as to cover the cut-out side surface 137, and the opening 181 is provided. The third dielectric layer 180 is preferably SiO 2 or SiN x . As a method for forming the third dielectric layer 180, any of a sol-gel method, a sputtering method, and a CVD method can be selected. Next, the opening 181 is formed by depositing the third dielectric layer 180, forming a mask portion by photolithography, and forming an exposed portion by wet etching using BHF.

次に、図7に示すように第一の面(非除去部)135の一部に第一オーミック電極185、第二の面136の一部に第二オーミック電極186を形成する。   Next, as shown in FIG. 7, a first ohmic electrode 185 is formed on a part of the first surface (non-removed part) 135, and a second ohmic electrode 186 is formed on a part of the second surface 136.

次に、図8に示すようにフォトレジストにて、第一の面135全体と第二の面136の一部を被覆する被覆部190と開口部191を形成する。   Next, as shown in FIG. 8, a cover 190 and an opening 191 that cover the entire first surface 135 and a part of the second surface 136 are formed of a photoresist.

次に、図9に示すように、ドライエッチング法にて開口部191を除去し、窓層兼支持基板120の一部を露出させ、露出部192を形成する。AlGaInP層の除去は、ICP装置内で、Cl含有ガスとArの混合雰囲気にて行い、SiOもしくはSiNの誘電体層の除去はF含有ガスとArの混合雰囲気にて行うことができる。圧力雰囲気は0.5Pa、出力はプラズマ300Wである。Cl含有ガスを使用する層の除去とF含有ガスを使用する層の除去は、別々のチャンバーで行うことも可能である。 Next, as shown in FIG. 9, the opening 191 is removed by a dry etching method, and a part of the window layer / supporting substrate 120 is exposed to form an exposed portion 192. The removal of the AlGaInP layer can be performed in a mixed atmosphere of Cl 2 containing gas and Ar in the ICP apparatus, and the removal of the dielectric layer of SiO 2 or SiN x can be carried out in a mixed atmosphere of F containing gas and Ar. . The pressure atmosphere is 0.5 Pa, and the output is 300 W plasma. The removal of the layer using the Cl 2 containing gas and the removal of the layer using the F containing gas can also be performed in separate chambers.

次に、図10に示すように、被覆部190を除去する。被覆部190除去後、露出部192にレーザーを照射してスクライブ部193を形成する。そして、スクライブ前の発光素子1000を、スクライブ部193に沿ってブレーキング処理を行いダイス化して発光素子を製造する。   Next, as shown in FIG. 10, the covering portion 190 is removed. After removing the covering portion 190, the exposed portion 192 is irradiated with a laser to form a scribe portion 193. Then, the light emitting element 1000 before scribing is subjected to a braking process along the scribe part 193 to be diced to produce a light emitting element.

このような発光素子の製造方法であれば、反射防止層111の存在により、発光部108で放射された光が誘電体膜で反射されるのを抑制することができるため、光取り出し効率を向上させることが可能な発光素子を提供することができる。   With such a method of manufacturing a light emitting element, the presence of the antireflection layer 111 can suppress the light emitted from the light emitting unit 108 from being reflected by the dielectric film, thereby improving the light extraction efficiency. The light emitting element which can be made to provide can be provided.

[第二の実施形態の発光素子]
次に、本発明の第二の実施形態の発光素子を説明する。
[Light Emitting Element of Second Embodiment]
Next, the light emitting device of the second embodiment of the present invention will be described.

図20に本発明の第二の実施形態のスクライブ前の発光素子2000の概略図を示す。   FIG. 20 shows a schematic view of the light emitting device 2000 before scribing according to the second embodiment of the present invention.

図20に示すように、本発明の第二の実施形態の発光素子は、GaP、GaAsP、サファイア等からなる窓層兼支持基板220としての透明基板に、透明基板の表面上に厚さ0.05〜1.0μmの第二の誘電体膜222と、同じく厚さ0.05〜1.0μmの第一の誘電体膜212が形成されている。誘電体膜としてはSiOあるいはSiNとすることができる。 As shown in FIG. 20, the light emitting device of the second embodiment of the present invention is formed on a transparent substrate as a window layer / supporting substrate 220 made of GaP, GaAsP, sapphire, etc. A second dielectric film 222 having a thickness of 05 to 1.0 μm and a first dielectric film 212 having a thickness of 0.05 to 1.0 μm are formed. The dielectric film can be SiO 2 or SiN x .

第一の誘電体膜212の上には、光反射防止機能を有する反射防止層211を配置する。   An antireflection layer 211 having an antireflection function is disposed on the first dielectric film 212.

その上にはAlGa1−zAs(0≦z≦1)またはGaAs1−w(0≦w≦1)からなる厚さ0.5〜5.0μmの電流拡散層207、InGaPまたはAlInPからなる厚さ0.1〜1.0μmの中間組成層206、(AlGa1−xIn1−yP(0≦x≦1、0≦y≦1)あるいはAlGa1−zAs(0≦z≦1)からなる厚さ0.5〜1.0μmの第二導電型の第二半導体層205、厚さ0.1〜1.0μmの活性層204、厚さ0.5〜1.0μmの第一導電型の第一半導体層203とをこの順に含む発光部208が形成されている。 On top of this, a current diffusion layer 207 having a thickness of 0.5 to 5.0 μm made of Al z Ga 1-z As (0 ≦ z ≦ 1) or GaAs w P 1-w (0 ≦ w ≦ 1), InGaP Alternatively, an intermediate composition layer 206 made of AlInP and having a thickness of 0.1 to 1.0 μm, (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) or Al z Ga 1-z As (0 ≦ z ≦ 1), a second conductive type second semiconductor layer 205 having a thickness of 0.5 to 1.0 μm, an active layer 204 having a thickness of 0.1 to 1.0 μm, and a thickness A light emitting unit 208 including the first conductive type first semiconductor layer 203 of 0.5 to 1.0 μm in this order is formed.

活性層204は発光波長に応じて(AlGa1−xIn1−yP(0≦x≦1、0.4≦y≦0.6)またはAlGa1−zAs(0≦z≦0.45)で形成される。可視光照明に適用する場合、AlGaInPを選択するのが好適であり、赤外照明に適用する場合、AlGaAsあるいはInGaAsを選択するのが好適である。ただし、活性層204の設計に関しては、超格子等の利用により、材料組成に起因する好適な波長以外に取り出し波長を調整可能であるため、上記の材料に限られない。 The active layer 204 has (Al x Ga 1-x ) y In 1-y P (0 ≦ x ≦ 1, 0.4 ≦ y ≦ 0.6) or Al z Ga 1-z As (0 ≦ z ≦ 0.45). When it is applied to visible light illumination, it is preferable to select AlGaInP, and when it is applied to infrared illumination, it is preferable to select AlGaAs or InGaAs. However, the design of the active layer 204 is not limited to the above materials because the extraction wavelength can be adjusted in addition to a suitable wavelength due to the material composition by using a superlattice or the like.

第一半導体層203、第二半導体層205はAlGaInPもしくはAlGaAsが選択され、その選択は活性層204と必ずしも同一の材料系でなくともよい。   AlGaInP or AlGaAs is selected for the first semiconductor layer 203 and the second semiconductor layer 205, and the selection does not necessarily have to be the same material system as that of the active layer 204.

更に、この発光素子は、活性層204及び第一導電型の第一半導体層203が除去された除去部236と、除去部236以外の非除去部235とを有している。このとき、第二導電型の第二半導体層205及び中間組成層206も除去して、除去部とすることもできる。そして、非除去部235の第一半導体層203の表面上に設けられた第一オーミック電極285と、除去部236の表面上に設けられた第二オーミック電極286とを有している。   Further, the light emitting element has a removal portion 236 from which the active layer 204 and the first conductive type first semiconductor layer 203 are removed, and a non-removal portion 235 other than the removal portion 236. At this time, the second conductive type second semiconductor layer 205 and the intermediate composition layer 206 may also be removed to form a removed portion. And it has the 1st ohmic electrode 285 provided on the surface of the 1st semiconductor layer 203 of the non-removal part 235, and the 2nd ohmic electrode 286 provided on the surface of the removal part 236.

このような発光素子であれば、反射防止層211の存在により、発光部208で放射された光が誘電体膜で反射されるのを抑制することができるため、光取り出し効率を向上させることができる。   In such a light emitting element, the presence of the antireflection layer 211 can suppress the light emitted from the light emitting unit 208 from being reflected by the dielectric film, thereby improving the light extraction efficiency. it can.

第一の実施形態の発光素子と同様の理由から、反射防止層211は屈折率が窓層兼支持基板220の屈折率を下回り、誘電体膜の屈折率を上回る1.6以上2.9以下程度の材料を選択することが好ましい。より好適なのは2〜2.5の範囲である。反射防止層211は、具体的には、AlN、GaN、Ta、TiO、ZnS、ZnSe等である。また、反射防止層211は2層以上で構成しても同様の効果が得られる。 For the same reason as the light emitting device of the first embodiment, the antireflection layer 211 has a refractive index lower than the refractive index of the window layer / supporting substrate 220 and higher than the refractive index of the dielectric film, not less than 1.6 and not more than 2.9. It is preferable to select a material of a degree. More preferred is a range of 2 to 2.5. Specifically, the antireflection layer 211 is made of AlN, GaN, Ta 2 O 3 , TiO 2 , ZnS, ZnSe, or the like. The same effect can be obtained even if the antireflection layer 211 is composed of two or more layers.

このような誘電体膜及び反射防止層であれば、より確実に光取り出し効率を向上させることができる。   With such a dielectric film and antireflection layer, the light extraction efficiency can be improved more reliably.

この発光素子の第一の誘電体膜212及び第二の誘電体膜222は、接着剤を介して接合され、誘電体膜232を形成しており、接合不良による剥離の少ない接合を実現することができる。   The first dielectric film 212 and the second dielectric film 222 of this light-emitting element are bonded through an adhesive to form a dielectric film 232, thereby realizing bonding with less peeling due to poor bonding. Can do.

[第二の実施形態の発光素子の製造方法]
次に、第二の実施形態の発光素子の製造方法を図11〜図20を用いて説明する。
[Method for Manufacturing Light-Emitting Element of Second Embodiment]
Next, the manufacturing method of the light emitting element of 2nd embodiment is demonstrated using FIGS.

最初に図11に示すように結晶軸が[001]方向より[110]方向に傾斜した出発基板200を準備する。出発基板200としては、GaAsまたはGeを好適に用いることができる。出発基板200を上記材料から選択すれば、前記活性層204の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。   First, as shown in FIG. 11, a starting substrate 200 having a crystal axis inclined in the [110] direction from the [001] direction is prepared. As the starting substrate 200, GaAs or Ge can be preferably used. If the starting substrate 200 is selected from the above materials, the material of the active layer 204 can be epitaxially grown in a lattice-matched system, so that the quality of the active layer can be easily improved, and the luminance can be increased and the life characteristics can be improved.

次に、出発基板200上に例えばMOVPE法(有機金属気相成長法)やMBE(分子線エピタキシー法)、CBE(化学線エピタキシー法)により、例えば、(AlGa1−xIn1−yP(0≦x≦1、0≦y≦1)あるいはAlGa1−zAs(0≦z≦1)からなる厚さ0.5〜1.0μmの第一導電型の第一半導体層203、厚さ0.1〜1.0μmの活性層204、及び、厚さ0.5〜1.0μmの第二導電型の第二半導体層205をこの順序でエピタキシャル成長させる。その上に厚さ0.1〜1.0μmの中間組成層206、及び、厚さ0.5〜5.0μmの電流拡散層207をエピタキシャル成長させて、発光部208を含む積層構造を形成し、発光素子用ウェーハ210を作製する Next, for example, (Al x Ga 1-x ) y In 1 is formed on the starting substrate 200 by, for example, MOVPE (metal organic vapor phase epitaxy), MBE (molecular beam epitaxy), or CBE (chemical beam epitaxy). -Y P (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) or Al z Ga 1-z As (0 ≦ z ≦ 1) and the first conductivity type first having a thickness of 0.5 to 1.0 μm. The semiconductor layer 203, the active layer 204 having a thickness of 0.1 to 1.0 μm, and the second semiconductor layer 205 of the second conductivity type having a thickness of 0.5 to 1.0 μm are epitaxially grown in this order. An intermediate composition layer 206 having a thickness of 0.1 to 1.0 μm and a current diffusion layer 207 having a thickness of 0.5 to 5.0 μm are epitaxially grown thereon to form a stacked structure including the light emitting portion 208. A light emitting device wafer 210 is manufactured.

また、出発基板200と第一半導体層203の間には、基板除去用の選択エッチング層202が挿入される。   A selective etching layer 202 for removing the substrate is inserted between the starting substrate 200 and the first semiconductor layer 203.

電流拡散層207としては、AlGaAs、GaAsP、又は、GaPを好適に用いることができる。電流拡散層207をGaAs1−x(0≦x<1)で形成した場合、中間組成層206はInGaPあるいはAlInPで形成するのが好適である。GaAs1−x(x≠1)と、AlGaInP系材料またはAlGaAs系材料との間には格子不整が存在するため、GaAs1−x(x≠1)には高密度のひずみや貫通転位が入る。貫通転位密度は組成xにより調整可能である。 As the current diffusion layer 207, AlGaAs, GaAsP, or GaP can be suitably used. When the current spreading layer 207 is formed of GaAs x P 1-x (0 ≦ x <1), the intermediate composition layer 206 is preferably formed of InGaP or AlInP. Since there is a lattice mismatch between GaAs x P 1-x (x ≠ 1) and the AlGaInP-based material or AlGaAs-based material, GaAs x P 1-x (x ≠ 1) Threading dislocation enters. The threading dislocation density can be adjusted by the composition x.

次に電流拡散層207上に、光反射防止機能を有する反射防止層211を配置する。反射防止層211は屈折率がGaPの屈折率を下回り、誘電体膜の屈折率を上回る1.6以上2.9以下程度の材料を選択することが好ましい。より好適なのは2〜2.5の範囲である。具体的には、AlN、GaN、SiN、Ta、TiO、ZnS、ZnSe等である。また、反射防止層211は2層以上で構成しても同様の効果が得られる。 Next, an antireflection layer 211 having an antireflection function is disposed on the current diffusion layer 207. For the antireflection layer 211, it is preferable to select a material having a refractive index lower than that of GaP and higher than that of the dielectric film and having a value not lower than 1.6 and not higher than 2.9. More preferred is a range of 2 to 2.5. Specifically, AlN, GaN, SiN x , Ta 2 O 3 , TiO 2 , ZnS, ZnSe and the like. The same effect can be obtained even if the antireflection layer 211 is composed of two or more layers.

このような誘電体膜及び反射防止層とすれば、より確実に光取り出し効率を向上させることができる。   With such a dielectric film and antireflection layer, the light extraction efficiency can be improved more reliably.

次に反射防止層211上にSiOあるいはSiNxからなる第一の誘電体膜212を例えば厚さ0.4μmにて形成する。 Next, a first dielectric film 212 made of SiO 2 or SiNx is formed on the antireflection layer 211 with a thickness of 0.4 μm, for example.

次に、例えば、BCB接着剤をスピンコートにて塗布して第一接着層213を形成する。第一接着層213の厚さはBCB接着剤の粘度とスピンコート時回転数によって変わるが、例えば回転数5000rpmにて0.5μmの厚さとすることができる。   Next, for example, a first adhesive layer 213 is formed by applying a BCB adhesive by spin coating. The thickness of the first adhesive layer 213 varies depending on the viscosity of the BCB adhesive and the rotational speed at the time of spin coating. For example, the thickness can be 0.5 μm at a rotational speed of 5000 rpm.

次に、図12に示すように、GaP、サファイアあるいは石英などの窓層兼支持基板220上にSiOあるいはSiNからなる誘電体膜222を形成する。 Next, as shown in FIG. 12, a dielectric film 222 made of SiO 2 or SiN x is formed on the window layer / support substrate 220 such as GaP, sapphire, or quartz.

次に、例えば、BCB接着剤を塗布して第二接着層223を形成する。第二接着層223の厚さはBCB接着剤の粘度とスピンコート時回転数によって変わるが、例えば回転数5000rpmにて0.5μmの厚さとすることができる。接着材としてBCBを使用した場合を例示したが、エポキシ等の他の透明かつ常温で液状の部材で、第一接着層213及び第二接着層223を形成してもよい。   Next, for example, a BCB adhesive is applied to form the second adhesive layer 223. The thickness of the second adhesive layer 223 varies depending on the viscosity of the BCB adhesive and the rotational speed at the time of spin coating. For example, the thickness can be 0.5 μm at a rotational speed of 5000 rpm. Although the case where BCB is used as an adhesive is illustrated, the first adhesive layer 213 and the second adhesive layer 223 may be formed of other transparent and room temperature liquid members such as epoxy.

次に図13に示すように第一接着層213と第二接着層223を対向させ、かつ、真空もしくは減圧雰囲気下で圧力と熱を加えることで第一接着層213と第二接着層223を接着剤により接着させ、誘電体膜232を形成させ、接合基板230を作製する。圧力は6N/cm以上、温度は100℃以上の条件で圧着することで接着が行われる。特に30N/cm、300℃に達する条件で接合することが好適である。 Next, as shown in FIG. 13, the first adhesive layer 213 and the second adhesive layer 223 are opposed to each other, and pressure and heat are applied in a vacuum or a reduced pressure atmosphere so that the first adhesive layer 213 and the second adhesive layer 223 are Bonding is performed using an adhesive to form the dielectric film 232, and the bonding substrate 230 is manufactured. Adhesion is performed by pressure bonding under conditions where the pressure is 6 N / cm 2 or more and the temperature is 100 ° C. or more. In particular, it is preferable to perform bonding under conditions that reach 30 N / cm 2 and 300 ° C.

次に、図14に示すように接合基板230から出発基板200を化学的エッチングにより除去する。化学的エッチング液はAlGaInP系材料とエッチング選択性があるものが好ましく、一般にはアンモニア含有エッチャントで除去する。GaAs基板200除去後、選択エッチング層202を除去し、第一の面235(非除去部)を有する構造231を形成する。選択エッチング層202はAlGaInP系材料をエッチングする過酸化水素と酸との混合液にて除去する。   Next, as shown in FIG. 14, the starting substrate 200 is removed from the bonding substrate 230 by chemical etching. The chemical etchant preferably has an etching selectivity with respect to the AlGaInP-based material, and is generally removed with an ammonia-containing etchant. After removing the GaAs substrate 200, the selective etching layer 202 is removed to form a structure 231 having a first surface 235 (non-removed portion). The selective etching layer 202 is removed with a mixed solution of hydrogen peroxide and acid for etching the AlGaInP-based material.

出発基板200の除去前後に、可視透明基板220の接合面の反対の面をラップやエッチングによって荒らし、反射防止効果を持たせた構造を追加で設けても良い。   Before and after the starting substrate 200 is removed, an additional structure may be provided in which the surface opposite to the bonding surface of the visible transparent substrate 220 is roughened by lapping or etching to have an antireflection effect.

次に、図15に示すように、構造231より第一の面235の一部を切り欠き、第二の面(除去部)236を形成する。   Next, as shown in FIG. 15, a part of the first surface 235 is cut away from the structure 231 to form a second surface (removal part) 236.

次に、図16に示すように切り欠かれた側面237を被覆するように、第三誘電体層280を形成し、開口部281を設ける。第三誘電体層280はSiOまたはSiNが好適である。第三誘電体層280の製膜方法は、ゾルゲル法、スパッタ法、CVD法いずれの方法も選択可能である。次に、開口部281を第三誘電体層280を成膜後、フォトリソグラフィー法によりマスク部を形成し、露出部をBHFによるウェットエッチング法にて形成する。 Next, as shown in FIG. 16, the third dielectric layer 280 is formed so as to cover the cut-out side surface 237, and the opening 281 is provided. The third dielectric layer 280 is preferably SiO 2 or SiN x . As a method for forming the third dielectric layer 280, any of a sol-gel method, a sputtering method, and a CVD method can be selected. Next, after forming the third dielectric layer 280 in the opening 281, a mask portion is formed by photolithography, and an exposed portion is formed by wet etching using BHF.

次に、図17に示すように第一の面235の一部に第一オーミック電極285、第二の面236の一部に第二オーミック電極286を形成する。   Next, as shown in FIG. 17, a first ohmic electrode 285 is formed on a part of the first surface 235, and a second ohmic electrode 286 is formed on a part of the second surface 236.

次に、図18に示すようにフォトレジストにて、第一の面235全体と第二の面236の一部を被覆する被覆部290と開口部291を形成する。   Next, as shown in FIG. 18, a covering portion 290 and an opening 291 that cover the entire first surface 235 and a part of the second surface 236 are formed of a photoresist.

次に、図19に示すように、ドライエッチング法にて開口部291を除去し、窓層兼支持基板220の一部292を露出させる。AlGaInP層の除去は、ICP装置内で、Cl含有ガスとArの混合雰囲気にて行い、SiOもしくはSiNxの誘電体層とBCB層の除去はF含有ガスとArの混合雰囲気にて行うことができる。圧力雰囲気は0.5Pa、出力はプラズマ300Wである。Cl含有ガスを使用する層の除去とF含有ガスを使用する層の除去は、別々のチャンバーで行うことも可能である。 Next, as shown in FIG. 19, the opening 291 is removed by a dry etching method to expose a part 292 of the window layer / supporting substrate 220. The removal of the AlGaInP layer is performed in a mixed atmosphere of Cl 2 containing gas and Ar in the ICP apparatus, and the removal of the SiO 2 or SiNx dielectric layer and the BCB layer is carried out in a mixed atmosphere of F containing gas and Ar. Can do. The pressure atmosphere is 0.5 Pa, and the output is 300 W plasma. The removal of the layer using the Cl 2 containing gas and the removal of the layer using the F containing gas can also be performed in separate chambers.

次に、図20に示すように、被覆部290を除去する。被覆部290除去後、露出部292にレーザーを照射してスクライブ部293を形成する。そして、スクライブ前の発光素子2000を、スクライブ部293に沿ってブレーキング処理を行いダイス化して発光素子を製造する。   Next, as shown in FIG. 20, the covering portion 290 is removed. After removing the covering portion 290, the exposed portion 292 is irradiated with a laser to form a scribe portion 293. Then, the light emitting element 2000 before scribing is subjected to a braking process along the scribe part 293 to be diced to manufacture a light emitting element.

このような発光素子の製造方法であれば、反射防止層211の存在により、発光部208で放射された光が誘電体膜で反射されるのを抑制することができるため、光取り出し効率を向上させることが可能な発光素子を提供することができる。   With such a method for manufacturing a light emitting element, the presence of the antireflection layer 211 can suppress the light emitted from the light emitting unit 208 from being reflected by the dielectric film, thereby improving the light extraction efficiency. The light emitting element which can be made to provide can be provided.

以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated concretely using an Example and a comparative example, this invention is not limited to these.

[実施例1]
図10に示すようなスクライブ前の発光素子をスクライブして、発光素子を10000個製造した。具体的には、GaPからなる窓層兼支持基板上に、SiOからなる厚さ0.5μmの第二の誘電体膜、同じくSiOからなる厚さ0.5μmの第一の誘電体膜、その上にTiO(屈折率2.493)からなる反射防止層が形成され、更に、AlGaAsからなる厚さ1.0μmの電流拡散層、AlInPからなる厚さ0.5μmの中間組成層、AlGaInPからなる厚さ1.0μmのp型の第二半導体層、厚さ0.5μmの活性層、厚さ1.0μmのn型の第一半導体層とをこの順に含む発光部が形成されている。更に、活性層、及び、第一導電型の第一半導体層が除去された除去部と、除去部以外の非除去部とを有している。そして、非除去部の第一半導体層の表面上にAuGeNiからなる厚さ500nmの第一オーミック電極と、除去部の第二半導体層の表面上にAuBeからなる厚さ500nmの第二オーミック電極とを有している。また、第一の誘電体膜と第二の誘電体膜は30N/cm、350℃の条件で接着剤を介することなく直接接合した(実施例1−1)。
[Example 1]
The light emitting element before scribing as shown in FIG. 10 was scribed to produce 10,000 light emitting elements. More specifically, the window layer and the supporting substrate made of GaP, the second thickness 0.5μm composed of SiO 2 dielectric film, likewise the first dielectric film having a thickness of 0.5μm made of SiO 2 An antireflection layer made of TiO 2 (refractive index: 2.493) is formed thereon, a current diffusion layer made of AlGaAs with a thickness of 1.0 μm, an intermediate composition layer made of AlInP with a thickness of 0.5 μm, A light emitting unit is formed which includes a 1.0 μm thick p-type second semiconductor layer made of AlGaInP, a 0.5 μm thick active layer, and a 1.0 μm thick n type first semiconductor layer in this order. Yes. Furthermore, it has the removal part from which the active layer and the 1st conductivity type 1st semiconductor layer were removed, and the non-removal part other than a removal part. A first ohmic electrode having a thickness of 500 nm made of AuGeNi on the surface of the first semiconductor layer in the non-removed portion; and a second ohmic electrode having a thickness of 500 nm made of AuBe on the surface of the second semiconductor layer in the removed portion; have. Further, the first dielectric film and the second dielectric film were directly bonded without using an adhesive under the conditions of 30 N / cm 2 and 350 ° C. (Example 1-1).

また、反射防止層をTiOではなく下記に示す材料を用いて製造した以外、実施例1−1と同様に発光素子を製造した(実施例1−2〜1−6)。反射防止層の材料として、AlN(屈折率2.164)を用いた(実施例1−2)。反射防止層の材料として、Ta(屈折率2.165)を用いた(実施例1−3)。反射防止層の材料として、ZnS(屈折率2.355)を用いた(実施例1−4)。反射防止層の材料として、GaN(屈折率2.38)を用いた(実施例1−5)。反射防止層の材料として、ZnSe(屈折率2.599)を用いた(実施例1−6)。 Moreover, the light emitting element was manufactured similarly to Example 1-1 except that the antireflection layer was manufactured using the material shown below instead of TiO 2 (Examples 1-2 to 1-6). As the material for the antireflection layer, AlN (refractive index: 2.164) was used (Example 1-2). As a material for the antireflection layer, Ta 2 O 3 (refractive index: 2.165) was used (Example 1-3). As a material for the antireflection layer, ZnS (refractive index: 2.355) was used (Example 1-4). As a material for the antireflection layer, GaN (refractive index: 2.38) was used (Example 1-5). As a material for the antireflection layer, ZnSe (refractive index: 2.599) was used (Example 1-6).

[実施例2]
図20に示すようなスクライブ前の発光素子をスクライブして、発光素子を10000個製造した。具体的には、GaPからなる窓層兼支持基板上に、SiOからなる厚さ0.5μmの第二の誘電体膜、同じくSiOからなる厚さ0.5μmの第一の誘電体膜、その上にTiOからなる反射防止層が形成され、更に、AlGaAsからなる厚さ1.0μmの電流拡散層、AlInPからなる厚さ0.5μmの中間組成層、AlGaInPからなる厚さ1.0μmのp型の第二半導体層、厚さ0.5μmの活性層、厚さ1.0μmのn型の第一半導体層とをこの順に含む発光部が形成されており、更に、活性層、及び、第一導電型の第一半導体層が除去された除去部と、除去部以外の非除去部とを有している。そして、非除去部の第一半導体層の表面上にAuGeNiからなる厚さ500nmの第一オーミック電極と、除去部の第二半導体層の表面上にAuBeからなる厚さ500nmの第二オーミック電極とを有している。また、第一のSiO膜と第二のSiO膜はBCB接着層を介して30N/cm、350℃の条件で接合した。
[Example 2]
The light emitting elements before scribing as shown in FIG. 20 were scribed to produce 10,000 light emitting elements. More specifically, the window layer and the supporting substrate made of GaP, the second thickness 0.5μm composed of SiO 2 dielectric film, likewise the first dielectric film having a thickness of 0.5μm made of SiO 2 An antireflection layer made of TiO 2 is formed thereon, a current diffusion layer made of AlGaAs having a thickness of 1.0 μm, an intermediate composition layer made of AlInP having a thickness of 0.5 μm, and a thickness made of AlGaInP. A light emitting portion including a 0 μm p-type second semiconductor layer, a 0.5 μm thick active layer, and a 1.0 μm thick n type first semiconductor layer in this order is formed. And it has the removal part from which the 1st semiconductor layer of the 1st conductivity type was removed, and the non-removal part other than a removal part. A first ohmic electrode having a thickness of 500 nm made of AuGeNi on the surface of the first semiconductor layer of the non-removed portion; and a second ohmic electrode having a thickness of 500 nm made of AuBe on the surface of the second semiconductor layer of the removed portion. have. Further, the first SiO 2 film and the second SiO 2 film were bonded under the conditions of 30 N / cm 2 and 350 ° C. via the BCB adhesive layer.

[比較例]
反射防止層を形成しないことを除き、実施例1−1と同様に発光素子を10000個製造した。
[Comparative example]
10,000 light-emitting elements were produced in the same manner as in Example 1-1 except that the antireflection layer was not formed.

実施例1の反射防止層の材質を変えたもの(実施例1−1〜1−6)及び比較例についての発光の積分出力の改善率を図21に示す。また、実施例1−1、実施例2、及び、比較例の発光の積分出力の改善率を図22に示す。反射防止層がない場合(比較例)の積分出力を100%としたときの各実施例の積分出力を改善率とした。   FIG. 21 shows the improvement rate of the integrated output of light emission for the comparative example with the antireflection layer material of Example 1 changed (Examples 1-1 to 1-6) and the comparative example. Moreover, the improvement rate of the integrated output of light emission of Example 1-1, Example 2, and a comparative example is shown in FIG. The integrated output of each example when the integrated output when there was no antireflection layer (comparative example) was 100% was taken as the improvement rate.

このように反射防止層を有する場合は、反射防止層がない場合(比較例)に比べて積分出力が大きく改善することが判った。従って、本発明の発光素子は、発光部で放射された光が誘電体膜で反射されるのを抑制することができるため、光取り出し効率を向上させることができた。   Thus, it was found that the integrated output is greatly improved when the antireflection layer is provided as compared with the case where the antireflection layer is not provided (comparative example). Therefore, the light-emitting element of the present invention can improve the light extraction efficiency because the light emitted from the light-emitting portion can be prevented from being reflected by the dielectric film.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

100、200…出発基板、 102、202…選択エッチング層、
103、203…第一半導体層、 104、204…活性層、
105、205…第二半導体層、 106、206…中間組成層、
107、207…電流拡散層、 108、208…発光部、
110、210…発光素子用ウェーハ、
111、211…反射防止層(AR層)、 112、212…第一の誘電体膜、
120、220…窓層兼支持基板(透明基板)、
122、222…第二の誘電体膜、 132、232…誘電体膜
120、220…窓層兼支持基板、
130、230…接合基板、 131、231…構造、
135、235…非除去部(第一の面)、 136、236…除去部(第二の面)、
137、237…側面、 180、280…第三誘電体層、
181、191、281、291…開口部、
185、285…第一オーミック電極、 186、286…第二オーミック電極、
190、290…被覆部、 192、292…露出部、
193、293…スクライブ部、 213…第一接着層、 223…第二接着層、
1000、2000…スクライブ前の発光素子。
100, 200 ... starting substrate, 102, 202 ... selective etching layer,
103, 203 ... first semiconductor layer, 104, 204 ... active layer,
105, 205 ... second semiconductor layer, 106, 206 ... intermediate composition layer,
107, 207 ... current spreading layer, 108, 208 ... light emitting part,
110, 210 ... Wafer for light emitting element,
111, 211 ... antireflection layer (AR layer), 112, 212 ... first dielectric film,
120, 220 ... window layer and supporting substrate (transparent substrate),
122, 222 ... second dielectric film, 132, 232 ... dielectric film 120, 220 ... window layer and supporting substrate,
130, 230 ... bonded substrate, 131, 231 ... structure,
135, 235 ... non-removal part (first surface), 136, 236 ... removal part (second surface),
137, 237 ... side surface, 180, 280 ... third dielectric layer,
181, 191, 281, 291 ... opening,
185, 285 ... first ohmic electrode, 186, 286 ... second ohmic electrode,
190, 290 ... covering portion, 192, 292 ... exposed portion,
193, 293 ... scribe part, 213 ... first adhesive layer, 223 ... second adhesive layer,
1000, 2000: Light emitting element before scribing.

Claims (8)

窓層兼支持基板と、前記窓層兼支持基板上に設けられた第二導電型の第二半導体層、活性層、及び、第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子であって、
前記発光素子は、少なくとも前記第一半導体層と前記活性層が除去された除去部と、前記除去部以外の非除去部とを有し、さらに、前記非除去部に設けられた第一オーミック電極と、前記除去部に設けられた第二オーミック電極とを有し、
前記窓層兼支持基板と前記発光部とが誘電体膜を介して接合されたものであり、
前記発光部と前記誘電体膜との間に反射防止層を有するものであることを特徴とする発光素子。
A light emitting section including a window layer / support substrate, a second conductivity type second semiconductor layer, an active layer, and a first conductivity type first semiconductor layer provided on the window layer / support substrate in this order; A light emitting device comprising:
The light emitting device has a removed portion from which at least the first semiconductor layer and the active layer have been removed, and a non-removed portion other than the removed portion, and a first ohmic electrode provided in the non-removed portion And a second ohmic electrode provided in the removal portion,
The window layer / support substrate and the light emitting part are bonded via a dielectric film,
A light emitting device comprising an antireflection layer between the light emitting portion and the dielectric film.
前記誘電体膜がSiO層であり、前記反射防止層が、1.6以上2.9以下の屈折率を有するものであることを特徴とする請求項1に記載の発光素子。 The light emitting device according to claim 1, wherein the dielectric film is a SiO 2 layer, and the antireflection layer has a refractive index of 1.6 or more and 2.9 or less. 前記誘電体膜が、前記発光部側に設けられた第一の誘電体膜と、前記窓層兼支持基板側に設けられた第二の誘電体膜とからなり、前記第一の誘電体膜及び第二の誘電体膜が直接接合されたものであることを特徴とする請求項1又は請求項2に記載の発光素子。   The dielectric film comprises a first dielectric film provided on the light emitting part side and a second dielectric film provided on the window layer / supporting substrate side, and the first dielectric film The light emitting device according to claim 1, wherein the second dielectric film and the second dielectric film are directly bonded. 前記誘電体膜が、前記発光部側に設けられた第一の誘電体膜と、前記窓層兼支持基板側に設けられた第二の誘電体膜とからなり、前記第一の誘電体膜及び第二の誘電体膜が接着剤を介して接合されたものであることを特徴とする請求項1又は請求項2に記載の発光素子。   The dielectric film comprises a first dielectric film provided on the light emitting part side and a second dielectric film provided on the window layer / supporting substrate side, and the first dielectric film The light emitting device according to claim 1, wherein the second dielectric film is bonded via an adhesive. 発光素子を製造する方法であって、
出発基板を準備する工程と、
前記出発基板上に、エピタキシャル成長により、第一導電型の第一半導体層、活性層、及び、第二導電型の第二半導体層が順次積層された発光部を含む積層構造を形成し、発光素子用ウェーハを作製する工程と、
該発光素子用ウェーハ上に、第一の誘電体膜を形成する工程と、
窓層兼支持基板を準備する工程と、
前記窓層兼支持基板上に、第二の誘電体膜を形成する工程と、
前記発光素子用ウェーハと前記窓層兼支持基板とを、第一の誘電体膜及び第二の誘電体膜を介して接合させ、接合基板を作製する工程と、
前記接合基板において、前記出発基板を除去して、前記第一半導体層を露出させる工程と、
前記接合基板の一部の領域において、少なくとも前記第一半導体層及び前記活性層を除去した除去部と該除去部以外の非除去部とを形成する工程と、
前記非除去部の表面に第一オーミック電極を、前記除去部の表面に第二オーミック電極を形成する工程と、
レーザー光によるスクライブ・ブレーキング法を用いて前記接合基板から発光素子をダイス状に分離する工程と、
を含み、かつ、前記第一の誘電体膜を形成する工程よりも前に、前記発光素子用ウェーハの発光部の上に反射防止層を形成することを特徴とする発光素子の製造方法。
A method of manufacturing a light emitting device,
Preparing a starting substrate;
A stacked structure including a light emitting portion in which a first conductive type first semiconductor layer, an active layer, and a second conductive type second semiconductor layer are sequentially stacked is formed on the starting substrate by epitaxial growth. Producing a wafer for use,
Forming a first dielectric film on the light emitting device wafer; and
Preparing a window layer and supporting substrate;
Forming a second dielectric film on the window layer and supporting substrate;
Bonding the light emitting element wafer and the window layer / support substrate via a first dielectric film and a second dielectric film, and producing a bonded substrate;
Removing the starting substrate and exposing the first semiconductor layer in the bonding substrate;
Forming a removed portion from which at least the first semiconductor layer and the active layer are removed and a non-removed portion other than the removed portion in a partial region of the bonding substrate;
Forming a first ohmic electrode on the surface of the non-removable part and forming a second ohmic electrode on the surface of the removed part;
A step of separating the light emitting element from the bonding substrate into a dice using a scribing and breaking method by laser light;
And an antireflection layer is formed on the light emitting portion of the light emitting element wafer before the step of forming the first dielectric film.
前記第一の誘電体膜及び前記第二の誘電体膜をSiO層とし、前記反射防止層の屈折率を1.6以上2.9以下とすることを特徴とする請求項5に記載の発光素子の製造方法。 6. The first dielectric film and the second dielectric film are SiO 2 layers, and the refractive index of the antireflection layer is 1.6 or more and 2.9 or less. Manufacturing method of light emitting element. 前記接合基板を作製する工程において、前記窓層兼支持基板と前記発光素子用ウェーハとを、前記第一の誘電体膜及び前記第二の誘電体膜を直接接合させることを特徴とする請求項5又は請求項6に記載の発光素子の製造方法。   The step of producing the bonding substrate is characterized in that the first dielectric film and the second dielectric film are directly bonded to the window layer / supporting substrate and the light emitting element wafer. The manufacturing method of the light emitting element of Claim 5 or Claim 6. 前記接合基板を作製する工程において、前記窓層兼支持基板と前記発光素子用ウェーハとを、前記第一の誘電体膜及び前記第二の誘電体膜を接着剤により接合させることを特徴とする請求項5又は請求項6に記載の発光素子の製造方法。   In the step of manufacturing the bonding substrate, the window layer / supporting substrate and the light emitting element wafer are bonded to each other with the first dielectric film and the second dielectric film. The manufacturing method of the light emitting element of Claim 5 or Claim 6.
JP2018110648A 2018-06-08 2018-06-08 Light emitting element and manufacturing method thereof Pending JP2019212875A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018110648A JP2019212875A (en) 2018-06-08 2018-06-08 Light emitting element and manufacturing method thereof
TW108117956A TWI804627B (en) 2018-06-08 2019-05-24 Light-emitting element and method for manufacturing light-emitting element
CN201910479333.XA CN110581201A (en) 2018-06-08 2019-06-04 Light emitting module and method for manufacturing light emitting module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018110648A JP2019212875A (en) 2018-06-08 2018-06-08 Light emitting element and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2019212875A true JP2019212875A (en) 2019-12-12

Family

ID=68810406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018110648A Pending JP2019212875A (en) 2018-06-08 2018-06-08 Light emitting element and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JP2019212875A (en)
CN (1) CN110581201A (en)
TW (1) TWI804627B (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210916A (en) * 2005-01-25 2006-08-10 Shogen Koden Kofun Yugenkoshi Light emitting device
JP2007505771A (en) * 2003-10-30 2007-03-15 エス オー イ テク シリコン オン インシュレータ テクノロジース Refractive index matched substrate
JP2010062201A (en) * 2008-09-01 2010-03-18 Sony Corp Semiconductor light emitting element and method of manufacturing the same
JP2014525674A (en) * 2011-08-26 2014-09-29 コーニンクレッカ フィリップス エヌ ヴェ Semiconductor structure processing method
US20150214443A1 (en) * 2014-01-28 2015-07-30 Phoenix Interface Technologies Llc Phosphor coating method for producing wavelength converting light-emitting devices
JP2016225586A (en) * 2015-05-29 2016-12-28 久元電子股▲ふん▼有限公司 Dicing process of wafer
JP2017126720A (en) * 2016-01-15 2017-07-20 信越半導体株式会社 Light emitting element and manufacturing method of the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965242B1 (en) * 2008-02-05 2010-06-22 서울옵토디바이스주식회사 Light emitting diode with a plurality of insulator layers and fabrication method of the same
US10686091B2 (en) * 2016-02-12 2020-06-16 Lg Innotek Co., Ltd. Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007505771A (en) * 2003-10-30 2007-03-15 エス オー イ テク シリコン オン インシュレータ テクノロジース Refractive index matched substrate
JP2006210916A (en) * 2005-01-25 2006-08-10 Shogen Koden Kofun Yugenkoshi Light emitting device
JP2010062201A (en) * 2008-09-01 2010-03-18 Sony Corp Semiconductor light emitting element and method of manufacturing the same
JP2014525674A (en) * 2011-08-26 2014-09-29 コーニンクレッカ フィリップス エヌ ヴェ Semiconductor structure processing method
US20150214443A1 (en) * 2014-01-28 2015-07-30 Phoenix Interface Technologies Llc Phosphor coating method for producing wavelength converting light-emitting devices
JP2016225586A (en) * 2015-05-29 2016-12-28 久元電子股▲ふん▼有限公司 Dicing process of wafer
JP2017126720A (en) * 2016-01-15 2017-07-20 信越半導体株式会社 Light emitting element and manufacturing method of the same

Also Published As

Publication number Publication date
TWI804627B (en) 2023-06-11
TW202002322A (en) 2020-01-01
CN110581201A (en) 2019-12-17

Similar Documents

Publication Publication Date Title
JP3520270B2 (en) Light emitting diode and method of manufacturing the same
JP3230638B2 (en) Light emitting diode manufacturing method
US8039864B2 (en) Semiconductor light emitting device and fabrication method for the same
JP6452651B2 (en) Semiconductor optical device manufacturing method and semiconductor optical device
JP2002158373A (en) Light emitting diode and method of manufacturing the same
JP5150218B2 (en) Manufacturing method of ZnO-based semiconductor light emitting device
US20100123161A1 (en) Light emitting diode, production method thereof and lamp
JP2010080817A (en) Light-emitting element
JP2010114337A (en) Light-emitting device
JP7432024B2 (en) infrared light emitting diode
JP2010098068A (en) Light emitting diode, manufacturing method thereof, and lamp
JP6068165B2 (en) Semiconductor optical device and method of manufacturing semiconductor optical device
JP2007335731A (en) Light emitting diode mounting board, light emitting diode backlight, light emitting diode illuminator, light emitting diode display, and electronic device
JP2009141093A (en) Light emitting element and method of manufacturing the same
WO2016079929A1 (en) Light emitting element and method for producing light emitting element
JP2010092965A (en) Light emitting device and process of fabricating the same
WO2017122255A1 (en) Light-emitting element and manufacturing method therefor
WO2018070120A1 (en) Light-emitting element and method for manufacturing light-emitting element
JP6631425B2 (en) Light emitting device and method for manufacturing light emitting device
JP2019212875A (en) Light emitting element and manufacturing method thereof
JP4451683B2 (en) Semiconductor light emitting device, manufacturing method thereof, and light emitting diode
KR100564303B1 (en) Light emitting diode and fabrication method thereof
JP4594708B2 (en) LIGHT EMITTING DIODE AND ITS MANUFACTURING METHOD, LIGHT EMITTING DIODE LAMP
CN110581207A (en) Light emitting assembly and method of manufacturing the same
JP2019071473A (en) Light emitting element

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220510