JP2019203855A - 半導体装置の試験方法 - Google Patents

半導体装置の試験方法 Download PDF

Info

Publication number
JP2019203855A
JP2019203855A JP2018100805A JP2018100805A JP2019203855A JP 2019203855 A JP2019203855 A JP 2019203855A JP 2018100805 A JP2018100805 A JP 2018100805A JP 2018100805 A JP2018100805 A JP 2018100805A JP 2019203855 A JP2019203855 A JP 2019203855A
Authority
JP
Japan
Prior art keywords
resistor
semiconductor device
voltage
test
leakage current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018100805A
Other languages
English (en)
Other versions
JP6996420B2 (ja
Inventor
聡一 北島
Soichi Kitajima
聡一 北島
真介 籾井
Shinsuke Momii
真介 籾井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018100805A priority Critical patent/JP6996420B2/ja
Publication of JP2019203855A publication Critical patent/JP2019203855A/ja
Application granted granted Critical
Publication of JP6996420B2 publication Critical patent/JP6996420B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】本発明は、半導体装置の試験方法に関し、精度を向上できる半導体装置の試験方法を得ることを目的とする。【解決手段】 本発明に係る半導体装置の試験方法は、第1抵抗と半導体装置とを直列に接続する工程と、該第1抵抗と該半導体装置が形成する直列回路の両端に電圧を印加した状態で、該半導体装置のリーク電流が該第1抵抗を流れることで該第1抵抗の両端に発生する電圧をモニタする工程と、試験時間の経過に伴い該第1抵抗の両端の電圧が増加して閾値を超えると、該第1抵抗を該第1抵抗よりも抵抗値が小さい第2抵抗に交換する工程と、該第2抵抗と該半導体装置が形成する直列回路の両端に電圧を印加した状態で、該第2抵抗の両端に発生する電圧をモニタする工程と、を備える。【選択図】図1

Description

本発明は、半導体装置の試験方法に関する。
特許文献1には、半導体素子の信頼性を確認するための寿命試験として、被試験素子を高温環境下におき、被試験素子を非導通状態で電圧を印加して劣化を加速する高温逆バイアス試験方法が開示されている。特許文献1では、被試験素子に試験電圧を供給する電源部のプラス側出力線と、被試験素子の電圧印加端子間に、保護抵抗が接続される。保護抵抗の両端電圧を測定することで、被試験素子のリーク電流が求められる。
特開2001−91571号公報
特許文献1の試験方法では、リーク電流が増加するほど被試験素子に印加される電圧が下がる。また、抵抗損失が高い抵抗を使用する場合、抵抗の外形が大きくなり、試験装置が大型化するおそれがある。
本発明は、上述の課題を解決するためになされたもので、精度を向上できる半導体装置の試験方法を得ることを目的とする。
本発明に係る半導体装置の試験方法は、第1抵抗と半導体装置とを直列に接続する工程と、該第1抵抗と該半導体装置が形成する直列回路の両端に電圧を印加した状態で、該半導体装置のリーク電流が該第1抵抗を流れることで該第1抵抗の両端に発生する電圧をモニタする工程と、試験時間の経過に伴い該第1抵抗の両端の電圧が増加して閾値を超えると、該第1抵抗を該第1抵抗よりも抵抗値が小さい第2抵抗に交換する工程と、該第2抵抗と該半導体装置が形成する直列回路の両端に電圧を印加した状態で、該第2抵抗の両端に発生する電圧をモニタする工程と、を備える。
本発明に係る半導体装置の試験方法では、リーク電流の増加に伴いリーク電流の測定用の第1抵抗を抵抗値の小さい第2抵抗に交換する。これにより、半導体装置に印加される電圧の低下を抑制でき、試験の精度を向上できる。
実施の形態1に係る半導体装置の試験装置を説明する図である。 リーク電流の時間変化の一例を示す図である。 実施の形態1の変形例に係る試験装置を説明する図である。 実施の形態1の変形例に係る切替え部を説明する図である。
本発明の実施の形態に係る半導体装置の試験方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、実施の形態1に係る半導体装置の試験装置100を説明する図である。試験装置100は、パワーモジュールの高温高湿バイアス試験に使用される治具である。高温高湿バイアス試験は、高温高湿下でパワーモジュール内の被試験素子である半導体装置10に電圧を印加し、リーク電流の変化を観察する試験である。
被試験素子である半導体装置10は、例えばIGBT(Insulated Gate Bipolar Transistor)等のパワーデバイスである。半導体装置10のコレクタとエミッタとの間にはダイオードが接続されている。ダイオードは、FWD(Free Wheeling Diode)である。ダイオードは、複数の半導体装置10でインバータなどのパワーモジュールを形成した場合に、半導体装置10がオフした際の負過電流を電源側へ還流させる。
図1では、半導体装置10が1つのみ示されているが、複数の半導体装置10がパワーモジュールを形成した状態で試験が行われても良い。
試験装置100は、試験槽18を備える。試験槽18は高温高湿槽である。試験槽18の内部は、予め定められた温度または湿度に維持される。試験槽18には半導体装置10が収納される。試験槽18は環境試験装置とも呼ばれる。
電源16は、半導体装置10の主電極端子間に電圧を印加する。電源16の正極は、半導体装置10のコレクタと接続される。半導体装置10のエミッタは、ツェナーダイオード12のカソードと接続される。ツェナーダイオード12のアノードは、第1抵抗14の一端と接続される。第1抵抗14の他端は、電源16の負極と接続される。試験装置100では、半導体装置10と第1抵抗14は直列回路を形成する。電源16は、半導体装置10と第1抵抗14とが形成する直列回路の両端に電圧を印加する。
ツェナーダイオード12は、第1抵抗14と直列に接続される。試験中に半導体装置10が劣化し特性が変動することで、サージ電圧が発生する可能性がある。ツェナーダイオード12は、サージ電圧による第1抵抗14の破壊を防ぐための保護素子である。
また、第1抵抗14の両端には記録装置20が接続される。記録装置20は第1抵抗14の両端に印加される電圧を測定する。第1抵抗14の両端に印加される電圧を第1抵抗14の抵抗値で除した値が、半導体装置10のリーク電流となる。このように、記録装置20によりリーク電流をモニタできる。
第1抵抗14、ツェナーダイオード12および記録装置20は、試験槽18の外側に設けられる。このため、後述する第1抵抗14の交換および記録装置20の測定結果のモニタが容易にできる。
次に、試験装置100による半導体装置10の試験方法について説明する。まず、半導体装置10を試験槽18に収納する。ここで、半導体装置10のゲートとエミッタは短絡されている。次に、第1抵抗14と半導体装置10とを直列に接続する。次に、試験槽18の温度または湿度を予め定められた値に維持する。また、第1抵抗14と半導体装置10が形成する直列回路の両端に、電源16から電圧を印加する。この状態で、記録装置20により、第1抵抗14の両端に発生する電圧をモニタする。
このとき、半導体装置10はオフ状態である。このため、第1抵抗14の両端に発生する電圧は、半導体装置10のリーク電流が第1抵抗14を流れることで発生する。図2は、リーク電流の時間変化の一例を示す図である。試験時間の経過に伴い、半導体装置10のリーク電流は増加する。このため、試験時間の経過に伴い第1抵抗14の両端の電圧が増加する。
次に、第1抵抗14の両端の電圧が閾値を超えると、第1抵抗14を第1抵抗14よりも抵抗値が小さい第2抵抗に交換する。次に、第2抵抗と半導体装置10が形成する直列回路の両端に電源16から電圧を印加した状態で、第2抵抗の両端に発生する電圧をモニタする。
ここで、試験開始時の第1抵抗14の抵抗値は半導体装置10の抵抗値と比較して十分小さい。このため、半導体装置10に印加される電圧に対して、第1抵抗14による電圧降下の影響は少ない。試験時間の経過に伴い、半導体装置10は劣化する。これによりリーク電流が増加する。従って、第1抵抗14に印加される電圧が増加し、抵抗損失も増加する。第1抵抗14による電圧降下が大きくなると、半導体装置10に印加される電圧が低下する。このとき、試験条件が変化するため、試験を正確に実施できない可能性がある。また、抵抗損失が増加すると、第1抵抗14が破損する可能性がある。
これに対し本実施の形態では、リーク電流が増加すると、第1抵抗14を抵抗値が小さい第2抵抗に交換する。これにより、電圧降下を抑制でき、試験の精度を向上できる。また、抵抗損失を抑制でき、第1抵抗14の破損を防止できる。また、抵抗損失を抑制することで、定格電力の大きい抵抗を使用する必要がなくなる。従って、省スペースでリークモニタができる。
例えば、第1抵抗の抵抗値が10KΩであるとする。また、電源16の電圧を960Vとする。この状態において、半導体装置10のリーク電流が0.001Aである場合、第1抵抗14への印加電圧は10Vとなり、半導体装置10への印加電圧は950Vとなる。
ここで、リーク電流が0.01Aに増加したとする。このとき、第1抵抗14への印加電圧は100Vになり、半導体装置10への印加電圧は860Vとなる。このように、リーク電流の増加により半導体装置10の印加電圧が低くなる。
次に、第1抵抗14を、抵抗値が1KΩである第2抵抗に交換したとする。リーク電流が0.01Aの場合、第2抵抗の電圧は10Vになり、半導体装置10の印加電圧は950Vとなる。従って、半導体装置10の印加電圧を、試験開始時と同じ値にすることができる。このように、第2抵抗の抵抗値は、試験開始時の第1抵抗14への印加電圧と、第2抵抗への交換時の第2抵抗への印加電圧が同等となるように決定されても良い。
ここで、第1抵抗14を交換する閾値は、例えば、第1抵抗14で消費される電力が第1抵抗14の定格電力を超えないように設定される。これにより、第1抵抗14の破損を確実に防止できる。また、閾値は、半導体装置10に印加される電圧が予め定められた電圧よりも大きくなるように設定されても良い。これにより、半導体装置10に印加される電圧が低くなりすぎることを防止でき、試験の精度を向上できる。
また、試験開始時から第1抵抗14として抵抗値の小さいものを用いる場合、試験開始時にはリーク電流が小さいことから、第1抵抗14への印加電圧が小さくなる。このため、リーク電流の測定精度が低くなる可能性がある。本実施の形態では、リーク電流の増加に伴い、抵抗値を小さくしていくことで、試験の精度を向上できる。
また、第1抵抗14への印加電圧に閾値を複数設けても良い。この場合、抵抗値の異なる抵抗を複数準備し、リーク電流の増加に伴い抵抗値の小さい抵抗に交換していく。これにより、試験の精度をさらに向上できる。また、抵抗損失をさらに抑制できる。
図3は、実施の形態1の変形例に係る試験装置200を説明する図である。試験装置200では、半導体装置10と切替え部214が直列回路を形成する。この直列回路が電源16と並列に接続される。なお図3では、電源16に対して、半導体装置10と切替え部214から形成される直列回路が4つ接続されている。これに限らず、電源16に接続される直列回路は1つ以上であれば良い。
切替え部214の両端間には保護素子212が接続される。保護素子212は切替え部214の両端に印加される電圧が、あらかじめ決められた値を超過した場合に機能する。保護素子212は、切替え部214の両端にあらかじめ決められた値以上の電圧が印加されることを防止する。
図4は、実施の形態1の変形例に係る切替え部214を説明する図である。切替え部214は、第1抵抗214a、第2抵抗214b、第3抵抗214cおよびスイッチ部214dを有する。第1抵抗214a、第2抵抗214bおよび第3抵抗214cは、抵抗値が異なる。第1抵抗214a、第2抵抗214bおよび第3抵抗214cの一端は、半導体装置10のエミッタと接続される。スイッチ部214dは、第1抵抗214a、第2抵抗214bおよび第3抵抗214cの何れかの他端と、電源16の負極とを接続する。
切替え部214の両端には、記録装置220が接続される。記録装置220は、切替え部214の両端の電圧をモニタし、スイッチ部214dに通知する。スイッチ部214dは、通知された切替え部214の両端の電圧に応じて、第1抵抗214a、第2抵抗214bおよび第3抵抗214cのうち、電源16と接続する抵抗を切替える。つまり、スイッチ部214dは、切替え部214の両端の電圧が高いほど、リーク電流を測定する抵抗を抵抗値が小さいものに切替える。
試験装置200によれば、抵抗の切換えの自動化ができる。一般に、高温高湿バイアス試験では長時間の測定が実施される。試験装置200を用いることで、昼夜を問わず、適切なタイミングでの抵抗を交換できる。また、抵抗の交換を短時間で実施でき、抵抗の交換により試験が中断される時間を短縮できる。
図4では、切替え部214に抵抗が3つ設けられるが、切替え部214が備える抵抗は複数であれば良い。なお、本実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
100、200 試験装置、10 半導体装置、14、214a 第1抵抗、214b 第2抵抗、214c 第3抵抗、16 電源、18 試験槽、20、220 記録装置、214 切替え部

Claims (5)

  1. 第1抵抗と半導体装置とを直列に接続する工程と、
    前記第1抵抗と前記半導体装置が形成する直列回路の両端に電圧を印加した状態で、前記半導体装置のリーク電流が前記第1抵抗を流れることで前記第1抵抗の両端に発生する電圧をモニタする工程と、
    試験時間の経過に伴い前記第1抵抗の両端の電圧が増加して閾値を超えると、前記第1抵抗を前記第1抵抗よりも抵抗値が小さい第2抵抗に交換する工程と、
    前記第2抵抗と前記半導体装置が形成する直列回路の両端に電圧を印加した状態で、前記第2抵抗の両端に発生する電圧をモニタする工程と、
    を備えることを特徴とする半導体装置の試験方法。
  2. 前記閾値は、前記第1抵抗で消費される電力が前記第1抵抗の定格電力を超えないように設定されることを特徴とする請求項1に記載の半導体装置の試験方法。
  3. 前記閾値は、前記半導体装置に印加される電圧が予め定められた電圧よりも大きくなるように設定されることを特徴とする請求項1または2に記載の半導体装置の試験方法。
  4. 前記半導体装置を試験槽に収納し、前記試験槽の温度または湿度を予め定められた値に維持した状態で、前記第1抵抗の両端の電圧と前記第2抵抗の両端の電圧をモニタすることを特徴とする請求項1から3の何れか1項に記載の半導体装置の試験方法。
  5. 前記第1抵抗は、前記試験槽の外側に設けられることを特徴とする請求項4に記載の半導体装置の試験方法。
JP2018100805A 2018-05-25 2018-05-25 半導体装置の試験方法 Active JP6996420B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018100805A JP6996420B2 (ja) 2018-05-25 2018-05-25 半導体装置の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018100805A JP6996420B2 (ja) 2018-05-25 2018-05-25 半導体装置の試験方法

Publications (2)

Publication Number Publication Date
JP2019203855A true JP2019203855A (ja) 2019-11-28
JP6996420B2 JP6996420B2 (ja) 2022-01-17

Family

ID=68726765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018100805A Active JP6996420B2 (ja) 2018-05-25 2018-05-25 半導体装置の試験方法

Country Status (1)

Country Link
JP (1) JP6996420B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7461665B2 (ja) 2022-03-18 2024-04-04 株式会社ケミトックス 半導体装置の信頼性試験装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999028756A1 (fr) * 1997-12-02 1999-06-10 Advantest Corporation Procede permettant de mesurer une intensite en appliquant une tension, et dispositif a cet effet
JP2001091571A (ja) * 1999-09-21 2001-04-06 Canon Inc 信頼性試験装置及び信頼性試験方法
US20090273338A1 (en) * 2008-05-01 2009-11-05 Keithley Instruments, Inc. Active autoranging current sensing circuit
JP2009287956A (ja) * 2008-05-27 2009-12-10 Yokogawa Electric Corp 半導体試験装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999028756A1 (fr) * 1997-12-02 1999-06-10 Advantest Corporation Procede permettant de mesurer une intensite en appliquant une tension, et dispositif a cet effet
JP2001091571A (ja) * 1999-09-21 2001-04-06 Canon Inc 信頼性試験装置及び信頼性試験方法
US20090273338A1 (en) * 2008-05-01 2009-11-05 Keithley Instruments, Inc. Active autoranging current sensing circuit
JP2009287956A (ja) * 2008-05-27 2009-12-10 Yokogawa Electric Corp 半導体試験装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7461665B2 (ja) 2022-03-18 2024-04-04 株式会社ケミトックス 半導体装置の信頼性試験装置

Also Published As

Publication number Publication date
JP6996420B2 (ja) 2022-01-17

Similar Documents

Publication Publication Date Title
JP5376641B2 (ja) 電池装置
KR102441339B1 (ko) 전자 장치 및 그 제어 방법
JP6996420B2 (ja) 半導体装置の試験方法
CN102280870B (zh) 切换电路板及其保护方法
US20190075650A1 (en) Circuit board and method for manufacturing the same, terminal test device
KR101314307B1 (ko) 직렬 접속된 디바이스들을 위한 션트 보호 모듈 및 방법
US20230138437A1 (en) Electrostatic discharge protection circuit
CN210742306U (zh) 一种防短路拼版测试装置
JP2007189844A (ja) 半導体素子保護回路
TWI644495B (zh) 輸入保護電路
JP2017050904A (ja) 通信用サージ保護素子の異常検出回路
TWI692163B (zh) 直流電源短路保護裝置
TW202105876A (zh) 冗餘電源供應裝置及其異常保護控制方法
CN215990204U (zh) 一种电路防浪涌用保护装置
CN115389900B (zh) 基于SiC MOSFET的浪涌电流测试电路及充放电方法
CN112230119B (zh) 一种功率器件导通电压不停机测量电路
JP6656738B2 (ja) ワイヤ保護機能を有する電源装置
CN219086799U (zh) 一种瞬态浪涌电压抑制电路及电源系统
CN114204523B (zh) 芯片的防护电路、系统及方法
CN217956683U (zh) 电源保护电路和包括该电路的车载电子设备
CN220064167U (zh) 用于检测功率模块中器件端子与测试治具接触情况的装置
RU75787U1 (ru) Гибридное коммутационное устройство постоянного тока
Letha et al. Led Life Assessment by Accelerated Test Methods-A Review
KR20170121466A (ko) 펄스형 전력 방전 중 전자식 전력 스위치의 보호를 위한 회로, 및 이를 포함하는 전자장치
KR20150108431A (ko) 배터리 보호 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6996420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150