JP2019193459A - マルチレベルインバータ - Google Patents
マルチレベルインバータ Download PDFInfo
- Publication number
- JP2019193459A JP2019193459A JP2018084720A JP2018084720A JP2019193459A JP 2019193459 A JP2019193459 A JP 2019193459A JP 2018084720 A JP2018084720 A JP 2018084720A JP 2018084720 A JP2018084720 A JP 2018084720A JP 2019193459 A JP2019193459 A JP 2019193459A
- Authority
- JP
- Japan
- Prior art keywords
- connection point
- common connection
- diode
- capacitor
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】スナバ回路内の放電抵抗の電力損失を低減し、インバータ効率を向上させたマルチレベルインバータを提供する。【解決手段】直流モジュール10として、直流電圧源に接続される直流コンデンサDCC1,DCC2の直列回路と、正極端P側のスナバ回路と、負極端N側のスナバ回路とを備え、相モジュール20としてスイッチングデバイスS1〜S6を備えた3レベルインバータにおいて、例えばスイッチングデバイスS1,S2のオン状態からS1がオフされたモードにおいて、リアクトルL1、ダイオードD1を介してスナバコンデンサC1に蓄積されたエネルギーを、ダイオードD11および放電抵抗R1を介して放電するとともに、DCC1→R1→D11→C1→S5の帰還ダイオード→S2の経路で負荷電流が転流することをダイオードD11によって阻止する。【選択図】図1
Description
本発明は、マルチレベルインバータの半導体サージ電圧抑制回路に関する。
マルチレベルインバータの半導体素子の保護回路として、従来、例えば図7のように、リアクトル(L)、キャパシタ(C)、放電抵抗(R)、整流素子(D)により構成したLCRD保護回路(スナバ回路)がある。
図7は特許文献1に記載の電圧型マルチレベル変換器の構成を示している。図7において、C1,C2は直流電圧源(図示省略)の正極端Pと負極端Nの間に直列に接続された第1、第2コンデンサである。
正極端Pと、第1および第2コンデンサC1,C2の共通接続点である出力端子Bの間には、電流変化率抑制リアクトルL1、帰還抵抗R1、ダイオードD3,D4、スナバコンデンサC5を備えたスナバ回路1aが接続されている。
出力端子Bと負極端Nの間には、電流変化率抑制リアクトルL2、帰還抵抗R2、ダイオードD5,D6、スナバコンデンサC6を備えたスナバ回路1bが接続されている。
電流変化率抑制リアクトルL1およびダイオードD3の共通接続点である正極端子P’と、出力端子Bと、電流変化率抑制リアクトルL2およびダイオードD6の共通接続点である負極端子N’には相モジュール4が接続されている。
正極端子P’と負極端子N’の間には、スイッチングデバイスS1〜S6が順次直列に接続され、スイッチングデバイスS3,S4の共通接続点を出力端子Aとしている。
スイッチングデバイスS1,S2の共通接続点とスイッチングデバイスS5,S6の共通接続点との間には、フライングキャパシタC3,C4が直列に接続されている。
スイッチングデバイスS2,S3の共通接続点とスイッチングデバイスS4,S5の共通接続点の間にはダイオードD1,D2が直列に接続され、前記出力端子BとダイオードD1,D2の共通接続点との間には、スイッチングデバイスS7,S8が互いに逆向きに直列に接続されている。
上記構成において、第1、第2コンデンサC1,C2の電圧が各々2E、フライングキャパシタC3,C4の電圧が各々Eのとき、スイッチングデバイスS1〜S8を所定スイッチングパターンに従ってオン、オフ制御することにより、出力端子A−B間に5レベルの電圧2E,E,0,−E,−2Eが出力される。
スナバ回路1a,1bはスイッチングデバイスS1〜S8のスイッチング切替時に発生するサージ電圧を抑制する機能を持つ。
また、図7のLCRD保護回路(スナバ回路1a,1b)を3レベルインバータに適用した回路例を図8に示す。図8において、DCC1,DCC2は、直流電圧源(図示省略)の正極端Pと負極端Nの間に直列に接続された第1、第2直流コンデンサである。
正極端Pと、第1、第2直流コンデンサDCC1,DCC2の共通接続点である中性点NPの間には、リアクトルL1、ダイオードD1およびスナバコンデンサC1が順次直列に接続されている。
第1直流コンデンサDCC1およびリアクトルL1の共通接続点には放電抵抗R1の一端が接続され、放電抵抗R1の他端は、ダイオードD1およびスナバコンデンサC1の共通接続点に接続されている。
負極端Nと中性点NPの間には、リアクトルL2、ダイオードD2およびスナバコンデンサC2が順次直列に接続されている。
第2直流コンデンサDCC2およびリアクトルL2の共通接続点には放電抵抗R2の一端が接続され、放電抵抗R2の他端は、ダイオードD2およびスナバコンデンサC2の共通接続点に接続されている。
これら第1、第2直流コンデンサDCC1,DCC2、リアクトルL1,L2、放電抵抗R1,R2、ダイオードD1,D2およびスナバコンデンサC1,C2によって直流モジュール10を構成している。
20は、スイッチングデバイスS1〜S6を備えた相モジュールである。直流モジュール10のリアクトルL1およびダイオードD1の共通接続点である正極出力端子と、リアクトルL2およびダイオードD2の共通接続点である負極出力端子の間には、スイッチングデバイスS1〜S4が順次直列に接続されている。
スイッチングデバイスS1,S2の共通接続点とスイッチングデバイスS3,S4の共通接続点の間には、スイッチングデバイスS5,S6が直列に接続されている。
スイッチングデバイスS5,S6の共通接続点は、スナバコンデンサC1,C2の共通接続点である中性点出力端子に接続され、スイッチングデバイスS2,S3の共通接続点を交流出力端子Oとしている。
相モジュール20は図8では1相分のみを図示しているが、単相出力のインバータでは2個並列に設けられ、3相出力のインバータでは3個並列に設けられるものである。
尚、図8の回路では、第1、第2直流コンデンサDCC1,DCC2の電圧を各々Eとしたときに交流出力端子Oに出力される電圧は、スイッチングデバイスS1,S2がオンの場合はE、スイッチングデバイスS5,S2がオン、又はスイッチングデバイスS6,S3がオンの場合は0、スイッチングデバイスS3,S4がオンの場合は−Eとなる。
図8の破線の矢印は負荷電流通流経路を示し、破線の丸印で示すスイッチングデバイスS1,S2がオン制御されることにより、第1直流コンデンサDCC1→リアクトルL1→スイッチングデバイスS1,S2→交流出力端子Oの経路で負荷電流が流れる。
次に図8のスイッチングデバイスS1がオフされた(スイッチングデバイスS2のみがオン状態)後は、図9の実線の矢印のように、第1直流コンデンサDCC1→リアクトルL1→ダイオードD1→スナバコンデンサC1→第1直流コンデンサDCC1の経路で充電電流が流れてスナバコンデンサC1の電位が上昇する。
このとき、スイッチングデバイスS1のターンオフ時のサージ電圧に起因するエネルギーがスナバコンデンサC1に蓄えられる。
次に、スナバコンデンサC1の電位上昇後は図10の実線の矢印のように、スナバコンデンサC1→放電抵抗R1→第1直流コンデンサDCC1→スナバコンデンサC1の経路で電流が流れて、スナバコンデンサC1の充電エネルギーが放電抵抗R1によって徐々に放電される。
図8〜図10に示す動作によってスイッチングデバイス(S1)の遮断時に発生するサージ電圧を抑制することができる。図9、図10の動作タイミングは第1直流コンデンサDCC1と放電抵抗R1の時定数により決まる設計要素である。
これらの動作は第2直流コンデンサDCC2側のスナバ回路(LCRD保護回路)についても同様となる。
尚、上記のスナバ回路(LCRD保護回路)は、共通の直流バスラインを持つマルチレベルインバータ全てに適用可能であり、また、相モジュールが図8〜図10の相モジュール20以外の構成を持つインバータに対しても適用できる。
図8の回路において、例えば第1直流コンデンサDCC1側のLCRD回路(リアクトルL1、スナバコンデンサC1、放電抵抗R1、ダイオードD1から成るスナバ回路)では、転流動作の際に、負荷電流もスナバコンデンサC1および放電抵抗R1を通るため、放電抵抗R1が大型化してしまうという問題点がある。
図8のスイッチングデバイスS1遮断後の負荷電流の転流の様子を図11とともに説明する。図11(a)は、図8と同様にスイッチングデバイスS1,S2がオンされており、破線の矢印のようにリアクトルL1、スイッチングデバイスS1,S2を介して負荷電流が流れている。
次に、スイッチングデバイスS1が遮断されると、負荷電流は図11(b)の破線の矢印のように、放電抵抗R1、スナバコンデンサC1、スイッチングデバイスS5の帰還ダイオードおよびスイッチングデバイスS2を介して流れる。
この負荷電流が放電抵抗R1、スナバコンデンサC1に流れることによって、放電抵抗R1の電力損失が、本来サージ電圧抑制機能に必要とされるものよりも大きくなり、またスナバコンデンサC1の電圧上昇量も大きくなる。
放電抵抗R1の電力損失が大きくなることは、インバータの効率低下をもたらす。
さらに、放電抵抗R1の過熱やスナバコンデンサC1の過電圧破壊を防ぐために、放電抵抗R1、スナバコンデンサC1には定格消費電力や定格電圧が大きい部品(すなわち寸法の大きい部品)を適用する必要がある。これにより、インバータが大型化する。
尚、第2直流コンデンサ側のスナバ回路の放電抵抗R2、スナバコンデンサC2にも前記と同様の原理で負荷電流が流れ、前記と同様の問題が発生する。
本発明は、上記課題を解決するものであり、その目的は、スナバ回路内の放電抵抗の電力損失を低減し、インバータ効率を向上させたマルチレベルインバータを提供することにある。
上記課題を解決するための請求項1に記載のマルチレベルインバータは、
各相共通の直流モジュールと、各相(2相以上)の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベルインバータであって、
前記直流モジュールは、
2個直列接続された第1,第2直流コンデンサと、
前記第1直流コンデンサの正極端と第1および第2直流コンデンサの共通接続点との間に順次直列に接続された第1リアクトル、第1ダイオードおよび第1スナバコンデンサと、一端が第1直流コンデンサの正極端および第1リアクトルの共通接続点に接続された第1放電抵抗と、アノードが第1ダイオードおよび第1スナバコンデンサの共通接続点に接続され、カソードが第1放電抵抗の他端に接続された第2ダイオードと、
前記第2直流コンデンサの負極端と第1および第2直流コンデンサの共通接続点との間に順次直列に接続された第2リアクトル、第3ダイオードおよび第2スナバコンデンサと、一端が第2直流コンデンサの負極端および第2リアクトルの共通接続点に接続された第2放電抵抗と、カソードが第3ダイオードおよび第2スナバコンデンサの共通接続点に接続され、アノードが第2放電抵抗の他端に接続された第4ダイオードと、を有し、
前記各相の相モジュールは、
複数のスイッチングデバイスを有し、
前記第1リアクトルおよび第1ダイオードの共通接続点である正極出力端子と、前記第1スナバコンデンサおよび第2スナバコンデンサの共通接続点である中性点出力端子と、前記第2リアクトルおよび第3ダイオードの共通接続点である負極出力端子とに各々接続されていることを特徴とする。
各相共通の直流モジュールと、各相(2相以上)の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベルインバータであって、
前記直流モジュールは、
2個直列接続された第1,第2直流コンデンサと、
前記第1直流コンデンサの正極端と第1および第2直流コンデンサの共通接続点との間に順次直列に接続された第1リアクトル、第1ダイオードおよび第1スナバコンデンサと、一端が第1直流コンデンサの正極端および第1リアクトルの共通接続点に接続された第1放電抵抗と、アノードが第1ダイオードおよび第1スナバコンデンサの共通接続点に接続され、カソードが第1放電抵抗の他端に接続された第2ダイオードと、
前記第2直流コンデンサの負極端と第1および第2直流コンデンサの共通接続点との間に順次直列に接続された第2リアクトル、第3ダイオードおよび第2スナバコンデンサと、一端が第2直流コンデンサの負極端および第2リアクトルの共通接続点に接続された第2放電抵抗と、カソードが第3ダイオードおよび第2スナバコンデンサの共通接続点に接続され、アノードが第2放電抵抗の他端に接続された第4ダイオードと、を有し、
前記各相の相モジュールは、
複数のスイッチングデバイスを有し、
前記第1リアクトルおよび第1ダイオードの共通接続点である正極出力端子と、前記第1スナバコンデンサおよび第2スナバコンデンサの共通接続点である中性点出力端子と、前記第2リアクトルおよび第3ダイオードの共通接続点である負極出力端子とに各々接続されていることを特徴とする。
請求項2に記載のマルチレベルインバータは、請求項1において、
前記各相の相モジュールは、
前記直流モジュールの正極出力端子と負極出力端子の間に順次直列に接続された第1〜第4スイッチングデバイスと、第1および第2スイッチングデバイスの共通接続点と第3および第4スイッチングデバイスの共通接続点との間に直列に接続された第5,第6スイッチングデバイスとを有し、
第5および第6スイッチングデバイスの共通接続点を前記中性点出力端子に接続し、第2および第3スイッチングデバイスの共通接続点を交流出力端子としたことを特徴とする。
前記各相の相モジュールは、
前記直流モジュールの正極出力端子と負極出力端子の間に順次直列に接続された第1〜第4スイッチングデバイスと、第1および第2スイッチングデバイスの共通接続点と第3および第4スイッチングデバイスの共通接続点との間に直列に接続された第5,第6スイッチングデバイスとを有し、
第5および第6スイッチングデバイスの共通接続点を前記中性点出力端子に接続し、第2および第3スイッチングデバイスの共通接続点を交流出力端子としたことを特徴とする。
請求項3に記載のマルチレベルインバータは、請求項1又は2において、
前記第1放電抵抗、第2放電抵抗に代えて第3リアクトル、第4リアクトルを各々接続したことを特徴とする。
前記第1放電抵抗、第2放電抵抗に代えて第3リアクトル、第4リアクトルを各々接続したことを特徴とする。
請求項4に記載のマルチレベルインバータは、請求項3において、
前記第1および第3リアクトルを近接して単一部品とし、前記第2および第4リアクトルを近接して単一部品としたことを特徴とする。
前記第1および第3リアクトルを近接して単一部品とし、前記第2および第4リアクトルを近接して単一部品としたことを特徴とする。
請求項5に記載のマルチレベルインバータは、
各相共通の直流モジュールと、各相(2相以上)の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベルインバータであって、
前記直流モジュールは、
2個直列接続された第1,第2直流コンデンサと、
前記第1直流コンデンサの正極端に一端が接続された第1半導体デバイスと、
前記第1直流コンデンサの負極端に一端が接続された第4半導体デバイスと、
前記第1半導体デバイスの他端と前記第4半導体デバイスの他端との間に接続された第1フライングキャパシタと、
前記第1半導体デバイスと前記第1フライングキャパシタの共通接続点と前記第4半導体デバイスと前記第1フライングキャパシタの共通接続点との間に直列に接続された第2,第3半導体デバイスと、
前記第2直流コンデンサの正極端に一端が接続された第5半導体デバイスと、
前記第2直流コンデンサの負極端に一端が接続された第8半導体デバイスと、
前記第5半導体デバイスの他端と前記第8半導体デバイスの他端との間に接続された第2フライングキャパシタと、
前記第5半導体デバイスと前記第2フライングキャパシタの共通接続点と前記第8半導体デバイスと前記第2フライングキャパシタの共通接続点との間に直列に接続された第6,第7半導体デバイスと、
前記第1直流コンデンサおよび第1半導体デバイスの共通接続点と第1直流コンデンサおよび第4半導体デバイスの共通接続点との間に順次直列に接続された第1リアクトル、第1ダイオード、第1スナバコンデンサ、第2ダイオードおよび第2スナバコンデンサと、
前記第2および第3半導体デバイスの共通接続点と第1スナバコンデンサおよび第2ダイオードの共通接続点との間に接続された第2リアクトルと、
一端が前記第1直流コンデンサおよび第1半導体デバイスの共通接続点に接続された第1放電抵抗と、
アノードが前記第1ダイオードおよび第1スナバコンデンサの共通接続点に接続され、カソードが前記第1放電抵抗の他端に接続された第3ダイオードと、
一端が前記第2および第3半導体デバイスの共通接続点に接続された第2放電抵抗と、
アノードが前記第2ダイオードおよび第2スナバコンデンサの共通接続点に接続され、カソードが前記第2放電抵抗の他端に接続された第4ダイオードと、
前記第2直流コンデンサおよび第8半導体デバイスの共通接続点と第2直流コンデンサおよび第5半導体デバイスの共通接続点との間に順次直列に接続された第3リアクトル、第5ダイオード、第3スナバコンデンサ、第6ダイオードおよび第4スナバコンデンサと、
前記第6および第7半導体デバイスの共通接続点と第3スナバコンデンサおよび第6ダイオードの共通接続点との間に接続された第4リアクトルと、
一端が前記第2直流コンデンサおよび第8半導体デバイスの共通接続点に接続された第3放電抵抗と、
カソードが前記第5ダイオードおよび第3スナバコンデンサの共通接続点に接続され、アノードが前記第3放電抵抗の他端に接続された第7ダイオードと、
一端が前記第6および第7半導体デバイスの共通接続点に接続された第4放電抵抗と、
カソードが前記第6ダイオードおよび第4スナバコンデンサの共通接続点に接続され、アノードが前記第4放電抵抗の他端に接続された第8ダイオードと、を有し、
前記各相の相モジュールは、
複数のスイッチングデバイスを有し、
前記第1リアクトルおよび第1ダイオードの共通接続点である第1出力端子と、前記第1スナバコンデンサおよび第2スナバコンデンサの共通接続点である第2出力端子と、前記第2および第4スナバコンデンサの共通接続点である第3出力端子と、前記第6ダイオードおよび第3スナバコンデンサの共通接続点である第4出力端子と、前記第5ダイオードおよび第3リアクトルの共通接続点である第5出力端子とに各々接続されていることを特徴とする。
各相共通の直流モジュールと、各相(2相以上)の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベルインバータであって、
前記直流モジュールは、
2個直列接続された第1,第2直流コンデンサと、
前記第1直流コンデンサの正極端に一端が接続された第1半導体デバイスと、
前記第1直流コンデンサの負極端に一端が接続された第4半導体デバイスと、
前記第1半導体デバイスの他端と前記第4半導体デバイスの他端との間に接続された第1フライングキャパシタと、
前記第1半導体デバイスと前記第1フライングキャパシタの共通接続点と前記第4半導体デバイスと前記第1フライングキャパシタの共通接続点との間に直列に接続された第2,第3半導体デバイスと、
前記第2直流コンデンサの正極端に一端が接続された第5半導体デバイスと、
前記第2直流コンデンサの負極端に一端が接続された第8半導体デバイスと、
前記第5半導体デバイスの他端と前記第8半導体デバイスの他端との間に接続された第2フライングキャパシタと、
前記第5半導体デバイスと前記第2フライングキャパシタの共通接続点と前記第8半導体デバイスと前記第2フライングキャパシタの共通接続点との間に直列に接続された第6,第7半導体デバイスと、
前記第1直流コンデンサおよび第1半導体デバイスの共通接続点と第1直流コンデンサおよび第4半導体デバイスの共通接続点との間に順次直列に接続された第1リアクトル、第1ダイオード、第1スナバコンデンサ、第2ダイオードおよび第2スナバコンデンサと、
前記第2および第3半導体デバイスの共通接続点と第1スナバコンデンサおよび第2ダイオードの共通接続点との間に接続された第2リアクトルと、
一端が前記第1直流コンデンサおよび第1半導体デバイスの共通接続点に接続された第1放電抵抗と、
アノードが前記第1ダイオードおよび第1スナバコンデンサの共通接続点に接続され、カソードが前記第1放電抵抗の他端に接続された第3ダイオードと、
一端が前記第2および第3半導体デバイスの共通接続点に接続された第2放電抵抗と、
アノードが前記第2ダイオードおよび第2スナバコンデンサの共通接続点に接続され、カソードが前記第2放電抵抗の他端に接続された第4ダイオードと、
前記第2直流コンデンサおよび第8半導体デバイスの共通接続点と第2直流コンデンサおよび第5半導体デバイスの共通接続点との間に順次直列に接続された第3リアクトル、第5ダイオード、第3スナバコンデンサ、第6ダイオードおよび第4スナバコンデンサと、
前記第6および第7半導体デバイスの共通接続点と第3スナバコンデンサおよび第6ダイオードの共通接続点との間に接続された第4リアクトルと、
一端が前記第2直流コンデンサおよび第8半導体デバイスの共通接続点に接続された第3放電抵抗と、
カソードが前記第5ダイオードおよび第3スナバコンデンサの共通接続点に接続され、アノードが前記第3放電抵抗の他端に接続された第7ダイオードと、
一端が前記第6および第7半導体デバイスの共通接続点に接続された第4放電抵抗と、
カソードが前記第6ダイオードおよび第4スナバコンデンサの共通接続点に接続され、アノードが前記第4放電抵抗の他端に接続された第8ダイオードと、を有し、
前記各相の相モジュールは、
複数のスイッチングデバイスを有し、
前記第1リアクトルおよび第1ダイオードの共通接続点である第1出力端子と、前記第1スナバコンデンサおよび第2スナバコンデンサの共通接続点である第2出力端子と、前記第2および第4スナバコンデンサの共通接続点である第3出力端子と、前記第6ダイオードおよび第3スナバコンデンサの共通接続点である第4出力端子と、前記第5ダイオードおよび第3リアクトルの共通接続点である第5出力端子とに各々接続されていることを特徴とする。
請求項6に記載のマルチレベルインバータは、請求項5において、
前記各相の相モジュールは、前記第1出力端子と第2出力端子の間に直列に接続された第1,第2スイッチングデバイスと、
前記第4出力端子と第5出力端子の間に直列に接続された第9,第10スイッチングデバイスと、
前記第1,第2スイッチングデバイスの共通接続点と前記第9,第10スイッチングデバイスの共通接続点との間に順次直列に接続された第3,第4,第6,第8スイッチングデバイスと、
前記第3,第4スイッチングデバイスの共通接続点と前記第6,第8スイッチングデバイスの共通接続点との間に直列に接続された第11,第13スイッチングデバイスとを有し、
前記第11および第13スイッチングデバイスの共通接続点を前記第3出力端子に接続し、前記第4および第6スイッチングデバイスの共通接続点を交流出力端子としたことを特徴とする。
前記各相の相モジュールは、前記第1出力端子と第2出力端子の間に直列に接続された第1,第2スイッチングデバイスと、
前記第4出力端子と第5出力端子の間に直列に接続された第9,第10スイッチングデバイスと、
前記第1,第2スイッチングデバイスの共通接続点と前記第9,第10スイッチングデバイスの共通接続点との間に順次直列に接続された第3,第4,第6,第8スイッチングデバイスと、
前記第3,第4スイッチングデバイスの共通接続点と前記第6,第8スイッチングデバイスの共通接続点との間に直列に接続された第11,第13スイッチングデバイスとを有し、
前記第11および第13スイッチングデバイスの共通接続点を前記第3出力端子に接続し、前記第4および第6スイッチングデバイスの共通接続点を交流出力端子としたことを特徴とする。
請求項7に記載のマルチレベルインバータは、請求項5又は6において、
前記第1〜第4放電抵抗に代えて第5〜第8リアクトルを各々接続したことを特徴とする。
前記第1〜第4放電抵抗に代えて第5〜第8リアクトルを各々接続したことを特徴とする。
請求項8に記載のマルチレベルインバータは、請求項7において、
前記第1および第5リアクトルを近接して単一部品とし、前記第2および第6リアクトルを近接して単一部品とし、前記第3および第7リアクトルを近接して単一部品とし、前記第4および第8リアクトルを近接して単一部品としたことを特徴とする。
前記第1および第5リアクトルを近接して単一部品とし、前記第2および第6リアクトルを近接して単一部品とし、前記第3および第7リアクトルを近接して単一部品とし、前記第4および第8リアクトルを近接して単一部品としたことを特徴とする。
(1)請求項1〜8に記載の発明によれば、スナバ回路内の放電抵抗への負荷電流の転流が防止され、放電抵抗の電力損失を低減することができる。このため、インバータの効率が向上し、さらに放電抵抗、スナバコンデンサに定格消費電力や定格電圧の大きい部品を適用する必要が無いため、インバータの大型化を防止することができる。
(2)請求項3、7に記載の発明によれば、放電抵抗を用いる場合に比べて、放電抵抗で熱エネルギー変換するエネルギー分を直流コンデンサに戻すことができ、放電抵抗による損失発生を無くすことができる。
(3)請求項4、8に記載の発明によれば、2つのリアクトルを単一部品とすることで、インバータの部品点数を減らすことができる。
(2)請求項3、7に記載の発明によれば、放電抵抗を用いる場合に比べて、放電抵抗で熱エネルギー変換するエネルギー分を直流コンデンサに戻すことができ、放電抵抗による損失発生を無くすことができる。
(3)請求項4、8に記載の発明によれば、2つのリアクトルを単一部品とすることで、インバータの部品点数を減らすことができる。
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。
本実施形態例では、スナバ回路の転流ルートを形成する放電抵抗とスナバコンデンサに直列に、且つ負荷電流のスナバ回路への転流を妨げる方向にダイオードを追加することで、負荷電流がスナバ回路へ転流する問題を解決した。
図1は、図8のように構成された3レベルインバータに本発明を適用した実施例の回路図である。図1において図8と異なる点は、ダイオードD1およびスナバコンデンサC1の共通接続点にダイオードD11のアノードを接続し、ダイオードD11のカソードを放電抵抗R1に接続し、ダイオードD2およびスナバコンデンサC2の共通接続点にダイオードD22のカソードを接続し、ダイオードD22のアノードを放電抵抗R2に接続した点にあり、その他の部分は図8と同一に構成されている。
第1直流コンデンサDCC1側のスナバ回路は、リアクトルL1(第1リアクトル)、スナバコンデンサC1(第1スナバコンデンサ)、放電抵抗R1(第1放電抵抗)、ダイオードD1(第1ダイオード)およびダイオードD11(第2ダイオード)で構成され、
第2直流コンデンサDCC2側のスナバ回路は、リアクトルL2(第2リアクトル)、スナバコンデンサC2(第2スナバコンデンサ)、放電抵抗R2(第2放電抵抗)、ダイオードD2(第3ダイオード)およびダイオードD22(第4ダイオード)で構成される。
第2直流コンデンサDCC2側のスナバ回路は、リアクトルL2(第2リアクトル)、スナバコンデンサC2(第2スナバコンデンサ)、放電抵抗R2(第2放電抵抗)、ダイオードD2(第3ダイオード)およびダイオードD22(第4ダイオード)で構成される。
図1の回路において、例えばスイッチングデバイスS1,S2をオン制御すると、図8の場合と同様に第1直流コンデンサDCC1→リアクトルL1→スイッチングデバイスS1→スイッチングデバイスS2→交流出力端子Oの経路で負荷電流が流れる。
次にスイッチングデバイスS1をオフさせると、図9の場合と同様に第1直流コンデンサDCC1→リアクトルL1→ダイオードD1→スナバコンデンサC1→第1直流コンデンサDCC1の経路でスナバコンデンサC1の充電電流が流れ、スナバコンデンサC1の電位が上昇する。
スナバコンデンサC1の電位上昇が完了した後は、スナバコンデンサC1→ダイオードD11→放電抵抗R1→第1直流コンデンサDCC1→スナバコンデンサC1の経路でスナバコンデンサC1の蓄積エネルギーが放電される。
この際、負荷電流のスナバ回路への転流を妨げる方向にダイオードD11が接続されているため、第1直流コンデンサDCC1から放電抵抗R1、ダイオードD11、スナバコンデンサC1、スイッチングデバイスS5の帰還ダイオードおよびスイッチングデバイスS2を介して負荷電流が転流することはない。
上記動作は、第2直流コンデンサDCC2側のスナバ回路においても同様となる。
図1の回路構成によれば、スナバ回路中の放電抵抗R1,R2とスナバコンデンサC1,C2は、サージ電圧抑制機能に必要な責務のみ考えればよい。このため、放電抵抗R1,R2の電力損失を低減することができ、負荷電流の転流により発生する放電抵抗の消費電力の増加とスナバコンデンサC1,C2の電圧上昇の両者に伴う装置の大型化を防ぐことができる。
尚、図1では相モジュール20を1相分のみ記載しており、単相出力のインバータでは同じ回路構成の相モジュールが2並列接続され、3相出力のインバータでは同じ回路構成の相モジュールが3並列接続される。
この場合、直流モジュール10における、リアクトルL1およびダイオードD1の共通接続点である正極出力端子と、スナバコンデンサC1およびC2の共通接続点である中性点出力端子と、リアクトルL2およびダイオードD2の共通接続点である負極出力端子とが、複数の相モジュール(20)の共通端子となる。
本発明は直流バスラインを持つマルチレベルインバータ全てに適用することができ、例えば図2に示す5レベルインバータに適用することができる。
図2の5レベルインバータは、直流モジュール30と相モジュール40と、を備える。図2では相モジュール40を一相分のみ示しているが、相モジュール40は2相以上とする。
直流モジュール30は、直流電圧源(図示省略)の正極端Pと負極端Nの間に直列に接続された第1,第2直流コンデンサDCP,DCNと、2つの第1,第2フライングキャパシタFCP,FCNと、8つの第1〜第8半導体デバイスSa,Sb,Sc,Sd,Se,Sf,Sg,Shと、を有する。
また、相モジュール40は14個の第1〜第13スイッチングデバイスS1,S2,S3,S4a,S4b,S6a,S6b,S8,S9,S10,S11a,S11b,S13a,S13bを有する。
直流モジュール30の第1直流コンデンサDCPの正極端には第1半導体デバイスSaの一端が接続され、第1直流コンデンサDCPの負極端には第4半導体デバイスSdの一端が接続されている。第1半導体デバイスSaの他端と第4半導体デバイスSdの他端との間には第1フライングキャパシタFCPが接続されている。第1半導体デバイスSaおよび第1フライングキャパシタFCPの共通接続点と、第4半導体デバイスSdおよび第1フライングキャパシタFCPの共通接続点との間には、第2,第3半導体デバイスSb,Scが直列に接続されている。
第2直流コンデンサDCNの正極端には第5半導体デバイスSeの一端が接続され、第2直流コンデンサDCNの負極端には第8半導体デバイスShの一端が接続されている。第5半導体デバイスSeの他端と第8半導体デバイスShの他端との間には第2フライングキャパシタFCNが接続されている。第5半導体デバイスSeおよび第2フライングキャパシタFCNの共通接続点と、第8半導体デバイスShおよび第2フライングキャパシタFCNの共通接続点との間には第6,第7半導体デバイスSf,Sgが直列に接続されている。
前記第1直流コンデンサDCPおよび第1半導体デバイスSaの共通接続点と第1直流コンデンサDCPおよび第4半導体デバイスSdの共通接続点との間には、第1リアクトルL1、第1ダイオードD1、第1スナバコンデンサC1、第2ダイオードD2および第2スナバコンデンサC2が順次直列に接続されている。
前記第2および第3半導体デバイスSb,Scの共通接続点と第1スナバコンデンサC1および第2ダイオードD2の共通接続点との間には第2リアクトルL2が接続されている。
第1直流コンデンサDCPおよび第1半導体デバイスSaの共通接続点には第1放電抵抗R1の一端が接続されている。
前記第1ダイオードD1および第1スナバコンデンサC1の共通接続点には第3ダイオードD3のアノードが接続され、第3ダイオードD3のカソードは前記第1放電抵抗R1の他端に接続されている。
前記第2および第3半導体デバイスSb,Scの共通接続点には第2放電抵抗R2の一端が接続されている。
前記第2ダイオードD2および第2スナバコンデンサC2の共通接続点には第4ダイオードD4のアノードが接続され、第4ダイオードD4のカソードは前記第2放電抵抗R2の他端に接続されている。
前記第2直流コンデンサDCNおよび第8半導体デバイスShの共通接続点と第2直流コンデンサDCNおよび第5半導体デバイスSeの共通接続点との間には、第3リアクトルL3、第5ダイオードD5、第3スナバコンデンサC3、第6ダイオードD6および第4スナバコンデンサC4が順次直列に接続されている。
前記第6および第7半導体デバイスSf,Sgの共通接続点と第3スナバコンデンサC3および第6ダイオードD6の共通接続点との間には第4リアクトルL4が接続されている。
第2直流コンデンサDCNおよび第8半導体デバイスShの共通接続点には第3放電抵抗R3の一端が接続されている。
前記第5ダイオードD5および第3スナバコンデンサC3の共通接続点には第7ダイオードD7のカソードが接続され、第7ダイオードD7のアノードは前記第3放電抵抗R3の他端に接続されている。
前記第6および第7半導体デバイスSf,Sgの共通接続点には第4放電抵抗R4の一端が接続されている。
前記第6ダイオードD6および第4スナバコンデンサC4の共通接続点には第8ダイオードD8のカソードが接続され、第8ダイオードD8のアノードは前記第4放電抵抗R4の他端に接続されている。
前記第1リアクトルL1、第1スナバコンデンサC1、第1放電抵抗R1および第1、第3ダイオードD1,D3によって第1、第2半導体デバイスSa,Sb側のスナバ回路が構成される。
前記第2リアクトルL2、第2スナバコンデンサC2、第2放電抵抗R2および第2、第4ダイオードD2,D4によって第3、第4半導体デバイスSc,Sd側のスナバ回路が構成される。
前記第3リアクトルL3、第3スナバコンデンサC3、第3放電抵抗R3および第5、第7ダイオードD5,D7によって第7、第8半導体デバイスSg,Sh側のスナバ回路が構成される。
前記第4リアクトルL4、第4スナバコンデンサC4、第4放電抵抗R4および第6、第8ダイオードD6,D8によって第5、第6半導体デバイスSe,Sf側のスナバ回路が構成される。
前記第1リアクトルL1および第1ダイオードD1の共通接続点を第1出力端子とし、前記第2リアクトルL2および第2ダイオードD2の共通接続点を第2出力端子とし、前記第2スナバコンデンサC2および第4スナバコンデンサC4の共通接続点を第3出力端子とし、前記第4リアクトルL4、第6ダイオードD6および第3スナバコンデンサC3の共通接続点を第4出力端子とし、第3リアクトルL3および第5ダイオードD5の共通接続点を第5出力端子としている。
相モジュール40において、第1リアクトルL1および第1ダイオードD1の共通接続点である第1出力端子と、第2リアクトルL2および第2ダイオードD2の共通接続点である第2出力端子の間には、第1,第2スイッチングデバイスS1,S2が直列に接続されている。
第6ダイオードD6、第4リアクトルL4および第3スナバコンデンサC3の共通接続点である第4出力端子と、第3リアクトルL3および第5ダイオードD5の共通接続点である第5出力端子の間には、第9,第10スイッチングデバイスS9,S10が直列に接続されている。
第1,第2スイッチングデバイスS1,S2の共通接続点と、第9,第10スイッチングデバイスS9,S10の共通接続点との間には、第3,第4,第6,第8スイッチングデバイスS3,S4a,S4b,S6a,S6b,S8が順次直列に接続されている。
第3,第4スイッチングデバイスS3,S4aの共通接続点と、第6,第8スイッチングデバイスS6b,S8の共通接続点との間には、第11,第13スイッチングデバイスS11a,S11b,S13a,S13bが順次直列に接続されている。
第11,第13スイッチングデバイスS11b,S13aの共通接続点は、第2スナバコンデンサC2および第4スナバコンデンサC4の共通接続点である第3出力端子に接続されている。
第4,第6スイッチングデバイスS4b,S6aの共通接続点を出力端子Oとしている。
ここで、第1〜第8半導体デバイスSa〜Sh,第1〜第13スイッチングデバイスS1〜S13bはIGBTと逆並列に接続されたダイオードで構成されてものを例に挙げている。直流モジュール30は第1,第2直流コンデンサDCP,DCNの電圧を2E[V]、第1,第2フライングキャパシタFCP,FCNの電圧をE[V]に保ち、相モジュール40は直流モジュールの電位を選択することで5つの電位(+2E,+E,0,−E,−2E)を出力する。また、出力端子Oに流れる電流をIとする。
図2の5レベルインバータにおける第1〜第8半導体デバイスSa〜Sh,第1〜第13スイッチングデバイスS1〜S13bのスイッチングパターンを表1および図3の上段に示す。
尚、図3では第1〜第8半導体デバイス側に設けられる各スナバ回路は図示省略している。
表1に示すように、これらのゲート信号(スイッチングデバイスのオンオフ信号)の組合せにより、5つの電位が出力端子Oから出力可能になる。ここで相モジュール40の電圧出力指令値を[+2E],[+E],[NP],[−E],[−2E]とし、直流モジュール30の電圧出力指令を[DD],[CD],[DC],[CC]とする。
直流モジュール30の電圧出力指令値の[D]は電流Iが正のときの第1フライングキャパシタFCPもしくは第2フライングキャパシタFCNの放電指令、[C]は第1フライングキャパシタFCPもしくは第2フライングキャパシタFCNの充電指令を意味する。
表1において、直流モジュール30の電圧出力指令値の1つ目は第1フライングキャパシタFCPの指令、2つ目は第2フライングキャパシタFCNの指令である。たとえば、電圧出力指令値が[CD]の場合、第1フライングキャパシタFCPは充電指令、第2フライングキャパシタFCNは放電指令を意味する。また、表1中の1はゲートオン、0はゲートオフを意味する。第1〜第8半導体デバイスSa〜Sh,第1〜第13スイッチングデバイスS1〜S13bは、ゲートオン時にオン状態、ゲートオフ時にオフ状態となる。
相モジュール40の出力電圧は正弦波に近似させる。よって、電圧出力指令値の遷移の条件は、[+2E]←→[+E]←→[NP]←→[−E]←→[−2E]となる。デッドタイム中の第1〜第13スイッチングデバイスS1〜S13bのスイッチングパターンを表2および図3の下段に示す。
表2において、[DT+2]は[+2E]と[+E]間のデッドタイムのスイッチングパターンである。[DT+1]は[+E]と[NP]間のデッドタイムのスイッチングパターンである。[DT−1]は[NP]と[−E]間のデッドタイムのスイッチングパターンである。[DT−2]は[−E]と[−2E]間のデッドタイムのスイッチングパターンである。
よって、デッドタイム中のスイッチングパターンを含めると、スイッチングパターンの遷移の条件は、[+2E]←→[DT+2]←→[+E]←→[DT+1]←→[NP]←→[DT−1]←→[−E]←→[DT−2]←→[−2E]となる。
尚、図2では、スイッチングデバイスの耐電圧の関係で、第4スイッチングデバイスS4a,S4bを直列接続している。第6スイッチングデバイスS6a,S6b、第11スイッチングデバイスS11a,S11b、第13スイッチングデバイスS13a,S13bについても同様である。耐電圧の高いスイッチングデバイスを用いれば、直列接続された2つのスイッチングデバイスを1つにまとめてもよい。
図2の回路において、例えば第1リアクトルL1、第1スナバコンデンサC1、第1放電抵抗R1および第1、第3ダイオードD1,D3から成るスナバ回路の動作は次のとおりである。
例えば交流出力端子Oに+2Eを出力するモードでは、表1のようにオン制御されたスイッチングデバイスS1,S3,S4a,S4bを介して負荷電流が流れる。
次に、+2Eと+E間のデッドタイム中のスイッチングパターン(表2、図3のDT+2)のようにスイッチングデバイスS1がオンからオフに制御された場合、第1リアクトルL1、第1ダイオードD1を介して第1スナバコンデンサC1に電流が流れて、第1スナバコンデンサC1の電位が上昇する。
第1スナバコンデンサC1の電位上昇後は、第1スナバコンデンサC1から第3ダイオードD3および第1放電抵抗R1を介して第1スナバコンデンサC1の蓄積エネルギーが放電される。
この際、負荷電流のスナバ回路への転流を妨げる方向に第3ダイオードD3が接続されているため、第1放電抵抗R1、第3ダイオードD3、第1スナバコンデンサC1、第2スイッチングデバイスS2の帰還ダイオードおよびスイッチングデバイスS3,S4a,S4bを介して負荷電流が転流することはない。
上記動作は図2の他のスナバ回路においても同様となる。
図2の回路構成によれば、スナバ回路中の第1〜第4放電抵抗R1〜R4と第1〜第4スナバコンデンサC1〜C4は、サージ電圧抑制機能に必要な責務のみ考えればよい。このため、第1〜第4放電抵抗R1〜R4の電力損失を低減することができ、負荷電流の転流により発生する放電抵抗の消費電力の増加と第1〜第4スナバコンデンサC1〜C4の電圧上昇の両者に伴う装置の大型化を防ぐことができる。
尚、図2では相モジュール40を1相分のみ記載しており、単相出力のインバータでは同じ回路構成の相モジュールが2並列接続され、3相出力のインバータでは同じ回路構成の相モジュールが3並列接続される。
すなわちインバータの出力相数Nに応じて相モジュールがN並列接続される。
この場合、前記第1リアクトルL1および第1ダイオードD1の共通接続点である第1出力端子と、前記第2リアクトルL2および第2ダイオードD2の共通接続点である第2出力端子と、前記第2スナバコンデンサC2および第4スナバコンデンサC4の共通接続点である第3出力端子と、前記第4リアクトルL4、第6ダイオードD6および第3スナバコンデンサC3の共通接続点である第4出力端子と、第3リアクトルL3および第5ダイオードD5の共通接続点である第5出力端子と、が複数の相モジュール(40)の共通端子となる。
図1、図2で示したスナバ回路の保護機能は、スナバコンデンサ(図1ではC1,C2、図2ではC1〜C4)に蓄えたエネルギーを放電抵抗(図1ではR1,R2、図2ではR1〜R4)によって損失(熱エネルギー)に変換することで構成している。
実施例1のようにダイオード(図1ではD11,D22、図2ではD3,D4,D7,D8)を追加することにより、放電時に正負の極性を持つ共振電流が連続して流れることがなくなるため、スナバ回路中の放電抵抗はリアクトルで代替可能である。
このように放電抵抗に代えてリアクトルを用いた回路構成とすることで、抵抗で熱エネルギーに変換するエネルギー分を第1、第2直流コンデンサに戻すことができ、抵抗による損失発生を無くすことができる。
図4は、本実施例2を図1の3レベルインバータに適用した回路図である。図4において図1と異なる点は、第1、第2放電抵抗R1,R2に代えて第3、第4リアクトルL3,L4を各々接続した点にあり、その他の部分は図1と同一に構成されている。
図5は、本実施例2を図2の5レベルインバータに適用した回路図である。図5において図2と異なる点は、第1〜第4放電抵抗R1〜R4に代えて第5〜第8リアクトルL5〜L8を各々接続した点にあり、その他の部分は図2と同一に構成されている。
また、図4、図5のように放電抵抗をリアクトルで代替した場合、各スナバ回路の2つのリアクトルには同時に電流は流れない。例えば図4では、リアクトルL1,L3には同時に電流は流れず、リアクトルL2,L4には同時に電流は流れない。
図5では、リアクトルL1,L5には同時に電流は流れず、リアクトルL2,L6には同時に電流は流れず、リアクトルL3,L7には同時に電流は流れず、リアクトルL4,L8には同時に電流は流れない。
したがって、前記2つのリアクトルは互いの相互誘導の影響を受けないため、2つのリアクトルを近接させても問題はなく、また2つのリアクトルの共通接続端は同電位となる。
このため、前記2つのリアクトルは図6のような3端子の単一部品とすることが可能であり、このように構成することによりインバータの部品点数を減らすことが可能となる。
図6は、2つのリアクトルLaとLbを3端子の単一部品とした回路図を示し、リアクトルLaは、図4の3インバータの場合はリアクトルL1又はL2に相当し、リアクトルLbは、リアクトルL3又はL4に相当する。
また図5の5レベルインバータの場合は、リアクトルLaはリアクトルL1又はL2又はL3又はL4に相当し、リアクトルLbはリアクトルL5又はL6又はL7又はL8に相当する。
したがって、図4の3レベルインバータでは、リアクトルL1,L3を近接させて単一部品とし、リアクトルL2,L4を近接させて単一部品とするものである。
また図5の5レベルインバータでは、リアクトルL1,L5を近接させて単一部品とし、リアクトルL2,L6を近接させて単一部品とし、リアクトルL3,L7を近接させて単一部品とし、リアクトルL4,L8を近接させて単一部品とするものである。
以上のように実施例2によれば、放電抵抗を用いる場合に比べて、放電抵抗で熱エネルギー変換するエネルギー分を直流コンデンサに戻すことができ、放電抵抗による損失発生を無くすことができる。
また、2つのリアクトルを単一部品とすることで、インバータの部品点数を減らすことができる。
10、30…直流モジュール
20、40…相モジュール
DCC1,DCP…第1直流コンデンサ
DCC2,DCN…第2直流コンデンサ
L1〜L8…リアクトル
C1〜C4…スナバコンデンサ
R1〜R4…放電抵抗
D1〜D8,D11,D22…ダイオード
Sa〜Sh…半導体デバイス
S1,S2,S3,S4a,S4b,S6a,S6b,S8,S9,S10,S11a,S11b,S13a,S13b…スイッチングデバイス
20、40…相モジュール
DCC1,DCP…第1直流コンデンサ
DCC2,DCN…第2直流コンデンサ
L1〜L8…リアクトル
C1〜C4…スナバコンデンサ
R1〜R4…放電抵抗
D1〜D8,D11,D22…ダイオード
Sa〜Sh…半導体デバイス
S1,S2,S3,S4a,S4b,S6a,S6b,S8,S9,S10,S11a,S11b,S13a,S13b…スイッチングデバイス
Claims (8)
- 各相共通の直流モジュールと、各相(2相以上)の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベルインバータであって、
前記直流モジュールは、
2個直列接続された第1,第2直流コンデンサと、
前記第1直流コンデンサの正極端と第1および第2直流コンデンサの共通接続点との間に順次直列に接続された第1リアクトル、第1ダイオードおよび第1スナバコンデンサと、一端が第1直流コンデンサの正極端および第1リアクトルの共通接続点に接続された第1放電抵抗と、アノードが第1ダイオードおよび第1スナバコンデンサの共通接続点に接続され、カソードが第1放電抵抗の他端に接続された第2ダイオードと、
前記第2直流コンデンサの負極端と第1および第2直流コンデンサの共通接続点との間に順次直列に接続された第2リアクトル、第3ダイオードおよび第2スナバコンデンサと、一端が第2直流コンデンサの負極端および第2リアクトルの共通接続点に接続された第2放電抵抗と、カソードが第3ダイオードおよび第2スナバコンデンサの共通接続点に接続され、アノードが第2放電抵抗の他端に接続された第4ダイオードと、を有し、
前記各相の相モジュールは、
複数のスイッチングデバイスを有し、
前記第1リアクトルおよび第1ダイオードの共通接続点である正極出力端子と、前記第1スナバコンデンサおよび第2スナバコンデンサの共通接続点である中性点出力端子と、前記第2リアクトルおよび第3ダイオードの共通接続点である負極出力端子とに各々接続されていることを特徴とするマルチレベルインバータ。 - 前記各相の相モジュールは、
前記直流モジュールの正極出力端子と負極出力端子の間に順次直列に接続された第1〜第4スイッチングデバイスと、第1および第2スイッチングデバイスの共通接続点と第3および第4スイッチングデバイスの共通接続点との間に直列に接続された第5,第6スイッチングデバイスとを有し、
第5および第6スイッチングデバイスの共通接続点を前記中性点出力端子に接続し、第2および第3スイッチングデバイスの共通接続点を交流出力端子としたことを特徴とする請求項1に記載のマルチレベルインバータ。 - 前記第1放電抵抗、第2放電抵抗に代えて第3リアクトル、第4リアクトルを各々接続したことを特徴とする請求項1又は2に記載のマルチレベルインバータ。
- 前記第1および第3リアクトルを近接して単一部品とし、前記第2および第4リアクトルを近接して単一部品としたことを特徴とする請求項3に記載のマルチレベルインバータ。
- 各相共通の直流モジュールと、各相(2相以上)の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベルインバータであって、
前記直流モジュールは、
2個直列接続された第1,第2直流コンデンサと、
前記第1直流コンデンサの正極端に一端が接続された第1半導体デバイスと、
前記第1直流コンデンサの負極端に一端が接続された第4半導体デバイスと、
前記第1半導体デバイスの他端と前記第4半導体デバイスの他端との間に接続された第1フライングキャパシタと、
前記第1半導体デバイスと前記第1フライングキャパシタの共通接続点と前記第4半導体デバイスと前記第1フライングキャパシタの共通接続点との間に直列に接続された第2,第3半導体デバイスと、
前記第2直流コンデンサの正極端に一端が接続された第5半導体デバイスと、
前記第2直流コンデンサの負極端に一端が接続された第8半導体デバイスと、
前記第5半導体デバイスの他端と前記第8半導体デバイスの他端との間に接続された第2フライングキャパシタと、
前記第5半導体デバイスと前記第2フライングキャパシタの共通接続点と前記第8半導体デバイスと前記第2フライングキャパシタの共通接続点との間に直列に接続された第6,第7半導体デバイスと、
前記第1直流コンデンサおよび第1半導体デバイスの共通接続点と第1直流コンデンサおよび第4半導体デバイスの共通接続点との間に順次直列に接続された第1リアクトル、第1ダイオード、第1スナバコンデンサ、第2ダイオードおよび第2スナバコンデンサと、
前記第2および第3半導体デバイスの共通接続点と第1スナバコンデンサおよび第2ダイオードの共通接続点との間に接続された第2リアクトルと、
一端が前記第1直流コンデンサおよび第1半導体デバイスの共通接続点に接続された第1放電抵抗と、
アノードが前記第1ダイオードおよび第1スナバコンデンサの共通接続点に接続され、カソードが前記第1放電抵抗の他端に接続された第3ダイオードと、
一端が前記第2および第3半導体デバイスの共通接続点に接続された第2放電抵抗と、
アノードが前記第2ダイオードおよび第2スナバコンデンサの共通接続点に接続され、カソードが前記第2放電抵抗の他端に接続された第4ダイオードと、
前記第2直流コンデンサおよび第8半導体デバイスの共通接続点と第2直流コンデンサおよび第5半導体デバイスの共通接続点との間に順次直列に接続された第3リアクトル、第5ダイオード、第3スナバコンデンサ、第6ダイオードおよび第4スナバコンデンサと、
前記第6および第7半導体デバイスの共通接続点と第3スナバコンデンサおよび第6ダイオードの共通接続点との間に接続された第4リアクトルと、
一端が前記第2直流コンデンサおよび第8半導体デバイスの共通接続点に接続された第3放電抵抗と、
カソードが前記第5ダイオードおよび第3スナバコンデンサの共通接続点に接続され、アノードが前記第3放電抵抗の他端に接続された第7ダイオードと、
一端が前記第6および第7半導体デバイスの共通接続点に接続された第4放電抵抗と、
カソードが前記第6ダイオードおよび第4スナバコンデンサの共通接続点に接続され、アノードが前記第4放電抵抗の他端に接続された第8ダイオードと、を有し、
前記各相の相モジュールは、
複数のスイッチングデバイスを有し、
前記第1リアクトルおよび第1ダイオードの共通接続点である第1出力端子と、前記第1スナバコンデンサおよび第2スナバコンデンサの共通接続点である第2出力端子と、前記第2および第4スナバコンデンサの共通接続点である第3出力端子と、前記第6ダイオードおよび第3スナバコンデンサの共通接続点である第4出力端子と、前記第5ダイオードおよび第3リアクトルの共通接続点である第5出力端子とに各々接続されていることを特徴とするマルチレベルインバータ。 - 前記各相の相モジュールは、前記第1出力端子と第2出力端子の間に直列に接続された第1,第2スイッチングデバイスと、
前記第4出力端子と第5出力端子の間に直列に接続された第9,第10スイッチングデバイスと、
前記第1,第2スイッチングデバイスの共通接続点と前記第9,第10スイッチングデバイスの共通接続点との間に順次直列に接続された第3,第4,第6,第8スイッチングデバイスと、
前記第3,第4スイッチングデバイスの共通接続点と前記第6,第8スイッチングデバイスの共通接続点との間に直列に接続された第11,第13スイッチングデバイスとを有し、
前記第11および第13スイッチングデバイスの共通接続点を前記第3出力端子に接続し、前記第4および第6スイッチングデバイスの共通接続点を交流出力端子としたことを特徴とする請求項5に記載のマルチレベルインバータ。 - 前記第1〜第4放電抵抗に代えて第5〜第8リアクトルを各々接続したことを特徴とする請求項5又は6に記載のマルチレベルインバータ。
- 前記第1および第5リアクトルを近接して単一部品とし、前記第2および第6リアクトルを近接して単一部品とし、前記第3および第7リアクトルを近接して単一部品とし、前記第4および第8リアクトルを近接して単一部品としたことを特徴とする請求項7に記載のマルチレベルインバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018084720A JP2019193459A (ja) | 2018-04-26 | 2018-04-26 | マルチレベルインバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018084720A JP2019193459A (ja) | 2018-04-26 | 2018-04-26 | マルチレベルインバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019193459A true JP2019193459A (ja) | 2019-10-31 |
Family
ID=68391166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018084720A Pending JP2019193459A (ja) | 2018-04-26 | 2018-04-26 | マルチレベルインバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019193459A (ja) |
-
2018
- 2018-04-26 JP JP2018084720A patent/JP2019193459A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3657661B1 (en) | Conversion circuit, control method, and power supply device | |
Nami et al. | Five level cross connected cell for cascaded converters | |
JP5085742B2 (ja) | 電力変換装置 | |
US9748848B2 (en) | Modular multilevel DC/DC converter for HVDC applications | |
US9036379B2 (en) | Power converter based on H-bridges | |
CN107210684B (zh) | 五电平拓扑单元及五电平逆变器 | |
EP3041127A1 (en) | Submodule topology for modular multi-level converter and application thereof | |
EP2816718B1 (en) | Multilevel power converter | |
US9106074B2 (en) | Multilevel power converter | |
KR20140146338A (ko) | 멀티레벨 인버터 | |
JPWO2007129469A1 (ja) | 電力変換装置 | |
JP2010288415A (ja) | 3レベル電力変換装置 | |
US20150343911A1 (en) | Power converters | |
JP2015035902A (ja) | マルチレベル電力変換装置 | |
JP5611684B2 (ja) | 電力変換装置 | |
CN109039046B (zh) | 一种模块化多电平换流器半全桥子模块的缓冲电路 | |
US9667166B2 (en) | Five-level converting device | |
JP2016100960A (ja) | 電力変換装置、太陽光発電システム、逆流電流防止方法、および逆流電流防止プログラム | |
US4549258A (en) | Inverter device using gate turn-off thyristors | |
CN112039360A (zh) | 一种具备故障电流阻断和自均压能力的mmc子模块 | |
JPH07312878A (ja) | 3レベルインバータのスナバ回路 | |
JP2016226223A (ja) | 7レベル電力変換器 | |
CN111133668A (zh) | 逆变器系统 | |
CN108604877B (zh) | 链式链路转换器的子模块 | |
JP2019193459A (ja) | マルチレベルインバータ |