JP2019193459A - マルチレベルインバータ - Google Patents

Abstract

【課題】スナバ回路内の放電抵抗の電力損失を低減し、インバータ効率を向上させたマルチレベルインバータを提供する。【解決手段】直流モジュール１０として、直流電圧源に接続される直流コンデンサＤＣＣ１，ＤＣＣ２の直列回路と、正極端Ｐ側のスナバ回路と、負極端Ｎ側のスナバ回路とを備え、相モジュール２０としてスイッチングデバイスＳ１〜Ｓ６を備えた３レベルインバータにおいて、例えばスイッチングデバイスＳ１，Ｓ２のオン状態からＳ１がオフされたモードにおいて、リアクトルＬ１、ダイオードＤ１を介してスナバコンデンサＣ１に蓄積されたエネルギーを、ダイオードＤ１１および放電抵抗Ｒ１を介して放電するとともに、ＤＣＣ１→Ｒ１→Ｄ１１→Ｃ１→Ｓ５の帰還ダイオード→Ｓ２の経路で負荷電流が転流することをダイオードＤ１１によって阻止する。【選択図】図１

Description

本発明は、マルチレベルインバータの半導体サージ電圧抑制回路に関する。

マルチレベルインバータの半導体素子の保護回路として、従来、例えば図７のように、リアクトル（Ｌ）、キャパシタ（Ｃ）、放電抵抗（Ｒ）、整流素子（Ｄ）により構成したＬＣＲＤ保護回路（スナバ回路）がある。

図７は特許文献１に記載の電圧型マルチレベル変換器の構成を示している。図７において、Ｃ１，Ｃ２は直流電圧源（図示省略）の正極端Ｐと負極端Ｎの間に直列に接続された第１、第２コンデンサである。

正極端Ｐと、第１および第２コンデンサＣ１，Ｃ２の共通接続点である出力端子Ｂの間には、電流変化率抑制リアクトルＬ１、帰還抵抗Ｒ１、ダイオードＤ３，Ｄ４、スナバコンデンサＣ５を備えたスナバ回路１ａが接続されている。

出力端子Ｂと負極端Ｎの間には、電流変化率抑制リアクトルＬ２、帰還抵抗Ｒ２、ダイオードＤ５，Ｄ６、スナバコンデンサＣ６を備えたスナバ回路１ｂが接続されている。

電流変化率抑制リアクトルＬ１およびダイオードＤ３の共通接続点である正極端子Ｐ’と、出力端子Ｂと、電流変化率抑制リアクトルＬ２およびダイオードＤ６の共通接続点である負極端子Ｎ’には相モジュール４が接続されている。

正極端子Ｐ’と負極端子Ｎ’の間には、スイッチングデバイスＳ１〜Ｓ６が順次直列に接続され、スイッチングデバイスＳ３，Ｓ４の共通接続点を出力端子Ａとしている。

スイッチングデバイスＳ１，Ｓ２の共通接続点とスイッチングデバイスＳ５，Ｓ６の共通接続点との間には、フライングキャパシタＣ３，Ｃ４が直列に接続されている。

スイッチングデバイスＳ２，Ｓ３の共通接続点とスイッチングデバイスＳ４，Ｓ５の共通接続点の間にはダイオードＤ１，Ｄ２が直列に接続され、前記出力端子ＢとダイオードＤ１，Ｄ２の共通接続点との間には、スイッチングデバイスＳ７，Ｓ８が互いに逆向きに直列に接続されている。

上記構成において、第１、第２コンデンサＣ１，Ｃ２の電圧が各々２Ｅ、フライングキャパシタＣ３，Ｃ４の電圧が各々Ｅのとき、スイッチングデバイスＳ１〜Ｓ８を所定スイッチングパターンに従ってオン、オフ制御することにより、出力端子Ａ−Ｂ間に５レベルの電圧２Ｅ，Ｅ，０，−Ｅ，−２Ｅが出力される。

スナバ回路１ａ，１ｂはスイッチングデバイスＳ１〜Ｓ８のスイッチング切替時に発生するサージ電圧を抑制する機能を持つ。

また、図７のＬＣＲＤ保護回路（スナバ回路１ａ，１ｂ）を３レベルインバータに適用した回路例を図８に示す。図８において、ＤＣＣ１，ＤＣＣ２は、直流電圧源（図示省略）の正極端Ｐと負極端Ｎの間に直列に接続された第１、第２直流コンデンサである。

正極端Ｐと、第１、第２直流コンデンサＤＣＣ１，ＤＣＣ２の共通接続点である中性点ＮＰの間には、リアクトルＬ１、ダイオードＤ１およびスナバコンデンサＣ１が順次直列に接続されている。

第１直流コンデンサＤＣＣ１およびリアクトルＬ１の共通接続点には放電抵抗Ｒ１の一端が接続され、放電抵抗Ｒ１の他端は、ダイオードＤ１およびスナバコンデンサＣ１の共通接続点に接続されている。

負極端Ｎと中性点ＮＰの間には、リアクトルＬ２、ダイオードＤ２およびスナバコンデンサＣ２が順次直列に接続されている。

第２直流コンデンサＤＣＣ２およびリアクトルＬ２の共通接続点には放電抵抗Ｒ２の一端が接続され、放電抵抗Ｒ２の他端は、ダイオードＤ２およびスナバコンデンサＣ２の共通接続点に接続されている。

これら第１、第２直流コンデンサＤＣＣ１，ＤＣＣ２、リアクトルＬ１，Ｌ２、放電抵抗Ｒ１，Ｒ２、ダイオードＤ１，Ｄ２およびスナバコンデンサＣ１，Ｃ２によって直流モジュール１０を構成している。

２０は、スイッチングデバイスＳ１〜Ｓ６を備えた相モジュールである。直流モジュール１０のリアクトルＬ１およびダイオードＤ１の共通接続点である正極出力端子と、リアクトルＬ２およびダイオードＤ２の共通接続点である負極出力端子の間には、スイッチングデバイスＳ１〜Ｓ４が順次直列に接続されている。

スイッチングデバイスＳ１，Ｓ２の共通接続点とスイッチングデバイスＳ３，Ｓ４の共通接続点の間には、スイッチングデバイスＳ５，Ｓ６が直列に接続されている。

スイッチングデバイスＳ５，Ｓ６の共通接続点は、スナバコンデンサＣ１，Ｃ２の共通接続点である中性点出力端子に接続され、スイッチングデバイスＳ２，Ｓ３の共通接続点を交流出力端子Ｏとしている。

相モジュール２０は図８では１相分のみを図示しているが、単相出力のインバータでは２個並列に設けられ、３相出力のインバータでは３個並列に設けられるものである。

尚、図８の回路では、第１、第２直流コンデンサＤＣＣ１，ＤＣＣ２の電圧を各々Ｅとしたときに交流出力端子Ｏに出力される電圧は、スイッチングデバイスＳ１，Ｓ２がオンの場合はＥ、スイッチングデバイスＳ５，Ｓ２がオン、又はスイッチングデバイスＳ６，Ｓ３がオンの場合は０、スイッチングデバイスＳ３，Ｓ４がオンの場合は−Ｅとなる。

図８の破線の矢印は負荷電流通流経路を示し、破線の丸印で示すスイッチングデバイスＳ１，Ｓ２がオン制御されることにより、第１直流コンデンサＤＣＣ１→リアクトルＬ１→スイッチングデバイスＳ１，Ｓ２→交流出力端子Ｏの経路で負荷電流が流れる。

次に図８のスイッチングデバイスＳ１がオフされた（スイッチングデバイスＳ２のみがオン状態）後は、図９の実線の矢印のように、第１直流コンデンサＤＣＣ１→リアクトルＬ１→ダイオードＤ１→スナバコンデンサＣ１→第１直流コンデンサＤＣＣ１の経路で充電電流が流れてスナバコンデンサＣ１の電位が上昇する。

このとき、スイッチングデバイスＳ１のターンオフ時のサージ電圧に起因するエネルギーがスナバコンデンサＣ１に蓄えられる。

次に、スナバコンデンサＣ１の電位上昇後は図１０の実線の矢印のように、スナバコンデンサＣ１→放電抵抗Ｒ１→第１直流コンデンサＤＣＣ１→スナバコンデンサＣ１の経路で電流が流れて、スナバコンデンサＣ１の充電エネルギーが放電抵抗Ｒ１によって徐々に放電される。

図８〜図１０に示す動作によってスイッチングデバイス（Ｓ１）の遮断時に発生するサージ電圧を抑制することができる。図９、図１０の動作タイミングは第１直流コンデンサＤＣＣ１と放電抵抗Ｒ１の時定数により決まる設計要素である。

これらの動作は第２直流コンデンサＤＣＣ２側のスナバ回路（ＬＣＲＤ保護回路）についても同様となる。

尚、上記のスナバ回路（ＬＣＲＤ保護回路）は、共通の直流バスラインを持つマルチレベルインバータ全てに適用可能であり、また、相モジュールが図８〜図１０の相モジュール２０以外の構成を持つインバータに対しても適用できる。

特開２０１５−４２０４４号公報

図８の回路において、例えば第１直流コンデンサＤＣＣ１側のＬＣＲＤ回路（リアクトルＬ１、スナバコンデンサＣ１、放電抵抗Ｒ１、ダイオードＤ１から成るスナバ回路）では、転流動作の際に、負荷電流もスナバコンデンサＣ１および放電抵抗Ｒ１を通るため、放電抵抗Ｒ１が大型化してしまうという問題点がある。

図８のスイッチングデバイスＳ１遮断後の負荷電流の転流の様子を図１１とともに説明する。図１１（ａ）は、図８と同様にスイッチングデバイスＳ１，Ｓ２がオンされており、破線の矢印のようにリアクトルＬ１、スイッチングデバイスＳ１，Ｓ２を介して負荷電流が流れている。

次に、スイッチングデバイスＳ１が遮断されると、負荷電流は図１１（ｂ）の破線の矢印のように、放電抵抗Ｒ１、スナバコンデンサＣ１、スイッチングデバイスＳ５の帰還ダイオードおよびスイッチングデバイスＳ２を介して流れる。

この負荷電流が放電抵抗Ｒ１、スナバコンデンサＣ１に流れることによって、放電抵抗Ｒ１の電力損失が、本来サージ電圧抑制機能に必要とされるものよりも大きくなり、またスナバコンデンサＣ１の電圧上昇量も大きくなる。

放電抵抗Ｒ１の電力損失が大きくなることは、インバータの効率低下をもたらす。

さらに、放電抵抗Ｒ１の過熱やスナバコンデンサＣ１の過電圧破壊を防ぐために、放電抵抗Ｒ１、スナバコンデンサＣ１には定格消費電力や定格電圧が大きい部品（すなわち寸法の大きい部品）を適用する必要がある。これにより、インバータが大型化する。

尚、第２直流コンデンサ側のスナバ回路の放電抵抗Ｒ２、スナバコンデンサＣ２にも前記と同様の原理で負荷電流が流れ、前記と同様の問題が発生する。

本発明は、上記課題を解決するものであり、その目的は、スナバ回路内の放電抵抗の電力損失を低減し、インバータ効率を向上させたマルチレベルインバータを提供することにある。

上記課題を解決するための請求項１に記載のマルチレベルインバータは、
各相共通の直流モジュールと、各相（２相以上）の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベルインバータであって、
前記直流モジュールは、
２個直列接続された第１，第２直流コンデンサと、
前記第１直流コンデンサの正極端と第１および第２直流コンデンサの共通接続点との間に順次直列に接続された第１リアクトル、第１ダイオードおよび第１スナバコンデンサと、一端が第１直流コンデンサの正極端および第１リアクトルの共通接続点に接続された第１放電抵抗と、アノードが第１ダイオードおよび第１スナバコンデンサの共通接続点に接続され、カソードが第１放電抵抗の他端に接続された第２ダイオードと、
前記第２直流コンデンサの負極端と第１および第２直流コンデンサの共通接続点との間に順次直列に接続された第２リアクトル、第３ダイオードおよび第２スナバコンデンサと、一端が第２直流コンデンサの負極端および第２リアクトルの共通接続点に接続された第２放電抵抗と、カソードが第３ダイオードおよび第２スナバコンデンサの共通接続点に接続され、アノードが第２放電抵抗の他端に接続された第４ダイオードと、を有し、
前記各相の相モジュールは、
複数のスイッチングデバイスを有し、
前記第１リアクトルおよび第１ダイオードの共通接続点である正極出力端子と、前記第１スナバコンデンサおよび第２スナバコンデンサの共通接続点である中性点出力端子と、前記第２リアクトルおよび第３ダイオードの共通接続点である負極出力端子とに各々接続されていることを特徴とする。

請求項２に記載のマルチレベルインバータは、請求項１において、
前記各相の相モジュールは、
前記直流モジュールの正極出力端子と負極出力端子の間に順次直列に接続された第１〜第４スイッチングデバイスと、第１および第２スイッチングデバイスの共通接続点と第３および第４スイッチングデバイスの共通接続点との間に直列に接続された第５，第６スイッチングデバイスとを有し、
第５および第６スイッチングデバイスの共通接続点を前記中性点出力端子に接続し、第２および第３スイッチングデバイスの共通接続点を交流出力端子としたことを特徴とする。

請求項３に記載のマルチレベルインバータは、請求項１又は２において、
前記第１放電抵抗、第２放電抵抗に代えて第３リアクトル、第４リアクトルを各々接続したことを特徴とする。

請求項４に記載のマルチレベルインバータは、請求項３において、
前記第１および第３リアクトルを近接して単一部品とし、前記第２および第４リアクトルを近接して単一部品としたことを特徴とする。

請求項５に記載のマルチレベルインバータは、
各相共通の直流モジュールと、各相（２相以上）の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベルインバータであって、
前記直流モジュールは、
２個直列接続された第１，第２直流コンデンサと、
前記第１直流コンデンサの正極端に一端が接続された第１半導体デバイスと、
前記第１直流コンデンサの負極端に一端が接続された第４半導体デバイスと、
前記第１半導体デバイスの他端と前記第４半導体デバイスの他端との間に接続された第１フライングキャパシタと、
前記第１半導体デバイスと前記第１フライングキャパシタの共通接続点と前記第４半導体デバイスと前記第１フライングキャパシタの共通接続点との間に直列に接続された第２，第３半導体デバイスと、
前記第２直流コンデンサの正極端に一端が接続された第５半導体デバイスと、
前記第２直流コンデンサの負極端に一端が接続された第８半導体デバイスと、
前記第５半導体デバイスの他端と前記第８半導体デバイスの他端との間に接続された第２フライングキャパシタと、
前記第５半導体デバイスと前記第２フライングキャパシタの共通接続点と前記第８半導体デバイスと前記第２フライングキャパシタの共通接続点との間に直列に接続された第６，第７半導体デバイスと、
前記第１直流コンデンサおよび第１半導体デバイスの共通接続点と第１直流コンデンサおよび第４半導体デバイスの共通接続点との間に順次直列に接続された第１リアクトル、第１ダイオード、第１スナバコンデンサ、第２ダイオードおよび第２スナバコンデンサと、
前記第２および第３半導体デバイスの共通接続点と第１スナバコンデンサおよび第２ダイオードの共通接続点との間に接続された第２リアクトルと、
一端が前記第１直流コンデンサおよび第１半導体デバイスの共通接続点に接続された第１放電抵抗と、
アノードが前記第１ダイオードおよび第１スナバコンデンサの共通接続点に接続され、カソードが前記第１放電抵抗の他端に接続された第３ダイオードと、
一端が前記第２および第３半導体デバイスの共通接続点に接続された第２放電抵抗と、
アノードが前記第２ダイオードおよび第２スナバコンデンサの共通接続点に接続され、カソードが前記第２放電抵抗の他端に接続された第４ダイオードと、
前記第２直流コンデンサおよび第８半導体デバイスの共通接続点と第２直流コンデンサおよび第５半導体デバイスの共通接続点との間に順次直列に接続された第３リアクトル、第５ダイオード、第３スナバコンデンサ、第６ダイオードおよび第４スナバコンデンサと、
前記第６および第７半導体デバイスの共通接続点と第３スナバコンデンサおよび第６ダイオードの共通接続点との間に接続された第４リアクトルと、
一端が前記第２直流コンデンサおよび第８半導体デバイスの共通接続点に接続された第３放電抵抗と、
カソードが前記第５ダイオードおよび第３スナバコンデンサの共通接続点に接続され、アノードが前記第３放電抵抗の他端に接続された第７ダイオードと、
一端が前記第６および第７半導体デバイスの共通接続点に接続された第４放電抵抗と、
カソードが前記第６ダイオードおよび第４スナバコンデンサの共通接続点に接続され、アノードが前記第４放電抵抗の他端に接続された第８ダイオードと、を有し、
前記各相の相モジュールは、
複数のスイッチングデバイスを有し、
前記第１リアクトルおよび第１ダイオードの共通接続点である第１出力端子と、前記第１スナバコンデンサおよび第２スナバコンデンサの共通接続点である第２出力端子と、前記第２および第４スナバコンデンサの共通接続点である第３出力端子と、前記第６ダイオードおよび第３スナバコンデンサの共通接続点である第４出力端子と、前記第５ダイオードおよび第３リアクトルの共通接続点である第５出力端子とに各々接続されていることを特徴とする。

請求項６に記載のマルチレベルインバータは、請求項５において、
前記各相の相モジュールは、前記第１出力端子と第２出力端子の間に直列に接続された第１，第２スイッチングデバイスと、
前記第４出力端子と第５出力端子の間に直列に接続された第９，第１０スイッチングデバイスと、
前記第１，第２スイッチングデバイスの共通接続点と前記第９，第１０スイッチングデバイスの共通接続点との間に順次直列に接続された第３，第４，第６，第８スイッチングデバイスと、
前記第３，第４スイッチングデバイスの共通接続点と前記第６，第８スイッチングデバイスの共通接続点との間に直列に接続された第１１，第１３スイッチングデバイスとを有し、
前記第１１および第１３スイッチングデバイスの共通接続点を前記第３出力端子に接続し、前記第４および第６スイッチングデバイスの共通接続点を交流出力端子としたことを特徴とする。

請求項７に記載のマルチレベルインバータは、請求項５又は６において、
前記第１〜第４放電抵抗に代えて第５〜第８リアクトルを各々接続したことを特徴とする。

請求項８に記載のマルチレベルインバータは、請求項７において、
前記第１および第５リアクトルを近接して単一部品とし、前記第２および第６リアクトルを近接して単一部品とし、前記第３および第７リアクトルを近接して単一部品とし、前記第４および第８リアクトルを近接して単一部品としたことを特徴とする。

（１）請求項１〜８に記載の発明によれば、スナバ回路内の放電抵抗への負荷電流の転流が防止され、放電抵抗の電力損失を低減することができる。このため、インバータの効率が向上し、さらに放電抵抗、スナバコンデンサに定格消費電力や定格電圧の大きい部品を適用する必要が無いため、インバータの大型化を防止することができる。
（２）請求項３、７に記載の発明によれば、放電抵抗を用いる場合に比べて、放電抵抗で熱エネルギー変換するエネルギー分を直流コンデンサに戻すことができ、放電抵抗による損失発生を無くすことができる。
（３）請求項４、８に記載の発明によれば、２つのリアクトルを単一部品とすることで、インバータの部品点数を減らすことができる。

実施例１において、本発明を３レベルインバータに適用したインバータの回路構成図。 実施例１において、本発明を５レベルインバータに適用したインバータの回路構成図。 図２のインバータにおけるスイッチングパターンを示す図。 実施例２における、３レベルインバータの回路構成図。 実施例２における、５レベルインバータの回路構成図。 実施例２における変形例を示す要部回路図。 従来のインバータにおけるＬＣＲＤ保護回路の一例を示す回路図。 従来の３レベルインバータにおける負荷電流通流時の電流経路を示す回路図。 図８の回路のスイッチングデバイスＳ１遮断後の電流経路を示す回路図。 図８の回路のスナバコンデンサＣ１の蓄積エネルギー放電経路を示す回路図。 図８の回路における負荷電流転流の様子を表し、（ａ）は転流前を示す回路図、（ｂ）は転流後を示す回路図。

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。

本実施形態例では、スナバ回路の転流ルートを形成する放電抵抗とスナバコンデンサに直列に、且つ負荷電流のスナバ回路への転流を妨げる方向にダイオードを追加することで、負荷電流がスナバ回路へ転流する問題を解決した。

図１は、図８のように構成された３レベルインバータに本発明を適用した実施例の回路図である。図１において図８と異なる点は、ダイオードＤ１およびスナバコンデンサＣ１の共通接続点にダイオードＤ１１のアノードを接続し、ダイオードＤ１１のカソードを放電抵抗Ｒ１に接続し、ダイオードＤ２およびスナバコンデンサＣ２の共通接続点にダイオードＤ２２のカソードを接続し、ダイオードＤ２２のアノードを放電抵抗Ｒ２に接続した点にあり、その他の部分は図８と同一に構成されている。

第１直流コンデンサＤＣＣ１側のスナバ回路は、リアクトルＬ１（第１リアクトル）、スナバコンデンサＣ１（第１スナバコンデンサ）、放電抵抗Ｒ１（第１放電抵抗）、ダイオードＤ１（第１ダイオード）およびダイオードＤ１１（第２ダイオード）で構成され、
第２直流コンデンサＤＣＣ２側のスナバ回路は、リアクトルＬ２（第２リアクトル）、スナバコンデンサＣ２（第２スナバコンデンサ）、放電抵抗Ｒ２（第２放電抵抗）、ダイオードＤ２（第３ダイオード）およびダイオードＤ２２（第４ダイオード）で構成される。

図１の回路において、例えばスイッチングデバイスＳ１，Ｓ２をオン制御すると、図８の場合と同様に第１直流コンデンサＤＣＣ１→リアクトルＬ１→スイッチングデバイスＳ１→スイッチングデバイスＳ２→交流出力端子Ｏの経路で負荷電流が流れる。

次にスイッチングデバイスＳ１をオフさせると、図９の場合と同様に第１直流コンデンサＤＣＣ１→リアクトルＬ１→ダイオードＤ１→スナバコンデンサＣ１→第１直流コンデンサＤＣＣ１の経路でスナバコンデンサＣ１の充電電流が流れ、スナバコンデンサＣ１の電位が上昇する。

スナバコンデンサＣ１の電位上昇が完了した後は、スナバコンデンサＣ１→ダイオードＤ１１→放電抵抗Ｒ１→第１直流コンデンサＤＣＣ１→スナバコンデンサＣ１の経路でスナバコンデンサＣ１の蓄積エネルギーが放電される。

この際、負荷電流のスナバ回路への転流を妨げる方向にダイオードＤ１１が接続されているため、第１直流コンデンサＤＣＣ１から放電抵抗Ｒ１、ダイオードＤ１１、スナバコンデンサＣ１、スイッチングデバイスＳ５の帰還ダイオードおよびスイッチングデバイスＳ２を介して負荷電流が転流することはない。

上記動作は、第２直流コンデンサＤＣＣ２側のスナバ回路においても同様となる。

図１の回路構成によれば、スナバ回路中の放電抵抗Ｒ１，Ｒ２とスナバコンデンサＣ１，Ｃ２は、サージ電圧抑制機能に必要な責務のみ考えればよい。このため、放電抵抗Ｒ１，Ｒ２の電力損失を低減することができ、負荷電流の転流により発生する放電抵抗の消費電力の増加とスナバコンデンサＣ１，Ｃ２の電圧上昇の両者に伴う装置の大型化を防ぐことができる。

尚、図１では相モジュール２０を１相分のみ記載しており、単相出力のインバータでは同じ回路構成の相モジュールが２並列接続され、３相出力のインバータでは同じ回路構成の相モジュールが３並列接続される。

この場合、直流モジュール１０における、リアクトルＬ１およびダイオードＤ１の共通接続点である正極出力端子と、スナバコンデンサＣ１およびＣ２の共通接続点である中性点出力端子と、リアクトルＬ２およびダイオードＤ２の共通接続点である負極出力端子とが、複数の相モジュール（２０）の共通端子となる。

本発明は直流バスラインを持つマルチレベルインバータ全てに適用することができ、例えば図２に示す５レベルインバータに適用することができる。

図２の５レベルインバータは、直流モジュール３０と相モジュール４０と、を備える。図２では相モジュール４０を一相分のみ示しているが、相モジュール４０は２相以上とする。

直流モジュール３０は、直流電圧源（図示省略）の正極端Ｐと負極端Ｎの間に直列に接続された第１，第２直流コンデンサＤＣＰ，ＤＣＮと、２つの第１，第２フライングキャパシタＦＣＰ，ＦＣＮと、８つの第１〜第８半導体デバイスＳａ，Ｓｂ，Ｓｃ，Ｓｄ，Ｓｅ，Ｓｆ，Ｓｇ，Ｓｈと、を有する。

また、相モジュール４０は１４個の第１〜第１３スイッチングデバイスＳ１，Ｓ２，Ｓ３，Ｓ４ａ，Ｓ４ｂ，Ｓ６ａ，Ｓ６ｂ，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１ａ，Ｓ１１ｂ，Ｓ１３ａ，Ｓ１３ｂを有する。

直流モジュール３０の第１直流コンデンサＤＣＰの正極端には第１半導体デバイスＳａの一端が接続され、第１直流コンデンサＤＣＰの負極端には第４半導体デバイスＳｄの一端が接続されている。第１半導体デバイスＳａの他端と第４半導体デバイスＳｄの他端との間には第１フライングキャパシタＦＣＰが接続されている。第１半導体デバイスＳａおよび第１フライングキャパシタＦＣＰの共通接続点と、第４半導体デバイスＳｄおよび第１フライングキャパシタＦＣＰの共通接続点との間には、第２，第３半導体デバイスＳｂ，Ｓｃが直列に接続されている。

第２直流コンデンサＤＣＮの正極端には第５半導体デバイスＳｅの一端が接続され、第２直流コンデンサＤＣＮの負極端には第８半導体デバイスＳｈの一端が接続されている。第５半導体デバイスＳｅの他端と第８半導体デバイスＳｈの他端との間には第２フライングキャパシタＦＣＮが接続されている。第５半導体デバイスＳｅおよび第２フライングキャパシタＦＣＮの共通接続点と、第８半導体デバイスＳｈおよび第２フライングキャパシタＦＣＮの共通接続点との間には第６，第７半導体デバイスＳｆ，Ｓｇが直列に接続されている。

前記第１直流コンデンサＤＣＰおよび第１半導体デバイスＳａの共通接続点と第１直流コンデンサＤＣＰおよび第４半導体デバイスＳｄの共通接続点との間には、第１リアクトルＬ１、第１ダイオードＤ１、第１スナバコンデンサＣ１、第２ダイオードＤ２および第２スナバコンデンサＣ２が順次直列に接続されている。

前記第２および第３半導体デバイスＳｂ，Ｓｃの共通接続点と第１スナバコンデンサＣ１および第２ダイオードＤ２の共通接続点との間には第２リアクトルＬ２が接続されている。

第１直流コンデンサＤＣＰおよび第１半導体デバイスＳａの共通接続点には第１放電抵抗Ｒ１の一端が接続されている。

前記第１ダイオードＤ１および第１スナバコンデンサＣ１の共通接続点には第３ダイオードＤ３のアノードが接続され、第３ダイオードＤ３のカソードは前記第１放電抵抗Ｒ１の他端に接続されている。

前記第２および第３半導体デバイスＳｂ，Ｓｃの共通接続点には第２放電抵抗Ｒ２の一端が接続されている。

前記第２ダイオードＤ２および第２スナバコンデンサＣ２の共通接続点には第４ダイオードＤ４のアノードが接続され、第４ダイオードＤ４のカソードは前記第２放電抵抗Ｒ２の他端に接続されている。

前記第２直流コンデンサＤＣＮおよび第８半導体デバイスＳｈの共通接続点と第２直流コンデンサＤＣＮおよび第５半導体デバイスＳｅの共通接続点との間には、第３リアクトルＬ３、第５ダイオードＤ５、第３スナバコンデンサＣ３、第６ダイオードＤ６および第４スナバコンデンサＣ４が順次直列に接続されている。

前記第６および第７半導体デバイスＳｆ，Ｓｇの共通接続点と第３スナバコンデンサＣ３および第６ダイオードＤ６の共通接続点との間には第４リアクトルＬ４が接続されている。

第２直流コンデンサＤＣＮおよび第８半導体デバイスＳｈの共通接続点には第３放電抵抗Ｒ３の一端が接続されている。

前記第５ダイオードＤ５および第３スナバコンデンサＣ３の共通接続点には第７ダイオードＤ７のカソードが接続され、第７ダイオードＤ７のアノードは前記第３放電抵抗Ｒ３の他端に接続されている。

前記第６および第７半導体デバイスＳｆ，Ｓｇの共通接続点には第４放電抵抗Ｒ４の一端が接続されている。

前記第６ダイオードＤ６および第４スナバコンデンサＣ４の共通接続点には第８ダイオードＤ８のカソードが接続され、第８ダイオードＤ８のアノードは前記第４放電抵抗Ｒ４の他端に接続されている。

前記第１リアクトルＬ１、第１スナバコンデンサＣ１、第１放電抵抗Ｒ１および第１、第３ダイオードＤ１，Ｄ３によって第１、第２半導体デバイスＳａ，Ｓｂ側のスナバ回路が構成される。

前記第２リアクトルＬ２、第２スナバコンデンサＣ２、第２放電抵抗Ｒ２および第２、第４ダイオードＤ２，Ｄ４によって第３、第４半導体デバイスＳｃ，Ｓｄ側のスナバ回路が構成される。

前記第３リアクトルＬ３、第３スナバコンデンサＣ３、第３放電抵抗Ｒ３および第５、第７ダイオードＤ５，Ｄ７によって第７、第８半導体デバイスＳｇ，Ｓｈ側のスナバ回路が構成される。

前記第４リアクトルＬ４、第４スナバコンデンサＣ４、第４放電抵抗Ｒ４および第６、第８ダイオードＤ６，Ｄ８によって第５、第６半導体デバイスＳｅ，Ｓｆ側のスナバ回路が構成される。

前記第１リアクトルＬ１および第１ダイオードＤ１の共通接続点を第１出力端子とし、前記第２リアクトルＬ２および第２ダイオードＤ２の共通接続点を第２出力端子とし、前記第２スナバコンデンサＣ２および第４スナバコンデンサＣ４の共通接続点を第３出力端子とし、前記第４リアクトルＬ４、第６ダイオードＤ６および第３スナバコンデンサＣ３の共通接続点を第４出力端子とし、第３リアクトルＬ３および第５ダイオードＤ５の共通接続点を第５出力端子としている。

相モジュール４０において、第１リアクトルＬ１および第１ダイオードＤ１の共通接続点である第１出力端子と、第２リアクトルＬ２および第２ダイオードＤ２の共通接続点である第２出力端子の間には、第１，第２スイッチングデバイスＳ１，Ｓ２が直列に接続されている。

第６ダイオードＤ６、第４リアクトルＬ４および第３スナバコンデンサＣ３の共通接続点である第４出力端子と、第３リアクトルＬ３および第５ダイオードＤ５の共通接続点である第５出力端子の間には、第９，第１０スイッチングデバイスＳ９，Ｓ１０が直列に接続されている。

第１，第２スイッチングデバイスＳ１，Ｓ２の共通接続点と、第９，第１０スイッチングデバイスＳ９，Ｓ１０の共通接続点との間には、第３，第４，第６，第８スイッチングデバイスＳ３，Ｓ４ａ，Ｓ４ｂ，Ｓ６ａ，Ｓ６ｂ，Ｓ８が順次直列に接続されている。

第３，第４スイッチングデバイスＳ３，Ｓ４ａの共通接続点と、第６，第８スイッチングデバイスＳ６ｂ，Ｓ８の共通接続点との間には、第１１，第１３スイッチングデバイスＳ１１ａ，Ｓ１１ｂ，Ｓ１３ａ，Ｓ１３ｂが順次直列に接続されている。

第１１，第１３スイッチングデバイスＳ１１ｂ，Ｓ１３ａの共通接続点は、第２スナバコンデンサＣ２および第４スナバコンデンサＣ４の共通接続点である第３出力端子に接続されている。

第４，第６スイッチングデバイスＳ４ｂ，Ｓ６ａの共通接続点を出力端子Ｏとしている。

ここで、第１〜第８半導体デバイスＳａ〜Ｓｈ，第１〜第１３スイッチングデバイスＳ１〜Ｓ１３ｂはＩＧＢＴと逆並列に接続されたダイオードで構成されてものを例に挙げている。直流モジュール３０は第１，第２直流コンデンサＤＣＰ，ＤＣＮの電圧を２Ｅ［Ｖ］、第１，第２フライングキャパシタＦＣＰ，ＦＣＮの電圧をＥ［Ｖ］に保ち、相モジュール４０は直流モジュールの電位を選択することで５つの電位（＋２Ｅ，＋Ｅ，０，−Ｅ，−２Ｅ）を出力する。また、出力端子Ｏに流れる電流をＩとする。

図２の５レベルインバータにおける第１〜第８半導体デバイスＳａ〜Ｓｈ，第１〜第１３スイッチングデバイスＳ１〜Ｓ１３ｂのスイッチングパターンを表１および図３の上段に示す。

尚、図３では第１〜第８半導体デバイス側に設けられる各スナバ回路は図示省略している。

表１に示すように、これらのゲート信号（スイッチングデバイスのオンオフ信号）の組合せにより、５つの電位が出力端子Ｏから出力可能になる。ここで相モジュール４０の電圧出力指令値を［＋２Ｅ］，［＋Ｅ］，［ＮＰ］，［−Ｅ］，［−２Ｅ］とし、直流モジュール３０の電圧出力指令を［ＤＤ］，［ＣＤ］，［ＤＣ］，［ＣＣ］とする。

直流モジュール３０の電圧出力指令値の［Ｄ］は電流Ｉが正のときの第１フライングキャパシタＦＣＰもしくは第２フライングキャパシタＦＣＮの放電指令、［Ｃ］は第１フライングキャパシタＦＣＰもしくは第２フライングキャパシタＦＣＮの充電指令を意味する。

表１において、直流モジュール３０の電圧出力指令値の１つ目は第１フライングキャパシタＦＣＰの指令、２つ目は第２フライングキャパシタＦＣＮの指令である。たとえば、電圧出力指令値が［ＣＤ］の場合、第１フライングキャパシタＦＣＰは充電指令、第２フライングキャパシタＦＣＮは放電指令を意味する。また、表１中の１はゲートオン、０はゲートオフを意味する。第１〜第８半導体デバイスＳａ〜Ｓｈ，第１〜第１３スイッチングデバイスＳ１〜Ｓ１３ｂは、ゲートオン時にオン状態、ゲートオフ時にオフ状態となる。

相モジュール４０の出力電圧は正弦波に近似させる。よって、電圧出力指令値の遷移の条件は、［＋２Ｅ］←→［＋Ｅ］←→［ＮＰ］←→［−Ｅ］←→［−２Ｅ］となる。デッドタイム中の第１〜第１３スイッチングデバイスＳ１〜Ｓ１３ｂのスイッチングパターンを表２および図３の下段に示す。

表２において、［ＤＴ＋２］は［＋２Ｅ］と［＋Ｅ］間のデッドタイムのスイッチングパターンである。［ＤＴ＋１］は［＋Ｅ］と［ＮＰ］間のデッドタイムのスイッチングパターンである。［ＤＴ−１］は［ＮＰ］と［−Ｅ］間のデッドタイムのスイッチングパターンである。［ＤＴ−２］は［−Ｅ］と［−２Ｅ］間のデッドタイムのスイッチングパターンである。

よって、デッドタイム中のスイッチングパターンを含めると、スイッチングパターンの遷移の条件は、［＋２Ｅ］←→［ＤＴ＋２］←→［＋Ｅ］←→［ＤＴ＋１］←→［ＮＰ］←→［ＤＴ−１］←→［−Ｅ］←→［ＤＴ−２］←→［−２Ｅ］となる。

尚、図２では、スイッチングデバイスの耐電圧の関係で、第４スイッチングデバイスＳ４ａ，Ｓ４ｂを直列接続している。第６スイッチングデバイスＳ６ａ，Ｓ６ｂ、第１１スイッチングデバイスＳ１１ａ，Ｓ１１ｂ、第１３スイッチングデバイスＳ１３ａ，Ｓ１３ｂについても同様である。耐電圧の高いスイッチングデバイスを用いれば、直列接続された２つのスイッチングデバイスを１つにまとめてもよい。

図２の回路において、例えば第１リアクトルＬ１、第１スナバコンデンサＣ１、第１放電抵抗Ｒ１および第１、第３ダイオードＤ１，Ｄ３から成るスナバ回路の動作は次のとおりである。

例えば交流出力端子Ｏに＋２Ｅを出力するモードでは、表１のようにオン制御されたスイッチングデバイスＳ１，Ｓ３，Ｓ４ａ，Ｓ４ｂを介して負荷電流が流れる。

次に、＋２Ｅと＋Ｅ間のデッドタイム中のスイッチングパターン（表２、図３のＤＴ＋２）のようにスイッチングデバイスＳ１がオンからオフに制御された場合、第１リアクトルＬ１、第１ダイオードＤ１を介して第１スナバコンデンサＣ１に電流が流れて、第１スナバコンデンサＣ１の電位が上昇する。

第１スナバコンデンサＣ１の電位上昇後は、第１スナバコンデンサＣ１から第３ダイオードＤ３および第１放電抵抗Ｒ１を介して第１スナバコンデンサＣ１の蓄積エネルギーが放電される。

この際、負荷電流のスナバ回路への転流を妨げる方向に第３ダイオードＤ３が接続されているため、第１放電抵抗Ｒ１、第３ダイオードＤ３、第１スナバコンデンサＣ１、第２スイッチングデバイスＳ２の帰還ダイオードおよびスイッチングデバイスＳ３，Ｓ４ａ，Ｓ４ｂを介して負荷電流が転流することはない。

上記動作は図２の他のスナバ回路においても同様となる。

図２の回路構成によれば、スナバ回路中の第１〜第４放電抵抗Ｒ１〜Ｒ４と第１〜第４スナバコンデンサＣ１〜Ｃ４は、サージ電圧抑制機能に必要な責務のみ考えればよい。このため、第１〜第４放電抵抗Ｒ１〜Ｒ４の電力損失を低減することができ、負荷電流の転流により発生する放電抵抗の消費電力の増加と第１〜第４スナバコンデンサＣ１〜Ｃ４の電圧上昇の両者に伴う装置の大型化を防ぐことができる。

尚、図２では相モジュール４０を１相分のみ記載しており、単相出力のインバータでは同じ回路構成の相モジュールが２並列接続され、３相出力のインバータでは同じ回路構成の相モジュールが３並列接続される。

すなわちインバータの出力相数Ｎに応じて相モジュールがＮ並列接続される。

この場合、前記第１リアクトルＬ１および第１ダイオードＤ１の共通接続点である第１出力端子と、前記第２リアクトルＬ２および第２ダイオードＤ２の共通接続点である第２出力端子と、前記第２スナバコンデンサＣ２および第４スナバコンデンサＣ４の共通接続点である第３出力端子と、前記第４リアクトルＬ４、第６ダイオードＤ６および第３スナバコンデンサＣ３の共通接続点である第４出力端子と、第３リアクトルＬ３および第５ダイオードＤ５の共通接続点である第５出力端子と、が複数の相モジュール（４０）の共通端子となる。

図１、図２で示したスナバ回路の保護機能は、スナバコンデンサ（図１ではＣ１，Ｃ２、図２ではＣ１〜Ｃ４）に蓄えたエネルギーを放電抵抗（図１ではＲ１，Ｒ２、図２ではＲ１〜Ｒ４）によって損失（熱エネルギー）に変換することで構成している。

実施例１のようにダイオード（図１ではＤ１１，Ｄ２２、図２ではＤ３，Ｄ４，Ｄ７，Ｄ８）を追加することにより、放電時に正負の極性を持つ共振電流が連続して流れることがなくなるため、スナバ回路中の放電抵抗はリアクトルで代替可能である。

このように放電抵抗に代えてリアクトルを用いた回路構成とすることで、抵抗で熱エネルギーに変換するエネルギー分を第１、第２直流コンデンサに戻すことができ、抵抗による損失発生を無くすことができる。

図４は、本実施例２を図１の３レベルインバータに適用した回路図である。図４において図１と異なる点は、第１、第２放電抵抗Ｒ１，Ｒ２に代えて第３、第４リアクトルＬ３，Ｌ４を各々接続した点にあり、その他の部分は図１と同一に構成されている。

図５は、本実施例２を図２の５レベルインバータに適用した回路図である。図５において図２と異なる点は、第１〜第４放電抵抗Ｒ１〜Ｒ４に代えて第５〜第８リアクトルＬ５〜Ｌ８を各々接続した点にあり、その他の部分は図２と同一に構成されている。

また、図４、図５のように放電抵抗をリアクトルで代替した場合、各スナバ回路の２つのリアクトルには同時に電流は流れない。例えば図４では、リアクトルＬ１，Ｌ３には同時に電流は流れず、リアクトルＬ２，Ｌ４には同時に電流は流れない。

図５では、リアクトルＬ１，Ｌ５には同時に電流は流れず、リアクトルＬ２，Ｌ６には同時に電流は流れず、リアクトルＬ３，Ｌ７には同時に電流は流れず、リアクトルＬ４，Ｌ８には同時に電流は流れない。

したがって、前記２つのリアクトルは互いの相互誘導の影響を受けないため、２つのリアクトルを近接させても問題はなく、また２つのリアクトルの共通接続端は同電位となる。

このため、前記２つのリアクトルは図６のような３端子の単一部品とすることが可能であり、このように構成することによりインバータの部品点数を減らすことが可能となる。

図６は、２つのリアクトルＬａとＬｂを３端子の単一部品とした回路図を示し、リアクトルＬａは、図４の３インバータの場合はリアクトルＬ１又はＬ２に相当し、リアクトルＬｂは、リアクトルＬ３又はＬ４に相当する。

また図５の５レベルインバータの場合は、リアクトルＬａはリアクトルＬ１又はＬ２又はＬ３又はＬ４に相当し、リアクトルＬｂはリアクトルＬ５又はＬ６又はＬ７又はＬ８に相当する。

したがって、図４の３レベルインバータでは、リアクトルＬ１，Ｌ３を近接させて単一部品とし、リアクトルＬ２，Ｌ４を近接させて単一部品とするものである。

また図５の５レベルインバータでは、リアクトルＬ１，Ｌ５を近接させて単一部品とし、リアクトルＬ２，Ｌ６を近接させて単一部品とし、リアクトルＬ３，Ｌ７を近接させて単一部品とし、リアクトルＬ４，Ｌ８を近接させて単一部品とするものである。

以上のように実施例２によれば、放電抵抗を用いる場合に比べて、放電抵抗で熱エネルギー変換するエネルギー分を直流コンデンサに戻すことができ、放電抵抗による損失発生を無くすことができる。

また、２つのリアクトルを単一部品とすることで、インバータの部品点数を減らすことができる。

１０、３０…直流モジュール
２０、４０…相モジュール
ＤＣＣ１，ＤＣＰ…第１直流コンデンサ
ＤＣＣ２，ＤＣＮ…第２直流コンデンサ
Ｌ１〜Ｌ８…リアクトル
Ｃ１〜Ｃ４…スナバコンデンサ
Ｒ１〜Ｒ４…放電抵抗
Ｄ１〜Ｄ８，Ｄ１１，Ｄ２２…ダイオード
Ｓａ〜Ｓｈ…半導体デバイス
Ｓ１，Ｓ２，Ｓ３，Ｓ４ａ，Ｓ４ｂ，Ｓ６ａ，Ｓ６ｂ，Ｓ８，Ｓ９，Ｓ１０，Ｓ１１ａ，Ｓ１１ｂ，Ｓ１３ａ，Ｓ１３ｂ…スイッチングデバイス

Claims (8)

1. 各相共通の直流モジュールと、各相（２相以上）の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベルインバータであって、
   前記直流モジュールは、
   ２個直列接続された第１，第２直流コンデンサと、
   前記第１直流コンデンサの正極端と第１および第２直流コンデンサの共通接続点との間に順次直列に接続された第１リアクトル、第１ダイオードおよび第１スナバコンデンサと、一端が第１直流コンデンサの正極端および第１リアクトルの共通接続点に接続された第１放電抵抗と、アノードが第１ダイオードおよび第１スナバコンデンサの共通接続点に接続され、カソードが第１放電抵抗の他端に接続された第２ダイオードと、
   前記第２直流コンデンサの負極端と第１および第２直流コンデンサの共通接続点との間に順次直列に接続された第２リアクトル、第３ダイオードおよび第２スナバコンデンサと、一端が第２直流コンデンサの負極端および第２リアクトルの共通接続点に接続された第２放電抵抗と、カソードが第３ダイオードおよび第２スナバコンデンサの共通接続点に接続され、アノードが第２放電抵抗の他端に接続された第４ダイオードと、を有し、
   前記各相の相モジュールは、
   複数のスイッチングデバイスを有し、
   前記第１リアクトルおよび第１ダイオードの共通接続点である正極出力端子と、前記第１スナバコンデンサおよび第２スナバコンデンサの共通接続点である中性点出力端子と、前記第２リアクトルおよび第３ダイオードの共通接続点である負極出力端子とに各々接続されていることを特徴とするマルチレベルインバータ。
2. 前記各相の相モジュールは、
   前記直流モジュールの正極出力端子と負極出力端子の間に順次直列に接続された第１〜第４スイッチングデバイスと、第１および第２スイッチングデバイスの共通接続点と第３および第４スイッチングデバイスの共通接続点との間に直列に接続された第５，第６スイッチングデバイスとを有し、
   第５および第６スイッチングデバイスの共通接続点を前記中性点出力端子に接続し、第２および第３スイッチングデバイスの共通接続点を交流出力端子としたことを特徴とする請求項１に記載のマルチレベルインバータ。
3. 前記第１放電抵抗、第２放電抵抗に代えて第３リアクトル、第４リアクトルを各々接続したことを特徴とする請求項１又は２に記載のマルチレベルインバータ。
4. 前記第１および第３リアクトルを近接して単一部品とし、前記第２および第４リアクトルを近接して単一部品としたことを特徴とする請求項３に記載のマルチレベルインバータ。
5. 各相共通の直流モジュールと、各相（２相以上）の相モジュールと、を備え、直流電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベルインバータであって、
   前記直流モジュールは、
   ２個直列接続された第１，第２直流コンデンサと、
   前記第１直流コンデンサの正極端に一端が接続された第１半導体デバイスと、
   前記第１直流コンデンサの負極端に一端が接続された第４半導体デバイスと、
   前記第１半導体デバイスの他端と前記第４半導体デバイスの他端との間に接続された第１フライングキャパシタと、
   前記第１半導体デバイスと前記第１フライングキャパシタの共通接続点と前記第４半導体デバイスと前記第１フライングキャパシタの共通接続点との間に直列に接続された第２，第３半導体デバイスと、
   前記第２直流コンデンサの正極端に一端が接続された第５半導体デバイスと、
   前記第２直流コンデンサの負極端に一端が接続された第８半導体デバイスと、
   前記第５半導体デバイスの他端と前記第８半導体デバイスの他端との間に接続された第２フライングキャパシタと、
   前記第５半導体デバイスと前記第２フライングキャパシタの共通接続点と前記第８半導体デバイスと前記第２フライングキャパシタの共通接続点との間に直列に接続された第６，第７半導体デバイスと、
   前記第１直流コンデンサおよび第１半導体デバイスの共通接続点と第１直流コンデンサおよび第４半導体デバイスの共通接続点との間に順次直列に接続された第１リアクトル、第１ダイオード、第１スナバコンデンサ、第２ダイオードおよび第２スナバコンデンサと、
   前記第２および第３半導体デバイスの共通接続点と第１スナバコンデンサおよび第２ダイオードの共通接続点との間に接続された第２リアクトルと、
   一端が前記第１直流コンデンサおよび第１半導体デバイスの共通接続点に接続された第１放電抵抗と、
   アノードが前記第１ダイオードおよび第１スナバコンデンサの共通接続点に接続され、カソードが前記第１放電抵抗の他端に接続された第３ダイオードと、
   一端が前記第２および第３半導体デバイスの共通接続点に接続された第２放電抵抗と、
   アノードが前記第２ダイオードおよび第２スナバコンデンサの共通接続点に接続され、カソードが前記第２放電抵抗の他端に接続された第４ダイオードと、
   前記第２直流コンデンサおよび第８半導体デバイスの共通接続点と第２直流コンデンサおよび第５半導体デバイスの共通接続点との間に順次直列に接続された第３リアクトル、第５ダイオード、第３スナバコンデンサ、第６ダイオードおよび第４スナバコンデンサと、
   前記第６および第７半導体デバイスの共通接続点と第３スナバコンデンサおよび第６ダイオードの共通接続点との間に接続された第４リアクトルと、
   一端が前記第２直流コンデンサおよび第８半導体デバイスの共通接続点に接続された第３放電抵抗と、
   カソードが前記第５ダイオードおよび第３スナバコンデンサの共通接続点に接続され、アノードが前記第３放電抵抗の他端に接続された第７ダイオードと、
   一端が前記第６および第７半導体デバイスの共通接続点に接続された第４放電抵抗と、
   カソードが前記第６ダイオードおよび第４スナバコンデンサの共通接続点に接続され、アノードが前記第４放電抵抗の他端に接続された第８ダイオードと、を有し、
   前記各相の相モジュールは、
   複数のスイッチングデバイスを有し、
   前記第１リアクトルおよび第１ダイオードの共通接続点である第１出力端子と、前記第１スナバコンデンサおよび第２スナバコンデンサの共通接続点である第２出力端子と、前記第２および第４スナバコンデンサの共通接続点である第３出力端子と、前記第６ダイオードおよび第３スナバコンデンサの共通接続点である第４出力端子と、前記第５ダイオードおよび第３リアクトルの共通接続点である第５出力端子とに各々接続されていることを特徴とするマルチレベルインバータ。
6. 前記各相の相モジュールは、前記第１出力端子と第２出力端子の間に直列に接続された第１，第２スイッチングデバイスと、
   前記第４出力端子と第５出力端子の間に直列に接続された第９，第１０スイッチングデバイスと、
   前記第１，第２スイッチングデバイスの共通接続点と前記第９，第１０スイッチングデバイスの共通接続点との間に順次直列に接続された第３，第４，第６，第８スイッチングデバイスと、
   前記第３，第４スイッチングデバイスの共通接続点と前記第６，第８スイッチングデバイスの共通接続点との間に直列に接続された第１１，第１３スイッチングデバイスとを有し、
   前記第１１および第１３スイッチングデバイスの共通接続点を前記第３出力端子に接続し、前記第４および第６スイッチングデバイスの共通接続点を交流出力端子としたことを特徴とする請求項５に記載のマルチレベルインバータ。
7. 前記第１〜第４放電抵抗に代えて第５〜第８リアクトルを各々接続したことを特徴とする請求項５又は６に記載のマルチレベルインバータ。
8. 前記第１および第５リアクトルを近接して単一部品とし、前記第２および第６リアクトルを近接して単一部品とし、前記第３および第７リアクトルを近接して単一部品とし、前記第４および第８リアクトルを近接して単一部品としたことを特徴とする請求項７に記載のマルチレベルインバータ。

Images