JP2019186821A - 情報処理装置、情報処理方法、およびプログラム - Google Patents
情報処理装置、情報処理方法、およびプログラム Download PDFInfo
- Publication number
- JP2019186821A JP2019186821A JP2018077621A JP2018077621A JP2019186821A JP 2019186821 A JP2019186821 A JP 2019186821A JP 2018077621 A JP2018077621 A JP 2018077621A JP 2018077621 A JP2018077621 A JP 2018077621A JP 2019186821 A JP2019186821 A JP 2019186821A
- Authority
- JP
- Japan
- Prior art keywords
- compressed data
- data
- transmission data
- unit
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/60—General implementation details not specific to a particular type of compression
- H03M7/6064—Selection of Compressor
- H03M7/6082—Selection strategies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/60—General implementation details not specific to a particular type of compression
- H03M7/6064—Selection of Compressor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/60—General implementation details not specific to a particular type of compression
- H03M7/6047—Power optimization with respect to the encoder, decoder, storage or transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/04—Protocols for data compression, e.g. ROHC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/542—Event management; Broadcasting; Multicasting; Notifications
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Between Computers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】データの送信において情報処理装置の性能低下を防止すること。【解決手段】送信データを圧縮して圧縮データを生成し、前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかをネットワークに送信するかを判定し、前記判定の結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する。【選択図】図４
Description
本発明は、情報処理装置、情報処理方法、およびプログラムに関する。
ＣＰＵ（Central Processing Unit）で動作するソフトウェアでは不向きな処理をＧＰＵ（Graphics Processing Unit）やＦＰＧＡ（Field-Programmable Gate Array）等のハードウェア（ＨＷ）アクセラレータで行うことで、処理を高速化する技術がある。ＨＷアクセラレータは、ウェブ検索やクラウドサービスなど様々な分野で利用されている。
また、ＷＡＮ（Wide Area Network）広帯域化のためのＷＡＮ高速化技術が知られている。
ＷＡＮ高速化技術には、大きく分けて以下の２つのアプローチが取られている。
（１）トランスポート最適化：ＴＣＰ（Transmission Control Protocol）／ＵＤＰ（User Datagram Protocol）を改良し、遅延やパケットロスがある場合にもＷＡＮ帯域を有効活用可能する。
（２）データ最適化：送信データをＷＡＮに送る前に圧縮しておくことで、ＷＡＮ上を流れるデータ容量を削減し、実効帯域を向上させる。
（１）トランスポート最適化：ＴＣＰ（Transmission Control Protocol）／ＵＤＰ（User Datagram Protocol）を改良し、遅延やパケットロスがある場合にもＷＡＮ帯域を有効活用可能する。
（２）データ最適化：送信データをＷＡＮに送る前に圧縮しておくことで、ＷＡＮ上を流れるデータ容量を削減し、実効帯域を向上させる。
データ最適化は計算量が大きく、ＣＰＵで実行する場合にボトルネックになる。そのため、送信データの圧縮処理をＦＰＧＡで行うことで高速化している。
図１は、データ最適化によるＷＡＮ高速化技術の例を説明する図である。
図１では、送信システム１１のクライアント１２から受信システム２１のサーバ２３に送信データを送信する場合について説明する。
図１では、送信システム１１のクライアント１２から受信システム２１のサーバ２３に送信データを送信する場合について説明する。
送信システム１１は、クライアント１２およびＷＡＮ高速化部１３を有し、受信システム２１は、ＷＡＮ高速化部２２およびサーバ２３を有する。ＷＡＮ高速化部１３とＷＡＮ高速化部２２はＷＡＮ３１を介して接続されている。
クライアント１２からサーバ２３に送信データを送信する場合、クライアント１２は、ＷＡＮ高速化部１３に送信データを送信し、ＷＡＮ高速化部１３は、受信した送信データを圧縮して圧縮データを生成する。ＷＡＮ高速化部１３は、圧縮データをＷＡＮ３１を介してＷＡＮ高速化部２２に送信する。
ＷＡＮ高速化部２２は、受信した圧縮データを展開して送信データを復元する。ＷＡＮ高速化部２２は、送信データをサーバ２３に送信する。
このように、データ最適化によるＷＡＮ高速化技術では、圧縮データをＷＡＮへ送出することで、ＷＡＮの使用帯域を削減できる。
高負荷時等のストレージ装置に対するキャッシュ処理に起因して、スループットが低下する等の問題を解消する技術が知られている（例えば、特許文献１参照）。
情報処理装置がＦＰＧＡを用いて送信データの圧縮処理を行う場合、例えば、ＣＰＵとＦＰＧＡ間のバスが逼迫すると性能が低下する。例えば、データの圧縮率が低い場合にバスへの負荷が大きくなり性能が低下する場合がある。
１つの側面において、本発明は、データの送信処理において情報処理装置の性能低下の防止を目的とする。
実施の形態の情報処理装置は、ネットワークと接続し、処理回路と、処理部と、を備える。前記処理回路は、圧縮部と、判定部と、を有する。
前記圧縮部は、送信データを圧縮して圧縮データを生成する。
前記判定部は、前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する。
前記判定部は、前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する。
前記処理部は、前記判定部の判定結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する。
実施の形態の情報処理装置によれば、データの送信において情報処理装置の性能低下を防止できる。
以下、図面を参照しながら実施の形態について説明する。
最初に比較例のＷＡＮ高速化技術と問題点について説明する。
最初に比較例のＷＡＮ高速化技術と問題点について説明する。
図２Ａ〜２Ｆは、比較例の情報処理装置によるＷＡＮ高速化技術を説明する図である。
図２Ａ：情報処理装置５１は、ＣＰＵ５２、メインメモリ５３、ＨＤＤ（Hard Disk Drive）５４、ネットワークＩＦ（Interface）５５、ＦＰＧＡ５６、およびＤＤＲ（Double-Data-Rate Synchronous）メモリ５７を有する。
図２Ａ：情報処理装置５１は、ＣＰＵ５２、メインメモリ５３、ＨＤＤ（Hard Disk Drive）５４、ネットワークＩＦ（Interface）５５、ＦＰＧＡ５６、およびＤＤＲ（Double-Data-Rate Synchronous）メモリ５７を有する。
ＣＰＵ５２は、メモリバス６１を介してメインメモリ５３と接続されている。ＣＰＵ５２は、クライアントアプリ５８およびＷＡＮ高速化アプリ５９をメインメモリ５３を利用して実行する。ＣＰＵ５２、ＨＤＤ５４、ネットワークＩＦ５５、およびＦＰＧＡ５６は、バス６２（例えば、PCI Expressバス）を介して、互いに接続されている。ＦＰＧＡ５６は、バス６３を介してＤＤＲメモリ５７と接続されている。ネットワークＩＦ５５は、ＷＡＮと接続されている。また、送信データはＨＤＤ１３１に記憶されているとする。
クライアントアプリ５８は、送信データをＨＤＤ５４から読み出し、送信データと送信データの送信要求をＷＡＮ高速化アプリ５９に送信する。ＷＡＮ高速化アプリ５９は、送信データをメインメモリ５３に送信し、送信データをメインメモリ５３に記憶する。
図２Ｂ：ＷＡＮ高速化アプリ５９を実行するＣＰＵ５２は、送信データをＤＤＲメモリ５７へ転送する。詳細には、ＣＰＵ５２は、送信データをＦＰＧＡ５６に送信し、ＦＰＧＡ５６は送信データをＤＤＲメモリ５７に記憶する。
図２Ｃ：ＦＰＧＡ５６は、ＤＤＲメモリ５７から送信データを読み出し、送信データを圧縮して圧縮データを生成する。ＦＰＧＡ５６は、ＤＤＲメモリ５７に圧縮データを記憶する。
図２Ｄ：ＦＰＧＡ５６は、ＣＰＵ５２に処理完了を通知する。
図２Ｅ：ＷＡＮ高速化アプリ５９を実行するＣＰＵ５２は、ＤＤＲメモリ５７から圧縮データを読み出し、メインメモリ５３に記憶する。
図２Ｅ：ＷＡＮ高速化アプリ５９を実行するＣＰＵ５２は、ＤＤＲメモリ５７から圧縮データを読み出し、メインメモリ５３に記憶する。
図２Ｆ：ＷＡＮ高速化アプリ５９を実行するＣＰＵ５２は、メインメモリ５３から圧縮データを読み出し、圧縮データをネットワークＩＦ５５に送信する。ネットワークＩＦ５５は圧縮データをＷＡＮを介して送信先に送信する。
図３は、比較例の問題点を説明する図である。
情報処理装置５１において、ＦＰＧＡ５６とＤＤＲメモリ５７の間のバス６３またはＣＰＵ５２とＦＰＧＡ５６の間のバス６２が逼迫した際に性能が低下する。ＦＰＧＡ５６が高並列処理をする場合、ＦＰＧＡ５６内の演算機ごとのアクセスタイミングの揺れにより、一時的にバス６２、６３の負荷が大きくなる場合がある。それにより、情報処理装置５１の性能が低下する場合がある。
情報処理装置５１において、ＦＰＧＡ５６とＤＤＲメモリ５７の間のバス６３またはＣＰＵ５２とＦＰＧＡ５６の間のバス６２が逼迫した際に性能が低下する。ＦＰＧＡ５６が高並列処理をする場合、ＦＰＧＡ５６内の演算機ごとのアクセスタイミングの揺れにより、一時的にバス６２、６３の負荷が大きくなる場合がある。それにより、情報処理装置５１の性能が低下する場合がある。
また、データによって圧縮率は変動するが、圧縮率が低い場合は圧縮データのサイズが大きくなるためバス６２，６３への負担が増し、更なる性能低下に繋がる場合がある。
図４は実施の形態の情報処理装置の構成図である。
情報処理装置１０１は、ＣＰＵ１１１、メインメモリ１２１、ＨＤＤ１３１、ネットワークＩＦ１４１、ＦＰＧＡ１５１、およびＤＤＲメモリ１６１を有する。情報処理装置１０１は、例えば、サーバ等のコンピュータである。
情報処理装置１０１は、ＣＰＵ１１１、メインメモリ１２１、ＨＤＤ１３１、ネットワークＩＦ１４１、ＦＰＧＡ１５１、およびＤＤＲメモリ１６１を有する。情報処理装置１０１は、例えば、サーバ等のコンピュータである。
ＣＰＵ１１１は、メモリバス１７１を介してメインメモリ１２１と接続されている。ＣＰＵ１１１、ＨＤＤ１３１、ネットワークＩＦ１４１、およびＦＰＧＡ１５１は、バス１８１を介して、互いに接続されている。ＣＰＵ１１１は、処理部の一例である。
ＦＰＧＡ１５１は、スキップ判定部１５２、圧縮部１５３、およびバッファ１５４を有する。ＦＰＧＡ１５１は、バス１９１を介してＤＤＲメモリ１６１と接続されている。ＦＰＧＡ１５１は、再構成可能な集積回路であり、処理回路の一例である。スキップ判定部１５２は、判定部の一例である。スキップ判定部１５２および圧縮部１５３は、算出部の一例である。
ＨＤＤ１３１は、情報処理装置１０１で使用されるプログラムやデータ等を記憶する。ＨＤＤ１３１は、クライアントアプリ１３２およびＷＡＮ高速化アプリ１３３を記憶する。クライアントアプリ１３２は、送信データの送信要求を行うプログラムであり、ＷＡＮ高速化アプリ１３３は、送信要求に応じて、送信データまたは圧縮データをネットワークＩＦ１４１を介して送信先の装置に送信するプログラムである。
ＣＰＵ１１１は、メインメモリ１２１を利用してクライアントアプリ１３２を実行することにより、送信アプリ部として動作する。ＣＰＵ１１１は、メインメモリ１２１を利用してＷＡＮ高速化アプリ１３３を実行することにより、メイン処理部として動作する。
ネットワークＩＦ１４１は、ＷＡＮと接続し、通信に伴うデータ変換を行う通信インターフェースである。ＷＡＮは、ネットワークの一例である。
図５Ａ〜５Ｅは、実施の形態の送信処理を説明する図である。
図５Ａ〜５Ｅでは、圧縮データが送信されない場合、すなわち圧縮されていない送信データが送信される場合を説明する。
図５Ａ〜５Ｅでは、圧縮データが送信されない場合、すなわち圧縮されていない送信データが送信される場合を説明する。
図５Ａ：ＣＰＵ１１１は、クライアントアプリ１３２を実行することにより、送信アプリ部１１２として動作し、ＷＡＮ高速化アプリ１３３を実行することにより、メイン処理部１１３として動作する。また、送信データはＨＤＤ１３１に記憶されているとする。
送信アプリ部１１２は、送信データをＨＤＤ１３１から読み出し、送信データと送信データの送信要求をメイン処理部１１３に送信する。メイン処理部１１３は、送信データをメインメモリ１２１に送信し、送信データをメインメモリ１２１に記憶する。
図５Ｂ：ＣＰＵ１１１は、送信データをＤＤＲメモリ１６１へ転送する。詳細には、ＣＰＵ１１１は、送信データをＦＰＧＡ１５１に送信し、ＦＰＧＡ１５１は送信データをＤＤＲメモリ１６１に記憶する。
図５Ｃ：圧縮部１５３は、ＤＤＲメモリ１６１から送信データを読み出し、送信データを圧縮して圧縮データを生成する。圧縮部１５３は、圧縮データをバッファ１５４に書き込む。圧縮完了時に圧縮部１５３は、スキップ判定部１６２に圧縮率を送信する。
図５Ｄ：スキップ判定部１５２は、圧縮率に基づいて、送信データまたは圧縮データのいずれかを送信するか判定（スキップ判定）する。ここでは、圧縮率が悪く、圧縮データを送信しないと判定された、すなわち性能低下を起こすと判定されたとする。スキップ判定部１５２は、スキップ要求をＣＰＵ１１１と圧縮部１５３に送信する。
図５Ｅ：ＦＰＧＡ１５１は、圧縮データに対する残りの処理(圧縮データのＤＤＲメモリ１６１とＣＰＵ１１１への転送)をスキップする。ＣＰＵ１１１は、送信データをメインメモリ１２１から読み出してネットワークＩＦ１４１に送信する。
実施の形態の情報処理装置１０１によれば、性能低下が予測される場合に圧縮データのＤＤＲメモリ１６１やＣＰＵ１１１へ転送をスキップし、ＣＰＵ１１１から圧縮前のデータを送信する。このようにして、圧縮されにくいデータが入力された場合やバス性能が一時的に低下した場合に情報処理装置全体の性能が低下することを防ぐことができる。圧縮データのＤＤＲメモリ１６１やＣＰＵ１１１へ転送をスキップすることで、バス１８１，１９１の帯域を節約することが出来る。
図６は、実施の形態の圧縮データが送信される場合の送信処理のシーケンス図である。
上述のように、ＣＰＵ１１１は、クライアントアプリ１３２を実行することにより、送信アプリ部１１２として動作し、ＷＡＮ高速化アプリ１３３を実行することにより、メイン処理部１１３として動作する。
上述のように、ＣＰＵ１１１は、クライアントアプリ１３２を実行することにより、送信アプリ部１１２として動作し、ＷＡＮ高速化アプリ１３３を実行することにより、メイン処理部１１３として動作する。
ステップＳ５０１−ｉ（ｉ＝１〜３）において、送信アプリ部１１２は、送信データをＨＤＤ１３１から読み出し、送信データと送信データの送信要求をメイン処理部１１３に送信する。メイン処理部１１３は、送信データをメインメモリ１２１に送信し、送信データをメインメモリ１２１に記憶する。
ステップＳ５０２−ｉにおいて、メイン処理部１１３は、送信データをＦＰＧＡ１５１に送信し、ＦＰＧＡ１５１は送信データをＤＤＲメモリ１６１に記憶する。
ステップＳ５０３において、メイン処理部１１３は、送信データに対する圧縮処理のリクエストを圧縮部１５３に送信する。
ステップＳ５０４−ｉにおいて、圧縮部１５３は、圧縮処理のリクエストを受信し、ＤＤＲメモリ１６１から送信データを読み出し、送信データを圧縮して圧縮データを生成する。
ステップＳ５０５−ｉにおいて、圧縮部１５３は、圧縮データをバッファ１５４に記憶する。
ステップＳ５０６において、圧縮部１５３は、圧縮データのサイズと送信データのサイズの比率（以下、圧縮率と呼ぶ）を算出する。すなわち、「圧縮率＝圧縮データのサイズ／送信データのサイズ」である。圧縮率の値が小さいほど送信データをより小さく圧縮できていることを示す。圧縮部１５３は、圧縮データの利用可否の問い合わせと算出した圧縮率をスキップ判定部１５２に送信する。スキップ判定部１５２は、圧縮率に基づいて、送信データまたは圧縮データのいずれかを送信するか判定（スキップ判定）する。ここでは、圧縮データを送信すると判定された（ＯＫ）とする。尚、圧縮部１５３は、送信データのサイズと圧縮データのサイズをスキップ判定部１５２に送信し、スキップ判定部１５２が圧縮率を算出してもよい。
ステップＳ５０７において、スキップ判定部１５２は、圧縮データを送信することを示すＯＫ（圧縮データ転送要求）を圧縮部１５３に送信する。
ステップＳ５０８−ｉにおいて、圧縮部１５３は、圧縮データをＤＤＲメモリ１６１に送信する指示をバッファ１５４に送信する。
ステップＳ５０９−ｉにおいて、バッファ１５４は、記憶している圧縮データをＤＤＲメモリ１６１に送信し、ＤＤＲメモリ１６１は、圧縮データを記憶する。
ステップＳ５１０において、圧縮部１５３は、処理完了通知をメイン処理部に送信する。
ステップＳ５１１において、メイン処理部１１３は、ＤＤＲメモリ１６１に圧縮データの読み出しを要求する。
ステップＳ５１２−ｉにおいて、メイン処理部１１３は、ＤＤＲメモリ１６１から圧縮データを受信する。
ステップＳ５１３において、メイン処理部１１３は、圧縮データを送信先の装置に送信する。詳細には、メイン処理部１１３は、圧縮データをネットワークＩＦ１４１に送信する。ネットワークＩＦ１４１は、圧縮データを接続されているＷＡＮに出力する。
図７は、実施の形態の圧縮データが送信されない場合の送信処理のシーケンス図である。図７では、圧縮データが送信されない場合、すなわち圧縮されていない送信データが送信される場合を説明する。
ステップＳ６０１−ｉ（ｉ＝１〜３）において、送信アプリ部１１２は、送信データをＨＤＤ１３１から読み出し、送信データと送信データの送信要求をメイン処理部１１３に送信する。メイン処理部１１３は、送信データをメインメモリ１２１に送信し、送信データをメインメモリ１２１に記憶する。
ステップＳ６０２−ｉにおいて、メイン処理部１１３は、送信データをＦＰＧＡ１５１に送信し、ＦＰＧＡ１５１は送信データをＤＤＲメモリ１６１に記憶する。
ステップＳ６０３において、メイン処理部１１３は、送信データの圧縮リクエストを圧縮部１５３に送信する。
ステップＳ６０４−ｉにおいて、圧縮部１５３は、ＤＤＲメモリ１６１から送信データを読み出し、送信データを圧縮して圧縮データを生成する。
ステップＳ６０５−ｉにおいて、圧縮部１５３は、圧縮データをバッファ１５４に記憶する。
ステップＳ６０６において、圧縮部１５３は、圧縮データのサイズと送信データのサイズの比率（以下、圧縮率と呼ぶ）を算出する。圧縮部１５３は、圧縮データの利用可否の問い合わせと算出した圧縮率をスキップ判定部１５２に送信する。スキップ判定部１５２は、圧縮率に基づいて、送信データまたは圧縮データのいずれかを送信するか判定（スキップ判定）する。ここでは、圧縮データを送信しないと判定された（ＮＧ）とする。尚、圧縮部１５３は、送信データのサイズと圧縮データのサイズをスキップ判定部１５２に送信し、スキップ判定部１５２が圧縮率を算出してもよい。
ステップＳ６０７において、スキップ判定部１５２は、スキップ要求をメイン処理部１１３に送信する。また、スキップ判定部１５２は、圧縮データを送信しないことを示すＮＧを圧縮部１５３に送信する（不図示）。なお、スキップ判定部１５２の代わりに圧縮部１５３がスキップ要求をメイン処理部１１３に送信してもよい。
ステップＳ６０８において、メイン処理部１１３は、圧縮されていない送信データを送信先の装置に送信する。詳細には、メイン処理部１１３は、送信データをメインメモリ１２１から読み出してネットワークＩＦ１４１に送信する。ネットワークＩＦ１４１は、送信データを接続されているＷＡＮに出力する。
図８は、実施の形態のＣＰＵの処理のフローチャートである。図８は、詳細にはメイン処理部１１３の処理を示すフローチャートである。
ステップＳ８０１において、メイン処理部１１３は、送信アプリ部１１２から送信データＸを受信する。メイン処理部１１３が送信データを受信すると制御はステップＳ８０２に進む。
ステップＳ８０２において、メイン処理部１１３は、ＤＤＲメモリ１６１に送信データＸを転送する。
ステップＳ８０３において、メイン処理部１１３は、メイン処理部１１３は、送信データＸに対する圧縮処理のリクエストを圧縮部１５３に送信する。そして、メイン処理部１１３は、ＦＰＧＡ１５１からの応答を待つ。メイン処理部１１３がＦＰＧＡ１５１から応答を受信したら制御はステップＳ８０４に進む。
ステップＳ８０４において、メイン処理部１１３は、受信した応答が処理完了通知かスキップ要求か判定する。受信した応答が処理完了通知である場合、制御はステップＳ８０５に進み、受信した応答がスキップ要求である場合、制御はステップＳ８０６に進む。
ステップＳ８０５において、メイン処理部１１３は、送信データＸを圧縮した圧縮データをＤＤＲメモリ１６１から読み出し、圧縮データをネットワークＩＦ１４１に送信する。
ステップＳ８０６において、メイン処理部１１３は、送信データＸ（圧縮前データ）をメインメモリ１２１から読み出してネットワークＩＦ１４１に送信する。
図９は、実施の形態の圧縮部の処理のフローチャートである。
ステップＳ８１１において、圧縮部１５３は、メイン処理部１１３から送信データＸの圧縮処理のリクエスト（圧縮リクエスト）を受信する。
ステップＳ８１１において、圧縮部１５３は、メイン処理部１１３から送信データＸの圧縮処理のリクエスト（圧縮リクエスト）を受信する。
ステップＳ８１２において、圧縮部１５３は、ＤＤＲメモリ１６１から送信データＸを読み出す。
ステップＳ８１３において、圧縮部１５３は、送信データＸに対して圧縮処理を実行して圧縮データを生成する。圧縮部１５３は、圧縮データをバッファ１５３に転送し、バッファ１５３に圧縮データを記憶する。
ステップＳ８１４において、圧縮部１５３は、スキップ判定部１５２に圧縮データの利用可否を問い合わせる。また、圧縮部１５３は、問い合わせと一緒に圧縮データＸのサイズosizeXおよび圧縮データのサイズcsizeXを送信する。圧縮部１５３は、圧縮データＸの圧縮率を送信してもよい。
ステップＳ８１５において、圧縮部１５３は、スキップ判定部１５２から通知を受信し、通知が圧縮データを送信することを示すＯＫか圧縮データを送信しないことを示すＮＧか判定する。通知がＯＫの場合、制御はステップＳ８１６に進み、通知がＮＧの場合、制御はステップＳ８１８に進む。
ステップＳ８１６において、圧縮部１５３は、バッファ１５４に記憶された送信データＸを圧縮した圧縮データをＤＤＲメモリ１６１に転送する。
ステップＳ８１７において、圧縮部１５３は、処理完了通知をメイン処理部１１３に送信する。
ステップＳ８１８において、圧縮部１５３は、バッファ１５４に記憶された送信データＸを圧縮した圧縮データを破棄する。
ステップＳ８１９において、圧縮部１５３は、スキップ要求をメイン処理部１１３に送信する。尚、スキップ判定部１５２がスキップ要求をメイン処理部１１３に送信する場合は、ステップＳ８１９は省略してもよい。
図１０は、実施の形態のスキップ判定部の処理のフローチャートである。
ステップＳ８２１において、スキップ判定部１５２は、圧縮部１５３から圧縮データの利用可否の問い合わせを受信する。また、スキップ判定部１５２は、圧縮部１５３から送信データＸのサイズおよび圧縮データのサイズを受信する。また、スキップ判定部１５２は、圧縮部１５３から圧縮率を受信してもよい。
ステップＳ８２１において、スキップ判定部１５２は、圧縮部１５３から圧縮データの利用可否の問い合わせを受信する。また、スキップ判定部１５２は、圧縮部１５３から送信データＸのサイズおよび圧縮データのサイズを受信する。また、スキップ判定部１５２は、圧縮部１５３から圧縮率を受信してもよい。
ステップＳ８２２において、スキップ判定部１５２は、送信データＸのサイズをosizeXとし、圧縮データのサイズをcsizeXとする。
ステップＳ８２３において、スキップ判定部１５２は、送信データＸの圧縮率R_Xを算出する。圧縮率R_Xは、圧縮率R_X=圧縮データのサイズcsizeX/送信データＸのサイズosizeXにより算出される。
尚、スキップ判定部１５２は、圧縮部１５３から圧縮率を受信した場合には、ステップＳ８２２，Ｓ８２３の処理は省略してもよい。
ステップＳ８２４において、スキップ判定部１５２は、判定結果retを初期化、すなわち判定結果retを１に設定する。
ステップＳ８２５において、スキップ判定部１５２は、圧縮率R_Xが閾値R_th以上であるか判定する。圧縮率R_Xが閾値R_th以上である場合、スキップ判定部１５２は、判定結果retを０に設定する。圧縮率R_Xが閾値R_th未満である場合、判定結果retは１のままである。
閾値R_thは、例えば、閾値R_th＝１−ＷＡＮ速度／展開速度とする。ＷＡＮ速度は、ネットワークＩＦ１４１と接続しているネットワーク（ＷＡＮ）の速度（容量）である。展開速度は、送信データＸ（または圧縮データ）の送信先の装置において、受信した圧縮データを展開する展開部の性能を示す。展開速度は、展開部の出力データ（すなわち、圧縮データを展開した送信データ）の出力の速度である。閾値R_thは、予め設定されているとする。
例えば、ＷＡＮ速度＝１０Ｇｂｐｓ、展開速度＝４０Ｇｂｐｓの場合、閾値R_thは０．７５となる。例えば、ＷＡＮ速度＝１Ｇｂｐｓ、展開速度＝４０Ｇｂｐｓの場合、閾値R_thは０．９７５となる。圧縮率に基づいて判定することで、送信データが圧縮されにくい場合には、圧縮データが送信されず、バス１８１，１９１の負担が低減される。また、ＷＡＮ速度および展開速度に基づいて判定することで、送信先へのデータの転送速度を考慮した判定を行うことが出来る。
また、ステップＳ８２５において、スキップ判定部１５２は、以下のような判定方法を用いて判定結果retを０に設定してもよい。
・ＦＰＧＡ側バス帯域重視
スキップ判定部１５２は、生成された圧縮データのサイズを圧縮データが生成された時刻とともに記録しておく。そして、直近１秒で生成された圧縮データのサイズがＦＰＧＡ１５１とＤＤＲメモリ１６１間のバス１９１の速度*０．６より大きい場合、スキップ判定部１５２は、判定結果retを０に設定する。
スキップ判定部１５２は、生成された圧縮データのサイズを圧縮データが生成された時刻とともに記録しておく。そして、直近１秒で生成された圧縮データのサイズがＦＰＧＡ１５１とＤＤＲメモリ１６１間のバス１９１の速度*０．６より大きい場合、スキップ判定部１５２は、判定結果retを０に設定する。
例えば、ＦＰＧＡ１５１とＤＤＲメモリ１６１間のバス１９１の速度が64Gbps(8GB/s)の場合、直近1秒で4.8GByteより大きい圧縮データが生成されていれば、スキップ判定部１５２は、判定結果retを０に設定する。このように、バス１９１に余裕が少ない場合に、圧縮データを送信しないことで、バスの逼迫による性能低下を防止できる。
・ＷＡＮ空き容量重視
スキップ判定部１５２は、送信側である情報処理装置１０１のデータの入力レートを記録しておく。データの入力レートは、ＣＰＵ１１１がネットワークＩＦ１４１を介して送信先に送信した所定時間（例えば１秒）当たりのデータのサイズである。
スキップ判定部１５２は、送信側である情報処理装置１０１のデータの入力レートを記録しておく。データの入力レートは、ＣＰＵ１１１がネットワークＩＦ１４１を介して送信先に送信した所定時間（例えば１秒）当たりのデータのサイズである。
例えば、直近1秒の入力レートがＷＡＮ速度未満である場合、スキップ判定部１５２は、判定結果retを０に設定する。すなわち、ＷＡＮの帯域に余裕がある場合には、圧縮データを送信しなくてもよいと考えられるため、圧縮データを送信せずに、バス１８１，１９１およびＦＰＧＡ１５１の負荷を低減する。
ステップＳ８２６において、スキップ判定部１５２は、判定結果retが０であるか否か判定する。判定結果retが０である場合、制御はステップＳ８２７に進み、判定結果retが０でない（すなわち、判定結果ret＝１）場合、制御はステップＳ８２８に進む。
ステップＳ８２７において、スキップ判定部１５２は、圧縮データを送信しないことを示すＮＧを圧縮部１５３に送信する。
ステップＳ８２８において、スキップ判定部１５２は、圧縮データを送信することを示すＯＫを圧縮部１５３に送信する。
実施の形態の情報処理装置によれば、データの送信において情報処理装置の性能低下を防止できる。
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
ネットワークと接続する情報処理装置であって、
送信データを圧縮して圧縮データを生成する圧縮部と
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する判定部と、
を有する処理回路と、
前記判定部の判定結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する処理部と、
を備える情報処理装置。
（付記２）
前記処理回路は、前記判定部の判定結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記１記載の情報処理装置。
（付記３）
前記処理回路は、前記判定部が前記圧縮データを前記ネットワークに送信すると判定した場合のみ、前記メモリに前記圧縮データを記憶する付記２記載の情報処理装置。
（付記４）
前記圧縮データのサイズと前記送信データのサイズの比率を算出する算出部をさらに備え、
前記判定部は、前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１乃至３のいずれか１項に記載の情報処理装置。
（付記５）
前記判定部は、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１乃至３のいずれか１項に記載の情報処理装置。
（付記６）
ネットワークと接続する情報処理装置が、
送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定し、
前記判定の結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する、
情報処理方法。
（付記７）
前記判定の結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記６記載の情報処理方法。
（付記８）
前記圧縮データを前記ネットワークに送信すると判定された場合のみ、前記メモリに前記圧縮データを記憶する付記７記載の情報処理方法。
（付記９）
前記圧縮データのサイズと前記送信データのサイズの比率を算出し、
前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記６乃至８のいずれか１項に記載の情報処理方法。
（付記１０）
前記判定する処理は、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記６乃至８のいずれか１項に記載の情報処理方法。
（付記１１）
ネットワークと接続するコンピュータに、
送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定し、
前記判定の結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する、
処理を実行させるプログラム。
（付記１２）
前記コンピュータは、前記判定の結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記１１記載のプログラム。
（付記１３）
前記コンピュータは、前記圧縮データを前記ネットワークに送信すると判定された場合のみ、前記メモリに前記圧縮データを記憶する付記１２記載のプログラム。
（付記１４）
前記コンピュータは、
前記圧縮データのサイズと前記送信データのサイズの比率を算出し、
前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１１乃至１３のいずれか１項に記載のプログラム。
（付記１５）
前記コンピュータは、前記判定する処理において、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１１乃至１３のいずれか１項に記載のプログラム。
（付記１）
ネットワークと接続する情報処理装置であって、
送信データを圧縮して圧縮データを生成する圧縮部と
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する判定部と、
を有する処理回路と、
前記判定部の判定結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する処理部と、
を備える情報処理装置。
（付記２）
前記処理回路は、前記判定部の判定結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記１記載の情報処理装置。
（付記３）
前記処理回路は、前記判定部が前記圧縮データを前記ネットワークに送信すると判定した場合のみ、前記メモリに前記圧縮データを記憶する付記２記載の情報処理装置。
（付記４）
前記圧縮データのサイズと前記送信データのサイズの比率を算出する算出部をさらに備え、
前記判定部は、前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１乃至３のいずれか１項に記載の情報処理装置。
（付記５）
前記判定部は、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１乃至３のいずれか１項に記載の情報処理装置。
（付記６）
ネットワークと接続する情報処理装置が、
送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定し、
前記判定の結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する、
情報処理方法。
（付記７）
前記判定の結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記６記載の情報処理方法。
（付記８）
前記圧縮データを前記ネットワークに送信すると判定された場合のみ、前記メモリに前記圧縮データを記憶する付記７記載の情報処理方法。
（付記９）
前記圧縮データのサイズと前記送信データのサイズの比率を算出し、
前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記６乃至８のいずれか１項に記載の情報処理方法。
（付記１０）
前記判定する処理は、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記６乃至８のいずれか１項に記載の情報処理方法。
（付記１１）
ネットワークと接続するコンピュータに、
送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定し、
前記判定の結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する、
処理を実行させるプログラム。
（付記１２）
前記コンピュータは、前記判定の結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する付記１１記載のプログラム。
（付記１３）
前記コンピュータは、前記圧縮データを前記ネットワークに送信すると判定された場合のみ、前記メモリに前記圧縮データを記憶する付記１２記載のプログラム。
（付記１４）
前記コンピュータは、
前記圧縮データのサイズと前記送信データのサイズの比率を算出し、
前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１１乃至１３のいずれか１項に記載のプログラム。
（付記１５）
前記コンピュータは、前記判定する処理において、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する付記１１乃至１３のいずれか１項に記載のプログラム。
１０１ 情報処理装置
１１１ ＣＰＵ
１２１ メインメモリ
１３１ ＨＤＤ
１３２ クライアントアプリ
１３３ ＷＡＮ高速化アプリ
１４１ ネットワークＩＦ
１５１ ＦＰＧＡ
１５２ スキップ判定部
１５３ 圧縮部
１５４ バッファ
１６１ ＤＤＲメモリ
１７１ メモリバス
１８１ バス
１９１ バス
１１１ ＣＰＵ
１２１ メインメモリ
１３１ ＨＤＤ
１３２ クライアントアプリ
１３３ ＷＡＮ高速化アプリ
１４１ ネットワークＩＦ
１５１ ＦＰＧＡ
１５２ スキップ判定部
１５３ 圧縮部
１５４ バッファ
１６１ ＤＤＲメモリ
１７１ メモリバス
１８１ バス
１９１ バス
Claims (7)
- ネットワークと接続する情報処理装置であって、
送信データを圧縮して圧縮データを生成する圧縮部と
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する判定部と、
を有する処理回路と、
前記判定部の判定結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する処理部と、
を備える情報処理装置。 - 前記処理回路は、前記判定部の判定結果に基づいて、前記処理回路と接続するメモリに前記圧縮データを記憶する請求項１記載の情報処理装置。
- 前記処理回路は、前記判定部が前記圧縮データを前記ネットワークに送信すると判定した場合のみ、前記メモリに前記圧縮データを記憶する請求項２記載の情報処理装置。
- 前記圧縮データのサイズと前記送信データのサイズの比率を算出する算出部をさらに備え、
前記判定部は、前記比率に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する請求項１乃至３のいずれか１項に記載の情報処理装置。 - 前記判定部は、所定期間内に生成された圧縮データのサイズおよび前記メモリと前記処理回路の間のバスの速度に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定する請求項１乃至３のいずれか１項に記載の情報処理装置。
- ネットワークと接続する情報処理装置が、
送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定し、
前記判定の結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する、
情報処理方法。 - ネットワークと接続するコンピュータに、
送信データを圧縮して圧縮データを生成し、
前記圧縮データのサイズに基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信するかを判定し、
前記判定の結果に基づいて、前記圧縮データと圧縮前の前記送信データのいずれかを前記ネットワークに送信する、
処理を実行させるプログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018077621A JP7187809B2 (ja) | 2018-04-13 | 2018-04-13 | 情報処理装置、情報処理方法、およびプログラム |
| US16/296,408 US10601444B2 (en) | 2018-04-13 | 2019-03-08 | Information processing apparatus, information processing method, and recording medium storing program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018077621A JP7187809B2 (ja) | 2018-04-13 | 2018-04-13 | 情報処理装置、情報処理方法、およびプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019186821A true JP2019186821A (ja) | 2019-10-24 |
| JP7187809B2 JP7187809B2 (ja) | 2022-12-13 |
Family
ID=68160506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018077621A Active JP7187809B2 (ja) | 2018-04-13 | 2018-04-13 | 情報処理装置、情報処理方法、およびプログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10601444B2 (ja) |
| JP (1) | JP7187809B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021070422A1 (ja) | 2019-10-10 | 2021-04-15 | 住友電工ハードメタル株式会社 | 切削工具 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003338761A (ja) * | 2002-05-20 | 2003-11-28 | Fujitsu Ltd | データ圧縮プログラム、データ圧縮方法、およびデータ圧縮装置 |
| JP2015103077A (ja) * | 2013-11-26 | 2015-06-04 | 富士通株式会社 | 演算処理装置、情報処理装置、及び、情報処理装置の制御方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04359315A (ja) | 1991-06-05 | 1992-12-11 | Matsushita Electric Ind Co Ltd | データ圧縮制御装置及びデータ復元制御装置 |
| US6624761B2 (en) * | 1998-12-11 | 2003-09-23 | Realtime Data, Llc | Content independent data compression method and system |
| JP2005301607A (ja) | 2004-04-09 | 2005-10-27 | Sony Corp | 情報処理装置、情報処理システムおよび情報処理方法 |
| GB2539966B (en) * | 2015-07-03 | 2017-08-30 | Sisp Tech Ltd | Data processing method and apparatus |
| US20170024278A1 (en) * | 2015-07-24 | 2017-01-26 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding and decoding data in memory system |
| JP2017058858A (ja) | 2015-09-15 | 2017-03-23 | 株式会社東芝 | 通信装置、通信方法およびコンピュータプログラム |
-
2018
- 2018-04-13 JP JP2018077621A patent/JP7187809B2/ja active Active
-
2019
- 2019-03-08 US US16/296,408 patent/US10601444B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003338761A (ja) * | 2002-05-20 | 2003-11-28 | Fujitsu Ltd | データ圧縮プログラム、データ圧縮方法、およびデータ圧縮装置 |
| JP2015103077A (ja) * | 2013-11-26 | 2015-06-04 | 富士通株式会社 | 演算処理装置、情報処理装置、及び、情報処理装置の制御方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021070422A1 (ja) | 2019-10-10 | 2021-04-15 | 住友電工ハードメタル株式会社 | 切削工具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7187809B2 (ja) | 2022-12-13 |
| US10601444B2 (en) | 2020-03-24 |
| US20190319635A1 (en) | 2019-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110708393B (zh) | 用于传输数据的方法、装置和系统 | |
| US11463503B2 (en) | Method to determine optimal number of HTTP2.0 streams and connections for better QoE | |
| US10025614B2 (en) | Setting retransmission time of an application client during virtual machine migration | |
| US11089349B2 (en) | Apparatus and method for playing back and seeking media in web browser | |
| CN113285931B (zh) | 流媒体的传输方法、流媒体服务器及流媒体系统 | |
| WO2020026018A1 (zh) | 文件的下载方法、装置、设备/终端/服务器及存储介质 | |
| CN109120687B (zh) | 数据包发送方法、装置、系统、设备及存储介质 | |
| KR101989249B1 (ko) | 이동 단말기의 오프로딩 방법 및 그 이동 단말기 | |
| JP7187809B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
| JPWO2013128623A1 (ja) | 画像送信方法、プログラム、及び装置 | |
| US9875076B1 (en) | Remoting client having GPU off-loader | |
| US20130060960A1 (en) | Optimizing software applications in a network | |
| CN106302364B (zh) | 代理方法、辅助代理方法与设备 | |
| CN117014379A (zh) | 码率控制方法、装置、电子设备和存储介质 | |
| US9906331B2 (en) | Communication method, information processing apparatus and recording medium | |
| US10187178B2 (en) | Dynamically partitioning media streams | |
| JP2012049757A (ja) | データ転送プログラム、データ転送方法及び情報処理装置 | |
| CN113242113A (zh) | 数据传输控制方法、装置、电子设备及存储介质 | |
| JP2011249922A (ja) | ネットワーク装置、ｔｃｐパケット受信装置及び方法 | |
| US20180159922A1 (en) | Job assignment using artificially delayed responses in load-balanced groups | |
| CN111447650B (zh) | 一种数据前转的方法、设备及存储介质 | |
| JP2014168121A (ja) | 情報分割送信装置、情報分割送信方法および情報分割送信処理プログラム | |
| CN115993942B (zh) | 数据缓存方法、装置、电子设备和计算机可读介质 | |
| CN116915860B (zh) | 基于udp的指令传输方法、装置、设备以及介质 | |
| CN113703880B (zh) | 应用程序的启动方法、装置、电子设备及可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220329 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20220329 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20220329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7187809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |