JP2019184588A - 電磁誘導式エンコーダの送信部及び受信部 - Google Patents

Abstract

【課題】Ｘ軸測定軸方向に垂直であるＹ軸に沿ってトラック幅寸法を有するパターントラックを含むスケールと検出部と信号処理部とを含む電子式エンコーダを提供する。【解決手段】検出部１６７は多層プリント回路基板上に固定される磁場発生コイル部ＦＧＣを含み、パターントラックと位置合わせされた内部領域を取り囲み、Ｙ軸方向に沿ったトレース幅を有する第１伸長部ＥＰ１及び第２伸長部ＥＰ２を含む。トレース幅寸法ＮＧＴＷＤは内部領域ＩＮＴＡのＹ軸幅の少なくとも０．１倍である。検出部１６７はＸ軸方向に沿って配置され、多層プリント回路基板上に固定される導電性受信ループＳＥＮ１を含む。第１伸長部ＥＰ１及び第２伸長部ＥＰ２は多層プリント回路基板の少なくとも内部銅層を使用して作成され、導電性受信ループＳＥＮ１は内部銅層よりも信号変調スケールパターン１８０に対向する検出部１６７の前面に近い１つの銅層を使用して作成される。【選択図】図２

Description

本開示は、測定器に関し、より具体的には、精密測定器において使用できる電磁誘導式エンコーダに関する。

様々なエンコーダ構成には、様々なタイプの光学式、静電容量式、磁気式、電磁誘導式、移動及び／又は位置トランスデューサが含まれうる。これらのトランスデューサは、読取ヘッド内の送信器及び受信器の様々な幾何学的構成を使用して、読取ヘッドとスケールとの間の移動を測定する。磁気式及び電磁誘導式トランスデューサは、汚れに対して比較的ロバストではあるが、完璧にそうあるわけではない。

特許文献１は、高精度用途に使用可能である電磁誘導式トランスデューサについて説明している。特許文献２及び特許文献３は、信号生成及び処理回路を含む電磁誘導式インクリメンタル型ノギス及びリニアスケールについて説明している。特許文献４、特許文献５及び特許文献６は、電磁誘導式トランスデューサを使用する電磁誘導式アブソリュート型ノギス及び電子式巻き尺について説明している。特許文献７は、高精度用途に使用可能である電磁誘導式トランスデューサについて説明しており、２つの平行の半分部と送信コイル及び受信コイルの複数のセットとを有するスケールが、特定の信号オフセット成分を軽減する。当該成分は、軽減されなければ、電磁誘導式トランスデューサにおいて誤差を生じさせる場合がある。これらの特許に説明されるように、電磁誘導式トランスデューサは、プリント回路基板技術を使用して製造されてよく、汚れにほとんど影響されない。

米国特許第６０１１３８９号明細書 米国特許第５９７３４９４号明細書 米国特許第６００２２５０号明細書 米国特許第５８８６５１９号明細書 米国特許第５８４１２７４号明細書 米国特許第５８９４６７８号明細書 米国特許第７９０６９５８号明細書

しかし、これらのシステムは、例えば信号強度、小型サイズ、高分解能、価格、位置ずれ及び汚れに対するロバスト性等の組み合わせといったユーザによって望まれる特徴の特定の組み合わせを提供する能力に限界がある場合がある。改良された組み合わせを提供するエンコーダの構成が望まれている。

この概要は、以下の詳細な説明において更に説明される概念のセレクションを、簡略形式で紹介するために提供される。この概要は、請求項に係る主題の重要な特徴を特定することを意図しておらず、また、請求項に係る主題の範囲を決定する助けとして使用されることも意図していない。

Ｘ軸方向と一致する測定軸方向に沿って２つの要素の相対的位置を測定するために使用可能である電子式エンコーダが提供される。様々な実施態様において、電子式エンコーダは、スケールと、検出部と、信号処理部とを含む。スケールは、測定軸方向に沿って延在し、Ｘ軸方向に垂直であるＹ軸方向に沿ってトラック幅寸法を有する少なくとも第１のパターントラックを含む信号変調スケールパターンを含む。幾つかの実施形態では、信号変調スケールパターンは、第１のパターントラックと、第１のパターントラックと平行にＸ軸方向に延在する第２のパターントラックとを含む。各パターントラックは、Ｘ軸方向に沿った位置の周期関数として変化する空間的変化特徴を提供するように配置される信号変調要素を含む。

検出部は、少なくとも第１のパターントラックに近接して取り付けられ、少なくとも第１のパターントラックに対して測定軸方向に沿って移動するように構成される。

様々な実施態様では、検出部は、多層プリント回路基板（ＰＣＢ）を含む。検出部は、ＰＣＢ上に固定された磁場発生コイル部（送信器）を含む。磁場発生コイル部は、第１のパターントラックと位置合わせされる第１の内部領域を取り囲む第１トラック磁場発生コイル部を含む。第１トラック磁場発生コイル部は、Ｘ軸方向に沿って公称第１内部領域長さ寸法及びＹ軸方向に沿って公称第１内部領域幅寸法を有し、コイル駆動信号に応えて、第１の内部領域内に第１トラックの第１の磁束変化を発生させる。

検出部は、Ｘ軸方向に沿って配置され、ＰＣＢ上に固定され、第１の内部領域と位置合わせされる対応する導電性受信ループを含む複数の検知要素（受信器）を含む。複数の検知要素は、信号変調スケールパターンの隣接する信号変調要素によって提供される第１トラック磁束変化への局所的影響に応じた検出信号を提供するように構成される。

信号処理部は、コイル駆動信号を提供するように検出部に動作可能に接続されてよく、検出部から入力される検出信号に基づいて、検出部と信号変調スケールパターンとの相対的位置を決定する。

様々な実施態様では、磁場発生コイル部（又はその中に含まれる第１トラック磁場発生コイル部）は、入力部と、第１トラックの第１伸長部及び第２伸長部と、第１トラック終端部とを含む。入力部は、信号処理部からのコイル駆動信号を磁場発生コイル部に接続する少なくとも２つの接続部を含む。第１トラックの第１伸長部及び第２伸長部はそれぞれ、第１の内部領域に隣接してＸ軸方向に沿って延在する。第１トラックの第１伸長部及び第２伸長部はそれぞれ、Ｙ軸方向に沿って公称第１トラック磁場発生トレース幅寸法（同じであっても、互いに異なっていてもよい）を有する。様々な実施態様では、公称第１トラック磁場発生トレース幅寸法は、公称第１内部領域幅寸法の少なくとも０．１倍である。第１トラック終端部は、第１の内部領域の終端付近において、第１トラックの第１伸長部と第２伸長部との間に接続を提供するように、第１トラックの第１伸長部と第２伸長部との間のＹ軸方向の距離間隔に亘る。

幾つかの実施態様では、公称第１トラック磁場発生トレース幅寸法は、公称第１内部領域幅寸法の少なくとも０．１５倍、又は、少なくとも０．２５倍である。幾つかの実施態様では、公称第１トラック磁場発生トレース幅寸法は、磁束変化に応じて生じる検出信号に対応する、規定された公称動作周波数における伸長部の表皮深さの少なくとも２５倍である。

様々な実施態様では、第１トラックの第１伸長部及び第２伸長部は、ＰＣＢの少なくとも第１の内部銅層を含む伸長部銅層のセットを使用して作成され、導電性受信ループは、第１の内部銅層よりも信号変調スケールパターンに対向する検出部の前面に近い少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成される。

幾つかの実施態様では、導電性受信ループは、受信ループ銅層のセットに含まれる各層内に形成される平面トレース部と、平面トレース部をそれらの各層間で接続するめっき孔を含むフィードスルー部とを含む。平面トレース部の少なくとも半分以上が、第１の内部銅層よりも検出部の前面に近い各層内に作成される。

更なる実施態様では、導電性受信ループのすべての平面トレース部が、第１の内部銅層よりも検出部の前面に近い各層内に作成される。

更なる実施態様では、導電性受信ループの平面トレース部の少なくとも一部が、検出部の前面上にあるか、又は、検出部の前面に最も近い銅層である対応する層内に作成される。

更なる実施態様では、各導電性受信ループの少なくとも半分以上が、第１の内部領域に亘るＹ軸方向に沿った公称検知要素幅寸法を有する。幾つかの実施態様では、第１トラックの第１伸長部及び第２伸長部は、導電性受信ループから絶縁され、公称検知要素幅寸法は、第１トラックの第１伸長部及び第２伸長部の内側エッジ間の第１の内部領域の寸法よりも大きい。導電性受信ループの少なくとも半分以上が、対応するオーバーラップ寸法の付近において、公称磁場発生トレース幅寸法よりも小さい対応するオーバーラップ寸法だけ、Ｙ軸方向に沿って第１トラックの第１伸長部又は第２伸長部の少なくとも一方に重なる。

信号変調スケールパターンが第１のパターントラックと平行に配置される第２のパターントラックを含む電子式エンコーダの実施態様において、第１のパターントラック及び第２のパターントラックはそれぞれ、Ｘ軸方向に沿って信号変調要素を含む。これらの実施態様では、磁場発生コイル部は、第２のパターントラックと位置合わせされる第２の内部領域を取り囲む第２トラック磁場発生コイル部を含む。第２トラック磁場発生コイル部は、Ｘ軸方向に沿って公称第２内部領域長さ寸法及びＹ軸方向に沿って公称第２内部領域幅寸法を有し、コイル駆動信号に応えて、第２の内部領域内に第２トラック磁束変化を発生させる。磁場発生コイル部（又はその中に含まれる第２トラック磁場発生コイル部）は、第２の内部領域に隣接してＸ軸方向に沿って延在する第２トラックの第１伸長部及び第２伸長部と、第２の内部領域の終端付近において、第２トラックの第１伸長部と第２伸長部との間に接続を提供するように、第２トラックの第１伸長部と第２伸長部との間のＹ軸方向の距離間隔に亘る第２トラック終端部とを含む。第２トラックの第１伸長部及び第２伸長部はそれぞれ、Ｙ軸方向に沿って公称第２トラック磁場発生トレース幅寸法を有し、これは、公称第２内部領域幅寸法の少なくとも０．１倍である。第２トラックの第１伸長部及び第２伸長部は、ＰＣＢの少なくとも第２の内部銅層を含む伸長部銅層のセットを使用して作成され、導電性受信ループは、第２の内部銅層よりも信号変調スケールパターンに対向する検出部の前面に近い少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成される。

様々な実施態様では、第２トラックの第１伸長部及び第２伸長部を作成するために使用されるＰＣＢの第２の内部銅層は、第１トラックの第１伸長部及び第２伸長部を作成するために使用されるＰＣＢの第１の内部銅層と同じであり、第２の内部銅層及び第１の内部銅層は、集合的に伸長部層を形成する。これらの実施態様では、導電性受信ループは、ＰＣＢの上記伸長部層よりも信号変調スケールパターンに対向する検出部の前面に近いＰＣＢの少なくとも１つの銅層を使用して作成される。

幾つかの実施態様では、第１のパターントラック及び第２のパターントラックはそれぞれ、第１のパターントラック及び第２のパターントラック内に、Ｘ軸方向に沿って同じ空間的周期又は波長Ｗに従って配置される同じタイプの信号変調要素を含む。第２のパターントラック内の信号変調要素は、第１のパターントラック内の信号変調要素に対して、約Ｗ／２の公称スケールトラックオフセットだけ、測定軸方向に沿ってオフセットされる。

幾つかのそのような実施態様では、磁場発生コイル部は、第１の内部領域内に、第１の極性を有する第１トラック磁束変化を発生させ、第２の内部領域内に、第１の極性とは反対の第２の極性を有する第２トラック磁束変化を発生させるように構成され、各導電性受信ループの少なくとも半分以上が、Ｙ軸方向に沿って第１の内部領域及び第２の内部領域に亘り、第１の内部領域及び第２の内部領域内に同じ検知ループ極性を提供する。他のそのような実施形態では、磁場発生コイル部は、第１の内部領域内に、第１の極性を有する第１トラック磁束変化を発生させ、第２の内部領域内に、第１の極性と同じ第２の極性を有する第２トラック磁束変化を発生させるように構成され、各導電性受信ループの少なくとも半分以上が、Ｙ軸方向に沿って第１の内部領域及び第２の内部領域に亘り、第１の内部領域及び第２の内部領域内に相反する検知ループ極性を提供するように、導電性受信ループの導電性トレースの交差又はツイストを含む。幾つかのそのような実施態様では、導電性受信ループの少なくとも半分以上について、不所望の信号外乱を回避するために、導電性受信ループの導電性トレースの交差又はツイストは、第１の内部領域と第２の内部領域との間の第１トラックの第１伸長部及び第２トラックの第１伸長部を含む領域内にある。

図１は、検出部及びスケールを含む電子式エンコーダを使用するハンドツールタイプのノギスの組立分解等角図である。 図２は、電子式エンコーダに使用可能である検出部の第１の例示的な実施態様を示す平面図である。 図３は、電子式エンコーダに使用可能である検出部の第２の例示的な実施態様を示す平面図である。 図４は、検出部内の磁場発生伸長部及び導電性受信ループの相対的配置がより明瞭に示される検出部の磁場発生コイル部の端部の第１の例示的な実施態様を示す等角図である。 図５は、検出部内の磁場発生伸長部及び導電性受信ループの相対的配置がより明瞭に示される検出部の磁場発生コイル部の端部の第２の例示的な実施態様を示す等角図である。 図６は、電子式エンコーダを含む測定システムのコンポーネントの１つの例示的な実施態様を示すブロック図である。 図７Ａは、電子式エンコーダに使用可能である検出部及び互換信号変調スケールパターンの第３の例示的な実施態様を示す平面図である。 図７Ｂは、検出部内の磁場発生伸長部及び導電性受信ループの相対的配置がより明瞭に示される図７Ａにほぼ一致する第３の例示的な実施態様を示す斜視図である。 図８は、電子式エンコーダに使用可能である検出部及び互換信号変調スケールパターンの第４の例示的な実施態様を示す平面図である。

図１は、スケール１７０を含む略長方形の横断面の本尺を有するスケール部材１０２と、スライダアセンブリ１２０とを含むハンドツールタイプのノギス１００の組立分解等角図である。様々な実施態様において、スケール１７０は、（例えばＸ軸方向に相当する）測定軸方向ＭＡに沿って延在してよく、また、信号変調スケールパターンを含んでよい。既知のタイプのカバー層１７２（例えば１００μｍの厚さ）が、スケール１７０を覆ってよい。スケール部材１０２の第１の端の近くのジョー１０８及び１１０と、スライダアセンブリ１２０上の可動ジョー１１６及び１１８とが、既知の方法で、物体の寸法を測定するために使用される。スライダアセンブリ１２０は、端止め具１５４によって、スケール部材１０２の下のデプスバー溝１５２内に収められるデプスバー１２６を含んでもよい。デプスバー測定端１２８を穴の中に延ばして、その深さを測定することができる。スライダアセンブリ１２０のカバー１３９が、オン／オフスイッチ１３４と、ゼロ設定スイッチ１３６と、測定結果ディスプレイ１３８とを含んでよい。スライダアセンブリ１２０のベース１４０は、スケール部材１０２のサイドエッジ１４６に接触するガイドエッジ１４２を含み、ネジ１４７によって弾性圧力バー１４８をスケール部材１０２の対向するエッジに付勢することで、測定、及び、スケール１７０に対する読取ヘッド部１６４の移動に適切な位置合わせを保証する。

ベース１４０上にはピックオフアセンブリ１６０が設けられている。このピックオフアセンブリ１６０は、読取ヘッド部１６４を保持している。読取ヘッド部１６４は、本実施態様では、磁場発生コイル部及び測定軸方向ＭＡに沿って配置された検知要素群（例えば集合的に磁場発生及び検知巻線部）を含む検出部１６７と、信号処理部（例えば制御回路）１６６とを搭載した多層プリント回路基板（ＰＣＢ）１６２を含んでいる。回路及び接続部の汚染を防止するように、弾性シール１６３が、カバー１３９とＰＣＢ１６２との間で圧縮されるとよい。検出部１６７は、絶縁コーティングによって覆われてよい。

１つの特定の例示的な例では、検出部１６７は、スケール１７０と平行にかつスケール１７０に対向して配置され、また、スケール１７０に対向する検出部１６７の前面は、深さ（Ｚ）方向に沿って、約０．５ｍｍの間隙によって、スケール１７０（及び／又は信号変調スケールパターン１８０）から離間されてよい。読取ヘッド部１６４とスケール１７０とを合わせて、電子式エンコーダの一部としてのトランスデューサが形成されうる。一実施態様では、トランスデューサは、変化する磁場を発生させることによって動作する渦電流トランスデューサであってよい。以下により詳細に説明されるように、変化する磁場は、当該変化する磁場内に置かれた信号変調スケールパターン１８０の信号変調要素の幾つかにおいて、エディカレントと知られる渦電流を誘導する。当然ながら、図１に示されるノギス１００は、小型サイズ、（例えば長い電池寿命のための）低電力動作、高分解能及び高精度測定、低価格、汚れに対するロバスト性等の比較的最適化された組み合わせを提供するように、長年にわたって進化してきた電子式エンコーダを通常実装する様々な応用のうちの１つである。これらの要素の何れかにおける小さい改良でも、非常に望ましいことであるが、特に、様々な応用における商業上の成功を達成するために課される設計上の制約を鑑みると、達成することは困難である。以下の説明に開示される原理は、これらの要素のうちの幾つか、特に費用効果及び小型化の点で、改良を提供する。

図２は、図１等に示される電子式エンコーダに使用可能である検出部１６７及び信号変調スケールパターン１８０を示す第１の例示的な実施態様の平面図である。図２は、部分的に具象的、部分的に概略的であるとみなされてよい。図２の下部に、検出部１６７及び信号変調スケールパターン１８０の拡大部分が示される。図２では、以下に説明される様々な要素は、その形状又は外形によって表され、また、互いに重ね合わされて、特定の幾何学的関係を強調するように示される。当然ながら、以下の説明に基づいて当業者には明らかであるように及び／又は以下に図４を参照してより詳細に説明されるように、各種要素は、必要に応じて、様々な動作間隙及び／又は絶縁層を提供するように、Ｚ軸方向に沿って異なる平面にある異なる作成層にあってよい。具体的には、例示的な実施形態によれば、磁場発生伸長部ＥＰ１及びＥＰ２は、ＰＣＢの少なくとも第１の内部銅層を含む伸長部銅層のセットを使用して作成され、導電性受信ループＳＥＮ１〜ＳＥＮ２４は、上記第１の内部銅層よりも信号変調スケールパターン１８０に対向する（即ち、図２の紙面に向く）検出部の前面に近い少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成される。この主題を参照して、図２の検出部１６７の拡大部分は、導電性受信ループの方が、伸長部よりも検出部の前面に近いことを示すために、伸長部ＥＰ１及びＥＰ２と重なる導電性受信ループＳＥＮ１４〜ＳＥＮ１６のそれぞれの２つの端部を破線で示している（図４も参照されたい。）。その一方で、図２の検出部１６７のメインビューでは、各導電性受信ループＳＥＮ１〜ＳＥＮ２４の２つの縁は、説明を容易にすることだけのために実線で示されている。本開示の全図面を通して、当然ながら、１つ以上の要素のＸ軸、Ｙ軸及び／又はＺ軸寸法は、明確にするために拡大されている場合がある。

信号変調スケールパターン１８０の図示される部分は、破線の外形で示される信号変調要素ＳＭＥを含み、信号変調要素は、（図１に示される）スケール１７０上に配置される。図２に示される実施形態では、信号変調要素ＳＭＥの大部分のＹ軸方向の端は、第１伸長部ＥＰ１及び第２伸長部ＥＰ２の下に隠れている。図１において見られるように、当然ながら、信号変調スケールパターン１８０は、動作中、検出部１６７に対して移動する。

図２の例では、信号変調スケールパターン１８０は、Ｘ軸に垂直であるＹ軸に沿って、公称スケールパターン幅寸法ＮＳＰＷＤを有し、また、（例えばＸ軸方向に相当する）測定軸方向ＭＡに沿って周期的に配置される個別の信号変調要素ＳＭＥを含む。しかし、より一般的には、信号変調スケールパターン１８０は、パターンがＸ軸方向に沿った位置の関数として変化する空間特性を有し、これにより、既知の方法に従って、検出部１６７の検知要素ＳＥＮ（例えばＳＥＮ１４）に生じる位置依存検出信号（幾つかの実施形態では、検出信号成分とも呼ばれる）を提供するならば、個別の要素又は１つ以上の連続パターン要素を含む様々な代替空間変調パターンを含んでよい。

様々な実施態様では、検出部１６７は、信号変調スケールパターン１８０に近接して取り付けられ、信号変調スケールパターン１８０に対して測定軸方向ＭＡに沿って移動するように構成される。検出部は、磁場発生コイル部ＦＧＣと複数の検知要素とを含み、これらは、当業者には理解されるように、様々な実施形態において、多種多様の対応する信号処理スキームと組み合わせて使用される様々な代替構成を取りうる。図２は、検知要素ＳＥＮ１〜ＳＥＮ２４の単一の代表セットを示す。検知要素ＳＥＮ１〜ＳＥＮ２４は、この特定の実施形態では、直列に接続される導電性受信ループ（或いは、検知ループ要素、検知コイル要素又は検知巻線要素とも呼ばれる）を含む。この実施形態では、隣接するループ要素は、反対の巻線極性を有するように、既知の方法に従って、フィードスルーによって接続されるＰＣＢの様々な層上の導体の構成によって接続される。つまり、第１のループが、正の極性の検出信号寄与を有する変化する磁場に反応する場合、隣接するループは、負の極性の検出信号寄与で反応する。この特定の実施形態では、検知要素は、それらの検出信号又は信号寄与が合計され、「合計」検出信号が、検出信号出力接続部ＳＤＳ１及びＳＤＳ２において、信号処理部（図示せず）へと出力されるように、直列に接続される。図２は、視覚的な混乱を避けるために、検知要素の単一セットを示すが、当然ながら、当業者には理解されるように、幾つかの実施形態では、（例えば直交信号を提供するために）異なる空間位相位置において、検知要素の１つ以上の追加のセットを提供するように、検出部を構成することが有利である。しかし、当然ながら、本明細書において説明される検知要素の構成は、例示に過ぎず、限定ではない。一例として、個々の検知要素ループは、幾つかの実施形態では、例えば同一出願人による米国特許出願公開第２０１８／００３５２４号に開示されるように、対応する信号処理部に個別の信号を出力してもよい。より一般的には、様々な実施形態において、様々な既知の検知要素構成が、様々な既知の信号変調スケールパターン及び信号処理スキームと組み合わせた使用のために、本明細書において開示され、請求項に係る原理と組み合わせて使用されてよい。

様々な検知要素及び磁場発生コイル部ＦＧＣは、基板（例えば図１のＰＣＢ１６２）上に固定されてよい。磁場発生コイル部ＦＧＣは、Ｘ軸方向に沿って公称コイル領域長さ寸法ＮＣＡＬＤと、Ｙ軸方向に沿って約ＹＳＥＰの公称コイル領域幅寸法とを有する内部領域ＩＮＴＡを取り囲むものとして説明されてよい。様々な実施態様において、磁場発生コイル部ＦＧＣは、内部領域ＩＮＴＡを取り囲む単一の巻回を含んでよい。動作中、磁場発生コイル部ＦＧＣは、コイル駆動信号に応えて、内部領域ＩＮＴＡ内に磁束変化を発生させる。

様々な実施態様において、磁場発生コイル部ＦＧＣは、（例えば図４及び／又は図５を参照して開示されるように実現される）入力部ＩＮＰと、第１伸長部ＥＰ１及び第２伸長部ＥＰ２と、終端部ＥＤＰとを含んでよい。入力部ＩＮＰは、信号処理部（例えば図１の信号処理部１６６又は図６の信号処理部７６６等）からのコイル駆動信号を、磁場発生コイル部ＦＧＣにつなげる第１接続部ＣＰ１及び第２接続部ＣＰ２を含む。第１接続部ＣＰ１及び第２接続部ＣＰ２は、プリント回路基板フィードスルー等を介して、信号処理部に接続されてよく、当該接続は、幾つかの実施形態では、終端部ＥＤＰを参照して以下に開示される原理と同様の原理を使用してシールドされてもよい。第１伸長部ＥＰ１及び第２伸長部ＥＰ２それぞれは、内部領域ＩＮＴＡの側面に隣接してＸ軸方向に沿って延在し、Ｙ軸方向に沿って公称磁場発生トレース幅寸法ＮＧＴＷＤを有する。図示される実施形態では、公称磁場発生トレース幅寸法ＮＧＴＷＤは、第１伸長部ＥＰ１及び第２伸長部ＥＰ２について同じであるが、これは、すべての実施形態で必須というわけではない。（例えば異なるトレース幅寸法を有する２つの伸長部ＦＴＩＥＰ及びＦＴＯＥＰが１つの対を形成するように設けられている図７Ｂを参照されたい。）（例えば図４及び／又は図５を参照して開示されるように実現される）終端部ＥＤＰは、第１伸長部ＥＰ１及び第２伸長部ＥＰ２間の公称コイル領域幅寸法ＹＳＥＰに相当するＹ軸方向の距離間隔に亘り、内部領域ＩＮＴＡの終端の近くおいて、第１伸長部ＥＰ１及び第２伸長部ＥＰ２間の接続を提供する。本明細書に開示される原理による様々な実施態様では、磁場発生コイル部ＦＧＣは、各公称磁場発生トレース幅寸法ＮＧＴＷＤが、公称コイル領域幅寸法ＹＳＥＰの少なくとも０．１倍である設計比率を使用して構成されることが有利である。幾つかの実施態様では、磁場発生コイル部ＦＧＣは、各公称磁場発生トレース幅寸法ＮＧＴＷＤが、公称コイル領域幅寸法ＹＳＥＰの少なくとも０．１５倍、又は、少なくとも０．２５倍であるように構成されてよい。幾つかの実施態様では、磁場発生コイル部ＦＧＣは、各公称磁場発生トレース幅寸法ＮＧＴＷＤが、磁束変化に応じて生じる検出信号に対応して、規定された公称動作周波数における伸長部ＥＰ１及びＥＰ２の表皮深さの少なくとも２５倍であるように構成されてよい。

検知要素ＳＥＮ１〜ＳＥＮ２４は、（例えば測定軸方向ＭＡに相当する）Ｘ軸方向に沿って配置され、基板（例えば図１のＰＣＢ１６２）上に固定される。図２の例では、各検知要素ＳＥＮは、Ｙ軸方向に沿って公称検知要素幅寸法ＮＳＥＷＤを有する。図２の例では、各検知要素ＳＥＮは、Ｙ軸方向に沿って公称検知要素幅寸法ＮＳＥＷＤを有する。公称検知要素幅寸法ＮＳＥＷＤの少なくとも半分以上は、Ｙ軸方向に沿った公称コイル領域幅寸法ＹＳＥＰに含まれる。検知要素ＳＥＮは、スケール１７０の（例えば１つ以上の信号変調要素ＳＭＥである）信号変調スケールパターン１８０の隣接する信号変調部によって提供される磁束変化への局所的影響に応じた検出信号を提供するように構成される。信号処理部（例えば図１の信号処理部１６６又は図６の信号処理部７６６等）は、検出部１６７から入力された検出信号に基づいて、スケール１７０に対する複数の検知要素ＳＥＮ１〜ＳＥＮ２４の位置を決定するように構成されてよい。一般に、磁場発生コイル部ＦＧＣ及び検知要素ＳＥＮ１〜ＳＥＮ２４等は、先行技術文献に記載の各特許文献において説明されるような（例えば電磁誘導式エンコーダの）既知の原理に従って動作してよい。

様々な実施態様では、磁場発生コイル部ＦＧＣと検知要素ＳＥＮとは、（例えばＰＣＢの異なる層内に配置されること等によって）互いから絶縁されている。具体的には、例示的な実施形態によれば、磁場発生コイル部ＦＧＣの伸長部ＥＰ１及びＥＰ２は、ＰＣＢの少なくとも第１の内部銅層を含む伸長部銅層のセットを使用して作成され、検知要素（導電性受信ループ）ＳＥＮは、上記第１の内部銅層よりも信号変調スケールパターン１８０に対向する検出部の前面に近い少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成される。１つのそのような実施態様では、少なくとも１つの検知要素ＳＥＮの公称検知要素幅寸法ＮＳＥＷＤは、伸長部ＥＰ１と伸長部ＥＰ２との間の公称コイル領域幅寸法ＹＳＥＰよりも大きく、伸長部の少なくとも１つの伸長部ＥＰ１又はＥＰ２の内側エッジＩＥを、オーバーラップ寸法ＯＤとして規定される量だけ超えて延在することが有利である。更に、様々な実施形態において、磁場発生コイル部ＦＧＣは、各公称磁場発生トレース幅寸法ＮＧＴＷＤが、対応するオーバーラップ寸法ＯＤよりも大きいように構成されることが有利でありうる。様々な実施態様において、伸長部ＥＰ１及びＥＰ２は、ＰＣＢの第１の内部銅層上に作成され、検知要素ＳＥＮは、少なくともオーバーラップ寸法ＯＤの付近において、上記第１の内部銅層よりも検出部の前面に近い少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセット内に作成される導電性受信ループを含む。

様々な実施態様において、磁場発生コイル部ＦＧＣは、ＰＣＢ１６２の少なくとも第１の内部銅層を含む伸長部銅層のセットを使用して作成された（例えば伸長部ＥＰ１及びＥＰ２を含む）導電性トレースを含んでよい。様々な実施態様において、検知要素ＳＥＮは、第１の内部銅層よりも信号変調スケールパターン１８０に対向する検出部の前面に近い少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成された導電性トレースによって形成される導電性受信ループ、即ち、磁束検知ループを含む。図１に関して上記されたように、様々な実施態様において、検出部１６７は、様々なタイプの測定器（例えばノギス、マイクロメータ、ゲージ、リニアスケール等）内に含まれてよい。例えば検出部１６７は、スライド部材に固定されてよく、信号変調スケールパターン１８０は、Ｘ軸方向と一致する測定軸を有するはり部材に固定されてよい。このような構成において、スライド部材は、はり部材に移動可動に取り付けられ、Ｘ軸方向及びＹ軸方向に沿って延在する平面（Ｚ軸方向は、当該平面に対して直交する）内で測定軸方向ＭＡに沿って移動可能である。

図３は、図１等に示される電子式エンコーダにおいて検出部１６７として使用可能である検出部３６７の第２の例示的な実施態様を示す平面図である。検出部３６７は、図２の検出部１６７と同様の特徴及びコンポーネントを有し、その設計及び動作は、本明細書に開示され、請求項に記載される様々な設計原理を満たすように構成されている。具体的には、図３において「プライム記号（’）の付いた」参照符号によって指定される要素は、図２における対応する同様の「プライム記号の付いていない」参照符号を有する要素に類似し、以下に示される点を除き、同様に動作すると理解されてよい。

図３及び図２の実施形態の主な相違点は、公称スケールパターン幅寸法ＮＳＰＷＤが公称検知要素幅寸法ＮＳＥＷＤ’及び検出部３６７の他のＹ軸寸法よりも有意に大きいように、検出部３６７が、Ｙ軸方向に沿って、検出部１６７よりも狭い（例えば伸長部ＥＰ１’及びＥＰ２’がＹ軸方向に沿って互いにより近い）点である。例えば１つの特定の実施態様において、公称検知要素幅寸法ＮＳＥＷＤ’は、公称スケールパターン幅寸法ＮＳＰＷＤの約２／３以下であってよい。様々な実施態様において、このような構成は、信号変調スケールパターン１８０に対する検出部３６７の側方移動に関してより大きい側方オフセット許容範囲をもたらしうる。

この相違点にも関わらず、検出部３６７の他の特徴は、検出部１６７の他の特徴に類似する。例えば伸長部ＥＰ１’及びＥＰ２’は、プリント回路基板（ＰＣＢ）の少なくとも第１の内部銅層を含む伸長部銅層のセットを使用して作成され、導電性受信ループＳＥＮ１’〜ＳＥＮ２４’は、上記第１の内部銅層よりも信号変調スケールパターン１８０に対向する（即ち、図３の紙面に向く）検出部の前面に近い少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成される。これに関連して、図３の検出部３６７の拡大部分は、導電性受信ループの方が、伸長部よりも検出部の前面に近いことを示すために、伸長部ＥＰ１’及びＥＰ２’と重なる導電性受信ループＳＥＮ１４’〜ＳＥＮ１６’のそれぞれの２つの端部を破線で示している。その一方で、図３の検出部３６７のメインビューでは、各導電性受信ループＳＥＮ１’〜ＳＥＮ２４’の２つのエッジは、説明を容易にすることだけのために実線で示されている。

図２の検出部１６７の特徴と更に同様に、図３の検出部３６７の各検知要素ＳＥＮ’は、Ｙ軸方向に沿って公称検知要素幅寸法ＮＳＥＷＤ’を有してよく、公称検知要素幅寸法ＮＳＥＷＤ’の少なくとも半分以上は、Ｙ軸方向に沿った公称コイル領域幅寸法ＹＳＥＰ’に含まれる。様々な実施態様において、磁場発生コイル部ＦＧＣ’は、（例えば図４及び／又は図５を参照して開示されるように実現される）第１伸長部ＥＰ１’及び第２伸長部ＥＰ２’と、終端部ＥＤＰ’とを含み、これらはすべて、検出部１６７の対応する要素に類似した構成を有してよい。幾つかの実施態様では、磁場発生コイル部ＦＧＣ’は、公称磁場発生トレース幅寸法ＮＧＴＷＤ’が、公称コイル領域幅寸法ＹＳＥＰ’の少なくとも０．１０倍、又は、少なくとも０．１５倍、又は、少なくとも０．２５倍であるように構成されてよい。他の特徴及び／又は設計関係も、必要に応じて、図２を参照して説明された特徴及び／又は設計関係に類似するようにされてよい。

上記検出部１６７及び３６７の例示的な構成に関して、当然ながら、幾つかの従前のシステムは、磁場発生コイル部に、比較的狭いトレース幅及び／又は比較的大きい内部領域（例えばより大きい内部領域ＩＮＴＡ及び／又は公称コイル領域幅寸法ＹＳＥＰ）を利用していた。より具体的には、幾つかの従前のシステムでは、一般に、システムが比較的長い期間の間、共振するように十分に高いＱ値を有するように、関連の検出部要素が、比較的高いインダクタンスを有することが望ましいと考えられていた。これは、使用された信号処理及び測定方法に関して、有利であると考えられていたからである。対照的に、本明細書に開示される原理によれば、（例えば特定の応用によって課される検出部全体のＹ軸寸法制限について、ＩＮＴＡ及び／又はＹＳＥＰを犠牲にして）より広いトレース幅が使用される。これは、比較的小さいインダクタンスと、更に、より小さい全体のインピーダンスとをもたらし、これに対し、より大きい量の電流が、比較的短い期間に流れることが可能となる（例えばより強い信号を生成できる）。また、測定の所望の長さの時間について、共振が依然として達成可能である。検出部１６７及び３６７に関して上記されたように、様々な実施態様において、各公称磁場発生トレース幅寸法ＮＧＴＷＤは、公称コイル領域幅寸法ＹＳＥＰの少なくとも０．１０倍、又は、少なくとも０．１５倍、又は、少なくとも０．２５倍である。幾つかの実施態様において、幾つかの特定の例示的な値として、公称コイル領域幅寸法ＹＳＥＰは、約２．０ｍｍ、又は、８．０ｍｍ、又は、１０ｍｍであってよく、また、各公称磁場発生トレース幅寸法ＮＧＴＷＤは、少なくとも約０．２５ｍｍ、又は、０．５０ｍｍ、又は、１．００ｍｍ又はそれ以上であってよい。これらは、約０．１０ｍｍであった幾つかの従前のシステムにおけるトレース幅と比較されうる。本明細書に開示されるような構成は、幾つかの事例では、同等の駆動信号を磁場発生コイル部に入力した際に、同等の従来技術の構成の信号レベルを、１．５倍以上、また、幾つかの事例では、３倍以上で超える検出信号レベルを達成することが分かっている。

検出部１６７及び３６７等の例示的な構成に関して、様々な実施態様において、検知要素ＳＥＮ（例えば図２及び図３に示されるように領域を取り囲むループ又はコイル要素）は、本明細書に開示される最大信号利得設計原理に従って構成される場合に、より従来型の検知要素に優る幾つかの利点（例えは増加された利得等）を提供しうる。磁場発生コイル部ＦＧＣに一致する又は磁場発生コイル部ＦＧＣ内（例えばＩＮＴＡ内）に置かれる検知要素の磁場受信領域の量は、相対的に最大化されるべきである一方で、（例えばＹ軸方向に沿った）磁場発生コイル部ＦＧＣを形成する導体の外側にある検知要素の磁場受信領域の量は、相対的に最小化されるべきである。当然ながら、図２及び図３に示される検知要素ＳＥＮは、この原理に一致する上記設計関係を有するオーバーラップ寸法ＯＤを示す。例えば各公称磁場発生トレース幅寸法ＮＧＴＷＤは、対応するオーバーラップ寸法ＯＤよりも大きいようにされる。

図４は、本明細書に開示され、請求項に係る原理に従った検出部４６７内に含まれる磁場発生コイル部ＦＧＣの終端部ＥＤＰの第１の例示的な実施態様を示す等角図の「ワイヤフレーム」図である。図４は、検出部におけるＺ軸方向に沿った伸長部ＥＰ１及びＥＰ２及び導電性受信ループ（ＳＥＮ１７〜ＳＥＮ２４）の相対的配置を、平面図である図２及び図３よりも明瞭に示す概略斜視図である。当然ながら、検出部４６７の要素は、図２の検出部１６７の同様の参照符号が付けられた要素と同様に設計され、機能してよく、一般に、それらとの類似性によって理解されるものとする。検出部４６７は、磁場発生コイル部ＦＧＣと、複数の検知要素ＳＥＮ１〜ＳＥＮ２４（図４には、導電性受信ループを含む代表検知要素ＳＥＮ１７〜ＳＥＮ２４が示されている）とを含む。磁場発生コイル部ＦＧＣは、第１伸長部ＥＰ１及び第２伸長部ＥＰ２と、終端部ＥＤＰとを含み、ＰＣＢ１６２（図１）上に固定され、内部領域ＩＮＴＡを取り囲む。

様々な実施態様において、磁場発生コイル部ＦＧＣと検知要素ＳＥＮとは、例えばプリント回路基板の様々な層内に配置されることによって、互いから絶縁される。具体的には、例示的な実施形態によれば、磁場発生コイル部ＦＧＣの伸長部ＥＰ１及びＥＰ２は、ＰＣＢの（図４内のＺ座標Ｚｅｐにおける）第１の内部銅層を少なくとも含む伸長部銅層のセットを使用して作成され、導電性受信ループＳＥＮ１〜ＳＥＮ２４は、（Ｚｅｐにおける）上記第１の内部銅層よりも信号変調スケールパターン１８０に対向する（即ち、図４の紙面に向く）（Ｚ座標Ｚｆｓにおける）検出部の前面に近い（Ｚ座標ＺｓｅＬ１又はＺｓｅＬ２における）少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成される。図４において、様々なラベル付けされたＺ座標が、様々なＰＣＢ層の各表面と一致する又は各表面を特定すると理解されるものとする。しかし、別の作成方法が使用されてもよい。信号変調スケールパターン１８０の信号変調要素ＳＭＥは、Ｚ座標Ｚｓｍｅにある（図１に示される）スケール１７０の表面上にある。当然ながら、スケール１７０は、検出部４６７の要素を担持するＰＣＢと離間している。

前述の通り、ＰＣＢ（検出部４６７）は、Ｚ座標Ｚｆｓにある前面（例えば絶縁コーティングの前面）を有する。動作間隙が、スケール表面のＺ座標Ｚｓｍｅと、前面のＺ座標Ｚｆｓとの間に存在する。磁場発生コイル部ＦＧＣの伸長部ＥＰ１及びＥＰ２は、Ｚ座標Ｚｅｐにおける第１の内部銅層を少なくとも含む伸長部銅層のセットを使用して作成され、また、絶縁コーティングによって覆われてよい。検知要素ＳＥＮは、Ｚ座標ＺｓｅＬ１又はＺｓｅＬ２における少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成される相互接続された導電性受信ループを含む。導電性受信ループは、以下により詳しく説明されるように、導電性受信ループが互いに交差する一方で、検知要素の信号寄与を直列に接続し、各信号寄与極性を提供するように、フィードスルーを使用して、（Ｚ座標ＺｓｅＬ１及びＺｓｅＬ２における）層間で接続されてよい。

様々な実施形態によれば、伸長部ＥＰ１及びＥＰ２は、ＰＣＢの（Ｚｅｐにおける）第１の内部銅層を少なくとも含む伸長部銅層のセットを使用して作成され、導電性受信ループ（ＳＥＮ）は、（Ｚｅｐにおける）上記第１の内部銅層よりも信号変調スケールパターン１８０に対向する（Ｚｆｓにおける）検出部の前面に近い（ＺｓｅＬ１又はＺｓｅＬ２における少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成される。

同様の検出部の従来技術の構成では、磁場発生コイル部の伸長部及び導電性受信ループは、ほぼ反対の関係に配置される。例えば同等の従来技術の構成の検出部は、ＰＣＢの少なくとも内部銅層を使用して作成される導電性受信ループを含み、磁場発生コイル部の伸長部は、（導電性受信ループを作成するために使用される）内部銅層よりも信号変調スケールパターンに対向する検出部の表面に近い少なくとも１つの銅層を使用して作成される。このような従来技術の構成の技術的な理由は、磁場発生コイル部の抵抗を減少させることである。これは、（検出部の前面により近いか又は最も近い）ＰＣＢの外側層が、通常、より厚い銅メッキを含むからである。典型的なＰＣＢ製作には、「ブランク」の銅被覆基板をエッチングし、それらの間にスペーサを追加し、同じ（小さい）厚さをそれぞれ有する薄い内部銅層を作成するように互いに接着することが伴う。次に穴が開けられ、ＰＣＢは、めっき浴の中に入れられ、（フィードスルーを作成するために）各穴の中と、両外層上とに銅層を成長させる。通常、両外層は、同じ厚さを有し、各内部銅層よりも大きい（厚い）。

本発明者は、上記磁場発生コイル部の伸長部を構成するために「幅広の」トレースを使用することによって、その抵抗が減少され、磁場発生コイル部をＰＣＢの（厚い）外層内に置く技術的動機付けが減少されることが分かった。具体的には、それぞれＹ軸方向に沿って公称第１内部領域幅寸法の少なくとも０．１倍の公称磁場発生トレース幅寸法であり、それにより銅層厚さが非常に薄くても低抵抗である伸長部を使用することによって、磁場発生コイル部を、ＰＣＢの（厚い）外層内に置くことが技術的にあまり必要でなくなる。本発明者は更に、代わりに、導電性受信ループを（検出部の前面により近いか又は最も近い）外層に置くと、エンコーダトランスデューサの利得（信号強度）の顕著な増加が予想外に実現されることが分かった。磁場発生コイル部をＰＣＢの内部銅層を使用して作成し、導電性受信ループを上記内部銅層よりも検出部の前面に近い少なくとも１つの銅層を使用して作成することは、時には、同等の駆動信号を磁場発生コイル部に入力した場合に、従来技術の構成の信号レベルを、１．５倍以上に超える検出信号レベルを達成することが分かった。

信号強度の顕著な増加は、信号強度が、伸長部及び信号変調スケールパターン１８０を含む磁場発生コイル部ＦＧＣ間の送信間隙よりも、導電性受信ループと信号変調スケールパターン１８０との間の受信間隙により敏感であることに起因しうる。導電性受信ループを、検出部の前面のより近くに又は最も近くに置くことによって、導電性受信ループが信号変調スケールパターン１８０に対向する前面から比較的離れたところに置かれる場合に比べて、受信間隙のより正確な制御及び定義が可能となる。

図４を依然として参照するに、第１伸長部ＥＰ１及び第２伸長部ＥＰ２のそれぞれは、Ｘ軸方向に沿って延在し、Ｘ軸方向及びＹ軸方向に垂直であるＺ軸方向に沿って、信号変調スケールパターン１８０に対向する検出部４６７のＰＣＢの前面（Ｚｆｓ）から、伸長部のｚ距離ＥＰＺＤ＝（Ｚｅｐ−Ｚｆｓ）に、名目上位置する。様々な実施形態では、ＥＰＺＤは、伸長部ＥＰ１及びＥＰ２が、前面（Ｚｆｓ）のより近くに又は最も近くに配置される場合に、最小にされる。幾つかの実施態様では、導電性受信ループは、（ＺｓｅＬ１及びＺｓｅＬ２における）受信ループ銅層のセットに含まれる各層内に形成される平面トレース部と、平面トレース部をそれらの対応する層間で接続するめっき孔を含むフィードスルー部とを含む。平面トレース部の少なくとも半分以上が、（Ｚｅｐにおける）第１の内部銅層よりも検出部の（Ｚｆｓにおける）前面に近い（ＺｓｅＬ１及びＺｓｅＬ２における）各層内に作成されてよい。更なる実施態様では、導電性受信ループのすべての平面トレース部が、（Ｚｅｐにおける）第１の内部銅層よりも検出部の（Ｚｆｓにおける）前面に近い（ＺｓｅＬ１及びＺｓｅＬ２における）各層内に作成される。幾つかの実施態様では、導電性受信ループの平面トレース部の少なくとも一部が、検出部の（Ｚｆｓにおける）前面上にある銅層であるか、又は、検出部の前面に最も近い（ＺｓｅＬ１又はＺｓｅＬ２における）対応する層内に作成される。

上記されたように、終端部ＥＤＰは、第１伸長部ＥＰ１と第２伸長部ＥＰ２との間の公称コイル領域幅寸法ＹＳＥＰに相当するＹ軸方向の距離間隔に亘り、内部領域ＩＮＴＡの終端の付近において、それらの間に接続を提供する導電性経路を含む。図４に示される実施形態では、終端部ＥＤＰは、検出部４６７のＰＣＢの前面（Ｚｆｓ）から、シールドされた終端セクションのｚ距離ＳＥＳＺＤ＝（Ｚｓｅｓ−Ｚｆｓ）に名目上位置しているＺ座標Ｚｓｅｓを有する対応するＰＣＢ層の表面上にあるシールドされた終端セクションＳＥＳを含む。シールドされた終端セクションのｚ距離ＳＥＳＺＤは、伸長部のｚ距離ＥＰＺＤよりも大きい。第１接続部ＣＮＰ１（例えばＰＣＢフィードスルー）は、第１伸長部ＥＰ１を、シールドされた終端セクションＳＥＳの第１の端に接続し、第２接続部ＣＮＰ２（例えばＰＣＢフィードスルー）は、第２伸長部ＥＰ２を、シールドされた終端セクションＳＥＳの第２の端に接続する。

図４に示される実施態様では、検出部４６７は更に、Ｘ軸方向及びＹ軸方向に沿って延在し、Ｚ座標Ｚｃｓｒを有する対応するＰＣＢ層の表面上に名目上位置し、また、検出部４６７のＰＣＢの前面から、シールド領域のｚ距離ＳＲＺＤ＝（Ｚｃｓｒ−Ｚｆｓ）に名目上位置する導電性シールド領域ＣＳＲ（例えば図４において、幾分任意に配置された破線の「縁」線によって表される導電性の平面領域）を含む。様々な実施態様において、シールド領域のｚ距離ＳＲＺＤは、シールドされた終端セクションのｚ距離ＳＥＳＺＤよりも小さく、導電性シールド領域ＣＳＲは、シールドされた終端セクションＳＥＳの少なくとも一部と、検出部４６７のＰＣＢの前面（Ｚｆｓ）との間に配置される。導電性シールド領域ＣＳＲは、検出部４６７のＰＣＢにおける広いグランドプレーン層の一部を含んでもよいし、又は、幾つかの実施形態では、個別の領域を含んでもよい。導電性シールド領域ＣＳＲは、第１接続部ＣＮＰ１及び第２接続部ＣＮＰ２（例えばＰＣＢフィードスルー）が、導電性シールド領域ＣＳＲから分離又は絶縁されるように、クリアランスホールを含んでもよい。

一般に、磁場発生コイル部の終端部（例えばＹ軸方向に沿って延在する終端部）の以前から知られている構成によって発生される磁場成分は、終端部に最も近い検知要素の検出信号にエラー成分を生じさせる（いわゆる「終端効果（end effect）」）。検出部内に「テーパされた終端構成」を使用して、及び／又は、終端部を終端検知要素から遠くに離すことによって、この終端効果を軽減する試みがなされてきている。しかし、これらのアプローチは、望ましくなく信号強度を低下させるか、検出部のＸ軸寸法を増加させるか、又は、その両方を生じさせる。対照的に、上記シールド構成は、終端部によって生成される磁場成分を減少させる、及び／又は、それが、信号変調要素ＳＥＭに達しないようにする傾向がある。したがって、最も近い検知要素に結合される磁場成分は、より小さいか、及び／又は、スケール位置に関係なく、略一定であり、したがって、任意の終端効果が実質的に軽減される。

上記されたように、様々な実施態様において、伸長部ＥＰ１及びＥＰ２は、ＰＣＢの第１の内部銅層上に作成されてよく、シールドされる終端セクションＳＥＳは、ＰＣＢの（Ｚｓｅｓにおける）異なる（例えば「第３の」）層内に作成されてよく、導電性シールド領域ＣＳＲは、ＰＣＢの第３の層よりも検出部の前面（Ｚｆｓ）（例えば検出部のＰＣＢの前面）に近いＰＣＢの層（例えばＺｃｓｒにおける「第４の」層）上に作成される。１つのそのような実施態様では、導電性シールド領域ＣＳＲは、（Ｚｅｐにおける）第１の内部銅層と（Ｚｓｅｓにおける）第３の層との間に配置されるＰＣＢの（Ｚｃｓｒにおける）第４の層内に作成されてよい。このような構成では、導電性シールド領域ＣＳＲは、ＰＣＢのグランドプレーン層の少なくとも一部を含んでよく、グランドプレーン層は、Ｚｅｐにおける第１の内部銅層とＺｓｅｓにおける第３の層との間に配置される。１つの実施態様において、伸長部ＥＰ１又はＥＰ２と、シールドされた終端セクションＳＥＳとの間の（例えば第１接続部ＣＮＰ１又は第２接続部ＣＮＰ２の一部としての）接続は、Ｚ軸方向に沿って延在するプリント回路基板フィードスルーを含んでよい。１つのこのような構成において、導電性シールド領域ＣＳＲは、Ｚｅｐにおける第１の内部銅層とＺｓｅｓにおける第３の層との間に配置されるプリント回路基板の（第４の）層上に作成されてよく、プリント回路基板のフィードスルーは、導電性シールド領域ＣＳＲ内に作成される開口を貫通してよい。

図５は、本明細書に開示され、請求項に係る原理に従って、検出部５６７内に含まれる磁場発生コイル部ＦＧＣ’’の終端部ＥＤＰ’’の第２の例示的な実施態様を示す等角図の「ワイヤフレーム」図である。図５は、検出部におけるＺ軸方向に沿った伸長部ＥＰ１及びＥＰ２及び導電性受信ループ（ＳＥＮ１７〜ＳＥＮ２４）の相対的配置を、平面図である図２及び図３よりもより明瞭に示す概略斜視図である。当然ながら、検出部５６７の要素は、図２の検出部１６７及び／又は図４の検出部４６７の同様の参照符号が付けられた要素と同様に設計され、操作されてよく、一般に、それらとの類似性によって理解されるものとする。

図５では、図４にあるように、様々なラベル付けされたＺ座標が、様々なＰＣＢ層の各表面と一致する又は各表面を特定すると理解されるものとする。しかし、別の作成方法を使用してもよい。信号変調スケールパターン１８０の信号変調要素ＳＭＥは、Ｚ座標Ｚｓｍｅにある（図１に示される）スケール１７０の表面上にある。検出部５６７は、Ｚ座標Ｚｆｓにある前面（例えば検出部５６７のＰＣＢ上の絶縁コーティングの前面）を有する。動作間隙が、スケール表面のＺ座標Ｚｓｍｅと、前面のＺ座標Ｚｆｓとの間に存在する。伸長部ＥＰ１及びＥＰ２は、Ｚ座標Ｚｅｐにおける第１の内部銅層を少なくとも含む伸長部銅層のセットを使用して作成され、また、絶縁コーティングによって覆われてよい。検知要素ＳＥＮは、Ｚ座標ＺｓｅＬ１又はＺｓｅＬ２における少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成される相互接続された導電性受信ループを含み、これらは、検出部４６７を参照して上で述べたように接続される。

第１伸長部ＥＰ１及び第２伸長部ＥＰ２は、信号変調スケールパターン１８０に対向する検出部５６７の前面（Ｚｆｓ）から、伸長部のｚ距離ＥＰＺＤ＝（Ｚｅｐ−Ｚｆｓ）に、名目上位置している。検出部４６７にあるように、終端部ＥＤＰ’’は、第１伸長部ＥＰ１と第２伸長部ＥＰ２との間の公称コイル領域幅寸法ＹＳＥＰに相当するＹ軸方向の距離間隔に亘り、内部領域ＩＮＴＡの終端の付近において、それらの間に接続を提供する導電性経路を含む。図５に示される実施形態では、終端部ＥＤＰ’’は、Ｚ座標Ｚｓｅｓ’’を有する対応するＰＣＢ層の表面上にあるシールドされた終端セクションＳＥＳ’’を含む。終端セクションＳＥＳ’’は、検出部５６７の前面（Ｚｆｓ）から、シールドされた終端セクションのｚ距離ＳＥＳＺＤ’’＝（Ｚｓｅｓ’’−Ｚｆｓ）に名目上位置する。シールドされた終端セクションのｚ距離ＳＥＳＺＤ’’は、伸長部のｚ距離ＥＰＺＤよりも大きい。（例えばＰＣＢフィードスルーＣＮＰ１Ａ及び導電性トレースＣＮＰ１Ｂを含む）第１接続部ＣＮＰ１は、第１伸長部ＥＰ１を、シールドされた終端セクションＳＥＳの第１の端に接続し、（例えばＰＣＢフィードスルーＣＮＰ２Ａ及び導電性トレースＣＮＰ２Ｂを含む）第２接続部ＣＮＰ２は、第２伸長部ＥＰ２を、シールドされた終端セクションＳＥＳの第２の端に接続する。

図５に示される実施態様では、検出部５６７は更に、導電性シールド領域ＣＳＲ’’（例えば図５において、破線の縁線によって表される導電性の平面領域）を含む。導電性シールド領域ＣＳＲ’’は、Ｘ軸及びＹ軸方向に沿って延在し、Ｚ座標Ｚｃｓｒ’’を有する対応するＰＣＢ層の表面上に名目上位置し、また、検出部５６７のＰＣＢの前面から、シールド領域のｚ距離ＳＲＺＤ’’＝（Ｚｃｓｒ’’−Ｚｆｓ）に名目上位置する。様々な実施態様において、シールド領域のｚ距離ＳＲＺＤ’’は、シールドされた終端セクションのｚ距離ＳＥＳＺＤ’’よりも小さく、導電性シールド領域ＣＳＲ’’は、シールドされた終端セクションＳＥＳ’’の少なくとも一部と、検出部５６７のＰＣＢの前面との間に配置される。図５に示される実施形態について、当然ながら、幾つかの実施態様では、シールド領域ＣＳＲ’’は、必要に応じて、検知要素ＳＥＮに使用されたのと同じ表面上に配置されてもよい（つまり、必要に応じて、Ｚｃｓｒ’’＝ＺｓｅＬ１又はＺｃｓｒ’’＝ＺｓｅＬ２である）。更に、１つのこのような実施態様において、必要に応じて、シールドされた終端セクションＳＥＳ’’及び導電性トレースＣＮＰ１Ｂ及びＣＮＰ２Ｂは、伸長部ＥＰ１及びＥＰ２に使用されたのと同じ表面上に配置されてよい（つまり、必要に応じて、Ｚｓｅｓ’’＝Ｚｅｐ及びＥＰＺＤ＝ＳＥＳＺＤ’’等である）。このような実施態様では、検出部５６７のＰＣＢが、検出部４６７よりも、少ない層を含んでも、及び／又は、Ｚ軸方向に沿ってより薄くてもよい。いずれの場合でも、検出部５６７における終端部ＥＤＰ’’のシールドされた構成は、検出部４６７における終端部ＥＤＰを参照して上で述べた様態と同様の様態で、終端効果を軽減する。

上記例示的な検出部４６７及び５６７に関して、当然ながら、導電性シールド領域ＣＳＲ（ＣＳＲ’’）は、磁場発生コイル部ＦＧＣの伸長部ＥＰ１及びＥＰ２の第１の内部銅層の位置に比べて、（例えば異なるＰＣＢ層等の上に配置された）シールドされた終端セクションＳＥＳの相対的な層の位置に少なくとも部分的に基づいて、検知要素ＳＥＮへのシールドされた終端セクションＳＥＳの（例えば磁束変化に関連する）影響を減少させることができる。このような構成は、導電性シールド領域ＣＳＲ（ＣＳＲ’’）の利用を可能にし、磁場発生コイル部ＦＧＣに、より短い全体のＸ軸寸法を可能にする（例えばこれに対し、終端部ＥＤＰは、磁束変化等に応じて生じる検出信号に影響を及ぼすことを回避するために、検知要素ＳＥＮから遠く離れて配置される必要がない）。

図６は、電子式エンコーダ７１０を含む測定システム７００のコンポーネントの１つの例示的な実施態様を示すブロック図である。当然ながら、図６の幾つかの番号が付けられたコンポーネント７ＸＸは、以下に示される点を除き、図１の同様に番号が付けられたコンポーネント１ＸＸに対応するか、及び／又は、同様の動作を有する。電子式エンコーダ７１０は、信号処理部７６６と、合わされるとトランスデューサを形成するスケール７７０及び検出部７６７とを含む。様々な実施態様では、検出部７６７は、図２乃至図６に関して説明された構成の何れか又は他の構成を含んでよい。測定システム７００は更に、ディスプレイ７３８及びユーザによって操作可能なスイッチ７３４、７３６といったユーザインターフェースを含み、また、電源７６５を追加的に含んでもよい。様々な実施態様では、外部データインターフェース７３２が含まれてもよい。これらの要素はすべて、信号プロセッサとして具体化されうる信号処理部７６６（又は信号処理及び制御回路）に結合される。信号処理部７６６は、検出部７６７から入力される検出信号に基づいて、スケール７７０に対する検出部７６７の検知要素の位置を決定する。

様々な実施態様において、図６の信号処理部７６６（及び／又は図１の信号処理部１６６）は、本明細書に説明される機能を行うように、ソフトウェアを実行する１つ以上のプロセッサを含んでも又はそれらから構成されてもよい。プロセッサは、プログラマブル汎用又は特殊用途向けマイクロプロセッサ、プログラマブルコントローラ、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）等又はこのようなデバイスの組み合わせを含む。ソフトウェアは、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ等、又は、このようなコンポーネントの組み合わせといったメモリに記憶されてよい。ソフトウェアは更に、光学ベースのディスク、フラッシュメモリデバイス又はデータを記憶する任意の他のタイプの不揮発性記憶媒体といった１つ以上の記憶デバイスに記憶されてもよい。ソフトウェアは、特定のタスクを行う又は特定のアブストラクトデータタイプを実現するルーティン、プログラム、オブジェクト、コンポーネント、データ構造等を含む１つ以上のプログラムモジュールを含んでよい。分散型コンピュータ環境では、プログラムモジュールの機能は、組み合わされても、複数のコンピュータシステム又はデバイスにわたって分散され、有線又は無線構成のサービスコールを介してアクセスされてよい。

図７Ａは、図１等に示される電子式エンコーダにおける検出部１６７及び信号変調スケールパターン１８０としてそれぞれ使用可能である検出部７６７及び互換信号変調スケールパターン７８０の第３の例示的な実施態様を示す平面図である。図７Ｂは、図７Ａとほぼ一致する第３の例示的な実施態様を示す斜視図である。図７Ｂは、検出部におけるＺ軸方向に沿った伸長部（ＦＴＯＥＰ、ＦＴＩＥＰ、ＳＴＯＥＰ、ＳＴＩＥＰ）及び導電性受信ループ（ＳＥＮ１〜ＳＥＮ２４）の相対的配置を、平面図である図７Ａよりも明瞭に示す概略斜視図である。検出部７６７は、図２の検出部１６７と同様の特徴及びコンポーネントを有し、その設計及び動作は、本明細書に開示され、請求項に記載される様々な設計原理を満たすように構成されている。具体的には、図２又は本明細書における他の図面における参照符号又はラベルと同様又は同一の図７Ａにおける参照符号又はラベル（例えば７ＸＸ及び２ＸＸのように同様の「ＸＸ」との接尾語）によって指定される要素は、類似の要素を指定し、以下に示される点を除き、同様に動作すると理解されてよい。したがって、検出部７６７及び信号変調スケールパターン７８０の重要な相違点についてのみ、以下に説明する。検出部７６７及び互換信号変調スケールパターン７８０は、以下により詳細に説明されるように、上記実施態様と比べてよりロバストな信号精度及び／又は信号強度を提供する点で、追加の利点を提供する。

図７Ａ／図７Ｂ及び図２の実施形態の主な相違点は、信号変調スケールパターン７８０が、互いに平行に配置された第１のパターントラックＦＰＴ及び第２のパターントラックＳＰＴを含む点である。第１のパターントラックＦＰＴは、もう１つのパターントラックに最も近い第１トラック内部境界ＦＴＩＢと、もう１つのパターントラックから最も遠い第１トラック外部境界ＦＴＥＢとの間のＹ軸方向に沿った公称第１パターントラック幅寸法ＦＰＴＷＤを有する。第２のパターントラックＳＰＴは、もう１つのパターントラックに最も近い第２トラック内部境界ＳＴＩＢと、もう１つのパターントラックから最も遠い第２トラック外部境界ＳＴＥＢとの間のＹ軸方向に沿った公称第２パターントラック幅寸法ＳＰＴＷＤを有する。第１のパターントラックＦＰＴ及び第２のパターントラックＳＰＴそれぞれは、Ｘ軸方向に沿った位置の周期関数として変化する空間的変化特徴を提供するように配置される信号変調要素ＳＭＥを含む。

別の主な相違点は、検出部７６７が、信号変調スケールパターン７８０との互換動作のために構成される点である。検出部７６７は、磁場発生コイル部ＦＧＣを含み、当該磁場発生コイル部ＦＧＣは、ＰＣＢ上に固定されていてよく、また、第１トラック磁場発生コイル部ＦＴＦＧＣＰと第２トラック磁場発生コイル部ＳＴＦＧＣＰとを含む。磁場発生コイル部ＦＧＣは、信号処理部からのコイル駆動信号を磁場発生コイル部ＦＧＣに接続する少なくとも２つの接続部（例えばＣＰ１及びＣＰ２）を含む入力部ＩＮＰを含んでよい。磁場発生コイル部ＦＧＣにおいて、第１トラック磁場発生コイル部ＦＴＦＧＣＰは、第１のパターントラックＦＰＴと位置合わせされた第１の内部領域ＦＩＮＴＡを取り囲み、Ｘ軸方向に沿って公称第１内部領域長さ寸法ＦＩＡＬＤと、Ｙ軸方向に沿って公称第１内部領域幅寸法ＹＳＥＰ１とを有し、コイル駆動信号に応えて、第１の内部領域ＦＩＮＴＡ内に第１の磁束変化を発生させる。同様に、第２トラック磁場発生コイル部ＳＴＦＧＣＰは、第２のパターントラックＳＰＴと位置合わせされた第２の内部領域ＳＩＮＴＡを取り囲み、Ｘ軸方向に沿って公称第２内部領域長さ寸法ＳＩＡＬＤと、Ｙ軸方向に沿って公称第２内部領域幅寸法ＹＳＥＰ２とを有し、コイル駆動信号に応えて、第２の内部領域ＳＮＴＡ内に第２の磁束変化を発生させる。

検出部７６７は更に、Ｘ軸方向に沿って配置され、ＰＣＢ上に固定される複数の検知要素ＳＥＮ（例えばＳＥＮ１、ＳＥＮ１４）を含む。各検知要素ＳＥＮは、第１の内部領域ＦＩＮＴＡ及び第２の内部領域ＳＩＮＴＡに亘るＹ軸方向に沿った公称検知要素幅寸法ＮＳＥＷＤを有する。複数の検知要素は、信号変調スケールパターン７８０の隣接する信号変調要素ＳＭＥによって提供される磁束変化への局所的影響に応じた検出信号を提供するように構成される。様々な実施態様において、複数の検知要素ＳＥＮは、プリント回路基板上に作成される導電性トレース及びフィードスルーによって形成される導電性受信ループを含む。

（例えば図７Ａに示されるような）様々な実施態様において、（例えば第１の方向における電流を生成するために第１の極性の磁束変化に応じる）第１の検知ループ極性を提供するように構成される導電性受信ループは、Ｘ軸方向に沿って、（例えば同じ方向における電流を生成するために第１の極性とは反対の磁束変化に応じる）第１の検知ループ極性とは反対の第２検知ループ極性を提供するように構成される導電性受信ループと交互配置される。信号処理部が、コイル駆動信号を提供するために、検出部に動作可能に接続されてよく、既知の方法に従って、検出部７６７の図示される検知要素ＳＥＮから（及び既知の原理に従って他の空間位相位置に提供される他の図示されていない検知要素ＳＥＮから）の検出信号入力に基づいて、検出部と信号変調スケールパターンとの相対位置を決定する。

図７Ａに示されるように、磁場発生コイル部ＦＧＣ及び検知要素ＳＥＮは、本明細書において前に開示される原理に従って有利に構成される。磁場発生コイル部ＦＧＣは、終端部ＥＤＰの１つ以上について、シールド構成を実現するために、図示されるフィードスルーの１つ以上を含んでよい。当然ながら、特定の実施態様において不要である又は所望されない図示されるフィードスルーは、省略されてよい。

図７Ａ及び図７Ｂに示される実施態様では、第１トラックの第１（例えば内側）伸長部ＦＴＩＥＰ及び第１トラックの第２（例えば外側）伸長部ＦＴＯＥＰそれぞれは、第１の内部領域ＦＩＮＴＡに隣接してＸ軸方向に沿って延在する。第１トラック内側伸長部ＦＴＩＥＰは、第１トラック内部境界ＦＴＩＢに隣接して位置付けられ、第１トラック外側伸長部ＦＴＯＥＰは、第１トラック外部境界ＦＴＥＢに隣接して位置付けられる。第１トラック内側伸長部ＦＴＩＥＰは、Ｙ軸方向に沿って公称第１トラック内側磁場発生トレース幅寸法ＮＦＴＩＧＴＷＤを有する。第１トラック外側伸長部ＦＴＯＥＰは、Ｙ軸方向に沿って公称第１トラック外側磁場発生トレース幅寸法ＮＦＴＯＧＴＷＤを有する。本明細書に開示される原理によれば、公称第１トラック磁場発生トレース幅寸法ＮＦＴＩＧＴＷＤ及びＮＦＴＯＧＴＷＤ（同じであっても互いに異なっていてもよい）それぞれは、公称第１内部領域幅寸法ＹＳＥＰ１の少なくとも０．１倍である。幾つかの実施態様では、第１トラック磁場発生トレース幅寸法ＮＦＴＩＧＴＷＤ及びＮＦＴＯＧＴＷＤが、公称第１内部領域幅寸法ＹＳＥＰ１の少なくとも０．１５倍、又は、少なくとも０．２５倍であることが有利でありうる。

第２トラックの第１（例えば内側）伸長部ＳＴＩＥＰ及び第２トラックの第２（例えば外側）伸長部ＳＴＯＥＰそれぞれは、第２の内部領域ＳＩＮＴＡに隣接してＸ軸方向に沿って延在する。第２トラック内側伸長部ＳＴＩＥＰは、第２トラック内部境界ＳＴＩＢに隣接して位置付けられ、第２トラック外側伸長部ＳＴＯＥＰは、第２トラック外部境界ＳＴＥＢに隣接して位置付けられる。第２トラック内側伸長部ＳＴＩＥＰは、Ｙ軸方向に沿って公称第２トラック内側磁場発生トレース幅寸法ＮＳＴＩＧＴＷＤを有する。第２トラック外側伸長部ＳＴＯＥＰは、Ｙ軸方向に沿って公称第２トラック外側磁場発生トレース幅寸法ＮＳＴＯＧＴＷＤを有する。本明細書に開示される原理によれば、公称第２トラック磁場発生トレース幅寸法ＮＳＴＩＧＴＷＤ及びＮＳＴＯＧＴＷＤ（同じであっても互いに異なっていてもよい）それぞれは、公称第２内部領域幅寸法ＹＳＥＰ２の少なくとも０．１倍である。幾つかの実施態様では、第２トラック磁場発生トレース幅寸法ＮＦＴＩＧＴＷＤ及びＮＦＴＯＧＴＷＤが、公称第２内部領域幅寸法ＹＳＥＰ２の少なくとも０．１５倍、又は、少なくとも０．２５倍であることが有利でありうる。他の特徴及び／又は設計関係も、必要に応じて、図２を参照して説明された特徴及び／又は設計関係と類似するようにされてよい。

第１トラックの第１（例えば内側）伸長部ＦＴＩＥＰ及び第１トラックの第２（例えば外側）伸長部ＦＴＯＥＰは、ＰＣＢの第１の内部銅層を少なくとも含む伸長部銅層のセットを使用して作成され、導電性受信ループ（ＳＥＮ１〜ＳＥＮ２４）は、上記第１の内部銅層よりも信号変調スケールパターン１８０に対向する検出部の前面に近い少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成される。同様に、第２トラックの第１伸長部ＳＴＩＥＰ及び第２トラックの第２伸長部ＳＴＯＥＰも、ＰＣＢの第２の内部銅層を少なくとも含む伸長部銅層のセットを使用して作成され、導電性受信ループ（ＳＥＮ１〜ＳＥＮ２４）は、上記第２の内部銅層よりも信号変調スケールパターン１８０に対向する検出部の前面に近い少なくとも１つの銅層を含むＰＣＢの受信ループ銅層のセットを使用して作成される。様々な実施態様では、第２トラックの第１伸長部ＳＴＩＥＰ及び第２伸長部ＳＴＯＥＰを作成するために使用するＰＣＢの第２の内部銅層は、第１トラックの第１伸長部ＦＴＩＥＰ及び第２伸長部ＦＴＯＥＰを作成するために使用する第１の内部銅層と同じであり、集合的に、内部伸長部層を形成する。

様々な実施態様において、上記特徴と組み合わせて、公称検知要素幅寸法ＮＳＥＷＤの少なくとも半分以上が、第１トラック外側伸長部ＦＴＯＥＰと第２トラック外側伸長部ＳＴＯＥＰとの間に含まれる。幾つかの実施態様では、公称検知要素幅寸法ＮＳＥＷＤの少なくとも半分以上が、第１の内部領域ＦＩＮＴＡ及び第２の内部領域ＳＩＮＴＡ内に含まれる。様々な実施態様において、磁場発生コイル部ＦＧＣ及び検知要素ＳＥＮは、互いから絶縁される。図７Ａに示されるように、少なくとも１つの検知要素ＳＥＮの公称検知要素幅寸法ＮＳＥＷＤは、第１トラック外側伸長部ＦＴＯＥＰと第２トラック外側伸長部ＳＴＯＥＰとの間に亘る全体内部領域幅寸法ＯＩＡＷＤよりも大きく、第１トラック外側伸長部ＦＴＯＥＰ及び第２トラック外側伸長部ＳＴＯＥＰの少なくとも一方の内側エッジＩＥを、オーバーラップ寸法（例えば第１トラックオーバーラップ寸法ＦＴＯＤ及び／又は第２トラックオーバーラップ寸法ＳＴＯＤ）と規定される量だけ越えて延在する。様々な実施態様では、磁場発生コイル部ＦＧＣは、各公称外側磁場発生トレース幅寸法（ＮＦＴＯＧＴＷＤ及びＮＳＴＯＧＴＷＤ）が、その関連付けられるオーバーラップ寸法よりも大きいように構成される。様々な実施態様では、すべての伸長部（ＦＴＩＥＰ、ＦＴＯＥＰ、ＳＴＩＥＰ及びＳＴＯＥＰ）は、前述の通り、ＰＣＢの内部伸長部層内に作成され、検知要素ＳＥＮは、少なくともオーバーラップ寸法の付近において、内部伸長部層よりも検出部の前面に近い少なくとも１つの銅層を含むＰＣＢの１つ以上の受信ループ銅層内に作成される導電性受信ループを含む。

図７Ａ及び図７Ｂに示される特定の実施態様では、第１のパターントラックＦＰＴ及び第２のパターントラックＳＰＴそれぞれは、第１のパターントラックＦＰＴ及び第２のパターントラックＳＰＴにおいて、Ｘ軸方向に沿って同じ空間的周期又は波長Ｗに従って配置される同じタイプの信号変調要素ＳＭＥを含んでよい。第２のパターントラックＳＰＴにおける信号変調要素ＳＭＥは、第１のパターントラックにおける信号変調要素に対して約Ｗ／２の公称スケールトラックオフセットＳＴＯだけ、測定軸方向（Ｘ軸方向）に沿ってオフセットされている。図７Ａにおける電流の流れの矢印によって示されるように、磁場発生コイル部ＦＧＣは、第１の内部領域ＦＩＮＴＡ内に、第１の極性を有する第１トラック磁束変化を発生させ、また、第２の内部領域ＳＩＮＴＡ内に、第１の極性とは反対の第２の極性を有する第２トラック磁束変化を発生させるように構成される。上記されたように、複数の検知要素ＳＥＮは、ＰＣＢ上に作成される導電性トレースによって形成される（Ｘ軸方向に沿って検知ループ極性が交互に変わる）導電性受信ループを含む。各導電性受信ループの少なくとも半分以上が、Ｙ軸方向に沿って第１の内部領域ＦＩＮＴＡ及び第２の内部領域ＳＩＮＴＡに亘り、各検知要素ＳＥＮにおいて、第１の内部領域ＦＩＮＴＡ及び第２の内部領域ＳＩＮＴＡ内で同じ検知ループ極性を提供する。第１の内部領域ＦＩＮＴＡにおける発生磁束の極性は、第２の内部領域ＳＩＮＴＡにおける発生磁束の極性とは反対であるので、これは、第１のパターントラックＦＰＴ及び第２のパターントラックＳＰＴにおいて約Ｗ／２のスケールトラックオフセットＳＴＯを有する信号変調要素ＳＭＥと相互作用して、各検知要素ＳＥＮにおいて、強化信号寄与が生成される。

図８は、図１等に示される電子式エンコーダにおける検出部１６７及び信号変調スケールパターン１８０としてそれぞれ使用可能である検出部８６７及び互換信号変調スケールパターン７８０の第４の例示的な実施態様を示す平面図である。図８に示される信号変調スケールパターン７８０は、図７Ａに示される信号変調スケールパターン７８０と同様又は同一であってよく、検出部８６７とのその動作に関すること以外、以下に詳細には説明しない。検出部８６７は、図７Ａの検出部７６７の特徴及びコンポーネントに類似する特徴及びコンポーネントを有し、その設計及び動作は、本明細書に開示され、請求項に記載される同様の設計原理を満たすように構成されており、また、同様の利点を提供する。図７Ａ又は本明細書における他の図面における参照符号又はラベルと同様又は同一の図８における参照符号又はラベル（例えば８ＸＸ及び７ＸＸのように同様の「ＸＸ」との接尾語）によって指定される要素は、類似の要素を指定し、以下に示される点を除き、同様に動作すると理解されてよい。したがって、検出部８６７及び検出部７６７の重要な相違点についてのみ、以下に詳述する。

検出部７６７と同様に、検出部８６７は、信号変調スケールパターン７８０との互換動作のために構成される。第１トラック磁場発生コイル部ＦＴＦＧＣＰは、第１のパターントラックＦＰＴと位置合わせされた第１の内部領域ＦＩＮＴＡを取り囲み、Ｘ軸方向に沿って公称第１内部領域長さ寸法ＦＩＡＬＤと、Ｙ軸方向に沿って公称第１内部領域幅寸法ＹＳＥＰ１とを有し、コイル駆動信号に応えて、第１の内部領域ＦＩＮＴＡ内に第１の磁束変化を発生させる。同様に、第２トラック磁場発生コイル部ＳＴＦＧＣＰは、第２のパターントラックＳＰＴと位置合わせされた第２の内部領域ＳＩＮＴＡを取り囲み、Ｘ軸方向に沿って公称第２内部領域長さ寸法ＳＩＡＬＤと、Ｙ軸方向に沿って公称第２内部領域幅寸法ＹＳＥＰ２とを有し、コイル駆動信号に応えて、第２の内部領域ＳＮＴＡ内に第２の磁束変化を発生させる。

検出部８６７と検出部７６７との１つの重要な相違点は、図８における電流の流れの矢印によって示されるように、磁場発生コイル部ＦＧＣが、第１の内部領域ＦＩＮＴＡ内に第１の極性を有する第１トラック磁束変化を発生させ、また、第２の内部領域ＳＩＮＴＡ内に第１の極性と同じである第２の極性を有する第２トラック磁束変化を発生させるように構成される点である。これに関連して、以下に説明されるように、複数の検知要素ＳＥＮ（例えばＳＥＮ１、ＳＥＮ１４）において、第２の重要な相違点がある。

検出部７６７と同様に、検出部８６７において、複数の検知要素ＳＥＮは、第１の内部領域ＦＩＮＴＡ及び第２の内部領域ＳＩＮＴＡに亘るＹ軸方向に沿った公称検知要素幅寸法ＮＳＥＷＤを有し、また、複数の検知要素ＳＥＮは、信号変調スケールパターン７８０の隣接する信号変調要素ＳＭＥによって提供される磁束変化への局所的影響に応じた検出信号を提供するように構成される。複数の検知要素ＳＥＮは、ＰＣＢの１つ以上の受信ループ銅層内に作成される導電性受信ループを含む。各導電性受信ループの少なくとも半分以上が、Ｙ軸方向に沿って第１の内部領域ＦＩＮＴＡ及び第２の内部領域ＳＩＮＴＡに亘る。しかし、検出部７６７とは対照的に、検出部８６７内に示される導電性受信ループそれぞれは、第１の内部領域ＦＩＮＴＡ及び第２の内部領域ＳＩＮＴＡ内に、相反する検知ループ極性を提供するように、それらの導電性トレースの交差又はツイストを含む。様々な実施形態では、導電性受信ループの少なくとも半分以上について、それらの導電性トレースの交差又はツイストは、不所望の信号外乱を作成しないように、第１の内部領域ＦＩＮＴＡと第２の内部領域ＳＩＮＴＡとの間の第１トラック内側伸長部ＦＴＩＥＰ及び第２トラック内側伸長部ＳＴＩＥＰを含む「非アクティブ」中心領域内又は上に位置付けられる。

図８に示されるように、検知要素ＳＥＮの導電性受信ループは更に、（例えば図８の下部に拡大図で示される１つの例示的な検知ループ導体図及び関連の電流の流れの矢印によって概略的に示されるように）、Ｘ軸方向に沿って交互配置される相反する検知ループ極性を有するように構成される。

上記説明によれば、第１の内部領域ＦＩＮＴＡにおける発生磁束の極性は、第２の内部領域ＳＩＮＴＡにおける発生磁束の極性と同じであるので、これは、第１のパターントラックＦＰＴ及び第２のパターントラックＳＰＴにおいて約Ｗ／２のスケールトラックオフセットＳＴＯを有する信号変調要素ＳＭＥと相互作用し、「ツイストした」検知要素ＳＥＮのそれぞれにおいて、強化信号寄与が生成される。信号処理部が、コイル駆動信号を提供するために、検出部に動作可能に接続されてよく、既知の方法に従って、検出部８６７の図示される検知要素ＳＥＮから（及び既知の原理に従って他の空間位相位置に提供される他の図示されていない検知要素ＳＥＮから）の検出信号入力に基づいて、検出部と信号変調スケールパターンとの相対位置を決定する。

図８に示されるように、磁場発生コイル部ＦＧＣ及び検知要素ＳＥＮは、本明細書において前に開示される原理に従って有利に構成される。磁場発生コイル部ＦＧＣは、終端部ＥＤＰの１つ以上について、シールド構成を実現するために、図示されるフィードスルーの１つ以上を含んでよい。当然ながら、特定の実施態様において不要である又は所望されない図示されるフィードスルーは、省略されてよい。本明細書に開示される原理によれば、公称第１トラック磁場発生トレース幅寸法ＮＦＴＩＧＴＷＤ及びＮＦＴＯＧＴＷＤそれぞれは、公称第１内部領域幅寸法ＹＳＥＰ１の少なくとも０．１倍である。幾つかの実施態様では、第１トラック磁場発生トレース幅寸法ＮＦＴＩＧＴＷＤ及びＮＦＴＯＧＴＷＤが、公称第１内部領域幅寸法ＹＳＥＰ１の少なくとも０．１５倍、又は、少なくとも０．２５倍であることが有利でありうる。本明細書に開示される原理によれば、公称第２トラック磁場発生トレース幅寸法ＮＳＴＩＧＴＷＤ及びＮＳＴＯＧＴＷＤそれぞれは、公称第２内部領域幅寸法ＹＳＥＰ２の少なくとも０．１倍である。幾つかの実施態様では、第２トラック磁場発生トレース幅寸法ＮＳＴＩＧＴＷＤ及びＮＳＴＯＧＴＷＤが、公称第２内部領域幅寸法ＹＳＥＰ２の少なくとも０．１５倍、又は、少なくとも０．２５倍であることが有利でありうる。

検出部８６７において使用される他の特徴及び／又は設計関係も、必要に応じて、検出部７６７を参照して説明された互換性のある特徴及び／又は設計関係に類似するようにされてよい。

図７Ａ及び図７Ｂ並びに図８を参照して上記されたものと同様の磁場発生極性及び検知要素極性と組み合わせて使用される２トラック信号変調スケールパターンは、米国特許第７９０６９５８号特許において、詳細な作成又はレイアウトの配慮点に言及することなく開示されたように、単一トラック信号変調スケールパターン構成において生じうる特定の信号オフセット成分を低減又は排除するのに役立ちうる。本明細書においてすでに述べたように、従前のシステム（例えば米国特許第７９０６９５８号において言及されるシステム）は、磁場発生コイル部に、比較的細いトレース及び／又は比較的大きい内部領域（例えば大きい内部領域ＦＩＮＴＡ及び／若しくはＳＩＮＴＡ並びに／又は公称コイル領域幅寸法ＹＳＥＰ１及び／若しくはＹＳＥＰ２）を使用する。幾つかの従前のシステムでは、検出部の検知要素に、磁場発生コイル内部領域内の磁束変化を受け取るために比較的大きい領域が結合されていることが望ましいと、通常考えられていた。これは、電流の流れ及び信号強度に関して有利であると考えられていたことによる。対照的に、本明細書に開示される原理によれば、（例えば特定の応用によって課される検出部全体のＹ軸寸法制限について、内部領域ＦＩＮＴＡ及び／若しくはＳＩＮＴＡ並びに／又はＹＳＥＰ１及び／若しくはＹＳＥＰ２を犠牲にして）より広いトレース幅が使用され、これは、磁場発生コイル部ＦＧＣに比較的小さい全体のインピーダンスをもたらし、これにより、より多くの量の電流が、比較的短時間の間に流れる（例えばより強い信号を生成する）ことが可能となり、また、測定のために望ましい長さの時間について、共振も依然として達成可能である。これは、実施上の配慮点（例えばこれまでに使用されてきた単一トラックエンコーダと同じ空間に収まるようにすること）によって比較的小さい第１トラックパターン幅及び第２トラックパターン幅に制限されうる２トラック信号変調スケールパターンにとって特に有益である。本明細書に開示される原理に従って構成される２トラック構成は、同等の駆動信号を磁場発生コイル部に入力した場合に、同等の従来技術の構成の信号レベルを、時には、１．５倍以上、更には、３倍以上に超える検出信号レベルを達成することが分かっている。

本開示の好適な実施態様が図示及び説明されたが、本開示に基づけば当業者には、図示及び説明された特徴の配置及び動作の順序における多数の変形態様が明らかであろう。本明細書に開示される原理を実現するために、様々な代替形態が使用されてもよい。

一例として、図２、図３、図７Ａ及び図８に示され、図２、図３、図７Ａ及び図８を参照して説明された実施形態は、非ゼロであるオーバーラップ寸法ＯＤを使用するが、これは、すべての実施形態における必要条件ではない。別の例として、図７Ａ、図７Ｂ及び図８に示される検知要素ＳＥＮの特定の構成及びスケールトラックオフセットＳＴＯは、例示に過ぎず、限定ではない。上記説明及び開示された原理に基づいて、当業者には理解できるように、他のスケールトラックオフセットＳＴＯを、特定のスケールトラックオフセット量に対応するように検知要素ＳＥＮの形状の適切な適応と組み合わせて使用してもよい。別の例として、当然ながら、信号変調要素ＳＭＥは、様々な実施態様において、ループ要素若しくはプレート要素、又は、材料特性変化を含んでもよく、及び／又は、様々な実施態様において、所望の周期信号プロファイルを生成するために、Ｗ／２又はＷ／２よりも大きい若しくは小さいＸ軸方向に沿った寸法を有してもよい。別の例として、当然ながら、本明細書に開示される様々な特徴及び原理は、回転式エンコーダに適用されてもよく、その場合、円形測定軸方向及び半径方向が、上記説明において言及されるＸ軸方向及びＹ軸方向と同様となる。

上記様々な実施態様及び特徴は、更なる実施態様を提供するために、組み合わされてもよい。本明細書において参照されたすべての米国特許及び米国特許出願は、参照することによりその全体が本明細書に組み込まれる。必要に応じて、実施態様の態様は、更なる実施態様を提供するために、様々な特許及び出願の概念を採用するように、変更されてもよい。

上記詳細な説明に照らせば、これらの及び他の変更を実施態様に行うことができる。一般に、次の請求項において使用される用語は、請求項を、本明細書及び請求項に開示される特定の実施態様に限定すると解釈されるべきではなく、むしろ、当該請求項の等価物の全範囲内のあらゆる可能な実施態様を含むと解釈されるべきである。

Claims (20)

1. Ｘ軸方向と一致する測定軸方向に沿って２つの要素の相対的位置を測定するために使用可能である電子式エンコーダであって、
   前記測定軸方向に沿って延在し、前記Ｘ軸方向に垂直であるＹ軸方向に沿ってトラック幅寸法を有する少なくとも第１のパターントラックを含む信号変調スケールパターンを含み、各パターントラックは、前記Ｘ軸方向に沿った位置の周期関数として変化する空間的変化特徴を提供するように配置される信号変調要素を含む、スケールと、
   前記少なくとも第１のパターントラックに近接して取り付けられ、前記少なくとも第１のパターントラックに対して前記測定軸方向に沿って移動するように構成され、多層プリント回路基板（ＰＣＢ）を含む検出部と、
   コイル駆動信号を提供するように前記検出部に動作可能に接続され、前記検出部から入力される検出信号に基づいて、前記検出部と前記信号変調スケールパターンとの前記相対的位置を決定する信号処理部と、
   を含み、
   前記検出部は、
   前記第１のパターントラックと位置合わせされる第１の内部領域を取り囲み、前記Ｘ軸方向に沿って公称第１内部領域長さ寸法及び前記Ｙ軸方向に沿って公称第１内部領域幅寸法を有し、前記コイル駆動信号に応えて、前記第１の内部領域内に第１トラック磁束変化を発生させる第１トラック磁場発生コイル部を含む前記ＰＣＢ上に固定される磁場発生コイル部と、
   前記Ｘ軸方向に沿って配置され、前記ＰＣＢ上に固定され、前記第１の内部領域と位置合わせされる対応する導電性受信ループを含む複数の検知要素と、
   を含み、
   前記複数の検知要素は、前記信号変調スケールパターンの隣接する信号変調要素によって提供される前記第１トラック磁束変化への局所的影響に応じた検出信号を提供するように構成され、
   前記磁場発生コイル部は、
   前記信号処理部からの前記コイル駆動信号を前記磁場発生コイル部に接続する少なくとも２つの接続部を含む入力部と、
   前記第１の内部領域に隣接して前記Ｘ軸方向に沿って延在し、前記Ｙ軸方向に沿って公称第１トラック磁場発生トレース幅寸法をそれぞれ有する第１トラックの第１伸長部及び第２伸長部と、
   前記第１の内部領域の終端付近において、前記第１トラックの前記第１伸長部と前記第２伸長部との間に接続を提供するように、前記第１トラックの前記第１伸長部と前記第２伸長部との間のＹ軸方向の距離間隔に亘る少なくとも第１トラック終端部と、
   を含み、
   前記磁場発生コイル部は、前記公称第１トラック磁場発生トレース幅寸法が、前記公称第１内部領域幅寸法の少なくとも０．１倍であるように構成され、
   前記第１トラックの前記第１伸長部及び前記第２伸長部は、前記ＰＣＢの少なくとも第１の内部銅層を含む伸長部銅層のセットを使用して作成され、前記導電性受信ループは、前記第１の内部銅層よりも前記信号変調スケールパターンに対向する前記検出部の前面に近い少なくとも１つの銅層を含む前記ＰＣＢの受信ループ銅層のセットを使用して作成される、電子式エンコーダ。
2. 前記導電性受信ループは、前記受信ループ銅層のセットに含まれる各層内に形成される平面トレース部と、前記平面トレース部を前記各層間で接続するめっき孔を含むフィードスルー部とを含み、
   前記平面トレース部の少なくとも半分以上が、前記第１の内部銅層よりも前記検出部の前記前面に近い各層内に作成される、請求項１に記載の電子式エンコーダ。
3. 前記導電性受信ループのすべての前記平面トレース部が、前記第１の内部銅層よりも前記検出部の前記前面に近い各層内に作成される、請求項２に記載の電子式エンコーダ。
4. 前記導電性受信ループの前記平面トレース部の少なくとも一部が、前記検出部の前記前面上にある銅層であるか、又は、前記検出部の前記前面に最も近い対応する層内に作成される、請求項２に記載の電子式エンコーダ。
5. 各公称第１トラック磁場発生トレース幅寸法は、前記公称第１内部領域幅寸法の少なくとも０．１５倍である、請求項１から４のいずれか１項に記載の電子式エンコーダ。
6. 各公称第１トラック磁場発生トレース幅寸法は、前記公称第１内部領域幅寸法の少なくとも０．２５倍である、請求項５に記載の電子式エンコーダ。
7. 各公称第１トラック磁場発生トレース幅寸法は、前記第１トラック磁束変化に応じて生じる前記検出信号に対応する、規定された公称動作周波数における前記第１伸長部及び前記第２伸長部の表皮深さの少なくとも２５倍である、請求項１から６のいずれか１項に記載の電子式エンコーダ。
8. 前記各導電性受信ループの少なくとも半分以上が、前記第１の内部領域に亘る前記Ｙ軸方向に沿った公称検知要素幅寸法を有する、請求項１から７のいずれか１項に記載の電子式エンコーダ。
9. 前記第１トラックの前記第１伸長部及び前記第２伸長部は、前記導電性受信ループから絶縁され、
   前記公称検知要素幅寸法は、前記第１トラックの前記第１伸長部及び前記第２伸長部の内側エッジ間の前記第１の内部領域の寸法よりも大きく、
   前記導電性受信ループの少なくとも半分以上が、対応するオーバーラップ寸法の付近において、前記公称第１トラック磁場発生トレース幅寸法よりも小さい前記対応するオーバーラップ寸法だけ、前記Ｙ軸方向に沿って前記第１トラックの前記第１伸長部又は前記第２伸長部の少なくとも一方に重なる、請求項８に記載の電子式エンコーダ。
10. 前記導電性受信ループの少なくとも半分以上が、対応するオーバーラップ寸法の付近において、前記公称第１トラック磁場発生トレース幅寸法よりも小さい前記対応するオーバーラップ寸法だけ、前記Ｙ軸方向に沿って前記第１トラックの前記第１伸長部及び前記第２伸長部の両方に重なる、請求項９に記載の電子式エンコーダ。
11. 前記信号変調スケールパターンは、前記第１のパターントラックと平行に配置される第２のパターントラックを含み、前記第１のパターントラック及び前記第２のパターントラックはそれぞれ、前記Ｘ軸方向に沿って前記信号変調要素を含み、
    前記磁場発生コイル部は、前記第２のパターントラックと位置合わせされる第２の内部領域を取り囲み、前記Ｘ軸方向に沿って公称第２内部領域長さ寸法及び前記Ｙ軸方向に沿って公称第２内部領域幅寸法を有し、前記コイル駆動信号に応えて、前記第２の内部領域内に第２トラック磁束変化を発生させる第２トラック磁場発生コイル部を含み、
    前記複数の検知要素は、前記第１の内部領域及び前記第２の内部領域と位置合わせされ、
    前記磁場発生コイル部は、前記第２の内部領域に隣接して前記Ｘ軸方向に沿って延在し、前記Ｙ軸方向に沿って公称第２トラック磁場発生トレース幅寸法をそれぞれ有する第２トラックの第１伸長部及び第２伸長部を含み、
    前記公称第２トラック磁場発生トレース幅寸法は、前記公称第２内部領域幅寸法の少なくとも０．１倍であり、
    前記磁場発生コイル部は、前記第２の内部領域の終端付近において、前記第２トラックの前記第１伸長部と前記第２伸長部との間に接続を提供するように、前記第２トラックの前記第１伸長部と前記第２伸長部との間のＹ軸方向の距離間隔に亘る第２トラック終端部を含み、
    前記第２トラックの前記第１伸長部及び前記第２伸長部は、前記ＰＣＢの少なくとも第２の内部銅層を含む伸長部銅層のセットを使用して作成され、前記導電性受信ループは、前記第２の内部銅層よりも前記信号変調スケールパターンに対向する前記検出部の前記前面に近い少なくとも１つの銅層を含む前記ＰＣＢの受信ループ銅層のセットを使用して作成される、請求項１から１０のいずれか１項に記載の電子式エンコーダ。
12. 前記第１のパターントラック及び前記第２のパターントラックはそれぞれ、前記第１のパターントラック及び前記第２のパターントラック内に、前記Ｘ軸方向に沿って同じ空間的周期又は波長Ｗに従って配置される同じタイプの信号変調要素を含み、前記第２のパターントラック内の前記信号変調要素は、前記第１のパターントラック内の前記信号変調要素に対して、約Ｗ／２の公称スケールトラックオフセットだけ、前記測定軸方向に沿ってオフセットされ、
    前記磁場発生コイル部は、前記第１の内部領域内に、第１の極性を有する前記第１トラック磁束変化を発生させ、前記第２の内部領域内に、前記第１の極性とは反対の第２の極性を有する前記第２トラック磁束変化を発生させるように構成され、
    各導電性受信ループの少なくとも半分以上が、前記Ｙ軸方向に沿って前記第１の内部領域及び前記第２の内部領域に亘り、前記第１の内部領域及び前記第２の内部領域内に同じ検知ループ極性を提供する、請求項１１に記載の電子式エンコーダ。
13. 前記第１のパターントラック及び前記第２のパターントラックはそれぞれ、前記第１のパターントラック及び前記第２のパターントラック内に、前記Ｘ軸方向に沿って同じ空間的周期又は波長Ｗに従って配置される同じタイプの信号変調要素を含み、前記第２のパターントラック内の前記信号変調要素は、前記第１のパターントラック内の前記信号変調要素に対して、約Ｗ／２の公称スケールトラックオフセットだけ、前記測定軸方向に沿ってオフセットされ、
    前記磁場発生コイル部は、前記第１の内部領域内に、第１の極性を有する前記第１トラック磁束変化を発生させ、前記第２の内部領域内に、前記第１の極性と同じ第２の極性を有する前記第２トラック磁束変化を発生させるように構成され、
    各導電性受信ループの少なくとも半分以上が、前記Ｙ軸方向に沿って前記第１の内部領域及び前記第２の内部領域に亘り、前記第１の内部領域及び前記第２の内部領域内に相反する検知ループ極性を提供するように前記導電性受信ループの導電性トレースの交差又はツイストを含む、請求項１１に記載の電子式エンコーダ。
14. 前記導電性受信ループの少なくとも半分以上について、前記導電性受信ループの前記導電性トレースの前記交差又は前記ツイストは、前記第１の内部領域と前記第２の内部領域との間の前記第１トラックの前記第１伸長部及び前記第２トラックの前記第１伸長部を含む領域内にある、請求項１３に記載の電子式エンコーダ。
15. 前記第１トラック磁場発生コイル部及び前記第２トラック磁場発生コイル部はそれぞれ、前記第１トラック磁場発生コイル部及び前記第２トラック磁場発生コイル部の内部領域を取り囲む単一の巻回を含む、請求項１１から１４のいずれか１項に記載の電子式エンコーダ。
16. 前記磁場発生コイル部は、前記Ｙ軸方向に沿って延在し、前記Ｘ軸方向及び前記Ｙ軸方向に垂直であるＺ軸方向に沿って、前記信号変調スケールパターンに対向する前記検出部の前記前面から伸長部ｚ距離にある少なくとも１つの伸長部に接続する少なくとも１つのシールド終端部を含み、
    前記シールド終端部は、
    前記検出部の前記前面からシールド終端セクションｚ距離にあるシールド終端セクションを含み、
    前記シールド終端セクションｚ距離は、前記伸長部ｚ距離よりも大きく、
    前記検出部は更に、前記Ｘ軸方向及び前記Ｙ軸方向に沿って延在し、前記前面からシールド領域ｚ距離にある導電性シールド領域を含み、
    前記シールド領域ｚ距離は、前記シールド終端セクションｚ距離よりも小さく、
    前記導電性シールド領域は、前記シールド終端セクションの少なくとも一部と前記検出部の前記前面との間にある、請求項１１から１５のいずれか１項に記載の電子式エンコーダ。
17. 前記少なくとも１つのシールド終端部は、前記第１トラックの前記第１伸長部及び前記第２伸長部を接続する前記第１トラック終端部と、前記第２トラックの前記第１伸長部及び前記第２伸長部を接続する前記第２トラック終端部と、を含む、請求項１６に記載の電子式エンコーダ。
18. 前記第２トラックの前記第１伸長部及び前記第２伸長部を作成するために使用される前記ＰＣＢの前記第２の内部銅層は、前記第１トラックの前記第１伸長部及び前記第２伸長部を作成するために使用される前記ＰＣＢの前記第１の内部銅層と同じであり、前記第２の内部銅層及び前記第１の内部銅層は、集合的に伸長部層を形成し、
    前記シールド終端セクションは、前記ＰＣＢの第３の層内に作成され、前記導電性シールド領域は、前記ＰＣＢの前記第３の層よりも前記検出部の前記前面に近い前記ＰＣＢの第４の層内に作成される、請求項１６に記載の電子式エンコーダ。
19. 前記導電性シールド領域は、前記伸長部層と前記第３の層との間にある前記ＰＣＢの前記第４の層内に作成される、請求項１８に記載の電子式エンコーダ。
20. 伸長部と前記シールド終端セクションとの接続は、前記Ｚ軸方向に沿って延在するプリント回路基板フィードスルーを含む、請求項１６から１９のいずれか１項に記載の電子式エンコーダ。
    
    

Images