JP2019174864A

JP2019174864A - 入力装置、入力装置の制御方法、及びコンピュータに入力装置の制御方法を実行させるプログラム

Info

Publication number: JP2019174864A
Application number: JP2018058962A
Authority: JP
Inventors: 新一遠藤; Shinichi Endo
Original assignee: Alps Alpine Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2018-03-26
Filing date: 2018-03-26
Publication date: 2019-10-10

Abstract

【課題】符号化駆動において検出信号の和の信号レベルを抑制できる入力装置を提供する。【解決手段】Ｎ本の駆動電極へ同時にＮ回印加される駆動信号の極性パターンをＮ行Ｎ列の極性パターン行列で表わした場合に、信号再生部３２０が、極性パターン行列の逆行列と合成検出信号行列との積に相当する演算により、Ｎ行１列の再生信号レベル行列を再生する。極性パターン行列は、全ての要素が「１」、「−１」又は「０」であり、かつ、自身の転置行列との積が単位行列のＮ倍の行列となる特性を持ったＮ行Ｎ列の所定の行列の一部を用いて作成された行列である。【選択図】図１

Description

本開示は、入力装置、入力装置の制御方法、及びコンピュータに入力装置の制御方法を実行させるプログラムに関するものである。

検出領域内の複数の検出位置において静電容量などの物理量を計測することにより、指などの操作体の近接状態を検出する入力装置がある。一例としての入力装置は、ある層に配設された平行な複数の駆動電極と、別の層に配設された平行な複数の検出電極とを備え、駆動電極と検出電極との交差位置を検出位置とする。

複数の検出位置の静電容量を取得するための駆動方法として符号化駆動がある。符号化駆動では、例えば、複数の駆動電極へ同時に正と負とのいずれかの極性の駆動信号が印加される。検出電極を介して出力される信号は、各検出位置における静電容量の検出信号の和（合成検出信号）となる。この合成検出信号が、駆動信号の極性のパターンを変えながら、検出位置の数（駆動電極の数）だけ繰り返し測定される。そして、得られた複数の合成検出信号と駆動信号の極性のパターンとを元に、各検出位置における静電容量が計算される。合成検出信号が複数の検出信号の和であるため、検出信号を１つずつ取得する一般的な駆動方法に比べて、検出信号に含まれるノイズの影響を低減できる。

国際公開第２００９／１０７４１５号特表２０１３−５０１９９６号公報特開２０１６−２１８６１４号公報特開２０１７−０７６２４２号公報

符号化駆動では、複数回の測定で得られた合成検出信号の行列と、駆動信号の極性のパターンを表す駆動行列から導かれる逆行列との積を演算することで、個々の検出位置における静電容量が計算される。行列の積の演算は非常に負荷が大きいことから、駆動行列はなるべく演算が簡易となるように選択することが望ましい。そのため、上記の特許文献１〜４では、駆動行列としてアダマール行列やその変形の行列を用いる方法が検討されている。

また、符号化駆動では、１回の検出信号の測定において複数の駆動電極へ同時に印加される正の駆動信号の数と負の駆動信号の数とをなるべく近づけることが望ましい。これにより、合成検出信号（検出信号の和）のレベルが小さくなることから、合成検出信号を処理する回路において必要とされるダイナミックレンジが抑えられ、検出感度を高め易くなる。また、正の駆動信号の数と負の駆動信号の数とがバランスすることで、駆動信号による電界が相殺されて小さくなり、トータルの放射ノイズが低減する。そのため、駆動行列の選択にあたっては、複数の駆動電極へ同時に印加される正の駆動信号の数と負の駆動信号の数との差が小さくなるようにすることを考慮する必要がある。

そこで本開示は、物体の近接状態が検出される複数の検出位置における検出信号の和から元の検出信号を計算可能であり、検出信号の和の信号レベルを抑制できる入力装置、入力装置の制御方法及びコンピュータに入力装置の制御方法を実行させるプログラムを開示することを目的とする。

本開示の第１の側面は、複数の検出位置における物体の近接状態に応じた情報を入力する入力装置に関する。この第１の側面に係る入力装置は、Ｎ個の前記検出位置における物体の近接状態をそれぞれ検出し、前記Ｎ個の検出位置について前記検出の結果として得られるＮ個の検出信号の和に応じた合成検出信号を生成し、前記Ｎ個の検出位置の各々において、前記近接状態に応じた信号レベルを持つ前記検出信号の正負の極性を制御可能なセンサ部と、前記Ｎ個の検出信号に設定するＮ個の前記極性である極性パターンを互いに異ならせたＮ個の前記合成検出信号を生成するように前記センサ部を制御する制御部と、前記センサ部が生成した前記Ｎ個の合成検出信号に基づいて、前記Ｎ個の検出信号の信号レベルを再生する信号再生部とを有する。前記検出信号に設定する正又は負の前記極性を「１」又は「−１」で表わし、前記合成検出信号に加算しない前記検出信号に対して設定する前記極性を「０」で表し、前記Ｎ個の検出信号に設定する前記極性パターンを、それぞれ「１」、「−１」又は「０」の値を持ったＮ個の要素からなる１行Ｎ列の部分行列で表わし、かつ、前記Ｎ個の合成検出信号に対応するＮ個の前記極性パターンを、Ｎ個の前記部分行列からなるＮ行Ｎ列の極性パターン行列で表わした場合に、前記信号再生部は、前記極性パターン行列に対する逆行列と、前記センサ部が生成した前記Ｎ個の合成検出信号を要素とするＮ行１列の行列との乗算に相当する演算に基づいて、前記Ｎ個の検出信号の信号レベルを再生する。前記極性パターン行列は、Ｎ行Ｎ列の修正行列、若しくは、前記修正行列に対して、少なくとも一部の行を交換する基本変形と少なくとも一部の列を交換する基本変形との少なくとも一方が施された行列である。前記修正行列は、第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列として（Ｎ−１）行（Ｎ−１）列の基本行列を含んでいる。前記基本行列は、Ｎ行Ｎ列の所定の行列における第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列と同一である。前記所定の行列は、全ての要素が「１」又は「−１」であり、かつ、自身の転置行列との積が単位行列のＮ倍の行列となる特性を持った行列である。前記修正行列の第２行目以降の全ての行は、Ｎ個の要素を加算した和がゼロである。前記修正行列の第１行目は、Ｎ個の要素を加算した和が非ゼロである。前記修正行列の第１行目は、前記所定の行列の第１行目に比べて、Ｎ個の要素を加算した和の絶対値が小さい。

上記第１の側面に係る入力装置によれば、全ての要素が「１」又は「−１」であり、かつ、自身の転置行列との積が単位行列のＮ倍の行列となる特性を持った前記所定の行列として、アダマール行列を用いることが可能となる。アダマール行列の場合、第１行目に含まれる「１」の要素数と「−１」の要素数との差がＮ又はそれに近い値となる。前記修正行列の場合、第１行目において行内に含まれる「１」の要素数と「−１」の要素数との差は、アダマール行列の第１行目よりも小さい。従って、前記極性パターン行列の極性パターンにより生成されるＮ個の前記検出信号において、「１」の前記検出信号の数と「−１」の前記検出信号の数との差が小さくなる。これにより、前記検出信号の極性が「１」と「−１」との一方に偏る場合に比べて、Ｎ個の前記検出信号から合成される前記合成検出信号のダイナミックレンジが小さくなる。前記合成検出信号のダイナミックレンジが小さくなると、合成検出信号を生成する回路において増幅率を高めやすくなるため、各検出位置において検出される微小な検出信号を高い感度で再生することが可能となる。また、「１」の前記検出信号の数と「−１」の前記検出信号の数との差が小さくなることにより、前記検出信号に起因して生じる放射ノイズが小さくなる。

好適に、前記基本行列は、各行の（Ｎ−１）個の要素を加算した和が全て「１」又は全て「−１」であってよく、各列の（Ｎ−１）個の要素を加算した和が全て「１」又は全て「−１」であってよく、任意の２つの行の内積が同一の値を持ってよく、任意の２つの列の内積が同一の値を持ってよい。

好適に、前記所定の行列は、シルベスター法によるアダマール行列又はペイリー法によるアダマール行列であってよい。

好適に、前記センサ部は、前記複数の検出位置に対応して設けられた複数の検出要素であって、物体の近接状態に応じた信号レベルを持ち、入力される駆動信号に応じて前記極性が「１」、「−１」又は「０」に設定される前記検出信号をそれぞれ発生する複数の検出要素と、前記制御部の制御に従って、前記複数の検出要素にそれぞれ前記駆動信号を供給する駆動部と、Ｎ個の前記検出要素が発生する前記Ｎ個の検出信号の和に応じた前記合成検出信号を生成する合成検出信号生成部とを含んでよい。

好適に、前記センサ部は、少なくとも１つの検出電極と、前記検出電極に交差する複数の駆動電極とを含んでよい。前記検出要素は、前記検出電極と前記駆動電極との交差部に形成され、物体の近接状態に応じて静電容量が変化するキャパシタであってよい。前記駆動部は、前記複数の駆動電極にそれぞれ前記駆動信号を供給してよい。１つの前記検出電極とＮ個の前記駆動電極との間には、前記Ｎ個の検出要素としてのＮ個の前記キャパシタが形成されてよい。前記合成検出信号生成部は、前記Ｎ個の駆動電極に供給されるＮ個の前記駆動信号に応じて前記検出電極に伝送される前記Ｎ個のキャパシタの電荷に基づいて、前記合成検出信号を生成してよい。

本開示の第２の側面に係る入力装置は、上記第１の側面に係る入力装置と同様に、前記センサ部と、前記制御部と、前記信号再生部とを有する。この第２の側面に係る入力装置において、前記修正行列の第２行目以降の全ての行は、第２列目から第Ｎ列目までの（Ｎ−１）個の要素を加算した和である部分合計値と第１列目の要素との差がゼロである。前記修正行列の第１行目は、前記部分合計値と第１列目の要素との差が非ゼロである。前記修正行列の各行は、前記所定の行列の第１行目に比べて、Ｎ個の要素を加算した和の絶対値が小さい。

上記第２の側面に係る入力装置においても、上記第１の側面に係る入力装置と同様に、前記極性パターン行列の極性パターンにより生成されるＮ個の前記検出信号において、「１」の前記検出信号の数と「−１」の前記検出信号の数との差が小さくなる。

本開示の第３の側面は、複数の検出位置における物体の近接状態に応じた情報を入力する入力装置の制御方法に関する。前記入力装置は、Ｎ個の前記検出位置における物体の近接状態をそれぞれ検出し、前記Ｎ個の検出位置について前記検出の結果として得られるＮ個の検出信号の和に応じた合成検出信号を生成し、前記Ｎ個の検出位置の各々において、前記近接状態に応じた信号レベルを持つ前記検出信号の正負の極性を制御可能なセンサ部を有する。前記制御方法は、前記Ｎ個の検出信号に設定するＮ個の前記極性である極性パターンを互いに異ならせたＮ個の前記合成検出信号を生成するように前記センサ部を制御することと、前記センサ部が生成した前記Ｎ個の合成検出信号に基づいて、前記Ｎ個の検出信号の信号レベルを再生することとを有する。前記検出信号に設定する正又は負の前記極性を「１」又は「−１」で表わし、前記合成検出信号に加算しない前記検出信号に対して設定する前記極性を「０」で表し、前記Ｎ個の検出信号に設定する前記極性パターンを、それぞれ「１」、「−１」又は「０」の値を持ったＮ個の要素からなる１行Ｎ列の部分行列で表わし、かつ、前記Ｎ個の合成検出信号に対応するＮ個の前記極性パターンを、Ｎ個の前記部分行列からなるＮ行Ｎ列の極性パターン行列で表わした場合に、前記信号レベルを再生することは、前記極性パターン行列に対する逆行列と、前記センサ部が生成した前記Ｎ個の合成検出信号を要素とするＮ行１列の行列との乗算に相当する演算に基づいて、前記Ｎ個の検出信号の信号レベルを再生することを含む。前記極性パターン行列は、Ｎ行Ｎ列の修正行列、若しくは、前記修正行列に対して、少なくとも一部の行を交換する基本変形と少なくとも一部の列を交換する基本変形との少なくとも一方が施された行列である。前記修正行列は、第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列として（Ｎ−１）行（Ｎ−１）列の基本行列を含んでいる。前記基本行列は、Ｎ行Ｎ列の所定の行列における第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列と同一である。前記所定の行列は、全ての要素が「１」又は「−１」であり、かつ、自身の転置行列との積が単位行列のＮ倍の行列となる特性を持った行列である。前記修正行列の第２行目以降の全ての行は、Ｎ個の要素を加算した和がゼロである。前記修正行列の第１行目は、Ｎ個の要素を加算した和が非ゼロである。前記修正行列の第１行目は、前記所定の行列の第１行目に比べて、Ｎ個の要素を加算した和の絶対値が小さい。

本開示の第４の側面に係る入力装置の制御方法は、上記第３の側面に係る入力装置の制御方法と同様に、前記Ｎ個の検出信号に設定するＮ個の前記極性である極性パターンを互いに異ならせたＮ個の前記合成検出信号を生成するように前記センサ部を制御することと、前記センサ部が生成した前記Ｎ個の合成検出信号に基づいて、前記Ｎ個の検出信号の信号レベルを再生することとを有する。この第４の側面に係る入力装置の制御方法において、前記修正行列の第２行目以降の全ての行は、第２列目から第Ｎ列目までの（Ｎ−１）個の要素を加算した和である部分合計値と第１列目の要素との差がゼロである。前記修正行列の第１行目は、前記部分合計値と第１列目の要素との差が非ゼロである。前記修正行列の各行は、前記所定の行列の第１行目に比べて、Ｎ個の要素を加算した和の絶対値が小さい。

本開示の第５の側面は、上記第３の側面又は上記第４の側面に係る入力装置の制御方法をコンピュータに実行させるプログラムに関する。

本開示によれば、物体の近接状態が検出される複数の検出位置における検出信号の和から元の検出信号を計算可能であり、検出信号の和の信号レベルを抑制できるとともに、検出信号の和から元の検出信号の計算が可能な検出位置の数のバリエーションを増やすことができる。

図１は、本実施形態に係る入力装置の構成の一例を示す図である。図２は、合成検出信号の生成と検出信号の再生に係る動作を説明するためのフローチャートである。図３Ａ〜図３Ｃは、極性パターン行列の導出に用いられる所定の行列の例を示す図である。図４Ａ〜図４Ｂは、極性パターン行列の導出に用いられる所定の行列の例を示す図である。図５Ａ〜図５Ｆは、第１の実施形態における８次の修正行列の一例を示す図である。図６Ａ〜図６Ｄは、第１の実施形態における８次の修正行列の一例を示す図である。図７Ａ〜図７Ｂは、第１の実施形態における１２次の修正行列の一例を示す図である。図８Ａ〜図８Ｂは、第１の実施形態における１２次の修正行列の一例を示す図である。図９Ａ〜図９Ｂは、第１の実施形態における１２次の修正行列の一例を示す図である。図１０Ａ〜図１０Ｂは、第１の実施形態における１２次の修正行列の一例を示す図である。図１１Ａ〜図１１Ｂは、第１の実施形態における１２次の修正行列の一例を示す図である。図１２Ａ〜図１２Ｂは、第１の実施形態における１４次の修正行列の一例を示す図である。図１３Ａ〜図１３Ｂは、第１の実施形態における１４次の修正行列の一例を示す図である。図１４Ａ〜図１４Ｂは、第１の実施形態における１４次の修正行列の一例を示す図である。図１５Ａ〜図１５Ｂは、第１の実施形態における１４次の修正行列の一例を示す図である。図１６Ａ〜図１６Ｂは、第１の実施形態における１４次の修正行列の一例を示す図である。図１７Ａ〜図１７Ｂは、第１の実施形態における１６次の修正行列の一例を示す図である。図１８Ａ〜図１８Ｂは、第１の実施形態における１６次の修正行列の一例を示す図である。図１９Ａ〜図１９Ｂは、第１の実施形態における１６次の修正行列の一例を示す図である。図２０Ａ〜図２０Ｂは、第１の実施形態における１６次の修正行列の一例を示す図である。図２１Ａ〜図２１Ｂは、第１の実施形態における１６次の修正行列の一例を示す図である。図２２Ａ〜図２２Ｂは、第１の実施形態における１８次の修正行列の一例を示す図である。図２３Ａ〜図２３Ｂは、第１の実施形態における１８次の修正行列の一例を示す図である。図２４Ａ〜図２４Ｂは、第１の実施形態における１８次の修正行列の一例を示す図である。図２５Ａ〜図２５Ｂは、第１の実施形態における１８次の修正行列の一例を示す図である。図２６Ａ〜図２６Ｂは、第１の実施形態における１８次の修正行列の一例を示す図である。図２７Ａ〜図２７Ｄは、第２の実施形態における８次の修正行列の一例を示す図である。図２８Ａ〜図２８Ｂは、第２の実施形態における１２次の修正行列の一例を示す図である。図２９Ａ〜図２９Ｂは、第２の実施形態における１２次の修正行列の一例を示す図である。図３０Ａ〜図３０Ｂは、第２の実施形態における１４次の修正行列の一例を示す図である。図３１Ａ〜図３１Ｂは、第２の実施形態における１４次の修正行列の一例を示す図である。図３２Ａ〜図３２Ｂは、第２の実施形態における１６次の修正行列の一例を示す図である。図３３Ａ〜図３３Ｂは、第２の実施形態における１６次の修正行列の一例を示す図である。図３４Ａ〜図３４Ｂは、第２の実施形態における１８次の修正行列の一例を示す図である。図３５Ａ〜図３５Ｂは、第２の実施形態における１８次の修正行列の一例を示す図である。

＜第１の実施形態＞
以下、第１の実施形態に係る入力装置について、図面を参照して説明する。本実施形態に係る入力装置は、複数の検出位置における物体の近接状態に応じた情報を入力する装置であり、例えばタッチパッドやタッチパネルなどの入力装置に適用される。

（入力装置の構成）
図１は、本実施形態に係る入力装置１００の構成の一例を示す図である。図１に示す入力装置１００は、センサ部２００と、処理部３００と、記憶部４００と、インターフェース部５００を有する。なお、本明細書において「近接」とは、近くにあることを意味しており、接触の有無を限定しない。

センサ部２００は、複数の検出位置２３０における物体（指など）の近接状態をそれぞれ検出する。複数の検出位置２３０の各々において物体の近接状態の検出結果として得られる検出信号は、物体の近接状態に応じた信号レベルを持つとともに、正負の極性を持つ。センサ部２００は、処理部３００の後述する制御部３１０から与えられる極性パターンの情報に従って、個々の検出位置２３０において得られる検出信号の極性（正又は負）を制御することができる。

センサ部２００は、それぞれＮ個（Ｎは４の倍数）の検出位置２３０を含んだＬ個の検出位置群２３５を持ち、全体としてＮ×Ｌ個の検出位置２３０を持つ。Ｌ個の検出位置群２３５は、後述するＬ個の検出電極ＥＳ_１〜ＥＳ_Ｌに対応する。センサ部２００は、Ｌ個の検出位置群２３５の各々について１つの合成検出信号ａを生成する。合成検出信号ａは、１つの検出位置群２３５に含まれるＮ個の検出位置２３０について得られるＮ個の検出信号の和に応じた信号である。

以下では、検出信号に設定する正の極性を「１」で表し、検出信号に設定する負の極性を「−１」で表し、合成検出信号ａに加算しない検出信号に対して設定する極性を「０」で表す。また、センサ部２００が１つの合成検出信号ａを生成する際にＮ個の検出信号に設定するＮ個の極性を、「極性パターン」と呼ぶ。

図１の例において、センサ部２００は、複数の検出位置２３０に対応して設けられた複数の検出要素２４０と、複数の検出要素２４０の各々に駆動信号ｖを供給する駆動部２７０と、検出位置群２３５ごとに合成検出信号ａを生成する合成検出信号生成部２５０とを含む。

複数の検出要素２４０は、指などの物体の近接状態に応じた信号レベルを持ち、駆動部２７０から供給される駆動信号ｖに応じて極性が「１」、「−１」または「０」に設定される検出信号をそれぞれ発生する。

図１の例において、センサ部２００は、複数の検出要素２４０が形成された電極部２２０を有する。電極部２２０は、Ｌ個の検出電極ＥＳ_１〜ＥＳ_Ｌ（以下、区別せずに検出電極ＥＳと記す場合がある。）とＮ個の駆動電極ＥＤ_１〜ＥＤ_Ｎ（以下、区別せずに駆動電極ＥＤと記す場合がある。）とを含む。個々の検出電極ＥＳは、Ｎ個の駆動電極ＥＤと交差する。Ｌ個の検出電極ＥＳとＮ個の駆動電極ＥＤとの各交差部には、物体の近接状態に応じて静電容量が変化するキャパシタが形成される。図１の例において、検出電極ＥＳと駆動電極ＥＤとの交差部の位置が検出位置２３０であり、この検出位置２３０において検出電極ＥＳと駆動電極ＥＤとの間に形成されるキャパシタが検出要素２４０である。図を簡潔にするため、図１では検出電極ＥＳ_２と駆動電極ＥＤ_２とが交差する位置にのみ、検出位置２３０及び検出要素２４０を示しているが、Ｌ個の検出電極ＥＳとＮ個の駆動電極ＥＤとが交差する全ての位置が検出位置２３０となり、各検出位置２３０にキャパシタとしての検出要素２４０が形成される。各検出要素２４０は、検出位置２３０の近傍における指などの物体との距離に応じて信号レベルが変化する検出信号を発生する。

検出要素２４０において発生する検出信号は、具体的には、検出要素２４０としてのキャパシタに蓄積される電荷である。１つの検出電極ＥＳと１つの駆動電極ＥＤとの間には、駆動部２７０によって所定の電圧振幅を持った駆動信号ｖが印加されるため、検出要素２４０としてのキャパシタにおいて駆動信号ｖに応じて充放電される電荷の量（検出信号の信号レベル）は、キャパシタの静電容量を表わす。また、検出要素２４０としてのキャパシタにおいて充放電される電荷の極性（検出信号の極性）は、駆動部２７０から駆動電極ＥＤに供給される駆動信号ｖの電圧の極性に応じて制御される。

１つの検出電極ＥＳとＮ個の駆動電極ＥＤとの間に形成されるＮ個の検出位置２３０のグループが、上述した検出位置群２３５である。図を簡潔にするため、図１では検出電極ＥＳ_２の検出位置群２３５のみを点線で示しているが、他の検出電極ＥＳにも同様な検出位置群２３５が形成される。

なお、図１に示す電極部２２０の構成（検出電極ＥＳ_１〜ＥＳ_Ｌ、駆動電極ＥＤ_１〜ＥＤ_Ｎ）は一例であり、検出電極ＥＳ及び駆動電極ＥＤの数や、形状、配置などはこの例で示すものに限定されない。例えば、図１において電極部２２０はＬ個の検出電極ＥＳを備えているが、検出電極ＥＳは１つのみでもよい。また、各検出電極ＥＳにおける検出位置２３０の数は全て同一でなくてもよい。

駆動部２７０は、処理部３００の制御部３１０の制御に従って、駆動電極ＥＤ_１〜ＥＤ_Ｎへ同時に駆動信号ｖ_１〜ｖ_Ｎを供給する。なお、図１において「ｖ」に付された数字は、その駆動信号ｖが供給される駆動電極ＥＤの符号の添え字を示す。

駆動部２７０は、処理部３００の制御部３１０から入力される極性パターンの情報に基づいて、Ｎ個の駆動信号ｖ_１〜ｖ_Ｎの極性をそれぞれ設定する。駆動信号ｖ_ｊ（ｊは１からＮまでの任意の整数を示す。）の極性は、具体的には、合成検出信号ａを生成するタイミングにおいて、検出電極ＥＳに対する駆動電極ＥＤ_ｊの相対的な電圧が変化する方向によって規定される。例えば、駆動電極ＥＤ_ｊと交差する検出位置２３０の検出信号の極性を「１」に設定する極性パターンの場合、駆動部２７０は、合成検出信号ａを生成するタイミングにおいて、検出電極ＥＳに対する駆動電極ＥＤ_ｊの相対的な電圧を上昇させる駆動信号ｖ_ｊを供給する。逆に、当該検出信号の極性を「−１」に設定する極性パターンの場合、駆動部２７０は、合成検出信号ａを生成するタイミングにおいて、検出電極ＥＳに対する駆動電極ＥＤ_ｊの相対的な電圧を低下させる駆動信号ｖ_ｊを供給する。これにより、当該検出信号の極性を「１」に設定する場合と「−１」に設定する場合とで、検出要素２４０（キャパシタ）へ蓄積される電荷の極性（すなわち検出信号の極性）が反転する。他方、当該検出信号の極性を「０」に設定する極性パターンの場合、駆動部２７０は、合成検出信号ａを生成するタイミングにおいて、検出電極ＥＳに対する駆動電極ＥＤ_ｊの相対的な電圧を一定に保つ。これにより、合成検出信号ａを生成するタイミングにおいて検出要素２４０（キャパシタ）へ蓄積される電荷がゼロとなる。

合成検出信号生成部２５０は、１つの検出位置群２３５に含まれるＮ個の検出要素２４０が発生するＮ個の検出信号の和に応じた信号を、１つの合成検出信号ａとして生成する。図１の例において、合成検出信号生成部２５０は、それぞれ合成検出信号ａを生成するＬ個の検出回路２５５−１〜２５５−Ｌ（以下、区別せずに検出回路２５５と記す場合がある。）を有する。Ｌ個の検出回路２５５−１〜２５５−Ｌは、Ｌ個の検出電極ＥＳ_１〜ＥＳ_Ｌと一対一に接続される。検出回路２５５に付された１からＬまでの数字は、接続される検出電極ＥＳの符号の添え字を示す。

検出回路２５５は、Ｎ個の駆動電極ＥＤに供給されるＮ個の駆動信号ｖに応じて検出電極ＥＳに伝送されるＮ個のキャパシタ（検出要素２４０）の電荷に基づいて、合成検出信号ａを生成する。例えば、検出回路２５５は、検出電極ＥＳを通じて各検出要素２４０（キャパシタ）から転送される電荷（検出信号）の和に応じた合成検出信号を出力するチャージアンプと、チャージアンプから出力される合成検出信号をデジタル信号に変換して処理部３００に出力するＡＤ変換器を含む。なお、ＡＤ変換器はチャージアンプ毎に設けてもよいし、複数のチャージアンプの出力信号を１つのＡＤ変換器においてそれぞれデジタル信号に変換してもよい。また、検出回路２５５は、図１の例に示すように１つの検出電極ＥＳと接続してもよいし、マルチプレクサによって複数の検出電極ＥＳと選択的に接続してもよい。

処理部３００は、入力装置１００の全体的な動作を制御する回路であり、例えば、記憶部４００に格納されるプログラム４１０の命令コードに従って処理を行うコンピュータや、特定の機能を実現するロジック回路を含んで構成される。処理部３００の処理は、その全てをコンピュータにおいてプログラムに基づいて実現してもよいし、その一部若しくは全部を専用のハードウェア（ロジック回路）で実現してもよい。

図１の例において、処理部３００は、制御部３１０と、信号再生部３２０と、位置算出部３３０とを有する。

制御部３１０は、各検出位置群２３５においてＮ個の合成検出信号ａを生成するように、センサ部２００を制御する。すなわち、制御部３１０は、Ｎ個の検出信号の和である合成検出信号ａを、検出信号と同じ数（Ｎ個）だけ生成する。制御部３１０は、Ｎ個の合成検出信号ａを生成する場合、個々の合成検出信号ａの極性パターンを互いに異ならせる。すなわち、Ｎ個の合成検出信号ａの生成に用いるＮ個の極性パターンが全て異なる。後述するように、Ｎ個の合成検出信号ａの生成に用いるＮ個の極性パターンは、「１」、「−１」、「０」を要素とするＮ行Ｎ列の極性パターン行列Ｄで表される。例えば制御部３１０は、予め記憶部４００に格納された極性パターン行列Ｄに基づいて、Ｎ個の合成検出信号ａを生成するようにセンサ部２００を制御する。

信号再生部３２０は、検出回路２５５信号レベルを再生する。信号再生部３２０は、極性パターン行列Ｄを直接使用した処理によって、検出信号の信号レベルを再生してもよく、極性パターン行列Ｄを直接使用した処理から派生した別の処理によって、検出信号の信号レベルを再生してもよい。

位置算出部３３０は、信号再生部３２０によって再生された各検出位置２３０の検出信号に基づいて、物体（指など）が近接した操作面上の位置（座標）を計算する。例えば、位置算出部３３０は、各検出位置２３０の検出信号により表される二次元データを２値化して、物体が近接していることを示すデータが集合した領域を、個々の物体の近接領域として特定する。位置算出部３３０は、特定した物体の近接領域内における検出信号の分布から、操作面上において物体が近接した座標を計算する。

記憶部４００は、処理部３００に含まれるコンピュータにおいて実行されるプログラム４１０の命令コードや、処理部３００の処理過程において一時的に記憶される変数データ（合成検出信号生成部２５０において生成される合成検出信号ａなど）、処理部３００の処理に使用される定数データ（駆動部２７０に供給する極性パターン、検出信号の再生に使用する後述の逆行列のデータなど）を記憶する。記憶部４００は、例えばＲＯＭやＲＡＭ、フラッシュメモリ等の不揮発性メモリなどを含んで構成される。

インターフェース部５００は、入力装置１００と他の制御装置（入力装置１００を搭載する電子機器のコントロール用ＩＣなど）との間でデータをやり取りするための回路である。処理部３００は、記憶部４００に記憶される情報（物体が近接した座標情報、近接した物体の数など）をインターフェース部５００から図示しない制御装置へ出力する。また、インターフェース部５００は、処理部３００のコンピュータにおいて実行されるプログラム４１０を、光ディスクやＵＳＢメモリなどの非一時的記録媒体やネットワーク上のサーバなどから取得して、記憶部４００にロードしてもよい。

（動作）
次に、本実施形態に係る入力装置１００における合成検出信号ａの生成と検出信号の再生に係る動作について、図２に示すフローチャートを参照して説明する。

ここでは理解を容易にするため、Ｎ個の合成検出信号ａとＮ個の検出信号とＮ個の検出パターンとの関係を、行列によって表現する。Ｎ個の検出位置２３０に対応するＮ個の検出信号の信号レベルは、式１のように、Ｎ行１列の信号レベル行列Ｃで表される。

信号レベル行列Ｃは、Ｎ個の検出信号の信号レベルｃ_１〜ｃ_Ｎを要素とする。信号レベル行列Ｃの各要素の添え字は、Ｎ個の検出位置２３０を識別するために割り当てられた１からＮまでの整数を示す。図１の例では、駆動電極ＥＤ_ｊと検出電極ＥＳとが交差した検出位置２３０において検出される検出信号の信号レベルが「ｃ_ｊ」である。

Ｎ個の異なる極性パターンによって生成されるＮ個の合成検出信号ａは、式２のように、Ｎ行１列の合成検出信号行列Ａで表される。

合成検出信号行列Ａは、Ｎ個の合成検出信号ａ_１〜ａ_Ｎを要素とする。合成検出信号行列Ａの各要素の添え字は、Ｎ個の極性パターンを識別するために割り当てられた１からＮまでの整数を示す。一例において、Ｎ個の極性パターンに割り当てられた数字は、Ｎ個の合成検出信号ａ_１〜ａ_Ｎを生成する順番と同じである。

合成検出信号行列Ａの要素数は、信号レベル行列Ｃの要素数に等しい。すなわち、制御部３１０は、検出位置２３０と同数の異なる極性パターンを使用して、検出位置２３０と同数の合成検出信号ａを生成するようにセンサ部２００を制御する。

Ｎ個の異なる極性パターンを「Ｄ_１」〜「Ｄ_Ｎ」とし、１つの極性パターンＤ_ｐ（ｐは１からＮまでの任意の整数を示す。）に含まれるＮ個の極性（「１」，「−１」又は「０」）を「ｄ_ｐ１」〜「ｄ_ｐＮ」とすると、Ｎ個の極性パターンＤ_１〜Ｄ_Ｎを指定する極性パターン行列Ｄは、式３のように表される。

式３において、Ｎ個の極性パターンＤ_１〜Ｄ_Ｎは、それぞれ「１」、「−１」又は「０」の値を持ったＮ個の要素からなる１行Ｎ列の部分行列として表されている。また極性パターン行列Ｄは、Ｎ個の１行Ｎ列の部分行列（極性パターンＤ_１〜Ｄ_Ｎ）からなるＮ行Ｎ列の行列として表されている。

極性パターン行列Ｄにおける個々の行は、互いに異なるＮ個の極性パターンＤ_１〜Ｄ_Ｎの１つを表す。１つの行に属するＮ個の極性は、１つの合成検出信号ａを生成するためにＮ個の検出位置２３０の検出信号に対して設定される極性の集まり、すなわち、１つの極性パターンを表す。

極性パターン行列Ｄにおける個々の列は、検出位置群２３５に含まれるＮ個の検出位置２３０の１つに対応しており、図１の例では、Ｎ個の駆動電極ＥＤの１つに対応する。極性パターン行列Ｄの１つの列に属する要素は、当該１つの列に対応する１つの検出位置２３０の検出信号に対して設定される極性を表しており、図１の例では、当該１つの列に対応する１つの駆動電極ＥＤの駆動信号ｖに対して設定される極性を表す。

この極性パターン行列Ｄは、後述するように、特定の性質を持ったＮ行Ｎ列の所定の正方行列に基づいて作成された行列である。極性パターン行列Ｄは、個々の行（すなわち個々の極性パターン）において「１」の要素の数と「−１」の要素の数との差が小さくなるように作成される。

この極性パターン行列Ｄを用いると、信号レベル行列Ｃと合成検出信号行列Ａとの関係は式４のように表される。

式４を成分で表すと、式５のように表される。

式５において、第ｐ行目の極性パターンＤ_ｐに基づく極性が各検出信号に設定された場合の合成検出信号ａ_ｐは、「ｄ_ｐ１・ｃ_１＋…＋ｄ_ｐＮ・ｃ_Ｎ」である。この多項式における個々の項は、各検出位置２３０において検出される検出信号を表す。極性ｄ_ｐｊが「１」又は「−１」である場合、極性ｄ_ｐｊの絶対値は１であるため、検出信号「ｄ_ｐｊ・ｃ_ｊ」の絶対値は信号レベルｃ_ｊと等しい。すなわち、検出信号は、物体の近接状態が一定である限り（信号レベルｃ_ｊが一定である限り）、センサ部２００の制御によって極性を反転させても（極性ｄ_ｐｊを「１」と「−１」との間で変更しても）、絶対値が変化しない信号であると仮定されている。

他方、極性ｄ_ｐｊが「０」に設定された場合、検出信号「ｄ_ｐｊ・ｃ_ｊ」はゼロになる。すなわち、極性ｄ_ｐｊが「０」に設定された検出信号は、この検出信号が検出される検出位置２３０において物体の近接状態がどのようであっても（信号レベルｃ_ｊがどのような値でも）、合成検出信号ａ_ｐに加算されないと仮定されている。

極性パターン行列Ｄは、各極性パターンにおいて「１」の要素数と「−１」の要素数との差が小さくなるように作成されていることから、駆動部２７０から出力される駆動信号ｖの極性（検出電極ＥＳに対する駆動電極ＥＤの相対的な電圧の変化方向）の偏りが小さい。これにより、駆動信号ｖの供給に伴ってＮ個の駆動電極ＥＤから放射される輻射ノイズが抑制され易くなる。

また、極性パターンに含まれる「１」の要素数と「−１」の要素数との差が小さいことから、合成検出信号ａの元となるＮ個の検出信号において極性の偏りが小さくなる。そのため、Ｎ個の検出信号に「１」の検出信号ばかりが含まれる場合や「−１」の検出信号ばかりが含まれる場合に比べて、合成検出信号ａのダイナミックレンジが抑制され易くなる。従って、合成検出信号ａが入力される合成検出信号生成部２５０の各検出回路２５５において感度（増幅率）を高め易くなり、各検出要素２４０において得られる微小な検出信号を高感度で再生し易くなる。

ここで図２のフローチャートを参照すると、制御部３１０は、ステップＳＴ１００〜ＳＴ１１５において、異なるＮ個の極性パターンＤ_１〜Ｄ_Ｎに対応したＮ個の合成検出信号ａ_１〜ａ_Ｎを生成するように、極性パターン行列Ｄに基づいてセンサ部２００を制御する。

まず、制御部３１０は、変数ｐに初期値として１を設定し（ＳＴ１００）、極性パターン行列Ｄの第ｐ行目の極性パターンＤ_ｐ（ｄ_ｐ１〜ｄ_ｐＮ）、すなわち極性パターンＤ_１（ｄ_１１〜ｄ_１Ｎ）を選択する。制御部３１０は、選択した極性パターンＤ_ｐにより極性が設定された駆動信号ｖ_１〜ｖ_Ｎを駆動電極ＥＤ_１〜ＥＤ_Ｎへ供給するように、駆動部２７０を制御する。また制御部３１０は、駆動信号ｖ_１〜ｖ_Ｎの供給のタイミングに合わせて各検出電極ＥＳの合成検出信号ａ_ｐを生成するように、合成検出信号生成部２５０の各検出回路２５５を制御する（ＳＴ１０５）。

次いで、制御部３１０は、変数ｐを１だけインクリメントし（ＳＴ１１０）、変数ｐがＮ以下であれば（ＳＴ１１５のＮｏ）、ステップＳＴ１０５以降の処理を反復する。これにより、Ｎ個の合成検出信号ａ_１〜ａ_Ｎを生成するまで、制御部３１０はステップＳＴ１０５の処理を繰り返す。

変数ｐがＮより大きくなると（ＳＴ１１５のＹｅｓ）、制御部３１０はステップＳＴ１２０へ移行する。制御部３１０は、各検出電極ＥＳについて生成されたＮ個の合成検出信号ａ_１〜ａ_Ｎに基づいて、各検出電極ＥＳの検出信号の信号レベルｃ_１〜ｃ_Ｎを再生する。

式４に示すように、合成検出信号行列Ａは、極性パターン行列Ｄと信号レベル行列Ｃとの積で表される。そのため信号レベル行列Ｃは、次の式６−１に示すように、極性パターン行列Ｄの逆行列Ｄ^−１と合成検出信号行列Ａとの積で表される。

ただし、後述するアダマール行列を用いて作成される極性パターン行列Ｄの逆行列Ｄ^−１は、整数でない要素を含む場合がある。その場合、制御部３１０は、式６−２において示すように、各要素を整数に直すための適当な係数αが乗ぜられた行列（α・Ｄ）−１と合成検出信号行列Ａとの積を演算してもよい。一例において、係数αはＮである。各要素が整数の行列（α・Ｄ）^−１を用いることで、行列の掛け算の処理に伴う負担が軽減される。

式６−１や式６−２において示すように、極性パターン行列Ｄに要求される条件として、逆行列が存在する正則な正方行列であることが挙げられる。

（アダマール行列）
次に、極性パターン行列Ｄの導出に用いられる所定の行列の一例として、アダマール行列を説明する。

アダマール行列は、以下の３つの条件を満たす正方行列である。
１．）全ての要素が１又は−１であること。
２．）次数がＮの場合、自身の転置行列との積が単位行列のＮ倍の行列となること。

また、上記２．）から次の条件が導き出される。
２．１）各行が互いに直交関係にあること。
２．２）各列が互いに直交関係にあること。

Ｎ次のアダマール行列を「Ｆ」とし、その転置行列を「Ｆ^Ｔ」とし、Ｎ次の単位行列を「Ｉ_Ｎ」とすると、上記３．）の条件は式７で表される。

４次以上のアダマール行列が存在する次数は、４の倍数であることが知られている。シルベスター法により生成されるアダマール行列の次数は２の冪（４，８，１６，３２，…）であり、ペイリー法により生成されるアダマール行列の次数は、２の冪の他に１２、２０、２４などがある。

図３Ａ〜図３Ｃ及び図４Ａ〜図４Ｂは、極性パターン行列の導出に用いられる所定の行列の例を示す図である。図３Ａはシルベスター法により生成される８次のアダマール行列を示し、図３Ｂはペイリー法により生成される１２次のアダマール行列を示し、図４Ａはシルベスター法により生成される１６次のアダマール行列を示す。
これらのアダマール行列の例から分かるように、アダマール行列は、対称行列若しくは反対称行列である。また、アダマール行列の第１行目は、「１」又は「−１」の一方へ大きく極性が偏っている。アダマール行列から極性パターン行列Ｄを導出する場合、この極性の偏りが小さくなるようにアダマール行列の第１行目を修正することが課題となる。

また、図３Ｃ及び図４Ｂは、他の所定の行列の例を示す。図３Ｃは１４次の正方行列を示し、図４Ｂは１８次の正行列を示す。極性パターン行列Ｄの導出に用いられる所定の行列は、図３Ｃ，図４Ｂに示すような正方行列でもよい。この正方行列は、第２行目から第Ｎ行目、かつ、第２列目から第Ｎ列目までの範囲の（Ｎ−１）行（Ｎ−１）列のブロック行列が巡回行列となっている。
これらの正方行列も、アダマール行列と同様に、対称行列若しくは反対称行列である。また、正方行列の第１行目は、アダマール行列と同様に、「１」又は「−１」の一方へ大きく極性が偏っている。この正方行列から極性パターン行列Ｄを導出する場合においても、極性の偏りが小さくなるように正方行列の第１行目を修正することが課題となる。

ここで、極性パターン行列Ｄの導出に用いられるＮ次の所定の行列Ｆにおけるｉ行ｋ列の要素を「ｆ_ｉｋ」とする。ただし、ｉ、ｋは１からＮまでの任意の整数をそれぞれ示す。この場合、所定の行列Ｆは式８のように表される。

式８における「Ｆ_１１」、「Ｆ_１２」、「Ｆ_２１」及び「Ｆ_２２」は、所定の行列Ｆを構成する４つのブロック行列を示す。ブロック行列Ｆ_１１、Ｆ_１２、Ｆ_２１及びＦ_２２は、それぞれ式９−１〜式９−４のように表される。

ブロック行列Ｆ_１１及びＦ_１２を合わせた行列が、所定の行列Ｆの第１行目を構成する。また、ブロック行列Ｆ_１１及びＦ_２１を合わせた行列が、所定の行列Ｆの第１列目を構成する。図３Ａ〜図３Ｃ及び図４Ａ〜図４Ｂに示す所定の行列Ｆの例において、ブロック行列Ｆ_２１は、行内の全要素が「１」である。ブロック行列Ｆ_１２は、行内の全要素が「１」であるか、又は、行内の全要素が「−１」である。また、ブロック行列Ｆ_１１は、「１」の要素ｆ_１１のみを含む。

他方、ブロック行列Ｆ_２２は、所定の行列Ｆの第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列であり、（Ｎ−１）行（Ｎ−１）列の正方行列である。図３Ａ〜図３Ｃ及び図４Ａ〜図４Ｂに示す所定の行列の例において、ブロック行列Ｆ_２２は、各行における「１」の要素数と「−１」の要素数との差が全て１であり、各列における「１」の要素数と「−１」の要素数との差も全て１である。言い換えると、各行の（Ｎ−１）個の要素を加算した和が全て１又は全て−１であり、各列の（Ｎ−１）個の要素を加算した和も全て１又は全て−１である。所定の行列Ｆの２行目以降の各行において、「１」の要素数と「−１」の要素数との差は全てゼロ又は２となっている。所定の行列Ｆの２行目以降の各行は、第１行目に比べて極性の偏りが大幅に小さくなっている。

（修正行列Ｇの条件）
Ｎ行Ｎ列の所定の行列の一部を用いることにより極性パターン行列Ｄとして使用できるようした行列を、以下では修正行列と呼ぶ。Ｎ次の修正行列を「Ｇ」とし、修正行列Ｇにおけるｐ行ｊ列の要素を「ｇ_ｐｊ」とすると、修正行列Ｇは式１０のように表される。

式１０における「Ｇ_１１」、「Ｇ_１２」、「Ｇ_２１」及び「Ｇ_２２」は、修正行列Ｇを構成する４つのブロック行列を示す。ブロック行列Ｇ_１１、Ｇ_１２、Ｇ_２１及びＧ_２２は、それぞれ式１１−１〜式１１−４のように表される。

ブロック行列Ｇ_１１は、式１１−１に示すように、修正行列Ｇの第１行目かつ第１列目の要素ｇ_１１のみからなる行列である。ブロック行列Ｇ_１２は、式１１−２に示すように、修正行列Ｇの第１行目における第２列目から第Ｎ列目までの範囲の行列である。ブロック行列Ｇ_２１は、式１１−３に示すように、修正行列Ｇの第１列目における第２行目から第Ｎ行目までの範囲の行列である。ブロック行列Ｇ_２２は、式１１−４に示すように、修正行列Ｇの第２行目から第Ｎ行目、かつ、第２列目から第Ｎ列目までの範囲の行列である。

ブロック行列Ｇ_２２は、（Ｎ−１）行（Ｎ−１）列の正方行列であり、式１１−４において示すように、所定の行列Ｆのブロック行列Ｆ_２２（式９−４）と同一である。以下では、ブロック行列Ｇ_２２を「基本行列Ｇ_２２」と呼ぶ場合がある。

基本行列Ｇ_２２はブロック行列Ｇ_２２と同一であるため、既に説明したように、各行の（Ｎ−１）個の要素を加算した和が全て１又は全て−１であるとともに、各列の（Ｎ−１）個の要素を加算した和が全て１又は全て−１である。

また、基本行列Ｇ_２２は、その他の性質として、任意の２つの行の内積が同一の値を持つ。この行についての性質は、所定の行列Ｆの各行が互いに直交関係にあること（任意の２つの行の内積がゼロであること）、及び、ブロック行列Ｇ_２１の要素が全て同一の値を持つことより導かれる。
列についても同様であり、基本行列Ｇ_２２は、任意の２つの列の内積が同一の値を持つ。この列についての性質は、所定の行列Ｆの各列が互いに直交関係にあること、及び、ブロック行列Ｇ_１２の要素が全て同一の値（「１」又は「−１」）を持つことより導かれる。

以上をまとめると、基本行列Ｇ_２２は次の４つの条件を満たしている。
Ａ１．）各行の（Ｎ−１）個の要素を加算した和が全て「１」又は全て「−１」であること。
Ａ２．）各列の（Ｎ−１）個の要素を加算した和が全て「１」又は全て「−１」であること。
Ａ３．）任意の２つの行の内積が同一の値を持つこと。
Ａ４．）任意の２つの列の内積が同一の値を持つこと。

更に第１の実施形態に係る入力装置において、修正行列Ｇは、上述した基本行列Ｇ_２２の条件の他に、次の２つの条件を全て満たしている。
Ｂ１．）修正行列Ｇの第２行目以降の全ての行は、Ｎ個の要素を加算した和がゼロであること。
Ｂ２．）修正行列Ｇの第１行目は、Ｎ個の要素を加算した和が非ゼロであること。

上記Ｂ１．）〜Ｂ２．）の条件は、修正行列Ｇが正則であることに関連する条件である。

また修正行列Ｇは、これらの条件に加えて、Ｎ次のアダマール行列との比較に関連する次の条件も満たす。
Ｃ１．）修正行列Ｇの第１行目は、Ｎ次の所定の行列Ｆの第１行目に比べて、行内に含まれる「１」の要素数と「−１」の要素数との差が小さいこと。

本実施形態における極性パターン行列Ｄは、上述した条件を満たす修正行列Ｇと同じものか、若しくは、修正行列Ｇに対して行同士や列同士を交換する基本変形が１回以上施されたものである。すなわち、修正行列Ｇに対して、少なくとも一部の行を交換する基本変形と、少なくとも一部の列を交換する基本変形との少なくとも一方が施された行列は、本実施形態における極性パターン行列Ｄに含まれる。例えば、修正行列Ｇの各要素を行方向へ巡回的にシフトさせた行列や、修正行列Ｇの各要素を列方向へ巡回的にシフトさせた行列も、極性パターン行列Ｄに含まれる。

（修正行列Ｇの例）
ここで、本実施形態に係る入力装置における修正行列Ｇの具体例について説明する。

図５Ａ〜図５Ｆ及び図６Ａ〜図６Ｄ（以下、図５Ａ〜図６Ｄと記す。）は、８次の修正行列Ｇの一例を示す図である。これらの図における符号「ｂ」、「ｅ」は、ブロック行列Ｇ_２２を構成する個々の行ベクトルや個々の列ベクトルを示す。すなわち、「ｂ」はブロック行列（基本行列）Ｇ_２２の行ベクトルを示し、「ｅ」はブロック行列（基本行列）Ｇ_２２の列ベクトルを示す。他の図についても同様である。

図５Ａ〜図６Ｄに示す修正行列Ｇは、何れも、８次のアダマール行列（図３Ａ）におけるブロック行列Ｆ_２２と同一の基本行列Ｇ_２２を含んでいる。

図５Ａ〜図６Ｄに示す修正行列Ｇは、何れも、上記Ｂ１．）の条件を満たしている。これらの修正行列Ｇを見ると、修正行列Ｇの第２行目以降の各行において、第１列目の要素が「１」であり、第２列目から第Ｎ列目までの要素を加算した和が−１である。従って、修正行列Ｇの第２行目以降の全ての行は、行内のＮ個の要素を加算した和がゼロとなっており、修正行列Ｇは上記Ｂ１．）の条件を満たしている。

図５Ａ〜図６Ｄに示す修正行列Ｇは、何れも、上記Ｂ２．）の条件を満たしている。例えば図５Ａの修正行列Ｇを見ると、第１行目において第１列目の要素が「１」であり、第２列目以降の要素を加算した和がゼロであり、第１行目の全要素を加算した和が１である。また、図５Ｆの修正行列Ｇを見ると、第１行目において第１列目の要素が「０」であり、第２列目以降の要素を加算した和が−１であり、第１行目の全要素を加算した和が−１である。従って、修正行列Ｇは上記Ｂ２．）の条件を満たしている。

図５Ａ〜図６Ｄに示す修正行列Ｇは、何れも、上記Ｃ１．）の条件を満たしている。例えば図５Ａに示す修正行列Ｇを参照すると、第１行目に含まれる「１」の要素数と「−１」の要素数との差が１である。８次のアダマール行列Ｆの第１行目に含まれる「１」の要素数と「−１」の要素数との差は、図３Ａに示すように８である。従って、修正行列Ｇは上記Ｃ１．）の条件を満たしている。

図７Ａ〜図７Ｂ、図８Ａ〜図８Ｂ、図９Ａ〜図９Ｂ、図１０Ａ〜図１０Ｂ及び図１１Ａ〜図１１Ｂ（以下、図７Ａ〜図１１Ｂと記す。）は、１２次の修正行列Ｇの一例を示す図である。これらの図に示す修正行列Ｇは、何れも、１２次のアダマール行列（図３Ｂ）におけるブロック行列Ｆ_２２と同一の基本行列Ｇ_２２を含んでいる。

図７Ａ〜図１１Ｂに示す修正行列Ｇは、何れも、上記Ｂ１．）の条件を満たしている。これらの修正行列Ｇを見ると、修正行列Ｇの第２行目以降の各行において、第１列目の要素が「−１」であり、第２列目から第Ｎ列目までの要素を加算した和が１である。従って、修正行列Ｇの第２行目以降の全ての行は、行内のＮ個の要素を加算した和がゼロとなっており、修正行列Ｇは上記Ｂ１．）の条件を満たしている。

図７Ａ〜図１１Ｂに示す修正行列Ｇは、何れも、上記Ｂ２．）の条件を満たしている。例えば図８Ａの修正行列Ｇを見ると、第１行目において第１列目の要素が「１」であり、第２列目以降の要素を加算した和がゼロであり、第１行目の全要素を加算した和が１である。また、図９Ａの修正行列Ｇを見ると、第１行目において第１列目の要素が「０」であり、第２列目以降の要素を加算した和が−１であり、第１行目の全要素を加算した和が−１である。従って、修正行列Ｇは上記Ｂ２．）の条件を満たしている。

図７Ａ〜図１１Ｂに示す修正行列Ｇは、何れも、上記Ｃ１．）の条件を満たしている。例えば図８Ａに示す修正行列Ｇを参照すると、第１行目に含まれる「１」の要素数と「−１」の要素数との差が１である。１２次のアダマール行列Ｆの第１行目に含まれる「１」の要素数と「−１」の要素数との差は、図３Ｂに示すように１０である。従って、修正行列Ｇは上記Ｃ１．）の条件を満たしている。

図１２Ａ〜図１２Ｂ、図１３Ａ〜図１３Ｂ、図１４Ａ〜図１４Ｂ、図１５Ａ〜図１５Ｂ及び図１６Ａ〜図１６Ｂ（以下、図１２Ａ〜図１６Ｂと記す。）は、１４次の修正行列Ｇの一例を示す図である。これらの図に示す修正行列Ｇは、何れも、１４次の正方行列（図３Ｃ）におけるブロック行列Ｆ_２２と同一の基本行列Ｇ_２２を含んでいる。

図１２Ａ〜図１６Ｂに示す修正行列Ｇは、何れも、上記Ｂ１．）の条件を満たしている。これらの修正行列Ｇを見ると、修正行列Ｇの第２行目以降の各行において、第１列目の要素が「−１」であり、第２列目から第Ｎ列目までの要素を加算した和が１である。従って、修正行列Ｇの第２行目以降の全ての行は、行内のＮ個の要素を加算した和がゼロとなっており、修正行列Ｇは上記Ｂ１．）の条件を満たしている。

図１２Ａ〜図１６Ｂに示す修正行列Ｇは、何れも、上記Ｂ２．）の条件を満たしている。例えば図１３Ａの修正行列Ｇを見ると、第１行目において第１列目の要素が「−１」であり、第２列目以降の要素を加算した和がゼロであり、第１行目の全要素を加算した和が−１である。また、図１４Ａの修正行列Ｇを見ると、第１行目において第１列目の要素が「０」であり、第２列目以降の要素を加算した和が１であり、第１行目の全要素を加算した和が１である。従って、修正行列Ｇは上記Ｂ２．）の条件を満たしている。

図１２Ａ〜図１６Ｂに示す修正行列Ｇは、何れも、上記Ｃ１．）の条件を満たしている。例えば図１３Ａに示す修正行列Ｇを参照すると、第１行目に含まれる「１」の要素数と「−１」の要素数との差が１である。１４次の正方行列Ｆの第１行目に含まれる「１」の要素数と「−１」の要素数との差は、図３Ｃに示すように１２である。従って、修正行列Ｇは上記Ｃ１．）の条件を満たしている。

図１７Ａ〜図１７Ｂ、図１８Ａ〜図１８Ｂ、図１９Ａ〜図１９Ｂ、図２０Ａ〜図２０Ｂ及び図２１Ａ〜図２１Ｂ（以下、図１７Ａ〜図２１Ｂと記す。）は、１６次の修正行列Ｇの一例を示す図である。これらの図に示す修正行列Ｇは、何れも、１６次のアダマール行列（図４Ａ）におけるブロック行列Ｆ_２２と同一の基本行列Ｇ_２２を含んでいる。

図１７Ａ〜図２１Ｂに示す修正行列Ｇは、何れも、上記Ｂ１．）の条件を満たしている。これらの修正行列Ｇを見ると、修正行列Ｇの第２行目以降の各行において、第１列目の要素が「１」であり、第２列目から第Ｎ列目までの要素を加算した和が−１である。従って、修正行列Ｇの第２行目以降の全ての行は、行内のＮ個の要素を加算した和がゼロとなっており、修正行列Ｇは上記Ｂ１．）の条件を満たしている。

図１７Ａ〜図２１Ｂに示す修正行列Ｇは、何れも、上記Ｂ２．）の条件を満たしている。例えば図１８Ａの修正行列Ｇを見ると、第１行目において第１列目の要素が「１」であり、第２列目以降の要素を加算した和がゼロであり、第１行目の全要素を加算した和が１である。また、図１９Ａの修正行列Ｇを見ると、第１行目において第１列目の要素が「０」であり、第２列目以降の要素を加算した和が−１であり、第１行目の全要素を加算した和が−１である。従って、修正行列Ｇは上記Ｂ２．）の条件を満たしている。

図１７Ａ〜図２１Ｂに示す修正行列Ｇは、何れも、上記Ｃ１．）の条件を満たしている。例えば図１８Ａに示す修正行列Ｇを参照すると、第１行目に含まれる「１」の要素数と「−１」の要素数との差が１である。１６次のアダマール行列Ｆの第１行目に含まれる「１」の要素数と「−１」の要素数との差は、図４Ａに示すように１６である。従って、修正行列Ｇは上記Ｃ１．）の条件を満たしている。

図２２Ａ〜図２２Ｂ、図２３Ａ〜図２３Ｂ、図２４Ａ〜図２４Ｂ、図２５Ａ〜図２５Ｂ及び図２６Ａ〜図２６Ｂ（以下、図２２Ａ〜図２６Ｂと記す。）は、１８次の修正行列Ｇの一例を示す図である。これらの図に示す修正行列Ｇは、何れも、１８次の正方行列（図４Ｂ）におけるブロック行列Ｆ_２２と同一の基本行列Ｇ_２２を含んでいる。

図２２Ａ〜図２６Ｂに示す修正行列Ｇは、何れも、上記Ｂ１．）の条件を満たしている。これらの修正行列Ｇを見ると、修正行列Ｇの第２行目以降の各行において、第１列目の要素が「−１」であり、第２列目から第Ｎ列目までの要素を加算した和が１である。従って、修正行列Ｇの第２行目以降の全ての行は、行内のＮ個の要素を加算した和がゼロとなっており、修正行列Ｇは上記Ｂ１．）の条件を満たしている。

図２２Ａ〜図２６Ｂに示す修正行列Ｇは、何れも、上記Ｂ２．）の条件を満たしている。例えば図２３Ａの修正行列Ｇを見ると、第１行目において第１列目の要素が「１」であり、第２列目以降の要素を加算した和がゼロであり、第１行目の全要素を加算した和が１である。また、図２４Ａの修正行列Ｇを見ると、第１行目において第１列目の要素が「０」であり、第２列目以降の要素を加算した和が−１であり、第１行目の全要素を加算した和が−１である。従って、修正行列Ｇは上記Ｂ２．）の条件を満たしている。

図２２Ａ〜図２６Ｂに示す修正行列Ｇは、何れも、上記Ｃ１．）の条件を満たしている。例えば図２３Ａに示す修正行列Ｇを参照すると、第１行目に含まれる「１」の要素数と「−１」の要素数との差が１である。１８次の正方行列Ｆの第１行目に含まれる「１」の要素数と「−１」の要素数との差は、図４Ｂに示すように１６である。従って、修正行列Ｇは上記Ｃ１．）の条件を満たしている。

次に、修正行列Ｇの正則性について説明する。

一般に正方行列は、任意の基本変形を施されても正則性の有無が変化しない。すなわち、１つの行に係数を乗じたものを他の１つの行に加算する行基本変形や、１つの列に係数を乗じたもの他の１つの列に加算する列基本変形を施されても、正方行列の正則性の有無は変化しない。また、正則でないＮ次の正方行列は、ランクがＮより小さいため、適当な基本変形を施されることにより、全ての要素がゼロになる行や列が生じる。そこで、以下では、修正行列Ｇに対して行基本変形や列基本変形が施されることによって全要素がゼロとなる行や列が発生するか否かを考える。

（行基本変形）
まず、修正行列Ｇの第２行目〜第Ｎ行目の範囲に含まれる１以上の行を選択して適当な係数を乗じたものを、修正行列Ｇの第１行目に加算する行基本変形について考える。上記Ｂ２．）の条件により、修正行列Ｇの第１行目は、行内の全要素（Ｎ個）の和が非ゼロである。一方、上記Ｂ１．）の条件により、修正行列Ｇの第２行目〜第Ｎ行目の範囲に含まれる各行は、行内の全要素（Ｎ個）の和がゼロである。修正行列Ｇの第２行目〜第Ｎ行目の範囲に含まれる行にどのような係数を乗じても、全要素（Ｎ個）の和がゼロであることは変わらない。そのため、修正行列Ｇの第２行目〜第Ｎ行目の範囲に含まれる１以上の行を選択して適当な係数を乗じたものを、修正行列Ｇの第１行目に加算しても、第１行目の全要素の和は常に非ゼロとなる。従って、この行基本変形では、修正行列Ｇの１以上の行において全要素がゼロになることはない。

次に、修正行列Ｇの第２行目〜第Ｎ行目の範囲に属する行のみを用いた行基本変形について考える。ここで、基本行列Ｇ_２２に含まれる（Ｎ−１）個の行ベクトルをそれぞれ「ｂ_１」、「ｂ_２」、…、「ｂ_Ｎ−１」とする。ただし「ｂ」の添え字は行ベクトル同士を区別するための符号であり、行番号とは無関係である。また、上記Ａ１．）の条件において基本行列Ｇ_２２の各行内の要素（Ｎ−１個）を加算した和を「ｑ」とし、上記Ａ２．）の条件において基本行列Ｇ_２２の各列内の要素（Ｎ−１個）を加算した和を「ｒ」とし、上記Ａ３．）の条件において基本行列Ｇ_２２の各行同士の内積を「ｓ」とする。
基本行列Ｇ_２２の上記Ａ２．）の条件から、次の式が導かれる。

基本行列Ｇ_２２に含まれる（Ｎ−１）個の行ベクトルｂ_１〜ｂ_Ｎ−１にそれぞれ適当な係数（Ｋ_１〜Ｋ_Ｎ−２）を乗じたものを行ベクトルｂ_Ｎ−１に加算する行基本変形によって、全ての要素がゼロになるものと仮定する。この場合、次の式が成立する。

式１２と式１３から、次の式が得られる。

式１４の両辺について行ベクトルｂ_Ｎ−１との内積を計算すると、上記Ａ３．）の条件から、次の式が成立する。

他方、式１４の両辺について行ベクトルｂ_１との内積を計算すると、上記Ａ３．）の条件から、次の式が成立する。

式１５と式１６から、次の式が得られる。

ここでＮ−１≠ｓとすると、式１７から係数Ｋ_１の値は１である。係数Ｋ_２〜Ｋ_Ｎ−２についても、同様な計算により、全て１であることが分かる。係数Ｋ_１〜Ｋ_Ｎ−２の値が全て１であるとすると、式１２と式１３の左辺が等しくなり、矛盾する。従って、式１３の仮定は成立しない。すなわち、基本行列Ｇ_２２にどのような行基本変形が施されても、基本行列Ｇ_２２の１以上の行において全要素がゼロになることはない。従って、修正行列Ｇの第２行目〜第Ｎ行目の範囲に属する行のみを用いた行基本変形では、修正行列Ｇの１以上の行において全要素がゼロになることはない。

（列基本変形）
次に、修正行列Ｇの第２列目〜第Ｎ列目の範囲に属する列のみを用いた列基本変形について考える。ここで、基本行列Ｇ_２２に含まれる（Ｎ−１）個の列ベクトルをそれぞれ「ｅ_１」、「ｅ_２」、…、「ｅ_Ｎ−１」とする。ただし「ｅ」の添え字は列ベクトル同士を区別するための符号であり、列番号とは無関係である。また、上記Ａ４．）の条件において基本行列Ｇ_２２の各列同士の内積を「ｔ」とする。
基本行列Ｇ_２２の上記Ａ１．）の条件から、次の式が導かれる。

基本行列Ｇ_２２に含まれる（Ｎ−１）個の列ベクトルｅ_１〜ｅ_Ｎ−１にそれぞれ適当な係数（Ｌ_１〜Ｌ_Ｎ−２）を乗じたものを列ベクトルｅ_Ｎ−１に加算する列基本変形によって、全ての要素がゼロになるものと仮定する。この場合、次の式が成立する。

式１８と式１９から、次の式が得られる。

式２０の両辺について列ベクトルｅ_Ｎ−１との内積を計算すると、上記Ａ４．）の条件から、次の式が成立する。

他方、式２０の両辺について列ベクトルｅ_１との内積を計算すると、上記Ａ４．）の条件から、次の式が成立する。

式２１と式２２から、次の式が得られる。

ここでＮ−１≠ｔとすると、式２３から係数Ｌ_１の値は１である。係数Ｌ_２〜Ｌ_Ｎ−２についても、同様な計算により、全て１であることが分かる。係数Ｌ_１〜Ｌ_Ｎ−２の値が全て１であるとすると、式１８と式１９の左辺が等しくなり、矛盾する。従って、式１９の仮定は成立しない。すなわち、基本行列Ｇ_２２にどのような列基本変形が施されても、基本行列Ｇ_２２の１以上の列において全要素がゼロになることはない。従って、修正行列Ｇの第２列目〜第Ｎ列目の範囲に属する列のみを用いた列基本変形では、修正行列Ｇの１以上の列において全要素がゼロになることはない。

次に、修正行列Ｇの第２列目〜第Ｎ列目の範囲に含まれる１以上の列を選択して適当な係数を乗じたものを、修正行列Ｇの第１列目に加算する列基本変形について考える。上記Ｂ１．）の条件により、修正行列Ｇの第２行目〜第Ｎ行目の範囲に含まれる各行は、行内の全要素（Ｎ個）の和がゼロである。また、上記Ａ１．）の条件により、修正行列Ｇの第２行目〜第Ｎ行目の範囲に含まれる各行において第２列目から第Ｎ列目までの要素（Ｎ−１個）を加算した和は、全て「ｑ」（「１」又は「−１」）である。従って、修正行列Ｇの第１列目における第２列目から第Ｎ列目までの要素は、全て「−ｑ」である。修正行列Ｇの第１列目における第２列目から第Ｎ列目までの要素を全てゼロにするためには、第２列目から第Ｎ列目までの要素が全て「ｑ」となっている列ベクトルを修正行列Ｇの第１列目に加算する必要がある。

ここで、基本行列Ｇ_２２に含まれる（Ｎ−２）個の列ベクトルｅ_１〜ｅ_Ｎ−２にそれぞれ適当な係数（Ｍ_１〜Ｍ_Ｎ−２）を乗じたものと列ベクトルｅ_Ｎ−１とを加算した結果において、全ての要素が「ｕ」になるものと仮定する。この場合、次の式が成立する。

式２４と式１８から、次の式が得られる。

式２５の両辺について列ベクトルｅ_Ｎ−１との内積を計算すると、上記Ａ４．）の条件から、次の式が成立する。

他方、式２５の両辺について列ベクトルｅ_１との内積を計算すると、上記Ａ４．）の条件から、次の式が成立する。

式２６と式２７から、次の式が得られる。

ここでＮ−１≠ｔとすると、式２８から係数Ｍ_１の値は１である。係数Ｍ_２〜Ｍ_Ｎ−２についても、同様な計算により、全て１であることが分かる。係数Ｍ_１〜Ｍ_Ｎ−２の値が全て１であるとすると、式２４の左辺は式１８の左辺と等しくなるため、ｕ＝ｑの関係が得られる。すなわち、基本行列Ｇ_２２の（Ｎ−１）個の列ベクトルｅ_１〜ｅ_Ｎ−１は、式１８に示す加算を行った場合にのみ、全ての要素が「ｑ」となる。従って、修正行列Ｇの第１列目における第２列目から第Ｎ列目までの要素を全てゼロにする列基本変形は、修正行列Ｇの第２列目から第Ｎ列目までの各行をそのまま第１列目に加算する列基本変形のみである。他方、上記Ｂ２．）の条件により、修正行列Ｇの第１行目は、行内の全要素（Ｎ個）の和が非ゼロである。修正行列Ｇの第２列目から第Ｎ列目までの各行をそのまま第１列目に加算する列基本変形を行っても、修正行列Ｇの第１列目において第１行目の要素はゼロにならない。以上のことから、修正行列Ｇの第２列目〜第Ｎ列目の範囲に含まれる１以上の列を選択して適当な係数を乗じたものを、修正行列Ｇの第１列目に加算する列基本変形によって、修正行列Ｇの第１列目の全要素をゼロにすることができない。

以上説明したように、本実施形態によれば、全ての要素が「１」又は「−１」であり、かつ、自身の転置行列との積が単位行列のＮ倍の行列となる特性を持った所定の行列として、例えばアダマール行列を用いることが可能となる。Ｎ次のアダマール行列では、第１行目に含まれる「１」の要素数と「−１」の要素数との差がＮ若しくはそれに近い値となる。修正行列Ｇの場合、第１行目において行内に含まれる「１」の要素数と「−１」の要素数との差が、アダマール行列の第１行目の（Ｎ−１）個よりも小さい。従って、極性パターン行列Ｄの各行の極性パターンにより生成されるＮ個の検出信号において、「１」の検出信号の数と「−１」の検出信号の数との差が小さくなる。これにより、検出信号の極性が「１」と「−１」との一方に偏る場合に比べて、個々の検出信号のダイナミックレンジを同一に保ちつつ、Ｎ個の検出信号から合成される合成検出信号ａ（検出信号の和）のダイナミックレンジが小さくなる。合成検出信号ａのダイナミックレンジが小さくなると、合成検出信号ａを生成する合成検出信号生成部２５０の検出回路２５５において増幅率を高めやすくなるため、各検出位置２３０において検出される微小な検出信号を高い感度で再生することが可能となる。また、「１」の検出信号の数と「−１」の検出信号の数との差が小さくなることにより、検出信号に起因して生じる放射ノイズを小さくすることができる。

＜第２の実施形態＞
次に、第２の実施形態に係る入力装置について説明する。第２の実施形態に係る入力装置は、第１の実施形態に係る入力装置に比べて修正行列Ｇの条件が異なるものであり、装置の構成（図１）や動作（図２）は概ね第１の実施形態に係る入力装置と同じである。

（修正行列Ｇの条件）
本実施形態に係る入力装置における修正行列Ｇは、正則性に関連する条件として、上述したＢ１．）〜Ｂ２．）の条件の代わりに、次の２つの条件を全て満たしている。
Ｄ１．）修正行列Ｇの第２行目以降の全ての行は、第２列目から第Ｎ列目までの（Ｎ−１）個の要素を加算した和である部分合計値と第１列目の要素との差がゼロであること。
Ｄ２．）修正行列の第１行目は、部分合計値と第１列目の要素との差が非ゼロであること。

また修正行列Ｇは、上記Ｃ１．）の条件に加えて、Ｎ次の所定の行列との比較に関連する次の条件も満たす。
Ｅ１．）修正行列Ｇの各行は、Ｎ次の所定の行列Ｆの第１行目に比べて、行内に含まれる「１」の要素数と「−１」の要素数との差が小さいこと。

なお、修正行列Ｇがブロック行列として基本行列Ｇ_２２を含むことについては、既に説明した第１の実施形態と同様である。

（修正行列Ｇの例）
図２７Ａ〜図２７Ｄは、８次の修正行列Ｇの一例を示す図である。図２７Ａ〜図２７Ｄに示す修正行列Ｇは、何れも、８次のアダマール行列（図３Ａ）におけるブロック行列Ｆ_２２と同一の基本行列Ｇ_２２を含んでいる。

図２７Ａ〜図２７Ｄに示す修正行列Ｇは、何れも、上記Ｄ１．）の条件を満たしている。これらの修正行列Ｇを見ると、修正行列Ｇの第２行目以降の各行において、第２列目から第Ｎ列目までの要素の和（行ベクトルｂの要素の和）が−１であるとともに、第１列目の要素も「−１」であり、両者の差はゼロであるため、修正行列Ｇは上記Ｄ１．）の条件を満たしている。

図２７Ａ〜図２７Ｄに示す修正行列Ｇは、何れも、上記Ｄ２．）の条件を満たしている。例えば図２７Ａを見ると、第１行目において、第２列目から第Ｎ列目までの要素の和が−２である一方、第１列目の要素が「１」であり、両者の差は非ゼロであるため、修正行列Ｇは上記Ｄ２．）の条件を満たしている。

図２７Ａ〜図２７Ｄに示す修正行列Ｇは、何れも、上記Ｅ１．）の条件を満たしている。例えば図２７Ａを見ると、修正行列Ｇの各行において行内に含まれる「１」の要素数と「−１」の要素数との差は１又は２である。８次のアダマール行列Ｆの第１行目に含まれる「１」の要素数と「−１」の要素数との差は、図３Ａに示すように８である。従って、修正行列Ｇは上記Ｅ１．）の条件を満たしている。

図２８Ａ〜図２８Ｂ及び図２９Ａ〜図２９Ｂ（以下、図２８Ａ〜図２９Ｂと記す。）に示す修正行列Ｇは、１２次の修正行列Ｇの一例を示す図である。これらの図に示す修正行列Ｇは、何れも、１２次のアダマール行列（図３Ｂ）におけるブロック行列Ｆ_２２と同一の基本行列Ｇ_２２を含んでいる。

図２８Ａ〜図２９Ｂに示す修正行列Ｇは、何れも、上記Ｄ１．）の条件を満たしている。これらの修正行列Ｇを見ると、修正行列Ｇの第２行目以降の各行において、第２列目から第Ｎ列目までの要素の和（行ベクトルｂの要素の和）が１であるとともに、第１列目の要素も「１」であり、両者の差はゼロであるため、修正行列Ｇは上記Ｄ１．）の条件を満たしている。

図２８Ａ〜図２９Ｂに示す修正行列Ｇは、何れも、上記Ｄ２．）の条件を満たしている。例えば図２８Ａを見ると、第１行目において、第２列目から第Ｎ列目までの要素の和が−２である一方、第１列目の要素が「１」であり、両者の差は非ゼロであるため、修正行列Ｇは上記Ｄ２．）の条件を満たしている。

図２８Ａ〜図２９Ｂに示す修正行列Ｇは、何れも、上記Ｅ１．）の条件を満たしている。例えば図２８Ａを見ると、修正行列Ｇの各行において行内に含まれる「１」の要素数と「−１」の要素数との差は１又は２である。１２次のアダマール行列Ｆの第１行目に含まれる「１」の要素数と「−１」の要素数との差は、図３Ｂに示すように１０である。従って、修正行列Ｇは上記Ｅ１．）の条件を満たしている。

図３０Ａ〜図３０Ｂ及び図３１Ａ〜図３１Ｂ（以下、図３０Ａ〜図３１Ｂと記す。）に示す修正行列Ｇは、１４次の修正行列Ｇの一例を示す図である。これらの図に示す修正行列Ｇは、何れも、１４次の正方行列（図３Ｃ）におけるブロック行列Ｆ_２２と同一の基本行列Ｇ_２２を含んでいる。

図３０Ａ〜図３１Ｂに示す修正行列Ｇは、何れも、上記Ｄ１．）の条件を満たしている。これらの修正行列Ｇを見ると、修正行列Ｇの第２行目以降の各行において、第２列目から第Ｎ列目までの要素の和（行ベクトルｂの要素の和）が１であるとともに、第１列目の要素も「１」であり、両者の差はゼロであるため、修正行列Ｇは上記Ｄ１．）の条件を満たしている。

図３０Ａ〜図３１Ｂに示す修正行列Ｇは、何れも、上記Ｄ２．）の条件を満たしている。例えば図３０Ａを見ると、第１行目において、第２列目から第Ｎ列目までの要素の和が−２である一方、第１列目の要素が「１」であり、両者の差は非ゼロであるため、修正行列Ｇは上記Ｄ２．）の条件を満たしている。

図３０Ａ〜図３１Ｂに示す修正行列Ｇは、何れも、上記Ｅ１．）の条件を満たしている。例えば図３０Ａを見ると、修正行列Ｇの各行において行内に含まれる「１」の要素数と「−１」の要素数との差は１又は２である。１４次の正方行列Ｆの第１行目に含まれる「１」の要素数と「−１」の要素数との差は、図３Ｃに示すように１２である。従って、修正行列Ｇは上記Ｅ１．）の条件を満たしている。

図３２Ａ〜図３２Ｂ及び図３３Ａ〜図３３Ｂ（以下、図３２Ａ〜図３３Ｂと記す。）に示す修正行列Ｇは、１６次の修正行列Ｇの一例を示す図である。これらの図に示す修正行列Ｇは、何れも、１６次のアダマール行列（図４Ａ）におけるブロック行列Ｆ_２２と同一の基本行列Ｇ_２２を含んでいる。

図３２Ａ〜図３３Ｂに示す修正行列Ｇは、何れも、上記Ｄ１．）の条件を満たしている。これらの修正行列Ｇを見ると、修正行列Ｇの第２行目以降の各行において、第２列目から第Ｎ列目までの要素の和（行ベクトルｂの要素の和）が−１であるとともに、第１列目の要素も「−１」であり、両者の差はゼロであるため、修正行列Ｇは上記Ｄ１．）の条件を満たしている。

図３２Ａ〜図３３Ｂに示す修正行列Ｇは、何れも、上記Ｄ２．）の条件を満たしている。例えば図３２Ａを見ると、第１行目において、第２列目から第Ｎ列目までの要素の和が−２である一方、第１列目の要素が「１」であり、両者の差は非ゼロであるため、修正行列Ｇは上記Ｄ２．）の条件を満たしている。

図３２Ａ〜図３３Ｂに示す修正行列Ｇは、何れも、上記Ｅ１．）の条件を満たしている。例えば図３２Ａを見ると、修正行列Ｇの各行において行内に含まれる「１」の要素数と「−１」の要素数との差は１又は２である。１６次のアダマール行列Ｆの第１行目に含まれる「１」の要素数と「−１」の要素数との差は、図４Ａに示すように１６である。従って、修正行列Ｇは上記Ｅ１．）の条件を満たしている。

図３４Ａ〜図３４Ｂ及び図３５Ａ〜図３５Ｂ（以下、図３４Ａ〜図３５Ｂと記す。）に示す修正行列Ｇは、１８次の修正行列Ｇの一例を示す図である。これらの図に示す修正行列Ｇは、何れも、１８次の正方行列（図４Ｂ）におけるブロック行列Ｆ_２２と同一の基本行列Ｇ_２２を含んでいる。

図３４Ａ〜図３５Ｂに示す修正行列Ｇは、何れも、上記Ｄ１．）の条件を満たしている。これらの修正行列Ｇを見ると、修正行列Ｇの第２行目以降の各行において、第２列目から第Ｎ列目までの要素の和（行ベクトルｂの要素の和）が１であるとともに、第１列目の要素も「１」であり、両者の差はゼロであるため、修正行列Ｇは上記Ｄ１．）の条件を満たしている。

図３４Ａ〜図３５Ｂに示す修正行列Ｇは、何れも、上記Ｄ２．）の条件を満たしている。例えば図３４Ａを見ると、第１行目において、第２列目から第Ｎ列目までの要素の和が−２である一方、第１列目の要素が「１」であり、両者の差は非ゼロであるため、修正行列Ｇは上記Ｄ２．）の条件を満たしている。

図３４Ａ〜図３５Ｂに示す修正行列Ｇは、何れも、上記Ｅ１．）の条件を満たしている。例えば図３４Ａを見ると、修正行列Ｇの各行において行内に含まれる「１」の要素数と「−１」の要素数との差は１又は２である。１８次の正方行列Ｆの第１行目に含まれる「１」の要素数と「−１」の要素数との差は、図４Ｂに示すように１６である。従って、修正行列Ｇは上記Ｅ１．）の条件を満たしている。

次に、修正行列Ｇの正則性について説明する。本実施形態においても、第１の実施形態と同様に、修正行列Ｇに対して行基本変形や列基本変形が施されることによって全要素がゼロとなる行や列が発生するか否かを考える。

（行基本変形）
まず、修正行列Ｇの第２行目〜第Ｎ行目の範囲に属する行のみを用いた行基本変形について考える。既に説明したように、基本行列Ｇ_２２に対してどのような行基本変形が施されても、基本行列Ｇ_２２の１以上の行において全要素がゼロになることはない。従って、修正行列Ｇの第２行目〜第Ｎ行目の範囲に属する行のみを用いた行基本変形では、修正行列Ｇの１以上の行において全要素がゼロになることはない。

次に、修正行列Ｇの第２行目〜第Ｎ行目の範囲に含まれる１以上の行を選択して適当な係数を乗じたものを、修正行列Ｇの第１行目に加算する行基本変形について考える。上記Ｄ１．）の条件により、修正行列Ｇの第２行目以降の各行において、第２列目から第Ｎ列目までの要素の和（部分合計値）と、第１列目の要素とが等しい値を持っている。従って、修正行列Ｇの第２行目〜第Ｎ行目の範囲に含まれる１以上の行にどのような係数を乗じて第１行目に加算しても、第１行目における第２列目から第Ｎ列目までの要素の和（部分合計値）の変化分と、第１行目における第１列目の要素の変化分とが等しくなる。他方、上記Ｄ２．）の条件により、修正行列Ｇの第１行目において、第２列目から第Ｎ列目までの要素の和（部分合計値）と、第１列目の要素とが異なる値を持つことから、両者の変化分が等しい場合、両者は常に異なる値を持つ。従って、この行基本変形では、修正行列Ｇの１以上の行において全要素がゼロになることはない。

（列基本変形）
次に、修正行列Ｇの第２列目〜第Ｎ列目の範囲に属する列のみを用いた列基本変形について考える。既に説明したように、基本行列Ｇ_２２に対してどのような列基本変形が施されても、基本行列Ｇ_２２の１以上の列において全要素がゼロになることはない。従って、修正行列Ｇの第２列目〜第Ｎ列目の範囲に属する列のみを用いた列基本変形では、修正行列Ｇの１以上の列において全要素がゼロになることはない。

次に、修正行列Ｇの第２列目〜第Ｎ列目の範囲に含まれる１以上の列を選択して適当な係数を乗じたものを、修正行列Ｇの第１列目に加算する列基本変形について考える。上記Ｄ１．）の条件により、修正行列Ｇの第２行目以降の各行において、第２列目から第Ｎ列目までの要素の和（部分合計値）と、第１列目の要素とが等しい値を持っている。また、上記Ａ１．）の条件により、修正行列Ｇの第２行目以降の各行において、第２列目から第Ｎ列目までの要素の和（部分合計値）は全て「ｑ」（「１」又は「−１」）である。従って、修正行列Ｇの第１列目における第２行目から第Ｎ行目までの要素は、全て「ｑ」である。修正行列Ｇの第１列目における第２行目から第Ｎ行目までの要素を全てゼロにするためには、第２列目から第Ｎ列目までの要素が全て「ｑ」となっている列ベクトルを修正行列Ｇの第１列目から減算する必要がある。

既に説明したように、基本行列Ｇ_２２の（Ｎ−１）個の列ベクトルｅ_１〜ｅ_Ｎ−１は、式１８に示す加算を行った場合にのみ、全ての要素が「ｑ」となる。従って、修正行列Ｇの第１列目における第２行目から第Ｎ行目までの要素を全てゼロにする列基本変形は、修正行列Ｇの第２列目から第Ｎ列目までの各列をそのまま第１列目から減算する列基本変形のみである。他方、上記Ｄ２．）の条件により、修正行列Ｇの第１行目において、第２列目から第Ｎ列目までの要素の和（部分合計値）と、第１列目の要素とが異なる値を持つことから、修正行列Ｇの第２列目から第Ｎ列目までの各行をそのまま第１列目から減算する列基本変形を行っても、修正行列Ｇの第１列目において第１行目の要素はゼロにならない。以上のことから、修正行列Ｇの第２列目〜第Ｎ列目の範囲に含まれる１以上の列を選択して適当な係数を乗じたものを、修正行列Ｇの第１列目に加算する列基本変形によって、修正行列Ｇの第１列目の全要素をゼロにすることができない。

以上説明したように、本実施形態においても、第１の実施形態と同様なＮ行Ｎ列の修正行列Ｇが用いられるため、極性パターンにおける「１」の極性の数と「−１」の極性の数との差が小さくなる。従って、第１の実施形態と同様な効果を奏することができる。

本発明は上述した実施形態には限定されるものではなく、種々のバリエーションを含んでいる。

例えば、上述した実施形態では、物体の近接状態に応じて静電容量が変化する検出要素２４０（キャパシタ）の電荷を合成し、合成検出信号ａとして出力する静電容量方式のセンサ部２００が用いられているが、本発明はこの例に限定されない。すなわち、本発明は、物体の近接状態に応じて物理量が変化する様々な方式の検出要素を備えた入力装置に適用可能である。

１００…入力装置、２００…センサ部、２２０…電極部、２３０…検出位置、２３５…検出位置群、２４０…検出要素、２５０…合成検出信号生成部、２５５…検出回路、２７０…駆動部、ＥＳ…検出電極、ＥＤ…駆動電極、３００…処理部、３１０…制御部、３２０…信号再生部、３３０…位置算出部、４００…記憶部、４１０…プログラム、５００…インターフェース部、Ｆ…アダマール行列、Ｄ…極性パターン行列、Ｇ…修正行列、Ｇ_２２…基本行列

Claims

複数の検出位置における物体の近接状態に応じた情報を入力する入力装置であって、
Ｎ個の前記検出位置における物体の近接状態をそれぞれ検出し、前記Ｎ個の検出位置について前記検出の結果として得られるＮ個の検出信号の和に応じた合成検出信号を生成し、前記Ｎ個の検出位置の各々において、前記近接状態に応じた信号レベルを持つ前記検出信号の正負の極性を制御可能なセンサ部と、
前記Ｎ個の検出信号に設定するＮ個の前記極性である極性パターンを互いに異ならせたＮ個の前記合成検出信号を生成するように前記センサ部を制御する制御部と、
前記センサ部が生成した前記Ｎ個の合成検出信号に基づいて、前記Ｎ個の検出信号の信号レベルを再生する信号再生部とを有し、
前記検出信号に設定する正又は負の前記極性を「１」又は「−１」で表わし、
前記合成検出信号に加算しない前記検出信号に対して設定する前記極性を「０」で表し、
前記Ｎ個の検出信号に設定する前記極性パターンを、それぞれ「１」、「−１」又は「０」の値を持ったＮ個の要素からなる１行Ｎ列の部分行列で表わし、かつ、
前記Ｎ個の合成検出信号に対応するＮ個の前記極性パターンを、Ｎ個の前記部分行列からなるＮ行Ｎ列の極性パターン行列で表わした場合に、
前記信号再生部は、前記極性パターン行列に対する逆行列と、前記センサ部が生成した前記Ｎ個の合成検出信号を要素とするＮ行１列の行列との乗算に相当する演算に基づいて、前記Ｎ個の検出信号の信号レベルを再生し、
前記極性パターン行列は、Ｎ行Ｎ列の修正行列、若しくは、前記修正行列に対して、少なくとも一部の行を交換する基本変形と少なくとも一部の列を交換する基本変形との少なくとも一方が施された行列であり、
前記修正行列は、第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列として（Ｎ−１）行（Ｎ−１）列の基本行列を含んでおり、
前記基本行列は、Ｎ行Ｎ列の所定の行列における第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列と同一であり、
前記所定の行列は、全ての要素が「１」又は「−１」であり、かつ、自身の転置行列との積が単位行列のＮ倍の行列となる特性を持った行列であり、
前記修正行列の第２行目以降の全ての行は、Ｎ個の要素を加算した和がゼロであり、
前記修正行列の第１行目は、Ｎ個の要素を加算した和が非ゼロであり、
前記修正行列の第１行目は、前記所定の行列の第１行目に比べて、行内に含まれる「１」の要素数と「−１」の要素数との差が小さい、
入力装置。
複数の検出位置における物体の近接状態に応じた情報を入力する入力装置であって、
Ｎ個の前記検出位置における物体の近接状態をそれぞれ検出し、前記Ｎ個の検出位置について前記検出の結果として得られるＮ個の検出信号の和に応じた合成検出信号を生成し、前記Ｎ個の検出位置の各々において、前記近接状態に応じた信号レベルを持つ前記検出信号の正負の極性を制御可能なセンサ部と、
前記Ｎ個の検出信号に設定するＮ個の前記極性である極性パターンを互いに異ならせたＮ個の前記合成検出信号を生成するように前記センサ部を制御する制御部と、
前記センサ部が生成した前記Ｎ個の合成検出信号に基づいて、前記Ｎ個の検出信号の信号レベルを再生する信号再生部とを有し、
前記検出信号に設定する正又は負の前記極性を「１」又は「−１」で表わし、
前記合成検出信号に加算しない前記検出信号に対して設定する前記極性を「０」で表し、
前記Ｎ個の検出信号に設定する前記極性パターンを、それぞれ「１」、「−１」又は「０」の値を持ったＮ個の要素からなる１行Ｎ列の部分行列で表わし、かつ、
前記Ｎ個の合成検出信号に対応するＮ個の前記極性パターンを、Ｎ個の前記部分行列からなるＮ行Ｎ列の極性パターン行列で表わした場合に、
前記信号再生部は、前記極性パターン行列に対する逆行列と、前記センサ部が生成した前記Ｎ個の合成検出信号を要素とするＮ行１列の行列との乗算に相当する演算に基づいて、前記Ｎ個の検出信号の信号レベルを再生し、
前記極性パターン行列は、Ｎ行Ｎ列の修正行列、若しくは、前記修正行列に対して、少なくとも一部の行を交換する基本変形と少なくとも一部の列を交換する基本変形との少なくとも一方が施された行列であり、
前記修正行列は、第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列として（Ｎ−１）行（Ｎ−１）列の基本行列を含んでおり、
前記基本行列は、Ｎ行Ｎ列の所定の行列における第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列と同一であり、
前記所定の行列は、全ての要素が「１」又は「−１」であり、かつ、自身の転置行列との積が単位行列のＮ倍の行列となる特性を持った行列であり、
前記修正行列の第２行目以降の全ての行は、第２列目から第Ｎ列目までの（Ｎ−１）個の要素を加算した和である部分合計値と第１列目の要素との差がゼロであり、
前記修正行列の第１行目は、前記部分合計値と第１列目の要素との差が非ゼロであり、
前記修正行列の各行は、前記所定の行列の第１行目に比べて、Ｎ個の要素を加算した和の絶対値が小さい、
入力装置。
前記基本行列は、
各行の（Ｎ−１）個の要素を加算した和が全て「１」又は全て「−１」であり、
各列の（Ｎ−１）個の要素を加算した和が全て「１」又は全て「−１」であり、
任意の２つの行の内積が同一の値を持ち、
任意の２つの列の内積が同一の値を持つ、
請求項１又は請求項２に記載の入力装置。
前記所定の行列は、シルベスター法によるアダマール行列又はペイリー法によるアダマール行列である、
請求項１〜請求項３の何れか一項に記載の入力装置。
前記センサ部は、
前記複数の検出位置に対応して設けられた複数の検出要素であって、物体の近接状態に応じた信号レベルを持ち、入力される駆動信号に応じて前記極性が「１」、「−１」又は「０」に設定される前記検出信号をそれぞれ発生する複数の検出要素と、
前記制御部の制御に従って、前記複数の検出要素にそれぞれ前記駆動信号を供給する駆動部と、
Ｎ個の前記検出要素が発生する前記Ｎ個の検出信号の和に応じた前記合成検出信号を生成する合成検出信号生成部とを含む、
請求項１〜請求項４の何れか一項に記載の入力装置。
前記センサ部は、
少なくとも１つの検出電極と、
前記検出電極に交差する複数の駆動電極とを含み、
前記検出要素は、前記検出電極と前記駆動電極との交差部に形成され、物体の近接状態に応じて静電容量が変化するキャパシタであり、
前記駆動部は、前記複数の駆動電極にそれぞれ前記駆動信号を供給し、
１つの前記検出電極とＮ個の前記駆動電極との間には、前記Ｎ個の検出要素としてのＮ個の前記キャパシタが形成されており、
前記合成検出信号生成部は、前記Ｎ個の駆動電極に供給されるＮ個の前記駆動信号に応じて前記検出電極に伝送される前記Ｎ個のキャパシタの電荷に基づいて、前記合成検出信号を生成する、
請求項５に記載の入力装置。
複数の検出位置における物体の近接状態に応じた情報を入力する入力装置の制御方法であって、
前記入力装置が、Ｎ個の前記検出位置における物体の近接状態をそれぞれ検出し、前記Ｎ個の検出位置について前記検出の結果として得られるＮ個の検出信号の和に応じた合成検出信号を生成し、前記Ｎ個の検出位置の各々において、前記近接状態に応じた信号レベルを持つ前記検出信号の正負の極性を制御可能なセンサ部を有し、
前記制御方法が、
前記Ｎ個の検出信号に設定するＮ個の前記極性である極性パターンを互いに異ならせたＮ個の前記合成検出信号を生成するように前記センサ部を制御することと、
前記センサ部が生成した前記Ｎ個の合成検出信号に基づいて、前記Ｎ個の検出信号の信号レベルを再生することとを有し、
前記検出信号に設定する正又は負の前記極性を「１」又は「−１」で表わし、
前記合成検出信号に加算しない前記検出信号に対して設定する前記極性を「０」で表し、
前記Ｎ個の検出信号に設定する前記極性パターンを、それぞれ「１」、「−１」又は「０」の値を持ったＮ個の要素からなる１行Ｎ列の部分行列で表わし、かつ、
前記Ｎ個の合成検出信号に対応するＮ個の前記極性パターンを、Ｎ個の前記部分行列からなるＮ行Ｎ列の極性パターン行列で表わした場合に、
前記信号レベルを再生することは、前記極性パターン行列に対する逆行列と、前記センサ部が生成した前記Ｎ個の合成検出信号を要素とするＮ行１列の行列との乗算に相当する演算に基づいて、前記Ｎ個の検出信号の信号レベルを再生することを含み、
前記極性パターン行列は、Ｎ行Ｎ列の修正行列、若しくは、前記修正行列に対して、少なくとも一部の行を交換する基本変形と少なくとも一部の列を交換する基本変形との少なくとも一方が施された行列であり、
前記修正行列は、第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列として（Ｎ−１）行（Ｎ−１）列の基本行列を含んでおり、
前記基本行列は、Ｎ行Ｎ列の所定の行列における第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列と同一であり、
前記所定の行列は、全ての要素が「１」又は「−１」であり、かつ、自身の転置行列との積が単位行列のＮ倍の行列となる特性を持った行列であり、
前記修正行列の第２行目以降の全ての行は、Ｎ個の要素を加算した和がゼロであり、
前記修正行列の第１行目は、Ｎ個の要素を加算した和が非ゼロであり、
前記修正行列の第１行目は、前記所定の行列の第１行目に比べて、Ｎ個の要素を加算した和の絶対値が小さい、
入力装置の制御方法。
複数の検出位置における物体の近接状態に応じた情報を入力する入力装置の制御方法であって、
前記入力装置が、Ｎ個の前記検出位置における物体の近接状態をそれぞれ検出し、前記Ｎ個の検出位置について前記検出の結果として得られるＮ個の検出信号の和に応じた合成検出信号を生成し、前記Ｎ個の検出位置の各々において、前記近接状態に応じた信号レベルを持つ前記検出信号の正負の極性を制御可能なセンサ部を有し、
前記制御方法が、
前記Ｎ個の検出信号に設定するＮ個の前記極性である極性パターンを互いに異ならせたＮ個の前記合成検出信号を生成するように前記センサ部を制御することと、
前記センサ部が生成した前記Ｎ個の合成検出信号に基づいて、前記Ｎ個の検出信号の信号レベルを再生することとを有し、
前記検出信号に設定する正又は負の前記極性を「１」又は「−１」で表わし、
前記合成検出信号に加算しない前記検出信号に対して設定する前記極性を「０」で表し、
前記Ｎ個の検出信号に設定する前記極性パターンを、それぞれ「１」、「−１」又は「０」の値を持ったＮ個の要素からなる１行Ｎ列の部分行列で表わし、かつ、
前記Ｎ個の合成検出信号に対応するＮ個の前記極性パターンを、Ｎ個の前記部分行列からなるＮ行Ｎ列の極性パターン行列で表わした場合に、
前記信号レベルを再生することは、前記極性パターン行列に対する逆行列と、前記センサ部が生成した前記Ｎ個の合成検出信号を要素とするＮ行１列の行列との乗算に相当する演算に基づいて、前記Ｎ個の検出信号の信号レベルを再生することを含み、
前記極性パターン行列は、Ｎ行Ｎ列の修正行列、若しくは、前記修正行列に対して、少なくとも一部の行を交換する基本変形と少なくとも一部の列を交換する基本変形との少なくとも一方が施された行列であり、
前記修正行列は、第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列として（Ｎ−１）行（Ｎ−１）列の基本行列を含んでおり、
前記基本行列は、Ｎ行Ｎ列の所定の行列における第２列目から第Ｎ列目まで、かつ、第２行目から第Ｎ行目までの範囲のブロック行列と同一であり、
前記所定の行列は、全ての要素が「１」又は「−１」であり、かつ、自身の転置行列との積が単位行列のＮ倍の行列となる特性を持った行列であり、
前記修正行列の第２行目以降の全ての行は、第２列目から第Ｎ列目までの（Ｎ−１）個の要素を加算した和である部分合計値と第１列目の要素との差がゼロであり、
前記修正行列の第１行目は、前記部分合計値と第１列目の要素との差が非ゼロであり、
前記修正行列の各行は、前記所定の行列の第１行目に比べて、Ｎ個の要素を加算した和の絶対値が小さい、
入力装置の制御方法。
請求項７又は請求項８に記載の入力装置の制御方法をコンピュータに実行させるプログラム。