JP2019159609A - 基盤装置、情報処理システム、制御方法及び情報処理システムの構成方法。 - Google Patents
基盤装置、情報処理システム、制御方法及び情報処理システムの構成方法。 Download PDFInfo
- Publication number
- JP2019159609A JP2019159609A JP2018043575A JP2018043575A JP2019159609A JP 2019159609 A JP2019159609 A JP 2019159609A JP 2018043575 A JP2018043575 A JP 2018043575A JP 2018043575 A JP2018043575 A JP 2018043575A JP 2019159609 A JP2019159609 A JP 2019159609A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- server
- synchronization
- information
- processing devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Hardware Redundancy (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
以下、本発明の一実施形態による情報処理システムについて図1〜図7を参照して説明する。
図1は、本発明の一実施形態による基盤装置の最小構成を示す図である。
基盤装置100は、少なくとも1台の高可用性サーバを含む情報処理システムを容易に構築可能とする装置である。1台の高可用性サーバは、複数の情報処理装置を多重化して構成される。基盤装置100を用いると、処理の多重化が要求される高可用性サーバを構築することが可能である。処理の多重化は、例えば、複数の情報処理装置が備えるそれぞれのCPU(central processing unit)の間でロックステップ方式の同期を実行することにより実現する。基盤装置100は、このような要求にこたえる高可用性サーバの構築に必要な機能を提供する。また、基盤装置100によって構成される情報処理システムは、非多重化サーバを含むことができる。基盤装置100を用いると、高可用性サーバと非多重化サーバとが混在する情報処理システムを容易に構築することができる。
同期グループ情報取得部110は、情報処理システムに含まれる複数の情報処理装置のうち、同期が必要な情報処理装置の組み合わせを示す同期グループ情報を取得する。同期グループ情報には、1台の前記情報処理装置に対して2台以上の同期相手となる情報処理装置を設定することが可能である。
クロック配信部101は、同期グループ情報に基づいて、同期が必要な一組みの情報処理装置に対して同位相のクロック信号を送信する。
基盤装置100は、クロック配信部101と、スイッチ部102と、バックプレーン103と、を備えている。
クロック配信部101は、CPUを備えたコンピュータである。クロック配信部101は、同期グループ情報取得部110を備える。同期グループ情報取得部110については図1で説明したとおりである。クロック配信部101は、例えば、水晶振動子などの源振を備える。源振は、所定の周期でクロック信号を出力する。クロック配信部101は、このクロック信号を、サーバ201〜20Nのうち、同期グループ情報に指定された一組みのサーバ群へ配信する。例えば、同期グループ情報に同期すべきサーバの組み合わせとして、サーバ201とサーバ202の組み合わせが指定されている場合、クロック配信部101は、同期グループ情報に基づいて、サーバ201とサーバ202に対して同位相のクロック信号を配信する。
サーバ201は、メモリ211と、不揮発性ストレージ221と、ネットワークI/F部231と、CPU241と、ロックステップ制御部251と、サーバ管理部261とを備える。サーバ管理部261は、通信ポート271を備えている。図3では、サーバ201を例に説明を行うが、他のサーバ20X(Xは2〜N)についても同様である。例えば、サーバ202は、メモリ212と、不揮発性ストレージ222と、ネットワークI/F部232と、CPU242と、ロックステップ制御部252と、サーバ管理部262とを備える。サーバ管理部262は、通信ポート272を備えている。また、各構成は、以下に説明するものと同様の機能を有している。
例えば、メモリ211は、RAM(random access memory)等で構成された主記憶装置である。
不揮発性ストレージ221はHDD(hard disk drive)やROM(read only memory)等で構成される。不揮発性ストレージ221は、例えば、以下に説明する制御プログラムαを記憶する。
ネットワークI/F部231は、LANカード等の通信用モジュールで構成される。
CPU241は、OSや各種ソフトウェアを実行するプロセッサである。サーバ201には、サーバ201を含む複数のサーバ20Xによる多重化構成での運用を実現するために必要な制御プログラムα(図示せず)がインストールされる。例えば、サーバ201とサーバ202が多重化して同期して動作する構成の場合にサーバ201でハードウェアの障害などが生じると、同期ずれが生じる。制御プログラムαは、このような場合にサーバ201を多重化構成から論理的に切り離す縮退制御を行う機能を有している。CPU241は、例えば、制御プログラムαを実行する。また、CPU241は、次に説明するロックステップ制御部251と連携して、他のサーバ20Xが備えるCPU24Xとロックステップ方式による同期状態での動作が可能である。また、CPU241は、他のCPU24Xと同期することなく単独で動作する非同期状態での動作が可能である。
また、サーバ管理部261は、他のサーバ20X(Xは2〜N)が備えるサーバ管理部26Xと、通信路L0を介して通信を行う。サーバ管理部261は、同期が必要なサーバの設定情報を他のサーバ管理部26Xへ送信する。これにより、サーバ管理部261〜26Nは、設定情報を共有する。
また、サーバ管理部261は、同期が必要なサーバの設定情報から、同期すべきサーバの組み合わせを示す同期グループ情報を生成する。サーバ管理部261は、通信路H1を介して、同期グループ情報をクロック配信部101へ送信する。クロック配信部101は、送信された同期グループ情報に基づいてクロック信号を配信する。
図4は、本発明の一実施形態による同期が必要なサーバの設定情報の一例を示す図である。
図4に例示するように設定情報は、「サーバ実装位置」、「2ndCPU」、「2ndIO」、「3rdCPU」、「3rdIO」の各項目を有している。「サーバ実装位置」には、基準となるサーバ201〜20Nが収納されるスロットの情報が設定される。「2ndCPU」および「2ndIO」の各項目には、「サーバ実装位置」に設定したスロット位置に収納されたサーバ20x(1〜Nのうち何れか)と同期をとる2台目のサーバ20y(yはxを除く1〜Nのうち何れか)を収納するスロットのスロット番号が設定される。同期させる2台目のサーバが存在しない場合は0が設定される。「3rdCPU」および「3rdIO」の各項目には、「サーバ実装位置」で設定したスロット位置に収納されたサーバ20xと同期をとる3台目のサーバ20z(zはx、yを除く1〜Nのうち何れか)を収納するスロットのスロット番号が設定される。同期させる3台目のサーバが存在しない場合は0が設定される。
図5は、本発明の一実施形態による同期が必要なサーバの設定処理の一例を示す図である。一例として、サーバ201〜207がバックプレーン103に接続されているとする。また、情報処理システム1は通電しているが、システムとしては起動していない状態であるとする。上記の通り、サーバ201〜207の起動状態にかかわらず、サーバ管理部261〜267は常時稼働している。また、クロック配信部101はクロック信号の配信は行わないが、配信に必要な準備処理を行うことができる。
ユーザが、情報処理システム1へ起動指示を入力する。情報処理システム1は、起動処理を行って起動状態となる。サーバ201は、起動時にサーバ管理部261へ同期相手の情報を問い合わせる。サーバ管理部261は、サーバ201の同期相手としてサーバ202が存在することをCPU241へ通知する。CPU241は、ロックステップ制御部251へ同期相手の情報を通知する。サーバ202においても同様である。つまり、ロックステップ制御部252は、同期相手としてサーバ201の情報を取得する。
図7に情報処理システム1の適用例として、フロント側に多重化したロードバランサを備えたWebシステムの構成例を示す。
Webシステムは、高可用性サーバ300,400A,400Bを含んで構成される。サーバ201Aとサーバ202Aは、同期を行う1台の高可用性サーバ300である。高可用性サーバ300は、ロードバランサである。サーバ203Aは非多重化サーバである。サーバ204A〜205Aは、同期を行う1台の高可用性サーバ400Aである。サーバ206A〜207Aは、同期を行う1台の高可用性サーバ400Bである。高可用性サーバ400A,400Bは、アプリケーションサーバである。高可用性サーバ300は、負荷に応じて高可用性サーバ400Aと高可用性サーバ400Bの何れかに処理を振り分ける。図7の例のようにロードバランサが同期する2台のサーバで構成されている場合、サーバ1台の故障でシステムが停止することがない。
また、アプリケーションサーバ(高可用性サーバ400A、400B)についても、処理の重要度に応じて、図7に示す例のように2台ずつを同期させた構成とすることができる。
100・・・基盤装置
101・・・クロック配信部
102・・・スイッチ部
103・・・バックプレーン
104・・・筐体
110・・・同期グループ情報取得部
201〜20N・・・サーバ
211・・・メモリ
221・・・不揮発性ストレージ
231・・・ネットワークI/F部
241・・・CPU
251・・・ロックステップ制御部
261・・・サーバ管理部
271・・・通信ポート
C1〜CN、H1〜HN、L0、L1〜LN・・・通信線
Claims (10)
- 複数の情報処理装置のうち、同期が必要な情報処理装置の組み合わせを指定した同期グループ情報を取得する同期グループ情報取得部と、
前記同期グループ情報に基づいて、同期が必要な一組みの前記情報処理装置に対して、同位相のクロック信号を配信するクロック配信部と、
を備える基盤装置。 - 前記同期グループ情報には、1台の前記情報処理装置に対して2台以上の同期相手を含めることが可能である、
請求項1に記載の基盤装置。 - 一組みの前記情報処理装置の間におけるクロック周期での前記情報処理装置による演算結果の授受を制御するスイッチ部、
をさらに備える請求項1または請求項2に記載の基盤装置。 - 前記同期グループ情報取得部と、
前記クロック配信部と、
前記スイッチ部と、
複数の前記情報処理装置を収納するバックプレーンと、
を備え、
前記バックプレーンは、複数の前記情報処理装置の各々と、前記同期グループ情報取得部および前記クロック配信部および前記スイッチ部とを通信可能に接続する、
請求項3に記載の基盤装置。 - 請求項4に記載の基盤装置と、
複数の前記情報処理装置と、
を備え、
前記情報処理装置は、
前記スイッチ部を介して授受される前記演算結果を比較して一組みの前記情報処理装置の同期がとれているかどうかを判定するロックステップ制御部、
を備える情報処理システム。 - 前記情報処理装置が、複数の前記情報処理装置のうち同期が必要な前記情報処理装置を設定した設定情報を取得し、前記設定情報に基づく前記同期グループ情報を前記クロック配信部へ送信するサーバ管理部、
を備える請求項5に記載の情報処理システム。 - 複数の前記情報処理装置が備える前記サーバ管理部を互いに接続する通信路、
をさらに備え、
前記設定情報を取得した前記サーバ管理部は、前記通信路を介して、他の前記情報処理装置が備える前記サーバ管理部へ前記設定情報を送信する、
請求項6に記載の情報処理システム。 - 複数の前記情報処理装置のうち、一組みの前記情報処理装置は同期して動作し、他の情報処理装置は非同期で動作する、
請求項5から請求項7の何れか1項に記載の情報処理システム。 - 複数の情報処理装置のうち、同期が必要な情報処理装置の組み合わせを指定した同期グループ情報を取得するステップと、
前記同期グループ情報に基づいて、同期が必要な一組みの前記情報処理装置に対して、同位相のクロック信号を配信するステップと、
を有する制御方法。 - 同期して動作することができる互いに通信可能な複数の情報処理装置と、
複数の前記情報処理装置のうち、同期が必要な情報処理装置の組み合わせを指定した同期グループ情報に基づいて、同期が必要な一組みの前記情報処理装置に対して同位相のクロック信号を配信するクロック配信部と、を用いて、
前記同期グループ情報を設定することにより、
少なくとも1台の高可用性サーバを含む情報処理システムを構成する、
情報処理システムの構成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018043575A JP7120599B2 (ja) | 2018-03-09 | 2018-03-09 | 情報処理システム及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018043575A JP7120599B2 (ja) | 2018-03-09 | 2018-03-09 | 情報処理システム及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019159609A true JP2019159609A (ja) | 2019-09-19 |
JP7120599B2 JP7120599B2 (ja) | 2022-08-17 |
Family
ID=67993502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018043575A Active JP7120599B2 (ja) | 2018-03-09 | 2018-03-09 | 情報処理システム及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7120599B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6449826B2 (ja) * | 2015-12-25 | 2019-01-09 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030061535A1 (en) * | 2001-09-21 | 2003-03-27 | Bickel Robert E. | Fault tolerant processing architecture |
JP2006209490A (ja) * | 2005-01-28 | 2006-08-10 | Fujitsu Ltd | 設定情報同期プログラム |
US20070294561A1 (en) * | 2006-05-16 | 2007-12-20 | Baker Marcus A | Providing independent clock failover for scalable blade servers |
JP2008046942A (ja) * | 2006-08-18 | 2008-02-28 | Nec Corp | フォールトトレラントコンピュータ、そのトランザクション同期制御方法 |
WO2012081115A1 (ja) * | 2010-12-16 | 2012-06-21 | 三菱電機株式会社 | シーケンサシステムおよびその制御方法 |
JP2013206278A (ja) * | 2012-03-29 | 2013-10-07 | Nec Corp | 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム |
US20130326259A1 (en) * | 2011-02-03 | 2013-12-05 | Indrani Paul | System and method for multiple backplane time synchronization |
JP2015194847A (ja) * | 2014-03-31 | 2015-11-05 | 日本電気株式会社 | フォールトトレラントサーバ、同期化方法、及びプログラム |
-
2018
- 2018-03-09 JP JP2018043575A patent/JP7120599B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030061535A1 (en) * | 2001-09-21 | 2003-03-27 | Bickel Robert E. | Fault tolerant processing architecture |
JP2006209490A (ja) * | 2005-01-28 | 2006-08-10 | Fujitsu Ltd | 設定情報同期プログラム |
US20070294561A1 (en) * | 2006-05-16 | 2007-12-20 | Baker Marcus A | Providing independent clock failover for scalable blade servers |
JP2008046942A (ja) * | 2006-08-18 | 2008-02-28 | Nec Corp | フォールトトレラントコンピュータ、そのトランザクション同期制御方法 |
WO2012081115A1 (ja) * | 2010-12-16 | 2012-06-21 | 三菱電機株式会社 | シーケンサシステムおよびその制御方法 |
US20130326259A1 (en) * | 2011-02-03 | 2013-12-05 | Indrani Paul | System and method for multiple backplane time synchronization |
JP2013206278A (ja) * | 2012-03-29 | 2013-10-07 | Nec Corp | 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム |
JP2015194847A (ja) * | 2014-03-31 | 2015-11-05 | 日本電気株式会社 | フォールトトレラントサーバ、同期化方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP7120599B2 (ja) | 2022-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6378021B1 (en) | Switch control method and apparatus in a system having a plurality of processors | |
JP6084624B2 (ja) | 高可用性クラスタにおけるスプリット・ブレイン耐性フェイルオーバ | |
EP1370945B1 (en) | Failover processing in a storage system | |
US7487377B2 (en) | Method and apparatus for fault tolerant time synchronization mechanism in a scaleable multi-processor computer | |
US8527681B2 (en) | Data processing system, data processing method, and apparatus | |
US8140918B2 (en) | Clock supply method and information processing apparatus | |
CN110580235B (zh) | 一种sas扩展器通信方法及装置 | |
JP2011253408A (ja) | サーバシステム及びそのbios復旧方法 | |
JP2019159609A (ja) | 基盤装置、情報処理システム、制御方法及び情報処理システムの構成方法。 | |
JP6511739B2 (ja) | 冗長システムおよび冗長化方法 | |
EP2118749B1 (en) | Fast backup of compute nodes in a massively parallel computer system | |
JP2013114628A (ja) | データ管理プログラム、データ管理方法およびストレージ装置 | |
US20180088818A1 (en) | Method of data backup and information processing system | |
US7287187B2 (en) | Method and apparatus for supplying redundant power | |
US9971661B2 (en) | Redundant system, method for redundant system, method for controlling node of redundant system and computer readable storage medium | |
US10996659B2 (en) | Method and redundant automation system with a plurality of processor units per hardware unit | |
JP5604799B2 (ja) | フォールトトレラントコンピュータ | |
JP2020123309A (ja) | Ioモジュール二重化制御装置及び方法 | |
US20080052473A1 (en) | Information processing apparatus | |
JP2590239B2 (ja) | ロック回路のロック取得方法 | |
JP2012202897A (ja) | クライアント端末、サーバ端末、時刻同期方法、プログラム | |
JP2012221063A (ja) | 仮想マシン同期方法及びシステム及び運用系の仮想マシン及びプログラム | |
US20120254556A1 (en) | Control apparatus, storage system, and control method | |
JP2012008819A (ja) | 計算機システム及び計算機の管理方法 | |
JP2019133508A (ja) | 分散型構成管理装置、分散型構成管理方法、及び、分散型構成管理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7120599 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |