JP2019146359A - Switching power supply device - Google Patents
Switching power supply device Download PDFInfo
- Publication number
- JP2019146359A JP2019146359A JP2018028339A JP2018028339A JP2019146359A JP 2019146359 A JP2019146359 A JP 2019146359A JP 2018028339 A JP2018028339 A JP 2018028339A JP 2018028339 A JP2018028339 A JP 2018028339A JP 2019146359 A JP2019146359 A JP 2019146359A
- Authority
- JP
- Japan
- Prior art keywords
- conductive coil
- winding
- layer
- coil layer
- loss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、鉄心(コア)に対して複数の巻線(コイル)を積層してなる積層トランス(積層変圧器)を用いたLLC共振コンバータ等のスイッチング電源装置に関するものである。 The present invention relates to a switching power supply device such as an LLC resonant converter using a laminated transformer (laminated transformer) formed by laminating a plurality of windings (coils) on an iron core (core).
特許文献1〜3には、スイッチング電源装置に用いられるプレーナー型トランス(変圧器)である積層トランスの技術が記載されている。特許文献1では、複数の第1導電コイル層を有する1次巻線と、複数の第2導電コイル層を有する2次巻線と、を備えた積層トランスにおいて、それらの複数の第1導電コイル層及び複数の第2導電コイル層の接続状態を工夫することにより、漏れ磁束を低減すると共にノイズ性能を向上させている。特許文献2では、第1導電コイル層及び第2導電コイル層の配線幅と配置を工夫することにより、その第1導電コイル層と第2導電コイル層との間の寄生容量(静電容量)を小さくしてコモンモードノイズの発生を抑制している。又、特許文献3では、1次巻線と2次巻線との間の電位変動の大きな導電コイル層間が、電磁気的な疎結合になるような層構成にすることにより、積層トランスの全体の損失を低減している。
積層トランスを用いたスイッチング電源装置では、その積層トランスで発生する損失を低減するために、巻線の交流抵抗(抵抗損である銅損)をなるべく小さく設計する必要がある。このためには、1次巻線及び2次巻線間の結合の良い巻線構成にすることが必要である。 In a switching power supply device using a laminated transformer, it is necessary to design the AC resistance (copper loss, which is a resistance loss) of the winding as small as possible in order to reduce the loss generated in the laminated transformer. For this purpose, it is necessary to have a winding structure with good coupling between the primary winding and the secondary winding.
しかしながら、巻線をプリント基板(印刷配線板)で構成する積層トランスでは、導電コイル層間の対向面積が大きいため、1次巻線及び2次巻線間に非常に大きな静電容量が発生し、この静電容量による損失(漂遊負荷損である容量損)や動作不良が発生する。特に、銅損と容量損はトレードオフの関係(即ち、銅損を小さくすれば容量損が大きくなり、容量損を小さくすれば銅損が大きくなる関係)になっているため、仮に、従来の特許文献1〜3の技術を適用したとしても、銅損の増加を抑えつつ、容量損を減らすような巻線設計の損失面での最適化を図ることが困難であった。
However, in the laminated transformer in which the winding is configured by a printed circuit board (printed wiring board), since the facing area between the conductive coil layers is large, a very large capacitance is generated between the primary winding and the secondary winding, Loss (capacity loss that is stray load loss) or malfunction due to this capacitance occurs. In particular, the copper loss and the capacity loss are in a trade-off relationship (that is, the capacity loss increases when the copper loss is reduced, and the copper loss increases when the capacity loss is reduced). Even if the techniques of
本発明のスイッチング電源は、直流電圧をスイッチングして第1交流電圧に変換するスイッチング回路と、変換された前記第1交流電圧により共振する共振回路と、複数の第1導電コイル層を有し、前記共振回路の出力電圧が与えられる1次巻線と、複数の第2導電コイル層を有し、第2交流電圧及び第2交流電流を出力する2次巻線と、を備える積層トランスと、前記第2交流電流を整流する整流回路と、を備えている。 The switching power supply of the present invention includes a switching circuit that switches a DC voltage to convert it to a first AC voltage, a resonance circuit that resonates with the converted first AC voltage, and a plurality of first conductive coil layers, A laminated transformer comprising: a primary winding to which an output voltage of the resonance circuit is applied; and a secondary winding having a plurality of second conductive coil layers and outputting a second AC voltage and a second AC current; A rectifier circuit for rectifying the second alternating current.
ここで、前記積層トランスは、前記第1導電コイル層と前記第2導電コイル層とが絶縁層を介して複数層積層され、前記1次巻線と前記2次巻線とが、鉄心を介して電磁気的に結合され、対向する前記第1導電コイル層と前記第2導電コイル層との電位差が大きな前記第1導電コイル層の配線幅のみが、前記電位差が大きな前記第1導電コイル層以外の前記第1導電コイル層の配線幅よりも狭くなっている。 Here, in the laminated transformer, the first conductive coil layer and the second conductive coil layer are laminated in a plurality of layers via an insulating layer, and the primary winding and the secondary winding pass through an iron core. Only the wiring width of the first conductive coil layer which is electromagnetically coupled and has a large potential difference between the first conductive coil layer and the second conductive coil layer facing each other, except for the first conductive coil layer having the large potential difference. The wiring width of the first conductive coil layer is narrower.
本発明のスイッチング電源装置によれば、積層トランスにおいて、対向する第1導電コイル層と第2導電コイル層との電位差が大きな前記第1導電コイル層の配線幅のみが、前記電位差が大きな前記第1導電コイル層以外の前記第1導電コイル層の配線幅よりも狭くなっている。そのため、積層トランスにおいて、1次巻線及び2次巻線間の巻線間容量を抜けて流れる電流により生じる容量損と、負荷電流による1次巻線及び2次巻線の銅損と、を有する積層トランスの全体の損失が最小となるので、簡単且つ容易に、スイッチング電源装置を高効率化できる。 According to the switching power supply device of the present invention, in the laminated transformer, only the wiring width of the first conductive coil layer having a large potential difference between the first conductive coil layer and the second conductive coil layer facing each other is the first The wiring width of the first conductive coil layer other than the one conductive coil layer is narrower. Therefore, in the laminated transformer, the capacity loss caused by the current flowing through the interwinding capacitance between the primary winding and the secondary winding, and the copper loss of the primary winding and the secondary winding due to the load current, Since the entire loss of the laminated transformer is minimized, the switching power supply device can be easily and easily made highly efficient.
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。 Modes for carrying out the present invention will become apparent from the following description of the preferred embodiments when read in light of the accompanying drawings. However, the drawings are only for explanation and do not limit the scope of the present invention.
(実施例1の構成)
図2は、本発明の実施例1の積層トランスを有するスイッチング電源装置1の概略の等価回路図である。
(Configuration of Example 1)
FIG. 2 is a schematic equivalent circuit diagram of the switching
スイッチング電源装置1は、例えば、電流共振型コンバータであるLLC共振コンバータであり、太陽電池等から直流入力電圧Vin(例えば、400V)が印加される正極側入力端子2a及び負極側入力端子2bを有している。入力端子2bは、グランドGNDに接続されている。入力端子2a,2bには、スイッチング回路10が接続されている。
The switching
スイッチング回路10は、2つのスイッチング素子(例えば、電界効果トランジスタ、以下「FET」という。)11,12を有し、このFET11,12が、2つの入力端子2a,2b間に直列に接続されたハーフブリッジ構成になっている。2つのFET11,12は、図示しない制御部から供給されるスイッチング駆動信号S1,S2により相補的にオン/オフ動作して、直流入力電圧Vinを第1交流電圧に変換する機能を有している。各FET11,12のドレイン・ソース間には、ボディダイオード11a,12aがそれぞれ逆並列に接続されている。
The switching circuit 10 includes two switching elements (for example, field effect transistors, hereinafter referred to as “FETs”) 11 and 12, and the
入力端子2a及びFET11のドレイン間の接続点N1と、FET11のソース及びFET12のドレイン間の接続点N2と、には共振回路20が接続されている。共振回路20は、スイッチング回路10により変換された第1交流電圧により共振する回路であり、共振コンデンサ21、共振インダクタ22、及び積層トランス30の励磁インダクタ23を有し、これらの共振コンデンサ21、共振インダクタ22、及び励磁インダクタ23が、2つの接続点N1,N2間に直列に接続されている。励磁インダクタ23には、積層トランス30の1次巻線31が並列に接続されている。
A
積層トランス30は、共振回路20の出力電圧を所定の電圧に変換するものであり、1つの1次巻線31と2つの2次巻線32,33とを有し、これらの1次巻線31と2次巻線32,33とが、鉄心34を介して、電磁気的に結合されている。1次巻線31の巻き初め(図2中の黒丸点箇所)31aは、共振コンデンサ21及び励磁インダクタ23の接続点に接続され、この1次巻線31の巻き終わり31bが、共振インダクタ22及び励磁インダクタ23の接続点に接続されている。2次巻線32の巻き終わり32bと2次巻線33の巻き始め33aとは、センタタップTPを介して相互に接続されている。1次巻線31の巻き初め31aと2次巻線32,33間のセンタタップTPとの間には、寄生容量である巻線間容量35が生じる。同様に、1次巻線31の巻き終わり31bと2次巻線32,33間のセンタタップTPとの間にも、寄生容量である巻線間容量36が生じる。
The laminated
2次巻線32の巻き初め32aと2次巻線33の巻き終わり33bとには、整流回路50が接続されている。整流回路50は、2次巻線32,33から出力される第2交流電流を整流する回路であり、2つの整流素子(例えば、ダイオード)51,52によるハーフブリッジ構成になっている。ダイオード51のアノードは、2次巻線32の巻き初め32aに接続され、更に、ダイオード52のアノードが、2次巻線33の巻き終わり33bに接続されている。2つのダイオード51,52のカソードは相互に接続されている。
A
ダイオード51,52のカソードと2次巻線32,33のセンタタップTPとの間には、整流回路50の出力電圧を平滑する平滑コンデンサ53が接続されている。平滑コンデンサ53の両端電極には、直流出力電圧Voutを出力する正極側出力端子54a及び負極側出力端子54bが接続されている。出力端子54a,54b間には、負荷55が接続される。
A
図3は、図2中の積層トランス30の外観を示す概略の斜視図である。図4は、図3の積層トランス30を示す概略の縦断面図である。図5は、図4中のプリント基板の積層構造例を示す拡大断面図である。更に、図1は、本発明の実施例1の積層トランスを構成するプリント配線板の平面図である。
FIG. 3 is a schematic perspective view showing the appearance of the laminated
図1、図3及び図4に示すように、積層トランス30は、例えば、EE形の鉄心34と、複数(例えば、4層)の第1プリント基板37(1)〜37(4)(ここで、括弧(1)、(2)、(3)、(4)はそれぞれ層を表す、以下同じ。)により構成される1次巻線31と、複数(例えば、4層)の第2プリント基板38(1)〜38(4)により構成される2次巻線32と、複数(例えば、4層)の第2プリント基板39(1)〜39(4)により構成される2次巻線33と、を有している。複数の第1プリント基板37(1)〜37(4)及び複数の第2プリント基板38(1)〜38(4),39(1)〜39(4)は、EE形の鉄心34に支持されて積層されている。
As shown in FIGS. 1, 3, and 4, the laminated
なお、1次巻線31を構成する複数の第1プリント基板37(1)〜37(4)、2次巻線32を構成する複数の第2プリント基板38(1)〜38(4)、及び2次巻線33を構成する複数の第2プリント基板39(1)〜39(4)は、それぞれ4層だけ設けられているが、積層トランス30の容量等に応じて、その層数が任意に選定される。
A plurality of first printed circuit boards 37 (1) to 37 (4) constituting the
EE形の鉄心34は、対向して接合される2つのE形鉄心34a,34bにより構成されている。一方のE形鉄心34aは、3つの鉄心脚34a1,34a2,34a3を有している。同様に、他方のE形鉄心34bも、3つの鉄心脚34b1,34b2,34b3を有している。
The EE
1次巻線31を構成している4層の第1プリント基板37(1)〜37(4)は、同一の構造である。例えば、各相の第1プリント基板37(1)〜37(4)は、絶縁層を有する第1絶縁板37aを有し、この第1絶縁板37aの中央に、鉄心脚34a2,34b2を挿入するための挿入孔が形成されている。各第1絶縁板37a上において、中央の挿入孔の周囲には、複数回巻きされた第1導電コイル層37bが形成されている。積層された4層の第1導電コイル層37bにおいて、1層目には巻き始め31a、及び4層目には巻き終わり31bが形成され、1層目の巻き終わり、2層目の巻き初め、3層目の巻き終わり、及び4層目の巻き初めが、スルーホール37cを介して、直列に接続されている。
The four-layer first printed circuit boards 37 (1) to 37 (4) constituting the primary winding 31 have the same structure. For example, the first printed circuit boards 37 (1) to 37 (4) of each phase have a first insulating plate 37a having an insulating layer, and core legs 34a2 and 34b2 are inserted in the center of the first insulating plate 37a. An insertion hole is formed for this purpose. On each first insulating plate 37a, a first
2次巻線32を構成している4層の第2プリント基板38(1)〜38(4)は、同一の構造である。例えば、各相の第2プリント基板38(1)〜38(4)は、絶縁層を有する第2絶縁板38aを有し、この第2絶縁板38aの中央に、鉄心脚34a2,34b2を挿入するための挿入孔が形成されている。各第2絶縁板38a上において、中央の挿入孔の周囲には、複数回巻きされた第2導電コイル層38bが形成されている。積層された4層の第2導電コイル層38bにおいて、巻き始め32a、及び巻き終わり32bが形成され、1層目の巻き始め、2層目の巻き初め、3層目の巻き初め、4層目の巻き初めが、スルーホール38cを介して、2次巻線32の巻き初めに接続されており、1層目の巻き終わり、2層目の巻き終わり、3層目の巻き終わり、及び4層目の巻き終わりが、スルーホール38dを介して、センタタップTPに接続されている。
The four-layer second printed boards 38 (1) to 38 (4) constituting the secondary winding 32 have the same structure. For example, the second printed circuit boards 38 (1) to 38 (4) of each phase have a second insulating
同様に、2次巻線33を構成している4層の第2プリント基板39(1)〜39(4)は、同一の構造である。例えば、各相の第2プリント基板39(1)〜39(4)は、絶縁層を有する第2絶縁板39aを有し、この第2絶縁板39aの中央に、鉄心脚34a2,34b2を挿入するための挿入孔が形成されている。各第2絶縁板39a上において、中央の挿入孔の周囲には、複数回巻きされた第2導電コイル層39bが形成されている。積層された4層の第2導電コイル層39bにおいて、巻き始め33a、及び巻き終わり33bが形成され、1層目の巻き始め、2層目の巻き初め、3層目の巻き初め、4層目の巻き初めが、スルーホール38dを介して、センタタップTPに接続されており、1層目の巻き終わり、2層目の巻き終わり、3層目の巻き終わり、及び4層目の巻き終わりが、スルーホール39cを介して、2次巻線33の巻き終わりに接続されている。
Similarly, the four-layer second printed circuit boards 39 (1) to 39 (4) constituting the secondary winding 33 have the same structure. For example, each phase of the second printed circuit board 39 (1) to 39 (4) has a second insulating
図5に示すように、複数の第1プリント基板37(1)〜37(4)、及び複数の第2プリント基板38(1)〜38(4),39(1)〜39(4)は、絶縁性の接着剤等で接着されて積層されている。 As shown in FIG. 5, the plurality of first printed circuit boards 37 (1) to 37 (4) and the plurality of second printed circuit boards 38 (1) to 38 (4), 39 (1) to 39 (4) And laminated with an insulating adhesive or the like.
その縦方向の積層構造例として、第1プリント基板37(1)〜37(4)において、第1プリント基板37(1)は2層目、第1プリント基板37(2)は5層目、第1プリント基板37(3)は8層目、及び第1プリント基板37(4)は11層目に配置され、スルーホール37cを介して直列に接続されている。第2プリント基板38(1)〜38(4)において、第2プリント基板38(1)は1層目、第2プリント基板38(2)は4層目、第2プリント基板38(3)は7層目、及び第2プリント基板38(4)は10層目に配置され、スルーホール38cとスルーホール38dを介して並列に接続されている。更に、第2プリント基板39(1)〜39(4)において、第2プリント基板39(1)は3層目、第2プリント基板39(2)は6層目、第2プリント基板39(3)は9層目、及び第2プリント基板39(4)は12層目に配置され、スルーホール39cとスルーホール38dを介して並列に接続されている。並列に接続された第2プリント基板38(1)〜38(4)と、並列に接続された第2プリント基板39(1)〜39(4)とは、直列に接続されている。
As an example of the vertical laminated structure, in the first printed circuit boards 37 (1) to 37 (4), the first printed circuit board 37 (1) is the second layer, the first printed circuit board 37 (2) is the fifth layer, The first printed circuit board 37 (3) is disposed on the eighth layer, and the first printed circuit board 37 (4) is disposed on the eleventh layer, and is connected in series via the through
本実施例1の特徴は、図1に示すように、対向する第1導電コイル層37bと第2導電コイル層38b,39bとの電位差が大きな第1導電コイル層37bの配線幅のみが、電位差が大きな第1導電コイル層37b以外の他の第1導電コイル層37bの配線幅よりも狭くなっている。例えば、電位差が大きな第1導電コイル層37bは、巻き初め31aの層、つまり第1プリント基板(1)である。
As shown in FIG. 1, the feature of the first embodiment is that only the wiring width of the first
(実施例1の動作等)
本実施例1におけるスイッチング電源装置1の全体の動作(I)、巻線間容量35,36を流れる循環電流(II)、積層トランス30の損失(III)、及び積層トランス30の効率(IV)について、以下、説明する。
(Operation of Example 1)
Overall operation (I) of the switching
(I) スイッチング電源装置1の全体の動作
図2のスイッチング電源1において、図示しない制御部から供給される2つのスイッチング駆動信号S1、S2により、スイッチング回路10内の2つのFET11,12がオン/オフ動作する。2つのFET11及びFET12は、相補的にオン/オフ動作し、2つのFET11,12が同時にオン状態になって貫通電流が流れないように、2つのFET11,12のオン/オフ切り替え時に、2つのFET1,12が同時にオフ状態になる短時間のデッドタイムが設けられている。そのデッドタイムの期間内において、2つのFET11,12がソフトスイッチング(即ち、零電圧スイッチング(ZVS)又は零電流スイッチング(ZIS))を行い、スイッチング損失とノイズ発生を少なくして、高効率が図られている。
(I) Overall Operation of Switching
例えば、FET11がオフ状態、FET12がオン状態になると、入力端子2aに印加された直流入力電圧Vinが、接続点N1を介して、共振回路20に入力され、この入力された電流が、共振コンデンサ21及び励磁インダクタ23の経路と、共振コンデンサ21及び積層トランス30の1次巻線31の経路と、に分流する。分流した2つの電流は、合流された後、共振インダクタ22及び接続点N2の経路で共振電流が流れる。接続点N2の共振電流は、オン状態のFET12を通して、入力端子2bへ流れる。
For example, when the FET 11 is turned off and the
積層トランス30の1次巻線31に流れる1次電流i1により、1次巻線31の両端電極間に1次電圧v1が生じる。すると、積層トランス30の2次巻線33に2次電流i2(=1次電流i1×(1次巻線数n1/2次巻線数n2))が誘起され、その2次巻線33の両端電極間に2次電圧v2(=1次電圧v1×(2次巻線数n2/1次巻線数n1))が発生する。2次巻線33に流れる2次電流i2は、整流回路50内のダイオード52で整流され、更に、平滑コンデンサ53で平滑された後、直流出力電圧Voutが出力端子54a,54bから出力され、負荷55へ供給される。
A primary voltage v <b> 1 is generated between both end electrodes of the primary winding 31 by the primary current i <b> 1 flowing through the primary winding 31 of the
次に、FET11がオン状態、FET12がオフ状態になると、共振回路20内の共振コンデンサ21に蓄積された電荷が、接続点N1、オン状態のFET11、接続点N2、及び共振インダクタ22の経路で流れる。この共振電流は、励磁インダクタ23に分流すると共に、積層トランス30の1次巻線31に分流する。分流した2つの電流は、合流された後、共振コンデンサ21へ流れる。
Next, when the FET 11 is turned on and the
積層トランス30の1次巻線31に流れる1次電流i1により、1次巻線31の両端電極間に1次電圧v1が生じる。すると、積層トランス30の2次巻線32に2次電流i2(=1次電流i1×(1次巻線数n1/2次巻線数n2))が誘起され、その2次巻線32の両端電極間に2次電圧v2(=1次電圧v1×(2次巻線数n2/1次巻線数n1))が発生する。2次巻線32に流れる2次電流i2は、整流回路50内のダイオード51で整流され、更に、平滑コンデンサ53で平滑された後、直流出力電圧Voutが出力端子54a,54bから出力され、負荷55へ供給される。
A primary voltage v <b> 1 is generated between both end electrodes of the primary winding 31 by the primary current i <b> 1 flowing through the primary winding 31 of the
出力電圧Voutを制御する場合、図示しない制御部は、出力電圧Voutの変動を検出し、その出力電圧Voutが目標値よりも高くなると、スイッチング駆動信号S1,S2の周波数を上げ、出力電圧Voutを下げる。又、図示しない制御部は、検出した出力電圧Voutが目標値よりも低くなると、スイッチング駆動信号S1,S2の周波数を下げ、出力電圧Voutを上げる。これにより、出力電圧Voutの変動が抑制されて目標値に維持される、定電圧制御が行われる。 When controlling the output voltage Vout, a control unit (not shown) detects a change in the output voltage Vout. When the output voltage Vout becomes higher than the target value, the frequency of the switching drive signals S1 and S2 is increased, and the output voltage Vout is set. Lower. Further, when the detected output voltage Vout becomes lower than the target value, the control unit (not shown) decreases the frequency of the switching drive signals S1 and S2 and increases the output voltage Vout. Thus, constant voltage control is performed in which fluctuations in the output voltage Vout are suppressed and maintained at the target value.
(II) 巻線間容量35,36を流れる循環電流
図2のスイッチング電源装置1において、FET11がオフ状態、及びFET12がオン状態の時には、例えば、1次巻線31の巻き終わり31b→巻線間容量36→2次巻線32,33間のセンタタップTP→2次巻線33→ダイオード52→平滑コンデンサ53→2次巻線32,33間のセンタタップTP→巻線間容量35→1次巻線31の巻き初め31a、の経路で循環電流icが流れる。そのため、単位時間当たりの電圧をdv/dtとすると、巻線間容量36の箇所には、dv/dtの大きな電圧が掛かっている。
(II) Circulating current flowing through
図6は、図2中の巻線間容量35,36の箇所を、電圧波形V35,V36を測定するための計測器(例えば、オシロスコープ)に置き換え、このオシロスコープで計測した電圧波形V35,V36を示す図である。図6の横軸は時間(t)、縦軸は電圧(V)である。
In FIG. 6, the
前記オシロスコープを用いて、積層トランス30の1次巻線31及び2次巻線32,33間に掛かる電圧波形V35,V36を測定したところ、図6に示すように、電圧波形V36には、dv/dtの大きな電圧Vhが掛かっていることが分かった。この電圧Vhにより、振動電流が発生している。このような振動電流の発生により、損失や、コモンモードノイズ等による動作不良が発生する。
When the voltage waveforms V35 and V36 applied between the primary winding 31 and the
(III) 積層トランス30の損失
積層トランス30の損失は、大きく分けて、負荷に関係なく発生する無負荷損と、負荷電流によって変化する負荷損と、に分けられる。無負荷損は、主として、磁束の通路である鉄心34に発生する鉄損Liであるが、その他に、励磁電流による1次巻線31及び2次巻線32,33の抵抗損や絶縁物の誘電体損が含まれる。負荷損は、主として、負荷電流による1次巻線31及び2次巻線32,33の抵抗損である銅損Lrと、巻線間容量35,36を抜けて流れる電流により発生する容量損Lcと、であると考えられ、その他に、渦電流による漂遊負荷も含まれる。負荷損において、銅損Lr及び容量損Lc以外の損失は小さいため、積層トランス30における負荷損の全損失Ltは、銅損Lr及び容量損Lcで表すことが望ましい。
(III) Loss of
図7は、図1の積層トランス30に生じる負荷損の特性を示す図であり、横軸は1次巻線31の配線幅、縦軸は負荷損の大きさである。
FIG. 7 is a diagram showing characteristics of load loss generated in the
積層トランス30で発生する損失を低減するため、1次巻線31及び2次巻線32の交流抵抗である銅損Lrがなるべく小さくなるよう設計する必要がある。このためには、1次巻線31及び2次巻線32間の結合の良い巻線構造にすることが必要である。ところが、1次巻線31及び2次巻線32をプリント基板37(1)〜37(4),38(1)〜38(4)で構成する積層トランス30では、1次巻線31の導電コイル層37bと2次巻線32,33の導電コイル層38b,39bとの対向面積が大きいため、1次巻線31及び2次巻線32,33間に非常に大きな静電容量である巻線間容量35,36が発生し、この巻線間容量35,36による容量損Lcやノイズによる動作不良が発生する。負荷損である銅損Lrと容量損Lcとはトレードオフの関係になっているため、銅損Lrの増加を抑えつつ、容量損Lcを減らすような巻線設計の工夫が求められている。
In order to reduce the loss generated in the
そこで、本実施例1では、1次巻線31の導電コイルにおける一部分の配線幅を狭くして容量損Lcを低減させ、銅損Lrと容量損Lcとの全損失Ltが最少となる最適点で設計する手法を考えた。配線幅の狭め方は、様々な条件が考えられるが、次の3つの(a)、(b)、(c)を考えた。 Thus, in the first embodiment, the wiring loss of a part of the conductive coil of the primary winding 31 is reduced to reduce the capacity loss Lc, and the optimum point at which the total loss Lt of the copper loss Lr and the capacity loss Lc is minimized. I thought about the design method. Although various conditions can be considered for narrowing the wiring width, the following three (a), (b), and (c) were considered.
(a) 1次巻線31の配線幅が全て広い。
(b) 1次巻線31の一部が狭い(例えば、図1に示すように、巻き初め31aの第1プリント基板37(1)の配線幅だけが狭い)。
(c) 1次巻線31の配線幅が全て狭い(例えば、1次巻線31の配線幅の全てが前記(a)の配線幅に対して1/2)。
(A) The wiring width of the primary winding 31 is all wide.
(B) A part of the primary winding 31 is narrow (for example, as shown in FIG. 1, only the wiring width of the first printed circuit board 37 (1) at the beginning of winding 31a is narrow).
(C) The wiring width of the primary winding 31 is all narrow (for example, the entire wiring width of the primary winding 31 is 1/2 of the wiring width of (a)).
このような3つの(a)、(b)、(c)の場合、1次巻線31及び2次巻線32,33で発生する損失は、理論的には図7のような関係になると考えられる。
In the case of these three (a), (b), and (c), the loss generated in the primary winding 31 and the
図7において、1次巻線31の配線幅を狭めていくと、銅損Lrが増加するのに対し、容量損Lcが低下する。銅損Lrと容量損Lcとはトレードオフの関係だが、これらの合計の全損失Ltは、図7の理論図のような、(b)の最適点を持った傾向を示すと考えられる。 In FIG. 7, as the wiring width of the primary winding 31 is reduced, the copper loss Lr increases while the capacitance loss Lc decreases. Although the copper loss Lr and the capacity loss Lc are in a trade-off relationship, it is considered that the total loss Lt of these totals tends to have the optimum point (b) as shown in the theoretical diagram of FIG.
本実施例1では、1次巻線31及び2次巻線32,33間の電位差が大きな1次巻線31における巻き初め31aの配線幅のみを狭めている。この際、狭める量を調整することで、容量損Lcと銅損Lrのバランス(均衡)を見極め、全損失Ltの最適点となる条件を設定している。
In the first embodiment, only the wiring width of the winding
(IV) 積層トランス30の効率
図8は、図1の積層トランス30における変換効率の特性図であり、横軸は入力電圧(V)、縦軸は電力の変換効率(%)である。
(IV) Efficiency of Multilayer Transformer FIG. 8 is a characteristic diagram of conversion efficiency in the
図1及び図5に示すように、1次巻線31の配線幅を、例えば1.25mm、0.83mm、0.625mmへと一様に狭めていったところ、配線幅が1.25mm→0.625mmで変換効率が上昇した。巻線間容量35,36によるコモンモードノイズ等の影響が大きく低減されたことが効率上昇に繋がったと予想される。本実施例1では、1次巻線31における巻き初め31aの配線幅のみを狭めているので、配線幅0.625mmの特性に比べて全損失の最適化が可能であり、効率は更に上昇する。
As shown in FIGS. 1 and 5, when the wiring width of the primary winding 31 is uniformly reduced to, for example, 1.25 mm, 0.83 mm, and 0.625 mm, the wiring width becomes 1.25 mm → Conversion efficiency increased at 0.625 mm. It is expected that the effect of common mode noise and the like due to the
(実施例1の効果)
本実施例1のスイッチング電源装置1によれば、積層トランス30において、対向する第1導電コイル層37bと第2導電コイル層38b,39bとの電位差が大きな、第1プリント基板37(1)における第1導電コイル層37bの配線幅のみが、第1プリント基板37(2)〜37(4)における第1導電コイル層37bの配線幅よりも狭くなっている。そのため、積層トランス30において、巻線間容量35,36を抜けて流れる電流により生じる容量損Lcと、負荷電流による1次巻線31及び2次巻線32の銅損Lrと、を有する積層トランス30の全損失Ltが最少になるので、簡単且つ容易に、スイッチング電源装置1を高効率化できる。
(Effect of Example 1)
According to the switching
(実施例1の変形例)
本発明は、上記実施例1に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(A)〜(D)のようなものがある。
(Modification of Example 1)
The present invention is not limited to the first embodiment, and various usage forms and modifications are possible. For example, the following forms (A) to (D) are available as usage forms and modifications.
(A) 積層トランス30は、図1〜図5に示した構成に限定されない。実施例1では、2つの2次巻線32,33が並列に接続されているが、その2つの2次巻線32,33が直列に接続された構成の積層トランスであっても、本発明の適用が可能である。
(B) 積層トランス30は、図3及び図4に示した構造に限定されない。実施例1の鉄心34では、EE形鉄心を用いているが、EI形、EF形、EER形、ETD形等の他の形状の鉄心を使用しても良い。又、図5の積層トランス30における第1プリント基板37(1)〜37(4)及び第2プリント基板38(1)〜38(4),39(1)〜39(4)の積層構造は、これに限定されない。プリント基板37(1)〜37(4),38(1)〜38(4),39(1)〜39(4)の積層枚数や、積層の配置は、図示以外の枚数や配置に変更しても良い。
(A) The
(B) The
(C) 実施例1では、1次巻線31及び2次巻線32,33をプリント基板37(1)〜37(4),38(1)〜38(4),39(1)〜39(4)で構成したが、これに限定されない。例えば、プリント基板37(1)〜37(4),38(1)〜38(4),39(1)〜39(4)に形成されている導電コイル層37b,38b,39bに代えて、ワイヤによってそれぞれ構成された複数の導電コイル層を所定間隔離して積層し、それらの各導電コイル層間に、絶縁層としての絶縁部材を挿入又は充填して、1次巻線31及び2次巻線32,33を形成しても良い。
(D) 実施例1の積層トランス30を用いたスイッチング電源装置1は、図2のLLC共振コンバータに限定されない。図2のLLC共振コンバータは、他の回路構成に変更しても良い。又、実施例1の積層トランス30は、LLC共振コンバータ以外の他のスイッチング電源装置にも適用が可能である。
(C) In the first embodiment, the primary winding 31 and the
(D) The switching
1 スイッチング電源装置
10 スイッチング回路
20 共振回路
30 積層トランス
31 1次巻線
32,33 2次巻線
34 鉄心
35,36 巻線間容量
37(1)〜37(4) 第1プリント基板
37a 第1絶縁板
37b 第1導電コイル層
37c,38c,38d,39c スルーホール
38(1)〜38(4),39(1)〜39(4) 第2プリント基板
38a,39a 第2絶縁板
38b,39b 第2導電コイル層
50 整流回路
DESCRIPTION OF
Claims (3)
変換された前記第1交流電圧により共振する共振回路と、
複数の第1導電コイル層を有し、前記共振回路の出力電圧が与えられる1次巻線と、複数の第2導電コイル層を有し、第2交流電圧及び第2交流電流を出力する2次巻線と、を備える積層トランスと、
前記第2交流電流を整流する整流回路と、
を備えるスイッチング電源装置において、
前記積層トランスは、
前記第1導電コイル層と前記第2導電コイル層とが絶縁層を介して複数層積層され、前記1次巻線と前記2次巻線とが、鉄心を介して電磁気的に結合され、
対向する前記第1導電コイル層と前記第2導電コイル層との電位差が大きな前記第1導電コイル層の配線幅のみが、前記電位差が大きな前記第1導電コイル層以外の前記第1導電コイル層の配線幅よりも狭くなっている、
ことを特徴とするスイッチング電源装置。 A switching circuit for switching a DC voltage to convert it to a first AC voltage;
A resonant circuit that resonates with the converted first AC voltage;
A primary winding having a plurality of first conductive coil layers, to which an output voltage of the resonance circuit is applied, and a plurality of second conductive coil layers, and outputting a second AC voltage and a second AC current 2 A laminated transformer comprising a next winding;
A rectifier circuit for rectifying the second alternating current;
In a switching power supply device comprising:
The laminated transformer is
A plurality of layers of the first conductive coil layer and the second conductive coil layer are laminated via an insulating layer, and the primary winding and the secondary winding are electromagnetically coupled via an iron core,
The first conductive coil layer other than the first conductive coil layer having a large potential difference is only the wiring width of the first conductive coil layer having a large potential difference between the first conductive coil layer and the second conductive coil layer facing each other. It is narrower than the wiring width of
The switching power supply device characterized by the above-mentioned.
ことを特徴とする請求項1記載のスイッチング電源装置。 The first conductive coil layer having a large potential difference is an initial winding layer.
The switching power supply device according to claim 1.
前記絶縁層を有する第1絶縁板と、
前記第1絶縁板に形成された前記第1導電コイル層と、
をそれぞれ備える複数の第1プリント基板により構成され、
前記複数の第1プリント基板は、前記各第1絶縁板に形成されたスルーホールを介して直列に接続され、
前記2次巻線は、
前記絶縁層を有する第2絶縁板と、
前記第2絶縁板に形成された前記第2導電コイル層と、
をそれぞれ備える複数の第2プリント基板により構成され、
前記複数の第2プリント基板は、前記各第2絶縁板に形成されたスルーホールを介して直列又は並列に接続されている、
ことを特徴とする請求項1又は2記載のスイッチング電源装置。 The primary winding is
A first insulating plate having the insulating layer;
The first conductive coil layer formed on the first insulating plate;
A plurality of first printed circuit boards each comprising:
The plurality of first printed circuit boards are connected in series via through holes formed in the first insulating plates,
The secondary winding is
A second insulating plate having the insulating layer;
The second conductive coil layer formed on the second insulating plate;
A plurality of second printed circuit boards each comprising:
The plurality of second printed circuit boards are connected in series or in parallel through through holes formed in the second insulating plates.
The switching power supply device according to claim 1 or 2,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018028339A JP6960354B2 (en) | 2018-02-21 | 2018-02-21 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018028339A JP6960354B2 (en) | 2018-02-21 | 2018-02-21 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019146359A true JP2019146359A (en) | 2019-08-29 |
JP6960354B2 JP6960354B2 (en) | 2021-11-05 |
Family
ID=67772904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018028339A Active JP6960354B2 (en) | 2018-02-21 | 2018-02-21 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6960354B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102192930B1 (en) * | 2020-07-09 | 2020-12-18 | 국민대학교산학협력단 | Planar inductor and planar transformer with uniform parasitic capacitance |
WO2022064662A1 (en) * | 2020-09-25 | 2022-03-31 | 住友電気工業株式会社 | Transformer and converter |
DE112020005247T5 (en) | 2019-12-09 | 2022-07-21 | Mitsubishi Heavy Industries, Ltd. | signal transmission circuit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05159951A (en) * | 1991-12-10 | 1993-06-25 | Yokogawa Electric Corp | Plane type transformer |
JPH0869935A (en) * | 1994-06-21 | 1996-03-12 | Sumitomo Special Metals Co Ltd | Manufacture of multilayered printed coil board, printed coil board, and multilayered printed coil board |
JP2002064021A (en) * | 2000-08-18 | 2002-02-28 | Eiwa:Kk | Planar transformer |
JP2010525600A (en) * | 2007-04-26 | 2010-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Planar transducer with substrate |
WO2017085785A1 (en) * | 2015-11-17 | 2017-05-26 | 新電元工業株式会社 | Switching power source device |
-
2018
- 2018-02-21 JP JP2018028339A patent/JP6960354B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05159951A (en) * | 1991-12-10 | 1993-06-25 | Yokogawa Electric Corp | Plane type transformer |
JPH0869935A (en) * | 1994-06-21 | 1996-03-12 | Sumitomo Special Metals Co Ltd | Manufacture of multilayered printed coil board, printed coil board, and multilayered printed coil board |
JP2002064021A (en) * | 2000-08-18 | 2002-02-28 | Eiwa:Kk | Planar transformer |
JP2010525600A (en) * | 2007-04-26 | 2010-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Planar transducer with substrate |
WO2017085785A1 (en) * | 2015-11-17 | 2017-05-26 | 新電元工業株式会社 | Switching power source device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020005247T5 (en) | 2019-12-09 | 2022-07-21 | Mitsubishi Heavy Industries, Ltd. | signal transmission circuit |
KR102192930B1 (en) * | 2020-07-09 | 2020-12-18 | 국민대학교산학협력단 | Planar inductor and planar transformer with uniform parasitic capacitance |
WO2022064662A1 (en) * | 2020-09-25 | 2022-03-31 | 住友電気工業株式会社 | Transformer and converter |
Also Published As
Publication number | Publication date |
---|---|
JP6960354B2 (en) | 2021-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7199569B1 (en) | Switching power supply unit | |
US8339808B2 (en) | Switching power supply unit | |
US7697306B2 (en) | DC/DC converter | |
JP4671019B2 (en) | Multi-output DC-DC converter | |
JP3861871B2 (en) | Switching power supply | |
JP4935499B2 (en) | DC converter | |
JP5002978B2 (en) | Resonant switching power supply | |
US20060268589A1 (en) | Switching power supply unit and voltage converting method | |
US20120044722A1 (en) | Isolated switching converter | |
JP4760195B2 (en) | Switching power supply | |
JP2010239797A (en) | Switching power supply device | |
CN109962619B (en) | Power conversion device | |
JP2009177875A (en) | Switching power supply | |
JP6960354B2 (en) | Switching power supply | |
JP2013027066A (en) | Resonance converter | |
JP4124814B2 (en) | Input / output isolated DC-DC converter | |
JP3221185B2 (en) | Switching power supply | |
JP4343891B2 (en) | Coils, transformers and switching power supplies | |
JP2017005861A (en) | Resonance type bidirectional dc/dc converter | |
JP3175388B2 (en) | Switching power supply | |
JP4432491B2 (en) | Switching power supply | |
JP6478434B2 (en) | Switching power supply | |
JP2001218457A (en) | Dc/dc converter | |
KR20130014972A (en) | Llc resonant converter | |
JP2007267516A (en) | Switching power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6960354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |