KR102192930B1 - Planar inductor and planar transformer with uniform parasitic capacitance - Google Patents

Planar inductor and planar transformer with uniform parasitic capacitance Download PDF

Info

Publication number
KR102192930B1
KR102192930B1 KR1020200084843A KR20200084843A KR102192930B1 KR 102192930 B1 KR102192930 B1 KR 102192930B1 KR 1020200084843 A KR1020200084843 A KR 1020200084843A KR 20200084843 A KR20200084843 A KR 20200084843A KR 102192930 B1 KR102192930 B1 KR 102192930B1
Authority
KR
South Korea
Prior art keywords
winding layer
winding
point
multilayer substrate
disposed
Prior art date
Application number
KR1020200084843A
Other languages
Korean (ko)
Inventor
한상규
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020200084843A priority Critical patent/KR102192930B1/en
Application granted granted Critical
Publication of KR102192930B1 publication Critical patent/KR102192930B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/30—Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
    • H01F27/306—Fastening or mounting coils or windings on core, casing or other support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/06—Coil winding
    • H01F41/071—Winding coils of special form
    • H01F41/074—Winding flat coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Provided is a planar inductor capable of supporting detachable connection between a plurality of multilayer substrates. The planar inductor includes: a first multilayer substrate including a plurality of winding layers, wherein a winding surrounding a magnetic core in which an induced magnetic field is formed is disposed on the plurality of winding layers; at least one connection pin electrically connecting the first connection part of the first multilayer substrate and the second connection part of the second multilayer substrate; and a second multilayer substrate which is disposed in a stacked structure under the first multilayer substrate, is detachably attached to the first multilayer substrate according to whether the at least one connection pin is coupled, and includes the plurality of winding layers in which the winding surrounding the magnetic core is disposed on the plurality of winding layers. A first connection part and a second connection part may be formed at the same position in a vertical direction on a reference plane on which a plurality of multilayer substrates are stacked and arranged.

Description

균일한 기생 캐패시턴스를 갖는 평판형 인덕터 및 평판형 트랜스포머{PLANAR INDUCTOR AND PLANAR TRANSFORMER WITH UNIFORM PARASITIC CAPACITANCE}Planar inductor and planar transformer with uniform parasitic capacitance {PLANAR INDUCTOR AND PLANAR TRANSFORMER WITH UNIFORM PARASITIC CAPACITANCE}

이하의 설명은 균일한 기생 캐패시턴스를 갖는 평판형 인덕터 및 평판형 트랜스포머에 관한 것이다. 보다 구체적으로, 복수의 다층 기판 사이의 탈부착 연결을 지원하는 평판형 인덕터 및 평판형 트랜스포머에 관한 것이다.The following description relates to a planar inductor and a planar transformer having a uniform parasitic capacitance. More specifically, it relates to a planar inductor and a planar transformer supporting detachable connection between a plurality of multilayer substrates.

최근 전력변환회로의 크기를 줄이기 위해 일반적인 권선형 마그네틱스(예. 인덕터 또는 트랜스포머)를 대신하여 인쇄회로기판(PCB: printed circuit board) 등으로 구현된 평판형 마그네틱스가 널리 이용되고 있다.In recent years, in order to reduce the size of a power conversion circuit, plate-type magnets implemented with a printed circuit board (PCB), etc., are widely used in place of general wound-type magnets (eg, inductors or transformers).

평판형 인덕터나 트랜스포머의 경우, 권선 수를 증가시키는 과정에서 인쇄회로기판 내의 레이어 개수가 함께 증가하게 된다. 또한, 인쇄회로기판에서 레이어 수가 증가하게 되면 그 제작 단가도 올라간다. 일반적으로, 6 층 이하의 다층 기판의 경우는 적정 수준의 가격대를 유지하고 있지만, 그 이상의 층 수가 요구되는 경우에는 인쇄회로기판 제조 공정 상의 제작 단가가 과도하게 증가하는 경향이 존재한다.In the case of a flat inductor or transformer, the number of layers in the printed circuit board increases with the increase in the number of windings. In addition, when the number of layers on a printed circuit board increases, the manufacturing cost increases. In general, in the case of a multilayer substrate of 6 layers or less, the price range is maintained at an appropriate level, but when a higher number of layers is required, the manufacturing cost in the printed circuit board manufacturing process tends to be excessively increased.

따라서, 평판형 마그네틱스를 구현하는 과정에서 제작 단가를 절감하기 위해 6 층 이하의 다층 기판을 여러 장 적층함으로써, 인덕터나 트랜스포머를 구현하는 기술이 널리 이용되고 있다. 그러나, 하나의 다층 기판 내에서 레이어 사이의 간격과 서로 다른 다층 기판 사이의 간격이 서로 다르기 때문에 불균일한 기생 캐패시턴스의 분포가 존재하게 되고, 이는 동작 회로 내에서 의도하지 않은 서브 오실레이션(sub-oscillation)를 야기한다는 문제점이 존재한다.Therefore, in the process of implementing flat magnetics, a technique for implementing an inductor or a transformer is widely used by stacking a plurality of multilayer substrates of 6 or less layers in order to reduce the manufacturing cost. However, since the spacing between layers in one multilayer substrate and the spacing between different multilayer substrates are different from each other, there is an uneven distribution of parasitic capacitance, which causes unintended sub-oscillation in the operation circuit. There is a problem that causes ).

대한민국 공개특허 제10-2001-0114120호(2001.12.29)Republic of Korea Patent Publication No. 10-2001-0114120 (2001.12.29)

일 측면에 따르면, 복수의 다층 기판 사이의 탈부착 연결을 지원하는 평판형 인덕터가 제공된다. 상기 평판형 인덕터는 복수의 권선 레이어를 포함하고, 상기 복수의 권선 레이어 상에는 유도 자기장이 형성되는 자기 코어를 둘러싸는 권선이 배치되는 제1 다층 기판, 상기 제1 다층 기판의 제1 연결부와 제2 다층 기판의 제2 연결부를 전기적으로 연결하는 적어도 하나의 연결 핀 및 상기 제1 다층 기판의 하단에 적층 구조로 배치되고, 상기 적어도 하나의 연결 핀의 결합 여부에 따라 상기 제1 다층 기판과 탈부착되고, 복수의 권선 레이어를 포함하며 상기 복수의 권선 레이어 상에는 상기 자기 코어를 둘러싸는 권선이 배치되는 제2 다층 기판을 포함하며, 상기 제1 연결부와 상기 제2 연결부는 복수의 다층 기판이 적층 배치되는 기준 평면 상에서 수직 방향으로 동일 위치에 형성될 수 있다.According to one aspect, there is provided a flat inductor supporting detachable connection between a plurality of multilayer substrates. The planar inductor includes a plurality of winding layers, a first multilayer substrate on which a winding surrounding a magnetic core on which an inductive magnetic field is formed is disposed on the plurality of winding layers, a first connection part and a second of the first multilayer substrate At least one connection pin electrically connecting the second connection portion of the multilayer substrate and disposed in a stacked structure under the first multilayer substrate, and detachable from the first multilayer substrate according to whether the at least one connection pin is coupled And a second multilayer substrate including a plurality of winding layers and on which a winding surrounding the magnetic core is disposed on the plurality of winding layers, wherein the first connection part and the second connection part are stacked and disposed on a plurality of multilayer substrates. It may be formed at the same position in the vertical direction on the reference plane.

일 실시 예에 따르면, 제1 다층 기판에 포함된 복수의 권선 레이어들은 적층 방향으로 등간격으로 배치되고, 제2 다층 기판에 포함된 복수의 권선 레이어들은 적층 방향으로 등간격으로 배치되며, 상기 제1 다층 기판의 하단에 배치된 권선 레이어와 상기 제2 다층 기판의 상단에 배치된 권선 레이어는 상기 연결 핀을 통해 전기적으로 숏트(short)되어 단일 권선 레이어를 형성할 수 있다.According to an embodiment, a plurality of winding layers included in the first multilayer substrate are disposed at equal intervals in the stacking direction, and a plurality of winding layers included in the second multilayer substrate are disposed at equal intervals in the stacking direction. The winding layer disposed at the lower end of the 1 multilayer substrate and the winding layer disposed at the upper end of the second multilayer substrate may be electrically shorted through the connection pin to form a single winding layer.

다른 일 실시 예에 따르면, 제1 다층 기판은 상기 자기 코어를 제1 포인트로부터 제2 포인트까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제1 권선 레이어, 제2 포인트와 제3 포인트를 수직 연결함으로써 상기 제1 권선 레이어와 상기 제1 권선 레이어의 하단에 적층 구조로 배치되는 제2 권선 레이어를 전기적으로 연결하는 비아 및 상기 기준 평면 상에서 수직 방향으로 상기 제2 포인트와 동일 위치에 있는 상기 제3 포인트로부터 제4 포인트까지 상기 자기 코어를 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제2 권선 레이어를 포함할 수 있다.According to another embodiment, the first multilayer substrate includes a first winding layer including a winding disposed to surround the magnetic core from a first point to a second point in a predetermined direction, and vertically connect the second point and the third point. By doing so, a via electrically connecting the first winding layer and a second winding layer disposed in a stacked structure below the first winding layer, and the third at the same position as the second point in a vertical direction on the reference plane It may include a second winding layer including a winding disposed to surround the magnetic core in a predetermined direction from a point to a fourth point.

또 다른 일 실시 예에 따르면, 상기 비아는 상기 제1 다층 기판이 생성되는 인쇄회로기판 제조 공정에 의해 상기 제1 권선 레이어와 상기 제2 권선 레이어를 전기적으로 연결하고, 상기 연결 핀은 상기 제1 다층 기판의 제1 연결부와 제2 다층 기판의 제2 연결부 사이에서 탈부착될 수 있다.According to another embodiment, the via electrically connects the first winding layer and the second winding layer by a printed circuit board manufacturing process in which the first multilayer substrate is generated, and the connection pin is the first It may be detachable between the first connection portion of the multilayer substrate and the second connection portion of the second multilayer substrate.

또 다른 일 실시 예에 따르면, 상기 제1 연결부는 상기 제1 관통 홀 및 제2 관통 홀을 포함하고, 상기 제1 관통 홀은 상기 제1 권선 레이어가 배치된 평면 상에서 제2 포인트로부터 소정 방향으로 연장된 권선 상에 배치됨으로써 상기 제1 연결부 및 상기 제2 연결부가 마주보는 대칭 구조를 갖도록 지원할 수 있다.According to another embodiment, the first connection portion includes the first through hole and the second through hole, and the first through hole is in a predetermined direction from a second point on a plane on which the first winding layer is disposed. By being disposed on the extended winding, it is possible to support the first connection part and the second connection part to have a symmetrical structure facing each other.

또 다른 일 실시 예에 따르면, 상기 제2 권선 레이어의 제4 포인트에는 하나의 연결 핀을 수용하는 제2 관통 홀이 배치될 수 있다.또 다른 일 실시 예에 따르면, 상기 제2 다층 기판은 상기 자기 코어를 제5 포인트로부터 제6 포인트까지 소정 방향으로 둘러싸도록 배치되는 권선을 포함하는 제3 권선 레이어를 포함하고, 상기 제5 포인트에는 하나의 연결 핀을 수용하는 제3 관통 홀이 배치되고, 상기 제6 포인트에는 하나의 연결 핀을 수용하는 제4 관통 홀이 배치될 수 있다.According to another embodiment, a second through hole for accommodating one connection pin may be disposed at a fourth point of the second winding layer. According to another embodiment, the second multilayer substrate includes the second multilayer substrate. A third winding layer including a winding disposed to surround the magnetic core in a predetermined direction from a fifth point to a sixth point, and a third through hole for receiving one connecting pin is disposed at the fifth point, A fourth through hole for accommodating one connection pin may be disposed at the sixth point.

또 다른 일 실시 예에 따르면, 제3 관통 홀은 상기 기준 평면 상에서 수직 방향으로 상기 제1 관통 홀과 동일 위치에 배치되고, 상기 제4 관통 홀은 상기 기준 평면 상에서 수직 방향으로 상기 제2 관통 홀과 동일 위치에 배치될 수 있다.According to another embodiment, the third through hole is disposed at the same position as the first through hole in a vertical direction on the reference plane, and the fourth through hole is the second through hole in a vertical direction on the reference plane. And can be placed in the same position.

또 다른 일 실시 예에 따르면, 상기 제2 다층 기판은 상기 자기 코어를 제7 포인트로부터 제8 포인트까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제4 권선 레이어 및 상기 제7 포인트와 상기 제3 권선 레이어 상의 권선의 특정 위치를 수직 연결함으로써, 상기 제3 권선 레이어와 상기 제3 권선 레이어의 하단에 적층 구조로 배치되는 상기 제4 권선 레이어를 전기적으로 연결하는 비아를 포함하고, 상기 제3 권선 레이어 상의 권선의 특정 위치는 상기 기준 평면 상에서 수직 방향으로 상기 제7 포인트와 동일 위치를 갖도록 결정될 수 있다.According to another embodiment, the second multilayer substrate includes a fourth winding layer including a winding arranged to surround the magnetic core in a predetermined direction from a seventh point to an eighth point, and the seventh point and the third By vertically connecting a specific position of the winding on the winding layer, the third winding layer includes a via electrically connecting the third winding layer and the fourth winding layer disposed in a stacked structure below the third winding layer, and the third winding A specific position of the winding on the layer may be determined to have the same position as the seventh point in a vertical direction on the reference plane.

다른 일 측면에 따르면, 복수의 다층 기판 사이의 탈부착 연결을 지원하는 평판형 트랜스포머가 제공된다. 상기 평판형 트랜스포머는 기준 평면의 제1 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어들을 포함하는 제1 권선 레이어 그룹과 상기 제1 권선 레이어 그룹과 자기적으로 연결되며 상기 기준 평면의 제2 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어들을 포함하는 제2 권선 레이어 그룹을 포함하는 제1 다층 기판, 상기 제1 다층 기판의 제1 연결부와 제2 다층 기판의 제2 연결부를 전기적으로 연결하는 적어도 하나의 연결 핀 및 상기 제1 다층 기판의 하단에 적층 구조로 배치되고, 상기 적어도 하나의 연결 핀의 결합 여부에 따라 상기 제1 다층 기판과 탈부착되고, 상기 제1 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어들을 포함하는 제3 권선 레이어 그룹과 상기 제3 권선 레이어 그룹과 자기적으로 연결되며 상기 제2 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어들을 포함하는 제4 권선 레이어 그룹을 포함하는 제2 다층 기판을 포함할 수 있다.According to another aspect, there is provided a planar transformer supporting detachable connection between a plurality of multilayer substrates. The planar transformer is magnetically connected to a first winding layer group including a plurality of winding layers electrically connected through a via in a first direction of a reference plane and a second winding layer group of the reference plane. A first multilayer substrate including a second winding layer group including a plurality of winding layers electrically connected through a via in a direction, a first connection portion of the first multilayer substrate and a second connection portion of the second multilayer substrate electrically At least one connecting pin to connect and disposed in a stacked structure at the bottom of the first multilayer substrate, detachable from the first multilayer substrate according to whether the at least one connection pin is coupled, and through a via in the first direction A fourth winding layer group including a plurality of winding layers electrically connected to each other and a plurality of winding layers magnetically connected to the third winding layer group and electrically connected through a via in the second direction A second multilayer substrate including a winding layer group may be included.

일 실시 예에 따르면, 상기 제1 연결부는 두 개의 제1 관통 홀 및 두 개의 제2 관통 홀을 포함하고, 상기 두 개의 제1 관통 홀은 상기 제1 권선 레이어 그룹 내에서 적층 방향으로 최하단 권선 레이어에 배치되고, 상기 두 개의 제2 관통 홀은 상기 제2 권선 레이어 그룹 내에서 적층 방향으로 최하단 권선 레이어에 배치될 수 있다.According to an embodiment, the first connection portion includes two first through holes and two second through holes, and the two first through holes are a lowermost winding layer in the stacking direction in the first winding layer group. And the two second through holes may be disposed in the lowermost winding layer in the stacking direction in the second winding layer group.

다른 일 실시 예에 따르면, 상기 제2 연결부는 두 개의 제3 관통 홀 및 두 개의 제4 관통 홀을 포함하고, 상기 두 개의 제3 관통 홀은 상기 제3 권선 레이어 그룹 내에서 적층 방향으로 최상단 권선 레이어에 배치되고, 상기 두 개의 제4 관통 홀은 상기 제4 권선 레이어 그룹 내에서 적층 방향으로 최상단 권선 레이어에 배치될 수 있다.According to another embodiment, the second connection portion includes two third through holes and two fourth through holes, and the two third through holes are uppermost windings in the stacking direction within the third winding layer group. It is disposed in a layer, and the two fourth through holes may be disposed on an uppermost winding layer in a stacking direction within the fourth winding layer group.

또 다른 일 실시 예에 따르면, 상기 제1 연결부 및 상기 제2 연결부는 복수의 다층 기판이 적층 배치되는 기준 평면 상에서 수직 방향으로 동일 위치에 형성될 수 있다.According to another embodiment, the first connection part and the second connection part may be formed at the same position in a vertical direction on a reference plane on which a plurality of multilayer substrates are stacked.

또 다른 일 실시 예에 따르면, 상기 제1 권선 레이어 그룹은 유도 자기장이 형성되는 자기 코어를 제1 포인트로부터 제2 포인트까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제1 권선 레이어, 상기 제1 방향에서 상기 제2 포인트와 제3 포인트를 수직 연결함으로써 상기 제1 권선 레이어와 상기 제1 권선 레이어의 하단에 이격 배치되는 제2 권선 레이어를 전기적으로 연결하는 비아 및 상기 기준 평면 상에서 수직 방향으로 상기 제2 포인트와 동일 위치에 있는 상기 제3 포인트로부터 제4 포인트까지 상기 자기 코어를 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제2 권선 레이어를 포함할 수 있다.According to another embodiment, the first winding layer group includes a winding disposed to surround a magnetic core on which an induced magnetic field is formed in a predetermined direction from a first point to a second point, and the first By vertically connecting the second point and the third point in a direction, a via electrically connecting the first winding layer and a second winding layer spaced apart from the lower side of the first winding layer, and the via in a vertical direction on the reference plane A second winding layer including a winding disposed to surround the magnetic core in a predetermined direction from the third point to the fourth point at the same position as the second point may be included.

또 다른 일 실시 예에 따르면, 상기 비아는 상기 제1 다층 기판이 생성되는 인쇄회로기판 제조 공정에 의해 상기 제1 권선 레이어와 상기 제2 권선 레이어를 전기적으로 연결하고, 상기 연결 핀은 상기 제1 다층 기판의 제1 연결부와 제2 다층 기판의 제2 연결부 사이에서 탈부착될 수 있다.According to another embodiment, the via electrically connects the first winding layer and the second winding layer by a printed circuit board manufacturing process in which the first multilayer substrate is generated, and the connection pin is the first It may be detachable between the first connection portion of the multilayer substrate and the second connection portion of the second multilayer substrate.

또 다른 일 실시 예에 따르면, 상기 제3 권선 레이어 그룹은 상기 자기 코어를 제5 포인트로부터 제6 포인트까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제3 권선 레이어, 상기 제1 방향에서 상기 제6 포인트와 제7 포인트를 수직 연결함으로써 상기 제3 권선 레이어와 상기 제3 권선 레이어의 하단에 이격 배치되는 제4 권선 레이어를 전기적으로 연결하는 비아 및 상기 기준 평면 상에서 수직 방향으로 상기 제6 포인트와 동일 위치에 있는 상기 제7 포인트로부터 제8 포인트까지 상기 자기 코어를 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제4 권선 레이어를 포함할 수 있다.According to another embodiment, the third winding layer group includes a winding disposed to surround the magnetic core from a fifth point to a sixth point in a predetermined direction, and the third winding layer group in the first direction. A via electrically connecting the third winding layer and the fourth winding layer spaced apart from the bottom of the third winding layer by vertically connecting the sixth point and the seventh point, and the sixth point in a vertical direction on the reference plane It may include a fourth winding layer including windings arranged to surround the magnetic core in a predetermined direction from the seventh point to the eighth point at the same position.

또 다른 일 실시 예에 따르면, 상기 제2 권선 레이어가 상기 제1 권선 레이어 그룹 내에서 적층 방향으로 최하단에 배치된 경우, 상기 두 개의 제1 관통 홀 각각은 상기 제3 포인트 및 상기 제4 포인트에 형성되고, 상기 제3 권선 레이어가 상기 제3 권선 레이어 그룹 내에서 적층 방향으로 최상단에 배치된 경우, 상기 두 개의 제3 관통 홀 각각은 상기 제5 포인트 및 상기 제6 포인트에 형성될 수 있다.According to another embodiment, when the second winding layer is disposed at the bottom in the stacking direction in the first winding layer group, each of the two first through holes is at the third point and the fourth point. Is formed, and when the third winding layer is disposed at the top in the stacking direction in the third winding layer group, each of the two third through holes may be formed at the fifth point and the sixth point.

본 실시 예에 따른 평판형 인덕터 및 평판형 트랜스포머는 복수의 다층 기판 사이를 연결 핀으로 연결함으로써 불균일한 기생 캐패시턴스를 제거하는 효과를 제공할 수 있다. 또한, 연결 핀은 다층 기판에 미리 배치된 관통 홀을 통해 탈부착되도록 지원됨으로써 사용자의 편의에 따라 2 개의 다층 기판 또는 3 개의 다층 기판과 같은 방식으로 다양한 조합의 다층 기판을 서로 연결하는 효과 또한 제공할 수 있다.The planar inductor and the planar transformer according to the present exemplary embodiment may provide an effect of removing uneven parasitic capacitance by connecting a plurality of multilayer substrates with connection pins. In addition, the connection pins are supported to be attached and detached through the through-holes previously arranged on the multilayer substrate, thereby providing the effect of connecting various combinations of multilayer substrates to each other in the same manner as two multilayer substrates or three multilayer substrates according to user convenience. I can.

본 발명의 실시 예의 설명에 이용되기 위하여 첨부된 아래 도면들은 본 발명의 실시 예들 중 단지 일부일 뿐이며, 본 발명의 기술분야에서 통상의 지식을 가진 사람(이하 "통상의 기술자"라 함)에게 있어서는 발명에 이르는 추가 노력 없이 이 도면들에 기초하여 다른 도면들이 얻어질 수 있다.
도 1a 내지 도 1d는 두 개의 권선 레이어 사이에서 기생 커패시터가 생성되는 원리를 설명하는 예시도이다.
도 2a 및 도 2b는 종래의 평판형 인덕터의 구성도와 와이어 결선 및 기생 캐패시턴스를 나타내는 예시도이다.
도 3a은 도 2의 평판형 인덕터를 포함하는 부스트 컨버터의 회로도이다.
도 3b는 도 3a의 부스트 컨버터 내에서 VL, Vinter 및 iin의 시간에 따른 동작 파형을 나타내는 그래프이다.
도 4a는 일 실시 예에 따른 평판형 인덕터의 결선도를 나타낸다.
도 4b는 도 4a의 평판형 인덕터의 와이어 결선과 기생 캐패시턴스를 나타내는 예시도이다.
도 5a는 다른 일 실시 예에 따른 평판형 인덕터의 결선도를 나타낸다.
도 5b는 도 5a의 평판형 인덕터를 포함하는 부스트 컨버터의 회로도이다.
도 5c는 도 5a의 부스트 컨버터 내에서 VL, Vinter 및 iin의 시간에 따른 동작 파형을 나타내는 그래프이다.
도 6은 또 다른 일 실시 예에 따른 평판형 인덕터의 구조도이다.
도 7a 및 도 7b는 일 실시 예에 따른 평판형 트랜스포머의 결합 구조를 설명하는 예시도이다.
도 8은 또 다른 일 실시 예에 따른 평판형 마그네틱스의 개념도이다.
도 9a는 또 다른 일 실시 예에 따른 평판형 마그네틱스의 개념도이다.
도 9b는 도 9a의 평판형 마그네틱스를 포함하는 부스트 컨버터의 시간에 따른 입력 전류의 흐름을 나타내는 그래프이다.The accompanying drawings, which are attached to be used in the description of the embodiments of the present invention, are only some of the embodiments of the present invention, and those of ordinary skill in the technical field of the present invention (hereinafter referred to as "common technicians") Other drawings can be obtained based on these drawings without further effort leading up to.
1A to 1D are exemplary diagrams illustrating a principle of generating a parasitic capacitor between two winding layers.
2A and 2B are diagrams illustrating the configuration of a conventional flat inductor, wire connection, and parasitic capacitance.
3A is a circuit diagram of a boost converter including the planar inductor of FIG. 2.
3B is a graph showing operation waveforms of V L, V inter and i in over time in the boost converter of FIG. 3A.
4A is a diagram illustrating a connection diagram of a planar inductor according to an exemplary embodiment.
4B is an exemplary diagram showing wire connections and parasitic capacitance of the flat inductor of FIG. 4A.
5A is a diagram illustrating a connection diagram of a planar inductor according to another exemplary embodiment.
5B is a circuit diagram of a boost converter including the planar inductor of FIG. 5A.
5C is a graph showing operation waveforms of V L, V inter and i in over time in the boost converter of FIG. 5A.
6 is a structural diagram of a planar inductor according to another embodiment.
7A and 7B are exemplary diagrams illustrating a coupling structure of a planar transformer according to an exemplary embodiment.
8 is a conceptual diagram of a flat plate type magnetics according to another embodiment.
9A is a conceptual diagram of a flat plate type magnetics according to another exemplary embodiment.
9B is a graph showing the flow of input current over time of the boost converter including the flat magnetics of FIG. 9A.

후술하는 본 발명에 대한 상세한 설명은, 본 발명의 목적들, 기술적 해법들 및 장점들을 분명하게 하기 위하여 본 발명이 실시될 수 있는 특정 실시 예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 예는 통상의 기술자가 본 발명을 실시할 수 있도록 상세히 설명된다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The detailed description of the present invention to be described later refers to the accompanying drawings, which illustrate specific embodiments in which the present invention may be practiced in order to clarify the objects, technical solutions, and advantages of the present invention. These embodiments will be described in detail so that a person skilled in the art can practice the present invention.

본 발명의 상세한 설명 및 청구항들에 걸쳐, '포함하다'라는 단어 및 그 변형은 다른 기술적 특징들, 부가물들, 구성요소들 또는 단계들을 제외하는 것으로 의도된 것이 아니다. 또한, '하나' 또는 '한'은 하나 이상의 의미로 쓰인 것이며, '또 다른'은 적어도 두 번째 이상으로 한정된다.Throughout the detailed description and claims of the present invention, the word'comprise' and its variations are not intended to exclude other technical features, additions, components or steps. In addition,'one' or'one' is used in more than one meaning, and'another' is limited to at least a second or more.

또한, 본 발명의 '제1', '제2' 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로서, 순서를 나타내는 것으로 이해되지 않는 한 이들 용어들에 의하여 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 이와 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.In addition, terms such as'first' and'second' of the present invention are used to distinguish one element from other elements, and the scope of rights is limited by these terms unless understood to indicate an order. No. For example, a first component may be referred to as a second component, and similarly, a second component may be referred to as a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는 그 다른 구성요소에 직접 연결될 수도 있지만 중간에 다른 구성요소가 개재할 수도 있다고 이해되어야 할 것이다. 반면에 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉, "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" to another component, it should be understood that it may be directly connected to the other component, but another component may be interposed therebetween. On the other hand, when it is mentioned that a component is "directly connected" to another component, it should be understood that there is no other component in the middle. On the other hand, other expressions describing the relationship between elements, that is, "between" and "just between" or "neighboring to" and "directly neighboring to" should be interpreted as well.

각 단계들에 있어서 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용된 것으로 식별부호는 논리상 필연적으로 귀결되지 않는 한 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며, 반대의 순서로 수행될 수도 있다.In each step, the identification code (for example, a, b, c, etc.) is used for convenience of explanation, and the identification code does not describe the order of each step unless it inevitably results in a logical reason. The steps may occur out of the order specified. That is, each of the steps may occur in the same order as specified, may be performed substantially simultaneously, or may be performed in the reverse order.

통상의 기술자에게 본 발명의 다른 목적들, 장점들 및 특성들이 일부는 본 설명서로부터, 그리고 일부는 본 발명의 실시로부터 드러날 것이다. 아래의 예시 및 도면은 실례로서 제공되며, 본 발명을 한정하는 것으로 의도된 것이 아니다. 따라서, 특정 구조나 기능에 관하여 본 명세서에 개시된 상세 사항들은 한정하는 의미로 해석되어서는 아니되고, 단지 통상의 기술자가 실질적으로 적합한 임의의 상세 구조들로써 본 발명을 다양하게 실시하도록 지침을 제공하는 대표적인 기초 자료로 해석되어야 할 것이다.Other objects, advantages, and features of the present invention to those skilled in the art will appear, partly from the present disclosure, and partly from the practice of the present invention. The examples and drawings below are provided by way of example and are not intended to limit the invention. Therefore, the details disclosed in this specification with respect to a specific structure or function are not to be construed in a limiting sense, but only representatives that provide guidance for a person skilled in the art to variously implement the present invention with any detailed structures that are substantially suitable. It should be interpreted as basic data.

더욱이 본 발명은 본 명세서에 표시된 실시 예들의 모든 가능한 조합들을 망라한다. 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 예에 관련하여 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 각각의 개시된 실시 예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다. Furthermore, the present invention covers all possible combinations of the embodiments indicated herein. It should be understood that the various embodiments of the present invention are different from each other, but need not be mutually exclusive. For example, specific shapes, structures, and characteristics described herein may be embodied in other embodiments without departing from the spirit and scope of the present invention in relation to one embodiment. In addition, it is to be understood that the location or arrangement of individual components in each disclosed embodiment may be changed without departing from the spirit and scope of the present invention. Accordingly, the detailed description to be described below is not intended to be taken in a limiting sense, and the scope of the present invention, if properly described, is limited only by the appended claims, along with all scopes equivalent to those claimed by the claims. Like reference numerals in the drawings refer to the same or similar functions over several aspects.

본 명세서에서 달리 표시되거나 분명히 문맥에 모순되지 않는 한, 단수로 지칭된 항목은, 그 문맥에서 달리 요구되지 않는 한, 복수의 것을 아우른다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Unless otherwise indicated in this specification or clearly contradicting the context, items referred to in the singular encompass the plural unless otherwise required by that context. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the subject matter of the present invention, a detailed description thereof will be omitted.

이하, 통상의 기술자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to allow those skilled in the art to easily implement the present invention.

도 1a 내지 도 1d는 두 개의 권선 레이어 사이에서 기생 커패시터가 생성되는 원리를 설명하는 예시도이다. 도 1a를 참조하면, 상호 간에 전기적으로 연결된 제1 권선 레이어(110)와 제2 권선 레이어(120)가 도시된다. 도 1b에는 두 개의 권선 레이어(110, 120) 사이에 분포하는 기생 커패시터 Cpar의 분포 모델이 도시된다. 이웃한 도체인 두 개의 권선 레이어(110, 120) 사이에는 소정 간격으로 기생 커패시터 Cpar가 존재한다. 도 1c에는 도 1b의 기생 커패시터 분포의 집중 모델(lumped model)이 표현된다. 도 1c와 같이, 두 개의 권선 레이어(110, 120) 사이를 연결하는 와이어의 양 단으로 두 개의 전체 기생 커패시터 Cw=5Cpar가 존재하는 것으로 모델링할 수 있다. 위와 같은 방식으로 다층 기판에서 두 개의 권선 레이어 사이에 존재하는 등가 기생 커패시터는 도 1d와 같게 설명된다.1A to 1D are exemplary diagrams illustrating a principle of generating a parasitic capacitor between two winding layers. Referring to FIG. 1A, a first winding layer 110 and a second winding layer 120 electrically connected to each other are illustrated. In FIG. 1B, a distribution model of the parasitic capacitor C par distributed between the two winding layers 110 and 120 is shown. Parasitic capacitors C par exist at predetermined intervals between two winding layers 110 and 120 which are adjacent conductors. In FIG. 1C, a lumped model of the distribution of the parasitic capacitor of FIG. 1B is shown. As shown in FIG. 1C, it can be modeled that two total parasitic capacitors C w =5C par exist at both ends of a wire connecting between the two winding layers 110 and 120. The equivalent parasitic capacitor existing between the two winding layers in the multilayer substrate in the above manner is described as shown in FIG. 1D.

도 2a 및 도 2b는 종래의 평판형 인덕터의 구성도와 와이어 결선 및 기생 캐패시턴스를 나타내는 예시도이다. 도 2a를 참조하면, 세 개의 다층 기판(210, 220, 230)의 내부 공간으로 상부 및 하부 각각에 자기 코어(241, 242)가 삽입된 평판형 인덕터(200)가 도시된다. 평판형 인덕터(200)는 복수의 다층 기판(210, 220, 230)에 포함되는 권선 레이어의 전류 변화에 따라 유도 자기장이 자기 코어(241, 242)에 형성된다. 이하에서는, 도시의 편의를 위해 인쇄회로기판의 구조와 결선도만을 설명하나, 도 2a와 같이 평판형 인덕터(200) 내에는 자기 코어(241, 242)가 포함된다. 도 2b를 참조하면, 각각의 다층 기판 내에서 서로 다른 권선 레이어들 사이에 존재하는 기생 캐패시턴스를 Cw라 할 수 있다. 기생 캐패시턴스 Cw는 서로 다른 권선 레이어들을 연결하는 와이어와 와이어 사이에 존재할 수 있다. 또한, 서로 다른 다층 기판(예. 210과 220 또는 220과 230) 사이에 존재하는 기생 캐패시턴스를 Cp라 할 수 있다. 이 경우에, 권선 레이어들 사이를 연결하는 와이어 사이의 간격과 다층 기판 사이의 간격이 서로 다르기 때문에, Cw와 Cp는 서로 동일하지 않고 그 값에 차이가 존재한다.2A and 2B are diagrams illustrating the configuration of a conventional flat inductor, wire connection, and parasitic capacitance. Referring to FIG. 2A, a planar inductor 200 in which magnetic cores 241 and 242 are inserted in the upper and lower portions of the three multilayer substrates 210, 220, 230, respectively, is shown. In the planar inductor 200, an induced magnetic field is formed in the magnetic cores 241 and 242 according to a change in current of a winding layer included in the plurality of multilayer substrates 210, 220, and 230. Hereinafter, only the structure and connection diagram of the printed circuit board are described for convenience of illustration, but magnetic cores 241 and 242 are included in the flat inductor 200 as shown in FIG. 2A. Referring to Figure 2b, it is the parasitic capacitance that exists between the different winding layers in each of the multi-layer substrate can be C w d. The parasitic capacitance C w may exist between the wire and the wire connecting the different winding layers. In addition, the parasitic capacitance existing between different multilayer substrates (eg 210 and 220 or 220 and 230) may be referred to as C p . In this case, since the spacing between the wires connecting the winding layers and the spacing between the multilayer substrate are different from each other, C w and C p are not equal to each other and there is a difference in their values.

위와 같은 이유로 발생하는 Cw와 Cp의 차이로 인해 평판형 인덕터(200)에는 전체적으로 균일하지 못한 기생 캐패시턴스의 분포가 존재하게 된다.Due to the difference between C w and C p , which occurs for the above reason, there is an uneven distribution of parasitic capacitance in the planar inductor 200 as a whole.

도 3a은 도 2의 평판형 인덕터를 포함하는 부스트 컨버터의 회로도이다. 도 3a를 참조하면, 종래 방식으로 다층 기판(210. 220. 230)이 연결된 평판형 인덕터를 포함하는 부스트 컨버터(300)가 도시된다.3A is a circuit diagram of a boost converter including the planar inductor of FIG. 2. Referring to FIG. 3A, a boost converter 300 including a flat inductor to which multilayer substrates 210, 220, 230 are connected in a conventional manner is shown.

도 3b는 도 3a의 부스트 컨버터 내에서 VL, Vinter 및 iin의 시간에 따른 동작 파형을 나타내는 그래프이다. 도 3b와 같이, 종래의 평판형 인덕터를 포함하는 부스트 컨버터(300) 내의 VL, Vinter 및 iin의 동작 파형 내에는 심각한 서브 오실레이션이 발생하게 된다. 이러한 서브 오실레이션은 EMI(electro magnetic interference) 노이즈를 야기할 뿐만 아니라 전력변환 효율을 저하하는 큰 문제점이 될 수 있다.3B is a graph showing operation waveforms of V L, V inter and i in over time in the boost converter of FIG. 3A. As shown in FIG. 3B , severe sub-oscillation occurs in the operation waveforms of V L, V inter, and i in in the boost converter 300 including a conventional planar inductor. Such sub-oscillation may cause electromagnetic interference (EMI) noise and may be a major problem of deteriorating power conversion efficiency.

도 4a는 일 실시 예에 따른 평판형 인덕터의 결선도를 나타낸다. 도 4a를 참조하면, 두 개의 다층 기판(410, 420)을 포함하는 평판형 인덕터(400)가 도시된다. 본 실시 예에서 두 개의 다층 기판은 이해를 돕기 위한 예시적 구현일 뿐, 동일한 기술 사상에 기반하여 세 개의 다층 기판 또는 다섯 개의 다층 기판과 같이 다양한 개수의 다층 기판이 상호 결합된 평판형 인덕터가 구현될 수 있음은 기술 분야의 전문가에게는 자명할 것이다.4A is a diagram illustrating a connection diagram of a planar inductor according to an exemplary embodiment. Referring to FIG. 4A, a planar inductor 400 including two multilayer substrates 410 and 420 is shown. In this embodiment, the two multilayer substrates are merely exemplary implementations for better understanding, and a flat inductor in which various numbers of multilayer substrates are mutually coupled such as three multilayer substrates or five multilayer substrates is implemented based on the same technical idea. It will be obvious to an expert in the field of technology.

평판형 인덕터(400)는 제1 다층 기판(410) 및 제2 다층 기판(420)을 포함할 수 있다. 제1 다층 기판(410)은 복수의 권선 레이어를 포함할 수 있다. 상기 복수의 권선 레이어 상에는 유도 자기장이 형성되는 자기 코어를 둘러싸는 권선이 배치될 수 있다.The planar inductor 400 may include a first multilayer substrate 410 and a second multilayer substrate 420. The first multilayer substrate 410 may include a plurality of winding layers. A winding surrounding a magnetic core in which an induced magnetic field is formed may be disposed on the plurality of winding layers.

제2 다층 기판(420) 역시도 복수의 권선 레이어를 포함할 수 있다. 제2 다층 기판(420)는 평판형 인덕터(400) 내에서 제1 다층 기판(410)의 하단에 적층 구조로 배치될 수 있다. 제2 다층 기판(420)은 이하에서 설명될 연결 핀의 결합 여부에 따라 제1 다층 기판(410)과 탈부착될 수 있다. 또한, 제2 다층 기판(420)도 복수의 권선 레이어를 포함하고, 상기 복수의 권선 레이어 상에는 자기 코어를 둘러싸는 권선이 배치된다.The second multilayer substrate 420 may also include a plurality of winding layers. The second multilayer substrate 420 may be disposed in a stacked structure under the first multilayer substrate 410 within the planar inductor 400. The second multilayer substrate 420 may be attached to or detached from the first multilayer substrate 410 depending on whether or not connection pins are coupled to each other, which will be described below. In addition, the second multilayer substrate 420 also includes a plurality of winding layers, and a winding surrounding the magnetic core is disposed on the plurality of winding layers.

제1 다층 기판(410)에 포함되는 복수의 권선 레이어들은 적층 방향으로 등간격으로 배치되며, 복수의 권선 레이어들 사이의 기생 캐패시턴스 역시도 일정하게 분포될 것이다. 마찬가지로, 제2 다층 기판(420)에 포함되는 복수의 권선 레이어들도 적층 방향으로 등간격으로 배치된다.The plurality of winding layers included in the first multilayer substrate 410 are disposed at equal intervals in the stacking direction, and parasitic capacitances between the plurality of winding layers will also be uniformly distributed. Similarly, a plurality of winding layers included in the second multilayer substrate 420 are also disposed at equal intervals in the stacking direction.

본 실시 예에 따른 평판형 인덕터(400)는 제1 다층 기판(410)의 최하단에 배치된 권선 레이어와 제2 다층 기판(420)의 최상단에 배치된 권선 레이어를 연결 핀을 통해 전기적으로 숏트시킴으로서, 두 개의 권선 레이어들이 단일 권선 레이어를 형성하도록 할 수 있다. 이에 따라, 발생되는 불균일한 기생 캐패시턴스 Cp를 제거할 수 있다.The planar inductor 400 according to the present embodiment electrically shorts the winding layer disposed at the lowermost end of the first multilayer substrate 410 and the winding layer disposed at the uppermost end of the second multilayer substrate 420 through a connection pin. In other words, it is possible to make the two winding layers form a single winding layer. Accordingly, it is possible to remove the uneven parasitic capacitance C p generated.

도 4b는 도 4a의 평판형 인덕터의 와이어 결선과 기생 캐패시턴스를 나타내는 예시도이다. 도 4b를 참조하면, 도 4a의 평판형 인덕터(400) 내에는 각각의 다층 기판(410, 420) 내의 권선 레이어들을 연결하는 비아(via)에 의한 기생 캐패시턴스 Cw만이 존재하기 때문에, 평판형 인덕터(400)의 전체적으로 균일한 기생 캐패시턴스가 구현될 수 있다.4B is an exemplary diagram showing wire connections and parasitic capacitance of the flat inductor of FIG. 4A. Referring to FIG. 4B, since only the parasitic capacitance C w by vias connecting the winding layers in each of the multilayer substrates 410 and 420 exists in the planar inductor 400 of FIG. 4A, the planar inductor An overall uniform parasitic capacitance of 400 may be implemented.

도 5a는 다른 일 실시 예에 따른 평판형 인덕터의 결선도를 나타낸다. 도 5a를 참조하면, 세 개의 다층 기판(510, 520, 530)이 적층 결합된 평판형 인덕터(500)가 도시된다. 구체적으로, 제1 다층 기판(510)의 최하단 권선 레이어는 제2 다층 기판(520)의 최상단 권선 레이어와 상호 간에 병렬 연결된다. 마찬가지로, 제2 다층 기판(520)의 최하단 권선 레이어는 제3 다층 기판(530)의 최상단 권선 레이어와 상호 병렬 연결된다. 이로 인해 다층 기판(510, 520, 530) 사이에 존재할 수 있는 기생 캐패시턴스 Cp가 사라지는 효과를 기대할 수 있다. 구체적으로, 도 5a와 같이 구현된 평판형 인덕터(500)는 다층 기판(510, 520, 530) 내의 권선 레이어들을 상호 연결하는 비아 간의 기생 캐패시턴스인 Cw만 존재하기 때문에 전체적으로 균일한 기생 캐패시턴스를 가질 수 있다.5A is a diagram illustrating a connection diagram of a planar inductor according to another exemplary embodiment. Referring to FIG. 5A, a planar inductor 500 in which three multilayer substrates 510, 520, and 530 are stacked and coupled is shown. Specifically, the lowermost winding layer of the first multilayer substrate 510 is connected in parallel with the uppermost winding layer of the second multilayer substrate 520. Similarly, the lowermost winding layer of the second multilayer substrate 520 is connected in parallel with the uppermost winding layer of the third multilayer substrate 530. As a result, an effect of disappearing parasitic capacitance C p that may exist between the multilayer substrates 510, 520, and 530 can be expected. Specifically, the planar inductor 500 implemented as shown in FIG. 5A has only a parasitic capacitance C w , which is a parasitic capacitance between vias interconnecting the winding layers in the multilayer substrates 510, 520, and 530, and thus has a uniform parasitic capacitance. I can.

도 5b는 도 5a의 평판형 인덕터를 포함하는 부스트 컨버터의 회로도이다. 도 5b를 참조하면, 제안 방식으로 다층 기판(510, 520, 530)이 연결된 평판형 인덕터를 포함하는 부스트 컨버터(540)가 도시된다.5B is a circuit diagram of a boost converter including the planar inductor of FIG. 5A. Referring to FIG. 5B, a boost converter 540 including a flat inductor to which the multilayer substrates 510, 520, and 530 are connected in a proposed manner is shown.

도 5c는 도 5a의 부스트 컨버터 내에서 VL, Vinter 및 iin의 시간에 따른 동작 파형을 나타내는 그래프이다. 도 5c와 같이, 부스트 컨버터(540)는 종래 방식에 비해 서브 오실레이션 없이 매우 깨끗한 파형을 가지게 된다.5C is a graph showing operation waveforms of V L, V inter and i in over time in the boost converter of FIG. 5A. 5C, the boost converter 540 has a very clean waveform without sub-oscillation compared to the conventional method.

도 6은 또 다른 일 실시 예에 따른 평판형 인덕터의 구조도이다. 평판형 인덕터는 제1 다층 기판, 적어도 하나의 연결 핀 및 제2 다층 기판을 포함할 수 있다. 제1 다층 기판은 유도 자기장이 형성되는 자기 코어를 제1 포인트(611)로부터 제2 포인트(612)까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제1 권선 레이어(610)를 포함할 수 있다.6 is a structural diagram of a planar inductor according to another embodiment. The planar inductor may include a first multilayer substrate, at least one connection pin, and a second multilayer substrate. The first multilayer substrate may include a first winding layer 610 including a winding disposed to surround a magnetic core on which an induced magnetic field is formed in a predetermined direction from the first point 611 to the second point 612. .

또한, 제1 다층 기판은 제2 포인트(612)와 제3 포인트(621)를 수직 연결함으로써 제1 권선 레이어(610)와 제2 권선 레이어(620)를 전기적으로 연결하는 비아(631)를 포함할 수 있다. 비아(631)는 제1 다층 기판이 생성되는 인쇄회로기판 제조 공정에 의해 제1 권선 레이어(610)와 제2 권선 레이어(620)를 전기적으로 연결할 수 있다.In addition, the first multilayer substrate includes a via 631 electrically connecting the first winding layer 610 and the second winding layer 620 by vertically connecting the second point 612 and the third point 621 can do. The via 631 may electrically connect the first winding layer 610 and the second winding layer 620 through a printed circuit board manufacturing process in which the first multilayer substrate is generated.

제1 다층 기판은 기준 평면 상에서 수직 방향으로 제2 포인트(612)와 동일 위치에 있는 제3 포인트(621)로부터 제4 포인트(622)까지 자기 코어를 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제2 권선 레이어를 포함할 수 있다.The first multilayer substrate includes a winding disposed to surround the magnetic core in a predetermined direction from the third point 621 to the fourth point 622 at the same position as the second point 612 in a vertical direction on the reference plane. It may include a second winding layer.

연결 핀(670)은 제1 다층 기판의 제1 연결부(661)와 제2 다층 기판의 제2 연결부(662)를 전기적으로 연결할 수 있다. 제1 연결부(661)는 제1 관통 홀 및 제2 관통 홀을 포함할 수 있다. 일 실시 예로서, 제1 관통 홀은 제1 권선 레이어(610)가 배치된 평면 상에서 제2 포인트(612)로부터 소정 방향으로 연장된 권선 상에 배치될 수 있다. 다른 일 실시 예로서, 제2 권선 레이어(620)의 제4 포인트(622)에는 하나의 연결 핀(670)을 수용하는 제2 관통 홀이 배치될 수 있다. 위와 같은 제1 관통 홀 및 제2 관통 홀의 위치에 의해 제1 연결부(661) 및 제2 연결부(662) 내에 있는 관통 홀들은 마주보는 대칭 구조를 가질 수 있다.The connection pin 670 may electrically connect the first connection portion 661 of the first multilayer substrate and the second connection portion 662 of the second multilayer substrate. The first connection part 661 may include a first through hole and a second through hole. As an example, the first through hole may be disposed on a winding extending in a predetermined direction from the second point 612 on a plane on which the first winding layer 610 is disposed. As another embodiment, a second through hole for accommodating one connection pin 670 may be disposed at the fourth point 622 of the second winding layer 620. Due to the positions of the first through hole and the second through hole as described above, the through holes in the first connection part 661 and the second connection part 662 may have a symmetrical structure facing each other.

도 6과 같이, 제1 연결부(661)와 제2 연결부(662)는 복수의 다층 기판이 적층 배치되는 기준 평면 상에서 동일 위치에 형성될 수 있다. 연결 핀(670)은 제1 다층 기판의 제1 연결부(661)와 제2 다층 기판의 제2 연결부(662) 사이에서 탈부착될 수 있다.As shown in FIG. 6, the first connection part 661 and the second connection part 662 may be formed at the same position on a reference plane on which a plurality of multilayer substrates are stacked and disposed. The connection pin 670 may be detachable between the first connection part 661 of the first multilayer substrate and the second connection part 662 of the second multilayer substrate.

마찬가지로, 제2 다층 기판은 유도 자기장이 형성되는 자기 코어를 제5 포인트로부터 제6 포인트까지 소정 방향으로 둘러싸도록 배치되는 권선을 포함하는 제3 권선 레이어(640)를 포함할 수 있다.Likewise, the second multilayer substrate may include a third winding layer 640 including a winding disposed to surround a magnetic core on which an induced magnetic field is formed in a predetermined direction from the fifth point to the sixth point.

일 실시 예로서, 제2 연결부(662)는 제3 관통 홀 및 제4 관통 홀을 포함할 수 있다. 구체적으로, 제3 권선 레이어(640)의 제5 포인트에는 하나의 연결 핀(670)을 수용하는 제3 관통 홀이 배치되고, 제6 포인트에는 하나의 연결 핀(670)을 수용하는 제4 관통 홀이 배치될 수 있다. 이 경우에, 제3 관통 홀은 평면형 인덕터가 배치되는 기준 평면 상에서 수직 방향으로 제1 관통 홀과 동일한 위치에 배치되고, 제4 관통 홀은 상기 기준 평면 상에서 수직 방향으로 제2 관통 홀과 동일 위치에 배치될 수 있다.As an embodiment, the second connection part 662 may include a third through hole and a fourth through hole. Specifically, a third through hole accommodating one connecting pin 670 is disposed at a fifth point of the third winding layer 640, and a fourth through hole accommodating one connecting pin 670 is disposed at a sixth point. Holes can be arranged. In this case, the third through hole is disposed at the same position as the first through hole in a vertical direction on the reference plane on which the planar inductor is disposed, and the fourth through hole is at the same position as the second through hole in the vertical direction on the reference plane. Can be placed on

또한, 제2 다층 기판은 유도 자기장이 형성되는 자기 코어를 제7 포인트로부터 제8 포인트까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제4 권선 레이어(650)를 포함할 수 있다. 제2 다층 기판은 제7 포인트와 제3 권선 레이어(640) 상의 권선의 특정 위치를 수직 연결하는 비아(632)를 더 포함할 수 있다. 제3 권선 레이어(640) 상의 권선의 특정 위치는 평면형 인덕터가 배치되는 기준 평면 상에서 수직 방향으로 제7 포인트와 동일 위치를 갖도록 결정될 수 있다. 비아(632)는 제3 권선 레이어(640)와 제3 권선 레이어(640)의 하단에 적층 구조로 배치되는 제4 권선 레이어(650)를 전기적으로 연결한다.In addition, the second multilayer substrate may include a fourth winding layer 650 including a winding disposed to surround a magnetic core on which an induced magnetic field is formed in a predetermined direction from the seventh point to the eighth point. The second multilayer substrate may further include a via 632 vertically connecting the seventh point and a specific position of the winding on the third winding layer 640. The specific position of the winding on the third winding layer 640 may be determined to have the same position as the seventh point in the vertical direction on the reference plane in which the planar inductor is disposed. The via 632 electrically connects the third winding layer 640 and the fourth winding layer 650 disposed in a stacked structure below the third winding layer 640.

도 7a 및 도 7b는 일 실시 예에 따른 평판형 트랜스포머의 결합 구조를 설명하는 예시도이다. 도 7a에는 복수의 다층 기판 사이의 탈부착 연결을 지원하는 평판형 트랜스포머가 개시된다. 본 실시 예에서는 이해를 돕기 위해 6 층의 권선 레이어를 갖는 두 개의 다층 기판(710, 740)으로 평판형 트랜스포머가 구현되는 원리가 설명되나, 이는 이해를 돕기 위한 예시적 구현일 뿐, 다층 기판 내에 포함되는 권선 레이어의 개수나 서로 결합되는 다층 기판의 개수를 제한하거나 한정하는 것으로 해석되어서는 안될 것이다.7A and 7B are exemplary diagrams illustrating a coupling structure of a planar transformer according to an exemplary embodiment. FIG. 7A discloses a planar transformer supporting detachable connection between a plurality of multilayer substrates. In the present embodiment, the principle of implementing a flat-plate transformer with two multilayer substrates 710 and 740 having 6 layers of winding layers is described to aid understanding, but this is only an exemplary implementation to aid understanding. It should not be construed as limiting or limiting the number of winding layers included or the number of multilayer substrates bonded to each other.

도 7b에는 두 개의 다층 기판(710, 740)이 서로 적층됨으로써 NP : NS = 5 : 5인 평판형 트랜스포머의 구조도가 도시된다. 평판형 트랜스포머는 제1 다층 기판(710), 도 7b에 도시되지는 않았지만 적어도 하나의 연결 핀 및 제2 다층 기판(740)을 포함할 수 있다.7B shows the structure of a planar transformer in which two multilayer substrates 710 and 740 are stacked on top of each other so that N P : N S = 5: 5. The planar transformer may include a first multilayer substrate 710, but not illustrated in FIG. 7B, at least one connection pin and a second multilayer substrate 740.

구체적으로, 제1 다층 기판(710)은 기준 평면의 제1 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어들(721, 722, 723)을 포함하는 제1 권선 레이어 그룹과 상기 제1 권선 레이어 그룹과 자기적으로 연결되며 기준 평면의 제2 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어들(731, 732, 733)을 포함하는 제2 권선 레이어 그룹을 포할 수 있다.Specifically, the first multilayer substrate 710 includes a first winding layer group including a plurality of winding layers 721, 722, 723 electrically connected through a via in a first direction of a reference plane, and the first winding A second winding layer group including a plurality of winding layers 731, 732 and 733 magnetically connected to the layer group and electrically connected through a via in a second direction of the reference plane may be included.

구체적으로, 제1 권선 레이어 그룹은 유도 자기장이 형성되는 자기 코어를 제1 포인트로부터 제2 포인트까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제1 권선 레이어(721), 제1 방향에서 상기 제2 포인트와 제3 포인트를 수직 연결함으로써 제1 권선 레이어(721)와 제1 권선 레이어(721)의 하단에 이격 배치되는 제2 권선 레이어(722)를 전기적으로 연결하는 비아 및 기준 평면 상에서 수직 방향으로 제2 포인트와 동일 위치에 있는 제3 포인트로부터 제4 포인트까지 상기 자기 코어를 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제2 권선 레이어(722)를 포함할 수 있다. 비아는 제1 다층 기판(710)이 생성되는 인쇄회로기판 제조 공정에 의해 제1 권선 레이어(721)와 제2 권선 레이어(722)를 전기적으로 연결할 수 있다.Specifically, the first winding layer group includes a first winding layer 721 including a winding disposed to surround a magnetic core on which an induced magnetic field is formed in a predetermined direction from a first point to a second point, and the first winding layer in the first direction. By connecting the two points and the third points vertically, a via electrically connecting the first winding layer 721 and the second winding layer 722 spaced apart from the bottom of the first winding layer 721 and a vertical direction on the reference plane As a result, a second winding layer 722 including a winding disposed to surround the magnetic core in a predetermined direction from a third point to a fourth point at the same position as the second point may be included. The via may electrically connect the first winding layer 721 and the second winding layer 722 through a printed circuit board manufacturing process in which the first multilayer substrate 710 is generated.

적어도 하나의 연결 핀은 제1 다층 기판(710)의 제1 연결부와 제2 다층 기판(740)의 제2 연결부를 전기적으로 연결할 수 있다. 예시적으로, 제1 연결부는 두 개의 제1 관통 홀(771, 772) 및 두 개의 제2 관통 홀을 포함할 수 있다. 상기 두 개의 제1 관통 홀(771, 772)은 제1 권선 레이어 그룹 내에서 적층 방향으로 최하단 권선 레이어(723)에 배치되고, 두 개의 제2 관통 홀은 제2 권선 레이어 그룹 내에서 적층 방향으로 최하단 권선 레이어(733)에 배치될 수 있다. 연결 핀은 제1 다층 기판(710)의 제1 연결부와 제2 다층 기판(740)의 제2 연결부 사이에서 탈부착 될 수 있다.The at least one connection pin may electrically connect a first connection part of the first multilayer substrate 710 and a second connection part of the second multilayer substrate 740. For example, the first connection part may include two first through holes 771 and 772 and two second through holes. The two first through holes 771 and 772 are disposed in the lowermost winding layer 723 in the stacking direction in the first winding layer group, and the two second through holes are stacked in the stacking direction in the second winding layer group. It may be disposed on the lowermost winding layer 733. The connection pin may be detachable between the first connection portion of the first multilayer substrate 710 and the second connection portion of the second multilayer substrate 740.

마찬가지로, 제2 연결부는 두 개의 제3 관통 홀(773, 774) 및 두 개의 제4 관통 홀을 포함할 수 있다. 제2 연결부가 제1 연결부와 마주보는 대칭 구조를 가질 수 있도록, 두 개의 제3 관통 홀(773, 774)은 제3 권선 레이어 그룹 내에서 적층 방향으로 최상단 권선 레이어(751)에 배치되고, 상기 두 개의 제4 관통 홀은 상기 제4 권선 레이어 그룹 내에서 적층 방향으로 최상단 권선 레이어(761)에 배치될 수 있다. 제1 연결부 및 제2 연결부는 복수의 다층 기판이 적층 배치되는 기준 평면 상에서 수직 방향으로 동일 위치에 형성될 수 있다.Similarly, the second connection portion may include two third through holes 773 and 774 and two fourth through holes. The two third through holes 773 and 774 are disposed on the uppermost winding layer 751 in the stacking direction in the third winding layer group so that the second connection may have a symmetrical structure facing the first connection, and the The two fourth through holes may be disposed on the uppermost winding layer 761 in the stacking direction in the fourth winding layer group. The first connector and the second connector may be formed at the same position in a vertical direction on a reference plane on which a plurality of multilayer substrates are stacked and arranged.

연결 핀의 구조는 앞서 도 6에서 설명된 구조가 적용될 수 있으므로 중복되는 설명은 생략하기로 한다.As the structure of the connection pin, the structure described in FIG. 6 may be applied, so a redundant description will be omitted.

이어서, 제2 다층 기판(740)은 제1 다층 기판(710)의 하단에 적층 구조로 배치될 수 있다. 또한, 제2 다층 기판(740)은 적어도 하나의 연결 핀의 결합 여부에 따라 제1 다층 기판(710)과 탈부착 될 수 있다. 제2 다층 기판(740)은 제1 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어(751, 752, 753)들을 포함하는 제3 권선 레이어 그룹과 상기 제3 권선 레이어 그룹과 자기적으로 연결되며 제2 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어(761, 762, 763)들을 포함하는 제4 권선 레이어 그룹을 포함할 수 있다.Subsequently, the second multilayer substrate 740 may be disposed under the first multilayer substrate 710 in a stacked structure. In addition, the second multilayer substrate 740 may be detachable from the first multilayer substrate 710 depending on whether at least one connection pin is coupled. The second multilayer substrate 740 is magnetically connected to the third winding layer group and the third winding layer group including a plurality of winding layers 751, 752, 753 electrically connected through a via in a first direction. And a fourth winding layer group including a plurality of winding layers 761, 762, and 763 electrically connected through a via in the second direction.

구체적으로, 제3 권선 레이어 그룹은 자기 코어를 제5 포인트로부터 제6 포인트까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제3 권선 레이어(751), 제1 방향에서 상기 제6 포인트와 제7 포인트를 수직 연결함으로써 제3 권선 레이어(751)와 제3 권선 레이어(751)의 하단에 이격 배치되는 제4 권선 레이어(752)를 전기적으로 연결하는 비아 및 기준 평면 상에서 수직 방향으로 상기 제6 포인트와 동일 위치에 있는 상기 제7 포인트로부터 제8 포인트까지 상기 자기 코어를 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제4 권선 레이어(752)를 포함할 수 있다.Specifically, the third winding layer group includes a third winding layer 751 including windings disposed to surround the magnetic core in a predetermined direction from the fifth point to the sixth point, and the sixth and seventh points in the first direction. The sixth point in a vertical direction on a reference plane and vias electrically connecting the third winding layer 751 and the fourth winding layer 752 spaced apart from the bottom of the third winding layer 751 by vertically connecting the points. A fourth winding layer 752 including a winding disposed to surround the magnetic core in a predetermined direction from the seventh point to the eighth point at the same position as may be included.

도 8은 또 다른 일 실시 예에 따른 평판형 마그네틱스의 개념도이다. 도 8을 참조하면, 유도 자기장이 형성되는 자기 코어를 기준으로 복수의 턴 수를 갖는 권선 레이어를 포함하는 평판형 마그네틱스(800)가 도시된다. 앞서 설명한 실시 예에서는 이해를 돕기 위해 다층 기판에 포함되는 권선 레이어가 자기 코어를 한 턴만 둘러싸는 경우가 설명되나, 이는 다른 예시를 제한하거나 한정하는 것으로 해석되어서는 안될 것이다. 도 8과 같이, 각각의 권선 레이어(810, 820)는 자기 코어를 기준으로 한 턴이 아닌 복수 개의 턴 수를 형성할 수도 있다. 다만, 권선 레이어(810, 820)들의 각 층 별로의 턴 수는 동일해야 서브 오실레이션이 발생되는 것을 방지할 수 있을 것이다.8 is a conceptual diagram of a flat plate type magnetics according to another embodiment. Referring to FIG. 8, a planar magnetics 800 including a winding layer having a plurality of turns based on a magnetic core in which an induced magnetic field is formed is illustrated. In the above-described exemplary embodiment, a case in which the winding layer included in the multilayer substrate surrounds the magnetic core for one turn is described to aid understanding, but this should not be construed as limiting or limiting other examples. As shown in FIG. 8, each of the winding layers 810 and 820 may form a plurality of turns rather than turns based on the magnetic core. However, the number of turns for each layer of the winding layers 810 and 820 should be the same to prevent sub-oscillation from occurring.

도 9A는 또 다른 일 실시 예에 따른 평판형 마그네틱스의 개념도이다. 평판형 마그네틱스(900)는 서로 다른 층 수를 갖는 복수의 다층 기판(910, 920, 930)의 결합으로도 형성될 수 있다. 구체적으로, 제1 다층 기판(910)은 6 층의 권선 레이어를 포함하고, 제2 다층 기판(920)은 4 층의 권선 레이어를 포함하고, 제3 다층 기판(930)은 2 층의 권선 레이어를 포함할 수 있다. 위와 같이, 평판형 마그네틱스(900)를 구성되는 각각의 다층 기판의 층 수가 서로 다른 실시 예 또한 구현 가능할 것이다. 다만, 앞서 설명한 것과 같이 복수의 다층 기판(910, 920, 930)내의 권선 레이어들의 각 층 별로의 턴 수는 동일해야 서브 오실레이션이 발생되는 것을 방지할 수 있을 것이다.9A is a conceptual diagram of a flat plate type magnetics according to another embodiment. The planar magnetics 900 may also be formed by combining a plurality of multilayer substrates 910, 920, and 930 having different numbers of layers. Specifically, the first multilayer substrate 910 includes six winding layers, the second multilayer substrate 920 includes four winding layers, and the third multilayer substrate 930 includes two winding layers. It may include. As described above, an embodiment in which the number of layers of each of the multilayer substrates constituting the flat magnetics 900 is different may also be implemented. However, as described above, the number of turns for each layer of the winding layers in the plurality of multilayer substrates 910, 920, and 930 should be the same to prevent sub-oscillation from occurring.

도 9b는 도 9a의 평판형 마그네틱스를 포함하는 부스트 컨버터의 시간에 따른 입력 전류의 흐름을 나타내는 그래프이다. 이 경우에, 부스트 컨버터의 동작 조건을 입력 전압 50V, 출력 전압 200V, 출력 전력 300W, 입력 인덕턴스 120μH, 스위칭 주파수 100kHz으로 하여 측정한 결과. 제1 다층 기판(910)은 6 층의 권선 레이어를 포함하고, 제2 다층 기판(920)은 4 층의 권선 레이어를 포함하고, 제3 다층 기판(930)은 2 층의 권선 레이어를 포함하는 평판형 인덕터는 종래와 다르게 깨끗한 파형을 갖는 출력을 제공할 수 있음이 확인된다. 본 실시 예는 필요에 따라 다양한 층 수의 인쇄회로기판을 결합함으로써 다양한 인덕턴스를 구현하고, 또한 불균일한 기생 캐패시턴스로 인해 발생하는 EMI 노이즈를 없애는 효과를 사용자에게 제공할 수 있다.9B is a graph showing the flow of input current over time of the boost converter including the flat magnetics of FIG. 9A. In this case, the operation conditions of the boost converter were measured as input voltage 50V, output voltage 200V, output power 300W, input inductance 120μH, and switching frequency 100kHz. The first multilayer substrate 910 includes 6 layers of winding layers, the second multilayer substrate 920 includes 4 layers of winding layers, and the third multilayer substrate 930 includes 2 layers of winding layers. It is confirmed that the planar inductor can provide an output having a clean waveform unlike the conventional one. According to the present embodiment, various inductances may be realized by combining printed circuit boards having various numbers of layers as necessary, and an effect of eliminating EMI noise caused by uneven parasitic capacitance may be provided to a user.

이상, 본 발명의 기술적 사상을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명의 기술적 사상은 상기 실시 예들에 한정되지 않고, 본 발명의 기술적 사상은 상기 실시 예들에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 기술 분야의 통상의 지식을 가진 자에 의하여 여러 가지 변혼 및 변경이 가능하다.In the above, the technical idea of the present invention has been described in detail with reference to preferred embodiments, but the technical idea of the present invention is not limited to the above embodiments, and the technical idea of the present invention is not limited to the above embodiments, and Various transformations and changes can be made by those with ordinary knowledge in the technical field within the scope of the idea.

Claims (17)

복수의 다층 기판 사이의 탈부착 연결을 지원하는 평판형 인덕터에 있어서,
복수의 권선 레이어를 포함하고, 상기 복수의 권선 레이어 상에는 유도 자기장이 형성되는 자기 코어를 둘러싸는 권선이 배치되는 제1 다층 기판;
상기 제1 다층 기판의 제1 연결부와 제2 다층 기판의 제2 연결부를 전기적으로 연결하는 적어도 하나의 연결 핀; 및
상기 제1 다층 기판의 하단에 적층 구조로 배치되고, 상기 적어도 하나의 연결 핀의 결합 여부에 따라 상기 제1 다층 기판과 탈부착되고, 복수의 권선 레이어를 포함하며 상기 복수의 권선 레이어 상에는 상기 자기 코어를 둘러싸는 권선이 배치되는 제2 다층 기판
을 포함하며,
상기 제1 연결부와 상기 제2 연결부는 복수의 다층 기판이 적층 배치되는 기준 평면 상에서 수직 방향으로 동일 위치에 형성되고,
상기 제1 다층 기판은,
상기 자기 코어를 제1 포인트로부터 제2 포인트까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제1 권선 레이어;
상기 제2 포인트와 제3 포인트를 수직 연결함으로써 상기 제1 권선 레이어와 상기 제1 권선 레이어의 하단에 적층 구조로 배치되는 제2 권선 레이어를 전기적으로 연결하는 비아; 및
상기 기준 평면 상에서 수직 방향으로 상기 제2 포인트와 동일 위치에 있는 상기 제3 포인트로부터 제4 포인트까지 상기 자기 코어를 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제2 권선 레이어
를 포함하는 평판형 인덕터.In the planar inductor supporting detachable connection between a plurality of multilayer substrates,
A first multilayer substrate including a plurality of winding layers, and on the plurality of winding layers, a winding surrounding a magnetic core on which an induced magnetic field is formed;
At least one connection pin electrically connecting the first connection portion of the first multilayer substrate and the second connection portion of the second multilayer substrate; And
The first multilayer substrate is disposed in a stacked structure at the bottom of the first multilayer substrate, detachably attached to the first multilayer substrate according to whether the at least one connection pin is coupled, and includes a plurality of winding layers, and the magnetic core on the plurality of winding layers The second multilayer substrate on which the winding surrounding the is disposed
Including,
The first connection part and the second connection part are formed at the same position in a vertical direction on a reference plane on which a plurality of multilayer substrates are stacked,
The first multilayer substrate,
A first winding layer including a winding arranged to surround the magnetic core from a first point to a second point in a predetermined direction;
A via electrically connecting the first winding layer and a second winding layer disposed in a stacked structure below the first winding layer by vertically connecting the second point and the third point; And
A second winding layer comprising a winding disposed to surround the magnetic core in a predetermined direction from the third point to the fourth point at the same position as the second point in a vertical direction on the reference plane
A planar inductor comprising a. 제1항에 있어서,
상기 제1 다층 기판에 포함된 복수의 권선 레이어들은 적층 방향으로 등간격으로 배치되고,
상기 제2 다층 기판에 포함된 복수의 권선 레이어들은 적층 방향으로 등간격으로 배치되며,
상기 제1 다층 기판의 하단에 배치된 권선 레이어와 상기 제2 다층 기판의 상단에 배치된 권선 레이어는 상기 연결 핀을 통해 전기적으로 숏트(short)되어 단일 권선 레이어를 형성하는 평판형 인덕터.The method of claim 1,
A plurality of winding layers included in the first multilayer substrate are disposed at equal intervals in the stacking direction,
The plurality of winding layers included in the second multilayer substrate are disposed at equal intervals in the stacking direction,
A planar inductor configured to form a single winding layer by electrically shorting the winding layer disposed at the lower end of the first multilayer substrate and the winding layer disposed at the upper end of the second multilayer substrate through the connection pin. 삭제delete 제1항에 있어서,
상기 비아는 상기 제1 다층 기판이 생성되는 인쇄회로기판 제조 공정에 의해 상기 제1 권선 레이어와 상기 제2 권선 레이어를 전기적으로 연결하고,
상기 연결 핀은 상기 제1 다층 기판의 제1 연결부와 제2 다층 기판의 제2 연결부 사이에서 탈부착되는 평판형 인덕터.The method of claim 1,
The via electrically connects the first winding layer and the second winding layer by a printed circuit board manufacturing process in which the first multilayer substrate is generated,
The connection pin is detachable between the first connection portion of the first multilayer substrate and the second connection portion of the second multilayer substrate. 제4항에 있어서,
상기 제1 연결부는 제1 관통 홀 및 제2 관통 홀을 포함하고,
상기 제1 관통 홀은 상기 제1 권선 레이어가 배치된 평면 상에서 제2 포인트로부터 소정 방향으로 연장된 권선 상에 배치됨으로써 상기 제1 연결부 및 상기 제2 연결부가 마주보는 대칭 구조를 갖도록 지원하는 평판형 인덕터.The method of claim 4,
The first connection portion includes a first through hole and a second through hole,
The first through hole is disposed on a winding extending in a predetermined direction from a second point on a plane in which the first winding layer is arranged, thereby supporting the first connection part and the second connection part to have a symmetrical structure facing each other. Inductor. 제5항에 있어서,
상기 제2 권선 레이어의 제4 포인트에는,
하나의 연결 핀을 수용하는 제2 관통 홀이 배치되는 평판형 인덕터The method of claim 5,
At the fourth point of the second winding layer,
A planar inductor in which a second through hole accommodating one connection pin is disposed 제5항에 있어서,
상기 제2 다층 기판은,
상기 자기 코어를 제5 포인트로부터 제6 포인트까지 소정 방향으로 둘러싸도록 배치되는 권선을 포함하는 제3 권선 레이어
를 포함하고,
상기 제5 포인트에는 하나의 연결 핀을 수용하는 제3 관통 홀이 배치되고, 상기 제6 포인트에는 하나의 연결 핀을 수용하는 제4 관통 홀이 배치되는 평판형 인덕터.The method of claim 5,
The second multilayer substrate,
A third winding layer including a winding disposed to surround the magnetic core in a predetermined direction from a fifth point to a sixth point
Including,
A planar inductor in which a third through hole for receiving one connection pin is disposed at the fifth point, and a fourth through hole for receiving one connection pin is disposed at the sixth point. 제7항에 있어서,
상기 제3 관통 홀은 상기 기준 평면 상에서 수직 방향으로 상기 제1 관통 홀과 동일 위치에 배치되고, 상기 제4 관통 홀은 상기 기준 평면 상에서 수직 방향으로 상기 제2 관통 홀과 동일 위치에 배치되는 평판형 인덕터.The method of claim 7,
The third through hole is disposed at the same position as the first through hole in a vertical direction on the reference plane, and the fourth through hole is a flat plate disposed at the same position as the second through hole in a vertical direction on the reference plane Type inductor. 제8항에 있어서,
상기 제2 다층 기판은,
상기 자기 코어를 제7 포인트로부터 제8 포인트까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제4 권선 레이어; 및
상기 제7 포인트와 상기 제3 권선 레이어 상의 권선의 특정 위치를 수직 연결함으로써, 상기 제3 권선 레이어와 상기 제3 권선 레이어의 하단에 적층 구조로 배치되는 상기 제4 권선 레이어를 전기적으로 연결하는 비아
를 포함하고,
상기 제3 권선 레이어 상의 권선의 특정 위치는,
상기 기준 평면 상에서 수직 방향으로 상기 제7 포인트와 동일 위치를 갖도록 결정되는 평판형 인덕터.The method of claim 8,
The second multilayer substrate,
A fourth winding layer including a winding arranged to surround the magnetic core in a predetermined direction from a seventh point to an eighth point; And
A via electrically connecting the third winding layer and the fourth winding layer disposed in a stacked structure below the third winding layer by vertically connecting the seventh point and a specific position of the winding on the third winding layer
Including,
The specific position of the winding on the third winding layer is:
A planar inductor determined to have the same position as the seventh point in a vertical direction on the reference plane. 복수의 다층 기판 사이의 탈부착 연결을 지원하는 평판형 트랜스포머에 있어서,
기준 평면의 제1 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어들을 포함하는 제1 권선 레이어 그룹과 상기 제1 권선 레이어 그룹과 자기적으로 연결되며 상기 기준 평면의 제2 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어들을 포함하는 제2 권선 레이어 그룹을 포함하는 제1 다층 기판;
상기 제1 다층 기판의 제1 연결부와 제2 다층 기판의 제2 연결부를 전기적으로 연결하는 적어도 하나의 연결 핀; 및
상기 제1 다층 기판의 하단에 적층 구조로 배치되고, 상기 적어도 하나의 연결 핀의 결합 여부에 따라 상기 제1 다층 기판과 탈부착되고, 상기 제1 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어들을 포함하는 제3 권선 레이어 그룹과 상기 제3 권선 레이어 그룹과 자기적으로 연결되며 상기 제2 방향에서 비아를 통해 전기적으로 연결되는 복수의 권선 레이어들을 포함하는 제4 권선 레이어 그룹을 포함하는 제2 다층 기판
을 포함하는 평판형 트랜스포머.In a flat plate type transformer supporting detachable connection between a plurality of multilayer substrates,
A first winding layer group including a plurality of winding layers electrically connected through a via in a first direction of a reference plane, and magnetically connected to the first winding layer group, through a via in a second direction of the reference plane. A first multilayer substrate including a second winding layer group including a plurality of winding layers electrically connected;
At least one connection pin electrically connecting the first connection portion of the first multilayer substrate and the second connection portion of the second multilayer substrate; And
A plurality of winding layers disposed in a stacked structure under the first multilayer substrate, detachably attached to the first multilayer substrate according to whether the at least one connection pin is coupled, and electrically connected through a via in the first direction A second winding layer group including a third winding layer group including a third winding layer group and a plurality of winding layers magnetically connected to the third winding layer group and electrically connected through a via in the second direction. Multilayer substrate
A flat plate transformer comprising a. 제10항에 있어서,
상기 제1 연결부는 두 개의 제1 관통 홀 및 두 개의 제2 관통 홀을 포함하고,
상기 두 개의 제1 관통 홀은 상기 제1 권선 레이어 그룹 내에서 적층 방향으로 최하단 권선 레이어에 배치되고, 상기 두 개의 제2 관통 홀은 상기 제2 권선 레이어 그룹 내에서 적층 방향으로 최하단 권선 레이어에 배치되는 평판형 트랜스포머.The method of claim 10,
The first connection portion includes two first through holes and two second through holes,
The two first through-holes are disposed in the lowermost winding layer in the stacking direction in the first winding layer group, and the two second through-holes are disposed in the lowermost winding layer in the stacking direction in the second winding layer group. Flat type transformer. 제11항에 있어서,
상기 제2 연결부는 두 개의 제3 관통 홀 및 두 개의 제4 관통 홀을 포함하고,
상기 두 개의 제3 관통 홀은 상기 제3 권선 레이어 그룹 내에서 적층 방향으로 최상단 권선 레이어에 배치되고, 상기 두 개의 제4 관통 홀은 상기 제4 권선 레이어 그룹 내에서 적층 방향으로 최상단 권선 레이어에 배치되는 평판형 트랜스포머.The method of claim 11,
The second connection portion includes two third through holes and two fourth through holes,
The two third through-holes are arranged in the uppermost winding layer in the stacking direction in the third winding layer group, and the two fourth through-holes are arranged in the uppermost winding layer in the stacking direction in the fourth winding layer group. Flat type transformer. 제12항에 있어서,
상기 제1 연결부 및 상기 제2 연결부는 복수의 다층 기판이 적층 배치되는 기준 평면 상에서 수직 방향으로 동일 위치에 형성되는 평판형 트랜스포머.The method of claim 12,
The first connection part and the second connection part are formed at the same position in a vertical direction on a reference plane on which a plurality of multilayer substrates are stacked and arranged. 제13항에 있어서,
상기 제1 권선 레이어 그룹은,
유도 자기장이 형성되는 자기 코어를 제1 포인트로부터 제2 포인트까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제1 권선 레이어;
상기 제1 방향에서 상기 제2 포인트와 제3 포인트를 수직 연결함으로써 상기 제1 권선 레이어와 상기 제1 권선 레이어의 하단에 이격 배치되는 제2 권선 레이어를 전기적으로 연결하는 비아; 및
상기 기준 평면 상에서 수직 방향으로 상기 제2 포인트와 동일 위치에 있는 상기 제3 포인트로부터 제4 포인트까지 상기 자기 코어를 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제2 권선 레이어
를 포함하는 평판형 트랜스포머.The method of claim 13,
The first winding layer group,
A first winding layer including a winding disposed to surround a magnetic core on which an induced magnetic field is formed in a predetermined direction from a first point to a second point;
A via electrically connecting the first winding layer and the second winding layer spaced apart from the first winding layer by vertically connecting the second point and the third point in the first direction; And
A second winding layer comprising a winding disposed to surround the magnetic core in a predetermined direction from the third point to a fourth point at the same position as the second point in a vertical direction on the reference plane
A flat plate transformer comprising a. 제14항에 있어서,
상기 비아는 상기 제1 다층 기판이 생성되는 인쇄회로기판 제조 공정에 의해 상기 제1 권선 레이어와 상기 제2 권선 레이어를 전기적으로 연결하고,
상기 연결 핀은 상기 제1 다층 기판의 제1 연결부와 제2 다층 기판의 제2 연결부 사이에서 탈부착 되는 평판형 트랜스포머.The method of claim 14,
The via electrically connects the first winding layer and the second winding layer by a printed circuit board manufacturing process in which the first multilayer substrate is generated,
The connection pin is detachable between the first connection portion of the first multilayer substrate and the second connection portion of the second multilayer substrate. 제15항에 있어서,
상기 제3 권선 레이어 그룹은,
상기 자기 코어를 제5 포인트로부터 제6 포인트까지 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제3 권선 레이어;
상기 제1 방향에서 상기 제6 포인트와 제7 포인트를 수직 연결함으로써 상기 제3 권선 레이어와 상기 제3 권선 레이어의 하단에 이격 배치되는 제4 권선 레이어를 전기적으로 연결하는 비아; 및
상기 기준 평면 상에서 수직 방향으로 상기 제6 포인트와 동일 위치에 있는 상기 제7 포인트로부터 제8 포인트까지 상기 자기 코어를 소정 방향으로 둘러싸도록 배치된 권선을 포함하는 제4 권선 레이어
를 포함하는 평판형 트랜스포머.The method of claim 15,
The third winding layer group,
A third winding layer including a winding arranged to surround the magnetic core from a fifth point to a sixth point in a predetermined direction;
A via electrically connecting the third winding layer and the fourth winding layer spaced apart from the third winding layer by vertically connecting the sixth point and the seventh point in the first direction; And
A fourth winding layer comprising a winding disposed to surround the magnetic core in a predetermined direction from the seventh point to the eighth point at the same position as the sixth point in a vertical direction on the reference plane
A flat plate transformer comprising a. 제16항에 있어서,
상기 제2 권선 레이어가 상기 제1 권선 레이어 그룹 내에서 적층 방향으로 최하단에 배치된 경우, 상기 두 개의 제1 관통 홀 각각은 상기 제3 포인트 및 상기 제4 포인트에 형성되고,
상기 제3 권선 레이어가 상기 제3 권선 레이어 그룹 내에서 적층 방향으로 최상단에 배치된 경우, 상기 두 개의 제3 관통 홀 각각은 상기 제5 포인트 및 상기 제6 포인트에 형성되는 평판형 트랜스포머.The method of claim 16,
When the second winding layer is disposed at a lowermost end in the stacking direction in the first winding layer group, each of the two first through holes is formed at the third point and the fourth point,
When the third winding layer is disposed at the top in the stacking direction in the third winding layer group, each of the two third through holes is formed at the fifth point and the sixth point.
KR1020200084843A 2020-07-09 2020-07-09 Planar inductor and planar transformer with uniform parasitic capacitance KR102192930B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200084843A KR102192930B1 (en) 2020-07-09 2020-07-09 Planar inductor and planar transformer with uniform parasitic capacitance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200084843A KR102192930B1 (en) 2020-07-09 2020-07-09 Planar inductor and planar transformer with uniform parasitic capacitance

Publications (1)

Publication Number Publication Date
KR102192930B1 true KR102192930B1 (en) 2020-12-18

Family

ID=74041852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200084843A KR102192930B1 (en) 2020-07-09 2020-07-09 Planar inductor and planar transformer with uniform parasitic capacitance

Country Status (1)

Country Link
KR (1) KR102192930B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707430A (en) * 2021-09-03 2021-11-26 捷蒽迪电子科技(上海)有限公司 PCB winding device and power module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869935A (en) * 1994-06-21 1996-03-12 Sumitomo Special Metals Co Ltd Manufacture of multilayered printed coil board, printed coil board, and multilayered printed coil board
KR20010114120A (en) 2000-06-21 2001-12-29 안태영 PCB Inductor and Transformer using the PCB Inductor
KR20090062433A (en) * 2007-12-13 2009-06-17 주식회사 웰드라인 Compacted plannar transformer
JP2017158095A (en) * 2016-03-03 2017-09-07 株式会社東芝 Filter device and inverter device
JP2019146359A (en) * 2018-02-21 2019-08-29 新電元工業株式会社 Switching power supply device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869935A (en) * 1994-06-21 1996-03-12 Sumitomo Special Metals Co Ltd Manufacture of multilayered printed coil board, printed coil board, and multilayered printed coil board
KR20010114120A (en) 2000-06-21 2001-12-29 안태영 PCB Inductor and Transformer using the PCB Inductor
KR20090062433A (en) * 2007-12-13 2009-06-17 주식회사 웰드라인 Compacted plannar transformer
JP2017158095A (en) * 2016-03-03 2017-09-07 株式会社東芝 Filter device and inverter device
JP2019146359A (en) * 2018-02-21 2019-08-29 新電元工業株式会社 Switching power supply device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707430A (en) * 2021-09-03 2021-11-26 捷蒽迪电子科技(上海)有限公司 PCB winding device and power module
CN113707430B (en) * 2021-09-03 2024-01-26 捷蒽迪电子科技(上海)有限公司 PCB winding device and power module

Similar Documents

Publication Publication Date Title
US7221251B2 (en) Air core inductive element on printed circuit board for use in switching power conversion circuitries
US7554430B2 (en) Vertical winding structures for planar magnetic switched-mode power converters
CN101241795B (en) Inductor devices
US8272902B2 (en) Communications connector with multi-stage compensation
US7342477B2 (en) Inductor
US20020057171A1 (en) Apparatus and method for pcb winding planar magnetic devices
CN109860146B (en) High-density three-dimensional integrated spiral inductor based on through silicon via interconnection
US11496064B2 (en) Resonant converter and manufacturing method of transformer thereof
CN1206808C (en) Array hoise-reducing filter
US20190260343A1 (en) Lc filter
US8378775B2 (en) Planar transformer with boards
JP6642742B2 (en) Common mode choke coils, module components and electronic equipment
US8198965B2 (en) Grounding of magnetic cores
KR102192930B1 (en) Planar inductor and planar transformer with uniform parasitic capacitance
CN113890361A (en) Power supply module
US9553509B2 (en) Multichannel DC-DC converter
KR20200072606A (en) Planar transformer
EP4012733A2 (en) Symmetric split transformer for emi reduction
US11631523B2 (en) Symmetric split planar transformer
JP2006186620A (en) Line filter
JP2004534474A (en) Inductive and capacitive electronic components
EP1003183B1 (en) Mains filter
CN117012503A (en) Electromagnetic interference filtering system
CN114284237A (en) Metal wiring layer structure with power management function and preparation method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant