JP6478434B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP6478434B2
JP6478434B2 JP2017551422A JP2017551422A JP6478434B2 JP 6478434 B2 JP6478434 B2 JP 6478434B2 JP 2017551422 A JP2017551422 A JP 2017551422A JP 2017551422 A JP2017551422 A JP 2017551422A JP 6478434 B2 JP6478434 B2 JP 6478434B2
Authority
JP
Japan
Prior art keywords
layer
insulating plate
printed wiring
insulating
conductive coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017551422A
Other languages
Japanese (ja)
Other versions
JPWO2017085785A1 (en
Inventor
哲也 押方
哲也 押方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2017085785A1 publication Critical patent/JPWO2017085785A1/en
Application granted granted Critical
Publication of JP6478434B2 publication Critical patent/JP6478434B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F30/00Fixed transformers not covered by group H01F19/00
    • H01F30/06Fixed transformers not covered by group H01F19/00 characterised by the structure
    • H01F30/10Single-phase transformers

Description

本発明は、鉄心(ヨーク)に対して複数の巻線(コイル)を積層してなる積層トランス(積層変圧器)を用いたLLC共振コンバータ等のスイッチング電源装置に関するものである。   The present invention relates to a switching power supply device such as an LLC resonant converter using a laminated transformer (laminated transformer) in which a plurality of windings (coils) are laminated on an iron core (yoke).

従来、例えば、特許文献1には、積層トランスの技術が記載されている。積層トランスは、コイル状の導体パターンからなる1次巻線が形成された印刷配線板と、コイル状の導体パターンからなる2次巻線が形成された印刷配線板と、が複数、積層され、その複数の印刷配線板を貫通して鉄心が挿入されて構成されている。1次巻線と2次巻線とは、鉄心を介して電磁気結合され、1次巻線に印加された1次電圧により、鉄心内に所定方向の磁束が形成され、2次巻線に2次電圧が誘起される。一般的なトランスは、1次巻線及び2次巻線がコイルボビンに巻装され、そのコイルボビンに鉄心が挿通して構成されている。このような一般的なトランスに対して、積層トランスは、1次巻線と2次巻線との間隔が狭くなるので、電磁気結合が密となり、漏れインダクタンスの値が小さくなる。   Conventionally, for example, Patent Document 1 describes a technique of a laminated transformer. The laminated transformer is formed by laminating a plurality of printed wiring boards on which primary windings made of coiled conductor patterns are formed and printed wiring boards on which secondary windings made of coiled conductor patterns are formed, An iron core is inserted through the plurality of printed wiring boards. The primary winding and the secondary winding are electromagnetically coupled through the iron core, and a magnetic flux in a predetermined direction is formed in the iron core by the primary voltage applied to the primary winding. A secondary voltage is induced. In general transformers, a primary winding and a secondary winding are wound around a coil bobbin, and an iron core is inserted through the coil bobbin. In contrast to such a general transformer, the interval between the primary winding and the secondary winding is narrow in the laminated transformer, so that the electromagnetic coupling becomes dense and the value of the leakage inductance becomes small.

そのため、例えば、LLC共振コンバータに積層トランスを用いた場合、スイッチング素子のソフトスイッチング(即ち、零電流状態又は零電圧状態でのスイッチング)を実現することが困難となり、スイッチング損失が増大し、電力変換効率が低下する。更に、積層トランスは、漏れインダクタンスの値が小さいので、これを補うために、新たにチョークコイル(リアクトル)を付加しなければならず、部品点数の増加によって、LLC共振コンバータが大型化する。   Therefore, for example, when a laminated transformer is used for an LLC resonant converter, it becomes difficult to realize soft switching of the switching element (that is, switching in a zero current state or a zero voltage state), increasing a switching loss, and power conversion. Efficiency is reduced. Furthermore, since the value of the leakage inductance is small in the multilayer transformer, a new choke coil (reactor) must be added to compensate for this, and the LLC resonant converter becomes larger due to an increase in the number of parts.

このような不都合を解決するために、特許文献1の積層トランスでは、1次巻線と2次巻線との間隔を拡げて、漏れ磁束を増加させることにより、漏れインダクタンスの値を大きくする工夫をしている。   In order to solve such inconvenience, in the laminated transformer of Patent Document 1, a device for increasing the value of the leakage inductance by increasing the leakage magnetic flux by increasing the interval between the primary winding and the secondary winding. I am doing.

特開2009−289879号公報JP 2009-289879 A

従来の積層トランスは、1次巻線及び2次巻線間を密結合できるため、交流抵抗を低く抑えられる利点がある。しかし、従来の積層トランスを、LLC共振回路のような2次側にチョークコイルを持たないLLC共振コンバータに用いた場合、積層トランスの1次巻線及び2次巻線間容量を抜けて流れる電流により、大きな損失(以下「容量損」という。)が発生する。この容量損は、特に、積層トランスの1次巻線及び2次巻線の巻数比が大きいときに顕著となり、高効率化の妨げになるという課題があるが、このような課題について、特許文献1には何ら開示されていないばかりか、その解決策も示唆されていない。   Since the conventional laminated transformer can be tightly coupled between the primary winding and the secondary winding, there is an advantage that the AC resistance can be suppressed low. However, when the conventional multilayer transformer is used in an LLC resonant converter that does not have a choke coil on the secondary side such as an LLC resonant circuit, the current flowing through the capacitance between the primary winding and the secondary winding of the multilayer transformer As a result, a large loss (hereinafter referred to as “capacity loss”) occurs. This capacity loss becomes prominent especially when the turn ratio of the primary winding and the secondary winding of the laminated transformer is large, and there is a problem that the high efficiency is hindered. No. 1 does not disclose anything, nor suggests a solution.

本発明のスイッチング電源装置は、直流電圧をスイッチングして交流電圧に変換するスイッチング回路と、前記スイッチング回路の出力電圧により共振する共振回路と、前記共振回路の出力電圧が与えられる積層トランスと、前記積層トランスから出力される交流電圧を整流する整流回路と、を備えている。   The switching power supply device of the present invention includes a switching circuit that switches a DC voltage to convert it to an AC voltage, a resonance circuit that resonates with an output voltage of the switching circuit, a laminated transformer that is provided with an output voltage of the resonance circuit, And a rectifier circuit that rectifies the AC voltage output from the laminated transformer.

そして、前記積層トランスは、複数の第1導電コイル層を有し、前記共振回路の出力電圧が与えられる1次巻線と、複数の第2導電コイル層を有し、前記交流電圧を出力する2次巻線と、を備え、前記複数の第1導電コイル層と前記複数の第2導電コイル層とが絶縁層を介して積層され、前記1次巻線と前記2次巻線とが、鉄心を介して電磁気的に結合され、前記1次巻線と前記2次巻線との間の巻線間容量を介して流れる循環電流による電位変動の大きな前記第1導電コイル層及び前記第2導電コイル層間が、電磁気的な疎結合になるような層構成になっていることを特徴とする。 The laminated transformer includes a plurality of first conductive coil layers, a primary winding to which an output voltage of the resonance circuit is applied, and a plurality of second conductive coil layers, and outputs the AC voltage. A secondary winding, wherein the plurality of first conductive coil layers and the plurality of second conductive coil layers are laminated via an insulating layer, and the primary winding and the secondary winding are: The first conductive coil layer and the second conductive layer that are electromagnetically coupled through an iron core and have a large potential fluctuation due to a circulating current flowing through the interwinding capacitance between the primary winding and the secondary winding . between the conductive coil layer, characterized in that it has a layer structure such that electromagnetic loosely coupled.

本発明のスイッチング電源装置によれば、積層トランスにおいて、1次巻線及び2次巻線間容量を抜けて流れる電流により生じる容量損と、負荷電流による1次巻線及び2次巻線の抵抗損である銅損と、を有する、積層トランスの全体の損失が最小となるので、簡単且つ容易に、スイッチング電源装置を高効率化できる。   According to the switching power supply device of the present invention, in the laminated transformer, the capacitance loss caused by the current flowing through the capacitance between the primary winding and the secondary winding, and the resistance of the primary winding and the secondary winding due to the load current. Since the total loss of the laminated transformer having the copper loss, which is a loss, is minimized, the switching power supply device can be easily and easily made highly efficient.

図1は本発明の実施例1におけるスイッチング電源装置1を示す回路図である。FIG. 1 is a circuit diagram showing a switching power supply device 1 in Embodiment 1 of the present invention. 図2Aは図1中の積層トランス30の図記号を示す図である。FIG. 2A is a diagram showing a symbol of the laminated transformer 30 in FIG. 図2Bは図2Aの積層トランス30を示す概略の縦断面図である。2B is a schematic longitudinal sectional view showing the laminated transformer 30 of FIG. 2A. 図2Cは図2B中の第1印刷配線板31.1の外観を示す概略の斜視図である。FIG. 2C is a schematic perspective view showing an appearance of the first printed wiring board 31.1 in FIG. 2B. 図2Dは図2B中の第2印刷配線板32.1の外観を示す概略の斜視図である。2D is a schematic perspective view showing an appearance of the second printed wiring board 32.1 in FIG. 2B. 図2Dは図2B中の第2印刷配線板33.1の外観を示す概略の斜視図である。FIG. 2D is a schematic perspective view showing the appearance of the second printed wiring board 33.1 in FIG. 2B. 図3Aは密結合DCSの層構成例を示す断面図である。FIG. 3A is a cross-sectional view showing a layer configuration example of a tightly coupled DCS. 図3Bは片側から疎結合SCSの層構成例を示す断面図である。FIG. 3B is a cross-sectional view showing a layer configuration example of loosely coupled SCS from one side. 図3Cは片側から疎結合SCSの層構成例を示す断面図である。FIG. 3C is a cross-sectional view showing a layer configuration example of loosely coupled SCS from one side. 図3Dは外側から疎結合SCSの構成例を示す断面図である。FIG. 3D is a cross-sectional view showing a configuration example of the loosely coupled SCS from the outside. 図4は図1中の循環電流ic2及び逆循環電流−ic2を示す波形図である。FIG. 4 is a waveform diagram showing the circulating current ic2 and the reverse circulating current -ic2 in FIG. 図5Aは共振回路20がFET11に接続されている場合のスイッチング電源装置1の等価回路図である。FIG. 5A is an equivalent circuit diagram of the switching power supply device 1 when the resonant circuit 20 is connected to the FET 11. 図5Bは図5A中の電圧波形Vct1,Vct2を示す図である。FIG. 5B is a diagram showing the voltage waveforms Vct1 and Vct2 in FIG. 5A. 図6Aは積層トランス30の層構成に対する損失を示す図である。FIG. 6A is a diagram illustrating a loss with respect to the layer configuration of the laminated transformer 30. 図6Bは絶縁板31c,32c,33cの厚みに対する損失の実験結果を示す図である。FIG. 6B is a diagram showing experimental results of loss with respect to the thickness of the insulating plates 31c, 32c, and 33c. 図6Cは絶縁板31c,32c,33cの比誘電率εrに対する損失の実験結果を示す図である。FIG. 6C is a diagram showing experimental results of loss with respect to the relative dielectric constant εr of the insulating plates 31c, 32c, and 33c. 図7Aは本発明の実施例2におけるスイッチング電源装置1Aを示す等価回路図である。FIG. 7A is an equivalent circuit diagram showing a switching power supply apparatus 1A according to the second embodiment of the present invention. 図7Bは図7A中の電圧波形Vct1,Vct2を示す図である。FIG. 7B is a diagram showing the voltage waveforms Vct1 and Vct2 in FIG. 7A. 図8Aは本発明の実施例3におけるスイッチング電源装置1Bを示す等価回路図である。FIG. 8A is an equivalent circuit diagram showing the switching power supply device 1B according to the third embodiment of the present invention. 図8Bは図8A中の電圧波形Vct1,Vct2を示す図である。FIG. 8B is a diagram showing the voltage waveforms Vct1 and Vct2 in FIG. 8A.

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。   Modes for carrying out the present invention will become apparent from the following description of the preferred embodiments when read in light of the accompanying drawings. However, the drawings are only for explanation and do not limit the scope of the present invention.

(実施例1の構成)
図1は、本発明の実施例1における積層トランスを有するスイッチング電源装置1を示す概略の回路図である。
(Configuration of Example 1)
FIG. 1 is a schematic circuit diagram showing a switching power supply device 1 having a laminated transformer in Embodiment 1 of the present invention.

スイッチング電源装置1は、例えば、電流共振型コンバータであるLLC共振コンバータであり、正側入力端子2a及び負側入力端子2bを有している。正側入力端子2a及び負側入力端子2b間には、太陽電池等の直流電源3とこの内部の抵抗4とが、直列に接続され、その入力端子2a,2b間に、直流の入力電圧Vin(例えば、400V)が入力される。入力端子2bは、抵抗5を介してグランドGNDに接続されている。入力端子2a,2bには、平滑用の入力コンデンサ6を介して、スイッチング回路10が接続されている。   The switching power supply device 1 is, for example, an LLC resonant converter that is a current resonant converter, and includes a positive side input terminal 2a and a negative side input terminal 2b. A DC power source 3 such as a solar cell and an internal resistor 4 are connected in series between the positive input terminal 2a and the negative input terminal 2b, and a DC input voltage Vin is connected between the input terminals 2a and 2b. (For example, 400V) is input. The input terminal 2b is connected to the ground GND through the resistor 5. A switching circuit 10 is connected to the input terminals 2a and 2b via a smoothing input capacitor 6.

スイッチング回路10は、正側入力端子2aに接続された接続点N1と、負側入力端子2bに接続された接続点N2と、の間に、2つのスイッチング素子(例えば、電界効果トランジスタ、以下「FET」という。)11,12が直列に接続されたハーフブリッジ構成になっている。2つのFET11,12は、スイッチング信号S1,S2により相補的にオン/オフ動作して、直流の入力電圧Vinを交流電圧に変換する機能を有している。FET11のソース・ドレイン間には、ボディダイオード11aが逆並列に接続されると共に、寄生抵抗11b及び寄生容量11cの直列回路が並列に接続されている。同様に、FET12のソース・ドレイン間にも、ボディダイオード12aが逆並列に接続されると共に、寄生抵抗12b及び寄生容量12cの直列回路が並列に接続されている。   The switching circuit 10 includes two switching elements (for example, field effect transistors, hereinafter referred to as “field effect transistors”) between a connection point N1 connected to the positive input terminal 2a and a connection point N2 connected to the negative input terminal 2b. FET ”) 11 and 12 are in a half-bridge configuration connected in series. The two FETs 11 and 12 have a function of performing on / off operations complementarily by the switching signals S1 and S2 and converting the DC input voltage Vin into an AC voltage. Between the source and drain of the FET 11, a body diode 11a is connected in antiparallel, and a series circuit of a parasitic resistance 11b and a parasitic capacitance 11c is connected in parallel. Similarly, a body diode 12a is connected in antiparallel between the source and drain of the FET 12, and a series circuit of a parasitic resistor 12b and a parasitic capacitor 12c is connected in parallel.

入力端子2a側の接続点N1と2つのFET11,12の接続点N3とには、共振回路20が接続されている。共振回路20は、共振コンデンサ21、共振インダクタ22、積層トランス30の励磁インダクタ23、及び積層トランス30の内部の抵抗24を有し、これらの共振コンデンサ21、共振インダクタ22、励磁インダクタ23、及び抵抗24が、接続点N1と接続点N3との間に直列に接続されている。   A resonance circuit 20 is connected to a connection point N1 on the input terminal 2a side and a connection point N3 of the two FETs 11 and 12. The resonance circuit 20 includes a resonance capacitor 21, a resonance inductor 22, an excitation inductor 23 of the multilayer transformer 30, and a resistor 24 inside the multilayer transformer 30, and these resonance capacitor 21, resonance inductor 22, excitation inductor 23, and resistor 24 is connected in series between the connection point N1 and the connection point N3.

共振コンデンサ21及び励磁インダクタ23の接続点N4と、共振インダクタ22及び抵抗24の接続点N5と、には、漏れインダクタ25、積層トランス30の1次巻線31、及びこの1次巻線31の内部の抵抗26が、直列に接続されている。   A connection point N4 between the resonance capacitor 21 and the exciting inductor 23 and a connection point N5 between the resonance inductor 22 and the resistor 24 include the leakage inductor 25, the primary winding 31 of the multilayer transformer 30, and the primary winding 31. An internal resistor 26 is connected in series.

積層トランス30は、1つの1次巻線31と2つの2次巻線32,33とを有し、これらの1次巻線31と2次巻線32,33とが、鉄心34を介して、電磁気的に結合されている。2次巻線32の巻き始め側には、この2次巻線32の内部の抵抗41、漏れインダクタ42、及び接続点N6が直列に接続されている。2次巻線33の巻き終わり側には、この2次巻線33の内部の抵抗43、漏れインダクタ44、及び接続点N7が直列に接続されている。更に、2つの2次巻線32,33間のセンタタップTPには、このセンタタップTP側の内部の抵抗45を介して、接続点N8が接続されている。   The laminated transformer 30 has one primary winding 31 and two secondary windings 32, 33, and these primary winding 31 and secondary windings 32, 33 are connected via an iron core 34. Are electromagnetically coupled. On the winding start side of the secondary winding 32, a resistor 41, a leakage inductor 42, and a connection point N6 inside the secondary winding 32 are connected in series. On the winding end side of the secondary winding 33, a resistor 43, a leakage inductor 44, and a connection point N7 inside the secondary winding 33 are connected in series. Further, a connection point N8 is connected to the center tap TP between the two secondary windings 32 and 33 via an internal resistor 45 on the center tap TP side.

1次巻線31側の漏れインダクタ25は、2次巻線32,33の漏れインダクタを1次側に換算したものである。2次巻線32,33側の漏れインダクタ42,44は、1次巻線31の漏れインダクタを2次側に換算したものである。1次巻線31の巻き初め側の漏れインダクタ25は、通常のフォワードコンバータ等では、損失の原因になる。しかし、本実施例1のような電流共振型コンバータにおいて、漏れインダクタ25は、共振インダクタ22と直列になって共振要素となるため、損失にはならない。1次巻線31側の共振インダクタ22は、1次巻線31の漏れインダクタで構成しても良い。   The leakage inductor 25 on the primary winding 31 side is obtained by converting the leakage inductors of the secondary windings 32 and 33 to the primary side. The leakage inductors 42 and 44 on the secondary windings 32 and 33 side are obtained by converting the leakage inductor of the primary winding 31 to the secondary side. The leakage inductor 25 on the winding start side of the primary winding 31 causes a loss in a normal forward converter or the like. However, in the current resonance type converter as in the first embodiment, since the leakage inductor 25 becomes a resonance element in series with the resonance inductor 22, it does not cause a loss. The resonant inductor 22 on the primary winding 31 side may be constituted by a leakage inductor of the primary winding 31.

積層トランス30の1次側の接続点N4と積層トランス30の2次側の接続点N6との間には、積層トランス30の内部の抵抗46と、寄生容量である1次巻線31及び2次巻線32の巻線間容量47と、が直列に接続されている。同様に、積層トランス30の1次側の接続点N5と積層トランス30の2次側の接続点N7との間には、積層トランス30の内部の抵抗48と、寄生容量である1次巻線31及び2次巻線33の巻線間容量49と、が直列に接続されている。   Between the primary-side connection point N4 of the multilayer transformer 30 and the secondary-side connection point N6 of the multilayer transformer 30, there are a resistance 46 inside the multilayer transformer 30 and primary windings 31 and 2 that are parasitic capacitances. The interwinding capacitance 47 of the next winding 32 is connected in series. Similarly, between the primary-side connection point N5 of the multilayer transformer 30 and the secondary-side connection point N7 of the multilayer transformer 30, there are a resistor 48 inside the multilayer transformer 30 and a primary winding that is a parasitic capacitance. 31 and the interwinding capacitance 49 of the secondary winding 33 are connected in series.

接続点N6,N7には、整流回路50が接続されている。整流回路50は、接続点N6,N7上の交流電圧を半波整流する回路であり、2つの整流素子(例えば、FET)51,52により構成されている。2つのFET51,52は、スイッチング信号S3,S4によりそれぞれオン状態となった時に順方向へ電流を流す素子である。FET51のソース・ドレイン間には、ボディダイオード51aが逆並列に接続されると共に、寄生抵抗51b及び寄生容量51cの直列回路が並列に接続されている。同様に、FET52のソース・ドレイン間には、ボディダイオード52aが逆並列に接続されると共に、寄生抵抗52b及び寄生容量52cの直列回路が並列に接続されている。   A rectifier circuit 50 is connected to the connection points N6 and N7. The rectifier circuit 50 is a circuit for half-wave rectifying the AC voltage at the connection points N6 and N7, and is composed of two rectifier elements (for example, FETs) 51 and 52. The two FETs 51 and 52 are elements that allow a current to flow in the forward direction when turned on by the switching signals S3 and S4, respectively. Between the source and drain of the FET 51, a body diode 51a is connected in antiparallel, and a series circuit of a parasitic resistor 51b and a parasitic capacitor 51c is connected in parallel. Similarly, a body diode 52a is connected in antiparallel between the source and drain of the FET 52, and a series circuit of a parasitic resistance 52b and a parasitic capacitance 52c is connected in parallel.

整流素子としてFET51,52を使用すれば、不要なときに電流を遮断できる利点がある。なお、2つのFET51,52に代えて、2つのダイオードを設けても良い。   The use of the FETs 51 and 52 as the rectifying elements has an advantage that current can be cut off when unnecessary. Instead of the two FETs 51 and 52, two diodes may be provided.

FET51,52の出力側の接続点N9と、センタタップTP側の接続点N8と、の間には、平滑用出力コンデンサ53及び抵抗54の直列回路を介して、正側出力端子55a及び負側出力端子55bが接続されている。出力端子55a,55bから出力される直流の出力電圧Voutは、負荷回路60へ供給される。   Between a connection point N9 on the output side of the FETs 51 and 52 and a connection point N8 on the center tap TP side, a positive output terminal 55a and a negative side are connected via a series circuit of a smoothing output capacitor 53 and a resistor 54. An output terminal 55b is connected. The DC output voltage Vout output from the output terminals 55 a and 55 b is supplied to the load circuit 60.

負荷回路60は、出力端子55a,55b間に接続された負荷抵抗61を有している。出力端子55bは、抵抗62及びコンデンサ63を介して、グランドGNDに接続されている。   The load circuit 60 has a load resistor 61 connected between the output terminals 55a and 55b. The output terminal 55b is connected to the ground GND through the resistor 62 and the capacitor 63.

なお、図1中の一点鎖線矢印は、巻線間容量47,49に流れる循環電流ic1の経路である。又、太い実線矢印は、その循環電流ic1に対応した循環電流ic2の経路である。 Incidentally, one-dot chain line arrow in FIG. 1 is a path of the circulating current ic1 flowing through the winding capacitance 47 and 49. A thick solid line arrow is a path of the circulating current ic2 corresponding to the circulating current ic1.

図2Aは、図1中の積層トランス30の図記号を示す図である。図2Bは、図2Aの積層トランス30を示す概略の縦断面図である。図2Cは、図2B中の第1印刷配線板31.1の外観を示す概略の斜視図である。図2Dは、図2B中の第2印刷配線板32.1の外観を示す概略の斜視図である。更に、図2Eは、図2B中の第2印刷配線板33.1の外観を示す概略の斜視図である。   FIG. 2A is a diagram showing a symbol of the laminated transformer 30 in FIG. 2B is a schematic longitudinal sectional view showing the laminated transformer 30 of FIG. 2A. FIG. 2C is a schematic perspective view showing an appearance of the first printed wiring board 31.1 in FIG. 2B. FIG. 2D is a schematic perspective view showing an appearance of the second printed wiring board 32.1 in FIG. 2B. Further, FIG. 2E is a schematic perspective view showing the appearance of the second printed wiring board 33.1 in FIG. 2B.

積層トランス30の1次巻線31は、巻き始め31a及び巻き終わり31bを有している。2つの2次巻線32,33のうち、2次巻線32は、巻き始め32a及び巻き終わり32bを有し、更に、2次巻線33も、巻き始め33a及び巻き終わり33bを有している。2次巻線32の巻き終わり32bと2次巻線33の巻き始め33aとは、センタタップTPを介して相互に接続されている。   The primary winding 31 of the laminated transformer 30 has a winding start 31a and a winding end 31b. Of the two secondary windings 32 and 33, the secondary winding 32 has a winding start 32a and a winding end 32b, and the secondary winding 33 also has a winding start 33a and a winding end 33b. Yes. The winding end 32b of the secondary winding 32 and the winding start 33a of the secondary winding 33 are connected to each other via a center tap TP.

積層トランス30の1つの1次巻線31と2つの2次巻線32,33との間には、寄生容量である巻線間容量47,49がそれぞれ接続されている。積層トランス30は、例えば、EI形の鉄心34と、複数(例えば、8層)の第1印刷配線板31.1−31.8により構成される1つの1次巻線31と、複数(例えば、16層)の第2印刷配線板32.1−32.8,33.1−33.8により構成される2つの2次巻線32,33と、を有し、それらの複数の第1印刷配線板31.1−31.8及び複数の第2印刷配線板32.1−32.8,33.1−33.8が、EI形の鉄心34に支持されて積層されている。   Between one primary winding 31 and two secondary windings 32 and 33 of the multilayer transformer 30, interwinding capacitances 47 and 49, which are parasitic capacitances, are connected, respectively. The laminated transformer 30 includes, for example, an EI type iron core 34, a single primary winding 31 composed of a plurality of (for example, eight layers) first printed wiring boards 31.1-31.8, and a plurality of (for example, 16 layers) of the second printed wiring boards 32.1-32.8, 33.1-33.8, and two secondary windings 32, 33, and a plurality of the first windings. A printed wiring board 31.1-31.8 and a plurality of second printed wiring boards 32.1-32.8, 33.1-33.8 are supported and stacked on an EI iron core 34.

なお、1次巻線31を構成する複数の第1印刷配線板31.1−31.8、2次巻線32を構成する複数の第2印刷板配線32.1−32.8、及び2次巻線33を構成する複数の第2印刷配線板33.1−33.8は、それぞれ8層だけ設けられているが、積層トランス30の容量等に応じて、その層数が任意に選定される。   A plurality of first printed wiring boards 31.1-31.8 constituting the primary winding 31 and a plurality of second printed board wirings 32.1-32.8 constituting the secondary winding 32, and 2 Each of the plurality of second printed wiring boards 33.1 to 33.8 constituting the next winding 33 is provided with only eight layers, but the number of layers is arbitrarily selected according to the capacity of the laminated transformer 30 and the like. Is done.

EI形の鉄心34は、3つの鉄心脚34a1,34a2,34a3を有するE形鉄心34aと、I形鉄心34bと、を有している。3つの鉄心脚34a1,34a2,34a3の頂部には、I形鉄心34bが固定されている。   The EI type iron core 34 has an E type iron core 34a having three iron core legs 34a1, 34a2, and 34a3, and an I type iron core 34b. An I-shaped iron core 34b is fixed to the tops of the three iron core legs 34a1, 34a2, and 34a3.

1次巻線31を構成している複数の第1印刷配線板31.1−31.8は、同一の構造である。例えば、第1印刷配線板31.1は、絶縁層を有する第1絶縁板31cを備え、この第1絶縁板31cの中央に、鉄心脚34a2を挿入するための鉄心脚挿入孔31dが形成されている。第1絶縁板31c上において、中央の鉄心脚挿入孔31dの周囲には、1回巻きされた第1導電コイル層31eが形成されている。なお、第1導電コイル層31eは、2回巻き等であっても良い。積層された8層の第1導電コイル層31eは、巻き始め31a側及び巻き終わり31b側に形成されたスルーホールを介して、直列に接続されている。   The plurality of first printed wiring boards 31.1-31.8 constituting the primary winding 31 have the same structure. For example, the first printed wiring board 31.1 includes a first insulating plate 31c having an insulating layer, and an iron core leg insertion hole 31d for inserting the iron core leg 34a2 is formed at the center of the first insulating plate 31c. ing. On the first insulating plate 31c, a first conductive coil layer 31e wound once is formed around the central core leg insertion hole 31d. The first conductive coil layer 31e may be wound twice or the like. The eight first conductive coil layers 31e that are stacked are connected in series via through holes formed on the winding start 31a side and the winding end 31b side.

2次巻線32を構成している複数の第2印刷配線板32.1−32.8は、同一の構造である。例えば、第2印刷配線板32.1は、絶縁層を有する第2絶縁板32cを備え、この第2絶縁板32cの中央に、鉄心脚34a2を挿入するための鉄心脚挿入孔32dが形成されている。第2絶縁板32c上において、中央の鉄心脚挿入孔32dの周囲には、1回巻きされた第2導電コイル層32eが形成されている。なお、第2導電コイル層32eは、2回巻き等であっても良い。   The plurality of second printed wiring boards 32.1-32.8 constituting the secondary winding 32 have the same structure. For example, the second printed wiring board 32.1 includes a second insulating plate 32c having an insulating layer, and an iron core leg insertion hole 32d for inserting the iron core leg 34a2 is formed in the center of the second insulating plate 32c. ing. On the second insulating plate 32c, a second conductive coil layer 32e wound once is formed around the central core leg insertion hole 32d. The second conductive coil layer 32e may be wound twice.

同様に、2次巻線33を構成している複数の第2印刷配線板33.1−33.8は、同一の構造である。例えば、第2印刷配線板33.1は、絶縁層を有する第2絶縁板33cを備え、この第2絶縁板33cの中央に、鉄心脚34a2を挿入するための鉄心脚挿入孔33dが形成されている。第2絶縁板33c上において、中央の鉄心脚挿入孔33dの周囲には、1回巻きされた第2導電コイル層33eが形成されている。なお、第2導電コイル層33eは、2回巻き等であっても良い。   Similarly, the plurality of second printed wiring boards 33.1 to 33.8 constituting the secondary winding 33 have the same structure. For example, the second printed wiring board 33.1 includes a second insulating plate 33c having an insulating layer, and a core leg insertion hole 33d for inserting the core leg 34a2 is formed at the center of the second insulating plate 33c. ing. On the second insulating plate 33c, a second conductive coil layer 33e wound once is formed around the central core leg insertion hole 33d. The second conductive coil layer 33e may be wound twice.

2つの第2導電コイル層32e,33eは、巻き始め32a,33a側及び巻き終わり32b,33b側に形成されたスルーホールを介して、並列に接続され、2層1組になっている。積層された2層8組の第2導電コイル層32e,33eは、スルーホールを介して、直列に接続されている。   The two second conductive coil layers 32e and 33e are connected in parallel through through-holes formed on the winding start 32a and 33a side and the winding end 32b and 33b side to form a set of two layers. The two sets of the two layers of the second conductive coil layers 32e and 33e that are stacked are connected in series via a through hole.

以下、組になった複数の第2印刷配線板32.1−32.8,33.1−33.8を模式的に表す場合には、符号「32・33.1−32・33.8」を付す。   Hereinafter, when a plurality of second printed wiring boards 32.1-32.8, 33.1-33.8 in a set are schematically represented, reference numerals “32, 33.1-32, 33.8” are used. ".

複数の第1印刷配線板31.1−31.8、及び複数の第2印刷配線板32・33.1−32・33.8は、絶縁性の接着剤等で接着されて積層されている。   The plurality of first printed wiring boards 31.1-31.8 and the plurality of second printed wiring boards 32, 33.1-32, 33.8 are bonded and laminated with an insulating adhesive or the like. .

図3A、図3B、図3C、図3Dは、図2B−図2E中の第1印刷配線板31.1−31.8及び第2印刷配線板32・33.1−32・33.8の層構成例を示す断面図である。図3Aは密結合DCSの層構成例、図3B及び図3Cは片側から疎結合SCSの層構成例、更に、図3Dは外側から疎結合SCSの層構成例である。   3A, 3B, 3C, and 3D show the first printed wiring board 31.1-31.8 and the second printed wiring board 32, 33.1-32, and 33.8 in FIGS. 2B to 2E. It is sectional drawing which shows the layer structural example. 3A is a layer configuration example of a tightly coupled DCS, FIGS. 3B and 3C are layer configuration examples of a loosely coupled SCS from one side, and FIG. 3D is a layer configuration example of a loosely coupled SCS from the outside.

図3Aの層構成例では、I形鉄心34bとE形鉄心34aとの間において、上下方向に、第1印刷配線板31.1−31.8と第2印刷配線板32・33.1−32・33.8とが交互に配置されて、第1印刷配線板31.1−31.8と第2印刷配線板32・33.1−32・33.8との電磁気的な結合が、密結合DCSの状態になっている。   In the layer configuration example of FIG. 3A, the first printed wiring board 31.1-31.8 and the second printed wiring board 32 / 33.1 are vertically arranged between the I-shaped iron core 34b and the E-shaped iron core 34a. 32, 33.8 are alternately arranged, and the electromagnetic coupling between the first printed wiring board 31.1-31.8 and the second printed wiring board 32, 33.1-32, 33.8 It is in a tightly coupled DCS state.

図3Bの層構成例では、I形鉄心34bとE形鉄心34aとの間において、E形鉄心34a寄りの片側から、3つの第1印刷配線板31.6−31.8と3つの第2印刷配線板32・33.6−32・33.8とが、疎結合SCSの状態になっている。それ以外の5つの第1印刷配線板31.1−31.5と5つの第2印刷配線板32・33.1−32・33.5とは、密結合DCSの状態になっている。   In the layer configuration example of FIG. 3B, between the I-shaped iron core 34b and the E-shaped iron core 34a, three first printed wiring boards 31.6-31.8 and three second printed wiring boards from one side near the E-shaped iron core 34a. The printed wiring boards 32, 33.6-32, and 33.8 are in a loosely coupled SCS state. The other five first printed wiring boards 31.1-31.5 and the five second printed wiring boards 32, 33.1-32, 33.5 are in a tightly coupled DCS state.

図3Cの層構成例では、I形鉄心34bとE形鉄心34aとの間において、I形鉄心34b寄りの片側から、3つの第1印刷配線板31.1−31.3と3つの第2印刷配線板32・33.1−32・33.3とが、疎結合SCSの状態になっている。それ以外の5つの第1印刷配線板31.4−31.8と5つの第2印刷配線板32・33.4−32・33.8とは、密結合DCSの状態になっている。   In the layer configuration example of FIG. 3C, three first printed wiring boards 31.1-31.3 and three second ones are formed between the I-shaped core 34b and the E-shaped core 34a from one side near the I-shaped core 34b. The printed wiring boards 32, 33.1-32, and 33.3 are in a loosely coupled SCS state. The other five first printed wiring boards 31.4-31.8 and the five second printed wiring boards 32, 33.4-32, 33.8 are in a tightly coupled DCS state.

図3Dの層構成例では、I形鉄心34bとE形鉄心34aとの間の中心付近から外側において、3つの印刷配線板31.1−31.3と3つの第2印刷配線板32・33.1−32・33.3との電磁気的な結合が、疎結合SCSの状態になっており、更に、3つの印刷配線板31.6−31.8と3つの第2印刷配線板32・33.6−32・33.8とが、疎結合SCSの状態になっている。中心付近の2つの第1印刷配線板31.4,31.5と2つの第2印刷配線板32・33.4,32・33.5とは、密結合DCSの状態になっている。   In the layer configuration example of FIG. 3D, three printed wiring boards 31.1-31.3 and three second printed wiring boards 32 and 33 are located outside from the vicinity of the center between the I-shaped iron core 34b and the E-shaped iron core 34a. The electromagnetic coupling with 1-32 / 33.3 is in a loosely coupled SCS state, and three printed wiring boards 31.6-31.8 and three second printed wiring boards 32. 33.6-32 and 33.8 are in a loosely coupled SCS state. The two first printed wiring boards 31.4 and 31.5 near the center and the two second printed wiring boards 32 · 33.4, 32 · 33.5 are in a tightly coupled DCS state.

本実施例1の図1のスイッチング電源装置1では、図3Bの層構成を有する積層トランス30が採用されている。   In the switching power supply device 1 of FIG. 1 of the first embodiment, the laminated transformer 30 having the layer configuration of FIG. 3B is employed.

(実施例1の動作等)
本実施例1におけるスイッチング電源装置1の全体の動作(I)、積層トランス30における1次側の回路構成例(II)、積層トランス30における最適な層構成の決定(III)、及び、疎結合SCSの形成例(IV)について、以下、説明する。
(Operation of Example 1)
Overall operation (I) of the switching power supply device 1 according to the first embodiment, a primary side circuit configuration example (II) in the multilayer transformer 30, determination of an optimum layer configuration in the multilayer transformer 30 (III), and loose coupling The SCS formation example (IV) will be described below.

(I) スイッチング電源装置1の全体の動作
図1及び図2A−図2Eにおいて、図示しない制御回路から出力される4つのスイッチング信号S1−S4により、スイッチング回路10内の2つのFET11,12と整流回路50内の2つのFET51,52とが、オン/オフ動作する。スイッチング回路10内の2つのFET11及びFET12は、相補的にオン/オフ動作し、2つのFET11,12が同時にオン状態になって貫通電流が流れないように、2つのFET11,12のオン/オフ切り替え時に、2つのFET11,12が同時にオフ状態になる短時間のデッドタイムが設けられている。そのデッドタイムの期間内において、2つのFET11,12がソフトスイッチング(即ち、零電圧スイッチング(ZVS)又は零電流スイッチング(ZCS))を行い、スイッチング損失とノイズ発生を少なくして、高効率が図られている。
(I) Overall Operation of Switching Power Supply Device 1 In FIGS. 1 and 2A-2E, two FETs 11 and 12 in the switching circuit 10 are rectified by four switching signals S1-S4 output from a control circuit (not shown). The two FETs 51 and 52 in the circuit 50 are turned on / off. The two FETs 11 and 12 in the switching circuit 10 are turned on and off in a complementary manner, and the two FETs 11 and 12 are turned on / off so that the two FETs 11 and 12 are turned on simultaneously and no through current flows. At the time of switching, a short dead time is provided in which the two FETs 11 and 12 are simultaneously turned off. Within the dead time period, the two FETs 11 and 12 perform soft switching (that is, zero voltage switching (ZVS) or zero current switching (ZCS)) to reduce switching loss and noise generation, thereby achieving high efficiency. It has been.

整流回路50内のFET51は、スイッチング回路10内のFET11に同期してオン/オフ動作し、更に、整流回路50内のFET52も、スイッチング回路10内のFET12に同期してオン/オフ動作するようになっている。   The FET 51 in the rectifier circuit 50 is turned on / off in synchronization with the FET 11 in the switching circuit 10, and the FET 52 in the rectifier circuit 50 is also turned on / off in synchronization with the FET 12 in the switching circuit 10. It has become.

例えば、FET11,51がオフ状態、FET12,52がオン状態になると、直流電源3から抵抗4を介して入力端子2aへ供給される直流の入力電圧Vinが、入力コンデンサ6で平滑される。平滑された電源電流は、接続点N1を介して、共振回路20へ入力され、共振コンデンサ21、接続点N4、励磁インダクタ23、及び抵抗24の経路で接続点N5へ分流すると共に、漏れインダクタ25、積層トランス30の1次巻線31、及び抵抗26の経路で接続点N5へ分流する。分流した2つの電流は、接続点N5で合流された後、共振インダクタ22及び接続点N3の経路で共振電流が流れる。接続点N3の共振電流は、オン状態のFET12を通して、入力端子2bへ流れる。   For example, when the FETs 11 and 51 are turned off and the FETs 12 and 52 are turned on, the DC input voltage Vin supplied from the DC power supply 3 to the input terminal 2 a via the resistor 4 is smoothed by the input capacitor 6. The smoothed power supply current is input to the resonance circuit 20 through the connection point N1, and is shunted to the connection point N5 through the path of the resonance capacitor 21, the connection point N4, the exciting inductor 23, and the resistor 24, and the leakage inductor 25. Then, the current is shunted to the connection point N5 through the path of the primary winding 31 of the laminated transformer 30 and the resistor 26. The two divided currents are merged at the connection point N5, and then a resonance current flows through the path of the resonance inductor 22 and the connection point N3. The resonance current at the connection point N3 flows to the input terminal 2b through the FET 12 in the on state.

積層トランス30の1次巻線31に流れる1次電流i1により、1次巻線31の両端電極間に1次電圧v1が生じる。すると、積層トランス30の2次巻線33に2次電流i2(=1次電流i1×(2次巻き線数n2/1次巻線数n1))が誘起され、その2次巻線33の両端電極間に2次電圧v2(=1次電圧v1×(2次巻線数n2/1次巻線数n1))が発生する。2次巻線33に流れる2次電流i2は、抵抗45、漏れインダクタ44及び抵抗43を通して、整流回路50内のFET52にて整流され、更に、出力コンデンサ53及び抵抗54にて平滑された後、直流の出力電圧Voutが出力端子55a,55bから出力され、負荷回路60へ供給される。   A primary voltage v <b> 1 is generated between both end electrodes of the primary winding 31 by the primary current i <b> 1 flowing through the primary winding 31 of the laminated transformer 30. Then, a secondary current i2 (= primary current i1 × (number of secondary windings n2 / number of primary windings n1)) is induced in the secondary winding 33 of the laminated transformer 30, and the secondary winding 33 A secondary voltage v2 (= primary voltage v1 × (number of secondary windings n2 / number of primary windings n1)) is generated between the electrodes at both ends. The secondary current i2 flowing through the secondary winding 33 is rectified by the FET 52 in the rectifier circuit 50 through the resistor 45, the leakage inductor 44, and the resistor 43, and further smoothed by the output capacitor 53 and the resistor 54. A DC output voltage Vout is output from the output terminals 55 a and 55 b and supplied to the load circuit 60.

次に、FET11,51がオン状態、FET12,52がオフ状態になると、共振回路20内の共振コンデンサ21に蓄積された電荷が、接続点N1、オン状態のFET11、接続点N3、共振インダクタ22、及び接続点N5の経路で流れる。この共振電流は、抵抗24及び励磁インダクタ23へ分流すると共に、抵抗26、積層トランス30の1次巻線31及び漏れインダクタ25へ分流する。分流した2つの電流は、接続点N4で合流された後、共振コンデンサ21へ流れる。   Next, when the FETs 11 and 51 are turned on and the FETs 12 and 52 are turned off, the charges accumulated in the resonance capacitor 21 in the resonance circuit 20 are connected to the connection point N1, the FET 11 in the on state, the connection point N3, and the resonance inductor 22. , And the path of the connection point N5. This resonance current is shunted to the resistor 24 and the exciting inductor 23, and is shunted to the resistor 26, the primary winding 31 of the multilayer transformer 30, and the leakage inductor 25. The two divided currents are merged at the connection point N4 and then flow to the resonance capacitor 21.

積層トランス30の1次巻線31に流れる1次電流i1により、1次巻線31の両端電極間に1次電圧v1が生じる。すると、積層トランス30の2次巻線32に2次電流i2(=1次電流i1×(2次巻き線数n2/1次巻線数n1))が誘起され、その2次巻線32の両端電極間に2次電圧v2(=1次電圧v1×(2次巻線数n2/1次巻線数n1))が発生する。2次巻線32に流れる2次電流i2は、抵抗45、漏れインダクタ42及び抵抗41を通して、整流回路50内のFET51にて整流され、更に、出力コンデンサ53及び抵抗54にて平滑された後、直流の出力電圧Voutが出力端子55a,55bから出力され、負荷回路60へ供給される。   A primary voltage v <b> 1 is generated between both end electrodes of the primary winding 31 by the primary current i <b> 1 flowing through the primary winding 31 of the laminated transformer 30. Then, a secondary current i2 (= primary current i1 × (number of secondary windings n2 / number of primary windings n1)) is induced in the secondary winding 32 of the laminated transformer 30, and the secondary winding 32 A secondary voltage v2 (= primary voltage v1 × (number of secondary windings n2 / number of primary windings n1)) is generated between the electrodes at both ends. The secondary current i2 flowing through the secondary winding 32 is rectified by the FET 51 in the rectifier circuit 50 through the resistor 45, the leakage inductor 42, and the resistor 41, and further smoothed by the output capacitor 53 and the resistor 54. A DC output voltage Vout is output from the output terminals 55 a and 55 b and supplied to the load circuit 60.

出力電圧Voutを制御する場合、図示しない制御回路は、出力電圧Voutの変動を検出し、その出力電圧Voutが目標値よりも高くなると、スイッチング信号S1,S2の周波数を上げ、出力電圧Voutを下げる。又、図示しない制御回路は、検出した出力電圧Voutが目標値よりも低くなると、スイッチング信号S1,S2の周波数を下げ、出力電圧Voutを上げる。これにより、出力電圧Voutの変動が抑制されて、目標値に維持される、定電圧制御が行われる。   When controlling the output voltage Vout, a control circuit (not shown) detects a change in the output voltage Vout, and when the output voltage Vout becomes higher than the target value, the frequency of the switching signals S1 and S2 is increased and the output voltage Vout is decreased. . Further, when the detected output voltage Vout becomes lower than the target value, the control circuit (not shown) decreases the frequencies of the switching signals S1 and S2 and increases the output voltage Vout. As a result, constant voltage control is performed in which fluctuations in the output voltage Vout are suppressed and maintained at the target value.

図4は、図1中の循環電流ic2及びこの逆循環電流−ic2を示す波形図である。図4において、横軸は時間(t)、縦軸は電流(i)である。   FIG. 4 is a waveform diagram showing the circulating current ic2 and the reverse circulating current -ic2 in FIG. In FIG. 4, the horizontal axis represents time (t) and the vertical axis represents current (i).

図1の回路において、FET11,51がオフ状態、及びFET12,52がオン状態の時には、図1中の一点鎖線矢印で示すような循環電流ic1が流れる。この循環電流ic1は、巻線間容量47、抵抗46、接続点N4、漏れインダクタ25、積層トランス30の1次巻線31、抵抗26、接続点N5、抵抗48、巻線間容量49、接続点N7、漏れインダクタ44、抵抗43、積層トランス30の2次巻線33、センタタップTP、抵抗45、接続点N8、出力コンデンサ53、抵抗54、接続点N9、オフ状態のFET51のボディダイオード51a、接続点N6、及び巻線間容量47の経路で流れる。単位時間当たりの電圧をdv/dtとすると、巻線間容量49の箇所には、dv/dtの大きな電圧が掛かっている。 In the circuit of FIG. 1, when the FETs 11 and 51 are in an off state and the FETs 12 and 52 are in an on state, a circulating current ic1 as shown by a one-dot chain line arrow in FIG. This circulating current ic1 is the interwinding capacitance 47, resistor 46, connection point N4, leakage inductor 25, primary winding 31 of the laminated transformer 30, resistor 26, connection point N5, resistor 48, interwinding capacitance 49, connection. Point N7, leakage inductor 44, resistor 43, secondary winding 33 of laminated transformer 30, center tap TP, resistor 45, node N8, output capacitor 53, resistor 54, node N9, body diode 51a of FET 51 in the off state , And the path of the connection point N6 and the interwinding capacitance 47. Assuming that the voltage per unit time is dv / dt, a large dv / dt voltage is applied to the location of the interwinding capacitance 49.

このような循環電流ic1に対応して、図4に示すような循環電流ic2が流れ、この循環電流ic2中に、振動電流ocが発生する。逆循環電流−ic2は、循環電流ic2と逆方向に流れる電流であり、循環電流ic2と同様に、振動電流ocが発生する。循環電流ic2,−ic2は、積層トランス30の1次巻線31と2次巻線33との巻数比倍の電流であり、2次巻線33、抵抗45、接続点N8、出力コンデンサ53、抵抗54、接続点N9、オン状態のFET52、接続点N7、漏れインダクタ44、抵抗43、及び2次巻線33の経路で流れる。そのため、振動電流ocの発生によって、損失が大きくなる。   Corresponding to the circulating current ic1, a circulating current ic2 as shown in FIG. 4 flows, and an oscillating current oc is generated in the circulating current ic2. The reverse circulation current -ic2 is a current that flows in a direction opposite to the circulation current ic2, and an oscillating current oc is generated in the same manner as the circulation current ic2. The circulating currents ic2 and -ic2 are currents that are times the turns ratio of the primary winding 31 and the secondary winding 33 of the laminated transformer 30, and the secondary winding 33, the resistor 45, the connection point N8, the output capacitor 53, It flows through the path of the resistor 54, the connection point N 9, the FET 52 in the ON state, the connection point N 7, the leakage inductor 44, the resistance 43, and the secondary winding 33. Therefore, the loss increases due to the generation of the oscillating current oc.

(II) 積層トランス30における1次側の回路構成例
図1のスイッチング電源装置1において、積層トランス30を用いた1次側の回路構成を変更し、その積層トランス30の1次巻線31及び2次巻線32,33間に掛かる電圧を調査し、損失について検討を行った。
(II) Example of Primary Side Circuit Configuration in Multilayer Transformer 30 In the switching power supply device 1 of FIG. 1, the primary side circuit configuration using the multilayer transformer 30 is changed, and the primary winding 31 of the multilayer transformer 30 and The voltage applied between the secondary windings 32 and 33 was investigated and the loss was examined.

図5Aは、図1と同様に、共振回路20が上のFET11のソース・ドレイン間に接続されている場合のスイッチング電源装置1を簡略化した等価回路図である。この図5Aにおいて、図1中の要素と共通の要素には共通の符号が付されている。   FIG. 5A is an equivalent circuit diagram that simplifies the switching power supply device 1 when the resonant circuit 20 is connected between the source and drain of the upper FET 11, as in FIG. 1. In FIG. 5A, elements common to the elements in FIG.

図5Aの等価回路では、整流回路50が、2つのダイオード51A,52Aにより等価的に図示されている。図1中の1次巻線31及び2次巻線32間の巻線間容量47に代えて、電圧波形Vct1を測定するための計測器(例えば、オシロスコープ)71が接続されている。更に、図1中の1次巻線31及び2次巻線33間の巻線間容量49に代えて、電圧波形Vct2を測定するための計測器(例えば、オシロスコープ)72が接続されている。   In the equivalent circuit of FIG. 5A, the rectifier circuit 50 is equivalently illustrated by two diodes 51A and 52A. A measuring instrument (for example, an oscilloscope) 71 for measuring the voltage waveform Vct1 is connected instead of the interwinding capacitance 47 between the primary winding 31 and the secondary winding 32 in FIG. Further, a measuring instrument (for example, an oscilloscope) 72 for measuring the voltage waveform Vct2 is connected instead of the interwinding capacitance 49 between the primary winding 31 and the secondary winding 33 in FIG.

図5Bは、図5A中のオシロスコープ71,72で計測した電圧波形Vt1,Vct2を示す図である。この図5Bにおいて、横軸は時間(t)、縦軸は電圧(V)である。   FIG. 5B is a diagram showing voltage waveforms Vt1 and Vct2 measured by the oscilloscopes 71 and 72 in FIG. 5A. In FIG. 5B, the horizontal axis represents time (t) and the vertical axis represents voltage (V).

図5Aに示すように、オシロスコープ71,72を用いて、積層トランス30の1次巻線31及び2次巻線32,33間に掛かる電圧波形Vct1,Vct2を測定したところ、図5Bに示すように、電圧波形Vct2には、dv/dtの大きな電圧Vhが掛かっていることが分かった。この電圧Vhにより、図4に示すような振動電流ocが発生している。   As shown in FIG. 5A, voltage waveforms Vct1 and Vct2 applied between the primary winding 31 and the secondary windings 32 and 33 of the laminated transformer 30 were measured using oscilloscopes 71 and 72, as shown in FIG. 5B. In addition, it was found that a voltage Vh having a large dv / dt was applied to the voltage waveform Vct2. The voltage Vh generates an oscillating current oc as shown in FIG.

そのため、図3A−図3Dに示すように、積層トランス30の層構成を変化させ、疎結合SCSの層位置を変化させる実験を行ったところ、電位変化の大きい電圧波形Vct2側の層を疎結合SCSとした、図3Bに示す「片側から疎結合」の損失が最も小さくなった。これは、電位変化が大きい電圧波形Vct2側の層の巻線間容量49を減らしたことにより、容量損Lcを減らすことができたと考えられる。   For this reason, as shown in FIGS. 3A to 3D, an experiment was performed in which the layer configuration of the laminated transformer 30 was changed and the layer position of the loosely coupled SCS was changed. The loss of “loose coupling from one side” shown in FIG. This is considered that the capacitance loss Lc can be reduced by reducing the inter-winding capacitance 49 of the layer on the voltage waveform Vct2 side where the potential change is large.

(III) 積層トランス30における最適な層構成の決定
積層トランス30の損失は、大きく分けて、負荷に関係なく発生する無負荷損と、負荷電流によって変化する負荷損と、に分けられる。無負荷損は、主として、磁束の通路である鉄心34に発生する鉄損Liであるが、その他に、励磁電流による1次巻線31及び2次巻線32,33の抵抗損や絶縁物の誘電体損が含まれる。負荷損は、主として、負荷電流による1次巻線31及び2次巻線32,33の抵抗損である銅損Lrと、巻線間容量47,49を抜けて流れる電流により発生する容量損Lcと、であると考えられ、その他に、渦電流による漂遊負荷も含まれる。鉄損Li、銅損Lr、及び容量損Lc以外の損失は小さいため、積層トランス30におけるトランス全損失Ltは、鉄損Li、銅損Lr、及び容量損Lcで表すことが望ましい。
(III) Determination of Optimal Layer Configuration in Multilayer Transformer 30 Losses of the multilayer transformer 30 can be broadly divided into a no-load loss that occurs regardless of the load and a load loss that varies depending on the load current. The no-load loss is mainly an iron loss Li generated in the iron core 34 that is a path of magnetic flux, but in addition, the resistance loss of the primary winding 31 and the secondary windings 32 and 33 due to the exciting current and the insulation Dielectric loss is included. The load loss mainly includes a copper loss Lr which is a resistance loss of the primary winding 31 and the secondary windings 32 and 33 due to a load current, and a capacitance loss Lc generated by a current flowing through the interwinding capacitances 47 and 49. In addition, stray loads due to eddy currents are also included. Since losses other than the iron loss Li, the copper loss Lr, and the capacity loss Lc are small, it is desirable that the total transformer loss Lt in the laminated transformer 30 is represented by the iron loss Li, the copper loss Lr, and the capacity loss Lc.

図6Aは、図3B、図3C及び図3Dに示す積層トランス30の層構成に対する損失L(W)(即ち、トランス全損失Lt、鉄損Li、銅損Lr、及び容量損Lc)を示す図である。この図6Aにおいて、横軸は積層トランス30の層構成3B,3C,3D、縦軸は損失L(W)である。   6A is a diagram illustrating a loss L (W) (that is, a transformer total loss Lt, an iron loss Li, a copper loss Lr, and a capacitance loss Lc) with respect to the layer configuration of the multilayer transformer 30 illustrated in FIGS. 3B, 3C, and 3D. It is. In FIG. 6A, the horizontal axis represents the layer configuration 3B, 3C, 3D of the laminated transformer 30, and the vertical axis represents the loss L (W).

図3B及び図3Cに示すように、1次巻線31及び2次巻線32,33間の電位変動の大きな層間を疎結合SCSとすることで、交流抵抗である銅損Lrは若干増加するが、それ以上に寄生容量である巻線間容量47,49の低減効果が大きく、容量損Lcを低減できる。又、電位変動の小さい層間については、容量損Lcが小さいため、密結合DCSとすることで、銅損Lrを最小限にすることが可能になる。以上の組み合わせにおいて、図6Aに示すように、トランス全体損失Ltが最小となる層構成が実現可能になる。   As shown in FIG. 3B and FIG. 3C, the copper loss Lr, which is an AC resistance, slightly increases by using a loosely coupled SCS between layers where the potential variation between the primary winding 31 and the secondary windings 32 and 33 is large. However, the effect of reducing the interwinding capacitances 47 and 49, which are parasitic capacitances, is greater than that, and the capacitance loss Lc can be reduced. Further, since the capacitance loss Lc is small between the layers with small potential fluctuations, the copper loss Lr can be minimized by using the tightly coupled DCS. In the above combination, as shown in FIG. 6A, it is possible to realize a layer configuration in which the overall transformer loss Lt is minimized.

実際のトランス設計に際しては、容量損Lcと銅損Lrのバランスを見ながら最適な層構成にする必要がある。本実施例1の図1に示すスイッチング電源装置1における積層トランス30では、図3Bに示す層構成を採用している。   When designing an actual transformer, it is necessary to make an optimum layer configuration while observing the balance between the capacitance loss Lc and the copper loss Lr. The laminated transformer 30 in the switching power supply device 1 shown in FIG. 1 according to the first embodiment employs the layer configuration shown in FIG. 3B.

(IV) 疎結合SCSの形成例
容量損Lcを減少させるための疎結合SCSは、絶縁層(例えば、印刷配線板31.1−31.8,32・33.1−32・33.8の絶縁板31c,32c,33c)の厚みを厚くしたり、又は、絶縁層(例えば、印刷配線板31.1−31.8,32・33.1−32・33.8の絶縁板31c,32c,33c)の比誘電率εrを低減すること等が考えられる。
(IV) Formation Example of Loosely Coupled SCS Loosely coupled SCS for reducing the capacitance loss Lc is an insulating layer (for example, printed wiring board 31.1-31.8, 32 / 33.1-32 / 33.8). The insulating plates 31c, 32c, 33c) are thickened, or the insulating layers (for example, the insulating plates 31c, 32c of the printed wiring boards 31.1-31.8, 32, 33.1-32, 33.8) are used. , 33c) may be reduced.

図6Bは、絶縁板31c,32c,33cの厚みに対する損失L(W)の実験結果を示す図である。この図6Bにおいて、横軸は容量C(pF)、縦軸は損失L(W)である。横軸において、絶縁板31c,32c,33cの厚みは、矢印の右方向が薄く(Tn)、矢印の左方向が厚い(Tk)。   FIG. 6B is a diagram illustrating an experimental result of the loss L (W) with respect to the thickness of the insulating plates 31c, 32c, and 33c. In FIG. 6B, the horizontal axis represents capacitance C (pF), and the vertical axis represents loss L (W). In the horizontal axis, the thickness of the insulating plates 31c, 32c, and 33c is thin in the right direction of the arrow (Tn) and thick in the left direction of the arrow (Tk).

図6Bに示すように、絶縁板31c,32c,33cを厚くすれば、積層された印刷配線板31.1−31.8,32・33.1−32・33.8における導電コイル層間の距離が大きくなる。これにより、銅損Lrが増加するが、この銅損Lrの増加に比べて、容量損Lcが大きく減少するので、トランス全損失Ltが減少している。従って、矢印の左方向のTkのように、絶縁板31c,32c,33cの厚みを厚くして導電コイル層間の距離を大きくすることにより、容量損Lcを低減することが可能になる。   As shown in FIG. 6B, if the insulating plates 31c, 32c, and 33c are thickened, the distance between the conductive coil layers in the laminated printed wiring boards 31.1-31.8, 32.33.1-32, and 33.8. Becomes larger. As a result, the copper loss Lr is increased, but the capacitance loss Lc is greatly reduced as compared with the increase in the copper loss Lr, so that the total transformer loss Lt is reduced. Accordingly, the capacitance loss Lc can be reduced by increasing the thickness of the insulating plates 31c, 32c, and 33c and increasing the distance between the conductive coil layers as indicated by Tk in the left direction of the arrow.

図6Cは、絶縁板31c,32c,33cの比誘電率εrに対する損失L(W)の実験結果を示す図である。   FIG. 6C is a diagram illustrating an experimental result of the loss L (W) with respect to the relative dielectric constant εr of the insulating plates 31c, 32c, and 33c.

図6Cに示すように、絶縁板31c,32c,33cの比誘電率εrを小さくすると、鉄損Liが増加するが、この鉄損Liの増加に比べて、容量損Lcが大きく減少するので、トランス全損失Ltが減少している。従って、絶縁板31c,32c,33cの比誘電率εrを低減して容量損Lcを低減することが可能になる。   As shown in FIG. 6C, when the relative dielectric constant εr of the insulating plates 31c, 32c, and 33c is decreased, the iron loss Li increases. However, the capacitance loss Lc greatly decreases as compared with the increase in the iron loss Li. The total transformer loss Lt is reduced. Accordingly, it is possible to reduce the dielectric loss εr of the insulating plates 31c, 32c, and 33c and reduce the capacitance loss Lc.

絶縁板31c,32c,33cの比誘電率εrを低減するには、例えば、絶縁板31c,32c,33cを、低誘電率の絶縁材料で形成すれば良い。   In order to reduce the relative dielectric constant εr of the insulating plates 31c, 32c, and 33c, for example, the insulating plates 31c, 32c, and 33c may be formed of an insulating material having a low dielectric constant.

(実施例1の効果)
本実施例1によれば、積層トランス30における1次巻線31と2次巻線32,33との間の電磁気的な疎結合SCSの層位置において、1次巻線31及び2次巻線33間の巻線間容量49が減少し、容量損Lcを減らすことができる。これにより、簡単且つ容易に、積層トランス30を有するスイッチング電源装置1を高効率化できる。
(Effect of Example 1)
According to the first embodiment, the primary winding 31 and the secondary winding at the layer position of the electromagnetically loosely coupled SCS between the primary winding 31 and the secondary windings 32 and 33 in the laminated transformer 30. The inter-winding capacitance 49 between 33 is reduced, and the capacitance loss Lc can be reduced. Thereby, the switching power supply device 1 having the laminated transformer 30 can be made highly efficient simply and easily.

(実施例2の構成・動作等)
図7Aは、本発明の実施例2におけるスイッチング電源装置1Aを示す等価回路図である。図7Aにおいて、実施例1を示す図5A中の要素と共通の要素には共通の符号が付されている。
(Configuration and operation of the second embodiment)
FIG. 7A is an equivalent circuit diagram showing a switching power supply apparatus 1A according to the second embodiment of the present invention. In FIG. 7A, the same code | symbol is attached | subjected to the element which is common in the element in FIG. 5A which shows Example 1. FIG.

この図7Aでは、共振回路20が下のFET12のソース・ドレイン間に接続されている場合のスイッチング電源装置1Aを簡略化した等価回路図が示されている。   FIG. 7A shows an equivalent circuit diagram that simplifies the switching power supply device 1 </ b> A when the resonance circuit 20 is connected between the source and drain of the lower FET 12.

図7Bは、図7A中のオシロスコープ71,72で計測した電圧波形Vct1,Vct2を示す図である。実施例1を示す図5Bと同様に、図7Bにおいて、横軸は時間(t)、縦軸は電圧(V)である。   FIG. 7B is a diagram showing voltage waveforms Vct1 and Vct2 measured by the oscilloscopes 71 and 72 in FIG. 7A. Similar to FIG. 5B showing Example 1, in FIG. 7B, the horizontal axis represents time (t) and the vertical axis represents voltage (V).

図7Aに示すように、1次巻線31及び2次巻線32,33間に掛かる電圧波形Vct1,Vct2を測定したところ、図7Bに示すように、電圧波形Vct1には、dv/dtの大きな電圧Vhが掛かっていることが分かった。この電圧Vhにより、図4に示すような振動電流ocが発生している。   As shown in FIG. 7A, voltage waveforms Vct1 and Vct2 applied between the primary winding 31 and the secondary windings 32 and 33 were measured. As shown in FIG. 7B, the voltage waveform Vct1 has a dv / dt of It was found that a large voltage Vh was applied. The voltage Vh generates an oscillating current oc as shown in FIG.

そのため、図3A−図3Dに示す実験結果から、電位変化の大きい電圧波形Vct1側の層を疎結合SCSとした、図3Cに示す「片側から疎結合」の損失が最も小さくなった。これは、電位変化が大きい電圧波形Vct1側の層の巻線間容量47を減らしたことにより、容量損Lcを減らすことができたと考えられる。   Therefore, from the experimental results shown in FIGS. 3A to 3D, the loss of “loosely coupled from one side” shown in FIG. This is considered that the capacitance loss Lc could be reduced by reducing the inter-winding capacitance 47 of the layer on the voltage waveform Vct1 side where the potential change is large.

(実施例2の効果)
本実施例2によれば、積層トランス30における1次巻線31と2次巻線32,33との間の電磁気的な疎結合SCSの層位置において、1次巻線31及び2次巻線32間の巻線間容量47が減少し、容量損Lcを減らすことができる。これにより、簡単且つ容易に、積層トランス30を有するスイッチング電源装置1Aを高効率化できる。
(Effect of Example 2)
According to the second embodiment, the primary winding 31 and the secondary winding at the layer position of the electromagnetic loosely coupled SCS between the primary winding 31 and the secondary windings 32 and 33 in the laminated transformer 30. The interwinding capacitance 47 between 32 is reduced, and the capacitance loss Lc can be reduced. As a result, the switching power supply device 1A having the laminated transformer 30 can be made highly efficient simply and easily.

(実施例3の構成・動作等)
図8Aは、本発明の実施例3におけるスイッチング電源装置1Bを示す等価回路図である。図8Aにおいて、実施例1及び実施例2を示す図5A及び図7A中の要素と共通の要素には共通の符号が付されている。
(Configuration and operation of Example 3)
FIG. 8A is an equivalent circuit diagram illustrating the switching power supply device 1B according to the third embodiment of the present invention. In FIG. 8A, elements common to the elements in FIGS. 5A and 7A showing the first and second embodiments are denoted by the same reference numerals.

この図8Aでは、スイッチング回路10をフルブリッジ型のスイッチング回路10Aに置き換えた場合のスイッチング電源装置1Bを簡略化した等価回路図が示されている。   FIG. 8A shows an equivalent circuit diagram in which the switching power supply device 1B when the switching circuit 10 is replaced with a full bridge type switching circuit 10A is simplified.

図8Aの等価回路において、フルブリッジ型のスイッチング回路10Aは、4つのFET11,12,13,14により構成されている。又、共振回路20は、2つのFET11,12の接続点ともう2つのFET13,14の接続点との間に接続されている。2つのFET11,14と2つのFET12,13とは、デッドタイムを設けて、相補的にオン/オフ動作する。   In the equivalent circuit of FIG. 8A, the full bridge type switching circuit 10 </ b> A includes four FETs 11, 12, 13, and 14. The resonance circuit 20 is connected between the connection point of the two FETs 11 and 12 and the connection point of the other two FETs 13 and 14. The two FETs 11 and 14 and the two FETs 12 and 13 are complementarily turned on / off with a dead time.

図8Bは、図8A中のオシロスコープ71,72で計測した電圧波形Vct1,Vct2を示す図である。実施例1及び実施例2を示す図5B及び図7Bと同様に、図8Bにおいて、横軸は時間(t)、縦軸は電圧(V)である。   FIG. 8B is a diagram showing voltage waveforms Vct1 and Vct2 measured by the oscilloscopes 71 and 72 in FIG. 8A. Like FIG. 5B and FIG. 7B which show Example 1 and Example 2, in FIG. 8B, a horizontal axis is time (t) and a vertical axis | shaft is a voltage (V).

図8Aに示すように、1次巻線31及び2次巻線32,33間に掛かる電圧波形Vct1,Vct2を測定したところ、図8Bに示すように、2つの電圧波形Vct1,Vct2には、共に、dv/dtの大きな電圧Vh1,Vh2がそれぞれ掛かっていることが分かった。この電圧Vh1,Vh2により、図4に示すような振動電流ocが発生している。   As shown in FIG. 8A, the voltage waveforms Vct1 and Vct2 applied between the primary winding 31 and the secondary windings 32 and 33 were measured. As shown in FIG. 8B, the two voltage waveforms Vct1 and Vct2 In both cases, it was found that voltages Vh1 and Vh2 having large dv / dt were respectively applied. Oscillating current oc as shown in FIG. 4 is generated by these voltages Vh1 and Vh2.

そのため、図3A−図3Dに示す実験結果から、電位変化の大きい電圧波形Vct1,Vct2両側の層を疎結合SCSとした、図3Dに示す「外側から疎結合」の損失が最も小さくなった。これは、電位変化が大きい電圧波形Vct1,Vct2両側の層の巻線間容量47,49を減らしたことにより、容量損Lcを減らすことができたと考えられる。   Therefore, from the experimental results shown in FIGS. 3A to 3D, the loss of “loose coupling from the outside” shown in FIG. 3D is the smallest when layers on both sides of the voltage waveforms Vct1 and Vct2 having large potential changes are loosely coupled SCS. This is considered that the capacitance loss Lc can be reduced by reducing the inter-winding capacitances 47 and 49 in the layers on both sides of the voltage waveforms Vct1 and Vct2 having a large potential change.

図5A、図5B、図7A、図7B及び図8A、図8Bから分かるように、積層トランス30の1次側の回路構成により、1次巻線31及び2次巻線32,33間の電圧波形Vct1,Vct2が異なるため、疎結合SCSとすべき層位置が異なる。   As can be seen from FIGS. 5A, 5B, 7A, 7B, 8A, and 8B, the voltage between the primary winding 31 and the secondary windings 32 and 33 is determined by the circuit configuration on the primary side of the laminated transformer 30. Since the waveforms Vct1 and Vct2 are different, the layer positions to be loosely coupled SCS are different.

(実施例3の効果)
本実施例3によれば、積層トランス30における1次巻線31と2次巻線32,33との間の電磁気的な疎結合SCSの層位置において、1次巻線31及び2次巻線32,33間の巻線間容量47,49が減少し、容量損Lcを減らすことができる。これにより、簡単且つ容易に、積層トランス30を有するスイッチング電源装置1Bを高効率化できる。
(Effect of Example 3)
According to the third embodiment, the primary winding 31 and the secondary winding at the layer position of the electromagnetic loose coupling SCS between the primary winding 31 and the secondary windings 32 and 33 in the laminated transformer 30. The interwinding capacitances 47 and 49 between 32 and 33 are reduced, and the capacitance loss Lc can be reduced. Thereby, the switching power supply device 1B having the laminated transformer 30 can be made highly efficient simply and easily.

(実施例1−3の変形例)
本発明は、上記実施例1−3に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(a)〜(d)のようなものがある。
(Modification of Example 1-3)
The present invention is not limited to Examples 1-3 described above, and various usage forms and modifications are possible. For example, the following forms (a) to (d) are used as the usage form and the modified examples.

(a) 積層トランス30は、図2Aに示した構成に限定されない。実施例では、2つの2次巻線32,33を有しているが、例えば、1つの1次巻線31と1つの2次巻線32とを有する積層トランスであっても、本発明の適用が可能である。   (A) The laminated transformer 30 is not limited to the configuration shown in FIG. 2A. In the embodiment, two secondary windings 32 and 33 are provided. However, for example, even a laminated transformer having one primary winding 31 and one secondary winding 32 may be Applicable.

(b) 積層トランス30は、図2B−図2Eに示した構造に限定されない。実施例の鉄心34では、EI形鉄心を用いているが、EE形、EF形、EER形、ETD形等の他の形状の鉄心を使用しても良い。又、実施例では、疎結合SCSを形成するために、印刷配線板31.1−31.8,32・33.1−32・33.8における絶縁板31c,32c,33cの厚みを厚くしているが、これに限定されない。例えば、積層された各印刷配線板31.1−31.8,32・33.1−32・33.8間に、絶縁層としての絶縁板又は絶縁シートを挿入して、疎結合SCSを形成しても良い。   (B) The laminated transformer 30 is not limited to the structure shown in FIGS. 2B to 2E. In the iron core 34 of the embodiment, an EI type iron core is used, but iron cores of other shapes such as an EE type, an EF type, an EER type, and an ETD type may be used. Further, in the embodiment, in order to form the loosely coupled SCS, the thickness of the insulating plates 31c, 32c, 33c in the printed wiring boards 31.1-31.8, 32, 33.1-32, 33.8 is increased. However, it is not limited to this. For example, a loosely coupled SCS is formed by inserting an insulating plate or insulating sheet as an insulating layer between the stacked printed wiring boards 31.1-31.8, 32, 33.1-32, 33.8. You may do it.

(c) 実施例では、1次巻線31及び2次巻線32,33を印刷配線板31.1−31.8,32・33.1−32・33.8で構成したが、これに限定されない。例えば、印刷配線板31.1−31.8,32・33.1−32・33.8に形成されている導電コイル層31e,32e,33eに代えて、ワイヤによってそれぞれ構成された複数の導電コイル層を所定間隔離して積層し、それらの各導電コイル層間に、絶縁層としての絶縁部材を挿入又は充填して、1次巻線31及び2次巻線32,33を形成しても良い。   (C) In the embodiment, the primary winding 31 and the secondary windings 32 and 33 are configured by the printed wiring boards 31.1-31.8, 32 · 33.1−32 · 33.8. It is not limited. For example, instead of the conductive coil layers 31e, 32e, and 33e formed on the printed wiring boards 31.1-31.8, 32, 33.1-32, and 33.8, a plurality of conductive layers respectively formed by wires. The primary winding 31 and the secondary windings 32 and 33 may be formed by laminating coil layers separated by a predetermined distance and inserting or filling an insulating member as an insulating layer between the conductive coil layers. .

(d) 実施例の積層トランス30を用いたスイッチング電源装置1,1A,1Bは、図1のLLC共振コンバータに限定されない。図1のLLC共振コンバータは、他の回路構成に変更しても良い。又、実施例の積層トランス30は、LLC共振コンバータ以外の他のスイッチング電源装置にも利用が可能である。   (D) The switching power supply devices 1, 1 </ b> A, 1 </ b> B using the laminated transformer 30 of the embodiment are not limited to the LLC resonant converter of FIG. 1. The LLC resonant converter of FIG. 1 may be changed to another circuit configuration. Further, the laminated transformer 30 of the embodiment can be used for other switching power supply devices than the LLC resonant converter.

1,1A,1B スイッチング電源装置
10,10A スイッチング回路
20 共振回路
30 積層トランス
31 1次巻線
32,33 2次巻線
34 鉄心
31.1−31.8 第1印刷配線板
31c 第1絶縁板
31e 第1導電コイル層
32.1−32.8,33.1−33.8,32・33.1−32・33.8 第2印刷配線板
32c,33c 第2絶縁板
32e,33e 第2導電コイル層
47,49 巻線間容量
50 整流回路
60 負荷回路
1, 1A, 1B Switching power supply device 10, 10A Switching circuit 20 Resonant circuit 30 Laminated transformer 31 Primary winding 32, 33 Secondary winding 34 Iron core 31.1-31.8 First printed wiring board 31c First insulating plate 31e First conductive coil layer 32.1-32.8, 33.1-33.8, 32, 33.1-32, 33.8 Second printed wiring board 32c, 33c Second insulating plate 32e, 33e Second Conductive coil layer 47, 49 Capacitance between windings 50 Rectifier circuit 60 Load circuit

Claims (5)

直流電圧をスイッチングして交流電圧に変換するスイッチング回路と、
前記スイッチング回路の出力電圧により共振する共振回路と、
前記共振回路の出力電圧が与えられる積層トランスと、
前記積層トランスから出力される交流電圧を整流する整流回路と、
を備えるスイッチング電源装置であって、
前記積層トランスは、
複数の第1導電コイル層を有し、前記共振回路の出力電圧が与えられる1次巻線と、
複数の第2導電コイル層を有し、前記交流電圧を出力する2次巻線と、
を備え、
前記複数の第1導電コイル層と前記複数の第2導電コイル層とが絶縁層を介して積層され、前記1次巻線と前記2次巻線とが、鉄心を介して電磁気的に結合され、
前記1次巻線と前記2次巻線との間の巻線間容量を介して流れる循環電流による電位変動の大きな前記第1導電コイル層及び前記第2導電コイル層間が、電磁気的な疎結合になるような層構成になっていることを特徴とするスイッチング電源装置。
A switching circuit that switches a DC voltage to an AC voltage;
A resonant circuit that resonates with an output voltage of the switching circuit;
A laminated transformer to which an output voltage of the resonant circuit is applied;
A rectifier circuit for rectifying the AC voltage output from the laminated transformer;
A switching power supply device comprising:
The laminated transformer is
A primary winding having a plurality of first conductive coil layers to which an output voltage of the resonant circuit is applied;
A secondary winding having a plurality of second conductive coil layers and outputting the AC voltage;
With
The plurality of first conductive coil layers and the plurality of second conductive coil layers are laminated via an insulating layer, and the primary winding and the secondary winding are electromagnetically coupled via an iron core. ,
Between windings between the first conductive coil layer big fluctuations in potential caused by the circulating current flowing through the capacitor and the second conductive coil layer between the secondary winding and the primary winding, electromagnetic sparse A switching power supply device having a layer structure to be combined.
前記積層トランスは、更に、
前記1次巻線と前記2次巻線との間の前記電位変動の小さい前記第1導電コイル層及び前記第2導電コイル層間が、電磁気的な密結合になるような層構成になっていることを特徴とする請求項1記載のスイッチング電源装置。
The laminated transformer further includes:
Between the smaller the first conductive coil layer of potential variation and the second conductive coil layer between the secondary winding and the primary winding, so the layer structure such that electromagnetic tightly coupled The switching power supply device according to claim 1, wherein:
前記疎結合の層は、
前記絶縁層の厚みを厚くする、又は、前記絶縁層の比誘電率を低減することにより、形成されていることを特徴とする請求項1又は2記載のスイッチング電源装置。
The loosely coupled layer is:
3. The switching power supply device according to claim 1, wherein the switching power supply device is formed by increasing a thickness of the insulating layer or reducing a relative dielectric constant of the insulating layer.
前記1次巻線は、
前記絶縁層を有する第1絶縁板と、
前記第1絶縁板に形成された前記第1導電コイル層と、
をそれぞれ備える複数の第1印刷配線板により構成され、
前記複数の第1印刷配線板は、前記各第1絶縁板に形成されたスルーホールを介して直列に接続され、
前記2次巻線は、
前記絶縁層を有する第2絶縁板と、
前記第2絶縁板に形成された前記第2導電コイル層と、
をそれぞれ備える複数の第2印刷配線板により構成され、
前記複数の第2印刷配線板は、前記各第2絶縁板に形成されたスルーホールを介して直列に接続され、
前記疎結合の層は、
前記第1絶縁板及び前記第2絶縁板の厚みを厚くする、又は、前記第1絶縁板及び前記第2絶縁板の比誘電率を低減することにより、
形成されていることを特徴とする請求項1又は2記載のスイッチング電源装置。
The primary winding is
A first insulating plate having the insulating layer;
The first conductive coil layer formed on the first insulating plate;
A plurality of first printed wiring boards each comprising:
The plurality of first printed wiring boards are connected in series via through holes formed in the first insulating plates,
The secondary winding is
A second insulating plate having the insulating layer;
The second conductive coil layer formed on the second insulating plate;
A plurality of second printed wiring boards each comprising:
The plurality of second printed wiring boards are connected in series via through holes formed in the second insulating plates,
The loosely coupled layer is:
By increasing the thickness of the first insulating plate and the second insulating plate, or by reducing the relative dielectric constant of the first insulating plate and the second insulating plate,
The switching power supply device according to claim 1, wherein the switching power supply device is formed.
前記1次巻線は、
前記絶縁層を有する第1絶縁板と、
前記第1絶縁板に形成された前記第1導電コイル層と、
をそれぞれ備える複数の第1印刷配線板により構成され、
前記2次巻線は、
並列に接続された第1の2次巻線と第2の2次巻線とを有し、
前記第1の2次巻線及び前記第2の2次巻線は、それぞれ、
前記絶縁層を有する第2絶縁板と、
前記第2絶縁板に形成された前記第2導電コイル層と、
をそれぞれ備える複数の第2印刷配線板により構成され、
前記複数の第2印刷配線板は、前記各第2絶縁板に形成されたスルーホールを介して直列に接続され、
前記疎結合の層は、
前記第1絶縁板及び前記第2絶縁板の厚みを厚くする、又は、前記第1絶縁板及び前記第2絶縁板の比誘電率を低減することにより、
形成されていることを特徴とする請求項1又は2記載のスイッチング電源装置。
The primary winding is
A first insulating plate having the insulating layer;
The first conductive coil layer formed on the first insulating plate;
A plurality of first printed wiring boards each comprising:
The secondary winding is
A first secondary winding and a second secondary winding connected in parallel;
The first secondary winding and the second secondary winding are respectively
A second insulating plate having the insulating layer;
The second conductive coil layer formed on the second insulating plate;
A plurality of second printed wiring boards each comprising:
The plurality of second printed wiring boards are connected in series via through holes formed in the second insulating plates,
The loosely coupled layer is:
By increasing the thickness of the first insulating plate and the second insulating plate, or by reducing the relative dielectric constant of the first insulating plate and the second insulating plate,
The switching power supply device according to claim 1, wherein the switching power supply device is formed.
JP2017551422A 2015-11-17 2015-11-17 Switching power supply Active JP6478434B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/082243 WO2017085785A1 (en) 2015-11-17 2015-11-17 Switching power source device

Publications (2)

Publication Number Publication Date
JPWO2017085785A1 JPWO2017085785A1 (en) 2018-09-27
JP6478434B2 true JP6478434B2 (en) 2019-03-06

Family

ID=58718494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551422A Active JP6478434B2 (en) 2015-11-17 2015-11-17 Switching power supply

Country Status (2)

Country Link
JP (1) JP6478434B2 (en)
WO (1) WO2017085785A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6960354B2 (en) * 2018-02-21 2021-11-05 新電元工業株式会社 Switching power supply

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2615319B1 (en) * 1987-05-15 1989-07-07 Bull Sa HIGH-COUPLING TRANSFORMER SUITABLE FOR A CUT-OUT POWER SUPPLY CIRCUIT AND CUT-OUT POWER SUPPLY CIRCUIT COMPRISING SUCH A TRANSFORMER
JP2002064017A (en) * 2000-08-21 2002-02-28 Matsushita Electric Ind Co Ltd Thin transformer and method of manufacturing the same
JP4635969B2 (en) * 2006-06-23 2011-02-23 Tdk株式会社 Coil equipment, transformers and switching power supplies
JP2008205350A (en) * 2007-02-22 2008-09-04 Oki Power Tech Co Ltd Magnetic device
JP6398287B2 (en) * 2014-04-22 2018-10-03 富士通株式会社 Planar type transformer and switching power supply circuit

Also Published As

Publication number Publication date
JPWO2017085785A1 (en) 2018-09-27
WO2017085785A1 (en) 2017-05-26

Similar Documents

Publication Publication Date Title
Fei et al. High-frequency three-phase interleaved LLC resonant converter with GaN devices and integrated planar magnetics
Li et al. High-frequency LLC resonant converter with magnetic shunt integrated planar transformer
TWI690952B (en) Magnetic component and power convrting device using the same
US8339808B2 (en) Switching power supply unit
JP4482765B2 (en) Switching power supply
US8058962B2 (en) Center-tapped transformer
JP5257204B2 (en) Switching power supply
JP5002978B2 (en) Resonant switching power supply
JP4816623B2 (en) Trance
US8018314B2 (en) Center-tapped transformer
US20090237195A1 (en) Center-tapped transformer
JP2005151796A (en) Switching power supply circuit
JP2008259387A (en) Dc/dc converter
Jung et al. Design methodology for transformers including integrated and center-tapped structures for LLC resonant converters
JP2005110486A (en) Switching power circuit
US20120049993A1 (en) Transformer integrated with inductor
JP6960354B2 (en) Switching power supply
JP4124814B2 (en) Input / output isolated DC-DC converter
JP2010004633A (en) Dc power supply apparatus
JP6478434B2 (en) Switching power supply
JP2009017714A (en) Switching power circuit
JP4343891B2 (en) Coils, transformers and switching power supplies
US20120281435A1 (en) Dc-dc converter
Rahman et al. High-frequency split-bobbin transformer design with adjustable leakage inductance
JP2007267516A (en) Switching power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6478434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150